JP2005223314A - Method for manufacturing semiconductor device, and semiconductor device - Google Patents

Method for manufacturing semiconductor device, and semiconductor device Download PDF

Info

Publication number
JP2005223314A
JP2005223314A JP2004357192A JP2004357192A JP2005223314A JP 2005223314 A JP2005223314 A JP 2005223314A JP 2004357192 A JP2004357192 A JP 2004357192A JP 2004357192 A JP2004357192 A JP 2004357192A JP 2005223314 A JP2005223314 A JP 2005223314A
Authority
JP
Japan
Prior art keywords
ferroelectric film
film
concentration
bismuth
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004357192A
Other languages
Japanese (ja)
Inventor
Takashi Yano
尚 矢野
Shinichiro Hayashi
慎一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004357192A priority Critical patent/JP2005223314A/en
Publication of JP2005223314A publication Critical patent/JP2005223314A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To realize a ferroelectric film capacitor having proper electrical characteristics by preventing nonunifomity in the composition of a ferroelectric film in the film thickness direction. <P>SOLUTION: In a method for manufacturing a semiconductor device, the lower electrode is formed on a semiconductor substrate (S11), and then a first ferroelectric film is formed on the lower electrode by CVD method which uses a first source gas (S13a). Next, a second ferroelectric film is formed on the first ferroelectric film by CVD method, using a second source gas (S13b). Subsequently, the upper electrode is formed on the second ferroelectric film (S14). In this method, the concentration of bismuth, contained in the first source gas which is used in the step (S13a) of forming the first forroelectric film, is made different from the concentration of bismuth contained in the second source gas, which is used in the step (S13b) of forming the second ferroelectric film. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ＣＶＤ法によって形成される強誘電体膜を有する半導体装置及びその製造方法に関するものである。   The present invention relates to a semiconductor device having a ferroelectric film formed by a CVD method and a method for manufacturing the same.

近年、強誘電体メモリの分野において、より一層の微細化の実現が求められている。しかしながら、塗布法によって強誘電体膜を形成する従来の方法では、平坦な下地上にしか強誘電体膜を形成することができない。このため、従来の方法では、メモリセルの縮小化の面で限界がある。そこで、メモリセルの縮小化に対応するために、段差を有する下地上に成膜可能な熱ＣＶＤ法を用いて強誘電体膜を形成する方法が提案されている。   In recent years, further miniaturization has been required in the field of ferroelectric memory. However, in the conventional method of forming a ferroelectric film by a coating method, the ferroelectric film can be formed only on a flat base. For this reason, the conventional method has a limit in terms of downsizing the memory cell. Therefore, in order to cope with the reduction in the size of the memory cell, a method of forming a ferroelectric film using a thermal CVD method that can be formed on a base having a step has been proposed.

以下、従来の半導体装置の製造方法について、図１５を参照しながら説明する。   Hereinafter, a conventional method for manufacturing a semiconductor device will be described with reference to FIG.

図１５は、従来の半導体装置の製造方法を示すフローチャート図である。   FIG. 15 is a flowchart showing a conventional method for manufacturing a semiconductor device.

予め、半導体基板上に、酸化イリジウム／イリジウム／窒化アルミチタンよりなる積層膜を形成した後、該積層膜を覆うように半導体基板上にシリコン酸化膜を形成する。さらに、シリコン酸化膜に該積層膜の表面を露出させる凹部を形成しておく（以上、図示せず）。   A laminated film made of iridium oxide / iridium / aluminum titanium nitride is previously formed on a semiconductor substrate, and then a silicon oxide film is formed on the semiconductor substrate so as to cover the laminated film. Further, a recess for exposing the surface of the laminated film is formed in the silicon oxide film (not shown).

次に、ステップＳ８１において、スパッタ法により、シリコン酸化膜の凹部の内面に沿って白金（Ｐｔ）／酸化イリジウム（ＩｒＯx ）の積層膜よりなる下部電極を形成する。 Next, in step S81, a lower electrode made of a laminated film of platinum (Pt) / iridium oxide (IrO x ) is formed along the inner surface of the concave portion of the silicon oxide film by sputtering.

次に、ステップＳ８２において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ８１にて形成された下部電極をパターニングする。   Next, in step S82, the lower electrode formed in step S81 is patterned using a lithography technique and an etching technique.

次に、ステップＳ８３において、ＣＶＤ法を用いて、温度３５０℃、圧力１．３３×１０2 Ｐａ（１Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量２００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量１０００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約３０分間これらのソースガスを反応させて、約６０ｎｍの膜厚を有する強誘電体膜としてのＳＢＴ膜（ＳｒＢｉ2Ｔａ2Ｏ9 ）を形成する。 Next, in step S83, ST-1 [Sr (Ta (OEt) 5] is added into ECH (ethylcyclohexane) under the conditions of a temperature of 350 ° C. and a pressure of 1.33 × 10 2 Pa (1 Torr) using the CVD method. (OC 2 H 4 OMe)) 2 ] diluted at a concentration of 0.1 mol%, Bi (MMP) 3 was 0.2 mol in ECH (ethylcyclohexane) at a flow rate of 100 × 10 −3 ml / min. Gas diluted with PET [Ta (OC 2 H 5 ) 5 ] at a concentration of 0.1 mol% in ECH (ethyl cyclohexane) at a flow rate of 200 × 10 −3 ml / min At a flow rate of 100 × 10 −3 ml / min, oxygen (O 2 ) gas at a flow rate of 1000 × 10 −3 ml / min, and argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min, About 3 Minutes by reacting these source gases to form the SBT film (SrBi 2 Ta 2 O 9) as the ferroelectric film having a film thickness of about 60 nm.

次に、ステップＳ８４において、スパッタ法により、ステップＳ８３にて形成されたＳＢＴ膜の上に、上部電極としての白金膜を形成する。   Next, in step S84, a platinum film as an upper electrode is formed on the SBT film formed in step S83 by sputtering.

次に、ステップＳ８５において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ８６にて形成された上部電極をパターニングする。   Next, in step S85, the upper electrode formed in step S86 is patterned using a lithography technique and an etching technique.

以上で説明したステップに従って形成される従来の半導体装置について、図１６を参照しながら説明する。   A conventional semiconductor device formed in accordance with the steps described above will be described with reference to FIG.

図１６に示すように、図示しない半導体基板の上には、酸化イリジウム１０３／イリジウム１０２／窒化アルミチタン１０１よりなる積層膜が形成されており、該積層膜を覆うように、半導体基板の上には、積層膜の表面を露出させる凹部１０４ａを有するシリコン酸化膜１０４が形成されている。   As shown in FIG. 16, a laminated film made of iridium oxide 103 / iridium 102 / aluminum titanium nitride 101 is formed on a semiconductor substrate (not shown). On the semiconductor substrate, the laminated film is covered. A silicon oxide film 104 having a recess 104a exposing the surface of the laminated film is formed.

また、凹部１０４ａを含むシリコン酸化膜１０４の上には、凹部１０４ａの内面に沿うようにして、下から順に、白金／酸化イリジウムの積層膜よりなる下部電極１０５、強誘電体膜としてのＳＢＴ膜１０６、及び白金膜よりなる上部電極１０７がこの順で形成されている。   Further, on the silicon oxide film 104 including the recess 104a, the lower electrode 105 made of a platinum / iridium oxide laminated film is sequentially formed from the bottom along the inner surface of the recess 104a, and an SBT film as a ferroelectric film. 106 and an upper electrode 107 made of a platinum film are formed in this order.

なお、塗布法によって平坦な下地上に強誘電体膜を形成する場合の従来例として、例えば特許文献１においては、強誘電体膜を多層に形成する方法が開示されているが、以下で説明するＣＶＤ法を用いて強誘電体膜を形成する場合の問題点に対する解決手法は開示されていない。
特許第２９６４７８０号公報 As a conventional example of forming a ferroelectric film on a flat base by a coating method, for example, Patent Document 1 discloses a method of forming a ferroelectric film in multiple layers, which will be described below. There is no disclosure of a solution to the problem in forming a ferroelectric film using the CVD method.
Japanese Patent No. 2964780

しかしながら、前記従来の半導体装置の製造方法及び半導体装置では、形成された強誘電体膜の組成が膜厚方向に均一にならないという問題がある。強誘電体膜の組成が膜厚方向に不均一である場合には、キャパシタの電気特性は良好ではない。   However, the conventional semiconductor device manufacturing method and semiconductor device have a problem that the composition of the formed ferroelectric film is not uniform in the film thickness direction. When the composition of the ferroelectric film is not uniform in the film thickness direction, the electrical characteristics of the capacitor are not good.

前記に鑑み、本発明の目的は、強誘電体膜の組成がその膜厚方向に不均一になることを防止して、良好な電気特性を持つ半導体装置及びその製造方法を提供することである。   In view of the above, an object of the present invention is to provide a semiconductor device having good electrical characteristics by preventing the composition of the ferroelectric film from becoming nonuniform in the film thickness direction and a method for manufacturing the same. .

前記の課題を解決するために、本件発明者らは鋭意検討を重ねたらところ、強誘電体膜の組成が膜厚方向における均一にならないのは、ＣＶＤ法を用いた成膜時における熱が原因になっていることが判明した。本発明は、前記知見に鑑みてなされたものであり、具体的には、本発明に係る第１の半導体装置の製造方法は、半導体基板上に下部電極を形成する工程と、第１の原料ガスを用いたＣＶＤ法により、下部電極上に第１の強誘電体膜を形成する工程と、第２の原料ガスを用いたＣＶＤ法により、第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、第２の強誘電体膜上に上部電極を形成する工程とを備え、第１の原料ガスに含まれるビスマスの濃度は、第２の原料ガスに含まれるビスマスの濃度と異なることを特徴とする。   In order to solve the above-mentioned problems, the present inventors have made extensive studies and found that the composition of the ferroelectric film is not uniform in the film thickness direction because of the heat during film formation using the CVD method. Turned out to be. The present invention has been made in view of the above knowledge. Specifically, a first method for manufacturing a semiconductor device according to the present invention includes a step of forming a lower electrode on a semiconductor substrate, and a first raw material. A step of forming a first ferroelectric film on the lower electrode by a CVD method using a gas, and a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas. A step of forming a dielectric film; and a step of forming an upper electrode on the second ferroelectric film, wherein the concentration of bismuth contained in the first source gas is set to be bismuth contained in the second source gas. It is characterized by being different from the concentration of.

本発明に係る第１の半導体装置の製造方法によると、第１の強誘電体膜を形成するために用いるＣＶＤ用の第１の原料ガスに含まれるビスマスの濃度と、第２の強誘電体膜を形成するために用いるＣＶＤ用の第２の原料ガスに含まれるビスマスの濃度とが異なるように構成することにより、第１の強誘電体膜の下地となる下部電極の材料に応じて生じる第１の強誘電体膜におけるビスマスの濃度の変動を防止することができる。例えば、白金などの材料によって下部電極が構成されている場合には、ＣＶＤ法における熱を原因とするビスマスの下部電極中への熱拡散を考慮して、第１の原料ガスに含まれるビスマスの濃度を、第２の原料ガスに含まれるビスマスの濃度よりも高く設定する。また、酸化イリジウムなどの材料によって下部電極が構成されている場合には、第１の強誘電体膜と下部電極との界面にビスマスの濃度が高い酸化ビスマス・イリジウム化合物が形成されることを防ぐために、第１の原料ガスに含まれるビスマスの濃度を、第２の原料ガスに含まれるビスマスの濃度よりも低く設定する。このようにすることで、第１の強誘電体膜及び第２の強誘電体膜のビスマスの濃度が膜厚方向において不均一になることを防止することができる。その結果、電気的特性に優れた半導体装置が実現される。   According to the first method for manufacturing a semiconductor device of the present invention, the concentration of bismuth contained in the first source gas for CVD used for forming the first ferroelectric film, and the second ferroelectric It is generated according to the material of the lower electrode serving as the base of the first ferroelectric film by configuring the bismuth concentration in the second source gas for CVD used for forming the film to be different. Variations in the bismuth concentration in the first ferroelectric film can be prevented. For example, when the lower electrode is made of a material such as platinum, the diffusion of bismuth contained in the first source gas is taken into account in consideration of thermal diffusion of bismuth into the lower electrode due to heat in the CVD method. The concentration is set higher than the concentration of bismuth contained in the second source gas. Further, when the lower electrode is made of a material such as iridium oxide, the formation of a bismuth oxide / iridium compound having a high bismuth concentration at the interface between the first ferroelectric film and the lower electrode is prevented. Therefore, the concentration of bismuth contained in the first source gas is set lower than the concentration of bismuth contained in the second source gas. By doing in this way, it can prevent that the density | concentration of the bismuth of a 1st ferroelectric film and a 2nd ferroelectric film becomes non-uniform | heterogenous in a film thickness direction. As a result, a semiconductor device having excellent electrical characteristics is realized.

本発明に係る第１の半導体装置の製造方法において、第１の強誘電体膜と第２の強誘電体膜とは、同じ種類の成分によって構成されており、第１の強誘電体膜に含まれるビスマスの濃度は、第２の強誘電体膜に含まれるビスマスの濃度と略等しい。   In the first method for manufacturing a semiconductor device according to the present invention, the first ferroelectric film and the second ferroelectric film are composed of the same type of components, and the first ferroelectric film is formed on the first ferroelectric film. The concentration of bismuth contained is substantially equal to the concentration of bismuth contained in the second ferroelectric film.

このように、第１の強誘電体膜と第２の強誘電体膜とが同じ種類の成分よりなれば、第１の強誘電体膜及び第２の強誘電体膜のビスマスの濃度は膜厚方向においてほぼ均一になる。   Thus, if the first ferroelectric film and the second ferroelectric film are composed of the same type of components, the bismuth concentration of the first ferroelectric film and the second ferroelectric film is the film. It becomes almost uniform in the thickness direction.

本発明に係る第２の半導体装置の製造方法は、半導体基板上に下部電極を形成する工程と、第１の原料ガスを用いたＣＶＤ法により、下部電極上に第１の強誘電体膜を形成する工程と、第２の原料ガスを用いたＣＶＤ法により、第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、第２の強誘電体膜上に上部電極を形成する工程とを備え、第１の原料ガスに含まれる酸素の濃度は、第２の原料ガスに含まれる酸素の濃度よりも高いことを特徴とする。   According to the second method of manufacturing a semiconductor device of the present invention, the first ferroelectric film is formed on the lower electrode by the step of forming the lower electrode on the semiconductor substrate and the CVD method using the first source gas. A step of forming, a step of forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas, and an upper electrode on the second ferroelectric film. And the concentration of oxygen contained in the first source gas is higher than the concentration of oxygen contained in the second source gas.

本発明に係る第２の半導体装置の製造方法によると、第１の強誘電体膜を形成するために用いるＣＶＤ用の第１の原料ガスに含まれる酸素の濃度を、第２の強誘電体膜を形成するために用いるＣＶＤ用の第２の原料ガスに含まれる酸素の濃度よりも高く設定することにより、ＣＶＤ法における熱を原因するビスマスの下部電極中への熱拡散によって第１の強誘電体膜におけるビスマスの濃度が減少することを防止することができる。例えば、３００〜３５０℃程度の熱でのＣＶＤ法ではガス反応律速で成膜されるが、特にこの場合に、第１の原料ガスに含まれる酸素の濃度を第２の原料ガスに含まれる酸素の濃度よりも高く設定することで、ビスマスの下部電極中への熱拡散を防止することができるので、第１の強誘電体膜及び第２の強誘電体膜のビスマス濃度が膜厚方向において不均一になることを防止することができる。その結果、電気的特性に優れた半導体装置が実現される。   According to the second method for manufacturing a semiconductor device of the present invention, the concentration of oxygen contained in the first source gas for CVD used for forming the first ferroelectric film is changed to the second ferroelectric material. By setting the concentration higher than the concentration of oxygen contained in the second source gas for CVD used to form the film, the first strong bismuth is diffused into the lower electrode due to heat in the CVD method. It is possible to prevent the concentration of bismuth in the dielectric film from decreasing. For example, in the CVD method with a heat of about 300 to 350 ° C., the film is formed at a gas reaction rate-determined rate. By setting it higher than the concentration of bismuth, it is possible to prevent thermal diffusion of bismuth into the lower electrode, so that the bismuth concentration of the first ferroelectric film and the second ferroelectric film is in the film thickness direction. It is possible to prevent non-uniformity. As a result, a semiconductor device having excellent electrical characteristics is realized.

本発明に係る第２の半導体装置の製造方法において、第１の強誘電体膜と第２の強誘電体膜とは、同じ種類の成分によって構成されており、第１の強誘電体膜に含まれるビスマスの濃度は、第２の強誘電体膜に含まれるビスマスの濃度と略等しい。   In the second method for manufacturing a semiconductor device according to the present invention, the first ferroelectric film and the second ferroelectric film are composed of the same type of components, and the first ferroelectric film is formed on the first ferroelectric film. The concentration of bismuth contained is substantially equal to the concentration of bismuth contained in the second ferroelectric film.

このように、第１の強誘電体膜と第２の強誘電体膜とが同じ種類の成分よりなれば、第１の強誘電体膜及び第２の強誘電体膜のビスマスの濃度は膜厚方向においてほぼ均一になる。   Thus, if the first ferroelectric film and the second ferroelectric film are composed of the same type of components, the bismuth concentration of the first ferroelectric film and the second ferroelectric film is the film. It becomes almost uniform in the thickness direction.

本発明に係る第３の半導体装置の製造方法は、半導体基板上に下部電極を形成する工程と、第１の原料ガスを用いたＣＶＤ法により、下部電極上に第１の強誘電体膜を形成する工程と、第２の原料ガスを用いたＣＶＤ法により、第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、第２の強誘電体膜上に上部電極を形成する工程とを備え、第１の原料ガスに含まれるタンタルの濃度は、第２の原料ガスに含まれるタンタルの濃度よりも低いことを特徴とする。   According to the third method of manufacturing a semiconductor device of the present invention, the first ferroelectric film is formed on the lower electrode by the step of forming the lower electrode on the semiconductor substrate and the CVD method using the first source gas. A step of forming, a step of forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas, and an upper electrode on the second ferroelectric film. And a concentration of tantalum contained in the first source gas is lower than a concentration of tantalum contained in the second source gas.

本発明に係る第３の半導体装置の製造方法によると、第１の強誘電体膜を形成するために用いるＣＶＤ用の第１の原料ガスに含まれるタンタルの濃度を、第２の強誘電体膜を形成するために用いるＣＶＤ用の第２の原料ガスに含まれるタンタルの濃度よりも低く設定することにより、第１の強誘電体膜におけるタンタルの濃度が上昇することを防止することができる。すなわち、ＣＶＤ法における熱が原因となり、成膜の初期段階において、第１の原料ガスに含まれるビスマスが下部電極中へ熱拡散し、その拡散に応じて多くのタンタルが反応することになるので、第１の強誘電体膜におけるタンタルの濃度が上昇してしまう。本発明に係る第３の半導体装置では、このタンタルの濃度の上昇を防止して、第１の強誘電体膜及び第２の強誘電体膜のタンタル濃度が膜厚方向において不均一になることを防止することができる。その結果、電気的特性に優れた半導体装置が実現される。   According to the third method for manufacturing a semiconductor device of the present invention, the concentration of tantalum contained in the first source gas for CVD used for forming the first ferroelectric film is changed to the second ferroelectric material. By setting the concentration lower than the concentration of tantalum contained in the second source gas for CVD used for forming the film, it is possible to prevent the concentration of tantalum in the first ferroelectric film from increasing. . That is, due to heat in the CVD method, bismuth contained in the first source gas is thermally diffused into the lower electrode in the initial stage of film formation, and a lot of tantalum reacts according to the diffusion. The tantalum concentration in the first ferroelectric film will increase. In the third semiconductor device according to the present invention, this tantalum concentration is prevented from increasing, and the tantalum concentrations of the first ferroelectric film and the second ferroelectric film become nonuniform in the film thickness direction. Can be prevented. As a result, a semiconductor device having excellent electrical characteristics is realized.

本発明に係る第３の半導体装置の製造方法において、第１の強誘電体膜と第２の強誘電体膜とは、同じ種類の成分で構成されており、第１の強誘電体膜に含まれるタンタルの濃度は、第２の強誘電体膜に含まれるタンタルの濃度と略等しい。   In the third method for fabricating a semiconductor device according to the present invention, the first ferroelectric film and the second ferroelectric film are composed of the same type of components, and the first ferroelectric film is formed on the first ferroelectric film. The concentration of tantalum contained is substantially equal to the concentration of tantalum contained in the second ferroelectric film.

このように、第１の強誘電体膜と第２の強誘電体膜とが同じ種類の成分よりなれば、第１の強誘電体膜及び第２の強誘電体膜のタンタルの濃度は膜厚方向においてほぼ均一になる。   Thus, if the first ferroelectric film and the second ferroelectric film are made of the same type of component, the tantalum concentration of the first ferroelectric film and the second ferroelectric film is the film. It becomes almost uniform in the thickness direction.

本発明に係る第１〜３の半導体装置の製造方法において、第１の強誘電体膜及び第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなることが好ましい。   In the first to third semiconductor device manufacturing methods according to the present invention, each of the first ferroelectric film and the second ferroelectric film is preferably made of a ferroelectric having a bismuth layer structure.

本発明に係る第４の半導体装置の製造方法は、半導体基板上に下部電極を形成する工程と、第１の原料ガスを用いたＣＶＤ法により、下部電極上に第１の強誘電体膜を形成する工程と、第２の原料ガスを用いたＣＶＤ法により、第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、第２の強誘電体膜上に上部電極を形成する工程とを備え、第１の強誘電体膜及び第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなり、第１の原料ガスに含まれるビスマスの濃度は、第２の原料ガスに含まれるビスマスの濃度と異なり、第１の原料ガスに含まれるタンタルの濃度は、第２の原料ガスに含まれるタンタルの濃度よりも低い。   According to a fourth method of manufacturing the semiconductor device of the present invention, the first ferroelectric film is formed on the lower electrode by the step of forming the lower electrode on the semiconductor substrate and the CVD method using the first source gas. A step of forming, a step of forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas, and an upper electrode on the second ferroelectric film. Each of the first ferroelectric film and the second ferroelectric film is made of a ferroelectric having a bismuth layer structure, and the concentration of bismuth contained in the first source gas is Unlike the concentration of bismuth contained in the second source gas, the concentration of tantalum contained in the first source gas is lower than the concentration of tantalum contained in the second source gas.

本発明に係る第４の半導体装置の製造方法によると、前述の第１の半導体装置の製造方法及び第３の半導体装置の製造方法で説明した理由と同様の理由で、第１の強誘電体膜におけるビスマスの濃度が減少又は上昇したりする変動を防止することができると共に、第１の強誘電体膜におけるタンタルの濃度が上昇することを防止することができる。これにより、第１の強誘電体膜及び第２の強誘電体膜におけるビスマスの濃度及びタンタルの濃度が、膜厚方向において不均一になることを防止することができる。その結果、電気的特性により優れた半導体装置が実現される。   According to the fourth method of manufacturing a semiconductor device of the present invention, the first ferroelectric material has the same reason as that described in the first and third methods of manufacturing the semiconductor device. It is possible to prevent the bismuth concentration in the film from decreasing or increasing, and to prevent the tantalum concentration in the first ferroelectric film from increasing. Thereby, it is possible to prevent the bismuth concentration and the tantalum concentration in the first ferroelectric film and the second ferroelectric film from becoming nonuniform in the film thickness direction. As a result, a semiconductor device having superior electrical characteristics is realized.

本発明に係る第５の半導体装置の製造方法は、半導体基板上に下部電極を形成する工程と、第１の原料ガスを用いたＣＶＤ法により、下部電極上に第１の強誘電体膜を形成する工程と、第２の原料ガスを用いたＣＶＤ法により、第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、第２の強誘電体膜上に上部電極を形成する工程とを備え、第１の強誘電体膜及び第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなり、第１の原料ガスに含まれる酸素の濃度は、第２の原料ガスに含まれる酸素の濃度よりも高く、第１の原料ガスに含まれるタンタルの濃度は、第２の原料ガスに含まれるタンタルの濃度よりも低いことを特徴とする。   According to the fifth method of manufacturing a semiconductor device of the present invention, the first ferroelectric film is formed on the lower electrode by the step of forming the lower electrode on the semiconductor substrate and the CVD method using the first source gas. A step of forming, a step of forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas, and an upper electrode on the second ferroelectric film. Each of the first ferroelectric film and the second ferroelectric film is made of a ferroelectric having a bismuth layer structure, and the concentration of oxygen contained in the first source gas is The concentration of tantalum contained in the first raw material gas is higher than the concentration of oxygen contained in the second raw material gas, and the concentration of tantalum contained in the second raw material gas is lower.

本発明に係る第５の半導体装置の製造方法によると、前述の第２の半導体装置の製造方法及び第３の半導体装置の製造方法で説明した理由と同様の理由で、第１の強誘電体膜におけるビスマスの濃度が減少することを防止することができると共に、第１の強誘電体膜におけるタンタルの濃度が上昇することを防止することができる。これにより、第１の強誘電体膜及び第２の強誘電体膜におけるビスマスの濃度及びタンタルの濃度が膜厚方向において不均一になることを防止することができる。その結果、電気的特性により優れた半導体装置が実現される。   According to the fifth method for manufacturing a semiconductor device of the present invention, the first ferroelectric material has the same reason as described in the second method for manufacturing a semiconductor device and the third method for manufacturing a semiconductor device. It is possible to prevent the bismuth concentration in the film from decreasing and to prevent the tantalum concentration in the first ferroelectric film from increasing. Thereby, it is possible to prevent the bismuth concentration and the tantalum concentration in the first ferroelectric film and the second ferroelectric film from becoming uneven in the film thickness direction. As a result, a semiconductor device having superior electrical characteristics is realized.

本発明に係る第１〜第５の半導体装置の製造方法において、半導体基板上に下部電極を形成する工程よりも前に、半導体基板上に凹部を有する絶縁膜を形成する工程をさらに備え、下部電極、第１の強誘電体膜、第２の強誘電体膜、及び上部電極の各々は、凹部の内面に沿うように形成されることが好ましい。   In the first to fifth methods of manufacturing a semiconductor device according to the present invention, the method further includes the step of forming an insulating film having a recess on the semiconductor substrate before the step of forming the lower electrode on the semiconductor substrate. Each of the electrode, the first ferroelectric film, the second ferroelectric film, and the upper electrode is preferably formed along the inner surface of the recess.

このようにすると、組成ずれが抑制された強誘電体膜を有する立体型キャパシタを備えた半導体装置を実現することができる。その結果、メモリセルの縮小化にも寄与することができる。   Thus, a semiconductor device including a three-dimensional capacitor having a ferroelectric film in which composition deviation is suppressed can be realized. As a result, the memory cell can be reduced.

本発明に係る第１の半導体装置は、半導体基板上に形成された下部電極と、下部電極上に形成された第１の強誘電体膜と、第１の強誘電体膜上に形成された第２の強誘電体膜と、第２の強誘電体膜上に形成された上部電極とを備え、第１の強誘電体膜に含まれるビスマスの濃度は、第２の強誘電体膜に含まれるビスマスの濃度と略等しいことを特徴とする。   A first semiconductor device according to the present invention is formed on a lower electrode formed on a semiconductor substrate, a first ferroelectric film formed on the lower electrode, and a first ferroelectric film. A second ferroelectric film and an upper electrode formed on the second ferroelectric film are provided, and the concentration of bismuth contained in the first ferroelectric film is different from that of the second ferroelectric film. It is characterized by being approximately equal to the concentration of bismuth contained.

本発明の第１の半導体装置は、例えば前述の第１又は第２の半導体装置の製造方法によって得られ、第１の半導体装置を構成する強誘電体膜（第１の強誘電体膜及び第２の強誘電体膜）は、膜厚方向にほぼ均一なビスマスの濃度を有する。このため、電気的特性に優れた半導体装置が実現される。   The first semiconductor device of the present invention is obtained, for example, by the above-described method for manufacturing the first or second semiconductor device, and the ferroelectric film (the first ferroelectric film and the first ferroelectric film constituting the first semiconductor device). 2 ferroelectric film) has a substantially uniform bismuth concentration in the film thickness direction. For this reason, a semiconductor device having excellent electrical characteristics is realized.

本発明に係る第１の半導体装置は、半導体基板上に形成された下部電極と、下部電極上に形成された第１の強誘電体膜と、第１の強誘電体膜上に形成された第２の強誘電体膜と、第２の強誘電体膜上に形成された上部電極とを備え、第１の強誘電体膜に含まれるタンタルの濃度は、第２の強誘電体膜に含まれるタンタルの濃度と略等しいことを特徴とする。   A first semiconductor device according to the present invention is formed on a lower electrode formed on a semiconductor substrate, a first ferroelectric film formed on the lower electrode, and a first ferroelectric film. A second ferroelectric film and an upper electrode formed on the second ferroelectric film are provided, and the concentration of tantalum contained in the first ferroelectric film is different from that of the second ferroelectric film. It is characterized by being substantially equal to the concentration of tantalum contained.

本発明の第２の半導体装置は、例えば前述の第３の半導体装置の製造方法によって得られ、第２の半導体装置を構成する強誘電体膜（第１の強誘電体膜及び第２の強誘電体膜）は、膜厚方向にほぼ均一なタンタルの濃度を有する。このため、電気的特性に優れた半導体装置が実現される。   The second semiconductor device of the present invention is obtained by, for example, the above-described third semiconductor device manufacturing method, and is a ferroelectric film (the first ferroelectric film and the second ferroelectric film) constituting the second semiconductor device. The dielectric film has a substantially uniform tantalum concentration in the film thickness direction. For this reason, a semiconductor device having excellent electrical characteristics is realized.

本発明に係る第１又は第２の半導体装置において、第１の強誘電体膜及び第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなることが好ましい。   In the first or second semiconductor device according to the present invention, each of the first ferroelectric film and the second ferroelectric film is preferably made of a ferroelectric having a bismuth layer structure.

本発明の第３の半導体装置は、半導体基板上に形成された下部電極と、下部電極上に形成された第１の強誘電体膜と、第１の強誘電体膜上に形成された第２の強誘電体膜と、第２の強誘電体膜上に形成された上部電極とを備え、第１の強誘電体膜及び第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなり、第１の強誘電体膜に含まれるビスマスの濃度は、第２の強誘電体膜に含まれるビスマスの濃度と略等しく、第１の強誘電体膜に含まれるタンタルの濃度は、第２の強誘電体膜に含まれるタンタルの濃度と略等しいことを特徴とする。   A third semiconductor device of the present invention includes a lower electrode formed on a semiconductor substrate, a first ferroelectric film formed on the lower electrode, and a first ferroelectric film formed on the first ferroelectric film. 2 ferroelectric film and an upper electrode formed on the second ferroelectric film, each of the first ferroelectric film and the second ferroelectric film having a bismuth layered structure. The bismuth concentration contained in the first ferroelectric film is substantially the same as the bismuth concentration contained in the second ferroelectric film, and the tantalum concentration contained in the first ferroelectric film. Is characterized by being approximately equal to the concentration of tantalum contained in the second ferroelectric film.

本発明の第３の半導体装置は、例えば前述の第１又は第２の半導体装置の製造方法と前述の第３の半導体装置の製造方法とを組み合わせることによって得られ、第３の半導体装置を構成する強誘電体膜（第１の強誘電体膜及び第２の強誘電体膜）は、膜厚方向にほぼ均一なビスマスの濃度及びタンタルの濃度を有する。このため、電気的特性により優れた半導体装置が実現される。   The third semiconductor device of the present invention is obtained, for example, by combining the manufacturing method of the first or second semiconductor device described above and the manufacturing method of the third semiconductor device described above, and constitutes the third semiconductor device. The ferroelectric films (the first ferroelectric film and the second ferroelectric film) that have substantially uniform bismuth concentration and tantalum concentration in the film thickness direction. For this reason, a semiconductor device having superior electrical characteristics is realized.

本発明の第１〜３の半導体装置において、下部電極、第１の強誘電体膜、第２の強誘電体膜、及び上部電極の各々は、半導体基板上に形成された絶縁膜における凹部の内面に沿うように形成されていることが好ましい。   In the first to third semiconductor devices of the present invention, each of the lower electrode, the first ferroelectric film, the second ferroelectric film, and the upper electrode is a recess in the insulating film formed on the semiconductor substrate. It is preferable to be formed along the inner surface.

このようにすると、組成ずれが抑制された強誘電体膜を有する立体型キャパシタを備えた半導体装置が実現される。その結果、メモリセルの縮小化にも寄与することができる。   In this way, a semiconductor device including a three-dimensional capacitor having a ferroelectric film in which composition deviation is suppressed is realized. As a result, the memory cell can be reduced.

以上のように、本発明に係る本発明に係る第１〜第５の半導体装置の製造方法並びに第１〜第３の半導体装置よると、強誘電体膜の組成を膜厚方向においてほぼ均一にすることができる。従って、良好な電気的特性を有するキャパシタを備えた半導体装置を実現することができる。   As described above, according to the first to fifth semiconductor device manufacturing methods and the first to third semiconductor devices according to the present invention, the composition of the ferroelectric film is substantially uniform in the film thickness direction. can do. Therefore, a semiconductor device including a capacitor having good electrical characteristics can be realized.

以下、本発明の各実施形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図１を参照しながら説明する。 (First embodiment)
Hereinafter, a method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIG.

図１は、本発明の第１の実施形態に係る半導体装置の製造方法を示すフローチャート図である。   FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

予め、半導体基板上に、酸化イリジウム／イリジウム／窒化アルミチタンよりなる積層膜を形成した後、該積層膜を覆うように半導体基板上にシリコン酸化膜を形成する。さらに、シリコン酸化膜に積層膜の表面を露出させる凹部を形成しておく（以上、図示せず）。   A laminated film made of iridium oxide / iridium / aluminum titanium nitride is previously formed on a semiconductor substrate, and then a silicon oxide film is formed on the semiconductor substrate so as to cover the laminated film. Further, a recess for exposing the surface of the laminated film is formed in the silicon oxide film (not shown).

次に、ステップＳ１１において、スパッタ法により、シリコン酸化膜の凹部の内面に沿って白金（Ｐｔ）膜よりなる下部電極を形成する。なお、下部電極は、白金（Ｐｔ）／酸化イリジウム（ＩｒＯx ）の積層膜よりなる場合でもよい。 Next, in step S11, a lower electrode made of a platinum (Pt) film is formed along the inner surface of the recess of the silicon oxide film by sputtering. The lower electrode may be formed of a laminated film of platinum (Pt) / iridium oxide (IrO x ).

次に、ステップＳ１２において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ１１にて形成された下部電極をパターニングする。   Next, in step S12, the lower electrode formed in step S11 is patterned using a lithography technique and an etching technique.

次に、ステップＳ１３ａにおいて、ＣＶＤ法により、ステップＳ１２にてパターニングされた下部電極の上に、約２０ｎｍの膜厚を有する第１の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。本ステップにおける第１の強誘電体膜は、温度３５０℃、圧力１．３３×１０2 Ｐａ（１Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量２２０×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量１０００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約１０分間これらのソースガスを互いに反応させることによって形成される。 Next, in step S13a, an SBT (SrBi 2 Ta 2 O 9 ) film as a first ferroelectric film having a film thickness of about 20 nm is formed on the lower electrode patterned in step S12 by the CVD method. Form. The first ferroelectric film in this step is ST-1 [Sr (Ta (OEt) 5 () in ECH (ethylcyclohexane) under conditions of a temperature of 350 ° C. and a pressure of 1.33 × 10 2 Pa (1 Torr). OC 2 H 4 OMe)) 2 ] diluted to a concentration of 0.1 mol% at a flow rate of 100 × 10 −3 ml / min, Bi (MMP) 3 is 0.2 mol% in ECH (ethylcyclohexane). A gas diluted with a concentration of 0.1 mol% of PET [Ta (OC 2 H 5 ) 5 ] in ECH (ethylcyclohexane) at a flow rate of 220 × 10 −3 ml / min. While flowing an oxygen (O 2 ) gas at a flow rate of 1000 × 10 −3 ml / min and an argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min at a flow rate of 100 × 10 −3 ml / min, about This for 10 minutes It is formed by reacting a source gas from each other.

次に、ステップＳ１３ｂにおいて、ＣＶＤ法により、ステップＳ１３ａにて形成された第１の強誘電体膜の上に、約４０ｎｍの膜厚を有する第２の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。本ステップにおける第２の強誘電体膜は、温度３５０℃、圧力１．３３×１０2 Ｐａ（１Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量２００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量１０００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約２０分間これらのソースガスを互いに反応させることによって形成される。 Next, in step S13b, an SBT (SrBi 2 Ta) as a second ferroelectric film having a film thickness of about 40 nm is formed on the first ferroelectric film formed in step S13a by the CVD method. 2 O 9 ) film is formed. The second ferroelectric film in this step is ST-1 [Sr (Ta (OEt) 5 (in cyclohexane) in ECH under conditions of a temperature of 350 ° C. and a pressure of 1.33 × 10 2 Pa (1 Torr). OC 2 H 4 OMe)) 2 ] diluted to a concentration of 0.1 mol% at a flow rate of 100 × 10 −3 ml / min, Bi (MMP) 3 is 0.2 mol% in ECH (ethylcyclohexane). A gas diluted with a concentration of 0.1 mol% of PET [Ta (OC 2 H 5 ) 5 ] in ECH (ethylcyclohexane) at a flow rate of 200 × 10 −3 ml / min. While flowing an oxygen (O 2 ) gas at a flow rate of 1000 × 10 −3 ml / min and an argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min at a flow rate of 100 × 10 −3 ml / min, about This for 20 minutes It is formed by reacting a source gas from each other.

ここで、前述したように、ステップＳ１３ａにおける第１の強誘電体膜の成長条件では、ＥＣＨ中にＢｉ（ＭＭＰ）3 が希釈されたガスの流量を２２０×１０-3ｍｌ／ｍｉｎと設定する一方、ステップＳ１３ｂにおける第２の強誘電体膜の成長条件では、ＥＣＨ中にＢｉ（ＭＭＰ）3 が希釈されたガスの流量を２００×１０-3ｍｌ／ｍｉｎと設定している。このように、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度は、第２の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度よりも高く設定されている。 Here, as described above, in the growth condition of the first ferroelectric film in step S13a, the flow rate of the gas in which Bi (MMP) 3 is diluted in ECH is set to 220 × 10 −3 ml / min. On the other hand, in the growth condition of the second ferroelectric film in step S13b, the flow rate of the gas in which Bi (MMP) 3 is diluted in ECH is set to 200 × 10 −3 ml / min. Thus, the concentration of bismuth contained in the CVD gas used to form the first ferroelectric film is equal to the concentration of bismuth contained in the CVD gas used to form the second ferroelectric film. Is set higher than.

次に、ステップＳ１４において、スパッタ法により、ステップＳ１３ｂにて形成された第２の強誘電体膜の上に、白金膜よりなる上部電極を形成する。   Next, in step S14, an upper electrode made of a platinum film is formed on the second ferroelectric film formed in step S13b by sputtering.

次に、ステップＳ１５において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ１４にて形成された上部電極をパターニングする。   Next, in step S15, the upper electrode formed in step S14 is patterned using a lithography technique and an etching technique.

以上で説明したステップに従って形成される本発明の第１の実施形態に係る半導体装置について、図２を参照しながら説明する。   The semiconductor device according to the first embodiment of the present invention formed according to the steps described above will be described with reference to FIG.

図２は、本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。   FIG. 2 is a cross-sectional view showing the structure of the semiconductor device according to the first embodiment of the present invention.

図２に示すように、図示しない半導体基板の上には、酸化イリジウム３／イリジウム２／窒化アルミチタン１よりなる積層膜が形成されており、該積層膜を覆うように、半導体基板の上には、該積層膜の表面を露出させる凹部４ａを有するシリコン酸化膜４が形成されている。   As shown in FIG. 2, a laminated film made of iridium oxide 3 / iridium 2 / aluminum titanium nitride 1 is formed on a semiconductor substrate (not shown). The laminated film is covered on the semiconductor substrate so as to cover the laminated film. A silicon oxide film 4 having a recess 4a exposing the surface of the laminated film is formed.

また、凹部４ａを含むシリコン酸化膜４の上には、凹部４ａの内面に沿うようにして、下から順に、白金（Ｐｔ）膜よりなる下部電極５、ＳＢＴ膜よりなる第１の強誘電体膜６ａ、ＳＢＴ膜よりなる第２の強誘電体膜６ｂ、及び白金膜よりなる上部電極７がこの順で形成されている。なお、下部電極は、白金（Ｐｔ）／酸化イリジウム（ＩｒＯx ）の積層膜よりなる場合でもよい。 Further, on the silicon oxide film 4 including the recess 4a, the lower electrode 5 made of a platinum (Pt) film and the first ferroelectric made of an SBT film are arranged in order from the bottom along the inner surface of the recess 4a. A film 6a, a second ferroelectric film 6b made of an SBT film, and an upper electrode 7 made of a platinum film are formed in this order. The lower electrode may be formed of a laminated film of platinum (Pt) / iridium oxide (IrO x ).

ここで、第１の強誘電体膜６ａ及び第２の強誘電体膜６ｂの各々におけるＳｒ（ストロンチウム）：Ｂｉ（ビスマス）の組成比は、ほぼ１：２.２４であり、第１の強誘電体膜６ａ中のビスマスの濃度と第２の強誘電体膜６ｂ中のビスマスの濃度とはほぼ等しい。   Here, the composition ratio of Sr (strontium): Bi (bismuth) in each of the first ferroelectric film 6a and the second ferroelectric film 6b is approximately 1: 2.24. The bismuth concentration in the dielectric film 6a and the bismuth concentration in the second ferroelectric film 6b are substantially equal.

以下に、本発明の第１の実施形態において、第１の強誘電体膜６ａを形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度を、第２の強誘電体膜６ｂを形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度よりも高く設定している理由について説明する。   Hereinafter, in the first embodiment of the present invention, the concentration of bismuth contained in the CVD gas used for forming the first ferroelectric film 6a is set to the second ferroelectric film 6b. The reason why the concentration is higher than the concentration of bismuth contained in the CVD gas used in the above will be described.

種々の検討結果、ＣＶＤ法を用いた従来の半導体装置の製造方法によって形成された強誘電体膜を備えたキャパシタの分極特性が、塗布法を用いて形成された強誘電体膜を備えてキャパシタの分極特性に比べて良くない理由は、ＣＶＤ法によって形成された強誘電体膜の組成が膜厚方向に均一ではないことが原因になっていることが見出された。   As a result of various studies, the polarization characteristics of a capacitor having a ferroelectric film formed by a conventional method of manufacturing a semiconductor device using a CVD method have a capacitor having a ferroelectric film formed by using a coating method. It has been found that the reason why it is not as good as the polarization characteristics is that the composition of the ferroelectric film formed by the CVD method is not uniform in the film thickness direction.

図３は、ＳＩＭＳにより、通常のＣＶＤ法を用いて白金膜よりなる電極上に形成したＳＢＴ膜よりなる強誘電体膜の膜厚方向におけるビスマスの分布を分析した結果を示しており、図４は、ＳＩＭＳにより、通常の塗布法を用いて白金膜よりなる電極上に形成したＳＢＴ膜よりなる強誘電体膜の膜厚方向におけるビスマスの分布を分析した結果を示している。なお、図３と図４とにおいては、強誘電体膜中のストロンチウムの濃度を合わせて規格化して示している。   FIG. 3 shows the result of analyzing the distribution of bismuth in the film thickness direction of the ferroelectric film made of the SBT film formed on the electrode made of the platinum film by SIMS using the normal CVD method. These show the results of analyzing the distribution of bismuth in the film thickness direction of a ferroelectric film made of an SBT film formed on an electrode made of a platinum film by SIMS using a normal coating method. In FIGS. 3 and 4, the strontium concentration in the ferroelectric film is normalized and shown.

まず、図３から明らかなように、通常のＣＶＤ法を用いて形成したＳＢＴ膜には次の特徴が見られる。すなわち、ＳＢＴ膜における白金膜と近い領域である白金膜の上面からの約１０〜２０ｎｍの領域においては、ビスマスの濃度が、ＳＢＴ膜におけるその他の領域でのビスマスの濃度と比較して約半分程度になっている。このように、ＳＢＴ膜におけるビスマスの濃度は、その膜厚方向において非常に不均一であることが分かる。   First, as apparent from FIG. 3, the SBT film formed by using the usual CVD method has the following characteristics. That is, in the region of about 10 to 20 nm from the upper surface of the platinum film, which is a region close to the platinum film in the SBT film, the bismuth concentration is about half that of the bismuth concentration in other regions of the SBT film. It has become. Thus, it can be seen that the concentration of bismuth in the SBT film is very non-uniform in the film thickness direction.

一方、図４から明らかなように、通常の塗布法を用いて形成したＳＢＴ膜の場合には、図３に示したようなビスマスの濃度が不均一になっている箇所は見られない。すなわち、ＳＢＴ膜におけるビスマスの濃度は、その膜厚方向において均一であることが分かる。   On the other hand, as is apparent from FIG. 4, in the case of the SBT film formed by using the usual coating method, the portion where the bismuth concentration is not uniform as shown in FIG. 3 is not seen. That is, it can be seen that the bismuth concentration in the SBT film is uniform in the film thickness direction.

このように、通常のＣＶＤ法を用いて形成した強誘電体膜におけるビスマスの濃度が膜厚方向において不均一となるのは、前述したように、ＣＶＤ法を用いて強誘電体膜を形成する際における熱そのものに起因していることが見出された。以下に具体的に説明する。   As described above, the bismuth concentration in the ferroelectric film formed by using the normal CVD method is not uniform in the film thickness direction, as described above, by forming the ferroelectric film by using the CVD method. It was found to be due to the heat itself at the time. This will be specifically described below.

通常、ＣＶＤ法では、３００〜４００℃程度の熱により、ＣＶＤ用ガスを互いに反応させながら、強誘電体膜の成膜を行なっているが、成膜の初期段階ではビスマスが下地の白金膜よりなる電極中へ熱拡散してしまう。これにより、形成されたＳＢＴ膜における下部の領域においてビスマスの濃度が下がっているものと考えられる。このような現象は、図３において、白金膜よりなる電極における上部の領域においてビスマスの濃度が高くなっていることからも裏付けられる。一方、通常、塗布法では、塗布時における温度はほぼ常温であるので、ビスマスが白金膜よりなる電極中へ熱拡散することがほとんどないものと考えられる。   Usually, in the CVD method, the ferroelectric film is formed while reacting the CVD gases with heat of about 300 to 400 ° C., but in the initial stage of film formation, bismuth is more than the underlying platinum film. Will diffuse into the electrode. Thereby, it is considered that the concentration of bismuth is lowered in the lower region of the formed SBT film. Such a phenomenon is supported by the fact that the concentration of bismuth is high in the upper region of the electrode made of platinum film in FIG. On the other hand, in the coating method, since the temperature at the time of coating is almost normal temperature, it is considered that bismuth hardly thermally diffuses into the electrode made of a platinum film.

従って、本発明の第１の実施形態では、強誘電体膜の成膜の初期段階においてビスマスが下地の電極に熱拡散し易いことに鑑みて、ビスマスが下地となる下部電極５中に熱拡散する分だけビスマスの濃度を高く設定したＣＶＤ用ガスを用いて第１の強誘電体膜６ａを形成すると共に、該第１の強誘電体膜６ａを形成するために用いるＣＶＤ用ガスにおけるビスマスの濃度よりも低い通常用いるビスマスの濃度を有するＣＶＤ用ガスを用いて第２の強誘電体膜６ｂを形成することが特徴である。   Therefore, in the first embodiment of the present invention, in view of the fact that bismuth easily diffuses into the underlying electrode in the initial stage of the formation of the ferroelectric film, bismuth is thermally diffused into the lower electrode 5 as the underlying. Thus, the first ferroelectric film 6a is formed using a CVD gas having a bismuth concentration set higher so that bismuth in the CVD gas used to form the first ferroelectric film 6a is formed. A characteristic is that the second ferroelectric film 6b is formed using a CVD gas having a concentration of bismuth which is usually used lower than the concentration.

図５は、ＳＩＭＳにより、本発明の第１の実施形態における第１の強誘電体膜６ａ及び第２の強誘電体膜６ｂの膜厚方向におけるビスマスの濃度分布を分析した結果を示している。なお、図５においては、第１の強誘電体膜６ａ及び第２の強誘電体膜６ｂ中のストロンチウムの濃度分布を合わせて規格化して示している。   FIG. 5 shows the result of analyzing the concentration distribution of bismuth in the film thickness direction of the first ferroelectric film 6a and the second ferroelectric film 6b in the first embodiment of the present invention by SIMS. . In FIG. 5, the strontium concentration distribution in the first ferroelectric film 6a and the second ferroelectric film 6b is normalized and shown.

図５から明らかなように、白金膜よりなる下部電極５における上部の領域では、第１の強誘電体膜６ａからビスマスが熱拡散していることが認められるが、第１の強誘電体膜６ａ及び第２の強誘電体膜６ｂにおけるビスマスの濃度はほぼ等しいことが分かる。すなわち、本発明の第１の実施形態における第１の強誘電体膜６ａ及び第２の強誘電体膜６ｂでは、図３の場合と比べて、ビスマスの濃度の膜厚方向における均一性は大きく向上していることが分かる。   As is apparent from FIG. 5, in the upper region of the lower electrode 5 made of a platinum film, it is recognized that bismuth is thermally diffused from the first ferroelectric film 6a, but the first ferroelectric film It can be seen that the concentrations of bismuth in 6a and the second ferroelectric film 6b are substantially equal. That is, in the first ferroelectric film 6a and the second ferroelectric film 6b in the first embodiment of the present invention, the uniformity of the bismuth concentration in the film thickness direction is larger than in the case of FIG. It can be seen that it has improved.

ここで、本発明の第１の実施形態に係る半導体装置及び従来例に係る半導体装置のそれぞれおける電気的特性について説明する。なお、以下で説明する立体型キャパシタは、熱処理工程及び加工工程などの所望の製造工程を経て形成されたものであることは言うまでもない。   Here, the electrical characteristics of the semiconductor device according to the first embodiment of the present invention and the semiconductor device according to the conventional example will be described. In addition, it cannot be overemphasized that the solid capacitor demonstrated below is formed through desired manufacturing processes, such as a heat treatment process and a processing process.

本発明の第１の実施形態に係る半導体装置を構成する立体型キャパシタのＰｎｖ値を求めると共に、従来例に係る半導体装置を構成する立体型キャパシタのＰｎｖ値を求めることにより、それぞれの立体型キャパシタの電気的特性を評価したところ、本発明の第１の実施形態の場合ではＰｎｖ値が１２．１であったのに対して、従来例の場合ではＰｎｖ値が９．９であった。なお、Ｐｎｖ値（分極量）は、値が大きいほどメモリの電荷保持性能が優れていることを意味する。それぞれの値から明らかなように、本発明の第１の実施形態に係る半導体装置の電気的特性は、従来例に係る半導体装置の電気的特性よりも大幅に向上していることが分かる。このような結果が得られた理由は以下の通りである。   Each of the three-dimensional capacitors is obtained by obtaining the Pnv value of the three-dimensional capacitor constituting the semiconductor device according to the first embodiment of the present invention and obtaining the Pnv value of the three-dimensional capacitor constituting the conventional semiconductor device. In the case of the first embodiment of the present invention, the Pnv value was 12.1, while in the case of the conventional example, the Pnv value was 9.9. The Pnv value (polarization amount) means that the larger the value, the better the charge retention performance of the memory. As is clear from the respective values, it can be seen that the electrical characteristics of the semiconductor device according to the first embodiment of the present invention are significantly improved over the electrical characteristics of the semiconductor device according to the conventional example. The reason why such a result was obtained is as follows.

すなわち、従来例では、強誘電体膜における下部の領域においてビスマスの濃度が低下していたために、その領域において強誘電体膜としての特性を十分に発揮することができなかった。しかしながら、本発明の第１の実施形態では、第１の強誘電体膜６ａ及び第２の強誘電体膜６ｂよりなる強誘電体膜の下部を構成する第１の強誘電体膜６ａは、ビスマスが下地の下部電極５中に拡散した後であっても、従来例の場合と比べて十分なビスマスの濃度を有する。このため、従来例における半導体装置の電気的特性と比較して、第１の強誘電体膜６ａ及び第２の強誘電体膜６ｂを備えた第１の実施形態に係る半導体装置の電気的特性が向上したと考えられる。   That is, in the conventional example, since the concentration of bismuth is lowered in the lower region of the ferroelectric film, the characteristics as the ferroelectric film cannot be sufficiently exhibited in that region. However, in the first embodiment of the present invention, the first ferroelectric film 6a constituting the lower part of the ferroelectric film composed of the first ferroelectric film 6a and the second ferroelectric film 6b is: Even after bismuth has diffused into the underlying lower electrode 5, it has a sufficient bismuth concentration compared to the conventional example. For this reason, compared with the electrical characteristics of the semiconductor device in the conventional example, the electrical characteristics of the semiconductor device according to the first embodiment including the first ferroelectric film 6a and the second ferroelectric film 6b. Is thought to have improved.

なお、本発明の第１の実施形態においては、ＣＶＤ法により、ＳＢＴ膜よりなる強誘電体膜を形成する場合について説明したが、ＣＶＤ法によってＮｂを含むＳＢＴＮ膜を形成する場合、又は、ＣＶＤ法によってＢＬＴ膜等のビスマス層状構造を有する強誘電体膜を形成する場合であっても、前述と同様の効果を得ることができる。   In the first embodiment of the present invention, the case where the ferroelectric film made of the SBT film is formed by the CVD method has been described. However, when the SBTN film containing Nb is formed by the CVD method, Even when a ferroelectric film having a bismuth layer structure such as a BLT film is formed by the method, the same effect as described above can be obtained.

また、本発明の第１の実施形態においては、熱ＣＶＤ法によって強誘電体膜を形成する場合について説明したが、プラズマＣＶＤ法等の熱を加える他のＣＶＤ法によって強誘電体膜を形成する場合であっても、前述と同様の効果を得ることができる。   In the first embodiment of the present invention, the case where the ferroelectric film is formed by the thermal CVD method has been described. However, the ferroelectric film is formed by another CVD method that applies heat such as a plasma CVD method. Even in this case, the same effect as described above can be obtained.

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図６を参照しながら説明する。 (Second Embodiment)
A method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described below with reference to FIG.

図６は、本発明の第２の実施形態に係る半導体装置の製造方法を示すフローチャート図である。   FIG. 6 is a flowchart showing a method for manufacturing a semiconductor device according to the second embodiment of the present invention.

予め、半導体基板上に、酸化イリジウム／イリジウム／窒化アルミチタンよりなる積層膜を形成した後、該積層膜を覆うように半導体基板上にシリコン酸化膜を形成する。さらに、シリコン酸化膜に該積層膜の表面を露出させる凹部を形成しておく（以上、図示せず）。   A laminated film made of iridium oxide / iridium / aluminum titanium nitride is previously formed on a semiconductor substrate, and then a silicon oxide film is formed on the semiconductor substrate so as to cover the laminated film. Further, a recess for exposing the surface of the laminated film is formed in the silicon oxide film (not shown).

次に、ステップＳ２１において、スパッタ法により、シリコン酸化膜の凹部の内面に沿って白金（Ｐｔ）膜よりなる下部電極を形成する。なお、下部電極は、白金（Ｐｔ）／酸化イリジウム（ＩｒＯx ）の積層膜よりなる場合でもよい。 Next, in step S21, a lower electrode made of a platinum (Pt) film is formed along the inner surface of the concave portion of the silicon oxide film by sputtering. The lower electrode may be formed of a laminated film of platinum (Pt) / iridium oxide (IrO x ).

次に、ステップＳ２２において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ２１にて形成された下部電極をパターニングする。   Next, in step S22, the lower electrode formed in step S21 is patterned using a lithography technique and an etching technique.

次に、ステップＳ２３ａにおいて、ＣＶＤ法により、ステップＳ２２にてパターニングされた下部電極の上に、約２０ｎｍの膜厚を有する第１の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。本ステップにおける第１の強誘電体膜は、温度３５０℃、圧力１．３３×１０2 Ｐａ（１Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量２００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量９０×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量１０００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約１０分間これらのソースガスを互いに反応させることによって形成される。 Next, in step S23a, an SBT (SrBi 2 Ta 2 O 9 ) film as a first ferroelectric film having a film thickness of about 20 nm is formed on the lower electrode patterned in step S22 by the CVD method. Form. The first ferroelectric film in this step is ST-1 [Sr (Ta (OEt) 5 () in ECH (ethylcyclohexane) under conditions of a temperature of 350 ° C. and a pressure of 1.33 × 10 2 Pa (1 Torr). OC 2 H 4 OMe)) 2 ] diluted to a concentration of 0.1 mol% at a flow rate of 100 × 10 −3 ml / min, Bi (MMP) 3 is 0.2 mol% in ECH (ethylcyclohexane). A gas diluted with a concentration of 0.1 mol% of PET [Ta (OC 2 H 5 ) 5 ] in ECH (ethylcyclohexane) at a flow rate of 200 × 10 −3 ml / min. With a flow rate of 90 × 10 −3 ml / min, oxygen (O 2 ) gas at a flow rate of 1000 × 10 −3 ml / min, and argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min, These for 10 minutes It is formed by reacting a source gas from each other.

次に、ステップＳ２３ｂにおいて、ＣＶＤ法により、ステップＳ２３ａにて形成された第１の強誘電体膜の上に、約４０ｎｍの膜厚を有する第２の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。本ステップにおける第２の強誘電体膜は、温度３５０℃、圧力１．３３×１０2 Ｐａ（１Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量２００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量１０００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約２０分間これらのソースガスを互いに反応させることによって形成される。 Next, in step S23b, an SBT (SrBi 2 Ta) as a second ferroelectric film having a thickness of about 40 nm is formed on the first ferroelectric film formed in step S23a by the CVD method. 2 O 9 ) film is formed. The second ferroelectric film in this step is ST-1 [Sr (Ta (OEt) 5 (in cyclohexane) in ECH under conditions of a temperature of 350 ° C. and a pressure of 1.33 × 10 2 Pa (1 Torr). OC 2 H 4 OMe)) 2 ] diluted to a concentration of 0.1 mol% at a flow rate of 100 × 10 −3 ml / min, Bi (MMP) 3 is 0.2 mol% in ECH (ethylcyclohexane). A gas diluted with a concentration of 0.1 mol% of PET [Ta (OC 2 H 5 ) 5 ] in ECH (ethylcyclohexane) at a flow rate of 200 × 10 −3 ml / min. While flowing an oxygen (O 2 ) gas at a flow rate of 1000 × 10 −3 ml / min and an argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min at a flow rate of 100 × 10 −3 ml / min, about This for 20 minutes It is formed by reacting a source gas from each other.

ここで、前述したように、ステップＳ２３ａにおける第１の強誘電体膜の成長条件では、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が希釈されたガスの流量を９０×１０-3ｍｌ／ｍｉｎと設定する一方、ステップＳ２３ｂにおける第２の強誘電体膜の成長条件では、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が希釈されたガスの流量を１００×１０-3ｍｌ／ｍｉｎと設定している。このように、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるタンタルの濃度は、第２の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるタンタルの濃度よりも低く設定している。 Here, as described above, under the growth condition of the first ferroelectric film in step S23a, the flow rate of the gas in which PET [Ta (OC 2 H 5 ) 5 ] is diluted in ECH (ethylcyclohexane) is set to 90. While set to × 10 −3 ml / min, a gas in which PET [Ta (OC 2 H 5 ) 5 ] is diluted in ECH (ethylcyclohexane) under the growth conditions of the second ferroelectric film in step S23b. Is set to 100 × 10 −3 ml / min. Thus, the concentration of tantalum contained in the CVD gas used to form the first ferroelectric film is equal to the concentration of tantalum contained in the CVD gas used to form the second ferroelectric film. Set lower than.

次に、ステップＳ２４において、スパッタ法により、ステップＳ２３ｂにて形成された第２の強誘電体膜の上に、白金膜よりなる上部電極を形成する。   Next, in step S24, an upper electrode made of a platinum film is formed on the second ferroelectric film formed in step S23b by sputtering.

次に、ステップＳ２５において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ２４にて形成された上部電極をパターニングする。   Next, in step S25, the upper electrode formed in step S24 is patterned using a lithography technique and an etching technique.

図７は、本発明の第２の実施形態に係る半導体装置の構造を示す断面図を示している。   FIG. 7 is a sectional view showing the structure of a semiconductor device according to the second embodiment of the present invention.

図７に示すように、図示しない半導体基板の上には、酸化イリジウム３／イリジウム２／窒化アルミチタン１よりなる積層膜が形成されており、該積層膜を覆うように、半導体基板の上には該積層膜の表面を露出させる凹部４ａを有するシリコン酸化膜４が形成されている。   As shown in FIG. 7, a laminated film made of iridium oxide 3 / iridium 2 / aluminum titanium nitride 1 is formed on a semiconductor substrate (not shown). The laminated film is covered on the semiconductor substrate so as to cover the laminated film. A silicon oxide film 4 having a recess 4a exposing the surface of the laminated film is formed.

また、凹部４ａを含むシリコン酸化膜４の上には、凹部４ａの内面に沿うようにして、下から順に、白金膜よりなる下部電極５、ＳＢＴ膜よりなる第１の強誘電体膜６ｃ、ＳＢＴ膜よりなる第２の強誘電体膜６ｄ、及び白金膜よりなる上部電極７がこの順で形成されている。なお、下部電極５は、白金（Ｐｔ）／酸化イリジウム（ＩｒＯx ）の積層膜よりなる場合でもよい。 Further, on the silicon oxide film 4 including the recess 4a, the lower electrode 5 made of a platinum film, the first ferroelectric film 6c made of an SBT film, in order from the bottom along the inner surface of the recess 4a, A second ferroelectric film 6d made of an SBT film and an upper electrode 7 made of a platinum film are formed in this order. The lower electrode 5 may be formed of a laminated film of platinum (Pt) / iridium oxide (IrO x ).

ここで、第１の強誘電体膜６ｃ及び第２の強誘電体膜６ｄの各々におけるＳｒ（ストロンチウム）：Ｔａ（タンタル）の組成比は、ほぼ１：２であり、第１の強誘電体膜６ｃ中のタンタルの濃度と第２の強誘電体膜６ｄ中のタンタルの濃度とはほぼ等しい。   Here, the composition ratio of Sr (strontium): Ta (tantalum) in each of the first ferroelectric film 6c and the second ferroelectric film 6d is approximately 1: 2, and the first ferroelectric film The concentration of tantalum in the film 6c is substantially equal to the concentration of tantalum in the second ferroelectric film 6d.

以下に、本発明の第２の実施形態において、第１の強誘電体膜６ｃを形成するために用いるＣＶＤ用ガスに含まれるタンタルの濃度を、第２の強誘電体膜６ｄを形成するために用いるＣＶＤ用ガスに含まれるタンタルの濃度よりも低く設定している理由について説明する。   Hereinafter, in the second embodiment of the present invention, in order to form the second ferroelectric film 6d, the concentration of tantalum contained in the CVD gas used for forming the first ferroelectric film 6c is set. The reason why the concentration is set lower than the concentration of tantalum contained in the CVD gas used in FIG.

図８は、ＳＩＭＳにより、通常のＣＶＤ法を用いて白金膜よりなる電極上に形成したＳＢＴ膜よりなる強誘電体膜の膜厚方向におけるタンタルの濃度の分布を分析した結果を示しており、図９は、ＳＩＭＳにより、通常の塗布法を用いて白金膜よりなる電極上に形成したＳＢＴ膜よりなる強誘電体膜の膜厚方向におけるタンタルの濃度の分布を分析した結果を示している。なお、図８と図９とにおいては、強誘電体膜中のストロンチウムの濃度分布を合わせて規格化して示している。   FIG. 8 shows the result of analyzing the distribution of the tantalum concentration in the film thickness direction of the ferroelectric film made of the SBT film formed on the electrode made of the platinum film by the SIMS using the normal CVD method. FIG. 9 shows the result of analyzing the distribution of the tantalum concentration in the film thickness direction of the ferroelectric film made of the SBT film formed on the electrode made of the platinum film by SIMS using a normal coating method. In FIGS. 8 and 9, the strontium concentration distribution in the ferroelectric film is normalized and shown.

まず、図８から明らかなように、通常のＣＶＤ法を用いて形成したＳＢＴ膜には次の特徴が見られる。すなわち、ＳＢＴ膜における白金膜と近い領域である白金膜の上面からの約１０〜２０ｎｍの領域においては、タンタルの濃度が、ＳＢＴ膜におけるその他の領域でのタンタルの濃度と比較して約２倍になっている。このように、ＳＢＴ膜におけるタンタルの濃度は、その膜厚方向において非常に不均一であることが分かる。   First, as is apparent from FIG. 8, the following characteristics are observed in the SBT film formed by using the normal CVD method. That is, in the region of about 10 to 20 nm from the upper surface of the platinum film, which is a region close to the platinum film in the SBT film, the tantalum concentration is about twice that of the tantalum in other regions of the SBT film. It has become. Thus, it can be seen that the concentration of tantalum in the SBT film is very uneven in the film thickness direction.

一方、図９から明らかなように、通常の塗布法を用いて形成されたＳＢＴ膜の場合には、図９に示したようなタンタルの濃度が不均一な箇所は見られない。すなわち、ＳＢＴ膜におけるタンタルの濃度は、その膜厚方向において均一であることが分かる。   On the other hand, as is clear from FIG. 9, in the case of the SBT film formed by using a normal coating method, the portion where the tantalum concentration is not uniform as shown in FIG. 9 is not seen. That is, it can be seen that the tantalum concentration in the SBT film is uniform in the film thickness direction.

このように、通常のＣＶＤ法を用いて形成された強誘電体膜におけるタンタルの濃度が膜厚方向において不均一となる理由について鋭意検討を重ねた結果、その理由は、ＣＶＤ法を用いて強誘電体膜を形成する際における熱、及びその熱によるビスマスの熱拡散に主に起因していることが見出された。以下に具体的に説明する。   As described above, as a result of intensive studies on the reason why the tantalum concentration in the ferroelectric film formed by using the normal CVD method is not uniform in the film thickness direction, the reason is that It has been found that it is mainly due to the heat in forming the dielectric film and the thermal diffusion of bismuth due to that heat. This will be specifically described below.

通常、ＣＶＤ法では、３００〜４００℃程度の熱により、ＣＶＤ用ガスを互いに反応させながら、強誘電体膜の成膜を行なっているが、第１の実施形態でも説明したように、成膜の初期段階ではビスマスが下地の白金膜よりなる電極中へ熱拡散してしまう。このため、気相中においては、ビスマスが減少するので、その減少する分だけストロンチウムとタンタルとの反応が増加する。従って、形成されたＳＢＴ膜における下部の領域においてタンタルの濃度が上昇しているものと主に考えられる。一方、通常、塗布法では、塗布時における温度はほぼ常温であるので、ビスマスが白金膜よりなる電極中へ熱拡散することがほとんどないので、その結果として強誘電体膜におけるタンタルの濃度は変動していないものと考えられる。   Normally, in the CVD method, the ferroelectric film is formed while the CVD gases react with each other by heat of about 300 to 400 ° C. However, as described in the first embodiment, the film formation is performed. In the initial stage, bismuth is thermally diffused into the electrode made of the underlying platinum film. For this reason, since bismuth decreases in the gas phase, the reaction between strontium and tantalum increases correspondingly. Therefore, it is considered that the concentration of tantalum is increased in the lower region of the formed SBT film. On the other hand, in the coating method, since the temperature at the time of coating is almost normal temperature, bismuth hardly thermally diffuses into the electrode made of platinum film. As a result, the concentration of tantalum in the ferroelectric film varies. It is thought that it is not.

従って、本発明の第２の実施形態では、強誘電体膜の成膜の初期段階においてビスマスが下地の電極中へ熱拡散し易いことに鑑みて、下地となる下部電極５中にビスマスが熱拡散する分だけタンタルが多く反応してしまうため、その分タンタルの濃度を低くしたＣＶＤ用ガスを用いて第１の強誘電体膜６ｃを形成すると共に、該第１の強誘電体膜６ｃを形成するために用いるＣＶＤ用ガスにおけるタンタルの濃度よりも高い通常用いるタンタルの濃度を有するＣＶＤ用ガスを用いて第２の強誘電体膜６ｄを形成することが特徴である。   Therefore, in the second embodiment of the present invention, in view of the fact that bismuth easily diffuses into the underlying electrode in the initial stage of the formation of the ferroelectric film, the bismuth is heated in the underlying lower electrode 5. Since tantalum reacts as much as it diffuses, the first ferroelectric film 6c is formed by using the CVD gas with the tantalum concentration reduced accordingly, and the first ferroelectric film 6c is formed. The feature is that the second ferroelectric film 6d is formed using a CVD gas having a tantalum concentration which is normally used, which is higher than the tantalum concentration in the CVD gas used for the formation.

図１０は、ＳＩＭＳにより、本発明の第２の実施形態における第１の強誘電体膜６ｃ及び第２の強誘電体膜６ｄの膜厚方向におけるタンタルの濃度分布を分析した結果を示している。なお、図１０においては、第１の強誘電体膜６ａ及び第２の強誘電体膜６ｂ中のストロンチウムの濃度分布を合わせて規格化して示している。   FIG. 10 shows the result of analyzing the tantalum concentration distribution in the film thickness direction of the first ferroelectric film 6c and the second ferroelectric film 6d in the second embodiment of the present invention by SIMS. . In FIG. 10, the strontium concentration distribution in the first ferroelectric film 6a and the second ferroelectric film 6b is normalized and shown.

図１０から明らかなように、第１の強誘電体膜６ｃ及び第２の強誘電体膜６ｄにおけるタンタルの濃度はほぼ等しいことが分かる。すなわち、本発明の第２の実施形態における第１の強誘電体膜６ｃ及び第２の強誘電体膜６ｄでは、タンタルの濃度の膜厚方向における均一性が、図８の場合と比べて、大きく向上していることが分かる。   As is apparent from FIG. 10, the tantalum concentrations in the first ferroelectric film 6c and the second ferroelectric film 6d are substantially equal. That is, in the first ferroelectric film 6c and the second ferroelectric film 6d in the second embodiment of the present invention, the uniformity of the tantalum concentration in the film thickness direction is compared with the case of FIG. It can be seen that it is greatly improved.

ここで、本発明の第２の実施形態に係る半導体装置及び従来例に係る半導体装置のそれぞれおける電気的特性について説明する。なお、以下で説明する立体型キャパシタは、熱処理工程及び加工工程などの所望の製造工程を経て形成されたものであることは言うまでもない。   Here, the electrical characteristics of the semiconductor device according to the second embodiment of the present invention and the semiconductor device according to the conventional example will be described. In addition, it cannot be overemphasized that the solid capacitor demonstrated below is formed through desired manufacturing processes, such as a heat treatment process and a processing process.

本発明の第２の実施形態に係る半導体装置を構成する立体型キャパシタのＰｎｖ値を求めると共に、従来例に係る半導体装置を構成する立体型キャパシタのＰｎｖ値を求めることにより、それぞれの立体型キャパシタの電気的特性を評価したところ、本発明の第２の実施形態の場合におけるＰｎｖ値は、従来例の場合におけるＰｎｖ値よりも良好な数値が得られた。なお、Ｐｎｖ値（分極量）は、値が大きいほどメモリの電荷保持性能が優れていることを意味する。このような結果が得られた理由は以下の通りである。   By obtaining the Pnv value of the three-dimensional capacitor constituting the semiconductor device according to the second embodiment of the present invention and obtaining the Pnv value of the three-dimensional capacitor constituting the conventional semiconductor device, each three-dimensional capacitor is obtained. As a result, the Pnv value in the case of the second embodiment of the present invention was better than the Pnv value in the case of the conventional example. The Pnv value (polarization amount) means that the larger the value, the better the charge retention performance of the memory. The reason why such a result was obtained is as follows.

すなわち、従来例では、強誘電体膜における下部の領域においてビスマスの濃度が上昇していたために、その領域において強誘電体膜としての特性を十分に発揮することができなかった。しかしながら、本発明の第２の実施形態によると、第１の強誘電体膜６ｃ及び第２の強誘電体膜６ｄよりなる強誘電体膜の下部を構成する第１の強誘電体膜６ｃの形成時に、気相中におけるタンタルの濃度を低くしているために、ビスマスが下地の下部電極５中に熱拡散した後であっても、ビスマスが下部電極５中に熱拡散した分だけタンタルとストロンチウムとが反応するという現象を抑制することができる。このため、第１の強誘電体膜６ｃにおけるタンタルの濃度は、図８に示したような上昇を示しておらず、第１の強誘電体膜６ｃ及び第２の強誘電体膜６ｄにおけるタンタルの濃度は均一になっている。このため、従来例における半導体装置の電気的特性と比較して、第１の強誘電体膜６ｃ及び第２の強誘電体膜６ｄを備えた第２の実施形態に係る半導体装置の電気的特性が向上したものと考えられる。   That is, in the conventional example, since the concentration of bismuth is increased in the lower region of the ferroelectric film, the characteristics as the ferroelectric film cannot be sufficiently exhibited in that region. However, according to the second embodiment of the present invention, the first ferroelectric film 6c constituting the lower part of the ferroelectric film composed of the first ferroelectric film 6c and the second ferroelectric film 6d Since the concentration of tantalum in the gas phase is lowered at the time of formation, even if bismuth is thermally diffused into the underlying lower electrode 5, tantalum and The phenomenon that strontium reacts can be suppressed. Therefore, the concentration of tantalum in the first ferroelectric film 6c does not increase as shown in FIG. 8, and tantalum in the first ferroelectric film 6c and the second ferroelectric film 6d. The concentration of is uniform. Therefore, compared with the electrical characteristics of the semiconductor device in the conventional example, the electrical characteristics of the semiconductor device according to the second embodiment provided with the first ferroelectric film 6c and the second ferroelectric film 6d. Is considered to have improved.

本発明の第２の実施形態において、第１の強誘電体膜６ｃを形成するために用いるＣＶＤ用ガスに含まれるタンタルの濃度を、第２の強誘電体膜６ｄを形成するために用いるＣＶＤ用ガスに含まれるタンタルの濃度よりも低く設定した場合について説明したが、これに加えて、第１の実施形態で説明したように、第１の強誘電体膜６ｃを形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度を、第２の強誘電体膜６ｄを形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度よりも高く設定することもできる。このようにすると、第１の強誘電体膜６ｃにおけるストロンチウム、ビスマス、及びタンタルのそれぞれの濃度が、第２の強誘電体膜６ｄにおけるストロンチウム、ビスマス、及びタンタルのそれぞれの濃度にほぼ等しくなる。これにより、より優れた電気的特性を有する半導体装置を実現することができる。   In the second embodiment of the present invention, the concentration of tantalum contained in the CVD gas used to form the first ferroelectric film 6c is set to the CVD used to form the second ferroelectric film 6d. Although the case where the concentration is set lower than the concentration of tantalum contained in the working gas has been described, in addition to this, as described in the first embodiment, the CVD used for forming the first ferroelectric film 6c. The concentration of bismuth contained in the working gas can also be set higher than the concentration of bismuth contained in the CVD gas used to form the second ferroelectric film 6d. Thus, the respective concentrations of strontium, bismuth, and tantalum in the first ferroelectric film 6c are substantially equal to the respective concentrations of strontium, bismuth, and tantalum in the second ferroelectric film 6d. Thereby, a semiconductor device having more excellent electrical characteristics can be realized.

なお、本発明の第２の実施形態においては、ＣＶＤ法により、ＳＢＴ膜よりなる強誘電体膜を形成する場合について説明したが、ＣＶＤ法によってＮｂを含むＳＢＴＮ膜を形成する場合、又は、ＣＶＤ法によってＢＬＴ膜等のビスマス層状構造を有する強誘電体膜を形成する場合であっても、前述と同様の効果を得ることができる。   In the second embodiment of the present invention, the case where the ferroelectric film made of the SBT film is formed by the CVD method has been described. However, when the SBTN film containing Nb is formed by the CVD method, or the CVD is performed. Even when a ferroelectric film having a bismuth layer structure such as a BLT film is formed by the method, the same effect as described above can be obtained.

また、本発明の第２の実施形態においては、熱ＣＶＤ法によって強誘電体膜を形成する場合について説明したが、プラズマＣＶＤ法等の熱を加える他のＣＶＤ法によって強誘電体膜を形成する場合であっても、前述と同様の効果を得ることができる。   In the second embodiment of the present invention, the case where the ferroelectric film is formed by the thermal CVD method has been described. However, the ferroelectric film is formed by another CVD method that applies heat such as a plasma CVD method. Even in this case, the same effect as described above can be obtained.

（第３の実施形態）
以下、本発明の第３の実施形態について、図１１を参照しながら説明する。 (Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIG.

図１１は、本発明の第３の実施形態に係る半導体装置の製造方法を示すフローチャート図である。   FIG. 11 is a flowchart showing a method for manufacturing a semiconductor device according to the third embodiment of the present invention.

予め、半導体基板上に、酸化イリジウム／イリジウム／窒化アルミチタンよりなる積層膜を形成した後、該積層膜を覆うように半導体基板上にシリコン酸化膜を形成する。さらに、シリコン酸化膜に該積層膜の表面を露出させる凹部を形成しておく（以上、図示せず）。   A laminated film made of iridium oxide / iridium / aluminum titanium nitride is previously formed on a semiconductor substrate, and then a silicon oxide film is formed on the semiconductor substrate so as to cover the laminated film. Further, a recess for exposing the surface of the laminated film is formed in the silicon oxide film (not shown).

次に、ステップＳ３１において、スパッタ法により、シリコン酸化膜の凹部の内面に沿って白金（Ｐｔ）よりなる下部電極を形成する。なお、下部電極は、白金（Ｐｔ）／酸化イリジウム（ＩｒＯx ）の積層膜よりなる場合でもよい。 Next, in step S31, a lower electrode made of platinum (Pt) is formed along the inner surface of the concave portion of the silicon oxide film by sputtering. The lower electrode may be formed of a laminated film of platinum (Pt) / iridium oxide (IrO x ).

次に、ステップＳ３２において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ３１にて形成された下部電極をパターニングする。   Next, in step S32, the lower electrode formed in step S31 is patterned using a lithography technique and an etching technique.

次に、ステップＳ３３ａにおいて、ＣＶＤ法により、ステップＳ３２にてパターニングされた下部電極の上に、約２０ｎｍの膜厚を有する第１の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。なお、ここで用いるＣＶＤ用ガスは、第１の強誘電体膜におけるＳｒ：Ｂｉ：Ｔａの最終組成比が１：２.２４：２となるように、そのＣＶＤ用ガスの組成比を調整して設定されている。 Next, in step S33a, an SBT (SrBi 2 Ta 2 O 9 ) film as a first ferroelectric film having a film thickness of about 20 nm is formed on the lower electrode patterned in step S32 by CVD. Form. Note that the CVD gas used here is adjusted so that the final composition ratio of Sr: Bi: Ta in the first ferroelectric film is 1: 2.24: 2. Is set.

次に、ステップＳ３３ｂにおいて、大気解放を行なうことなく、第１の強誘電体膜を形成した反応室と同一の反応室、又は同一設備を備えた別の反応室において、ＣＶＤ法により、ステップＳ３３ａにて形成された第１の強誘電体膜の上に、約４０ｎｍの膜厚を有する第２の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。なお、ここで用いるＣＶＤ用ガスは、第２の強誘電体膜におけるＳｒ：Ｂｉ：Ｔａの最終組成比が１：２.２４：２となるように、そのＣＶＤ用ガスの組成比を調整して設定されている。 Next, in step S33b, in the same reaction chamber as the reaction chamber in which the first ferroelectric film is formed or in another reaction chamber having the same equipment without performing atmospheric release, the step S33a is performed by the CVD method. An SBT (SrBi 2 Ta 2 O 9 ) film as a second ferroelectric film having a film thickness of about 40 nm is formed on the first ferroelectric film formed in (1). It should be noted that the CVD gas used here is adjusted so that the final composition ratio of Sr: Bi: Ta in the second ferroelectric film is 1: 2.24: 2. Is set.

次に、ステップＳ３４において、スパッタ法により、ステップＳ３３ｂにて形成された第２の強誘電体膜の上に、白金膜よりなる上部電極を形成する。   Next, in step S34, an upper electrode made of a platinum film is formed on the second ferroelectric film formed in step S33b by sputtering.

次に、ステップＳ３５において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ３４にて形成された上部電極をパターニングする。   Next, in step S35, the upper electrode formed in step S34 is patterned using a lithography technique and an etching technique.

以下に、本発明の第３の実施形態において、ステップＳ３３ａにおける第１の強誘電体膜の形成からステップＳ３３ｂにおける第２の強誘電体膜の形成までの間に大気解放を行なうことなく真空中にて連続して、第１の強誘電体膜と第２の強誘電体膜とを形成した理由について説明する。   Hereinafter, in the third embodiment of the present invention, in the vacuum without releasing the atmosphere between the formation of the first ferroelectric film in step S33a and the formation of the second ferroelectric film in step S33b. The reason why the first ferroelectric film and the second ferroelectric film are formed continuously will be described.

図１２は、本実施形態とは異なり、第１の強誘電体膜を形成後に一旦大気解放してから第２の強誘電体膜を形成する場合のように、第１の強誘電体膜と第２の強誘電体膜とを不連続で形成した場合において、ＳＩＭＳにより、その第１の強誘電体膜及び第２の強誘電体膜における膜厚方向のビスマスの濃度分布を分析した結果を示している。なお、図１２においては、第１の強誘電体膜及び第２の強誘電体膜中のストロンチウムの濃度分布を合わせて規格化して示している。   FIG. 12 is different from the present embodiment in that the first ferroelectric film and the first ferroelectric film are formed as in the case where the second ferroelectric film is formed after the first ferroelectric film is released to the atmosphere once. In the case where the second ferroelectric film is formed discontinuously, the result of analyzing the concentration distribution of bismuth in the film thickness direction in the first ferroelectric film and the second ferroelectric film is analyzed by SIMS. Show. In FIG. 12, the strontium concentration distribution in the first ferroelectric film and the second ferroelectric film is shown in a normalized manner.

図１２から明らかなように、第１の強誘電体膜と第２の強誘電体膜との界面には、ストロンチウムの濃度又はビスマスの濃度が異常となっている変質層が形成されていることが分かる。なお、タンタルの濃度は図示されていないが、同様に異常が見られた。このような結果が得られた理由としては、第１の強誘電体膜を形成した後に大気解放したために、第１の強誘電体膜が大気と接することによって変質層が形成されたからであると考えられる。なお、この方法を用いて形成された第１の強誘電体及び第２の強誘電体膜を備えた立体型キャパシタのＰｎｖ値は９.５であり、電気的特性として優れた値ではないことが分かる。   As is apparent from FIG. 12, an altered layer having an abnormal strontium concentration or bismuth concentration is formed at the interface between the first ferroelectric film and the second ferroelectric film. I understand. Although the concentration of tantalum is not shown in the figure, abnormalities were similarly observed. The reason why such a result was obtained is that, since the first ferroelectric film was released to the atmosphere after being formed, the altered layer was formed by contacting the first ferroelectric film with the atmosphere. Conceivable. In addition, the Pnv value of the three-dimensional capacitor including the first ferroelectric film and the second ferroelectric film formed by using this method is 9.5, and is not an excellent value as electrical characteristics. I understand.

一方、本実施形態のように、第１の強誘電体膜と第２の強誘電体膜との形成を大気解放することなく真空中にて連続して形成した場合には、図１２に示したような変質層は確認されなかった。さらに、本実施形態に加えて、前述した本発明に係る第１の実施形態及び第２の実施形態で説明した方法を用いて行なうことにより、第１の強誘電体膜及び第２の強誘電体膜における膜厚方向の組成として均一な値が得られ、この場合における立体型キャパシタのＰｎｖ値は１２.０以上で良好な値が得られることを確認している。   On the other hand, when the first ferroelectric film and the second ferroelectric film are continuously formed in a vacuum without being released to the atmosphere as in this embodiment, it is shown in FIG. Such an altered layer was not confirmed. Further, in addition to the present embodiment, the first ferroelectric film and the second ferroelectric film are performed by using the method described in the first and second embodiments of the present invention described above. A uniform value is obtained as the composition in the thickness direction of the body film, and it has been confirmed that a good value is obtained when the Pnv value of the three-dimensional capacitor in this case is 12.0 or more.

以上のように、本発明に係る第３の実施形態では、第１の強誘電体膜と第２の強誘電体膜との形成を大気解放を行なくことなく真空中にて連続して行なうことにより、第１の強誘電体膜と第２の強誘電体膜との間に変質層が形成されることを防止することが特徴である。なお、この点、前述した本発明に係る第１及び第２の実施形態においては、第１の強誘電体及び第２の強誘電体膜の各々の形成に用いるＣＶＤ用ガスに特徴があったので特筆しなかったが、前述した第１及び第２の実施形態においても、第１の強誘電体膜と第２の強誘電体膜との形成は、大気解放することなく真空中にて連続して形成している。このようにしたのは、前述したように、第１の強誘電体膜と第２の強誘電体膜との間に変質層が形成されることを防止することが目的であるが、第１の実施形態で用いた図５及び第２の実施形態で用いた図１０からも明らかなように、第１の強誘電体膜と第２の強誘電体膜との間には変質層が形成されていないことが明らかである。また、同様の目的で、後述する第４及び第５の実施形態においても、第１の強誘電体膜と第２の強誘電体膜との形成は、大気解放することなく真空中にて連続して形成している。   As described above, in the third embodiment according to the present invention, the first ferroelectric film and the second ferroelectric film are continuously formed in a vacuum without releasing the atmosphere. Thus, it is characterized in that a deteriorated layer is prevented from being formed between the first ferroelectric film and the second ferroelectric film. In this regard, in the first and second embodiments according to the present invention described above, the CVD gas used for forming each of the first ferroelectric film and the second ferroelectric film is characterized. Therefore, in the first and second embodiments described above, the formation of the first ferroelectric film and the second ferroelectric film is continuous in a vacuum without being released to the atmosphere. And formed. The purpose of doing this is to prevent the alteration layer from being formed between the first ferroelectric film and the second ferroelectric film, as described above. As is apparent from FIG. 5 used in this embodiment and FIG. 10 used in the second embodiment, an altered layer is formed between the first ferroelectric film and the second ferroelectric film. Obviously not. For the same purpose, in the fourth and fifth embodiments described later, the formation of the first ferroelectric film and the second ferroelectric film is continuously performed in a vacuum without being released to the atmosphere. And formed.

（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置の製造方法について、図１３を参照しながら説明する。 (Fourth embodiment)
A semiconductor device manufacturing method according to the fourth embodiment of the present invention will be described below with reference to FIG.

図１３は、本発明の第４の実施形態に係る半導体装置の製造方法を示すフローチャート図である。   FIG. 13 is a flowchart showing a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention.

予め、半導体基板上に、酸化イリジウム／イリジウム／窒化アルミチタンよりなる積層膜を形成した後、該積層膜を覆うように半導体基板上にシリコン酸化膜を形成する。さらに、シリコン酸化膜に該積層膜の表面を露出させる凹部を形成しておく（以上、図示せず）。   A laminated film made of iridium oxide / iridium / aluminum titanium nitride is previously formed on a semiconductor substrate, and then a silicon oxide film is formed on the semiconductor substrate so as to cover the laminated film. Further, a recess for exposing the surface of the laminated film is formed in the silicon oxide film (not shown).

次に、ステップＳ４１において、スパッタ法により、シリコン酸化膜の凹部の内面に沿って酸化イリジウム（ＩｒＯx ）よりなる下部電極を形成する。 Next, in step S41, a lower electrode made of iridium oxide (IrO x ) is formed along the inner surface of the concave portion of the silicon oxide film by sputtering.

次に、ステップＳ４２において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ４１にて形成された下部電極をパターニングする。   Next, in step S42, the lower electrode formed in step S41 is patterned using a lithography technique and an etching technique.

次に、ステップＳ４３ａにおいて、ＣＶＤ法により、ステップＳ４２にてパターニングされた下部電極の上に、約２０ｎｍの膜厚を有する第１の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。本ステップにおける第１の強誘電体膜は、温度３５０℃、圧力１．３３×１０2 Ｐａ（１Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量１９０×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量１０００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約１０分間これらのソースガスを互いに反応させることによって形成される。 Next, in step S43a, an SBT (SrBi 2 Ta 2 O 9 ) film as a first ferroelectric film having a film thickness of about 20 nm is formed on the lower electrode patterned in step S42 by the CVD method. Form. The first ferroelectric film in this step is ST-1 [Sr (Ta (OEt) 5 () in ECH (ethylcyclohexane) under conditions of a temperature of 350 ° C. and a pressure of 1.33 × 10 2 Pa (1 Torr). OC 2 H 4 OMe)) 2 ] diluted to a concentration of 0.1 mol% at a flow rate of 100 × 10 −3 ml / min, Bi (MMP) 3 is 0.2 mol% in ECH (ethylcyclohexane). A gas diluted with a concentration of 0.1 mol% of PET [Ta (OC 2 H 5 ) 5 ] in ECH (ethylcyclohexane) at a flow rate of 190 × 10 −3 ml / min. While flowing an oxygen (O 2 ) gas at a flow rate of 1000 × 10 −3 ml / min and an argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min at a flow rate of 100 × 10 −3 ml / min, about This for 10 minutes It is formed by reacting a source gas from each other.

次に、ステップＳ４３ｂにおいて、ＣＶＤ法により、ステップＳ４３ａにて形成された第１の強誘電体膜の上に、約４０ｎｍの膜厚を有する第２の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。本ステップにおける第２の強誘電体膜は、温度３５０℃、圧力１．３３×１０2 Ｐａ（１Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量２００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量１０００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約２０分間これらのソースガスを互いに反応させることによって形成される。 Next, in step S43b, SBT (SrBi 2 Ta) as a second ferroelectric film having a thickness of about 40 nm is formed on the first ferroelectric film formed in step S43a by the CVD method. 2 O 9 ) film is formed. The second ferroelectric film in this step is ST-1 [Sr (Ta (OEt) 5 (in cyclohexane) in ECH under conditions of a temperature of 350 ° C. and a pressure of 1.33 × 10 2 Pa (1 Torr). OC 2 H 4 OMe)) 2 ] diluted to a concentration of 0.1 mol% at a flow rate of 100 × 10 −3 ml / min, Bi (MMP) 3 is 0.2 mol% in ECH (ethylcyclohexane). A gas diluted with a concentration of 0.1 mol% of PET [Ta (OC 2 H 5 ) 5 ] in ECH (ethylcyclohexane) at a flow rate of 200 × 10 −3 ml / min. While flowing an oxygen (O 2 ) gas at a flow rate of 1000 × 10 −3 ml / min and an argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min at a flow rate of 100 × 10 −3 ml / min, about This for 20 minutes It is formed by reacting a source gas from each other.

ここで、前述したように、ステップＳ４３ａにおける第１の強誘電体膜の成長条件では、ＥＣＨ中にＢｉ（ＭＭＰ）3 が希釈されたガスの流量を１９０×１０-3ｍｌ／ｍｉｎと設定する一方、ステップＳ４３ｂにおける第２の強誘電体膜の成長条件では、ＥＣＨ中にＢｉ（ＭＭＰ）3 が希釈されたガスの流量を２００×１０-3ｍｌ／ｍｉｎと設定している。このように、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度は、第２の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度よりも低く設定されている。 Here, as described above, in the growth condition of the first ferroelectric film in step S43a, the flow rate of the gas in which Bi (MMP) 3 is diluted in ECH is set to 190 × 10 −3 ml / min. On the other hand, in the growth condition of the second ferroelectric film in step S43b, the flow rate of the gas in which Bi (MMP) 3 is diluted in ECH is set to 200 × 10 −3 ml / min. Thus, the concentration of bismuth contained in the CVD gas used to form the first ferroelectric film is equal to the concentration of bismuth contained in the CVD gas used to form the second ferroelectric film. Is set lower.

次に、ステップＳ４４において、スパッタ法により、ステップＳ４３ｂにて形成された第２の強誘電体膜の上に、酸化イリジウムよりなる上部電極を形成する。   Next, in step S44, an upper electrode made of iridium oxide is formed on the second ferroelectric film formed in step S43b by sputtering.

次に、ステップＳ４５において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ４４にて形成された上部電極をパターニングする。   Next, in step S45, the upper electrode formed in step S44 is patterned using a lithography technique and an etching technique.

以上に示した製造工程を経ることにより、本実施形態に係る半導体装置を製造することができる。この半導体装置における第１の強誘電体膜中のＳｒ：Ｂｉ：Ｔａの組成比は１：２.２４：２であり、第２の強誘電体膜中のＳｒ：Ｂｉ：Ｔａの組成比を１：２.２４：２であった。このように、第１の強誘電体膜中のビスマスの濃度は、第２の強誘電体膜中のビスマスの濃度とはほぼ等しくなっている。なお、本実施形態に係る半導体装置の構造については、例えば前述した図２と同様であるので、ここでは図示を省略している。   The semiconductor device according to the present embodiment can be manufactured through the manufacturing process described above. In this semiconductor device, the composition ratio of Sr: Bi: Ta in the first ferroelectric film is 1: 2.24: 2, and the composition ratio of Sr: Bi: Ta in the second ferroelectric film is 1: 2.24: 2. Thus, the bismuth concentration in the first ferroelectric film is substantially equal to the bismuth concentration in the second ferroelectric film. Note that the structure of the semiconductor device according to the present embodiment is the same as that of FIG. 2 described above, for example, and is not shown here.

以下に、本発明の第４の実施形態において、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度を、第２の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度よりも低く設定している理由について説明する。   Hereinafter, in the fourth embodiment of the present invention, the concentration of bismuth contained in the CVD gas used to form the first ferroelectric film is used to form the second ferroelectric film. The reason why the concentration is set lower than the concentration of bismuth contained in the CVD gas will be described.

本発明の第４の実施形態が、本発明の第１の実施形態と異なる一つの点は、第１の強誘電体膜の下地となる下部電極が酸化イリジウムによって構成されている点である。   The fourth embodiment of the present invention differs from the first embodiment of the present invention in that the lower electrode serving as the base of the first ferroelectric film is made of iridium oxide.

下部電極が酸化イリジウムよりなる場合、ビスマスとイリジウムと酸素とによって酸化ビスマス・イリジウム化合物が形成される。このため、ビスマスが下部電極中へ熱拡散することはなく、逆に、酸化ビスマス・イリジウム化合物が形成されることで、下部電極と第１の強誘電体膜との界面には、ビスマスの濃度が高い変質層が形成される。この点、データによる図示は省略しているが、下部電極と第１の強誘電体膜との界面に変質層が形成されることが確認されており、この変質層が形成された立体型キャパシタのＰｎｖ値は８．５と悪かった。   When the lower electrode is made of iridium oxide, a bismuth oxide / iridium compound is formed by bismuth, iridium, and oxygen. For this reason, bismuth does not thermally diffuse into the lower electrode, and conversely, a bismuth oxide / iridium compound is formed, so that the bismuth concentration is present at the interface between the lower electrode and the first ferroelectric film. A high altered layer is formed. In this respect, although illustration by data is omitted, it has been confirmed that a deteriorated layer is formed at the interface between the lower electrode and the first ferroelectric film, and the three-dimensional capacitor in which this deteriorated layer is formed The Pnv value of was 8.5 as bad.

そこで、本発明の第４の実施形態では、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度を、第２の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれるビスマスの濃度よりも低く設定することにより、下部電極と第１の強誘電体膜との界面にビスマスの濃度が高い変質層が形成されることを防止している。   Therefore, in the fourth embodiment of the present invention, the concentration of bismuth contained in the CVD gas used for forming the first ferroelectric film is set to the CVD used for forming the second ferroelectric film. By setting the concentration lower than the concentration of bismuth contained in the working gas, an altered layer having a high bismuth concentration is prevented from being formed at the interface between the lower electrode and the first ferroelectric film.

前述した第４の実施形態に係る半導体装置の製造方法を用いて第１の強誘電体膜及び第２の強誘電体膜を形成すると、第１の強誘電体膜及び第２の強誘電体膜におけるビスマスの組成比は略等しくなり、この第１の強誘電体膜及び第２の強誘電体膜を備えた立体型キャパシタのＰｎｖ値は１２.５で良好な値を得ることができた。なお、本実施形態における立体型キャパシタのＰｎｖ値が第１の実施形態における立体型キャパシタのＰｎｖ値よりも大きい値が得られた理由は明確ではないが、ビスマス層状構造の強誘電体膜には、Ｐｎｖ値に寄与しないＣ軸配向成分が存在することが知られており、白金を材料とする下部電極から酸化イリジウムを材料とする下部電極に変えることにより、ＳＢＴ膜におけるＰｎｖ値に寄与する配向成分が増加したためであると考えられる。   When the first ferroelectric film and the second ferroelectric film are formed using the semiconductor device manufacturing method according to the fourth embodiment described above, the first ferroelectric film and the second ferroelectric film are formed. The composition ratio of bismuth in the film became substantially equal, and the Pnv value of the three-dimensional capacitor provided with the first ferroelectric film and the second ferroelectric film was 12.5, and a good value could be obtained. . Although the reason why the Pnv value of the three-dimensional capacitor in the present embodiment is larger than the Pnv value of the three-dimensional capacitor in the first embodiment is not clear, a ferroelectric film having a bismuth layer structure is not available. It is known that there is a C-axis orientation component that does not contribute to the Pnv value. By changing from a lower electrode made of platinum to a lower electrode made of iridium oxide, the orientation that contributes to the Pnv value in the SBT film This is thought to be due to an increase in the components.

本発明の第４の実施形態においては、酸化イリジウムよりなる下部電極、及び酸化イリジウムよりなる上部電極を用いる場合について説明したが、下部電極の材料としてイリジウムを用いる場合であっても、イリジウムが酸化されて酸化イリジウムとなるので、前述と同様の効果を得ることができる。また、上部電極は、イリジウム、酸化イリジウム、又は白金等の金属膜よりなる単層又は積層よりなる材料を用いてもよい。   In the fourth embodiment of the present invention, the case where the lower electrode made of iridium oxide and the upper electrode made of iridium oxide are used has been described. However, even when iridium is used as the material of the lower electrode, iridium is oxidized. Since it becomes iridium oxide, the same effect as described above can be obtained. The upper electrode may be made of a single layer or a layered material made of a metal film such as iridium, iridium oxide, or platinum.

なお、本発明の第４の実施形態においては、ＣＶＤ法により、ＳＢＴ膜よりなる強誘電体膜を形成する場合について説明したが、ＣＶＤ法によってＮｂを含むＳＢＴＮ膜を形成する場合、又は、ＣＶＤ法によってＢＬＴ膜等のビスマス層状構造を有する強誘電体膜を形成する場合であっても、前述と同様の効果を得ることができる。   In the fourth embodiment of the present invention, the case where the ferroelectric film made of the SBT film is formed by the CVD method has been described. However, when the SBTN film containing Nb is formed by the CVD method, Even when a ferroelectric film having a bismuth layer structure such as a BLT film is formed by the method, the same effect as described above can be obtained.

また、本発明の第４の実施形態においては、熱ＣＶＤ法によって強誘電体膜を形成する場合について説明したが、プラズマＣＶＤ法等の熱を加える他のＣＶＤ法によって強誘電体膜を形成する場合であっても、前述と同様の効果を得ることができる。   In the fourth embodiment of the present invention, the case where the ferroelectric film is formed by the thermal CVD method has been described. However, the ferroelectric film is formed by another CVD method that applies heat such as a plasma CVD method. Even in this case, the same effect as described above can be obtained.

（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置の製造方法について、図１４を参照しながら説明する。 (Fifth embodiment)
Hereinafter, a method for fabricating a semiconductor device according to the fifth embodiment of the present invention will be described with reference to FIG.

図１４は、本発明の第５の実施形態に係る半導体装置の製造方法を示すフローチャート図である。   FIG. 14 is a flowchart showing a method for manufacturing a semiconductor device according to the fifth embodiment of the present invention.

予め、半導体基板上に、酸化イリジウム／イリジウム／窒化アルミチタンよりなる積層膜を形成した後、該積層膜を覆うように半導体基板上にシリコン酸化膜を形成する。さらに、シリコン酸化膜に該積層膜の表面を露出させる凹部を形成しておく（以上、図示せず）。   A laminated film made of iridium oxide / iridium / aluminum titanium nitride is previously formed on a semiconductor substrate, and then a silicon oxide film is formed on the semiconductor substrate so as to cover the laminated film. Further, a recess for exposing the surface of the laminated film is formed in the silicon oxide film (not shown).

次に、ステップＳ５１において、スパッタ法により、シリコン酸化膜の凹部の内面に沿って白金（Ｐｔ）よりなる下部電極を形成する。なお、下部電極は、白金（Ｐｔ）／酸化イリジウム（ＩｒＯx ）の積層膜よりなる場合でもよい。 Next, in step S51, a lower electrode made of platinum (Pt) is formed along the inner surface of the concave portion of the silicon oxide film by sputtering. The lower electrode may be formed of a laminated film of platinum (Pt) / iridium oxide (IrO x ).

次に、ステップＳ５２において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ５１にて形成された下部電極をパターニングする。   Next, in step S52, the lower electrode formed in step S51 is patterned using a lithography technique and an etching technique.

次に、ステップＳ５３ａにおいて、ＣＶＤ法により、ステップＳ５２にてパターニングされた下部電極の上に、約２０ｎｍの膜厚を有する第１の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。本ステップにおける第１の強誘電体膜は、温度３３０℃、圧力２．６６×１０2 Ｐａ（２Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量２００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量２１００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約１０分間これらのソースガスを互いに反応させることによって形成される。 Next, in step S53a, an SBT (SrBi 2 Ta 2 O 9 ) film as a first ferroelectric film having a film thickness of about 20 nm is formed on the lower electrode patterned in step S52 by the CVD method. Form. The first ferroelectric film in this step is ST-1 [Sr (Ta (OEt) 5 () in ECH (ethylcyclohexane) under conditions of a temperature of 330 ° C. and a pressure of 2.66 × 10 2 Pa (2 Torr). OC 2 H 4 OMe)) 2 ] diluted to a concentration of 0.1 mol% at a flow rate of 100 × 10 −3 ml / min, Bi (MMP) 3 is 0.2 mol% in ECH (ethylcyclohexane). A gas diluted with a concentration of 0.1 mol% of PET [Ta (OC 2 H 5 ) 5 ] in ECH (ethylcyclohexane) at a flow rate of 200 × 10 −3 ml / min. With a flow rate of 100 × 10 −3 ml / min, oxygen (O 2 ) gas at a flow rate of 2100 × 10 −3 ml / min, and argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min, This for 10 minutes It is formed by reacting a source gas from each other.

次に、ステップＳ５３ｂにおいて、ＣＶＤ法により、ステップＳ５３ａにて形成された第１の強誘電体膜の上に、約４０ｎｍの膜厚を有する第２の強誘電体膜としてのＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を形成する。本ステップにおける第２の強誘電体膜は、温度３３０℃、圧力２．６６×１０2 Ｐａ（２Ｔｏｒｒ）の条件下、ＥＣＨ（エチルシクロヘキサン）中にＳＴ−１［Ｓｒ（Ｔａ（ＯＥｔ)5（ＯＣ2Ｈ4ＯＭｅ））2 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＢｉ（ＭＭＰ）3 が０．２ｍｏｌ％の濃度で希釈されたガスを流量２００×１０-3ｍｌ／ｍｉｎで、ＥＣＨ（エチルシクロヘキサン）中にＰＥＴ［Ｔａ（ＯＣ2Ｈ5）5 ］が０．１ｍｏｌ％の濃度で希釈されたガスを流量１００×１０-3ｍｌ／ｍｉｎで、酸素（Ｏ2 ）ガスを流量１０００×１０-3ｍｌ／ｍｉｎで、及びアルゴン（Ａｒ）ガスを流量１９００×１０-3ｍｌ／ｍｉｎで流しながら、約２０分間これらのソースガスを反応させることによって形成される。 Next, in step S53b, an SBT (SrBi 2 Ta) as a second ferroelectric film having a thickness of about 40 nm is formed on the first ferroelectric film formed in step S53a by the CVD method. 2 O 9 ) film is formed. The second ferroelectric film in this step is ST-1 [Sr (Ta (OEt) 5 () in ECH (ethylcyclohexane) under conditions of a temperature of 330 ° C. and a pressure of 2.66 × 10 2 Pa (2 Torr). OC 2 H 4 OMe)) 2 ] diluted to a concentration of 0.1 mol% at a flow rate of 100 × 10 −3 ml / min, Bi (MMP) 3 is 0.2 mol% in ECH (ethylcyclohexane). A gas diluted with a concentration of 0.1 mol% of PET [Ta (OC 2 H 5 ) 5 ] in ECH (ethylcyclohexane) at a flow rate of 200 × 10 −3 ml / min. While flowing an oxygen (O 2 ) gas at a flow rate of 1000 × 10 −3 ml / min and an argon (Ar) gas at a flow rate of 1900 × 10 −3 ml / min at a flow rate of 100 × 10 −3 ml / min, about This for 20 minutes It is formed by reacting a source gas.

ここで、前述したように、ステップＳ５３ａにおける第１の強誘電体膜の成長条件では、酸素（Ｏ2 ）ガスのガス流量を２１００×１０-3ｍｌ／ｍｉｎと設定する一方、ステップＳ５３ｂにおける第２の強誘電体膜の成長条件では、酸素（Ｏ2 ）ガスのガス流量を１０００×１０-3ｍｌ／ｍｉｎと設定している。このように、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれる酸素の濃度を、第２の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれる酸素の濃度よりも高く設定している。 Here, as described above, under the growth condition of the first ferroelectric film in step S53a, the gas flow rate of oxygen (O 2 ) gas is set to 2100 × 10 −3 ml / min, while the first ferroelectric film growth condition in step S53b. In the ferroelectric film growth condition of 2 , the gas flow rate of oxygen (O 2 ) gas is set to 1000 × 10 −3 ml / min. As described above, the concentration of oxygen contained in the CVD gas used for forming the first ferroelectric film is changed to the concentration of oxygen contained in the CVD gas used for forming the second ferroelectric film. Set higher than.

次に、ステップＳ５４において、スパッタ法により、ステップＳ５３ｂにて形成された第２の強誘電体膜の上に、白金膜よりなる上部電極を形成する。   Next, in step S54, an upper electrode made of a platinum film is formed on the second ferroelectric film formed in step S53b by sputtering.

次に、ステップＳ５５において、リソグラフィー技術及びエッチング技術を用いて、ステップＳ５４にて形成された上部電極をパターニングする。   Next, in step S55, the upper electrode formed in step S54 is patterned using a lithography technique and an etching technique.

以上に示した製造工程を経ることにより、本実施形態に係る半導体装置を製造することができる。また、この半導体装置における第１の強誘電体膜中のビスマスの濃度と第２の強誘電体膜中のビスマスの濃度とは、ほぼ等しくなっている。なお、本実施形態に係る半導体装置の構造については、例えば前述した図２と同様であるので、ここでは図示を省略している。   The semiconductor device according to the present embodiment can be manufactured through the manufacturing process described above. Further, the bismuth concentration in the first ferroelectric film and the bismuth concentration in the second ferroelectric film in this semiconductor device are substantially equal. Note that the structure of the semiconductor device according to the present embodiment is the same as that of FIG. 2 described above, for example, and is not shown here.

以下に、本発明の第５の実施形態において、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれる酸素の濃度を、第２の強誘電体膜を形成するために用いるＣＶＤ用ガスに含まれる酸素の濃度よりも高く設定している理由について説明する。   Hereinafter, in the fifth embodiment of the present invention, the concentration of oxygen contained in the CVD gas used to form the first ferroelectric film is used to form the second ferroelectric film. The reason why the concentration is set higher than the concentration of oxygen contained in the CVD gas will be described.

ＣＶＤ法では、３００〜４００℃程度の熱により、ＣＶＤ用ガスを互いに反応させながら、強誘電体膜の成膜を行なっているが、成膜の初期段階ではビスマスが下地の白金膜よりなる電極中へ熱拡散してしまう。このため、形成されたＳＢＴ膜における下部の領域においてビスマスの濃度が下がっているものと考えられる。このため、本発明の第１の実施形態では、前述したように、ビスマスが下地の白金よりなる下部電極中に拡散する分だけビスマスの濃度を高くしたＣＶＤ用ガスを用いて第１の強誘電体膜を形成すると共に、該第１の強誘電体膜を形成するために用いるＣＶＤ用ガスにおけるビスマスの濃度よりも低い通常のビスマスの濃度を有するＣＶＤ用ガスを用いて第２の強誘電体膜を形成することにしている。   In the CVD method, a ferroelectric film is formed while reacting CVD gases with each other by heat of about 300 to 400 ° C., but in the initial stage of film formation, an electrode in which bismuth is an underlying platinum film. Thermal diffusion into the inside. For this reason, it is considered that the concentration of bismuth is lowered in the lower region of the formed SBT film. Therefore, in the first embodiment of the present invention, as described above, the first ferroelectric is formed by using the CVD gas in which the concentration of bismuth is increased to the extent that bismuth diffuses into the lower electrode made of underlying platinum. A second ferroelectric substance is formed using a CVD gas having a normal bismuth concentration lower than the bismuth concentration in the CVD gas used to form the body film and forming the first ferroelectric film. A film is to be formed.

ところで、概ね３５０℃の条件下で行なうＣＶＤ法では、ＣＶＤ用ガスの供給変化に応じて形成されるＳＢＴ膜における濃度変化が発生する。その理由は、ＣＶＤ法によるＳＢＴ膜の成膜が、ガス供給律速で進行しているからであると考えられる。一方、立体型キャパシタを形成する場合、凹凸形状を有する下地上に強誘電体膜を形成する必要があるが、ガス供給律速による成膜が行なわれる場合、概ね３５０℃という温度は、強誘電体膜の段差被覆特性が劣化し始める温度である。このため、凹凸形状の下地上に段差被覆性良く強誘電体膜を安定的に量産できる温度範囲が狭いという問題がある。この点、ＣＶＤ法における温度条件として３００〜３５０℃程度の熱によってガスを反応させながら成膜を行なうということも考えられるが、３００〜３５０℃程度という温度範囲ではガス反応律速に支配された成膜となるので、強誘電体膜が所望の組成を有するようにＣＶＤ用ガスの供給を調整しても、その供給の変化に対応していない組成を有するＳＢＴ膜が得られる。   By the way, in the CVD method performed under the condition of approximately 350 ° C., a concentration change occurs in the SBT film formed in accordance with the supply change of the CVD gas. The reason is considered that the formation of the SBT film by the CVD method proceeds at a gas supply rate-determining rate. On the other hand, when forming a three-dimensional capacitor, it is necessary to form a ferroelectric film on a base having a concavo-convex shape. However, when film formation by gas supply rate control is performed, a temperature of approximately 350 ° C. This is the temperature at which the step coverage characteristics of the film begin to deteriorate. For this reason, there is a problem that the temperature range in which the ferroelectric film can be stably mass-produced on the ground surface of the uneven shape with a good step coverage is narrow. In this regard, it is conceivable that film formation is performed while reacting a gas with heat of about 300 to 350 ° C. as a temperature condition in the CVD method. Therefore, even if the supply of the CVD gas is adjusted so that the ferroelectric film has a desired composition, an SBT film having a composition that does not correspond to the change in the supply can be obtained.

このような問題に鑑みた鋭意検討の結果、反応律速下における成膜であっても、所望の組成を有するＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を得る手法を見い出した。すなわち、反応律速下における成膜の場合、ＣＶＤ用ガスにおけるストロンチウム、ビスマス、及びタンタルの濃度とはほぼ無関係に、組成ずれがないＳＢＴ膜（ＳｒＢｉ2Ｔａ2Ｏ9 ）膜を得ることが可能なのであるが、現実には、前述してきたように、ビスマスが下部電極中へ熱拡散するので、反応律速下においても組成ずれが生じてしまう。このため、本実施形態では、第１の強誘電体膜を形成する際に酸素を十分供給して酸素リッチな雰囲気下とすることにより、ビスマスが下部電極中へ熱拡散することを排除することができる。これにより、形成された第１の強誘電体膜におけるビスマスの濃度と第２の強誘電体膜におけるビスマスの濃度とをほぼ等しくすることができる。このようにして、第１の強誘電体膜及び第２の強誘電体膜におけるビスマスの濃度の均一性を膜厚方向において向上させることができる。 As a result of intensive studies in view of such problems, the inventors have found a technique for obtaining an SBT (SrBi 2 Ta 2 O 9 ) film having a desired composition even in the case of film formation under reaction rate control. That is, in the case of film formation under reaction rate control, it is possible to obtain an SBT film (SrBi 2 Ta 2 O 9 ) film having no composition deviation almost independently of the concentrations of strontium, bismuth and tantalum in the CVD gas. However, in reality, as described above, since bismuth is thermally diffused into the lower electrode, a composition shift occurs even under the reaction rate control. For this reason, in the present embodiment, by sufficiently supplying oxygen to form an oxygen-rich atmosphere when forming the first ferroelectric film, it is possible to eliminate thermal diffusion of bismuth into the lower electrode. Can do. As a result, the bismuth concentration in the formed first ferroelectric film and the bismuth concentration in the second ferroelectric film can be made substantially equal. In this way, the uniformity of the bismuth concentration in the first ferroelectric film and the second ferroelectric film can be improved in the film thickness direction.

また、本発明の第５の実施形態に係る半導体装置を構成する立体型キャパシタのＰｎｖ値は、本発明の第１の実施形態に係る半導体装置を構成する立体型キャパシタのＰｎｖ値とほぼ等しい値であった。このため、本発明の第５の実施形態に係る半導体装置の電気的特性は、本発明の第１の実施形態に係る半導体装置の電気的特性と同様に、優れた値を有することが分かる。   Further, the Pnv value of the three-dimensional capacitor constituting the semiconductor device according to the fifth embodiment of the present invention is substantially equal to the Pnv value of the three-dimensional capacitor constituting the semiconductor device according to the first embodiment of the present invention. Met. For this reason, it turns out that the electrical property of the semiconductor device which concerns on the 5th Embodiment of this invention has an excellent value similarly to the electrical property of the semiconductor device which concerns on the 1st Embodiment of this invention.

また、本発明の第５の実施形態においては、第１の強誘電体膜及び第２の強誘電体膜におけるビスマスの濃度が等しくなるように、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスの酸素濃度を調整したが、これに加えて、本発明の第２の実施形態のように、第１の強誘電体膜を形成するために用いるＣＶＤ用ガスにおけるタンタル濃度を低くしてもよい。このようにすると、第１の強誘電体膜及び第２の強誘電体膜に含まれるストロンチウム、ビスマス、及びタンタルの濃度がほぼ等しくなるので、さらに優れた電気的特性を有する半導体装置を実現することができる。   In the fifth embodiment of the present invention, the first ferroelectric film is formed so that the bismuth concentrations in the first ferroelectric film and the second ferroelectric film are equal. Although the oxygen concentration of the CVD gas used was adjusted, in addition to this, the tantalum concentration in the CVD gas used for forming the first ferroelectric film was lowered as in the second embodiment of the present invention. May be. In this case, the concentrations of strontium, bismuth, and tantalum contained in the first ferroelectric film and the second ferroelectric film are almost equal, so that a semiconductor device having further excellent electrical characteristics is realized. be able to.

なお、本発明の第５の実施形態においては、ＣＶＤ法により、ＳＢＴ膜よりなる強誘電体膜を形成する場合について説明したが、ＣＶＤ法によってＮｂを含むＳＢＴＮ膜を形成する場合、又は、ＣＶＤ法によってＢＬＴ膜等のビスマス層状構造を有する強誘電体膜を形成する場合であっても、前述と同様の効果を得ることができる。   In the fifth embodiment of the present invention, the case where the ferroelectric film made of the SBT film is formed by the CVD method has been described. However, when the SBTN film containing Nb is formed by the CVD method, or the CVD is performed. Even when a ferroelectric film having a bismuth layer structure such as a BLT film is formed by the method, the same effect as described above can be obtained.

また、本発明の第５の実施形態においては、熱ＣＶＤ法によって強誘電体膜を形成する場合について説明したが、プラズマＣＶＤ法等の熱を加える他のＣＶＤ法によって強誘電体膜を形成する場合であっても、前述と同様の効果を得ることができる。   In the fifth embodiment of the present invention, the ferroelectric film is formed by the thermal CVD method. However, the ferroelectric film is formed by another CVD method that applies heat, such as a plasma CVD method. Even in this case, the same effect as described above can be obtained.

本発明の半導体装置の製造方法及び半導体装置は、強誘電体キャパシタを構成する強誘電体膜の組成ずれを膜厚方向における防止できるので、特に、ＣＶＤ法によって形成した強誘電体膜を用いた半導体装置及びその製造方法に有用である。   Since the manufacturing method of the semiconductor device and the semiconductor device of the present invention can prevent the composition shift of the ferroelectric film constituting the ferroelectric capacitor in the film thickness direction, the ferroelectric film formed by the CVD method is used in particular. It is useful for a semiconductor device and a manufacturing method thereof.

本発明の第１の実施形態に係る半導体装置の製造方法を示すフローチャート図である。It is a flowchart figure which shows the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on the 1st Embodiment of this invention. ＣＶＤ法を用いて形成された一般的なＳＢＴ膜における膜厚方向のビスマスの分布を示すグラフである。It is a graph which shows distribution of the bismuth of the film thickness direction in the general SBT film | membrane formed using CVD method. 塗布法を用いて形成された一般的なＳＢＴ膜における膜厚方向のビスマスの分布を示すグラフである。It is a graph which shows distribution of the bismuth of the film thickness direction in the general SBT film | membrane formed using the apply | coating method. 本発明の第１の実施形態に係る半導体装置の製造方法を用いて形成された第１及び第２の強誘電体膜における膜厚方向のビスマスの分布を示す図である。It is a figure which shows distribution of the bismuth of the film thickness direction in the 1st and 2nd ferroelectric film formed using the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第２の実施形態に係る半導体装置の製造方法を示すフローチャート図である。It is a flowchart figure which shows the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention. ＣＶＤ法を用いて形成された一般的なＳＢＴ膜における膜厚方向のタンタルの分布を示すグラフである。It is a graph which shows distribution of the tantalum of the film thickness direction in the general SBT film | membrane formed using CVD method. 塗布法を用いて形成された一般的なＳＢＴ膜における膜厚方向のタンタルの分布を示すグラフである。It is a graph which shows distribution of the tantalum of the film thickness direction in the general SBT film | membrane formed using the apply | coating method. 本発明の第２の実施形態に係る半導体装置の製造方法を用いて形成された第１及び第２の強誘電体膜における膜厚方向のタンタルの分布を示す図である。It is a figure which shows distribution of the tantalum of the film thickness direction in the 1st and 2nd ferroelectric film formed using the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施形態に係る半導体装置の製造方法を示すフローチャート図である。It is a flowchart figure which shows the manufacturing method of the semiconductor device which concerns on the 3rd Embodiment of this invention. 第１の強誘電体膜と第２の強誘電体膜との形成を一旦大気に解放して不連続に形成した場合において、第１の強誘電体膜及び第２の強誘電体膜の膜厚方向におけるビスマスの分布を示す図である。In the case where the first ferroelectric film and the second ferroelectric film are formed discontinuously by releasing them to the atmosphere, the first ferroelectric film and the second ferroelectric film are formed. It is a figure which shows distribution of the bismuth in the thickness direction. 本発明の第４の実施形態に係る半導体装置の製造方法を示すフローチャート図である。It is a flowchart figure which shows the manufacturing method of the semiconductor device which concerns on the 4th Embodiment of this invention. 本発明の第５の実施形態に係る半導体装置の製造方法を示すフローチャート図である。It is a flowchart figure which shows the manufacturing method of the semiconductor device which concerns on the 5th Embodiment of this invention. 従来に係る半導体装置の製造方法を示すフローチャート図である。It is a flowchart figure which shows the manufacturing method of the semiconductor device which concerns on the former. 従来に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the conventional semiconductor device.

符号の説明Explanation of symbols

１ 窒化アルミチタン
２ イリジウム
３ 酸化イリジウム
４ シリコン酸化膜
４ａ 凹部
５ 下部電極
６ａ、６ｃ 第１の強誘電体膜
６ｂ、６ｄ 第２の強誘電体膜
７ 上部電極 DESCRIPTION OF SYMBOLS 1 Aluminum titanium nitride 2 Iridium 3 Iridium oxide 4 Silicon oxide film 4a Recessed part 5 Lower electrode 6a, 6c 1st ferroelectric film 6b, 6d 2nd ferroelectric film 7 Upper electrode

Claims (15)

半導体基板上に下部電極を形成する工程と、
第１の原料ガスを用いたＣＶＤ法により、前記下部電極上に第１の強誘電体膜を形成する工程と、
第２の原料ガスを用いたＣＶＤ法により、前記第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、
前記第２の強誘電体膜上に上部電極を形成する工程とを備え、
前記第１の原料ガスに含まれるビスマスの濃度は、前記第２の原料ガスに含まれるビスマスの濃度と異なることを特徴とする半導体装置の製造方法。 Forming a lower electrode on the semiconductor substrate;
A step of forming a first ferroelectric film on the lower electrode by a CVD method using a first source gas;
Forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas;
Forming an upper electrode on the second ferroelectric film,
A method for manufacturing a semiconductor device, wherein the concentration of bismuth contained in the first source gas is different from the concentration of bismuth contained in the second source gas. 前記第１の強誘電体膜と前記第２の強誘電体膜とは、同じ種類の成分によって構成されており、
前記第１の強誘電体膜に含まれるビスマスの濃度は、前記第２の強誘電体膜に含まれるビスマスの濃度と略等しいことを特徴とする請求項１に記載の半導体装置の製造方法。 The first ferroelectric film and the second ferroelectric film are composed of the same kind of components,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the concentration of bismuth contained in the first ferroelectric film is substantially equal to the concentration of bismuth contained in the second ferroelectric film. 半導体基板上に下部電極を形成する工程と、
第１の原料ガスを用いたＣＶＤ法により、前記下部電極上に第１の強誘電体膜を形成する工程と、
第２の原料ガスを用いたＣＶＤ法により、前記第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、
前記第２の強誘電体膜上に上部電極を形成する工程とを備え、
前記第１の原料ガスに含まれる酸素の濃度は、前記第２の原料ガスに含まれる酸素の濃度よりも高いことを特徴とする半導体装置の製造方法。 Forming a lower electrode on the semiconductor substrate;
A step of forming a first ferroelectric film on the lower electrode by a CVD method using a first source gas;
Forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas;
Forming an upper electrode on the second ferroelectric film,
A method for manufacturing a semiconductor device, wherein a concentration of oxygen contained in the first source gas is higher than a concentration of oxygen contained in the second source gas. 前記第１の強誘電体膜と前記第２の強誘電体膜とは、同じ種類の成分によって構成されており、
前記第１の強誘電体膜に含まれるビスマスの濃度は、前記第２の強誘電体膜に含まれるビスマスの濃度と略等しいことを特徴とする請求項３に記載の半導体装置の製造方法。 The first ferroelectric film and the second ferroelectric film are composed of the same kind of components,
4. The method for manufacturing a semiconductor device according to claim 3, wherein the concentration of bismuth contained in the first ferroelectric film is substantially equal to the concentration of bismuth contained in the second ferroelectric film. 半導体基板上に下部電極を形成する工程と、
第１の原料ガスを用いたＣＶＤ法により、前記下部電極上に第１の強誘電体膜を形成する工程と、
第２の原料ガスを用いたＣＶＤ法により、前記第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、
前記第２の強誘電体膜上に上部電極を形成する工程とを備え、
前記第１の原料ガスに含まれるタンタルの濃度は、前記第２の原料ガスに含まれるタンタルの濃度よりも低いことを特徴とする半導体装置の製造方法。 Forming a lower electrode on the semiconductor substrate;
A step of forming a first ferroelectric film on the lower electrode by a CVD method using a first source gas;
Forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas;
Forming an upper electrode on the second ferroelectric film,
A method for manufacturing a semiconductor device, wherein the concentration of tantalum contained in the first source gas is lower than the concentration of tantalum contained in the second source gas. 前記第１の強誘電体膜と前記第２の強誘電体膜とは、同じ種類の成分で構成されており、
前記第１の強誘電体膜に含まれるタンタルの濃度は、前記第２の強誘電体膜に含まれるタンタルの濃度と略等しいことを特徴とする請求項５に記載の半導体装置の製造方法。 The first ferroelectric film and the second ferroelectric film are composed of the same kind of components,
6. The method of manufacturing a semiconductor device according to claim 5, wherein the concentration of tantalum contained in the first ferroelectric film is substantially equal to the concentration of tantalum contained in the second ferroelectric film. 前記第１の強誘電体膜及び前記第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体装置の製造方法。   The first ferroelectric film and the second ferroelectric film are each made of a ferroelectric material having a bismuth layer structure. A method for manufacturing a semiconductor device. 半導体基板上に下部電極を形成する工程と、
第１の原料ガスを用いたＣＶＤ法により、前記下部電極上に第１の強誘電体膜を形成する工程と、
第２の原料ガスを用いたＣＶＤ法により、前記第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、
前記第２の強誘電体膜上に上部電極を形成する工程とを備え、
前記第１の強誘電体膜及び前記第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなり、
前記第１の原料ガスに含まれるビスマスの濃度は、前記第２の原料ガスに含まれるビスマスの濃度と異なり、
前記第１の原料ガスに含まれるタンタルの濃度は、前記第２の原料ガスに含まれるタンタルの濃度よりも低いことを特徴とする半導体装置の製造方法。 Forming a lower electrode on the semiconductor substrate;
A step of forming a first ferroelectric film on the lower electrode by a CVD method using a first source gas;
Forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas;
Forming an upper electrode on the second ferroelectric film,
Each of the first ferroelectric film and the second ferroelectric film is made of a ferroelectric having a bismuth layer structure,
The concentration of bismuth contained in the first source gas is different from the concentration of bismuth contained in the second source gas,
A method for manufacturing a semiconductor device, wherein the concentration of tantalum contained in the first source gas is lower than the concentration of tantalum contained in the second source gas. 半導体基板上に下部電極を形成する工程と、
第１の原料ガスを用いたＣＶＤ法により、前記下部電極上に第１の強誘電体膜を形成する工程と、
第２の原料ガスを用いたＣＶＤ法により、前記第１の強誘電体膜上に第２の強誘電体膜を形成する工程と、
前記第２の強誘電体膜上に上部電極を形成する工程とを備え、
前記第１の強誘電体膜及び前記第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなり、
前記第１の原料ガスに含まれる酸素の濃度は、前記第２の原料ガスに含まれる酸素の濃度よりも高く、
前記第１の原料ガスに含まれるタンタルの濃度は、前記第２の原料ガスに含まれるタンタルの濃度よりも低いことを特徴とする半導体装置の製造方法。 Forming a lower electrode on the semiconductor substrate;
A step of forming a first ferroelectric film on the lower electrode by a CVD method using a first source gas;
Forming a second ferroelectric film on the first ferroelectric film by a CVD method using a second source gas;
Forming an upper electrode on the second ferroelectric film,
Each of the first ferroelectric film and the second ferroelectric film is made of a ferroelectric having a bismuth layer structure,
The concentration of oxygen contained in the first source gas is higher than the concentration of oxygen contained in the second source gas,
A method for manufacturing a semiconductor device, wherein the concentration of tantalum contained in the first source gas is lower than the concentration of tantalum contained in the second source gas. 前記半導体基板上に前記下部電極を形成する工程よりも前に、
前記半導体基板上に凹部を有する絶縁膜を形成する工程をさらに備え、
前記下部電極、前記第１の強誘電体膜、前記第２の強誘電体膜、及び前記上部電極の各々は、前記凹部の内面に沿うように形成されることを特徴とする請求項１〜９のうちのいずれか１項に記載の半導体装置の製造方法。 Before the step of forming the lower electrode on the semiconductor substrate,
Further comprising forming an insulating film having a recess on the semiconductor substrate;
The lower electrode, the first ferroelectric film, the second ferroelectric film, and the upper electrode are each formed along the inner surface of the recess. 10. The method for manufacturing a semiconductor device according to claim 9. 半導体基板上に形成された下部電極と、
前記下部電極上に形成された第１の強誘電体膜と、
前記第１の強誘電体膜上に形成された第２の強誘電体膜と、
前記第２の強誘電体膜上に形成された上部電極とを備え、
前記第１の強誘電体膜に含まれるビスマスの濃度は、前記第２の強誘電体膜に含まれるビスマスの濃度と略等しいことを特徴とする半導体装置。 A lower electrode formed on a semiconductor substrate;
A first ferroelectric film formed on the lower electrode;
A second ferroelectric film formed on the first ferroelectric film;
An upper electrode formed on the second ferroelectric film,
A semiconductor device, wherein a concentration of bismuth contained in the first ferroelectric film is substantially equal to a concentration of bismuth contained in the second ferroelectric film. 半導体基板上に形成された下部電極と、
前記下部電極上に形成された第１の強誘電体膜と、
前記第１の強誘電体膜上に形成された第２の強誘電体膜と、
前記第２の強誘電体膜上に形成された上部電極とを備え、
前記第１の強誘電体膜に含まれるタンタルの濃度は、前記第２の強誘電体膜に含まれるタンタルの濃度と略等しいことを特徴とする半導体装置。 A lower electrode formed on a semiconductor substrate;
A first ferroelectric film formed on the lower electrode;
A second ferroelectric film formed on the first ferroelectric film;
An upper electrode formed on the second ferroelectric film,
A semiconductor device, wherein the concentration of tantalum contained in the first ferroelectric film is substantially equal to the concentration of tantalum contained in the second ferroelectric film. 前記第１の強誘電体膜及び前記第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなることを特徴とする請求項１１又は１２に記載の半導体装置。   13. The semiconductor device according to claim 11, wherein each of the first ferroelectric film and the second ferroelectric film is made of a ferroelectric having a bismuth layer structure. 半導体基板上に形成された下部電極と、
前記下部電極上に形成された第１の強誘電体膜と、
前記第１の強誘電体膜上に形成された第２の強誘電体膜と、
前記第２の強誘電体膜上に形成された上部電極とを備え、
前記第１の強誘電体膜及び前記第２の強誘電体膜の各々は、ビスマス層状構造の強誘電体よりなり、
前記第１の強誘電体膜に含まれるビスマスの濃度は、前記第２の強誘電体膜に含まれるビスマスの濃度と略等しく、
前記第１の強誘電体膜に含まれるタンタルの濃度は、前記第２の強誘電体膜に含まれるタンタルの濃度と略等しいことを特徴とする半導体装置。 A lower electrode formed on a semiconductor substrate;
A first ferroelectric film formed on the lower electrode;
A second ferroelectric film formed on the first ferroelectric film;
An upper electrode formed on the second ferroelectric film,
Each of the first ferroelectric film and the second ferroelectric film is made of a ferroelectric having a bismuth layer structure,
The concentration of bismuth contained in the first ferroelectric film is substantially equal to the concentration of bismuth contained in the second ferroelectric film,
A semiconductor device, wherein the concentration of tantalum contained in the first ferroelectric film is substantially equal to the concentration of tantalum contained in the second ferroelectric film. 前記下部電極、前記第１の強誘電体膜、前記第２の強誘電体膜、及び前記上部電極の各々は、前記半導体基板上に形成された絶縁膜における凹部の内面に沿うように形成されていることを特徴とする請求項１１〜１４のうちのいずれか１項に記載の半導体装置。   Each of the lower electrode, the first ferroelectric film, the second ferroelectric film, and the upper electrode is formed along the inner surface of the recess in the insulating film formed on the semiconductor substrate. The semiconductor device according to claim 11, wherein the semiconductor device is a semiconductor device.
JP2004357192A 2004-01-08 2004-12-09 Method for manufacturing semiconductor device, and semiconductor device Pending JP2005223314A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004357192A JP2005223314A (en) 2004-01-08 2004-12-09 Method for manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004003071 2004-01-08
JP2004357192A JP2005223314A (en) 2004-01-08 2004-12-09 Method for manufacturing semiconductor device, and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007188321A Division JP4528807B2 (en) 2004-01-08 2007-07-19 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2005223314A true JP2005223314A (en) 2005-08-18

Family

ID=34998674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357192A Pending JP2005223314A (en) 2004-01-08 2004-12-09 Method for manufacturing semiconductor device, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2005223314A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62161953A (en) * 1986-01-10 1987-07-17 Matsushita Electric Ind Co Ltd Production of thin multicomponent film
JPH11126877A (en) * 1997-07-18 1999-05-11 Ramtron Internatl Corp Multilayered method for optimizing performance of ferroelectric thin film
JPH11279762A (en) * 1998-01-30 1999-10-12 Fujitsu Ltd Formation of dielectric film
JP2003297828A (en) * 2002-04-01 2003-10-17 Seiko Epson Corp Method and apparatus for forming ferroelectric film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62161953A (en) * 1986-01-10 1987-07-17 Matsushita Electric Ind Co Ltd Production of thin multicomponent film
JPH11126877A (en) * 1997-07-18 1999-05-11 Ramtron Internatl Corp Multilayered method for optimizing performance of ferroelectric thin film
JPH11279762A (en) * 1998-01-30 1999-10-12 Fujitsu Ltd Formation of dielectric film
JP2003297828A (en) * 2002-04-01 2003-10-17 Seiko Epson Corp Method and apparatus for forming ferroelectric film

Similar Documents

Publication Publication Date Title
US6483143B2 (en) Semiconductor device having a capacitor structure including a self-alignment deposition preventing film
US6101085A (en) High dielectric constant thin film structure, method for forming high dielectric constant thin film, and apparatus for forming high dielectric constant thin film
JP4399521B2 (en) Capacitor, capacitor electrode, integrated circuit capacitor, and manufacturing method thereof
KR101084408B1 (en) Semiconductor device and process for producing the semiconductor device
JP5347381B2 (en) Manufacturing method of semiconductor device
US8084358B2 (en) Semiconductor device and manufacturing method thereof
JP3488007B2 (en) Thin film forming method, semiconductor device and manufacturing method thereof
JP4528807B2 (en) Manufacturing method of semiconductor device
JP3466174B2 (en) Semiconductor device and manufacturing method thereof
JP2009129963A (en) Film formation method, film-forming apparatus, and method for manufacturing semiconductor device
KR20060072338A (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
US6773979B2 (en) Method for fabricating semiconductor device
US6797559B2 (en) Method of fabricating semiconductor device having metal conducting layer
US5882410A (en) High dielectric constant thin film structure, method for forming high dielectric constant thin film, and apparatus for forming high dielectric constant thin film
JP2007081410A (en) Ferroelectric film, ferroelectric capacitor forming method, and ferroelectric capacitor
JP2005223314A (en) Method for manufacturing semiconductor device, and semiconductor device
JP2004071904A (en) Capacitive element and manufacturing method
US7166884B2 (en) Method for fabricating semiconductor device and semiconductor device
KR100633330B1 (en) Method for fabricating capacitor in semiconductor device
JP2004006593A (en) Ferroelectric capacitor and method of forming the ferroelectric capacitor
JP2003168684A (en) Method for forming dielectric film of semiconductor element
US6800922B2 (en) Semiconductor device with layer peeling resistance
KR100454256B1 (en) Method for fabricating capacitor having ruthenium bottom-electrode
JP2007184442A (en) Ferroelectric capacitor
JP2009158539A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071108

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071130