JP2005217833A - Ac power supply and image-forming apparatus using the same - Google Patents

Ac power supply and image-forming apparatus using the same Download PDF

Info

Publication number
JP2005217833A
JP2005217833A JP2004022705A JP2004022705A JP2005217833A JP 2005217833 A JP2005217833 A JP 2005217833A JP 2004022705 A JP2004022705 A JP 2004022705A JP 2004022705 A JP2004022705 A JP 2004022705A JP 2005217833 A JP2005217833 A JP 2005217833A
Authority
JP
Japan
Prior art keywords
power supply
period
output
frequency
signal source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004022705A
Other languages
Japanese (ja)
Inventor
Katsumi Okada
克己 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2004022705A priority Critical patent/JP2005217833A/en
Publication of JP2005217833A publication Critical patent/JP2005217833A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)
  • Dry Development In Electrophotography (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To allow the effective value of pseudo sinusoidal waves to be changed for reducing costs in an AC power supply used in the electrification bias generation circuit of an electronic photograph, a development bias generation circuit, and the like. <P>SOLUTION: Signals S1, S2 are created from a continuous rectangular wave pulse from a signal source, where the signals S1, S2 have the active period of 1/4 cycles in a logic circuit, have the non-active period of 1/4 cycle during the active period, and mutually deviate in the active period. The signals S1, S2 are given to the bases of transistors Q1, Q2 mutually connected in series between DC power supply lines each. The potential of a node when the transistors Q1, Q2 are off is determined by resistors R1, R2 mutually connected in series between the DC power supply lines. Therefore, step-wise pseudo sinusoidal waves are outputted from the node in a simple configuration. An effective value of the pseudo sinusoidal waves are changed by changing a balance between resistors R1, R2 and the duty of the rectangular pulse. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、複写機、ファクシミリ、プリンタなどで好適に実施される交流電源およびそれを用いる画像形成装置に関し、特に電子写真方式で、帯電バイアスや現像バイアスなどの高圧交流を発生するための構成に関する。   BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AC power source suitably implemented in a copying machine, a facsimile machine, a printer, and the like and an image forming apparatus using the AC power source. .

前記電子写真方式の画像形成装置では、トナーの活性化などのために、帯電バイアスや現像バイアスとして、直流電圧に交流電圧を重畳した電圧が用いられるようになっている。そのような交流電圧としては、矩形波を用いることが一般的である。その理由は、比較的低コストな構成で発生させることができ、またデューティを変化させて実効値を変化させることが比較的容易なためである。   In the electrophotographic image forming apparatus, a voltage obtained by superimposing an AC voltage on a DC voltage is used as a charging bias and a developing bias for toner activation and the like. As such an AC voltage, it is common to use a rectangular wave. This is because it can be generated with a relatively low cost configuration and it is relatively easy to change the effective value by changing the duty.

しかしながら、矩形波の高圧を、帯電ローラや現像ローラ(マグネットローラ)に印加すると、急峻な電圧変動によって、ローラに近接する感光体との間で放電が起り易くなり、その放電に伴うノイズによって印字中に誤動作が発生したり、感光体が痛むという問題がある。   However, when a high voltage of a rectangular wave is applied to the charging roller or the developing roller (magnet roller), discharge is likely to occur between the photoconductor adjacent to the roller due to steep voltage fluctuations, and printing occurs due to noise accompanying the discharge. There is a problem that malfunction occurs inside or the photoreceptor is damaged.

また、帯電器も、オゾンの発生を抑えるなどのために、スポンジ状の帯電ローラによる接触帯電が行われるようになっており、同様の問題が発生する。   Further, the charger is also subjected to contact charging by a sponge-like charging roller in order to suppress the generation of ozone, and the same problem occurs.

そこで、このような問題を解決するためには、前記矩形波に代えて正弦波を用いることで、交流の周波数は同じであっても、共鳴音等を小さくすることができる。前記正弦波を比較的低コストで得ることができる交流電源としては、ウィーンブリッジや、図6で示すような2相発振回路等のアナログ発振回路、図7で示すようなデジタル/アナログ変換回路、特許文献1で示すように前記矩形波を波形整形するフィルタなどが考えられる。   Therefore, in order to solve such a problem, by using a sine wave instead of the rectangular wave, it is possible to reduce the resonance sound even if the AC frequency is the same. As an AC power source that can obtain the sine wave at a relatively low cost, a Wien bridge, an analog oscillation circuit such as a two-phase oscillation circuit as shown in FIG. 6, a digital / analog conversion circuit as shown in FIG. As shown in Patent Document 1, a filter that shapes the rectangular wave may be considered.

図6は、前記2相発振回路の一構成例を示すブロック図である。この2相発振回路は、大略的に、2つのオペアンプa1,a2が直列に接続され、正帰還をかけることで正弦波信号を作成し、得られた正弦波信号を電力増幅用のアンプa3で電力増幅して高圧トランスtの1次側コイルに与え、2次側コイルから高圧交流を得るようにしたものである。発生された高圧交流は、図示しない直流電源からの直流電圧に重畳されて、前記帯電バイアスや現像バイアスとなる。この2相発振回路では、正弦波信号の発振周波数は、C,Rの値によって決まり、ツェナダイオードによって振幅変動が抑制されている。   FIG. 6 is a block diagram showing a configuration example of the two-phase oscillation circuit. In this two-phase oscillation circuit, two operational amplifiers a1 and a2 are connected in series, and a sine wave signal is created by applying positive feedback. The obtained sine wave signal is amplified by a power amplifying amplifier a3. The power is amplified and applied to the primary side coil of the high voltage transformer t so as to obtain a high voltage alternating current from the secondary side coil. The generated high-voltage alternating current is superimposed on a direct-current voltage from a direct-current power source (not shown) to become the charging bias or the developing bias. In this two-phase oscillation circuit, the oscillation frequency of the sine wave signal is determined by the values of C and R, and the amplitude fluctuation is suppressed by the Zener diode.

また、図7は、前記デジタル/アナログ変換回路による発振回路であり、このデジタル/アナログ変換回路71では、デコーダ72にクロックおよびデータが入力され、クロック周期毎にデータに対応してスイッチ回路73内の複数のスイッチsが順次切換えられ、それによって基準電圧Vrefが抵抗値の異なる抵抗rを介して、階段状の電圧となって前記電力増幅用のアンプa3に与えられ、電力増幅されて高圧トランスtへ出力される。   FIG. 7 shows an oscillation circuit using the digital / analog conversion circuit. In this digital / analog conversion circuit 71, a clock and data are inputted to a decoder 72, and the switch circuit 73 corresponds to the data every clock cycle. Are sequentially switched, so that the reference voltage Vref is supplied to the power amplifying amplifier a3 through a resistor r having different resistance values and is supplied to the power amplification amplifier a3. output to t.

さらにまた、特許文献1には、矩形波のクロック信号を直接フィルタリングして正弦波にするとともに、分周器およびPLLで任意の分周周波数のトリガ信号を作成し、前記正弦波信号をトリガ信号のタイミングでサンプリングした後、フィルタリングすることで、固定周波数のクロックから、正弦波信号とトリガ信号との差分の任意周波数の正弦波信号を作成するようにした正弦波発振回路が示されている。
特許第3217811号公報
Furthermore, Patent Document 1 discloses that a rectangular wave clock signal is directly filtered into a sine wave, a trigger signal having an arbitrary divided frequency is created by a frequency divider and a PLL, and the sine wave signal is used as a trigger signal. A sine wave oscillation circuit is shown in which a sine wave signal having an arbitrary frequency that is the difference between a sine wave signal and a trigger signal is generated from a fixed frequency clock by sampling after sampling at the timing.
Japanese Patent No. 3217881

前記図6で示す従来技術では、アナログ発振回路であるので、発振周波数を安定させるために、回路部品、特にコンデンサに、公差の小さいフィルムコンデンサを使用しなければならず、また発振振幅も変動するので、前記ツェナダイオード等の振幅を一定にする手段も必要となり、コストが嵩むという問題がある。   Since the conventional technology shown in FIG. 6 is an analog oscillation circuit, in order to stabilize the oscillation frequency, a film capacitor having a small tolerance must be used as a circuit component, particularly a capacitor, and the oscillation amplitude also varies. Therefore, a means for making the amplitude constant, such as the Zener diode, is necessary, and there is a problem that the cost increases.

また、前記図7で示す従来技術でも、高速でデジタル/アナログ変換する回路が必要になり、コストが嵩むという問題がある。また、専用の変換素子を用いるのではなく、前記デジタル/アナログ変換回路1のように、カウンタやマルチプレクサを用いて簡易的にデジタル/アナログ変換することも可能であるが、デューティ、すなわち実効値を変化することはできない。   Also in the prior art shown in FIG. 7, a circuit for high-speed digital / analog conversion is required, which increases the cost. Further, instead of using a dedicated conversion element, it is possible to perform digital / analog conversion simply by using a counter or a multiplexer as in the digital / analog conversion circuit 1, but the duty, that is, the effective value is set. It cannot change.

さらにまた、特許文献1の従来技術でも、分周器やPLL等が必要であり、コストが嵩むという問題がある。   Furthermore, the prior art disclosed in Patent Document 1 requires a frequency divider, PLL, and the like, which increases the cost.

本発明の目的は、擬似正弦波の実効値を変化させることができるとともに、低コスト化することができる交流電源およびそれを用いる画像形成装置を提供することである。   An object of the present invention is to provide an AC power source that can change the effective value of a pseudo sine wave and reduce the cost, and an image forming apparatus using the AC power source.

本発明の交流電源は、連続する矩形波パルスを発生する信号源と、前記信号源からの矩形波パルスを間引いた相互にアクティブ期間がずれて、かつ予め定める1周期期間内で、周期の始めまたは終わりと中央とに非アクティブ期間を有する複数の分周信号を作成する論理回路と、直流電源ライン間に相互に直列に接続され、前記分周信号が制御入力端にそれぞれ入力される複数のスイッチング素子と、前記直流電源ライン間に相互に直列に接続されるとともに、それらの接続点が前記スイッチング素子の中間の接続点に接続され、前記複数のスイッチング素子のオフ時における前記中間の接続点の電位を定める2組のインピーダンス素子とを含むことを特徴とする。   The AC power supply according to the present invention includes a signal source that generates continuous rectangular wave pulses and a start of a cycle within a predetermined cycle period in which the active periods are shifted from each other and the rectangular wave pulses from the signal source are thinned out. Alternatively, a logic circuit that creates a plurality of frequency-divided signals having inactive periods at the end and the center, and a plurality of frequency-divided signals that are connected in series between the DC power supply lines and that are input to the control input terminals, respectively. The switching elements and the DC power supply lines are connected in series with each other, and their connection points are connected to intermediate connection points of the switching elements, and the intermediate connection points when the plurality of switching elements are off. And two sets of impedance elements that determine the potential of the current.

上記の構成によれば、前記直流電源ライン間に、たとえば2つのスイッチング素子が接続される場合、ハイ側のスイッチング素子とロー側のスイッチング素子とは、論理回路で作成された相互にアクティブ期間がずれて、かつ予め定める1周期期間内で、周期の始めまたは終わりと中央とに非アクティブ期間を有する分周信号でそれぞれ駆動される。   According to the above configuration, when, for example, two switching elements are connected between the DC power supply lines, the high-side switching element and the low-side switching element have a mutual active period created by the logic circuit. They are driven by frequency-divided signals having inactive periods at the beginning or end of the period and at the center, within a predetermined period period.

したがって、前記接続点の電位は、前記ハイ側のスイッチング素子のオン期間には前記直流電源のハイ側の電位、たとえばVccと略等しくなり、前記ロー側のスイッチング素子のオン期間には前記直流電源のロー側の電位、たとえばGNDと略等しくなり、共にオフしている切換わりの期間には2組のインピーダンス素子で規定された電位、たとえばインピーダンスが相互に等しい場合には前記直流電源の1/2の電位、Vcc/2と等しくなる。   Therefore, the potential of the connection point is substantially equal to the high-side potential of the DC power source, for example, Vcc, during the on-period of the high-side switching element, and the DC power source during the on-period of the low-side switching element. Of the DC power source when the potentials defined by the two sets of impedance elements, for example, the impedances are equal to each other during the switching period in which both of the potentials are low, for example, GND. 2 potential, equal to Vcc / 2.

これによって、前記中間の接続点から、階段状の擬似正弦波を出力することができる。そして、前記インピーダンス素子のインピーダンスのバランスや矩形波パルスのデューティを変化することで、前記擬似正弦波の実効値を変化させることができる。さらにそのような交流電源を、オペアンプのような複雑な構成ではなく、主に論理回路と、トランジスタなどのスイッチング素子との簡単な構成によって実現することができる。   Thereby, a step-like pseudo sine wave can be output from the intermediate connection point. The effective value of the pseudo sine wave can be changed by changing the impedance balance of the impedance element and the duty of the rectangular wave pulse. Further, such an AC power supply can be realized not by a complicated configuration such as an operational amplifier but by a simple configuration mainly of a logic circuit and a switching element such as a transistor.

また、本発明の交流電源では、前記スイッチング素子は2組であり、それらの制御入力端にそれぞれ入力される前記分周信号は、1/4周期間のアクティブ期間を有し、相互間に1/4周期間の非アクティブ期間を有し、前記2組のインピーダンス素子のインピーダンスは、相互に等しいことを特徴とする。   In the AC power supply according to the present invention, the switching elements are in two sets, and the frequency-divided signals input to the control input terminals have an active period of ¼ period and 1 between them. / 4 period of inactive period, and the impedance of the two sets of impedance elements is equal to each other.

上記の構成によれば、たとえば直流電源のハイ側の電位をVccとし、ロー側の電位をGNDとするとき、前記接続点には、略Vcc→Vcc/2→略GND→Vcc/2→略Vcc→Vcc/2→‥の電位が、1/4周期毎に順に発生する。   According to the above configuration, for example, when the high-side potential of the DC power supply is Vcc and the low-side potential is GND, the connection point includes approximately Vcc → Vcc / 2 → approximately GND → Vcc / 2 → approximately The potential of Vcc → Vcc / 2 →... Is sequentially generated every quarter cycle.

したがって、最も正弦波に近い擬似正弦波を発生することができる。   Therefore, a pseudo sine wave closest to the sine wave can be generated.

さらにまた、本発明の交流電源では、前記スイッチング素子は2組であり、それらの制御入力端にそれぞれ入力される前記分周信号は、1/4周期間のアクティブ期間を有し、相互間に1/4周期間の非アクティブ期間を有し、前記2組のインピーダンス素子の少なくとも一方のインピーダンスは、可変であることを特徴とする。   Furthermore, in the AC power supply of the present invention, the switching elements are in two sets, and the frequency-divided signals respectively input to the control input terminals have an active period of ¼ period, It has an inactive period of ¼ period, and the impedance of at least one of the two sets of impedance elements is variable.

上記の構成によれば、たとえば直流電源のハイ側の電位をVccとし、ロー側の電位をGNDとするとき、前記接続点には、略Vcc→中間電位→略GND→中間電位→略Vcc→中間電位→‥の電位が、1/4周期毎に順に発生する。前記中間電位は、2組のインピーダンス素子のインピーダンスが相互に等しい場合にはVcc/2となり、少なくとも一方の可変によって、ロー側のインピーダンスが大きくなれば前記Vcc/2よりも高くなり、ハイ側のインピーダンスが大きくなれば前記Vcc/2よりも低くなる。   According to the above configuration, for example, when the high-side potential of the DC power supply is Vcc and the low-side potential is GND, the connection point includes approximately Vcc → intermediate potential → approximately GND → intermediate potential → approximately Vcc → An intermediate potential is sequentially generated every quarter cycle. The intermediate potential is Vcc / 2 when the impedances of the two sets of impedance elements are equal to each other, and becomes higher than Vcc / 2 when the low-side impedance increases due to at least one of the variable elements. If the impedance increases, it becomes lower than Vcc / 2.

したがって、前記擬似正弦波の実効値を任意に変化することができる。   Therefore, the effective value of the pseudo sine wave can be arbitrarily changed.

また、本発明の交流電源では、前記論理回路は、前記信号源からの矩形波パルスを1/2分周する分周器と、前記分周器からの信号と、前記信号源からの矩形波パルスとの論理積を得て、出力を一方のスイッチング素子の制御入力端に与える第1のANDゲートと、前記分周器からの反転出力と、前記信号源からの矩形波パルスとの論理積を得て、出力を他方のスイッチング素子の制御入力端に与える第2のANDゲートとを備えて構成されることを特徴とする。   In the AC power supply of the present invention, the logic circuit includes a frequency divider that divides the rectangular wave pulse from the signal source by 1/2, a signal from the frequency divider, and a rectangular wave from the signal source. A logical product of a first AND gate that obtains a logical product with a pulse and provides an output to a control input terminal of one switching element, an inverted output from the frequency divider, and a rectangular wave pulse from the signal source And a second AND gate for providing an output to the control input terminal of the other switching element.

上記の構成によれば、それぞれ1/4周期間のアクティブ期間を有し、相互間に1/4周期間の非アクティブ期間を有する2つの分周信号を作成することができる論理回路を、簡易な構成で、具体的に実現することができる。   According to the above configuration, a logic circuit that can generate two frequency-divided signals each having an active period of ¼ period and an inactive period of ¼ period between each other is simplified. This can be specifically realized with a simple configuration.

さらにまた、本発明の交流電源は、前記接続点からの出力が与えられ、CRの並列回路によって負帰還が行われるオペアンプと、前記オペアンプからの出力が1次側コイルに与えられ、2次側コイルに高電圧を誘起する高圧トランスとを備え、画像形成装置における帯電バイアスおよび/または現像バイアスを発生することを特徴とする。   Furthermore, the AC power supply according to the present invention has an operational amplifier to which an output from the connection point is given and negative feedback is performed by a parallel circuit of CR, and an output from the operational amplifier is given to a primary side coil. A high-voltage transformer that induces a high voltage in the coil is provided to generate a charging bias and / or a developing bias in the image forming apparatus.

上記の構成によれば、画像形成装置における感光体の帯電バイアスおよび/または現像バイアスとなる高圧交流を発生する交流電源において、前記の構成を用い、さらに前記接続点からの出力が与えられ、CRの並列回路によって負帰還が行われるオペアンプを設けることで、前記階段状の擬似正弦波を、より正弦波に近く波形整形するとともに電力増幅し、そのオペアンプからの出力が1次側コイルに与えられる高圧トランスを設けることで、2次側コイルに前記帯電バイアスおよび/または現像バイアスのための高電圧を発生させる。こうして、前記のように簡単な構成の交流電源によって、画像形成装置における帯電バイアスおよび/または現像バイアスとなる高圧交流を発生する交流電源を実現することができる。   According to the above configuration, in the AC power source that generates a high-voltage AC that becomes a charging bias and / or a developing bias of the photosensitive member in the image forming apparatus, the above configuration is used, and an output from the connection point is further provided. By providing an operational amplifier in which negative feedback is performed by a parallel circuit, the stepped pseudo sine wave is shaped to be closer to a sine wave and power is amplified, and the output from the operational amplifier is given to the primary coil. By providing a high voltage transformer, a high voltage for the charging bias and / or developing bias is generated in the secondary coil. Thus, an AC power source that generates a high-voltage AC that becomes a charging bias and / or a developing bias in the image forming apparatus can be realized by the AC power source having a simple configuration as described above.

また、本発明の画像形成装置は、前記の交流電源を、前記帯電バイアスおよび/または現像バイアスを発生するための電源として用いることを特徴とする。   In the image forming apparatus of the present invention, the AC power source is used as a power source for generating the charging bias and / or the developing bias.

上記の構成によれば、帯電バイアスおよび/または現像バイアスとなる高圧交流を簡単な構成で発生する画像形成装置を実現することができる。   According to the above configuration, it is possible to realize an image forming apparatus that generates a high-voltage AC that becomes a charging bias and / or a developing bias with a simple configuration.

本発明の交流電源は、以上のように、信号源からの連続する矩形波パルスから、論理回路で相互にアクティブ期間がずれて、かつ予め定める1周期期間内で、周期の始めまたは終わりと中央とに非アクティブ期間を有する複数の分周信号を作成し、その分周信号を、直流電源ライン間に相互に直列に接続される複数のスイッチング素子の制御入力端にそれぞれ入力し、中間の接続点から出力を導出するようにし、かつ前記中間の接続点を2組のインピーダンス素子によって直流電源ラインに接続することで、前記複数のスイッチング素子のオフ時における前記中間の接続点の電位を定める。   As described above, the AC power supply according to the present invention has the active period deviated from each other by the logic circuit from the continuous rectangular wave pulse from the signal source, and the start or end of the cycle and the center within one predetermined cycle period. A plurality of divided signals having inactive periods are created, and the divided signals are respectively input to the control input terminals of a plurality of switching elements connected in series between the DC power supply lines, and connected in the middle. An output is derived from a point, and the intermediate connection point is connected to a DC power supply line by two sets of impedance elements, thereby determining the potential of the intermediate connection point when the plurality of switching elements are off.

それゆえ、前記接続点の電位は、ハイ側のスイッチング素子のオン期間には前記直流電源のハイ側の電位、たとえばVccと略等しくなり、前記ロー側のスイッチング素子のオン期間には前記直流電源のロー側の電位、たとえばGNDと略等しくなり、共にオフしている切換わりの期間には2組のインピーダンス素子で規定された電位、たとえばインピーダンスが相互に等しい場合には前記直流電源の1/2の電位、Vcc/2と等しくなり、前記中間の接続点から、階段状の擬似正弦波を出力することができる。そして、前記インピーダンス素子のインピーダンスのバランスや矩形波パルスのデューティを変化することで、前記擬似正弦波の実効値を変化させることができる。さらにそのような交流電源を、オペアンプのような複雑な構成ではなく、主に論理回路と、トランジスタなどのスイッチング素子との簡単な構成によって実現することができる。   Therefore, the potential at the connection point is substantially equal to the high-side potential of the DC power source, for example, Vcc, during the ON period of the high-side switching element, and the DC power source during the ON period of the low-side switching element. Of the DC power source when the potentials defined by the two sets of impedance elements, for example, the impedances are equal to each other during the switching period in which both of the potentials are low, for example, GND. A potential of 2 is equal to Vcc / 2, and a stepped pseudo sine wave can be output from the intermediate connection point. The effective value of the pseudo sine wave can be changed by changing the impedance balance of the impedance element and the duty of the rectangular wave pulse. Further, such an AC power supply can be realized not by a complicated configuration such as an operational amplifier but by a simple configuration mainly of a logic circuit and a switching element such as a transistor.

[実施の形態1]
図1は、本発明の実施の一形態の交流電源の電気的構成を示すブロック図である。この交流電源は、大略的に、連続する矩形波パルスであるクロック信号CLKを発生する信号源1と、前記信号源1からのクロック信号CLKのパルスを間引いた相互にアクティブ期間がずれて、かつ予め定める1周期期間内で、周期の始めまたは終わりと中央とに非アクティブ期間を有する2つの分周信号S1,S2を作成する論理回路2と、電源電圧Vccの直流電源ライン間に相互に直列に接続され、前記分周信号S1,S2がベースにそれぞれ入力される2つのトランジスタQ1,Q2と、前記直流電源ライン間に相互に直列に接続されるとともに、それらの接続点が前記トランジスタQ1,Q2の接続点P1に接続され、前記2つのトランジスタQ1,Q2のオフ時における前記接続点P1の電位を定める抵抗R1,R2と、後述するように前記接続点P1に現れる階段状の擬似正弦波信号を電力増幅するとともに波形整形するアンプA1と、アンプA1からの正弦波信号を昇圧する高圧トランスTとを備えて構成される。
[Embodiment 1]
FIG. 1 is a block diagram showing an electrical configuration of an AC power supply according to an embodiment of the present invention. This AC power supply generally has a signal source 1 that generates a clock signal CLK, which is a continuous rectangular wave pulse, and an active period that is shifted from the pulse of the clock signal CLK from the signal source 1, and Within one predetermined period, a logic circuit 2 for generating two frequency-divided signals S1 and S2 having inactive periods at the beginning or end and the center of the period and a DC power supply line of the power supply voltage Vcc are connected in series with each other. Are connected to each other in series between the DC power supply lines and the connection point between the transistors Q1, Q2 and the transistors Q1, Q2, respectively. Resistors R1 and R2 that are connected to a connection point P1 of Q2 and determine the potential of the connection point P1 when the two transistors Q1 and Q2 are turned off; An amplifier A1 to the waveform shaping as well as the connection point power amplifying stepped pseudo sine wave signal appearing at the P1 to so that, constituted by a high-voltage transformer T to boost the sinusoidal signal from the amplifier A1.

前記論理回路2は、DフリップフロップFと、2つのANDゲートG1,G2とを備えて構成される。前記信号源1からのクロック信号CLKは前記DフリップフロップFのエッジトリガのクロック入力端に与えられるとともに、2つのANDゲートG1,G2の一方の入力端に与えられる。ANDゲートG1の他方の入力端にはDフリップフロップFの正転出力端Qからの出力S3が与えられ、ANDゲートG2の他方の入力端にはDフリップフロップFの反転出力端/Q(/は、反転であることを表す)からの出力S4が与えられる。また、前記DフリップフロップFの反転出力S4は、該DフリップフロップFのデータ入力端Dに帰還されている。   The logic circuit 2 includes a D flip-flop F and two AND gates G1 and G2. The clock signal CLK from the signal source 1 is supplied to the clock input terminal of the edge trigger of the D flip-flop F and to one input terminal of the two AND gates G1 and G2. An output S3 from the normal output terminal Q of the D flip-flop F is given to the other input terminal of the AND gate G1, and an inverted output terminal / Q (/ of the D flip-flop F is supplied to the other input terminal of the AND gate G2. Represents the output S4). The inverted output S4 of the D flip-flop F is fed back to the data input terminal D of the D flip-flop F.

したがって、図2で示すように、前記信号源1からのクロック信号CLKから、DフリップフロップFは、1/2分周された出力S3を作成して正転出力端Qから出力し、1/2分周、かつ反転された出力S4を作成して反転出力端/Qから出力する。これによって、ANDゲートG1,G2は、図2で示すように、それぞれ1/4周期間のアクティブ期間を有し、相互間に1/4周期間の非アクティブ期間を有する2つの分周信号S1,S2を作成する。   Therefore, as shown in FIG. 2, from the clock signal CLK from the signal source 1, the D flip-flop F creates an output S3 divided by 1/2 and outputs it from the normal output terminal Q. An output S4 that is divided by two and inverted is generated and output from the inverted output terminal / Q. Accordingly, as shown in FIG. 2, the AND gates G1 and G2 each have two divided signals S1 having an active period of ¼ period and having an inactive period of ¼ period between each other. , S2 is created.

一方、前記直流電源ライン間に相互に直列に接続される2つのトランジスタQ1,Q2において、ハイ側のトランジスタQ1はPNP型であり、ロー側のトランジスタQ2はNPN型である。このため、トランジスタQ1に関連して前記分周信号S1の極性を反転するNPN型のトランジスタQ3およびバイアス抵抗R11,R12が設けられる。前記分周信号S1は、抵抗R21を介してトランジスタQ3のベースに与えられ、該トランジスタQ3のエミッタはGNDに接続され、コレクタは抵抗R12を介して前記トランジスタQ1のベースに接続され、またこのトランジスタQ1のベースは抵抗R11によって前記電源電圧Vccにプルアップされる。これに対して、前記分周信号S2は、抵抗R22,R23を介してトランジスタQ2のベースに与えられる。   On the other hand, in the two transistors Q1 and Q2 connected in series between the DC power supply lines, the high-side transistor Q1 is a PNP type, and the low-side transistor Q2 is an NPN type. For this reason, an NPN transistor Q3 and bias resistors R11 and R12 for inverting the polarity of the divided signal S1 are provided in association with the transistor Q1. The frequency-divided signal S1 is applied to the base of the transistor Q3 via a resistor R21, the emitter of the transistor Q3 is connected to GND, the collector is connected to the base of the transistor Q1 via a resistor R12, and the transistor The base of Q1 is pulled up to the power supply voltage Vcc by a resistor R11. On the other hand, the frequency-divided signal S2 is given to the base of the transistor Q2 via the resistors R22 and R23.

前記トランジスタQ1のエミッタは前記電源電圧Vccのハイ側の電源ラインに接続され、前記トランジスタQ2のエミッタはロー側の電源ラインであるGNDに接続され、それらのトランジスタQ1,Q2のコレクタ−エミッタ間には前記抵抗R1,R2がそれぞれ接続され、コレクタ同士の前記接続点P1が出力端となる。したがって、前記接続点P1からの出力S5は、図2で示すように、略Vcc→中間電位→略GND→中間電位→略Vcc→中間電位→‥の電位が、1/4周期毎に順に発生する階段状の波形となる。前記中間電位は、2つの抵抗R1,R2の抵抗値が相互に等しい場合にはVcc/2となり、少なくとも一方の可変によって、ロー側の抵抗R2の抵抗値が大きくなれば前記Vcc/2よりも高くなり、ハイ側の抵抗R1の抵抗値が大きくなれば前記Vcc/2よりも低くなる。   The emitter of the transistor Q1 is connected to the high-side power supply line of the power supply voltage Vcc, the emitter of the transistor Q2 is connected to GND which is the low-side power supply line, and between the collector-emitter of these transistors Q1 and Q2. Are connected to the resistors R1 and R2, respectively, and the connection point P1 between the collectors serves as an output terminal. Accordingly, as shown in FIG. 2, the output S5 from the connection point P1 is generated in order of approximately Vcc → intermediate potential → approximately GND → intermediate potential → approximately Vcc → intermediate potential →. It becomes a stepped waveform. The intermediate potential is Vcc / 2 when the resistance values of the two resistors R1 and R2 are equal to each other. When the resistance value of the low-side resistor R2 is increased by at least one of the resistances, the intermediate potential is higher than Vcc / 2. As the resistance value of the high-side resistor R1 increases, the value becomes lower than Vcc / 2.

前記接続点P1からの出力S5は、直流カット用の結合コンデンサC1および抵抗R3を介して、前記アンプA1の反転入力端に与えられる。このアンプA1は、前記電源電圧Vccで駆動され、非反転入力端には、前記電源電圧Vccが、その直流電源ライン間に相互に直列に接続される抵抗R6,R5によって分圧されて与えられ、動作点が設定される。前記アンプA1の出力は、コンデンサC2および抵抗R4の並列回路を介して負帰還される。したがって、前記アンプA1からは、前記接続点P1からの階段状の出力S5が、図2で示すように波形整形され、電力増幅された出力S6が出力される。   The output S5 from the connection point P1 is given to the inverting input terminal of the amplifier A1 through a DC cut coupling capacitor C1 and a resistor R3. The amplifier A1 is driven by the power supply voltage Vcc, and the power supply voltage Vcc is divided and applied to non-inverting input terminals by resistors R6 and R5 connected in series between the DC power supply lines. , The operating point is set. The output of the amplifier A1 is negatively fed back through a parallel circuit of a capacitor C2 and a resistor R4. Therefore, the stepped output S5 from the connection point P1 is waveform-shaped as shown in FIG. 2 and the power amplified output S6 is output from the amplifier A1.

前記アンプA1からの出力S6は、直流カット用の結合コンデンサC3を介して、前記高圧トランスTの1次巻線に入力され、2次巻線からは、巻数比倍に昇圧された高圧交流を得ることができる。発生された高圧交流は、図示しない直流電源からの直流電圧に重畳されて、前記帯電バイアスや現像バイアスとなる。   The output S6 from the amplifier A1 is input to the primary winding of the high-voltage transformer T via a DC-cut coupling capacitor C3, and the secondary winding receives a high-voltage AC boosted by a turns ratio. Can be obtained. The generated high-voltage alternating current is superimposed on a direct-current voltage from a direct-current power source (not shown) to become the charging bias or the developing bias.

したがって、前記帯電バイアスや現像バイアスは、直流バイアス電圧を中心に、プラス方向とマイナス方向とに振れることになり、波高値、面積比率、周波数等が画質に大きく影響することになる。そこで、それらの調整を行う必要がある。先ず、抵抗R3,R4の抵抗比によってアンプA1の増幅率を調整することで、前記波高値を調整することができる。たとえば抵抗R3を低く、抵抗R4を高くすることによって、前記波高値は高くなる。   Therefore, the charging bias and the developing bias swing in the positive direction and the negative direction around the DC bias voltage, and the peak value, area ratio, frequency, and the like greatly affect the image quality. Therefore, it is necessary to adjust them. First, the peak value can be adjusted by adjusting the amplification factor of the amplifier A1 according to the resistance ratio of the resistors R3 and R4. For example, the peak value is increased by decreasing the resistance R3 and increasing the resistance R4.

次に、矩形波でのデューティ比に対応する振幅のプラス方向とマイナス方向との比率は、前述のように抵抗R1,R2の抵抗比によって調整することができる。これらの抵抗R1,R2が相互に等しい抵抗値であれば、接続点P1からの出力S5およびアンプA1で波形整形され、電力増幅された出力S6は、前記図2で示すようになる。すなわち、最も正弦波に近い擬似正弦波を発生することができる。   Next, as described above, the ratio between the positive direction and the negative direction of the amplitude corresponding to the duty ratio of the rectangular wave can be adjusted by the resistance ratio of the resistors R1 and R2. If these resistors R1 and R2 have the same resistance value, the output S5 from the connection point P1 and the output S6 that has been waveform-shaped and amplified by the amplifier A1 are as shown in FIG. That is, a pseudo sine wave closest to the sine wave can be generated.

これに対して、抵抗R1に比べて抵抗R2の抵抗値が高くなれば、トランジスタQ1,Q2のオフ時における接続点P1の電圧が高くなり、前記各出力S5,S6は、図3(a)で示すようになる。一方、抵抗R2に比べて抵抗R1の抵抗値が高くなれば、トランジスタQ1,Q2のオフ時における接続点P1の電圧が低くなり、前記各出力S5,S6は、図3(b)で示すようになる。このようにして、所望とする波高値や面積比率に設定することができる。   On the other hand, if the resistance value of the resistor R2 is higher than that of the resistor R1, the voltage at the connection point P1 when the transistors Q1 and Q2 are turned off increases, and the outputs S5 and S6 are shown in FIG. As shown in On the other hand, if the resistance value of the resistor R1 is higher than that of the resistor R2, the voltage at the connection point P1 when the transistors Q1 and Q2 are off becomes lower, and the outputs S5 and S6 are as shown in FIG. become. In this way, a desired peak value or area ratio can be set.

このようにして、簡易な構成の論理回路2およびトランジスタQ1〜Q3等を用いて、擬似正弦波を発生させ、直流電源電圧がVccのみの単電源であるにも拘わらず、その実効値を変化させることができる交流電源を実現することができる。また、前記のように簡単な構成の交流電源によって、画像形成装置における帯電バイアスおよび/または現像バイアスとなる高圧交流を発生する交流電源を実現することができる。   In this way, a pseudo sine wave is generated using the logic circuit 2 and the transistors Q1 to Q3 having a simple configuration, and the effective value is changed even though the DC power supply voltage is a single power supply with only Vcc. An AC power supply that can be made to be realized can be realized. In addition, an AC power source that generates a high-voltage AC that becomes a charging bias and / or a developing bias in the image forming apparatus can be realized by an AC power source having a simple configuration as described above.

[実施の形態2]
図4は、本発明の実施の他の形態の現像バイアス発生回路の電気的構成を示すブロック図である。この現像バイアス発生回路は、前述の図1で示す交流電源に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この現像バイアス発生回路では、前記抵抗R2に代えて、トランジスタQ4および抵抗R2aの直列回路が用いられ、外部からのコントロール信号CTLによって前記抵抗R1との抵抗比を変化させ、交流波形の波高値や面積比率を可変に構成したことである。これによって、たとえば前記現像バイアスの場合、印字濃度を変化することができる。
[Embodiment 2]
FIG. 4 is a block diagram showing an electrical configuration of a developing bias generation circuit according to another embodiment of the present invention. The developing bias generation circuit is similar to the AC power source shown in FIG. 1 described above, and corresponding portions are denoted by the same reference numerals and description thereof is omitted. It should be noted that in this development bias generation circuit, a series circuit of a transistor Q4 and a resistor R2a is used instead of the resistor R2, and the AC / AC ratio is changed by an external control signal CTL to change the resistance ratio. This means that the peak value and area ratio of the waveform are variable. Thereby, for example, in the case of the developing bias, the print density can be changed.

具体的には、前記アンプA1の出力S6は、結合コンデンサC4を介して取出され、ダイオードD1,D2によって整流され、コンデンサC5によって平滑される。コンデンサC5には並列に放電用の抵抗R7が設けられており、そのコンデンサC5の充電電圧が抵抗R8によって取出され、オペアンプOPの反転入力端に与えられる。このオペアンプOPの非反転入力端には、抵抗R31を介して前記コントロール信号CTLが与えられる。このオペアンプOPの出力は、抵抗R32,R33を介して前記トランジスタQ4のベースに与えられるとともに、抵抗R34およびコンデンサC31の直列回路によって反転入力端に負帰還される。   Specifically, the output S6 of the amplifier A1 is taken out via the coupling capacitor C4, rectified by the diodes D1 and D2, and smoothed by the capacitor C5. The capacitor C5 is provided with a discharging resistor R7 in parallel. The charging voltage of the capacitor C5 is taken out by the resistor R8 and applied to the inverting input terminal of the operational amplifier OP. The control signal CTL is supplied to the non-inverting input terminal of the operational amplifier OP via a resistor R31. The output of the operational amplifier OP is given to the base of the transistor Q4 through the resistors R32 and R33, and negatively fed back to the inverting input terminal by the series circuit of the resistor R34 and the capacitor C31.

高圧トランスTの2次側では、一方の端子はコンデンサC41および抵抗R41の並列回路を介してGNDに接続されており、他方の端子は該他方の端子側をカソードとするダイオードD41からコンデンサC42および抵抗R42の並列回路を介してGNDに接続されている。そして、この他方の端子の電圧が抵抗R43を介して取出され、前記現像バイアスとして使用されるバイアス電圧VBとなる。   On the secondary side of the high-voltage transformer T, one terminal is connected to GND through a parallel circuit of a capacitor C41 and a resistor R41, and the other terminal is connected from a diode D41 having the other terminal side as a cathode to a capacitor C42 and The resistor R42 is connected to GND through a parallel circuit. The voltage at the other terminal is taken out via the resistor R43, and becomes the bias voltage VB used as the developing bias.

したがって、図5で示すように、前記コントロール信号CTLが高くなる程、オペアンプOPの基準入力が高くなり、トランジスタQ4のベース電圧が高くなって、トランジスタQ1,Q2のオフ時における接続点P1の電圧が低くなる。これによって、ダイオードD41を流れる電流I41のデューティが小さくなり、I41×R41で生じる電圧をコンデンサC41で平滑化した該コンデンサC41の充電電圧VC41も低下してゆく。このコンデンサC41の充電電圧VC41が、高圧トランスTの2次側に誘起される交流電圧に重畳される直流電圧となる。   Therefore, as shown in FIG. 5, the higher the control signal CTL, the higher the reference input of the operational amplifier OP, the higher the base voltage of the transistor Q4, and the voltage at the connection point P1 when the transistors Q1 and Q2 are off. Becomes lower. As a result, the duty of the current I41 flowing through the diode D41 decreases, and the charging voltage VC41 of the capacitor C41 obtained by smoothing the voltage generated by I41 × R41 by the capacitor C41 also decreases. The charging voltage VC41 of the capacitor C41 becomes a DC voltage superimposed on the AC voltage induced on the secondary side of the high voltage transformer T.

これによって、前記交流電圧でトナーを活性化しつつ、コントロール信号CTLで直流電圧を変化することで、前記印字濃度を調整することができる。   Accordingly, the print density can be adjusted by activating the toner with the AC voltage and changing the DC voltage with the control signal CTL.

本発明の実施の一形態の交流電源の電気的構成を示すブロック図である。It is a block diagram which shows the electric constitution of the alternating current power supply of one Embodiment of this invention. 図1で示す交流電源の動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of the alternating current power supply shown in FIG. 図1で示す交流電源の他の動作を説明するための波形図である。It is a wave form diagram for demonstrating other operation | movement of the alternating current power supply shown in FIG. 本発明の実施の他の形態の現像バイアス発生回路の電気的構成を示すブロック図である。It is a block diagram which shows the electric constitution of the developing bias generation circuit of the other embodiment of this invention. 図1で示す現像バイアス発生回路の動作を説明するための波形図である。FIG. 2 is a waveform diagram for explaining the operation of the development bias generation circuit shown in FIG. 1. 2相発振回路の一構成例を示すブロック図である。It is a block diagram which shows one structural example of a two-phase oscillation circuit. デジタル/アナログ変換回路による発振回路の一構成例を示すブロック図である。It is a block diagram which shows one structural example of the oscillation circuit by a digital / analog converting circuit.

符号の説明Explanation of symbols

1 信号源
2 論理回路
A1 アンプ
C1,C3,C4 結合コンデンサ
C2,C5 コンデンサ
C31,C41 コンデンサ
D1,D2 ダイオード
F Dフリップフロップ
G1,G2 ANDゲート
Q1,Q2 トランジスタ(スイッチング素子)
Q3 トランジスタ
Q4 トランジスタ(インピーダンス素子)
R1,R2,R2a 抵抗(インピーダンス素子)
R3〜R8 抵抗
R11,R12 バイアス抵抗
R22,R23 抵抗
R31〜R34,R41〜R43 抵抗
T 高圧トランス
DESCRIPTION OF SYMBOLS 1 Signal source 2 Logic circuit A1 Amplifier C1, C3, C4 Coupling capacitor C2, C5 Capacitor C31, C41 Capacitor D1, D2 Diode FD flip-flop G1, G2 AND gate Q1, Q2 Transistor (switching element)
Q3 Transistor Q4 Transistor (impedance element)
R1, R2, R2a Resistance (impedance element)
R3 to R8 Resistors R11 and R12 Bias resistors R22 and R23 Resistors R31 to R34, R41 to R43 Resistors T High voltage transformer

Claims (6)

連続する矩形波パルスを発生する信号源と、
前記信号源からの矩形波パルスを間引いた相互にアクティブ期間がずれて、かつ予め定める1周期期間内で、周期の始めまたは終わりと中央とに非アクティブ期間を有する複数の分周信号を作成する論理回路と、
直流電源ライン間に相互に直列に接続され、前記分周信号が制御入力端にそれぞれ入力される複数のスイッチング素子と、
前記直流電源ライン間に相互に直列に接続されるとともに、それらの接続点が前記スイッチング素子の中間の接続点に接続され、前記複数のスイッチング素子のオフ時における前記中間の接続点の電位を定める2組のインピーダンス素子とを含むことを特徴とする交流電源。
A signal source for generating a continuous square wave pulse;
A plurality of frequency-divided signals having inactive periods at the beginning or end of the period and at the center are generated within one cycle period determined by deciphering rectangular wave pulses from the signal source. Logic circuit;
A plurality of switching elements connected in series with each other between the DC power supply lines, and the divided signals are respectively input to the control input terminals;
The DC power supply lines are connected in series with each other, and their connection points are connected to intermediate connection points of the switching elements, and determine the potential of the intermediate connection points when the plurality of switching elements are off. An AC power supply comprising two sets of impedance elements.
前記スイッチング素子は2組であり、それらの制御入力端にそれぞれ入力される前記分周信号は、1/4周期間のアクティブ期間を有し、相互間に1/4周期間の非アクティブ期間を有し、
前記2組のインピーダンス素子のインピーダンスは、相互に等しいことを特徴とする請求項1記載の交流電源。
There are two sets of the switching elements, and the frequency-divided signals respectively input to the control input terminals have an active period of ¼ period and an inactive period of ¼ period between them. Have
The AC power supply according to claim 1, wherein impedances of the two sets of impedance elements are equal to each other.
前記スイッチング素子は2組であり、それらの制御入力端にそれぞれ入力される前記分周信号は、1/4周期間のアクティブ期間を有し、相互間に1/4周期間の非アクティブ期間を有し、
前記2組のインピーダンス素子の少なくとも一方のインピーダンスは、可変であることを特徴とする請求項1記載の交流電源。
There are two sets of the switching elements, and the frequency-divided signals respectively input to the control input terminals have an active period of ¼ period and an inactive period of ¼ period between them. Have
The AC power supply according to claim 1, wherein the impedance of at least one of the two sets of impedance elements is variable.
前記論理回路は、
前記信号源からの矩形波パルスを1/2分周する分周器と、
前記分周器からの信号と、前記信号源からの矩形波パルスとの論理積を得て、出力を一方のスイッチング素子の制御入力端に与える第1のANDゲートと、
前記分周器からの反転出力と、前記信号源からの矩形波パルスとの論理積を得て、出力を他方のスイッチング素子の制御入力端に与える第2のANDゲートとを備えて構成されることを特徴とする請求項2または3記載の交流電源。
The logic circuit is:
A frequency divider for dividing the rectangular wave pulse from the signal source by 1/2;
A first AND gate that obtains a logical product of a signal from the frequency divider and a rectangular wave pulse from the signal source and provides an output to a control input terminal of one switching element;
A second AND gate that obtains a logical product of the inverted output from the frequency divider and the rectangular wave pulse from the signal source and supplies the output to the control input terminal of the other switching element; The AC power supply according to claim 2 or 3, wherein
前記接続点からの出力が与えられ、CRの並列回路によって負帰還が行われるオペアンプと、
前記オペアンプからの出力が1次側コイルに与えられ、2次側コイルに高電圧を誘起する高圧トランスとを備え、
画像形成装置における帯電バイアスおよび/または現像バイアスを発生することを特徴とする請求項1〜4の何れか1項に記載の交流電源。
An operational amplifier which is provided with an output from the connection point and performs negative feedback by a parallel circuit of CR;
An output from the operational amplifier is provided to the primary coil, and a high voltage transformer that induces a high voltage in the secondary coil,
5. The AC power supply according to claim 1, wherein a charging bias and / or a developing bias is generated in the image forming apparatus.
前記請求項5記載の交流電源を、前記帯電バイアスおよび/または現像バイアスを発生するための電源として用いることを特徴とする画像形成装置。   An image forming apparatus using the AC power source according to claim 5 as a power source for generating the charging bias and / or the developing bias.
JP2004022705A 2004-01-30 2004-01-30 Ac power supply and image-forming apparatus using the same Pending JP2005217833A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004022705A JP2005217833A (en) 2004-01-30 2004-01-30 Ac power supply and image-forming apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004022705A JP2005217833A (en) 2004-01-30 2004-01-30 Ac power supply and image-forming apparatus using the same

Publications (1)

Publication Number Publication Date
JP2005217833A true JP2005217833A (en) 2005-08-11

Family

ID=34905973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004022705A Pending JP2005217833A (en) 2004-01-30 2004-01-30 Ac power supply and image-forming apparatus using the same

Country Status (1)

Country Link
JP (1) JP2005217833A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009128529A (en) * 2007-11-21 2009-06-11 Kyocera Mita Corp Power supply device and image forming apparatus
JP2011123172A (en) * 2009-12-09 2011-06-23 Ricoh Co Ltd Power source device, image forming apparatus, and power source control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009128529A (en) * 2007-11-21 2009-06-11 Kyocera Mita Corp Power supply device and image forming apparatus
JP2011123172A (en) * 2009-12-09 2011-06-23 Ricoh Co Ltd Power source device, image forming apparatus, and power source control method

Similar Documents

Publication Publication Date Title
JP4424546B2 (en) Pulse width modulation circuit
TWI527346B (en) Exchange regulator control circuit and the use of its exchange regulator, electronic equipment
JP5627607B2 (en) High voltage power supply and image forming apparatus
JP2014068446A (en) Image forming apparatus and bias power supply device
US20090251178A1 (en) Ultra Low Power Servo-Controlled Single Clock Ramp Generator with Amplitude Independent to Clock Frequency
WO2008089269A2 (en) Differential amplitude controlled sawtooth generator
JP4835009B2 (en) Oscillation circuit and oscillation control method
JP2007124394A (en) Oscillator
EP1947767B1 (en) Pulse width modulation circuit and switching amplifier using the same
JP4366540B2 (en) Pulse width modulation circuit and switching amplifier using the same
JP5576078B2 (en) DC-DC converter control circuit
JP2004153965A (en) Dc-dc converter and drive circuit therefor
JP4211465B2 (en) Pulse width modulation circuit
KR20220085971A (en) Oscillator and method of driving the same
JP2005217833A (en) Ac power supply and image-forming apparatus using the same
JP2004104645A (en) Triangular wave generating device, pulse width modulation signal generating device and external synchronization/internal synchronization/asynchronization switching device
JP5282580B2 (en) High voltage AC power supply device, charging device, image forming device, and color image forming device
JP2010178460A (en) Power supply feeder control circuit and voltage sensing method thereof
JP2004254372A (en) Switching power supply apparatus
JP2002010642A (en) Power unit and output-control method for the unit
JP2010171790A (en) Bias potential generation circuit
JP2011029859A (en) Pulse width modulation circuit and switching amplifier thereof
JP2016226158A (en) Power supply and image forming apparatus
JP2004040891A (en) High-voltage power supply
JP4534621B2 (en) Reference voltage generation circuit and power supply device using the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902