JP4534621B2 - Reference voltage generation circuit and power supply device using the same - Google Patents
Reference voltage generation circuit and power supply device using the same Download PDFInfo
- Publication number
- JP4534621B2 JP4534621B2 JP2004184255A JP2004184255A JP4534621B2 JP 4534621 B2 JP4534621 B2 JP 4534621B2 JP 2004184255 A JP2004184255 A JP 2004184255A JP 2004184255 A JP2004184255 A JP 2004184255A JP 4534621 B2 JP4534621 B2 JP 4534621B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- resistance element
- generation circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、パルス信号のパルス幅制御により発生基準電圧を制御する基準電圧発生回路及び該基準電圧発生回路から発生される基準電圧に基づいて出力電圧を制御する電源装置に関する。 The present invention relates to a reference voltage generation circuit that controls a generated reference voltage by controlling a pulse width of a pulse signal, and a power supply apparatus that controls an output voltage based on a reference voltage generated from the reference voltage generation circuit.
従来、パルス信号のパルス幅制御により出力電圧を制御するスイッチング電源装置が種々提案されている(例えば、特許文献1、特許文献2及び特許文献3参照)。これら従来のスイッチング電源装置では、コンバータ回路に含まれるトランスの一次巻線に接続されたスイッチング素子(例えば、トランジスタ)をパルス信号にてオン、オフさせることにより二次巻線に交流電圧を誘起させ、その誘起された交流電圧を整流及び平滑して直流電圧(出力電圧)を発生させている。そして、前記パルス信号のパルス幅を制御することにより、具体的には、前記パルス信号のデューティ制御により、前記出力電圧が制御される。
Conventionally, various switching power supply devices that control output voltage by pulse width control of a pulse signal have been proposed (see, for example,
また、コンバータ回路に含まれるトランスの一次巻線を電源用巻線と制御用巻線に分割し、制御用巻線に接続された制御トランジスタを自励的に発振させるタイプのスイッチング電源も提案されている。このタイプのスイッチング電源は、例えば、図1に示すように構成することができる。 In addition, a switching power supply of a type in which the primary winding of the transformer included in the converter circuit is divided into a power supply winding and a control winding, and a control transistor connected to the control winding is oscillated by itself is proposed. ing. This type of switching power supply can be configured, for example, as shown in FIG.
図1において、このスイッチング電源装置は、基準電圧発生回路10、制御回路15及びコンバータ回路20を有している。基準電圧発生回路10は、パルス信号Vsのデューティ比に応じた基準電圧Vrを出力する。基準電圧発生回路10の出力特性は、例えば、デューティ比(オンデューティ)が大きくなるに従って基準電圧Vrが小さくなるような特性となる。制御回路15は、オペアンプ等などの比較回路で構成され、コンバータ回路20の出力電圧Voutを抵抗器RsとRcとで分圧して得られる検出電圧と、前記基準電圧Vrとを比較し、その比較結果となる制御電圧をコンバータ回路20に出力する。
In FIG. 1, the switching power supply device includes a reference
コンバータ回路20は、一次巻線が電源用巻線と制御用巻線に分割されたトランスTと、制御用巻線に接続された制御トランジスタを含み、制御トランジスタに制御回路15からの制御電圧が印加するようになっている。そして、一次巻線の制御用巻線に接続された前記制御トランジスタの制御電圧に応じた自励的な発振動作により、トランスTの一次側の電源用巻線に交流電流が流れ、それに応じた交流電圧がトランスTの二次巻線に誘起される。このトランスTの二次巻線に誘起された交流電圧が整流及び平滑されて直流の出力電圧Voutが得られる。
The
このようなスイッチング電源装置では、パルス信号Vsのデューティ比により制御される基準電圧Vrに応じた電圧がコンバータ回路20から出力されるので、結果的に、当該スイッチング電源装置の出力電圧Voutは、パルス信号Vsのデューティ比によって制御されることとなる。
In such a switching power supply device, a voltage corresponding to the reference voltage Vr controlled by the duty ratio of the pulse signal Vs is output from the
前述したスイッチング電源装置における基準電圧発生回路10は、例えば、図2に示すように構成することができる。
The reference
この基準電圧発生回路10においては、スイッチング素子となるトランジスタQ1のベースと入力端子との間に抵抗R1が接続されると共にそのベースと接地ラインとの間に2つのダイオードD1及びD2が直列接続され、抵抗R1の両端間にコンデンサC1が接続されている。トランジスタQ1のエミッタが接地ラインに接続され、そのコレクタと電源ラインVccとの間に抵抗R2、R3が直列接続されている。抵抗R2と抵抗R3との接続点には、平滑回路(R5、C2)が接続され、その平滑回路の出力が抵抗R6を介してオペアンプOP1及び抵抗R7にて構成されるバッファ回路に接続されている。
In this reference
このように構成される基準電圧発生回路10の入力端子に図3(a)に示すようなパルス信号Vsが印加されると、そのパルス信号Vsに同期してトランジスタQ1がオン、オフされ、抵抗R3とR2との接続点に、図3(b)に示すように、前記パルス信号Vsに同期して変化する電圧Vaが発生する。また、トランジスタQ1のコレクタ−エミッタ電圧VCEが図3(c)に示すように変化する。前記電圧Vaは平滑回路(R5、C1)にて平滑化され、図3(d)に示すような平滑化電圧Vbが得られる。そして、バッファ回路(OP1、R7)が前記平滑化電圧Vbに基づいた電圧を基準電圧Vrとして出力する。
When the pulse signal Vs as shown in FIG. 3A is applied to the input terminal of the reference
このような基準電圧発生回路10によれば、パルス信号Vsのオン幅が広くなると(オンデューティが大きくなると)、それに応じて電圧Vaのローレベル幅が広くなり、その結果、その平滑化電圧Vbに基づいた基準電圧Vrが低下する。その出力特性は、理論的には、パルス信号Vsのオンデューティが大きくなるに従って基準電圧Vrが直線的に低下するものとなる。
ところで、前記パルス信号Vsによりオン、オフ制御されるスイッチング素子としてのトランジスタQ1は、一般に、ターンオン時間tON、蓄積時間tstg、下降時間tr及びコレクタ飽和電圧VCE(sat)が存在する。これらにより、そのトランジスタQ1のコレクタ側の抵抗R2、R3の接続点に出現する前記電圧Vaは、実際にはパルス信号Vsに正確に同期した矩形波にはならず、図4及び図5に示すように、立下り及び立ち上がりが鈍った波形となる。また、トランジスタQ1がオン状態(導通状態)となった際の電圧Va(ローレベル)は、理論的な電圧値(Vcc×{R2/(R2+R3)}から前記コレクタ飽和電圧VCE(sat)分だけ上昇したものとなる。このため、通常、この電圧Vaの平滑化電圧Vbは、理論値より高くなり、それに伴って、基準電圧Vrも理論値より高くなる。 By the way, the transistor Q1 as a switching element controlled to be turned on / off by the pulse signal Vs generally has a turn-on time tON, an accumulation time tstg, a falling time tr, and a collector saturation voltage VCE (sat). As a result, the voltage Va appearing at the connection point between the resistors R2 and R3 on the collector side of the transistor Q1 does not actually become a rectangular wave accurately synchronized with the pulse signal Vs, but is shown in FIGS. Thus, the waveform has a dull falling and rising edge. Further, the voltage Va (low level) when the transistor Q1 is turned on (conducting state) is equal to the collector saturation voltage VCE (sat) from the theoretical voltage value (Vcc × {R2 / (R2 + R3)}. For this reason, normally, the smoothed voltage Vb of the voltage Va becomes higher than the theoretical value, and accordingly, the reference voltage Vr also becomes higher than the theoretical value.
ターンオン時間tON、蓄積時間tstg、下降時間trは、トランジスタQ1のオン状態、オフ状態の幅に係わりなく一定である。このため、特にトランジスタQ1のターンオン時間tONによる電圧Vaに対する影響は、図5に示すパルス信号Vsのオンデューティが大きい場合に比べて、図4に示すパルス信号Vsのオンデューティが小さい場合のほうが大きくなる。即ち、前記電圧Vaの平滑化電圧Vbは、パルス信号Vsのオンデューティが小さいほど理想値との差が大きくなる。 The turn-on time tON, the accumulation time tstg, and the fall time tr are constant regardless of the width of the on-state and off-state of the transistor Q1. Therefore, in particular, the influence of the turn-on time tON of the transistor Q1 on the voltage Va is larger when the on-duty of the pulse signal Vs shown in FIG. 4 is smaller than when the on-duty of the pulse signal Vs shown in FIG. 5 is large. Become. That is, the difference between the smoothed voltage Vb of the voltage Va and the ideal value increases as the on-duty of the pulse signal Vs decreases.
このようにパルス信号Vsのオンデューティが小さいほど平滑化電圧Vbの値とが理想値との差が大きくなるということは、図6に示すように、その平滑化電圧Vbに基づいた基準電圧Vrの特性(実線参照)は、パルス信号Vsのオンデューティが小さいほど理想特性(破線参照)との差が大きくなる。なお、パルス信号Vsのオンデューティが100%の場合、即ち、トランジスタQ1が導通状態では、ターンオン時間tONの電圧Vaに対する実質的な影響はないが、コレクタ飽和電圧VCE(sat)の電圧Vaに対する影響により、パルス信号Vsのオンデューティが100%では、基準電圧Vrの実際の値は、理想特性上での値より僅かに大きくなる(図6における各特性線(実線及び破線)の右端での値)。 Thus, the smaller the on-duty of the pulse signal Vs, the larger the difference between the value of the smoothed voltage Vb and the ideal value is, as shown in FIG. 6, the reference voltage Vr based on the smoothed voltage Vb. The characteristic (see the solid line) has a larger difference from the ideal characteristic (see the broken line) as the on-duty of the pulse signal Vs decreases. When the on-duty of the pulse signal Vs is 100%, that is, when the transistor Q1 is conductive, there is no substantial effect on the voltage Va of the turn-on time tON, but the influence of the collector saturation voltage VCE (sat) on the voltage Va. Thus, when the on-duty of the pulse signal Vs is 100%, the actual value of the reference voltage Vr is slightly larger than the value on the ideal characteristic (the value at the right end of each characteristic line (solid line and broken line) in FIG. 6). ).
また、このような基準電圧Vrの実際の特性は、図2に示す基準電圧発生回路10の各回路定数を調整することにより、例えば、図7に示すように、パルス信号Vsのオンデューティが80%のときに、理想特性と一致させることができる。しかし、この場合であっても、パルス信号Vsのオンデューティが小さい領域では、基準電圧Vrの実際の値と理想値との差は大きくなる。
Further, the actual characteristics of the reference voltage Vr can be obtained by adjusting each circuit constant of the reference voltage generating
更に、前記基準電圧Vrの実際の特性を詳細にみると、その特性は、トランジスタQ1の非線形性により、厳密には直線とはならず、図8に示すように、曲線となる傾向にある。このため、基準電圧Vrの出力特性は、更に、理想特性との差が大きくなる。 Further, when the actual characteristics of the reference voltage Vr are examined in detail, the characteristics tend not to be a straight line but to be a curve as shown in FIG. 8, due to the nonlinearity of the transistor Q1. For this reason, the difference between the output characteristic of the reference voltage Vr and the ideal characteristic is further increased.
前述したように基準電圧発生回路10からの出力特性が、特に、パルス信号Vsのオンデューティが小さい領域において理想特性から大きくずれることから、その基準電圧Vrに基づいて制御される電源装置の出力電圧Voutの特性は、図9に示すように、パルス信号Vsのオンデューティが小さい領域において理想特性から大きくずれると共にその直線性も損なわれる(図9における一転鎖線で囲まれた部分参照)。
As described above, since the output characteristics from the reference
このため、従来の電源装置では、理想特性からのずれを考慮してパルス信号Vsのデューティ制御を行なわなければならず、その制御が複雑なものとなっていた。また、そのような複雑な制御を回避するためには、比較的理想特性に近い領域を利用した制御となるため、トランジスタQ1やトランスT等の非線形素子の利用効率が低いものとなってしまう。 For this reason, in the conventional power supply apparatus, the duty control of the pulse signal Vs must be performed in consideration of the deviation from the ideal characteristics, and the control is complicated. Further, in order to avoid such complicated control, control is performed using a region that is relatively close to the ideal characteristic, so that the use efficiency of nonlinear elements such as the transistor Q1 and the transformer T is low.
本発明は、このような従来の問題を解決するためになされたものであり、できるだけ理想特性に近い出力特性を得ることができる基準電圧発生回路及びそれを用いた電源装置を提供するものである。 The present invention has been made to solve such a conventional problem, and provides a reference voltage generation circuit capable of obtaining output characteristics as close to ideal characteristics as possible and a power supply apparatus using the reference voltage generation circuit. .
本発明に係る基準電圧発生回路は、第一の電圧ラインと第二の電圧ラインとの間に、第一の抵抗素子と、第二の抵抗素子と、制御端子に印加されるパルス信号によりオン、オフ動作して、前記第一の電圧ラインから前記第一の抵抗素子及び前記第二の抵抗素子を介して前記第二の電圧ラインに向けた電流の許容と遮断とを行うスイッチング素子とを直列に接続し、前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧を平滑化した平滑化電圧に基づいた基準電圧を出力する基準電圧発生回路であって、前記スイッチング素子、又は前記第二の抵抗素子及び前記スイッチング素子に並列に接続し、前記スイッチング素子がオフの場合に、前記第一の電圧ラインからの電流を前記第二の電圧ラインに流す調整用抵抗素子を備える。 The reference voltage generation circuit according to the present invention is turned on by a pulse signal applied to the first resistance element , the second resistance element, and the control terminal between the first voltage line and the second voltage line. , and oFF operation, and a switching element for the blocking and tolerance of the first from said voltage line of the first resistive element and the current toward the second through said resistive element second voltage line A reference voltage generating circuit connected in series and outputting a reference voltage based on a smoothed voltage obtained by smoothing a voltage appearing between the first resistance element and the second resistance element, wherein the switching An adjustment resistor element that is connected in parallel to the element or the second resistor element and the switching element, and that causes the current from the first voltage line to flow to the second voltage line when the switching element is off. Is provided.
このような構成により、スイッチング素子がオンすると、第二の抵抗素子及びスイッチング素子に調整用抵抗素子を並列に接続した構成の場合、第一の抵抗素子と第二の抵抗素子とスイッチング素子とを介して第一の電圧ラインから第二の電圧ラインに電流が流れると共に、第一の抵抗素子と調整用抵抗素子とを介して第一の電圧ラインから第二の電圧ラインに電流が流れる。従って、第一の抵抗素子と第二の抵抗素子との接続点には、第一の電圧ラインの電圧と、第一の抵抗素子の抵抗値と、第二の抵抗素子と調整用抵抗素子との並列合成抵抗とに応じた第一の電圧値が出現する。また、スイッチング素子に調整用抵抗素子を並列に接続した構成の場合には、スイッチング素子がオンすると、調整用抵抗素子には、第一の抵抗素子と第二の抵抗素子とを介して電流が流れる。このとき、第一の抵抗素子と第二の抵抗素子との接続点に現れる第一の電圧値は、第一の電圧ラインの電圧と、第一の抵抗素子の抵抗値と、第二の抵抗素子の抵抗値と、調整用抵抗素子の抵抗値と応じた第一の電圧値が出現する。
また、スイッチング素子がオフした場合、第二の抵抗素子及びスイッチング素子に調整用抵抗素子を並列に接続した構成の場合には、第一の抵抗素子と調整用抵抗素子とを介して第一の電圧ラインから第二の電圧ラインに電流が流れる。従って、第一の抵抗素子と第二の抵抗素子との接続点には、第一の電圧ラインの電圧と、第一の抵抗素子の抵抗値と、調整用抵抗素子の抵抗値とに応じた第二の電圧値が出現する。また、スイッチング素子に調整用抵抗素子を並列に接続した構成の場合には、スイッチング素子がオフすると、調整用抵抗素子には、第一の抵抗素子と第二の抵抗素子とを介して電流が流れる。このため、第一の抵抗素子と第二の抵抗素子との接続点に現れる第二の電圧値は、第一の電圧ラインの電圧と、第一の抵抗素子の抵抗値と、第二の抵抗素子の抵抗値と、調整用抵抗素子の抵抗値とに応じた第二の電圧値が出現する。そして、パルス信号のパルス幅を制御してスイッチング素子のオン、オフ動作を制御すると、パルス信号に同期すると共にそのパルス幅に応じた幅で第一の電圧値と第二の電圧値とを繰返す波形となる電圧が第一の抵抗素子と第二の抵抗素子との間に出現する。
With such a configuration, when the switching element is turned on, the first resistance element, the second resistance element, and the switching element are connected in the case where the adjustment resistance element is connected in parallel to the second resistance element and the switching element. A current flows from the first voltage line to the second voltage line via the first voltage line, and a current flows from the first voltage line to the second voltage line via the first resistance element and the adjustment resistance element. Therefore, at the connection point between the first resistance element and the second resistance element, the voltage of the first voltage line, the resistance value of the first resistance element, the second resistance element, the adjustment resistance element, The first voltage value corresponding to the parallel combined resistance of the first appears. Further, in the case of the configuration in which the adjustment resistance element is connected in parallel to the switching element, when the switching element is turned on, a current is supplied to the adjustment resistance element via the first resistance element and the second resistance element. Flowing. At this time, the first voltage value appearing at the connection point between the first resistance element and the second resistance element is the voltage of the first voltage line, the resistance value of the first resistance element, and the second resistance value. A first voltage value corresponding to the resistance value of the element and the resistance value of the adjustment resistance element appears.
In addition, when the switching element is turned off, in the case of the configuration in which the adjustment resistor element is connected in parallel to the second resistor element and the switching element, the first resistor element and the adjustment resistor element are connected to the first resistor element. Current flows from the voltage line to the second voltage line. Therefore, the connection point between the first resistance element and the second resistance element depends on the voltage of the first voltage line, the resistance value of the first resistance element, and the resistance value of the adjustment resistance element. A second voltage value appears. In the case where the adjustment resistor element is connected in parallel to the switching element, when the switching element is turned off, the adjustment resistor element receives a current through the first resistor element and the second resistor element. Flowing. Therefore, the second voltage value appearing at the connection point between the first resistance element and the second resistance element is the voltage of the first voltage line, the resistance value of the first resistance element, and the second resistance value. A second voltage value appears according to the resistance value of the element and the resistance value of the adjustment resistance element. When the on / off operation of the switching element is controlled by controlling the pulse width of the pulse signal, the first voltage value and the second voltage value are repeated with a width corresponding to the pulse width in synchronization with the pulse signal. A voltage having a waveform appears between the first resistance element and the second resistance element.
従って、スイッチング素子のオフ動作時間が長いほど前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧に対する前記調整抵抗素子の影響が大きくなる。即ち、スイッチング素子のオフ動作時間が長いほど前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧を前記調整用抵抗素子にて有効に調整することができるようになる。 Therefore, the longer the OFF operation time of the switching element, the greater the influence of the adjustment resistance element on the voltage appearing between the first resistance element and the second resistance element. That is, the longer the OFF operation time of the switching element, the more effectively the voltage appearing between the first resistance element and the second resistance element can be adjusted by the adjustment resistance element.
また、本発明に係る基準電圧発生回路は、前記第一の抵抗素子と前記第二の抵抗素子とが直接接続され、前記第一の抵抗素子と前記第二の抵抗素子との接続点と前記第二の電圧ラインとの間に前記調整用抵抗素子が接続された構成とすることができる。 Further, in the reference voltage generation circuit according to the present invention, the first resistance element and the second resistance element are directly connected, a connection point between the first resistance element and the second resistance element, and the The adjustment resistance element may be connected to the second voltage line.
このような構成により、スイッチング素子がオフ状態にあるときは、第一の電圧ラインから第一の抵抗素子及び前記調整用抵抗素子を介して第二の電圧ラインに向けて電流が流れる。その結果、前記第一の電圧ラインと第二の電圧ラインとの間の電圧差を前記第一の抵抗素子及び前記調整用抵抗素子による分圧電圧が前記第一の抵抗素子と第二の抵抗素子との接続点に出現する。 With such a configuration, when the switching element is in the OFF state, a current flows from the first voltage line toward the second voltage line via the first resistance element and the adjustment resistance element. As a result, the voltage difference between the first voltage line and the second voltage line is divided by the first resistance element and the adjustment resistance element so that the divided voltage is the first resistance element and the second resistance. Appears at the connection point with the element.
更に、本発明に係る基準電圧発生回路は、前記スイッチング素子の端子間に前記調整用抵抗素子が接続された構成とすることができる。 Furthermore, the reference voltage generation circuit according to the present invention may be configured such that the adjustment resistance element is connected between the terminals of the switching element.
このような構成により、スイッチング素子がオフ状態にあるときは、第一の電圧ラインから第一の抵抗素子、第二の抵抗素子及び調整用抵抗素子を介して第二の電圧ラインに向けて電流が流れる。その結果、前記第一の電圧ラインと第二の電圧ラインとの間の電圧差を前記第一の抵抗素子、前記第二の抵抗素子及び前記調整用抵抗素子による分圧電圧が前記第一の抵抗素子との間に出現する。 With such a configuration, when the switching element is in the OFF state, current flows from the first voltage line toward the second voltage line via the first resistance element, the second resistance element, and the adjustment resistance element. Flows. As a result, the voltage difference between the first voltage line and the second voltage line is divided by the first resistance element, the second resistance element, and the adjustment resistance element. Appears between the resistive element.
また、本発明に係る基準電圧発生回路は、前記調整用抵抗素子が、可変抵抗素子となる構成とすることができる。 In the reference voltage generation circuit according to the present invention, the adjustment resistor element may be a variable resistor element.
このような構成により、調整抵抗素子の抵抗値を任意に設定することができるので、スイッチ素子がオフ状態となるときに第一の抵抗素子と第二の抵抗素子との間に出現する電圧を任意に調整することができる。 With such a configuration, the resistance value of the adjustment resistance element can be arbitrarily set, so that the voltage appearing between the first resistance element and the second resistance element when the switch element is turned off is reduced. It can be adjusted arbitrarily.
また、本発明に係る基準電圧発生回路は、前記調整用抵抗素子と前記スイッチング素子とを並列に接続させる、又は前記調整用抵抗素子と前記スイッチング素子との並列接続を非接続とするスイッチ回路を有する構成とすることができる。 The reference voltage generating circuit according to the present invention, makes connection between said adjusting resistor element and the switching element in parallel, or switch circuit are disconnected the parallel connection of said the adjusting resistor element and the switching element It can be set as the structure which has.
このような構成により、調整用抵抗素子の接続と非接続をスイッチ回路にて切替えることにより、第一の抵抗素子と第二の抵抗素子との間に出現する電圧のパルス信号のパルス幅の特性に対する特性を切替えることができる。即ち、前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧に基づいた基準電圧の出力特性を切替えることができる。 With such a configuration, the characteristics of the pulse width of the pulse signal of the voltage appearing between the first resistance element and the second resistance element are switched by switching the connection and non-connection of the adjustment resistance element with the switch circuit. The characteristics for can be switched. That is, the output characteristics of the reference voltage based on the voltage appearing between the first resistance element and the second resistance element can be switched.
更に、本発明に係る基準電圧発生回路は、前記スイッチング素子が、前記制御端子をベースとしたトランジスタ素子となる構成、あるいは、前記制御端子をゲートとしたFET素子となる構成とすることができる。 Furthermore, the reference voltage generation circuit according to the present invention can be configured such that the switching element is a transistor element based on the control terminal or an FET element whose gate is the control terminal.
本発明に係る電源装置は、前述したいずれかの基準電圧発生回路と、該基準電圧発生回路から出力される前記基準電圧に基づいた自励発振動作により電圧出力を発生するコンバータ回路とを備えた構成となる。 A power supply apparatus according to the present invention includes any of the reference voltage generation circuits described above and a converter circuit that generates a voltage output by a self-excited oscillation operation based on the reference voltage output from the reference voltage generation circuit. It becomes composition.
このような構成により、基準電圧発生回路における調整用抵抗素子により調整される第一の抵抗素子と第二の抵抗素子との間に出現する電圧に基づいた基準電圧に基づいた出力電圧がコンパレータ回路から発生することとなる。 With such a configuration, the output voltage based on the reference voltage based on the voltage appearing between the first resistance element and the second resistance element adjusted by the adjustment resistance element in the reference voltage generation circuit is a comparator circuit. Will occur.
本発明に係る基準電圧発生回路によれば、スイッチング素子のオフ動作時間が長いほど第一の抵抗素子と第二の抵抗素子との間に出現する電圧を調整用抵抗素子にて有効に調整することができるようになるので、スイッチング素子のオン、オフ動作に基づいた前記第一の抵抗素子と第二の抵抗素子との間に出現する電圧が正確な矩形波形にならなくても、スイッチング素子のオフ動作時間が長いほど、即ち、前記スイッチング素子のオン、オフ制御を行なうパルス信号のオンデューティが小さいほど前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧の平滑化電圧を調整用抵抗素子にて有効に調整することができるようになる。従って、当該基準電圧発生回路にて生成される基準電圧の前記パルス信号のパルス幅に対する出力特性を、前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧が理想的な矩形波形とした場合における当該電圧の平滑電圧に基づいた理想的な基準電圧の出力特性に近づけるように調整することができるようになる。 According to the reference voltage generation circuit of the present invention, the voltage appearing between the first resistance element and the second resistance element is effectively adjusted by the adjustment resistance element as the OFF operation time of the switching element is longer. Therefore, even if the voltage appearing between the first resistance element and the second resistance element based on the ON / OFF operation of the switching element does not have an accurate rectangular waveform, the switching element The longer the OFF operation time of the switching element, that is, the smoother the voltage appearing between the first resistance element and the second resistance element as the ON duty of the pulse signal for ON / OFF control of the switching element decreases. The control voltage can be effectively adjusted by the adjusting resistance element. Accordingly, the output characteristic of the reference voltage generated by the reference voltage generation circuit with respect to the pulse width of the pulse signal is ideally the voltage appearing between the first resistance element and the second resistance element. In the case of a rectangular waveform, adjustment can be made so as to approximate the output characteristics of an ideal reference voltage based on the smoothed voltage of the voltage.
以下、本発明の実施の形態に係る基準電圧発生回路及び電源装置について、図面を用いて説明する。 Hereinafter, a reference voltage generation circuit and a power supply apparatus according to embodiments of the present invention will be described with reference to the drawings.
本発明の第一の実施の形態に係る基準電圧発生回路を含む電源装置は、図10に示すように構成される。なお、この電源装置は、例えば、電子写真方式の複写機、プリンタなどの現像装置の現像バイアス用電源として用いることができる。 The power supply apparatus including the reference voltage generation circuit according to the first embodiment of the present invention is configured as shown in FIG. The power supply device can be used as a power supply for developing bias of a developing device such as an electrophotographic copying machine or printer.
図10において、この電源装置は、図1に示す電源装置とその基本的な構成は同じであり、基準電圧発生回路100、制御回路15及びコンバータ回路20を有している。基準電圧発生回路100は、図2に示す基準電圧発生回路10と同様に、トランジスタQ1(スイッチング素子)、コンデンサC1、抵抗R1、ダイオードD1、D2、抵抗R2、R3、平滑回路(R5、C2)、抵抗R6、及びバッファ回路(ペアンプOP1、抵抗R7)を有しており、抵抗R3、R2と、パルス信号Vsがベースに入力するトランジスタQ1とが電圧ラインVccと接地ラインとの間に直列接続されている。更に、基準電圧発生回路100は、図2に示す基準電圧発生回路10と異なり、一端が前記電圧ラインVccに接続された抵抗R3と抵抗R2との接続点と接地ラインとの間にトランジスタQ1と並列に接続された調整用抵抗R4を備えている。なお、調整用抵抗R4は、抵抗R2に比べて十分に大きい抵抗値を有する。
10, this power supply device has the same basic configuration as the power supply device shown in FIG. 1, and includes a reference
前記構成の基準電圧発生回路100から出力される基準電圧Vrは、オペアンプOP2等にて構成された制御回路15の一方の入力端子(オペアンプOP2の反転入力端子)に入力している。コンバータ回路20の出力電圧と電圧ラインとVccとの電圧差を抵抗RsとRcとで分圧して得られる検出電圧が制御回路15の他方の入力端子(オペアンプOP2の非反転入力端子)に入力しており、制御回路15は、前記検出電圧と前記基準電圧Vrとを比較し、その比較結果となる制御電圧をコンバータ回路20に出力する。なお、制御回路15の前記検出電圧が帰還される入力端子(オペアンプOP2の非反転入力端子)と接地ラインとの間にはコンデンサC4が接続されている。
The reference voltage Vr output from the reference
コンバータ回路20は、電源用巻線N11と制御用巻線N12とに分割された一次側巻線と二次側巻線N2とを有するトランスTを備えており、電源用巻線N11の一端が回路電源Vcに接続されると共にその他端がトランジスタQ2のコレクタに接続されている。トランジスタQ2のエミッタが接地ラインに接続されると共にそのベースが制御用巻線N12の一端に接続されている。制御用巻線N12の他端には、制御回路15からの制御電圧が、抵抗R8、コンデンサC3及び抵抗R9にて構成される充放電回路を介して入力する。トランスTの二次側巻線N2にはダイオードD3とコンデンサC5とが接続されている。前記基準電圧Vrに基づく制御電圧に応じた前記充放電回路(抵抗R8、コンデンサC3及び抵抗R9)の充放電動作によるトランジスタQ1の自励発振動作により、一次側の電源用巻線N11に交流電流が流れ、それに応じた交流電圧が二次巻線N2に誘起される。このトランスTの二次側巻線N2に誘起された交流電圧がダイオードD3にて整流され、コンデンサC5にて平滑化される。そして、前記コンデンサC5での平滑化にて得られた直流電圧が出力電圧Voutとして得られる。
The
なお、回路電源Vcには、安定化電源回路REGが接続されており、この安定化電源回路REGの出力電圧が電圧ラインVccに供給されている。 A stabilized power supply circuit REG is connected to the circuit power supply Vc, and the output voltage of the stabilized power supply circuit REG is supplied to the voltage line Vcc.
このような構成の電源装置では、基準電圧発生回路100のトランジスタQ1のベースにパルス信号Vsが供給され、トランジスタQ1は、前記パルス信号Vsに応じたオン、オフ動作を行う。トランジスタQ1がオン状態となるときには、電圧ラインVccから抵抗R3、R2及びトランジスタQ1を介して接地ラインに電流が流れると共に調整用抵抗R4に僅かに電流が流れる。その結果、抵抗R3とR2との接続点には、電圧Va
Va=Vcc×(R4//R2)/{(R4//R2)+R3} (ただし、Vce(on)=0V)
R4//R2:抵抗R4とR2の並列合成抵抗値
が出現する。
In the power supply device having such a configuration, the pulse signal Vs is supplied to the base of the transistor Q1 of the reference
Va = Vcc × (R4 // R2) / {(R4 // R2) + R3} (where Vce (on) = 0V)
R4 // R2: A parallel combined resistance value of resistors R4 and R2 appears.
一方、トランジスタQ1がオフ状態となるときには、電源ラインVccから抵抗R3及び抵抗R4を介して接地ラインに電流が流れる。その結果、抵抗R3とR2との接続点には、電圧Va´
Va´=Vcc×R4/(R4+R3) (ただし、R4は、R2に対して十分大きい)
が出現する。
On the other hand, when the transistor Q1 is turned off, a current flows from the power supply line Vcc to the ground line via the resistors R3 and R4. As a result, the voltage Va ′ is applied to the connection point between the resistors R3 and R2.
Va ′ = Vcc × R4 / (R4 + R3) (where R4 is sufficiently larger than R2)
Appears.
従って、パルス信号Vsに応じてトランジスタQ1がオン、オフ動作を繰返すと、抵抗R3とR2との接続点には、図11の破線にて示すように、前記パルス信号Vsに同期して、前記電圧Va(ローレベル)と電圧Va´(ハイレベル)とを繰返すパルス電圧が発生する。図11において、実線は、調整抵抗R4を接続しない状態(図2参照)にて抵抗R3と抵抗R2との接続点に出現する電圧波形を示している。図11の破線で示す当該基準電圧発生回路100での電圧波形では、トランジスタQ1がオフ状態となるときの電圧レベルVa´は、前記実線で示される電圧波形における対応する電圧レベルVccに比べてΔVだけ低い電圧値となる。また、図11の破線で示す電圧波形では、トランジスタQ1がオン状態となるときの電圧レベルVaは、実線で示される電圧波形における対応する電圧レベルと略同じとなる。
Therefore, when the transistor Q1 is repeatedly turned on and off according to the pulse signal Vs, the connection point between the resistors R3 and R2 is synchronized with the pulse signal Vs as shown by the broken line in FIG. A pulse voltage that repeats the voltage Va (low level) and the voltage Va ′ (high level) is generated. In FIG. 11, a solid line indicates a voltage waveform appearing at a connection point between the resistor R3 and the resistor R2 in a state where the adjustment resistor R4 is not connected (see FIG. 2). In the voltage waveform in the reference
抵抗R3と抵抗R2の接続点に出現する電圧波形が図11の破線で示すようになることから、その電圧の平滑化電圧に基づいた基準電圧Vrに対する前記電圧レベルの低下量ΔVの影響は、パルス信号Vsのオンデューティが小さくなるほど大きくなる。従って、トランジスタQ1のターンオン時間tON、蓄積時間tstg、下降時間trによって、前述したように(図6参照)基準電圧Vrの特性と理想特性との差がパルス信号Vsのオンデューティが小さいほど大きくなってしまうことが抑制される。即ち、図12に示すように、調整用抵抗R4を設けていない場合の基準電圧Vrの特性(補正前の特性:実線)と理想特性(破線)との差がパルス信号Vsのオンデューティが小さいほど大きくなるものであっても、調整用抵抗R4を設けることによりその基準電圧Vr(補正後の特性:一点鎖線)が、パルス信号Vsのオンデューティが小さいほど低減されるので、調整用抵抗R4による補正後の基準電圧Vrの出力特性は理想特性に近づくようになる。 Since the voltage waveform appearing at the connection point between the resistor R3 and the resistor R2 is shown by a broken line in FIG. 11, the influence of the voltage level decrease amount ΔV on the reference voltage Vr based on the smoothed voltage of the voltage is The smaller the on-duty of the pulse signal Vs, the larger it becomes. Therefore, as described above (see FIG. 6), the difference between the characteristic of the reference voltage Vr and the ideal characteristic becomes larger as the on-duty of the pulse signal Vs becomes smaller, depending on the turn-on time tON, the accumulation time tstg, and the fall time tr of the transistor Q1. Is suppressed. That is, as shown in FIG. 12, the difference between the characteristic of the reference voltage Vr (characteristic before correction: solid line) and the ideal characteristic (dashed line) when the adjustment resistor R4 is not provided is small in the on-duty of the pulse signal Vs. Even if it becomes larger, the adjustment resistor R4 reduces the reference voltage Vr (characteristic after correction: one-dot chain line) as the on-duty of the pulse signal Vs becomes smaller. The output characteristic of the reference voltage Vr after the correction by the method approaches the ideal characteristic.
また、基準電圧発生回路100の各回路定数を調整することにより、例えば、図13に示すように、パルス信号Vsのオンデューティが80%のときに、理想特性と一致するような基準電圧Vrの出力特性を得るようにした場合であっても、調整用抵抗R4を設けることにより、その基準電圧Vrの出力特性(一点鎖線)を理想特性(破線)に近づけることができるようになる。
Further, by adjusting each circuit constant of the reference
更に、調整用抵抗R4を設けない場合の基準電圧Vrの出力特性を詳細にみると、トランジスタQ1の非線形性等により、正確な直線とはならず、図14に示すように湾曲した特性(補正前の特性:実線)となる。前述した基準電圧発生回路100のように調整用抵抗R4を設けることにより、パルス信号Vsのオンデューティが小さいほど基準電圧Vrの低下量が大きくなるので、その基準電圧Vrの出力特性(補正後の特性:一点鎖線)を、直線に近づけると共に、理想特性(破線)に近づけることができるようになる。
Further, when the output characteristics of the reference voltage Vr without the adjustment resistor R4 are viewed in detail, the characteristics (correction) are not curved as shown in FIG. Previous characteristic: solid line). By providing the adjustment resistor R4 as in the reference
前述したように、調整用抵抗R4を設けることにより、基準電圧発生回路100から出力される基準電圧Vrのパルス信号Vsのデューティに対する特性が理想特性に近づくことから、その基準電圧Vrに基づいてコンバータ回路20にて生成される出力電圧Voutも、理想特性の基準電圧Vrに基づいて生成される出力電圧Voutに近づくものとなる。出力電圧Voutの実測値結果の一例を図15に示す。図15では、調整用抵抗R4を設けない場合に得られる基準電圧Vrに基づいて生成される出力電圧Voutと理想特性の基準電圧Vrに基づいて生成される出力電圧Vout(理想)との差ΔVのオンデューティに対する特性(○印)と、調整用抵抗R4を設けた場合に得られる基準電圧Vrに基づいて生成される出力電圧Voutと理想特性の基準電圧Vrに基づいて生成される出力電圧Vout(理想)との差ΔVのオンデューティに対する特性(×印)とが示される。
As described above, by providing the adjustment resistor R4, the characteristic of the reference voltage Vr output from the reference
この実測値結果によれば、調整用抵抗R4を設けない場合、その出力電圧Voutは、パルス信号Vsのオンデューティが小さい領域において、理想特性に従った出力電圧Vout(理想)との差が大きくなる。一方、調整用抵抗R4を設けた場合、その出力電圧Voutは、パルス信号Vsのオンデューティの略全域にわたって、理想特性に従った出力電圧Vout(理想)との差は小さいものとなる。 According to the result of the actual measurement, when the adjustment resistor R4 is not provided, the output voltage Vout has a large difference from the output voltage Vout (ideal) according to the ideal characteristics in a region where the on-duty of the pulse signal Vs is small. Become. On the other hand, when the adjustment resistor R4 is provided, the difference between the output voltage Vout and the output voltage Vout (ideal) according to the ideal characteristics is small over substantially the entire on-duty of the pulse signal Vs.
次に、本発明の第二の実施の形態に係る基準電圧発生回路について説明する。この第二の実施の形態にかかる基準電圧発生回路は、図16に示すように、調整用抵抗R41がトランジスタQ1のコレクタとエミッタとの間に接続された構造となっている。 Next, a reference voltage generation circuit according to a second embodiment of the present invention will be described. The reference voltage generating circuit according to the second embodiment has a structure in which an adjustment resistor R41 is connected between the collector and emitter of the transistor Q1, as shown in FIG.
このような構造の基準電圧発生回路では、トランジスタQ1がオン状態となるときには、電圧ラインVccからの電流が抵抗R3、R2及びトランジスタQ1を介して接地ラインに流れる。これにより、抵抗R3と抵抗R2との接続点には、電圧ラインVccと接地ラインとの電圧差を抵抗R3と抵抗R2とにより分圧した電圧が出現する。一方、トランジスタQ1がオフ状態となるときには、電圧ラインVccからの電流が抵抗R3、R2及び調整用抵抗R41を介して接地ラインに流れる。これにより、抵抗R3と抵抗R2との接続点には、電源ラインVccと接地ラインとの電圧差を抵抗R3と抵抗R2及び調整用抵抗R41の直列合成抵抗とにより分圧した電圧が出現する。 In the reference voltage generating circuit having such a structure, when the transistor Q1 is turned on, the current from the voltage line Vcc flows to the ground line via the resistors R3 and R2 and the transistor Q1. As a result, a voltage obtained by dividing the voltage difference between the voltage line Vcc and the ground line by the resistors R3 and R2 appears at the connection point between the resistors R3 and R2. On the other hand, when the transistor Q1 is turned off, the current from the voltage line Vcc flows to the ground line via the resistors R3 and R2 and the adjusting resistor R41. As a result, a voltage obtained by dividing the voltage difference between the power supply line Vcc and the ground line by the series combined resistance of the resistor R3, the resistor R2, and the adjusting resistor R41 appears at the connection point between the resistor R3 and the resistor R2.
この場合も、前述した第一の実施の形態の場合と同様に、トランジスタQ1がオフ状態となる場合に抵抗R3と抵抗R2との接続点に出現する電圧が、理想特性の場合の電圧(Vcc)より低下する(図11の特性参照)。従って、当該基準電圧発生回路にて生成される基準電圧Vrは、パルス信号Vsのオンデューティが小さいほど低減されるので、基準電圧Vrの出力特性は理想特性に近づくようになる(図12、図13、図14参照)。 Also in this case, as in the case of the first embodiment described above, when the transistor Q1 is turned off, the voltage appearing at the connection point between the resistors R3 and R2 is the voltage (Vcc) in the case of ideal characteristics. ) (See the characteristic in FIG. 11). Therefore, since the reference voltage Vr generated by the reference voltage generation circuit is reduced as the on-duty of the pulse signal Vs is reduced, the output characteristic of the reference voltage Vr approaches the ideal characteristic (FIGS. 12 and 12). 13, see FIG.
本発明の第三の実施の形態に係る基準電圧発生回路は、図17に示すように構成される。この基準電圧発生回路では、図10に示すスイッチング素子としてのトランジスタQ1に代えてFET素子(FET)が設けられている。そして、パルス信号Vsが抵抗R10、TLL回路及び抵抗R1を介してFET素子のゲートに印加されるようになっている。このように、パルス信号VsがTLL回路を介してパルス信号VsがFET素子のゲートに印加されるようになっているので、パルス信号Vsの電圧レベルが低くてもFET素子を駆動することができるようになる。 The reference voltage generation circuit according to the third embodiment of the present invention is configured as shown in FIG. In this reference voltage generating circuit, an FET element (FET) is provided instead of the transistor Q1 as the switching element shown in FIG. The pulse signal Vs is applied to the gate of the FET element via the resistor R10, the TLL circuit and the resistor R1. Thus, since the pulse signal Vs is applied to the gate of the FET element through the TLL circuit, the FET element can be driven even if the voltage level of the pulse signal Vs is low. It becomes like this.
また、本発明の第四の実施の形態に係る基準電圧発生回路は、図18に示すように構成される。この基準電圧発生回路では、図16に示すスイッチング素子としてのトランジスタQ1に代えてFET素子(FET)が設けられている。また、図17に示す例と同様に、パルス信号Vsが抵抗R10及びTLL回路を介してFET素子のゲートに印加されるようになっている。 Further, the reference voltage generating circuit according to the fourth embodiment of the present invention is configured as shown in FIG. In this reference voltage generating circuit, an FET element (FET) is provided instead of the transistor Q1 as the switching element shown in FIG. As in the example shown in FIG. 17, the pulse signal Vs is applied to the gate of the FET element via the resistor R10 and the TLL circuit.
前述した各実施の形態に係る基準電圧発生回路では、調整用抵抗R4(R41)の抵抗値は、得ようとすべき基準電圧Vrの出力特性に応じて設定される。種々の基準電圧発生回路における回路定数が僅かにことなっていても、調整用抵抗R4(R41)の抵抗値を適当に設定することにより、基準電圧Vrの出力特性が均一となる基準電圧発生装置を実現することができる。 In the reference voltage generation circuit according to each of the embodiments described above, the resistance value of the adjustment resistor R4 (R41) is set according to the output characteristics of the reference voltage Vr to be obtained. Even if circuit constants in various reference voltage generating circuits are slightly different, a reference voltage generating device in which the output characteristics of the reference voltage Vr become uniform by appropriately setting the resistance value of the adjusting resistor R4 (R41). Can be realized.
抵抗値を調整するという観点、及び基準電圧Vrの出力特性を可変にできるという観点から、調整用抵抗R4(R41)は、可変抵抗であることが好ましい。 From the viewpoint of adjusting the resistance value and from the viewpoint that the output characteristics of the reference voltage Vr can be made variable, the adjustment resistor R4 (R41) is preferably a variable resistor.
また、基準電圧Vrの出力特性を切替える(可変)という観点からは、基準電圧発生回路は、図19(本発明の第五の実施の形態)及び図20(本発明の第六の実施の形態)に示すように構成することができる。 Further, from the viewpoint of switching (variable) the output characteristics of the reference voltage Vr, the reference voltage generating circuit is shown in FIG. 19 (fifth embodiment of the present invention) and FIG. 20 (sixth embodiment of the present invention). ).
図19に示す基準電圧発生回路では、抵抗R3と抵抗R2との接続点と接地ラインとの間に、調整用抵抗R4とスイッチ回路としてのトランジスタQ3とが直列接続されている。そして、制御電圧Vcontを抵抗R11及び抵抗R12にて分圧した電圧がトランジスタQ3のベースに印加されており、前記制御電圧contによりトランジスタQ3がオン、オフされる。 In the reference voltage generating circuit shown in FIG. 19, an adjustment resistor R4 and a transistor Q3 as a switch circuit are connected in series between a connection point between the resistor R3 and the resistor R2 and the ground line. A voltage obtained by dividing the control voltage Vcont by the resistors R11 and R12 is applied to the base of the transistor Q3, and the transistor Q3 is turned on and off by the control voltage cont.
トランジスタQ3がオン状態となると、抵抗R3と抵抗R2との接続点と接地ラインとの間に調整用抵抗R4が接続されたことになる。この場合、当該基準電圧発生回路の構成は、実質的に、図10に示す基準電圧発生回路の構成と同じになる。従って、基準電圧Vrの出力特性が、図10に示す基準電圧発生回路における出力特性と同様となる。一方、トランジスタQ3がオフ状態となると、抵抗R3と抵抗R2との接続点に調整用抵抗R4が非接続となる。この場合、当該基準電圧発生回路の構成は、実質的に、図2に示す基準電圧発生回路と同様の構成となる。従って、基準電圧Vrの出力特性は、前述した、調整用抵抗R4が設けられていない場合の基準電圧発生回路における出力特性と同様となる。 When the transistor Q3 is turned on, the adjustment resistor R4 is connected between the connection point between the resistor R3 and the resistor R2 and the ground line. In this case, the configuration of the reference voltage generation circuit is substantially the same as the configuration of the reference voltage generation circuit shown in FIG. Therefore, the output characteristics of the reference voltage Vr are the same as the output characteristics in the reference voltage generation circuit shown in FIG. On the other hand, when the transistor Q3 is turned off, the adjustment resistor R4 is disconnected from the connection point between the resistor R3 and the resistor R2. In this case, the configuration of the reference voltage generation circuit is substantially the same as that of the reference voltage generation circuit shown in FIG. Therefore, the output characteristic of the reference voltage Vr is the same as the output characteristic in the reference voltage generation circuit when the adjustment resistor R4 is not provided.
即ち、図19に示す基準電圧発生回路では、制御電圧VcontによりトランジスタQ3をオン、オフさせることにより、基準電圧Vrの出力特性を切替えることができる。 That is, in the reference voltage generating circuit shown in FIG. 19, the output characteristic of the reference voltage Vr can be switched by turning on and off the transistor Q3 by the control voltage Vcont.
図20に示す基準電圧発生回路では、トランジスタQ1のコレクタとエミッタ間に調整用抵抗R41とトランジスタQ3とが直列接続されている。そして、制御電圧Vcontを抵抗R11及び抵抗R12にて分圧した電圧がトランジスタQ3のベースに印加されており、前記制御電圧VcontによりトランジスタQ3がオン、オフされる。 In the reference voltage generating circuit shown in FIG. 20, an adjustment resistor R41 and a transistor Q3 are connected in series between the collector and emitter of the transistor Q1. A voltage obtained by dividing the control voltage Vcont by the resistors R11 and R12 is applied to the base of the transistor Q3, and the transistor Q3 is turned on and off by the control voltage Vcont.
トランジスタQ3がオン状態となると、トランジスタQ1のコレクタとエミッタ間に調整用抵抗R41が接続されたことになる。この場合、当該基準電圧発生回路の構成は、実質的に、図16に示す基準電圧発生回路の構成と同じになる。従って、基準電圧Vrの出力特性が、図16に示す基準電圧発生回路における出力特性と同様となる。一方、トランジスタQ3がオフ状態となると、トランジスタQ1のコレクタとエミッタ間に調整用抵抗R4が非接続となり、基準電圧Vrの出力特性は、前述した、調整用抵抗R4が設けられていない場合の基準電圧発生回路における出力特性と同様となる。即ち、図20に示す基準電圧発生回路にあっても、制御電圧VcontによりトランジスタQ3をオン、オフさせることにより、基準電圧Vrの出力特性を切替えることができる。 When the transistor Q3 is turned on, the adjustment resistor R41 is connected between the collector and emitter of the transistor Q1. In this case, the configuration of the reference voltage generation circuit is substantially the same as the configuration of the reference voltage generation circuit shown in FIG. Therefore, the output characteristics of the reference voltage Vr are the same as the output characteristics in the reference voltage generation circuit shown in FIG. On the other hand, when the transistor Q3 is turned off, the adjustment resistor R4 is disconnected between the collector and the emitter of the transistor Q1, and the output characteristic of the reference voltage Vr is the reference when the adjustment resistor R4 is not provided. The output characteristics in the voltage generation circuit are the same. That is, even in the reference voltage generating circuit shown in FIG. 20, the output characteristics of the reference voltage Vr can be switched by turning on and off the transistor Q3 by the control voltage Vcont.
以上、説明したように、本発明に係る基準電圧発生回路は、理想特性により近い出力特性を得ることができるという効果を有し、パルス信号のパルス幅制御により発生基準電圧を制御する基準電圧発生回路として有用であると共に、基準電圧に基づいて出力電圧を制御する電源装置に適用すべき基準電圧発生回路として有用である。 As described above, the reference voltage generation circuit according to the present invention has an effect that an output characteristic closer to the ideal characteristic can be obtained, and the reference voltage generation that controls the generated reference voltage by controlling the pulse width of the pulse signal. In addition to being useful as a circuit, it is useful as a reference voltage generation circuit to be applied to a power supply apparatus that controls an output voltage based on a reference voltage.
10 基準電圧発生回路
15 制御回路
20 コンバータ回路
100 基準電圧発生回路
DESCRIPTION OF
Claims (8)
前記スイッチング素子、又は前記第二の抵抗素子及び前記スイッチング素子に並列に接続し、前記スイッチング素子がオフの場合に、前記第一の電圧ラインからの電流を前記第二の電圧ラインに流す調整用抵抗素子を備えることを特徴とする基準電圧発生回路。 Between the first voltage line and the second voltage line , the first resistance element , the second resistance element, and a pulse signal applied to the control terminal are turned on and off to A switching element that allows and cuts off current from the voltage line to the second voltage line via the first resistance element and the second resistance element is connected in series, and the first resistance A reference voltage generation circuit for outputting a reference voltage based on a smoothed voltage obtained by smoothing a voltage appearing between an element and the second resistance element,
For adjusting the switching element or the second resistance element and the switching element connected in parallel, and when the switching element is off, the current from the first voltage line flows through the second voltage line A reference voltage generation circuit comprising a resistance element .
前記基準電圧発生回路から出力される前記基準電圧に基づいた自励発振動作により電圧出力を発生するコンバータ回路とを備えた電源装置。 A reference voltage generation circuit according to any one of claims 1 to 7,
And a converter circuit that generates a voltage output by a self-excited oscillation operation based on the reference voltage output from the reference voltage generation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184255A JP4534621B2 (en) | 2004-06-22 | 2004-06-22 | Reference voltage generation circuit and power supply device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184255A JP4534621B2 (en) | 2004-06-22 | 2004-06-22 | Reference voltage generation circuit and power supply device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006014408A JP2006014408A (en) | 2006-01-12 |
JP4534621B2 true JP4534621B2 (en) | 2010-09-01 |
Family
ID=35780978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004184255A Expired - Fee Related JP4534621B2 (en) | 2004-06-22 | 2004-06-22 | Reference voltage generation circuit and power supply device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4534621B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5519138B2 (en) * | 2008-10-07 | 2014-06-11 | 株式会社マキタ | Charger |
CN102545633B (en) * | 2012-01-16 | 2014-09-10 | 惠州三华工业有限公司 | Multipath high-voltage output circuit sharing reference high-voltage source |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10201229A (en) * | 1996-12-27 | 1998-07-31 | Nagano Aichi Denki Kk | Driving circuit of dc high-voltage power supply |
JP2001025249A (en) * | 1999-07-08 | 2001-01-26 | Canon Inc | High-voltage generator |
JP2003284334A (en) * | 2002-03-20 | 2003-10-03 | Sanyo Electric Co Ltd | Reference voltage generating circuit and battery charging circuit employing it |
-
2004
- 2004-06-22 JP JP2004184255A patent/JP4534621B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10201229A (en) * | 1996-12-27 | 1998-07-31 | Nagano Aichi Denki Kk | Driving circuit of dc high-voltage power supply |
JP2001025249A (en) * | 1999-07-08 | 2001-01-26 | Canon Inc | High-voltage generator |
JP2003284334A (en) * | 2002-03-20 | 2003-10-03 | Sanyo Electric Co Ltd | Reference voltage generating circuit and battery charging circuit employing it |
Also Published As
Publication number | Publication date |
---|---|
JP2006014408A (en) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4293302B2 (en) | Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply | |
JP5641140B2 (en) | Switching power supply control circuit and switching power supply | |
JP2004282962A (en) | Method and device for fixed-voltage output control in switching power circuit | |
KR101214172B1 (en) | Synchronous rectifier circuit and multiple output power supply device using the synchronous rectifier circuit | |
JP4050325B2 (en) | Current and voltage detection circuit | |
US5892665A (en) | Overcurrent protection circuit | |
US20200382005A1 (en) | Method for driving a switch in a power converter, drive circuit and power converter | |
JP2004201385A (en) | Dc-dc converter circuit | |
JP2004153965A (en) | Dc-dc converter and drive circuit therefor | |
JP2019080433A (en) | Synchronous rectification circuit and switching power unit | |
JP2015231180A (en) | Driving circuit and semiconductor device | |
JPH0622541A (en) | Control power supply | |
US6081439A (en) | Inverter provided with output regulating mechanism | |
JP4534621B2 (en) | Reference voltage generation circuit and power supply device using the same | |
TWI559665B (en) | Switch mode power supply with slope compensation | |
JP2002010642A (en) | Power unit and output-control method for the unit | |
JP2003061352A (en) | Dc-dc converter | |
JP2004519190A (en) | Switching power supply | |
JP3580491B2 (en) | Switching power supply | |
KR100511069B1 (en) | Pulse Width Modulation Circuit with Combined Voltage and Current Control | |
KR19980028177A (en) | High Power Factor Correction Circuit | |
JPS62178171A (en) | High-voltage power unit | |
JP2004032899A (en) | Chopper regulator circuit and electronic device using the same | |
JP3323712B2 (en) | Power supply | |
JPH043592Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4534621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |