JP2003284334A - Reference voltage generating circuit and battery charging circuit employing it - Google Patents

Reference voltage generating circuit and battery charging circuit employing it

Info

Publication number
JP2003284334A
JP2003284334A JP2002078428A JP2002078428A JP2003284334A JP 2003284334 A JP2003284334 A JP 2003284334A JP 2002078428 A JP2002078428 A JP 2002078428A JP 2002078428 A JP2002078428 A JP 2002078428A JP 2003284334 A JP2003284334 A JP 2003284334A
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
control signal
level
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002078428A
Other languages
Japanese (ja)
Inventor
Tsutomu Nishi
努 仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002078428A priority Critical patent/JP2003284334A/en
Publication of JP2003284334A publication Critical patent/JP2003284334A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a reference voltage generating circuit in which a stabilized variable reference voltage output VOUT is obtained regardless of a variation in the signal level of a control signal PWM. <P>SOLUTION: The reference voltage generating circuit comprises a voltage level shift circuit 2 generating a voltage higher than a reference voltage VREF1 depending on the first reference voltage VREF1, and a comparator 3 for comparing the voltage of a pulse width modulated control signal PWM with the voltage of a second reference voltage VREF2 wherein a transistor TR2 turned on/off depending on the output from the comparator 3 steps down a voltage V2 generated from the voltage level shift circuit 2 to the ground level side of a power supply. A reference voltage output VOUT variable over a wide range from the voltage V2 higher than the reference voltage VREF1 to the ground level is thereby obtained and the variable reference voltage output VOUT corresponding to the duty of the control signal PWM is obtained stably regardless of a variation in the signal level of a control signal PWM. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、基準電圧発生回路
に関し、特に、可変基準電圧を発生する基準電圧発生回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generating circuit, and more particularly to a reference voltage generating circuit that generates a variable reference voltage.

【0002】[0002]

【従来の技術】近年、携帯電話などの電源に用いられる
リチウムイオン電池の充電に用いるバッテリ充電装置に
おいて、バッテリ充電用DC−DCコンバータの出力電
圧は、各種機器によって異なる電池のセル数に対応した
充電電圧を供給する必要がある。そして、一般的にバッ
テリ充電制御用ICには高精度の基準電圧発生回路を有
し、基準電圧発生回路では各種機器のバッテリ電圧に対
応した正確な充電電圧を供給するための基準電圧が発生
される。
2. Description of the Related Art In recent years, in a battery charger used for charging a lithium-ion battery used as a power source for a mobile phone or the like, the output voltage of a DC-DC converter for battery charging corresponds to the number of cells of the battery which differs depending on various devices. It is necessary to supply the charging voltage. In general, the battery charging control IC has a highly accurate reference voltage generation circuit, and the reference voltage generation circuit generates a reference voltage for supplying an accurate charging voltage corresponding to the battery voltage of various devices. It

【0003】図2は、従来のリチウムバッテリ等の充電
用DC−DCコンバータ回路の出力電圧の電圧制御に用
いる基準電圧を可変出力する基準電圧発生回路を示す図
である。図2において、抵抗RBの一端に基準電圧VR
EF1が印加され、抵抗RBの他端には積分回路1が接
続されている。また、積分回路1の入力段の抵抗RAの
一端には、例えば、マイコン等からパルス幅変調された
制御信号PWMが印加される。そして、その制御信号P
WMのデューティを可変することにより、C点の基準電
圧出力VOUTの出力電圧が電圧可変出力される。
FIG. 2 is a diagram showing a reference voltage generating circuit for variably outputting a reference voltage used for voltage control of an output voltage of a conventional DC-DC converter circuit for charging a lithium battery or the like. In FIG. 2, the reference voltage VR is applied to one end of the resistor RB.
EF1 is applied, and the integrating circuit 1 is connected to the other end of the resistor RB. Further, a control signal PWM whose pulse width is modulated is applied to one end of the resistor RA at the input stage of the integrating circuit 1, for example, from a microcomputer or the like. Then, the control signal P
By changing the duty of the WM, the output voltage of the reference voltage output VOUT at the point C is variably output.

【0004】詳しくは、積分回路1の入力に、例えば、
2V振幅の制御信号PWMが印加されると、積分回路1
を構成する抵抗RA及びコンデンサCAによって、制御
信号PWMは積分され、制御信号PWMのデューティに
応じた一定の直流電圧がC点に図3に示すように、デュ
ーティに比例して0Vから2Vまでの電圧が得られる。
More specifically, the input of the integrating circuit 1 is, for example,
When the control signal PWM of 2V amplitude is applied, the integration circuit 1
The control signal PWM is integrated by the resistor RA and the capacitor CA that constitute the control signal PWM, and a constant DC voltage corresponding to the duty of the control signal PWM is applied to the point C from 0V to 2V in proportion to the duty, as shown in FIG. The voltage is obtained.

【0005】また、抵抗RBの一端には、基準電圧VR
EF1が接続され、抵抗RBの他端は、積分回路1の抵
抗RAとコンデンサCAとの接続点に接続される。そし
て、抵抗RBと抵抗RAとの接続点から基準電圧出力V
OUTが出力される。これにより、積分回路1の入力側
に印加される制御信号PWMのデューティに比例した電
圧値と基準電圧VREF1とが抵抗RA及びRBによっ
て分圧された分圧電圧が基準電圧出力VOUTから出力
される。ここで、基準電圧VREF1の値を、例えば、
2.5V、抵抗RA及びRBの値を、例えば、30K
Ω、20KΩとする。制御信号PWMのデューティが0
%の場合、制御信号PWMのレベルは、常に0Vとな
り、基準電圧出力VOUTは、抵抗RB及びRAによっ
て分圧された分圧電圧の1.5Vとなる。また、制御信
号PWMのデューティが100%の場合、制御信号PW
Mのレベルは、常に2Vとなり、基準電圧出力VOUT
は、抵抗RB及びRAによって分圧された分圧電圧の
2.3Vとなる。また、制御信号PWMのデューティが
50%の場合、制御信号PWMのレベルは、積分回路1
によって1Vの電圧となり、基準電圧出力VOUTは、
抵抗RB及びRAによって分圧された分圧電圧の1.9
Vとなる。
Further, the reference voltage VR is connected to one end of the resistor RB.
EF1 is connected, and the other end of the resistor RB is connected to a connection point between the resistor RA of the integrating circuit 1 and the capacitor CA. Then, from the connection point of the resistor RB and the resistor RA, the reference voltage output V
OUT is output. As a result, a divided voltage obtained by dividing the voltage value proportional to the duty of the control signal PWM applied to the input side of the integration circuit 1 and the reference voltage VREF1 by the resistors RA and RB is output from the reference voltage output VOUT. . Here, the value of the reference voltage VREF1 is, for example,
The values of 2.5V, RA and RB are, for example, 30K
Ω, 20 KΩ. The duty of the control signal PWM is 0
In the case of%, the level of the control signal PWM is always 0V, and the reference voltage output VOUT is 1.5V which is the divided voltage divided by the resistors RB and RA. When the duty of the control signal PWM is 100%, the control signal PW
The level of M is always 2V, and the reference voltage output VOUT
Is 2.3 V which is the divided voltage divided by the resistors RB and RA. In addition, when the duty of the control signal PWM is 50%, the level of the control signal PWM is
Becomes a voltage of 1V, and the reference voltage output VOUT is
1.9 of the divided voltage divided by the resistors RB and RA
It becomes V.

【0006】[0006]

【発明が解決しようとする課題】しかし、上述した基準
電圧発生回路においては、基準電圧VREF1より高い
電圧の基準電圧出力VOUTを発生できないという欠点
がある。また、制御信号PWMのデューティが0%で常
に0VのLレベルであっても、基準電圧出力VOUTは
抵抗RA及びRBの抵抗分圧された電圧までしか下げら
れないという欠点がある。これにより、基準電圧出力V
OUTの電圧可変範囲が狭いという問題が発生し、各種
機器に用いられる充電電池のセル数に対応する充電電圧
に対して、基準電圧出力VOUTの電圧が十分に可変で
きないという問題が生じる。この問題に対応する為、従
来においては、基準電圧発生回路の出力段に、基準電圧
レベルを補償するための出力基準電圧ブースト回路が必
要となった。また、制御信号PWMの信号レベルが変動
すると、基準電圧出力VOUTも変動するため、制御信
号PWMの信号レベルを補償するレベル固定回路などの
インターフェース回路が必要となる。このように、安定
した可変範囲の広い出力電圧を得るためには、別途回路
を必要とし、回路規模が非常に大きくなるという問題を
生じる。
However, the above-mentioned reference voltage generating circuit has a drawback in that it cannot generate the reference voltage output VOUT having a voltage higher than the reference voltage VREF1. Further, even if the duty of the control signal PWM is 0% and the L level is always 0V, the reference voltage output VOUT can be reduced only to the voltage divided by the resistors RA and RB. As a result, the reference voltage output V
There is a problem that the variable range of the voltage of OUT is narrow, and there is a problem that the voltage of the reference voltage output VOUT cannot be sufficiently changed with respect to the charging voltage corresponding to the number of cells of the rechargeable battery used in various devices. In order to deal with this problem, conventionally, an output reference voltage boost circuit for compensating the reference voltage level is required at the output stage of the reference voltage generation circuit. Further, when the signal level of the control signal PWM fluctuates, the reference voltage output VOUT also fluctuates, so that an interface circuit such as a level fixing circuit for compensating the signal level of the control signal PWM is required. As described above, in order to obtain a stable output voltage with a wide variable range, a separate circuit is required, which causes a problem that the circuit scale becomes very large.

【0007】このため、本発明の課題は、基準電圧VR
EF1の電圧より高い電圧を発生すると供に、基準電圧
出力VOUTの電圧可変範囲がVREF1より高い電圧
から電源のグランドレベルに近い低い電圧まで可変でき
る基準電圧発生回路を提供することを目的とする。
Therefore, the object of the present invention is to provide the reference voltage VR.
It is an object of the present invention to provide a reference voltage generation circuit capable of generating a voltage higher than the voltage of EF1 and varying the voltage variable range of the reference voltage output VOUT from a voltage higher than VREF1 to a low voltage close to the ground level of the power supply.

【0008】また、制御信号PWMの信号レベルが変動
しても、安定した基準電圧出力VOUTが得られる基準
電圧発生回路を提供することを目的とする。
Another object of the present invention is to provide a reference voltage generating circuit which can obtain a stable reference voltage output VOUT even if the signal level of the control signal PWM fluctuates.

【0009】[0009]

【課題を解決するための手段】本発明は、上記課題に鑑
みてなされたものであり、その特徴とするところは、第
1の基準電圧を該第1の基準電圧より高い電源電圧を用
いて所定の電圧に電圧変換するレベルシフト回路と、第
2の基準電圧と制御信号とを比較する比較手段と、前記
比較手段の出力に応じて前記レベルシフト回路の出力電
圧を導通又は遮断するスイッチ素子とを備え、前記スイ
ッチ素子によって制御されて出力されるレベルシフトの
出力を平滑する平滑手段とから成ることを特徴とする。
The present invention has been made in view of the above problems, and is characterized in that the first reference voltage is set to a power supply voltage higher than the first reference voltage. A level shift circuit for converting the voltage to a predetermined voltage, a comparison means for comparing the second reference voltage with a control signal, and a switch element for conducting or blocking the output voltage of the level shift circuit according to the output of the comparison means. And smoothing means for smoothing the output of the level shift controlled and output by the switch element.

【0010】また、前記制御信号はパルス幅変調信号で
あることを特徴とする。
Further, the control signal is a pulse width modulation signal.

【0011】また、バッテリ充電回路は、前記基準電圧
発生回路を用いてバッテリを充電することを特徴とす
る。
Further, the battery charging circuit is characterized in that the battery is charged using the reference voltage generating circuit.

【0012】このように、本発明によれば、基準電圧V
REF1に応じて、その基準電圧より高い電圧を発生す
るレベルシフト回路を設けたので、基準電圧VREF1
の電圧より高い基準電圧出力VOUTが得られる。
As described above, according to the present invention, the reference voltage V
Since the level shift circuit for generating a voltage higher than the reference voltage is provided according to REF1, the reference voltage VREF1
A reference voltage output VOUT higher than the voltage of is obtained.

【0013】また、制御信号PWMと第2基準基準電圧
VREF2と比較する比較回路を設けたので、制御信号
PWMの信号レベルが変動しても、安定した基準電圧出
力VOUTが得られる。
Further, since the comparison circuit for comparing the control signal PWM and the second reference voltage VREF2 is provided, a stable reference voltage output VOUT can be obtained even if the signal level of the control signal PWM changes.

【0014】[0014]

【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図1は、本発明の基準電圧発生回路の構
成を示す図である。図1において、2はレベルシフト回
路であって、アンプAMPとトランジスタTR1及び抵
抗R1、R2で構成される。アンプAMPの非反転入力
には、基準電圧VREF1が印加されている。アンプA
MPの出力は、トランジスタTR1のベースに接続され
ている。トランジスタTR1のコレクタには、基準電圧
VREF1の電圧より高い電圧の電源電圧Vccが印加
されている。また、トランジスタTR1のエミッタは、
抵抗R1及びR2を介して電源のグランドに接続されて
いる。そして、抵抗R1と抵抗R2との接続点は、アン
プAMPの反転入力に接続されている。ここで、抵抗R
1及び抵抗R2との接続点電圧を比較電圧V1とする
と、アンプAMPでは、基準電圧VREF1と比較電圧
V1との電圧が等しくなるように、トランジスタTR1
を制御する。例えば、基準電圧VREF1より比較電圧
V1の方が低い電圧であると、アンプAMPの出力電圧
は上昇し、アンプAMPの出力電圧に応じた電流がトラ
ンジスタTR1のエミッタから抵抗R1及びR2へ供給
される。また、基準電圧VREF1より比較電圧V1の
方が高い電圧であると、アンプAMPの出力電圧は降下
し、アンプAMPの出力電圧に応じた電流がトランジス
タTR1のエミッタから抵抗R1及びR2へ供給され
る。そして、抵抗R1と抵抗R2との接続点から基準電
圧VREF1と同レベルの電圧の比較電圧V1が発生さ
れると供に、基準電圧VREF1の電圧を所定の電圧に
変換したA点電圧V2が出力される。トランジスタTR
1のエミッタと抵抗R1との接続点は、抵抗R3及びR
4を介して電源のグランドに接続されている。そして、
抵抗R3と抵抗R4との接続点には、抵抗RA及びコン
デンサCAとで構成される積分回路1が接続されてい
る。
BEST MODE FOR CARRYING OUT THE INVENTION The details of the present invention will be specifically described with reference to the drawings. FIG. 1 is a diagram showing a configuration of a reference voltage generating circuit of the present invention. In FIG. 1, 2 is a level shift circuit, which is composed of an amplifier AMP, a transistor TR1, and resistors R1 and R2. The reference voltage VREF1 is applied to the non-inverting input of the amplifier AMP. Amplifier A
The output of MP is connected to the base of the transistor TR1. A power supply voltage Vcc higher than the reference voltage VREF1 is applied to the collector of the transistor TR1. The emitter of the transistor TR1 is
It is connected to the ground of the power supply via the resistors R1 and R2. The connection point between the resistors R1 and R2 is connected to the inverting input of the amplifier AMP. Where resistance R
1 and the voltage at the connection point between the resistor R2 and the comparison voltage V1, the amplifier AMP has the transistor TR1 so that the reference voltage VREF1 and the comparison voltage V1 are equal to each other.
To control. For example, if the comparison voltage V1 is lower than the reference voltage VREF1, the output voltage of the amplifier AMP rises, and a current corresponding to the output voltage of the amplifier AMP is supplied from the emitter of the transistor TR1 to the resistors R1 and R2. . When the comparison voltage V1 is higher than the reference voltage VREF1, the output voltage of the amplifier AMP drops, and a current corresponding to the output voltage of the amplifier AMP is supplied from the emitter of the transistor TR1 to the resistors R1 and R2. . Then, when the comparison voltage V1 of the same level as the reference voltage VREF1 is generated from the connection point of the resistors R1 and R2, the point A voltage V2 obtained by converting the voltage of the reference voltage VREF1 into a predetermined voltage is output. To be done. Transistor TR
The connection point between the emitter of 1 and the resistor R1 is the resistors R3 and R3.
It is connected via 4 to the ground of the power supply. And
An integrating circuit 1 including a resistor RA and a capacitor CA is connected to a connection point between the resistors R3 and R4.

【0015】3はコンパレータであって、正入力端子に
は第2の基準電圧VREF2が接続され、負入力端子に
はパルス幅変調された制御信号PWMが印加される。コ
ンパレータ3の出力はトランジスタTR2のベースに接
続される。制御信号PWMの信号レベルが基準電圧VR
EF2より高い電圧のとき、コンパレータ3ではトラン
ジスタTR2を十分にオフできるLレベルの電圧が出力
される。また、制御信号PWMの信号レベルが基準電圧
VREF2より低い電圧のとき、コンパレータ3ではト
ランジスタTR2を十分にオンできるHレベルの電圧が
出力される。
Reference numeral 3 is a comparator having a positive input terminal to which the second reference voltage VREF2 is connected and a negative input terminal to which a pulse width modulated control signal PWM is applied. The output of the comparator 3 is connected to the base of the transistor TR2. The signal level of the control signal PWM is the reference voltage VR
When the voltage is higher than EF2, the comparator 3 outputs an L level voltage that can sufficiently turn off the transistor TR2. Further, when the signal level of the control signal PWM is lower than the reference voltage VREF2, the comparator 3 outputs an H level voltage that can sufficiently turn on the transistor TR2.

【0016】また、抵抗R3と抵抗R4との接続点に
は、トランジスタTR2を介して電源のグランドに接続
されている。そして、レベルシフト回路2で発生される
A点電圧V2が抵抗R3及びR4によって分圧され、そ
の分圧されたB点電圧V3がトランジスタTR2のオン
オフ動作により、所定周期の制御信号PWMのデューテ
ィに応じてグランドレベルに電圧降下される。そして、
B点電圧が印加される積分回路1では、B点電圧の変動
が平滑され、一定の基準電圧出力VOUTが出力され
る。
Further, the connection point of the resistors R3 and R4 is connected to the ground of the power source through the transistor TR2. Then, the point A voltage V2 generated in the level shift circuit 2 is divided by the resistors R3 and R4, and the divided point B voltage V3 is turned on / off by the transistor TR2 so that the duty of the control signal PWM of a predetermined cycle is obtained. The voltage drops accordingly to the ground level. And
In the integrating circuit 1 to which the B point voltage is applied, the fluctuation of the B point voltage is smoothed and a constant reference voltage output VOUT is output.

【0017】次に、図1の基準電圧発生回路の動作を具
体的に説明する。まず、例えば、車載バッテリの12V
の電源電圧Vccがレベルシフト回路2に印加されると
ともに、例えば、2.5Vの基準電圧VREF1がレベ
ルシフト回路2のアンプAMPの非反転入力に印加され
ると、アンプAMPでは、抵抗R1と抵抗R2との接続
点電圧V1と基準電圧VREF1の電圧とが等しくなる
ようにトランジスタTR1のベースに印加する電圧を調
整出力する。ここで、例えば、抵抗R1の値を13K
Ω、抵抗R2の値を5KΩとすると、トランジスタTR
1のエミッタ電圧であるA点電圧V2は、(R2+R
1)*VREF1/R2=9Vとなる。この9VのA点
電圧V2は、抵抗R3と抵抗R4とにより電圧分圧され
る。そして、抵抗R3及びR4の値を、例えば、14K
Ω、4KΩとすると、抵抗R3と抵抗R4とで分圧され
る分圧電圧は、2Vの直流電圧となる。
Next, the operation of the reference voltage generating circuit of FIG. 1 will be specifically described. First, for example, 12V of in-vehicle battery
When the power supply voltage Vcc of the amplifier AMP is applied to the level shift circuit 2 and the reference voltage VREF1 of 2.5V is applied to the non-inverting input of the amplifier AMP of the level shift circuit 2, The voltage applied to the base of the transistor TR1 is adjusted and output so that the voltage V1 at the connection point with R2 and the voltage of the reference voltage VREF1 become equal. Here, for example, the value of the resistor R1 is set to 13K.
If the value of Ω and the resistance R2 is 5 KΩ, the transistor TR
Point A voltage V2, which is the emitter voltage of 1, is (R2 + R
1) * VREF1 / R2 = 9V. The 9V point A voltage V2 is divided by the resistors R3 and R4. Then, the values of the resistors R3 and R4 are set to, for example, 14K.
Assuming Ω and 4 KΩ, the divided voltage divided by the resistors R3 and R4 is a DC voltage of 2V.

【0018】一方、抵抗R3及びR4の接続点には、ト
ランジスタTR2のコレクタが接続されている。そし
て、トランジスタTR2のベースは、コンパレータ3の
出力が接続されているので、制御信号PWMが基準電圧
VREF2より低い電圧のとき、コンパレータ3の出力
はHレベルとなり、トランジスタTR2はオンする。す
ると、抵抗R3と抵抗R4との接続点のB点電圧V3は
トランジスタTR2を介してグランドレベルに電圧降下
される。また、制御信号WPMが基準電圧VREF2よ
り高い電圧のとき、コンパレータ3の出力はLレベルと
なり、トランジスタTR2はオフする。これにより、B
点電圧V3は、9Vの電圧V2が抵抗R3と抵抗R4と
で分圧された2Vの分圧電圧である。そして、B点電圧
V3は積分回路1によって平滑され、制御信号PWMの
デューティに比例して、グランドレベルである0Vから
2Vの範囲で可変された電圧が基準電圧出力VOUTと
して出力される。具体的には、制御信号PWMのデュー
ティが0%であって、制御信号PWMのレベルが常に基
準電圧VREF2より低い電圧のLレベルであると、コ
ンパレータ3では、トランジスタTR2を十分オンさせ
るHレベルが出力される。すると、トランジスタTR2
は、常にオン状態となり、B点電圧V3は0Vのグラン
ドレベルに電圧降下される。そして、0VのB点電圧V
3は積分回路1を介して、0Vの基準電圧出力VOUT
として出力される。
On the other hand, the collector of the transistor TR2 is connected to the connection point of the resistors R3 and R4. Since the output of the comparator 3 is connected to the base of the transistor TR2, when the control signal PWM is lower than the reference voltage VREF2, the output of the comparator 3 becomes H level and the transistor TR2 is turned on. Then, the point B voltage V3 at the connection point of the resistors R3 and R4 is dropped to the ground level via the transistor TR2. When the control signal WPM is higher than the reference voltage VREF2, the output of the comparator 3 becomes L level and the transistor TR2 is turned off. As a result, B
The point voltage V3 is a divided voltage of 2V obtained by dividing the voltage V2 of 9V by the resistors R3 and R4. Then, the B point voltage V3 is smoothed by the integrating circuit 1, and a voltage varied in the range of 0V to 2V, which is the ground level, is output as the reference voltage output VOUT in proportion to the duty of the control signal PWM. Specifically, if the duty of the control signal PWM is 0% and the level of the control signal PWM is L level which is always lower than the reference voltage VREF2, in the comparator 3, the H level sufficient to turn on the transistor TR2 is set. Is output. Then, the transistor TR2
Is always on, and the voltage V3 at point B drops to the ground level of 0V. Then, the B point voltage V of 0V
3 is a reference voltage output VOUT of 0V via the integrating circuit 1.
Is output as.

【0019】また、制御信号PWMのデューティが10
0%であって、制御信号PWMのレベルが常に基準電圧
VREF2より高い電圧のHレベルであると、コンパレ
ータ3では、トランジスタTR2をオフするLレベルが
出力される。すると、トランジスタTR2は、常にオフ
状態となり、電圧V3は9Vの電圧V2が抵抗R3及び
R4で分圧された2Vの分圧電圧に固定される。そし
て、2VのB点電圧V3は積分回路1を介して、2Vの
基準電圧出力VOUTとして出力される。
The duty of the control signal PWM is 10
When the level of the control signal PWM is 0% and is always higher than the reference voltage VREF2 at the H level, the comparator 3 outputs the L level at which the transistor TR2 is turned off. Then, the transistor TR2 is always turned off, and the voltage V3 is fixed to the divided voltage of 2V obtained by dividing the voltage V2 of 9V by the resistors R3 and R4. Then, the 2V point B voltage V3 is output as the 2V reference voltage output VOUT via the integrating circuit 1.

【0020】また、制御信号PWMのデューティが50
%であって、制御信号PWMのレベルが基準電圧VRE
F2より高い電圧のHレベルと基準電圧VREF2より
低い電圧のLレベルとのパルス幅が同一であると、コン
パレータ3では、トランジスタTR2をオンオフするL
レベル及びHレベルが同一周期で出力される。すると、
トランジスタTR2は、オンオフを同一周期で交互に繰
り返し、トランジスタTR2がオンすると0VのB点電
圧V3が、トランジスタTR2がオフすると9VのA点
電圧V2が抵抗R3及びR4で分圧された2Vの分圧電
圧に制御信号PWMに応じて電圧可変される。そして、
2Vと0Vとが同一周期で変化するB点電圧V3は積分
回路1で平坦化され、1Vの直流電圧が基準電圧出力V
OUTとして出力される。
Further, the duty of the control signal PWM is 50.
%, And the level of the control signal PWM is the reference voltage VRE.
When the pulse widths of the H level higher than F2 and the L level lower than the reference voltage VREF2 are the same, the comparator 3 turns on / off the transistor TR2.
The level and the H level are output in the same cycle. Then,
The transistor TR2 is repeatedly turned on and off alternately in the same cycle. When the transistor TR2 is turned on, the 0V point B voltage V3 is divided by the resistors R3 and R4, and the 9V A point voltage V2 is divided by the resistors R3 and R4. The voltage is varied according to the control signal PWM. And
A point B voltage V3 in which 2V and 0V change in the same cycle is flattened by the integrating circuit 1, and a DC voltage of 1V is output as a reference voltage output V.
It is output as OUT.

【0021】このように、制御信号PWMのデューティ
に比例して0Vから2Vまでの可変された基準電圧出力
VOUTが発生される。
In this way, the variable reference voltage output VOUT from 0V to 2V is generated in proportion to the duty of the control signal PWM.

【0022】また、制御信号PWMのHレベル及びLレ
ベルの電圧をコンパレータ3によって基準電圧VREF
2の電圧より高いか低いかを比較し、その比較結果に応
じてトランジスタTR2をオンオフ制御するようにした
ので、制御信号PWMの信号レベルが変動しても、確実
に制御信号PWMのデューティ比に対応した基準電圧出
力VOUTの値が得られる。
Further, the H level and L level voltages of the control signal PWM are supplied to the reference voltage VREF by the comparator 3.
The voltage is higher or lower than the voltage of 2 and the transistor TR2 is ON / OFF controlled according to the comparison result. Therefore, even if the signal level of the control signal PWM fluctuates, the duty ratio of the control signal PWM is surely changed. The value of the corresponding reference voltage output VOUT is obtained.

【0023】なお、実施例の説明では、A点電圧V2を
抵抗R3及びR4によって分圧した2VのB点電圧V3
の場合で説明したが、抵抗R3及びR4の抵抗比を可変
することにより0Vから例えば、9V程度のA点電圧V
2が基準電圧出力VOUTとして発生することが可能で
ある。また、9VのA点電圧V2の場合で説明したが、
特に限定されるものではなく、抵抗R1及びR2の抵抗
比を可変することにより電源電圧Vccの電圧から基準
電圧VREF1の電圧より低い電圧に設定することが可
能である。
In the description of the embodiment, the voltage V2 at the point A is divided by the resistors R3 and R4, and the voltage V3 at the point B is 2V.
As described above, by changing the resistance ratio of the resistors R3 and R4, the voltage at the A-point voltage V from 0V to, for example, about 9V.
2 can occur as the reference voltage output VOUT. In addition, although the description has been made in the case of the point A voltage V2 of 9V,
The voltage is not particularly limited, and it is possible to set the voltage lower than the voltage of the reference voltage VREF1 from the voltage of the power supply voltage Vcc by changing the resistance ratio of the resistors R1 and R2.

【0024】このように、オペアンプ、コンパレータな
ど簡単な回路で基準電圧発生回路を構成した。そして、
コンパレータ3によって制御信号PWMの信号レベルを
判定し、その判定結果に応じてトランジスタTR2をオ
ンオフするようにしたので、制御信号PWMの信号レベ
ルが変動しても制御信号PWMのデューティに対応した
基準電圧出力VOUTが安定して得られる。これによ
り、従来必要であった制御信号PWMの信号レベルを補
償するレベル固定回路などのインターフェース回路が不
要となる。また、アンプAMPを用いて、基準電圧VR
EF1より高い基準電圧出力VOUTを発生するように
したので、従来の基準電圧出力VOUTをブーストする
電圧ブースト回路が不要となり、バッテリ充電回路の応
用回路設計が容易となると共に、電圧ブースト回路など
の部品数削減が可能となる。
In this way, the reference voltage generating circuit is composed of a simple circuit such as an operational amplifier and a comparator. And
Since the signal level of the control signal PWM is determined by the comparator 3 and the transistor TR2 is turned on / off according to the determination result, even if the signal level of the control signal PWM fluctuates, the reference voltage corresponding to the duty of the control signal PWM The output VOUT is stably obtained. As a result, an interface circuit such as a level fixing circuit for compensating for the signal level of the control signal PWM, which is conventionally required, is not required. Further, by using the amplifier AMP, the reference voltage VR
Since the reference voltage output VOUT higher than the EF1 is generated, the conventional voltage boost circuit for boosting the reference voltage output VOUT is not required, the application circuit design of the battery charging circuit is facilitated, and the parts such as the voltage boost circuit are provided. The number can be reduced.

【0025】また、基準電圧VREF1より高い電圧ま
での可変範囲の広い基準電圧出力VOUTが発生できる
ので、本発明の基準電圧発生回路は、充電池のセル数が
多い、電圧の高いバッテリへの充電装置にも容易に対応
できる。
Further, since the reference voltage output VOUT having a wide variable range up to the voltage higher than the reference voltage VREF1 can be generated, the reference voltage generating circuit of the present invention can charge a high voltage battery having a large number of rechargeable cells. It can be easily applied to equipment.

【0026】[0026]

【発明の効果】上述の如く、本発明によれば、レベルシ
フト回路1によって基準電圧より高い電圧を発生し、そ
のレベルシフトされた電圧を制御信号PWMのディーテ
ィに応じて積分回路1に供給するようにしたので、基準
電圧出力VOUTの電圧可変範囲は、電源のグランドレ
ベルである0Vから基準電圧VREF1より高い電圧V
2までの広い電圧可変範囲が得られるという有利な効果
が得られる。
As described above, according to the present invention, the level shift circuit 1 generates a voltage higher than the reference voltage, and the level-shifted voltage is supplied to the integrating circuit 1 according to the duty of the control signal PWM. As a result, the variable voltage range of the reference voltage output VOUT is higher than the reference voltage VREF1 from 0V which is the ground level of the power supply.
The advantageous effect that a wide voltage variable range of up to 2 can be obtained is obtained.

【0027】また、制御信号PWMの信号レベルを基準
電圧VREF2と比較するコンパレータ3を設けたの
で、基準電圧出力VOUTの電圧制御を行うトランジス
タTR2のオンオフ動作を安定して行えるので、制御信
号PWMの信号レベルが変動しても、安定した基準電圧
出力VOUTが得られるという有利な効果が得られる。
Further, since the comparator 3 for comparing the signal level of the control signal PWM with the reference voltage VREF2 is provided, the on / off operation of the transistor TR2 for controlling the voltage of the reference voltage output VOUT can be stably performed. Even if the signal level fluctuates, the advantageous effect that the stable reference voltage output VOUT is obtained can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の基準電圧発生回路の構成を示す図であ
る。
FIG. 1 is a diagram showing a configuration of a reference voltage generation circuit of the present invention.

【図2】従来の基準電圧発生回路の構成を示す図であ
る。
FIG. 2 is a diagram showing a configuration of a conventional reference voltage generating circuit.

【図3】制御信号PWMのデューティと積分回路側の出
力電圧との電圧特性を説明する図である。
FIG. 3 is a diagram illustrating voltage characteristics of a duty of a control signal PWM and an output voltage on the integrating circuit side.

【符号の説明】 1 積分回路 2 電圧レベルシフト回路 3 コンパレータ[Explanation of symbols] 1 integrating circuit 2 Voltage level shift circuit 3 comparator

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の基準電圧を該第1の基準電圧より
高い電源電圧を用いて所定の電圧に電圧変換するレベル
シフト回路と、 第2の基準電圧と制御信号とを比較する比較手段と、 前記比較手段の出力に応じて前記レベルシフト回路の出
力電圧を導通又は遮断するスイッチ素子と、 を備え、 前記スイッチ素子によって制御されて出力されるレベル
シフトの出力を平滑する平滑手段とから成ることを特徴
とする基準電圧発生回路。
1. A level shift circuit for converting a first reference voltage into a predetermined voltage by using a power supply voltage higher than the first reference voltage, and a comparison means for comparing the second reference voltage with a control signal. And a switch element that conducts or blocks the output voltage of the level shift circuit according to the output of the comparison means, and a smoothing means that smoothes an output of the level shift that is controlled and output by the switch element. A reference voltage generating circuit characterized by being formed.
【請求項2】 前記制御信号はパルス幅変調信号である
ことを特徴とする請求項1記載の基準電圧発生回路。
2. The reference voltage generating circuit according to claim 1, wherein the control signal is a pulse width modulation signal.
【請求項3】 請求項1又は2記載の基準電圧発生回路
を用いてバッテリを充電することを特徴とするバッテリ
充電回路。
3. A battery charging circuit, characterized in that a battery is charged by using the reference voltage generating circuit according to claim 1.
JP2002078428A 2002-03-20 2002-03-20 Reference voltage generating circuit and battery charging circuit employing it Pending JP2003284334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002078428A JP2003284334A (en) 2002-03-20 2002-03-20 Reference voltage generating circuit and battery charging circuit employing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002078428A JP2003284334A (en) 2002-03-20 2002-03-20 Reference voltage generating circuit and battery charging circuit employing it

Publications (1)

Publication Number Publication Date
JP2003284334A true JP2003284334A (en) 2003-10-03

Family

ID=29228376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002078428A Pending JP2003284334A (en) 2002-03-20 2002-03-20 Reference voltage generating circuit and battery charging circuit employing it

Country Status (1)

Country Link
JP (1) JP2003284334A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014408A (en) * 2004-06-22 2006-01-12 Fuji Xerox Co Ltd Reference voltage generating circuit and power supply employing it
EP2175542A2 (en) 2008-10-07 2010-04-14 Makita Corporation Charging apparatus
CN102447380A (en) * 2010-10-12 2012-05-09 Ad技术有限公司 Soft start circuit for power supplies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191571A (en) * 1996-01-05 1997-07-22 Hitachi Ltd Power supply circuit device
JPH09247930A (en) * 1996-03-07 1997-09-19 Sony Corp Stabilizing power supply circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191571A (en) * 1996-01-05 1997-07-22 Hitachi Ltd Power supply circuit device
JPH09247930A (en) * 1996-03-07 1997-09-19 Sony Corp Stabilizing power supply circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014408A (en) * 2004-06-22 2006-01-12 Fuji Xerox Co Ltd Reference voltage generating circuit and power supply employing it
JP4534621B2 (en) * 2004-06-22 2010-09-01 富士ゼロックス株式会社 Reference voltage generation circuit and power supply device using the same
EP2175542A2 (en) 2008-10-07 2010-04-14 Makita Corporation Charging apparatus
JP2010093925A (en) * 2008-10-07 2010-04-22 Makita Corp Charging apparatus
EP2175542A3 (en) * 2008-10-07 2012-03-28 Makita Corporation Charging apparatus
CN102447380A (en) * 2010-10-12 2012-05-09 Ad技术有限公司 Soft start circuit for power supplies
CN102447380B (en) * 2010-10-12 2014-08-20 Ad技术有限公司 Soft start circuit for power supplies

Similar Documents

Publication Publication Date Title
US7522432B2 (en) Switching regulator and control circuit and method used therein
US7403049B2 (en) Triangular wave generation circuit
JP4837408B2 (en) DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter
JP5287191B2 (en) Hysteresis switching regulator and operation control method thereof
US5818207A (en) Three-pin buck converter and four-pin power amplifier having closed loop output voltage control
US8044642B2 (en) Power supply device capable of stably supplying output voltage with increased responsiveness
US20060049815A1 (en) Current feed-through adaptive voltage position control for a voltage regulator
JP2007252116A (en) Pulse charger
JP4791762B2 (en) Switching regulator control circuit, power supply device using the same, and electronic equipment
US20090066293A1 (en) Voltage comparison circuit
JP2946091B2 (en) Switching regulator
US9362822B2 (en) Average load current detector for a multi-mode switching converter
KR101073595B1 (en) Power circuit, power control circuit and power control method
JP5029056B2 (en) Detection circuit and power supply system
US7400120B2 (en) Constant voltage control device
US9035599B2 (en) Charge control circuit, charge circuit, and mobile electronic device
JP2008136285A (en) Constant-voltage constant-current power supply
JP2008178257A (en) Control circuit for switching regulator, switching regulator utilizing the same, and electronic equipment
JP3478890B2 (en) DC / DC converter for generating multiple signals
JP2003284334A (en) Reference voltage generating circuit and battery charging circuit employing it
US20120032659A1 (en) Power supply device
JP2005039997A (en) Circuit for controlling electric power
JP2006129630A (en) Power supply device and portable device
JP3499744B2 (en) Electronic device charging circuit
JPH0956082A (en) Battery charger

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219