JP2005216960A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2005216960A
JP2005216960A JP2004018823A JP2004018823A JP2005216960A JP 2005216960 A JP2005216960 A JP 2005216960A JP 2004018823 A JP2004018823 A JP 2004018823A JP 2004018823 A JP2004018823 A JP 2004018823A JP 2005216960 A JP2005216960 A JP 2005216960A
Authority
JP
Japan
Prior art keywords
film
resist pattern
resist
pattern
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004018823A
Other languages
Japanese (ja)
Other versions
JP3802900B2 (en
Inventor
Yoshiaki Kuwabara
義明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004018823A priority Critical patent/JP3802900B2/en
Publication of JP2005216960A publication Critical patent/JP2005216960A/en
Application granted granted Critical
Publication of JP3802900B2 publication Critical patent/JP3802900B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pattern forming method for forming a pattern having a highly precise size on a film containing nitrogen. <P>SOLUTION: The resist pattern forming method includes a coat forming process, a thin film forming process, and a resist pattern forming process. In the coat forming process, a coat containing nitrogen is formed on a board. In the thin film forming process, the coat is subjected to a plasma process to form a thin film on the coat. In the resist pattern forming process, a resist pattern is formed on the thin film formed by the plasma process. The thin film does not react with the resist pattern. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、パターンの形成方法に関し、より特定的には、基板上にパターンを形成する方法に関する。   The present invention relates to a pattern forming method, and more particularly to a method for forming a pattern on a substrate.

多機能・高性能なLSIを実現するには、微細なパターンを形成する高集積化技術が必須である。より先端的な設計基準を可能にし、LSIの高集積化を推進してきた微細化技術の中心が、フォトリソグラフィー技術である。フォトリソグラフィー技術は、材料膜に回路パターンを形成するものであり、具体的には、フォトレジスト膜を被加工材料膜上に形成し、パターン露光した後、現像工程を経てレジストパターンを形成する。   In order to realize a multifunctional and high-performance LSI, a high integration technique for forming a fine pattern is essential. Photolithography technology is the center of miniaturization technology that has enabled more advanced design standards and promoted higher integration of LSIs. Photolithographic technology forms a circuit pattern on a material film. Specifically, a photoresist film is formed on a material film to be processed, and after pattern exposure, a resist pattern is formed through a development process.

また、近年、露光光の短波長化が進み、露光光の主流は、KrFエキシマレーザ光(波長248nm)から、ArFエキシマレーザ光(波長193nm)に代わりつつある。短波長の露光光で露光することによって、レジストの解像力を向上させることができる。しかし、ArFエキシマレーザ光による露光においても、製品を量産するためには、技術的に克服すべき課題が多く存在する。例えば、短波長光による露光では、レジスト材料として化学増幅レジストが用いられる。化学増幅レジストは、レジストによる光吸収が少なく、高感度であるという特徴を有している。   In recent years, the wavelength of exposure light has been shortened, and the mainstream of exposure light is changing from KrF excimer laser light (wavelength 248 nm) to ArF excimer laser light (wavelength 193 nm). By exposing with exposure light having a short wavelength, the resolution of the resist can be improved. However, even with exposure using ArF excimer laser light, there are many technical problems to be overcome in order to mass-produce products. For example, in the exposure with short wavelength light, a chemically amplified resist is used as a resist material. The chemically amplified resist has a feature that it has high light sensitivity with little light absorption by the resist.

以下、従来のフォトリソグラフィー法による半導体装置のパターン形成方法について説明する(非特許文献1)。ここで、図3A〜Dは、従来のパターン形成方法における各工程での半導体装置の断面図を示している。まず、半導体装置の表面上に絶縁膜31を形成する(図示せず)。絶縁膜31は、例えばシリコン酸化膜であって、例えば、プラズマCVD(Chemical Vapor Deposition)法によって形成される。次に、図3Aに示すように、絶縁膜31上にTiN膜33を形成する。TiN膜33は、例えば、プラズマCVD法によって形成される。   Hereinafter, a conventional method for forming a pattern of a semiconductor device by photolithography will be described (Non-Patent Document 1). Here, FIGS. 3A to 3D are cross-sectional views of the semiconductor device at each step in the conventional pattern forming method. First, the insulating film 31 is formed on the surface of the semiconductor device (not shown). The insulating film 31 is a silicon oxide film, for example, and is formed by, for example, a plasma CVD (Chemical Vapor Deposition) method. Next, as illustrated in FIG. 3A, a TiN film 33 is formed on the insulating film 31. The TiN film 33 is formed by, for example, a plasma CVD method.

次に、図3Bに示すように、TiN膜33上に、レジスト膜37を形成する。レジスト膜37の材料は、典型的には、化学増幅型レジストである。その後、図3Cに示すように、レジスト膜37対してエキシマレーザで露光し、現像処理を行うことによって、レジストパターンを形成する。   Next, as illustrated in FIG. 3B, a resist film 37 is formed on the TiN film 33. The material of the resist film 37 is typically a chemically amplified resist. Thereafter, as shown in FIG. 3C, the resist film 37 is exposed to an excimer laser and developed to form a resist pattern.

そして、図3Dに示すように、レジストパターンをマスクとしてTiN膜33をエッチングし、配線パターンを形成する。以上のように、図3A〜Dに示す工程を経て、エッチングによるTiN膜33のパターン形成が完了する。
丹呉浩侑、半導体工学シリーズ9 半導体プロセス技術、培風館、1998年11月、P.97
Then, as shown in FIG. 3D, the TiN film 33 is etched using the resist pattern as a mask to form a wiring pattern. As described above, the pattern formation of the TiN film 33 by etching is completed through the steps shown in FIGS.
Kang Tan Wu, Semiconductor Engineering Series 9 Semiconductor Process Technology, Baifukan, November 1998, P.C. 97

プラズマCVD法を用いてTiN膜33を形成する場合、反応ガスとして、一般的には塩化チタン(TiCl4)とアンモニア(NH3)とを用いる。しかしながら、アンモニアを塩化チタンで窒化することによって形成されたTiN膜33の膜中には、窒素が含まれる。TiN膜33に含まれる窒素は、ポジ型化学増幅型レジストの露光時にレジスト内部に発生する酸をトラップして中和するため、レジストが現像液に溶解しにくくなる。従って、レジストパターンの形成時に、レジストパターンに形状異常が発生するという問題がある。 When the TiN film 33 is formed using the plasma CVD method, titanium chloride (TiCl 4 ) and ammonia (NH 3 ) are generally used as reaction gases. However, the TiN film 33 formed by nitriding ammonia with titanium chloride contains nitrogen. Nitrogen contained in the TiN film 33 traps and neutralizes the acid generated in the resist during exposure of the positive chemically amplified resist, so that the resist is difficult to dissolve in the developer. Accordingly, there is a problem that a shape abnormality occurs in the resist pattern when the resist pattern is formed.

具体的には、図3Cに示すように、現像時にレジストが全て溶解せずに溶け残る、いわゆるレジストパターンの裾引き39が発生する。レジストパターンに裾引き39が発生すると、図3Dに示すように、レジストパターンをマスクとしたTiN膜33のエッチング時のパターン寸法にばらつきが生じる。従って、パターン精度が低下し、所望の寸法を有するパターンを形成することができない。なお、レジストパターンの形成異常は、TiN膜だけでなく、TiN膜以外の窒素成分を含む膜においても生じうる。   Specifically, as shown in FIG. 3C, a so-called resist pattern tailing 39 is generated, in which the resist does not completely dissolve but remains undissolved during development. When the skirt 39 is generated in the resist pattern, as shown in FIG. 3D, variations occur in the pattern dimensions during etching of the TiN film 33 using the resist pattern as a mask. Therefore, the pattern accuracy is lowered and a pattern having a desired dimension cannot be formed. Note that the resist pattern formation abnormality may occur not only in the TiN film but also in a film containing a nitrogen component other than the TiN film.

それゆえに、本発明の目的は、窒素を含む膜に寸歩精度の高いパターンを形成することができるパターン形成方法を提供することである。   Therefore, an object of the present invention is to provide a pattern forming method capable of forming a pattern with high step accuracy on a film containing nitrogen.

本発明は、レジストパターン形成方法であって、被膜形成工程と、薄膜形成工程と、レジストパターン形成工程とを備える。被膜形成工程において、基板上に窒素を含む被膜を生成する。薄膜形成工程において、被膜に対して、プラズマ処理を行い、薄膜を形成する。レジストパターン形成工程において、プラズマ処理された薄膜上にレジストパターンを形成する。薄膜はレジストパターンに対して非反応性である。   The present invention is a resist pattern forming method, and includes a film forming step, a thin film forming step, and a resist pattern forming step. In the film forming step, a film containing nitrogen is generated on the substrate. In the thin film forming step, plasma treatment is performed on the coating to form a thin film. In the resist pattern forming step, a resist pattern is formed on the plasma-treated thin film. The thin film is non-reactive with the resist pattern.

また、レジストパターン形成方法は、プラズマ処理工程の直前に、スパッタリング処理工程をさらに備えていてもよい。スパッタリング処理工程は、不活性ガスでスパッタリング処理を行う。   The resist pattern forming method may further include a sputtering process step immediately before the plasma process step. In the sputtering process, sputtering is performed with an inert gas.

プラズマ処理は、酸素を含むガスを用いて行われてもよく、また、フロロカーボンを含むガスを用いて行われてもよい。   The plasma treatment may be performed using a gas containing oxygen, or may be performed using a gas containing fluorocarbon.

また、本発明はレジストパターン形成方法のみならず、パターン形成方法についても向けられている。パターン形成方法は、被膜形成工程と、薄膜形成工程と、レジストパターン形成工程と、エッチング工程と、レジストパターン除去工程と、薄膜除去工程とを備える。被膜形成工程において、基板上に窒素を含む被膜を生成する。薄膜形成工程において、被膜に対して、プラズマ処理を行い、薄膜を形成する。レジストパターン形成工程において、プラズマ処理された薄膜上にレジストパターンを形成する。エッチング工程において、レジストパターンをマスクとして被膜をエッチングする。レジストパターン除去工程において、レジストパターンを除去する。薄膜除去工程において、薄膜を除去する。   Further, the present invention is directed not only to a resist pattern forming method but also to a pattern forming method. The pattern forming method includes a film forming process, a thin film forming process, a resist pattern forming process, an etching process, a resist pattern removing process, and a thin film removing process. In the film forming step, a film containing nitrogen is generated on the substrate. In the thin film forming step, plasma treatment is performed on the coating to form a thin film. In the resist pattern forming step, a resist pattern is formed on the plasma-treated thin film. In the etching step, the film is etched using the resist pattern as a mask. In the resist pattern removing step, the resist pattern is removed. In the thin film removal step, the thin film is removed.

本発明に係るレジストパターン形成方法は、窒素を含む被膜上にプラズマ処理を行い、レジスト膜に対して非反応性の薄膜を形成する。従って、被膜に含まれる窒素成分が表面に露出することを防止することができる。これにより、レジスト膜に露光によって発生する酸との中和反応を防止し、いわゆるレジストパターンの裾引きの発生を防止することができる。   In the resist pattern forming method according to the present invention, a plasma treatment is performed on a film containing nitrogen to form a thin film that is non-reactive with respect to the resist film. Therefore, it is possible to prevent the nitrogen component contained in the coating from being exposed to the surface. Thereby, the neutralization reaction with the acid generated by exposure to the resist film can be prevented, and the occurrence of so-called resist pattern tailing can be prevented.

また、被膜が塩素を含む場合、プラズマ処理を行うことによって、塩素が被膜の表面に露出することを防止できる。これにより、塩素と大気中のアンモニアとの反応物である塩化アンモニウムの生成を防止することができる。   Moreover, when a film contains chlorine, it can prevent that chlorine is exposed to the surface of a film by performing plasma treatment. Thereby, the production | generation of ammonium chloride which is a reaction material of chlorine and ammonia in air | atmosphere can be prevented.

さらに、スパッタリング処理を行うこととすれば、被膜上にすでに塩化アンモニウムが析出している場合においても、塩化アンモニウムを除去することができる。   Furthermore, if sputtering treatment is performed, ammonium chloride can be removed even when ammonium chloride is already deposited on the coating.

また、パターン形成方法において、薄膜除去工程を備えることとすれば、清浄な表面を有する被膜のパターンを形成することができる。また、薄膜を除去することにより、OH基が存在することによるトランジスタ特性の劣化を防止することができる。   Further, in the pattern forming method, if a thin film removing step is provided, a pattern of a film having a clean surface can be formed. Further, by removing the thin film, deterioration of transistor characteristics due to the presence of OH groups can be prevented.

以下、本発明の一実施形態に係る半導体装置のパターン形成方法について図面を参照しながら説明する。図1A〜Gは、パターン形成方法における各工程での半導体装置の断面構造を示している。   Hereinafter, a pattern formation method for a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. 1A to 1G show a cross-sectional structure of a semiconductor device at each step in the pattern forming method.

本実施形態に係るレジストパターン形成方法では、まず、半導体基板(図示せず)の表面に絶縁膜11を形成する。半導体基板は、典型的にはSi基板であり、絶縁膜11は、例えばシリコン酸化膜である。次に、図1Aに示すように、絶縁膜11上に、TiN膜13を形成する。当該TiN膜13は、例えば、塩化チタンとアンモニアガスを反応ガスとするプラズマCVD法によって形成される。   In the resist pattern forming method according to this embodiment, first, the insulating film 11 is formed on the surface of a semiconductor substrate (not shown). The semiconductor substrate is typically a Si substrate, and the insulating film 11 is, for example, a silicon oxide film. Next, as illustrated in FIG. 1A, a TiN film 13 is formed on the insulating film 11. The TiN film 13 is formed by, for example, a plasma CVD method using titanium chloride and ammonia gas as reaction gases.

次に、TiN膜13の表面にスパッタリング処理を行う。スパッタリング処理は、例えば2周波電源型のマイクロ波エッチング装置を用いて行われる。エッチング装置でスパッタリング処理を行う場合、チャンバ内に半導体基板を設置し、Arガスを用いてTiN膜13の表面をスパッタリング処理する。エッチング装置の稼働条件は、例えば、バイアスパワーが120W、圧力が5Paである。この稼働条件で13秒間スパッタリング処理を行った場合、TiN膜13の表面が5nm程度除去される。これにより、TiN膜13表面の清浄化およびTiN膜13表面上に残留した膜堆積時の残留塩素成分、TiN膜13中に含有されるN−H結合構造の除去を行うことができる。さらに、スパッタリング処理を行うことによって、TiN膜13の表面に析出する塩化アンモニウムを除去することができる。なお、Arガスに代えて、他の希ガスであるHeガスやNeガス、または他の不活性ガスを用いてスパッタリング処理を行ってもよい。   Next, a sputtering process is performed on the surface of the TiN film 13. The sputtering process is performed using, for example, a dual frequency power supply type microwave etching apparatus. When performing a sputtering process with an etching apparatus, a semiconductor substrate is installed in the chamber, and the surface of the TiN film 13 is subjected to a sputtering process using Ar gas. The operating conditions of the etching apparatus are, for example, a bias power of 120 W and a pressure of 5 Pa. When the sputtering process is performed for 13 seconds under this operating condition, the surface of the TiN film 13 is removed by about 5 nm. As a result, the surface of the TiN film 13 can be cleaned, the residual chlorine component remaining on the surface of the TiN film 13 and the N—H bond structure contained in the TiN film 13 can be removed. Furthermore, ammonium chloride deposited on the surface of the TiN film 13 can be removed by performing a sputtering process. Note that sputtering treatment may be performed using He gas, Ne gas, or other inert gas, which are other rare gases, instead of Ar gas.

その後、図1Bに示すように、スパッタリング処理したTiN膜13の表面に不活性層15を形成する。不活性層15は、酸素プラズマ処理によって形成される。酸素プラズマは、酸素ガスだけでなく、酸素を含むガスを用いて行われてもよい。酸素を含むガスは、例えば、COXガスやHXOガス、SOXガス等の酸化性ガスである。 Thereafter, as shown in FIG. 1B, an inert layer 15 is formed on the surface of the sputtered TiN film 13. The inert layer 15 is formed by oxygen plasma treatment. The oxygen plasma may be performed using not only oxygen gas but also gas containing oxygen. The gas containing oxygen is, for example, an oxidizing gas such as CO X gas, H X O gas, or SO X gas.

酸素プラズマ処理によって、TiN膜13を堆積する際に反応ガスとして用いられるアンモニア(NH3)の水素と、酸素プラズマの酸素とが結合し、OH基が生成される。OH基が高濃度に吸着して不活性層15となる。マイクロ波パワーが2000W、酸素圧力が5Paの稼働条件で5秒間酸素プラズマ処理を行った場合、約2〜3nmの厚みの不活性層15が形成される。なお、スパッタリング処理と酸素プラズマ処理とは同一のチャンバ内で連続的に行うのが望ましい。また、スパッタリング処理を行わずに、酸素プラズマ処理のみを行ってもよい。 By the oxygen plasma treatment, hydrogen of ammonia (NH 3 ) used as a reaction gas when depositing the TiN film 13 and oxygen of oxygen plasma are combined to generate OH groups. The OH group is adsorbed at a high concentration and becomes the inactive layer 15. When oxygen plasma treatment is performed for 5 seconds under an operating condition of microwave power of 2000 W and oxygen pressure of 5 Pa, an inert layer 15 having a thickness of about 2 to 3 nm is formed. Note that it is desirable that the sputtering process and the oxygen plasma process be continuously performed in the same chamber. Further, only the oxygen plasma treatment may be performed without performing the sputtering treatment.

次いで、図1Cに示すように、TiN膜13表面上にレジスト膜17を形成する。レジスト膜17の材料は、例えば化学増幅型KrFレジストであって、当該化学増幅型KrFレジストをスピンコーティングすることによって、レジスト膜17が形成される。   Next, as shown in FIG. 1C, a resist film 17 is formed on the surface of the TiN film 13. The material of the resist film 17 is, for example, a chemically amplified KrF resist, and the resist film 17 is formed by spin coating the chemically amplified KrF resist.

その後、図1Dに示すように、レジスト膜17上にレジストパターンを形成する。レジストパターンは、例えばKrFエキシマレーザステッパを用いて、フォトマスクを介してレジスト膜17に露光することによって形成される。   Thereafter, as shown in FIG. 1D, a resist pattern is formed on the resist film 17. The resist pattern is formed by exposing the resist film 17 through a photomask using, for example, a KrF excimer laser stepper.

レジストパターンの形成後、図1Eに示すように、TiN膜13に対してドライエッチング処理を行い、配線パターンを形成する。ドライエッチングは、例えば平行平板型RIE装置を用いて行われる。平行平板型RIE装置を用いる場合、ドライエッチングの稼働条件は、例えば、Cl2ガスの流量が50sccm、圧力が5Paである。ドライエッチングによって、レジスト膜17でマスクされていないTiN膜13だけでなく、不活性層15も容易にエッチングすることができる。 After the formation of the resist pattern, as shown in FIG. 1E, the TiN film 13 is subjected to a dry etching process to form a wiring pattern. Dry etching is performed using, for example, a parallel plate RIE apparatus. When the parallel plate RIE apparatus is used, the dry etching operation conditions are, for example, a flow rate of Cl 2 gas of 50 sccm and a pressure of 5 Pa. By dry etching, not only the TiN film 13 not masked by the resist film 17 but also the inactive layer 15 can be easily etched.

ドライエッチング後、図1Fに示すように、半導体装置をアッシング処理することにより、レジスト膜17を除去する。その後、図1Gに示すように、基板のウェットエッチングを行う。ウェットエッチング処理は、例えば緩衝フッ酸溶液を用いて行われる。このウェットエッチングによって、図1Eに示す工程で、レジスト膜17に覆われていた不活性膜を除去する。これにより、清浄な表面を有するTiN膜13のパターンを形成することができる。また、不活性膜を除去することにより、OH基が存在することによるトランジスタ特性の劣化を防止することができる。   After the dry etching, as shown in FIG. 1F, the resist film 17 is removed by ashing the semiconductor device. Thereafter, as shown in FIG. 1G, wet etching of the substrate is performed. The wet etching process is performed using, for example, a buffered hydrofluoric acid solution. By this wet etching, the inactive film covered with the resist film 17 is removed in the step shown in FIG. 1E. Thereby, the pattern of the TiN film 13 having a clean surface can be formed. Further, by removing the inactive film, it is possible to prevent deterioration of transistor characteristics due to the presence of OH groups.

図2は、TiN膜13上に形成したレジストパターン寸法のばらつき3σ(σは寸法の標準偏差)の、レジストパターン形成方法に対する依存性を示す図である。縦軸は、レジストパターン寸法のばらつき3σを表し、横軸は、レジストパターンを形成する前に行った処理を表す。TiN膜13上にレジスト膜17を塗布する前に行う前処理の条件を変え、レジストパターンを形成後にレジストパターン寸法を測定することによって、前処理の条件とレジストパターンの寸法のばらつきとの関係を評価した。   FIG. 2 is a diagram showing the dependence of the resist pattern dimension variation 3σ (σ is the standard deviation of dimensions) formed on the TiN film 13 on the resist pattern formation method. The vertical axis represents the resist pattern dimension variation 3σ, and the horizontal axis represents the processing performed before forming the resist pattern. By changing the pretreatment conditions performed before applying the resist film 17 on the TiN film 13 and measuring the resist pattern dimensions after forming the resist pattern, the relationship between the pretreatment conditions and variations in the dimensions of the resist pattern can be obtained. evaluated.

レジスト膜17塗布前の前処理は、前処理なし、酸素プラズマ処理、スパッタリング処理および酸素プラズマ処理の3種類である。前処理なしでレジスト膜17を塗布し、レジストパターンを形成する方法は、従来のフォトリソグラフィー法と同様である。レジストのパターン寸法は、走査型電子線顕微鏡(日立製作所製 S−9220)を用いて測定した。   There are three types of pretreatments before application of the resist film 17: no pretreatment, oxygen plasma treatment, sputtering treatment, and oxygen plasma treatment. The method of applying the resist film 17 without pretreatment and forming a resist pattern is the same as the conventional photolithography method. The resist pattern dimensions were measured using a scanning electron microscope (S-9220, manufactured by Hitachi, Ltd.).

その結果、従来の方法でパターンを形成した場合、寸法ばらつき3σは、18.5であった。スパッタリング処理を行わず、酸素プラズマ処理を行った後にパターンを形成した場合、寸法ばらつき3σは、8.7であった。また、Arスパッタリング処理および酸素プラズマ処理を行った後にパターン形成した場合、寸法ばらつき3σは、5.3であった。   As a result, when the pattern was formed by the conventional method, the dimensional variation 3σ was 18.5. When the pattern was formed after performing the oxygen plasma treatment without performing the sputtering treatment, the dimensional variation 3σ was 8.7. When pattern formation was performed after Ar sputtering treatment and oxygen plasma treatment, the dimensional variation 3σ was 5.3.

以上の結果から、寸法精度は、従来の方法でパターンを形成する場合と比較し、酸素プラズマ処理を行うことによって約2倍に高まり、酸素プラズマ処理とスパッタリング処理とを併用することによって3倍程度まで高まることが分かった。   From the above results, the dimensional accuracy is increased about twice as much by performing oxygen plasma treatment as compared with the case where the pattern is formed by the conventional method, and about three times by combining oxygen plasma treatment and sputtering treatment. It was found that it would increase.

以上のように、本実施形態によれば、表面がプラズマCVD法により形成されたTiN膜13のような活性化した表面をもつ膜に対して、レジスト形成前に、スパッタリング処理を行うことによって、膜形成時の残留塩素成分やN−H結合構造を除去する。これにより、半導体基板の汚染の原因となる塩化アンモニウムの析出を防止することができる。   As described above, according to the present embodiment, sputtering is performed on a film having an activated surface such as the TiN film 13 having a surface formed by a plasma CVD method before resist formation. Residual chlorine component and N—H bond structure at the time of film formation are removed. Thereby, precipitation of ammonium chloride that causes contamination of the semiconductor substrate can be prevented.

また、酸素プラズマ処理を行って不活性層15を形成することにより、TiN膜13中に含有するN−H結合、残留塩素成分の表面への露出を防止する。これにより、レジスト膜17への露光によって発生する酸との中和反応を防止し、いわゆるレジストパターンの裾引きの発生を防止することができる。従って、図1Dに示すように、良好な断面形状を持ち、かつ寸法精度の高いパターンを形成することができる。   Further, the inert plasma layer 15 is formed by performing oxygen plasma treatment, thereby preventing the N—H bonds and residual chlorine components contained in the TiN film 13 from being exposed to the surface. Thereby, the neutralization reaction with the acid generated by the exposure of the resist film 17 can be prevented, and the occurrence of so-called resist pattern tailing can be prevented. Therefore, as shown in FIG. 1D, a pattern having a good cross-sectional shape and high dimensional accuracy can be formed.

さらに、すでにTiN膜13の表面に塩化アンモニウムが析出している場合においても、スパッタリング処理によって、析出した塩化アンモニウムを除去することができる。以下、スパッタリング処理による塩化アンモニウムの除去について説明する。   Furthermore, even when ammonium chloride is already deposited on the surface of the TiN film 13, the deposited ammonium chloride can be removed by the sputtering process. Hereinafter, the removal of ammonium chloride by the sputtering process will be described.

CVD法によって形成されたTiN表面には、TiN膜33形成時の残留塩素成分が存在する。この残留塩素成分は、大気中のアンモニア成分と反応するため、TiN膜33の表面には、塩化アンモニウムが析出する。塩化アンモニウムは蒸気圧が低く、気化しにくいため、TiN膜33上に析出した塩化アンモニウムは、半導体基板への汚染やパーティクルの原因となる。   A residual chlorine component at the time of forming the TiN film 33 exists on the TiN surface formed by the CVD method. Since this residual chlorine component reacts with the ammonia component in the atmosphere, ammonium chloride is deposited on the surface of the TiN film 33. Since ammonium chloride has a low vapor pressure and is difficult to vaporize, the ammonium chloride deposited on the TiN film 33 causes contamination of the semiconductor substrate and particles.

しかしながら、本実施形態によれば、スパッタリング処理を行うことによって、塩化アンモニウムは除去される。従って、塩化アンモニウムの析出が原因となって生じる基板の汚染やパーティクルの発生を防止することができる。   However, according to this embodiment, ammonium chloride is removed by performing the sputtering process. Therefore, it is possible to prevent the substrate from being contaminated and the generation of particles caused by the precipitation of ammonium chloride.

なお、本実施形態において、レジスト膜17は、TiN膜13上に形成される。ここで、被膜は、窒素成分を含む膜であればTiN膜以外の膜であってもよい。窒素成分を含む膜は、例えば、SiN膜である。この場合においても、レジストパターンの形状異常、つまりレジストパターンの裾引きを防止することができる。   In the present embodiment, the resist film 17 is formed on the TiN film 13. Here, the film may be a film other than the TiN film as long as it includes a nitrogen component. The film containing a nitrogen component is, for example, a SiN film. Even in this case, it is possible to prevent the resist pattern from being abnormal, that is, resist pattern tailing.

なお、本実施形態において、不活性層15は、酸素プラズマ処理によってTiN膜13上に形成されるが、不活性層15の代わりにフロロカーボン系の重合膜を形成してもよい。以下、フロロカーボン系の重合膜の形成方法について説明する。   In this embodiment, the inert layer 15 is formed on the TiN film 13 by oxygen plasma treatment, but a fluorocarbon polymer film may be formed instead of the inert layer 15. Hereinafter, a method for forming a fluorocarbon polymer film will be described.

フロロカーボン系の重合膜は、例えば、2周波電源型のマイクロ波エッチング装置で、CHF3ガスを用いて形成される。周波電源型のマイクロ波エッチング装置でフロロカーボン重合膜を形成する場合、チャンバ内に基板を設置し、CHF3ガスをチャンバ内に導入して放電する。マイクロ波パワー2000W、圧力70Paの稼働条件で10秒間放電した場合、約1〜3nmの厚さの重合膜が形成される。重合膜の形成後、TiN膜13表面上にKrFレジストをスピンコーティングして、レジスト膜17を形成する。以下のレジストパターンを形成し、エッチングする方法は、本実施形態で説明した方法とほぼ同様であるが、アッシング処理によって、レジストと共に重合膜も除去されるため、ウエットエッチング処理は不要である。なお、フロロカーボン重合膜の形成の前に、スパッタ処理を行ってもよい。 The fluorocarbon-based polymer film is formed using, for example, a CHF 3 gas in a dual frequency power source type microwave etching apparatus. When forming a fluorocarbon polymer film with a frequency power source type microwave etching apparatus, a substrate is placed in the chamber, and CHF 3 gas is introduced into the chamber and discharged. When discharged for 10 seconds under operating conditions of microwave power 2000 W and pressure 70 Pa, a polymer film having a thickness of about 1 to 3 nm is formed. After the formation of the polymer film, a KrF resist is spin-coated on the surface of the TiN film 13 to form a resist film 17. The method of forming and etching the following resist pattern is almost the same as the method described in this embodiment, but the wet etching process is unnecessary because the polymer film is removed together with the resist by the ashing process. Sputtering may be performed before the formation of the fluorocarbon polymer film.

フロロカーボン膜は、一般的に、基板を汚染する原因となることが知られている。しかしながら、アッシング処理によって、フロロカーボン重合膜を除去することができるため、基板を汚染する問題はない。   Fluorocarbon films are generally known to cause contamination of substrates. However, since the fluorocarbon polymer film can be removed by ashing, there is no problem of contaminating the substrate.

以上のように、フロロカーボン重合膜がTiN膜13表面を被覆することによって、TiN膜13内部に存在する残留塩素成分やN−H結合構造がTiN膜13の表面に露出することを防止する。これにより、レジスト膜17を形成し、レジストパターンを形成した場合においても、アンモニア等によるレジスト現像への悪影響を防止し、高い寸法精度でレジストパターンを形成することができる。   As described above, the fluorocarbon polymer film covers the surface of the TiN film 13, thereby preventing residual chlorine components and N—H bond structures existing in the TiN film 13 from being exposed on the surface of the TiN film 13. Thereby, even when the resist film 17 is formed and the resist pattern is formed, it is possible to prevent the adverse effect on the resist development due to ammonia or the like, and to form the resist pattern with high dimensional accuracy.

この方法によれば、本実施形態と同様に、レジストパターンの寸法精度の向上という効果が得られる。さらに、ウェットエッチング処理が不要であるため、より低い製造コストで半導体装置を製造することができる。   According to this method, the effect of improving the dimensional accuracy of the resist pattern can be obtained as in the present embodiment. Furthermore, since the wet etching process is unnecessary, the semiconductor device can be manufactured at a lower manufacturing cost.

本発明は、窒素を含む膜に寸歩精度の高いパターンを形成することができるパターン形成方法等として有用である。   INDUSTRIAL APPLICATION This invention is useful as a pattern formation method etc. which can form a pattern with a high step accuracy in the film | membrane containing nitrogen.

本発明の一実施形態に係るパターン形成方法において、絶縁膜が形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when an insulating film is formed in the pattern formation method which concerns on one Embodiment of this invention 本発明の一実施形態に係るパターン形成方法において、不活性層が形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when an inactive layer is formed in the pattern formation method which concerns on one Embodiment of this invention 本発明の一実施形態に係るパターン形成方法において、レジスト膜が形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when a resist film is formed in the pattern formation method which concerns on one Embodiment of this invention 本発明の一実施形態に係るパターン形成方法において、レジストパターンが形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when a resist pattern is formed in the pattern formation method which concerns on one Embodiment of this invention 本発明の一実施形態に係るパターン形成方法において、配線パターンが形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when a wiring pattern is formed in the pattern formation method which concerns on one Embodiment of this invention 本発明の一実施形態に係るパターン形成方法において、レジスト膜が除去されるときの半導体装置の断面図Sectional drawing of a semiconductor device when a resist film is removed in the pattern formation method which concerns on one Embodiment of this invention 本発明の一実施形態に係るパターン形成方法において、不活性層が除去されるときの半導体装置の断面図Sectional drawing of a semiconductor device when an inactive layer is removed in the pattern formation method which concerns on one Embodiment of this invention 本発明の一実施形態に係るパターン形成方法において、レジストパターンの寸法ばらつきを示す図The figure which shows the dimension variation of a resist pattern in the pattern formation method which concerns on one Embodiment of this invention. 従来のパターン形成方法において、絶縁膜が形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when an insulating film is formed in the conventional pattern formation method 従来のパターン形成方法において、レジスト膜が形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when a resist film is formed in the conventional pattern formation method 従来のパターン形成方法において、レジストパターンが形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when a resist pattern is formed in the conventional pattern formation method 従来のパターン形成方法において、配線パターンが形成されるときの半導体装置の断面図Sectional drawing of a semiconductor device when a wiring pattern is formed in a conventional pattern formation method

符号の説明Explanation of symbols

11、31 絶縁膜
13、33 TiN膜
15 不活性層
17、37 レジスト膜
19 レジストパターンの裾引き
11, 31 Insulating film 13, 33 TiN film 15 Inactive layer 17, 37 Resist film 19 Footing of resist pattern

Claims (8)

基板上に窒素を含む被膜を生成する被膜形成工程と、
前記被膜に対して、プラズマ処理を行い、薄膜を形成する薄膜形成工程と、
前記プラズマ処理された薄膜上にレジストパターンを形成するレジストパターン形成工程とを備え、
前記薄膜は前記レジストパターンに対して非反応性である、レジストパターン形成方法。
A film forming step of generating a film containing nitrogen on the substrate;
A thin film forming step of performing a plasma treatment on the coating to form a thin film;
A resist pattern forming step of forming a resist pattern on the plasma-treated thin film,
The method for forming a resist pattern, wherein the thin film is non-reactive with the resist pattern.
前記プラズマ処理工程の直前に、不活性ガスでスパッタリング処理を行うスパッタリング処理工程をさらに備える、請求項1に記載のレジストパターン形成方法。   The resist pattern forming method according to claim 1, further comprising a sputtering treatment step of performing a sputtering treatment with an inert gas immediately before the plasma treatment step. 前記被膜は、塩素を含む膜であることを特徴とする、請求項2に記載のレジストパターン形成方法。   The resist pattern forming method according to claim 2, wherein the film is a film containing chlorine. 前記プラズマ処理は、酸素を含むガスを用いて行われる、請求項1に記載のレジストパターン形成方法。   The resist pattern forming method according to claim 1, wherein the plasma treatment is performed using a gas containing oxygen. 前記被膜は、金属元素を含む膜であることを特徴とする、請求項1に記載のレジストパターン形成方法。   The resist pattern forming method according to claim 1, wherein the coating is a film containing a metal element. 前記プラズマ処理は、フロロカーボンを含むガスを用いて行われる、請求項5に記載のパターン形成方法。   The pattern forming method according to claim 5, wherein the plasma treatment is performed using a gas containing a fluorocarbon. 前記被膜は、チタンナイトライド膜であることを特徴とする、請求項1に記載のパターン形成方法。   The pattern forming method according to claim 1, wherein the coating is a titanium nitride film. 基板上に窒素を含む被膜を生成する被膜形成工程と、
前記被膜に対して、プラズマ処理を行い、薄膜を形成する薄膜形成工程と、
前記プラズマ処理された薄膜上にレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして前記被膜をエッチングするエッチング工程と、
前記レジストパターンを除去するレジストパターン除去工程と、
前記薄膜を除去する薄膜除去工程とを備える、パターン形成方法。

A film forming step of generating a film containing nitrogen on the substrate;
A thin film forming step of performing a plasma treatment on the coating to form a thin film;
Forming a resist pattern on the plasma-treated thin film; and
An etching step of etching the film using the resist pattern as a mask;
A resist pattern removing step for removing the resist pattern;
A pattern formation method comprising: a thin film removal step of removing the thin film.

JP2004018823A 2004-01-27 2004-01-27 Resist pattern forming method and semiconductor device manufacturing method Expired - Fee Related JP3802900B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004018823A JP3802900B2 (en) 2004-01-27 2004-01-27 Resist pattern forming method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018823A JP3802900B2 (en) 2004-01-27 2004-01-27 Resist pattern forming method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2005216960A true JP2005216960A (en) 2005-08-11
JP3802900B2 JP3802900B2 (en) 2006-07-26

Family

ID=34903222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018823A Expired - Fee Related JP3802900B2 (en) 2004-01-27 2004-01-27 Resist pattern forming method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3802900B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117215153A (en) * 2023-11-09 2023-12-12 粤芯半导体技术股份有限公司 Photoresist coating method and device for wafer, electronic equipment and storage medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117215153A (en) * 2023-11-09 2023-12-12 粤芯半导体技术股份有限公司 Photoresist coating method and device for wafer, electronic equipment and storage medium
CN117215153B (en) * 2023-11-09 2024-02-27 粤芯半导体技术股份有限公司 Photoresist coating method and device for wafer, electronic equipment and storage medium

Also Published As

Publication number Publication date
JP3802900B2 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
US6720132B2 (en) Bi-layer photoresist dry development and reactive ion etch method
US7067235B2 (en) Bi-layer photoresist dry development and reactive ion etch method
KR101134327B1 (en) Line edge roughness reduction for trench etch
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
JP2002110510A (en) Pattern forming method
US20220004105A1 (en) Dry develop process of photoresist
KR100293975B1 (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
KR20200021897A (en) Method for forming mask
US6303477B1 (en) Removal of organic anti-reflection coatings in integrated circuits
US6787455B2 (en) Bi-layer photoresist method for forming high resolution semiconductor features
KR20030062200A (en) Method for forming a resist pattern
JP2002023390A (en) Method for forming photosensitive film pattern of semiconductor device
US20070161255A1 (en) Method for etching with hardmask
JP3802900B2 (en) Resist pattern forming method and semiconductor device manufacturing method
JP2005123314A (en) Pattern forming method
JPH08236506A (en) Manufacture of semiconductor device
KR100790564B1 (en) Method for forming the phase shifting mask
CN117096102B (en) Method for etching through hole by dry method
KR100418121B1 (en) Method For Fabricating Semiconductor Devices
KR100752172B1 (en) Method for Forming of Contact Hole
JP2000077386A (en) Pattern formation method
KR100312985B1 (en) method for fabricating semiconductor device
JPH07106310A (en) Dry etching method
KR100876873B1 (en) Method for forming conductive pattern of semiconductor device
KR20050064265A (en) Method of patterning insulating layer for semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060428

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees