JP2005208604A - Light-emitting device and electronic equipment using the same - Google Patents
Light-emitting device and electronic equipment using the same Download PDFInfo
- Publication number
- JP2005208604A JP2005208604A JP2004367188A JP2004367188A JP2005208604A JP 2005208604 A JP2005208604 A JP 2005208604A JP 2004367188 A JP2004367188 A JP 2004367188A JP 2004367188 A JP2004367188 A JP 2004367188A JP 2005208604 A JP2005208604 A JP 2005208604A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- switch
- end connected
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 61
- 239000011159 matrix material Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 74
- 239000010409 thin film Substances 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 129
- 239000010408 film Substances 0.000 description 70
- 239000000758 substrate Substances 0.000 description 56
- 239000004065 semiconductor Substances 0.000 description 39
- 239000000463 material Substances 0.000 description 32
- 239000003990 capacitor Substances 0.000 description 28
- 239000000203 mixture Substances 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- 239000002245 particle Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 239000000872 buffer Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 239000007789 gas Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000004332 silver Substances 0.000 description 10
- 239000002904 solvent Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000011368 organic material Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 238000001035 drying Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 125000001424 substituent group Chemical group 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- -1 silver halide Chemical class 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 125000000217 alkyl group Chemical group 0.000 description 3
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000001699 photocatalysis Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000003570 air Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- QDWJUBJKEHXSMT-UHFFFAOYSA-N boranylidynenickel Chemical compound [Ni]#B QDWJUBJKEHXSMT-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 235000019441 ethanol Nutrition 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- MFSSHRCJKRDIOL-UHFFFAOYSA-N 2-(2-fluorophenoxy)-4-(2-methylpyrazol-3-yl)benzamide Chemical compound CN1C(=CC=N1)C2=CC(=C(C=C2)C(=O)N)OC3=CC=CC=C3F MFSSHRCJKRDIOL-UHFFFAOYSA-N 0.000 description 1
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- 102100027206 CD2 antigen cytoplasmic tail-binding protein 2 Human genes 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000914505 Homo sapiens CD2 antigen cytoplasmic tail-binding protein 2 Proteins 0.000 description 1
- 101000922137 Homo sapiens Peripheral plasma membrane protein CASK Proteins 0.000 description 1
- 101000708215 Homo sapiens Ras and Rab interactor 1 Proteins 0.000 description 1
- 101000708222 Homo sapiens Ras and Rab interactor 2 Proteins 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 102100031166 Peripheral plasma membrane protein CASK Human genes 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004693 Polybenzimidazole Substances 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- 102100031485 Ras and Rab interactor 1 Human genes 0.000 description 1
- 102100031490 Ras and Rab interactor 2 Human genes 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 150000002483 hydrogen compounds Chemical class 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002480 polybenzimidazole Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、発光装置に係るものであり、ガラス、プラスチックなどの透明基板上に形成した薄膜トランジスタを用いた発光装置に関する。また、発光装置を用いた電子機器に関する。 The present invention relates to a light emitting device, and relates to a light emitting device using a thin film transistor formed on a transparent substrate such as glass or plastic. Further, the present invention relates to an electronic device using the light emitting device.
近年、通信技術の発展によって、携帯電話が普及している。今後はさらに動画の電送や、より多量の情報伝達が予想される。一方パーソナルコンピュータもその軽量化によって、モバイル対応の製品が生産されている。電子手帳にはじまったパーソナルデジタルアシスタント(PDA)と呼ばれる情報機器も多数生産され、普及しつつある。表示装置などの発展により、それらの携帯情報機器にはほとんどのものにフラットパネルディスプレイが装備されている。また、テレビジョンにおいても従来のCRTを用いたテレビジョンセットからフラットパネルディスプレイを用いたセットに変わりつつある。 In recent years, mobile phones have become popular due to the development of communication technology. In the future, more video transmission and more information transmission are expected. On the other hand, personal computers are also being produced with mobile-friendly products due to their light weight. A number of information devices called personal digital assistants (PDAs) beginning with electronic notebooks are also produced and are becoming popular. With the development of display devices, most of these portable information devices are equipped with flat panel displays. Also in television, a television set using a conventional CRT is changing to a set using a flat panel display.
さらに最近の技術では、それらに使用される表示装置としてアクティブマトリクス型表示装置を使用する方向に向かっている。 Further, in recent technology, an active matrix type display device is being used as a display device used for them.
アクティブマトリクス型表示装置は、画素の一つに対して、薄膜トランジスタ(以下TFT)を配置し、そのTFTによって、画面を制御している。この様なアクティブマトリクス型表示装置はパッシブマトリクス型表示装置と比較して、高精細化が可能である、画質の向上が可能である、動画対応が可能であるなどの長所を持っている。それ故に今後は携帯情報機器の表示装置はパッシブマトリクス型からアクティブマトリクス型に変化していくと思われる。 In an active matrix display device, a thin film transistor (hereinafter referred to as TFT) is arranged for one pixel, and a screen is controlled by the TFT. Such an active matrix display device has advantages such as higher definition, improved image quality, and support for moving images, compared to a passive matrix display device. Therefore, in the future, the display device of portable information equipment will change from a passive matrix type to an active matrix type.
図12に、アクティブマトリクス型発光装置の画素部の構成の例を示す。ゲート信号線駆動回路から選択信号を入力するゲート信号線(G1〜Gy)は、各画素が有するスイッチング用TFT1201のゲート電極に接続されている。また、各画素が有するスイッチング用TFT1201のソース領域とドレイン領域は、一方がソース信号線駆動回路から信号を入力するソース信号線(S1〜Sx)に、他方が発光素子駆動用TFT1202のゲート電極及び各画素が有するコンデンサ1203の一方の電極に接続されている。コンデンサ1203のもう一方の電極は、電源供給線(V1〜Vx)に接続されている。各画素の有する発光素子駆動用TFT1202のソース領域とドレイン領域の一方は、電源供給線(V1〜Vx)に、他方は、各画素が有する発光素子1204の一方の電極に接続されている。
FIG. 12 illustrates an example of a structure of a pixel portion of an active matrix light-emitting device. Gate signal lines (G1 to Gy) for inputting selection signals from the gate signal line driving circuit are connected to the gate electrode of the switching
発光素子1204は、陽極と、陰極と、陽極と陰極の間に設けられた発光層とを有する。発光素子1204の陽極が発光素子駆動用TFT1202のソース領域またはドレイン領域と接続している場合、発光素子1204の陽極が画素電極、陰極が対向電極となる。逆に、発光素子1204の陰極が発光素子駆動用TFT1202のソース領域またはドレイン領域と接続している場合、発光素子1204の陰極が画素電極、陽極が対向電極となる。
The light-emitting
対向電極の電位を対向電位と呼び、対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差が駆動電圧であり、この駆動電圧が発光素子1204に印加される。
The potential of the counter electrode is referred to as a counter potential, and the power source that applies the counter potential to the counter electrode is referred to as a counter power source. A potential difference between the potential of the pixel electrode and the potential of the counter electrode is a driving voltage, and this driving voltage is applied to the
このような構造の画素においては、発光素子に流れる電流がTFTの特性バラツキの影響を受けやすく、TFTの特性ムラがそのまま表示ムラになってしまうという問題があった。よって、このような信号電圧を画素に入力するのではなく、信号電流を画素に入力するような電流プログラミング方式が開発されている(例えば特許文献1参照。)。 In the pixel having such a structure, there is a problem that the current flowing through the light emitting element is easily affected by the variation in characteristics of the TFT, and the characteristic unevenness of the TFT becomes the display unevenness as it is. Therefore, a current programming method has been developed in which such a signal voltage is not input to the pixel but a signal current is input to the pixel (see, for example, Patent Document 1).
図6に示すのは電流入力型の電流プログラム方式を用いた従来の画素の例である。以下に図6の説明をおこなう。図6に示す画素はソース信号線601、ゲート信号線602、電源供給線610、スイッチ用TFT603、604、電流電圧変換用TFT605、電圧電流変換用TFT606、保持容量607、画素電極608、発光素子609からなっている。
FIG. 6 shows an example of a conventional pixel using a current input type current programming method. The description of FIG. 6 will be given below. 6 includes a
以下に動作を説明する。まず電流プログラム時においてはゲート信号線602がアクティブとなり、スイッチ用TFT603、604がオンとなる。スイッチ用TFT603、604がオンとなると、ソース信号線601から信号電流がスイッチ用TFT603、604を介して流れ、電流電圧変換用TFT605、電圧電流変換用TFT606のゲート端子、保持容量607を充電する。これによって、電流電圧変換用TFT605、電圧電流変換用TFT606はオンし、それらのドレイン端子からソース端子に電流が流れる。そしてその電流は画素電極608を介して、発光素子609に流れる。
The operation will be described below. First, at the time of current programming, the gate signal line 602 becomes active, and the switching
次に、非電流プログラム時には、ゲート信号線602がノンアクティブとなり、スイッチ用TFT603、604はオフとなる。これによって電流電圧変換用TFT605のドレイン端子がフローティングとなるため、電流電圧変換用TFT605には電流が流れないが、電圧電流変換用TFT606のゲート端子は保持容量607によって電位が保持されているため、電圧電流変換用TFT606には電流が流れ続け、発光素子609は発光を続ける。
Next, at the time of non-current programming, the gate signal line 602 becomes inactive, and the switching
電流電圧変換用TFT605と電圧電流変換用TFT606の特性がそろっていれば、それぞれに流れる電流もそろうため、前述した図12の従来例のような表示ムラが発生することは少ない(特許文献2参照。)。
しかしながら、このような画素構成では、ソース信号線より電流を画素部に流し込み、電流プログラミングをおこなうときに、その電流値は点灯時の電流より十分大きくする必要があった。これはソース信号線が大きな寄生容量を持っているため、必要な電位を確保するまでの間に寄生容量を充放電する必要があるためである。 However, in such a pixel configuration, when current is supplied from the source signal line to the pixel portion and current programming is performed, the current value needs to be sufficiently larger than the current during lighting. This is because the source signal line has a large parasitic capacitance, and thus it is necessary to charge and discharge the parasitic capacitance until a necessary potential is secured.
そのため、電流プログラミング時にはソース信号線601〜スイッチ用TFT603〜電流電圧変換用TFT605〜発光素子609という経路で電流が流れていた。これによって、電流プログラム期間においては発光素子がその電流で発光してしまうという課題があった。この発光があることで、電流プログラミング後の本来の発光量と異なる発光が生じ、本来求められている輝度と異なる輝度が発生し、正しい階調が得られていなかった。
Therefore, at the time of current programming, current flows through a path from the
そこで本発明は、発光素子を用いた表示装置において、画面内の表示ムラを低減し、且つ、本来の階調表示を確保することを課題とする。 Therefore, an object of the present invention is to reduce display unevenness in a screen and secure original gradation display in a display device using a light emitting element.
本発明は、複数の画素と複数のソース信号線と複数のゲート信号線と複数の電源線がマトリクス状に配置され、画素は、一端がソース信号線に接続され、他端が電流電圧変換素子に接続された第一のスイッチと、一端が電流電圧変換素子に接続され、他端が保持手段と電圧電流変換素子に接続された第二のスイッチと、電流電圧変換素子および電圧電流変換素子に接続された画素電極と、一端が画素電極に接続され、多端が電源線に接続された第三のスイッチと、画素電極を一方の電極とする発光素子とを含んでいる。 In the present invention, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix, one end of the pixel is connected to the source signal line, and the other end is a current-voltage conversion element. A first switch connected to the second switch, one end connected to the current-voltage conversion element, the other end connected to the holding means and the voltage-current conversion element, and the current-voltage conversion element and the voltage-current conversion element. It includes a connected pixel electrode, a third switch having one end connected to the pixel electrode and the other end connected to a power supply line, and a light emitting element having the pixel electrode as one electrode.
本発明は、複数の画素と複数のソース信号線と複数のゲート信号線と複数の電源線がマトリクス状に配置され、画素は、一端がソース信号線に接続され、他端が第一の薄膜トランジスタのドレイン端子に接続された第一のスイッチと、一端が第一の薄膜トランジスタのドレイン端子に接続され、他端が第一の薄膜トランジスタのゲート端子と保持手段と第二の薄膜トランジスタのゲート端子に接続された第二のスイッチと、第一の薄膜トランジスタのソース端子および第二の薄膜トランジスタのソース端子に接続された画素電極と、一端が画素電極に接続され、多端が電源線に接続された第三のスイッチと、画素電極を一方の電極とする発光素子とを含んでいる。 In the present invention, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix, and one end of each pixel is connected to the source signal line and the other end is a first thin film transistor A first switch connected to the drain terminal of the first thin film transistor; one end connected to the drain terminal of the first thin film transistor; the other end connected to the gate terminal of the first thin film transistor; the holding means; and the gate terminal of the second thin film transistor. A second switch, a source electrode of the first thin film transistor, a pixel electrode connected to the source terminal of the second thin film transistor, a third switch having one end connected to the pixel electrode and the other end connected to the power supply line And a light emitting element having the pixel electrode as one electrode.
本発明は、複数の画素と複数のソース信号線と複数のゲート信号線と複数の電源線がマトリクス状に配置され、画素は、一端がソース信号線に接続され、他端が第一の薄膜トランジスタのドレイン端子とゲート端子に接続された第一のスイッチと、一端が第一の薄膜トランジスタのドレイン端子とゲート端子に接続され、他端が保持手段と第二の薄膜トランジスタのゲート端子に接続された第二のスイッチと、第一の薄膜トランジスタのソース端子、および第二の薄膜トランジスタのソース端子に接続された画素電極と、一端が画素電極に接続され、他端が電源線に接続された第三のスイッチと、画素電極を一方の電極とする発光素子とを含んでいる。 In the present invention, a plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix, and one end of each pixel is connected to the source signal line and the other end is a first thin film transistor A first switch connected to the drain terminal and the gate terminal of the first thin film transistor; one end connected to the drain terminal and the gate terminal of the first thin film transistor; and the other end connected to the holding means and the gate terminal of the second thin film transistor. A second switch, a source terminal of the first thin film transistor, a pixel electrode connected to the source terminal of the second thin film transistor, and a third switch having one end connected to the pixel electrode and the other end connected to the power supply line And a light emitting element having the pixel electrode as one electrode.
従来の画素では、電圧を電流に変換していたが、素子の変換効率のバラツキによって、同じ電圧を入力しても異なる電流が得られていた。本発明では、電流を入力し、それを電圧に変換し、変換した電圧を保持し、それを再電流変換して電流を得ている。電流プログラム時においては、プログラミング電流をスイッチを介して、電源線に流し、発光素子には流さないようにしているため、従来の課題であった正しい階調が得られないという問題を解消することができる。また、電源線の電位は任意に設定できるので、発光素子に逆バイアスを印加することも容易であり、発光素子の劣化の進行を緩和することができる。また、小さい画素領域中に電流電圧変換素子と電圧電流変換素子とを近接して作製することによって、素子の特性をそろえ、変換・逆変換のバラツキを低減することができる。よって、得られる電流の精度が向上し、表示ムラの低減が可能である。 In a conventional pixel, voltage is converted into current, but due to variations in conversion efficiency of elements, different currents are obtained even when the same voltage is input. In the present invention, a current is input, converted into a voltage, the converted voltage is held, and the current is obtained by recurrent conversion. At the time of current programming, the programming current is supplied to the power line via the switch and not to the light emitting element, so the problem that correct gradation that was a conventional problem cannot be obtained can be solved. Can do. In addition, since the potential of the power supply line can be set arbitrarily, it is easy to apply a reverse bias to the light emitting element, and the progress of deterioration of the light emitting element can be mitigated. Further, by making the current-voltage conversion element and the voltage-current conversion element close to each other in a small pixel region, the characteristics of the elements can be made uniform, and variations in conversion / inverse conversion can be reduced. Accordingly, the accuracy of the obtained current is improved, and display unevenness can be reduced.
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
図1は本発明の構成を示したものである。本発明では、画素領域にソース信号線101とゲート信号線102と、ゲート信号線102によって制御され一端がソース信号線101に他端が電流電圧変換素子105に接続した第1のスイッチ103と、一端が電流電圧変換素子105に、他端が電圧保持手段107と電圧電流変換素子106に接続された第2のスイッチ104と、電流電圧変換素子105および電圧電流変換素子106に接続された画素電極108と画素電極108を陽極または陰極とした発光素子109と、電源線111と、一端が画素電極108と電流電圧変換素子105と電圧電流変換素子106に接続され、他端が電源線111に接続され、ゲート信号線102によって制御される第3のスイッチ110を有している。
FIG. 1 shows the configuration of the present invention. In the present invention, a
以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線101より信号に応じた所定の電流を入力する。ゲート信号線102がアクティブになり、画素が選択されている場合、第1のスイッチ103、第2のスイッチ104および第3のスイッチ110はオンになる。電流は電流電圧変換素子105に流れ、第3のスイッチ110を介して電源線111に流れる。従来例のように、発光素子109に信号電流が流れることはないため、発光素子109は発光しない。また電流プログラミング時には、第2のスイッチ104を介して、電流電圧変換素子105の出力電圧が保持手段107と電圧電流変換素106に入力される。その電圧によって電圧電流変換素子106が動作し、電源から第3のスイッチ110を介して電源線111に流れるため発光には寄与しない。ここで、電源線の電位を発光素子109がオンしない電位に設定しておくことによって、発光素子109に逆バイアスを印加することも容易であり、素子の劣化の進行を緩和することができる。
The operation will be specifically described below. In the case of current programming for writing a signal to the pixel, a predetermined current corresponding to the signal is input from the
次に電流プログラミングが終了すると、ゲート信号線102はノンアクティブとなり、第1のスイッチ103、第2のスイッチ104および第3のスイッチ110はオフになり、ソース信号線101から画素への信号電流の流入はなくなる。電流電圧変換素子105に電流供給はされなくなるが、電圧保持手段107には電圧が保持されているため、電圧電流変換素子106はずっとオン状態のままになる。よって、電圧電流変換素子106がオンしている間、電源より電流は画素電極108を介して発光素子109に流れつづけ、点灯がおこなわれる。この動作は次の電流プログラミングがおこなわれるまで継続される。
Next, when the current programming is completed, the
ここで、発光素子109に流れる電流はソース信号線によって入力される値によって制御される。電流電圧変換素子105と電圧電流変換素子106に流れる電流は比例関係に設定することができる。2つの素子特性がそろっていれば、異なる画素において、素子特性が異なっていても、発光素子に流れる電流をほぼ一定の値に保つことができる。例えば、大型基板内でゲート絶縁膜がばらつきを持った場合でも画素内の至近距離であれば、ゲート絶縁膜の差は小さいので、1つの画素内部での差は小さいといえる。よって、ソース信号線101から流れる電流に対して誤差の少ない電流を発光素子109に流すことができる。以上によって、従来技術では問題であった、均一性を改良でき良好な画面均一性を得ることができ、且つ、階調が本来表示すべき階調と異なるという問題点を解消することが可能になる。
Here, the current flowing through the
ここで発光素子とは、一重項励起子からの発光(蛍光)を利用するものと、三重項励起子からの発光(燐光)を利用するものとの両方を含むものとする。本明細書では発光素子の例としてエレクトロルミネッセンス素子をあげているが他の発光素子を用いてもかまわない。 Here, the light emitting element includes both a device using light emission (fluorescence) from a singlet exciton and a device using light emission (phosphorescence) from a triplet exciton. In this specification, an electroluminescence element is given as an example of the light-emitting element, but another light-emitting element may be used.
発光素子は一対の電極(陰極と陽極)の間に有機層がはさまれる形で構成され、通常積層構造をとっている。これ以外にも(正孔注入層・正孔輸送層・発光層・電子輸送層)または(正孔注入層・正孔輸送層・発光層・電子輸送層・電子注入層)の順に積層する構造がある。本発明においては、どれを採用しても良いし、また、発光層に対して蛍光性色素をドーピングしてもよい。本明細書においては陽極と陰極の間に設けられるすべての層を総称して有機エレクトロルミネッセンス層と呼ぶ。よっての正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層はすべてエレクトロルミネッセンス層に含まれる。 A light-emitting element is configured in such a manner that an organic layer is sandwiched between a pair of electrodes (a cathode and an anode), and usually has a laminated structure. Other than this, (hole injection layer / hole transport layer / light emitting layer / electron transport layer) or (hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer) layered in this order There is. In the present invention, any of them may be adopted, and the light emitting layer may be doped with a fluorescent dye. In this specification, all layers provided between the anode and the cathode are collectively referred to as an organic electroluminescence layer. Therefore, the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, and the electron injection layer are all included in the electroluminescence layer.
図2は本発明の一実施例であって、TFTで画素領域を構成するものである。この例では電流電圧変換素子、電圧電流変換素子、第1、第2、第3のスイッチをTFTで、保持手段を薄膜容量で構成している。 FIG. 2 shows an embodiment of the present invention, in which a pixel region is constituted by TFTs. In this example, the current-voltage conversion element, the voltage-current conversion element, the first, second and third switches are constituted by TFTs, and the holding means is constituted by a thin film capacitor.
本実施例では、画素領域にソース信号線201とゲート信号線202とゲート信号線202によって制御され一端がソース信号線201に他端がTFT205のドレイン端子に接続した第1のスイッチ用TFT203と、一端がTFT205のドレイン端子に、他端がTFT205のゲート端子と電圧保持容量207とTFT206のゲート端子に接続された第2のスイッチ用TFT204と、TFT205のソース端子およびTFT206ソース端子に接続された画素電極208と画素電極208を陽極または陰極とした発光素子209と、一端がTFT205、206のソース端子に接続され、他端が電源線212に接続された第3のスイッチ用TFT211を有している。
In this embodiment, a first switch TFT 203 controlled by the
以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線201より所定の信号電流を入力する。画素が選択されている場合はゲート信号線202がアクティブになり、第1のスイッチ用TFT203および第2のスイッチ用TFT204はオンになる。信号電流はTFT205に流れ、第3のスイッチ用TFT211を介して電源線212に流れる。同時に第2のスイッチ用TFT204を介して、TFT205のゲート電圧が電圧保持容量207とTFT206のゲート端子に入力される。その電圧によってTFT206が動作し、電源線210からTFT206、第3のスイッチ用TFT211を介して電源線212へ電流が流れる。ここで電源線212の電位を発光素子209がオンしない電圧に設定しておけば、電流は全て電源線212に流れ、発光素子209は点灯しない。電位を任意に設定することで、発光素子209に逆バイアスを印加することも容易であり、発光素子の劣化の進行を遅くすることができる。
The operation will be specifically described below. In the case of current programming for writing a signal to a pixel, a predetermined signal current is input from the
次に電流プログラミングが終了すると、ゲート信号線202がノンアクティブになり第1のスイッチ用TFT203および第2のスイッチ用TFT204はオフになり、ソース信号線201からの電流の流入はなくなる。TFT205には電流は流れなくなるが、電圧保持容量207には電圧が保持されているため、TFT206はずっとオン状態のままになる。また、第3のスイッチ用TFT211もオフとなり電流は流れない。よって、TFT206がオンしている間、電源より電流は画素電極208を介して発光素子209に流れつづけ、点灯がおこなわれる。この動作は電流プログラミングがおこなわれるまで継続される。
Next, when the current programming is completed, the gate signal line 202 becomes inactive, the first switch TFT 203 and the second switch TFT 204 are turned off, and no current flows from the
このように本実施例では電流プログラミング時において、信号電流はスイッチ用TFTを介して電源線212に流れるため、発光には寄与しない。よって、発光素子209は本来の発光のみとなり、正確な階調を得ることが可能になる。
Thus, in the present embodiment, during current programming, the signal current flows to the
ここで、発光素子209に流れる電流はソース信号線201によって入力される値によって制御される。TFT205とTFT206に流れる電流は比例関係に設定することができる。それぞれのゲート幅を任意の比率に設定することで、電流比を設定することが可能になる。2つの素子特性がそろっていれば、異なる画素において、素子特性が異なっていても、発光素子に流れる電流をほぼ一定の値に保つことができる。例えば、大型基板内でゲート絶縁膜がばらつきを持った場合でも画素内の至近距離であれば、ゲート絶縁膜の差は小さいので、1つの画素内部での差は小さいといえる。よって、ソース信号線201から流れる電流に対して誤差の少ない電流を発光素子209に流すことができる。以上によって、従来技術では問題であった、均一性を改良でき良好な画面均一性を得ることができ、且つ、階調が本来表示すべき階調と異なるという問題点を解消することが可能になる。
Here, the current flowing through the
特にN型(Nチャネル型)のTFTを使用した単極性プロセスを用いる場合に本発明は特に有効である。N型(Nチャネル型)は、P型(Pチャネル型)に比べて移動度が大きく回路を形成する上で有利である。また、アモルファスTFTや、セミアモルファスTFTでは通常Nチャネル型のみを使用することができる。一方、発光素子を形成する上では、TFTにつながる画素電極を陽極とするほうが、陰極とするよりも製造がしやすい。画素電極を陽極とする場合、電流はTFTから流れ出ることが必要である。特開2001−147659号公報に開示される電流入力型方式では、画素電極を駆動するTFTはP型であり、特開2001−147659号公報を用いて、単極性表示装置を構成する場合、駆動回路もP型を使わねばならず、動作が不利となる。また、特開平11−282419号公報によって開示される電流入力方式では、TFTはN型であるが、発光素子をドレインに接続しているため、画素電極は陰極にしなければならず、発光素子を形成するのが困難であった。本発明では、N型を用いて、かつ画素電極を陽極にすることができるため、単極性パネルを構成した場合、ドライバー動作と、発光素子の作りやすさを同時に満足できるという利点がある。 The present invention is particularly effective when a unipolar process using an N-type (N-channel) TFT is used. The N type (N channel type) has a higher mobility than the P type (P channel type) and is advantageous in forming a circuit. In addition, in an amorphous TFT or a semi-amorphous TFT, normally only an N-channel type can be used. On the other hand, in forming a light emitting element, it is easier to manufacture when the pixel electrode connected to the TFT is an anode than when it is a cathode. When the pixel electrode is used as an anode, the current needs to flow out of the TFT. In the current input type disclosed in Japanese Patent Laid-Open No. 2001-147659, the TFT for driving the pixel electrode is a P-type, and when a unipolar display device is configured using Japanese Patent Laid-Open No. 2001-147659, driving is performed. The circuit must also use a P-type, and operation is disadvantageous. In the current input method disclosed in Japanese Patent Application Laid-Open No. 11-282419, the TFT is N-type, but since the light emitting element is connected to the drain, the pixel electrode must be a cathode, It was difficult to form. In the present invention, since the N-type can be used and the pixel electrode can be used as an anode, when a unipolar panel is formed, there is an advantage that the driver operation and the ease of manufacturing the light emitting element can be satisfied at the same time.
図3は実施例1に示した画素のスイッチの接続を変えたものである。 FIG. 3 shows a change in the connection of the pixel switch shown in the first embodiment.
本実施例では、画素領域にソース信号線301とゲート信号線302とゲート信号線302によって制御され一端がソース信号線301に他端がTFT305のドレイン端子、ゲート端子に接続した第1のスイッチ用TFT303と、一端がTFT305のドレイン端子、ゲート端子に、他端が電圧保持容量307とTFT306のゲート端子に接続された第2のスイッチ用TFT304と、TFT305のソース端子およびTFT306ソース端子に接続された画素電極308と画素電極308を陽極または陰極とした発光素子309を有している。
In this embodiment, the pixel region is controlled by the
以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線301より所定の信号電流を入力する。画素が選択されている場合スイッチ用TFT303、304、311はオンになっているので信号電流はTFT303、305、TFT311を介して電源線312に流れる。同時に第2のスイッチ用TFT304を介して、TFT305のゲート電圧が保持容量307とTFT306のゲート端子に入力される。その電圧によってTFT306が動作し、電源線310からTFT306、311を介して電源線312へ電流が流れる。電源線312の電位を発光素子309がオンしない電圧に設定しておけば、電流は全て電源線312に流れ、発光素子309は点灯しない。
The operation will be specifically described below. In the case of current programming for writing a signal to a pixel, a predetermined signal current is input from the
次に電流プログラミングが終了すると、スイッチ用TFT303、304、311はオフになり、ソース信号線301からの電流の流入はなくなる。TFT305はオフ状態になるが、保持容量307には電圧が保持されているため、TFT306はずっとオン状態のままになる。よって、TFT306がオンしている間、電源より電流は画素電極308を介して発光素子309に流れつづけ、点灯がおこなわれる。この動作は次の書き込みがおこなわれるまで継続される。
Next, when the current programming is completed, the switching
このように本実施例では電流プログラミング時において、信号電流はスイッチ薄膜用TFTを介して電源線312に流れるため、発光には寄与しない。よって、発光素子309は本来の発光のみとなり、正確な階調を得ることが可能になる。
As described above, in the present embodiment, at the time of current programming, the signal current flows to the
図4は第1のスイッチ用TFT403と第2のスイッチ用TFT404を異なるゲート信号線で制御したものである。このように2つのゲート信号線を使うことによって、スイッチのオンオフのタイミングをずらし、より制御性を向上させることが可能になる。ここでは、第2のスイッチ用TFT403のゲート端子をゲート信号線402に接続しているが、411に接続しても良いし、新たに別の配線を設けても良い。
In FIG. 4, the
本実施例では、画素領域にソース信号線401とゲート信号線402とゲート信号線402によって制御され一端がソース信号線401に他端がTFT405のドレイン端子に接続した第1のスイッチ用TFT403と、一端がTFT405のドレイン端子に、他端がTFT405のゲート端子と電圧保持容量407とTFT406のゲート端子に接続された第2のスイッチ用TFT404と、TFT405のソース電極およびTFT406ソース電極に接続された画素電極408と画素電極408を陽極または陰極とした発光素子409と、一端がTFT405、406のソース電極に接続され、他端が電源線413に接続された第3のスイッチ用TFT412を有している。
In this embodiment, the
以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線401より所定の信号電流を入力する。画素が選択されている場合はゲート信号線402、411がアクティブになり、第1のスイッチ用TFT403および第2のスイッチ用TFT404はオンになる。信号電流はTFT405に流れ、第3のスイッチ用TFT412を介して電源線413に流れる。同時に第2のスイッチ用TFT404を介して、TFT405のゲート電圧が保持容量407とTFT406のゲート端子に入力される。その電圧によってTFT406が動作し、電源線410からTFT406、第3のスイッチ用TFT412を介して電源線413へ電流が流れる。ここで電源線413の電位を発光素子409がオンしない電圧に設定しておけば、電流は全て電源線413に流れ、発光素子409は点灯しない。
The operation will be specifically described below. In the case of current programming for writing a signal to a pixel, a predetermined signal current is input from the
次に電流プログラミングが終了すると、ゲート信号線402、411がノンアクティブになり第1のスイッチ用TFT403および第2のスイッチ用TFT404はオフになり、信号線401からの電流の流入はなくなる。TFT405には電流は流れなくなるが、保持容量407には電圧が保持されているため、TFT406はずっとオン状態のままになる。また、第3のスイッチ用TFT412もオフとなり電流は流れない。よって、TFT406がオンしている間、電源より電流は画素電極408を介して発光素子409に流れつづけ、点灯がおこなわれる。この動作は電流プログラミングがおこなわれるまで継続される。
Next, when the current programming is completed, the
このように本実施例では電流プログラミング時において、信号電流はスイッチ薄膜用TFTを介して電源線413に流れるため、発光には寄与しない。よって、発光素子409は本来の発光のみとなり、正確な階調を得ることが可能になる。
As described above, in the present embodiment, at the time of current programming, the signal current flows through the switch thin film TFT to the
また実施例2で示したようなスイッチ接続を取ることも可能である。 It is also possible to take a switch connection as shown in the second embodiment.
図5はTFT505およびTFT506のソース電極と画素電極の間に抵抗を入れたものである。このように抵抗をはさむことによって、よりTFT505および506の電流相対比を向上させることが可能になる。
In FIG. 5, a resistor is inserted between the source electrode and the pixel electrode of the
本実施例では、画素領域にソース信号線501とゲート信号線502とゲート信号線502によって制御され一端がソース信号線501に他端がTFT505のドレイン端子に接続した第1のスイッチ用TFT503と、一端がTFT505のドレイン端子に、他端がTFT505のゲート端子と電圧保持容量507とTFT506のゲート端子に接続された第2のスイッチ用TFT504と、TFT505のソース端子に接続された抵抗511およびTFT506ソース端子に接続された抵抗512、画素電極508と画素電極508を陽極または陰極とした発光素子509と、一端がTFT505、506のソース電極に接続され、他端が電源線514に接続された第3のスイッチ用TFT513を有している。
In this embodiment, a
以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線501より所定の信号電流を入力する。画素が選択されている場合はゲート信号線502がアクティブになり、第1のスイッチ用TFT503および第2のスイッチ用TFT504はオンになる。信号電流はTFT505に流れ、抵抗511、第3のスイッチ用TFT513を介して電源線513に流れる。同時に第2のスイッチ用TFT504を介して、TFT505のゲート電圧が保持容量507とTFT506のゲート端子に入力される。その電圧によってTFT506が動作し、電源線510からTFT506、抵抗512、第3のスイッチ用TFT513を介して電源線514へ電流が流れる。ここで電源線514の電位を発光素子509がオンしない電圧に設定しておけば、電流は全て電源線514に流れ、発光素子509は点灯しない。
The operation will be specifically described below. In the case of current programming for writing a signal to a pixel, a predetermined signal current is input from the
次に電流プログラミングが終了すると、ゲート信号線502がノンアクティブになり第1のスイッチ用TFT503および第2のスイッチ用TFT504はオフになり、ソース信号線501からの電流の流入はなくなる。TFT505には電流は流れなくなるが、保持容量507には電圧が保持されているため、TFT506はずっとオン状態のままになる。また、第3のスイッチ用TFT513もオフとなり電流は流れない。よって、TFT506がオンしている間、電源線510より電流は画素電極508を介して発光素子509に流れつづけ、点灯がおこなわれる。この動作は電流プログラミングがおこなわれるまで継続される。
Next, when the current programming is completed, the gate signal line 502 becomes inactive, the
このように本実施例では電流プログラミング時において、信号電流はスイッチ用TFTを介して電源線514に流れるため、発光には寄与しない。よって、発光素子509は本来の発光のみとなり、正確な階調を得ることが可能になる。
また、実施例2で示したスイッチ接続法、実施例3で示した2つのゲート信号線でスイッチを制御する方法と組みあわせることも可能である。
Thus, in this embodiment, during current programming, the signal current flows to the
It is also possible to combine the switch connection method shown in the second embodiment and the method of controlling the switch with the two gate signal lines shown in the third embodiment.
図7に単極性トランジスタを用いるシフトレジスタの実施例を示す。単極性トランジスタを使用した回路では、ブートストラップと呼ばれる回路を用いて、出力の電位を高く持ち上げる方法が採用されることが多い。本実施例もブートストラップを用いたものである。 FIG. 7 shows an example of a shift register using a unipolar transistor. In a circuit using a unipolar transistor, a method of raising the output potential high by using a circuit called bootstrap is often employed. This embodiment also uses a bootstrap.
ここではNチャネル型を想定して説明をおこなう。Pチャネル型の場合は信号が逆となるが基本動作は変わらない。図7はシフトレジスタ1段分の回路である。図7において、UD、UDbは操作方向を切り換える信号であり、それらの信号によって、TFT701〜704が動作し、LIN1、LIN2、RIN1、RIN2より、シフトレジスタ本体に入力される信号が選択される。
Here, description will be made assuming an N-channel type. In the case of the P channel type, the signal is reversed, but the basic operation is not changed. FIG. 7 shows a circuit for one stage of the shift register. In FIG. 7, UD and UDb are signals for switching the operation direction, and the
シフトレジスタ本体はTFT705〜708、710、711によって構成され、シフトした出力を出力端子OUTに出力する。RESET信号は初期設定をおこなうためのものでTFT709によっておこなわれる。このシフトレジスタがOUTをハイとするとき、容量714に蓄えられた電荷は放電経路が無いため、保持される。すなわちTFT710のゲートソース間電圧は変化しないまま、出力端子OUTがハイすなわち電源電位まで上昇する。TFT710のゲート電位は高電位電源713より高くなる。712は電源線を示す。
このようにして、パルスを順次シフトしていくことができる。このようなものには特開2001−306015号公報に記載されている技術を使用することができる。
The shift register body includes
In this way, the pulses can be shifted sequentially. For such a thing, the technique described in JP 2001-306015 A can be used.
図8に単極性信号線駆動回路のバッファ回路部を示す。これはシフトレジスタの信号を緩衝させ、ゲート信号線を駆動するものである。図8のバッファ回路は3つの段(1段目バッファ回路826、2段目バッファ回路827、3段目バッファ回路828)によって構成されている。1段目バッファ回路826は入力端子801から入力された信号を反転するインバータ(TFT806、807で構成)と、TFT808、810、811、容量809で構成されるブートストラップ回路、2段目回路827を駆動するTFT812、813によって構成される。2段目回路827はTFT814、816、817、容量815によって構成されるブートストラップ回路、3段目バッファ回路828を駆動するTFT818、819によって構成される。3段目バッファ回路828はTFT820、822、823、容量821によって構成されるブートストラップ回路、出力端子802を駆動するTFT824、825によって構成される。これらの3段のバッファ回路はいずれも同じ電源電位803に接続される。805は電源線を示す。
FIG. 8 shows a buffer circuit portion of a unipolar signal line driver circuit. This buffers the shift register signal and drives the gate signal line. The buffer circuit shown in FIG. 8 includes three stages (first
このようなバッファ回路をシフトレジスタの出力に接続することによって、ゲート信号線を駆動することができる。単極性の回路を構成することによって、画素部、信号線駆動回路部を単一の種類のトランジスタで形成することができ、製造工程を簡略化し、コストを低減することが可能になる。 The gate signal line can be driven by connecting such a buffer circuit to the output of the shift register. By forming a unipolar circuit, the pixel portion and the signal line driver circuit portion can be formed using a single type of transistor, which simplifies the manufacturing process and reduces costs.
図9は本発明の発光装置にICを実装する場合の実施例である。図9はICの周りを拡大してある。ここでICは単結晶シリコンウエハより切り出されたチップでもかまわないし、また、ガラス上に薄膜トランジスタを形成し、それをスティック状に切り出したものであってもかまわない。 FIG. 9 shows an embodiment in which an IC is mounted on the light emitting device of the present invention. FIG. 9 is an enlarged view around the IC. Here, the IC may be a chip cut out from a single crystal silicon wafer, or a thin film transistor formed on glass and cut out in a stick shape.
図9はIC901、発光装置のTFT基板902、発光装置の対向基板903、回路配線904、引き出し配線905、IC電極906、バンプ907、導電粒子908、FPC(フレキシブル・プリント・サーキット)909より構成されている。TFT基板902上に表示エリア内から引き出された回路配線904、FPC909用の引き出し配線905を形成し、その上にIC電極906、バンプ907を形成したIC901を実装する。
9 includes an
IC901と回路配線904、引き出し配線905の接続は導電粒子908を介しておこなう。導電粒子908は加熱および加圧がおこなわれると導電性を示す粒子である。
まず、TFT基板902上の配線付近に導電粒子908を含んだ異方性導電ペーストを塗布する。次にバンプ907を形成したIC901を接続すべき位置に設置する。そしてTFT基板902とIC901の間で、加圧、加熱をおこなう。IC901の電極906上にはバンプ907が形成され、非電極部分とは高さに差があるため、バンプ907の無いところにある導電粒子は加圧されない。したがって、バンプ907以外のところにある導電粒子908は導電性を示さず絶縁性が確保される。
The
First, an anisotropic conductive paste containing
このようにして、加熱、加圧された導電粒子のみ導電性を示し、回路配線904、引き出し配線905とバンプ907の間で導電性が確保される。この導電粒子を用いた実装方法は加熱温度が120℃程度で済むため、半田のような200℃以上の加熱は必要ない。したがって、TFT基板やICが熱に弱い材料・素子を使用したものであっても実装することが可能になる。
In this way, only the heated and pressurized conductive particles exhibit conductivity, and conductivity is ensured between the
ここでは導電粒子を用いた実装方法を述べたが、実装はこの方法に限定されるものではない。 Although a mounting method using conductive particles has been described here, mounting is not limited to this method.
図10は本発明の発光装置にスティック状のICを実装する例である。スティック状ICは基板を単結晶シリコンウエハではなく、ガラス基板上にTFTを形成したものである。このようなものは特開平11−160734号公報に開示されている。
TFT基板1002、対向基板1001で構成された本発明の発光装置にスティック状IC1003を実装している。実装方法は実施例6の方法が使用できる。スティック状IC1003はソース信号線駆動回路、ゲート信号線駆動回路、またはコントローラなどでも良い。
FIG. 10 shows an example in which a stick-shaped IC is mounted on the light-emitting device of the present invention. The stick-like IC is obtained by forming a TFT on a glass substrate instead of a single crystal silicon wafer. Such a thing is disclosed by Unexamined-Japanese-Patent No. 11-160734.
A stick-
図10(B)はスティック状ICを使用した場合のバスライン(信号線)の引き出しの例である。図10(B)はTFT基板1004、対向基板1005、バスライン1006、画素1007を示している。スティック状ICではその長さを画素部分の長さと同じにすることが可能であるため、画素ピッチとスティックICの端子ピッチdを同じにすることができる。一般に単結晶ICチップを用いたものではICチップの大きさが2〜3cm程度であり、その長さに多数の端子をだすため、ICのピッチは50μm程度となり、画素のピッチより狭くなるのが普通である。このため、TFT基板上の配線引き回し面積が大きくなるという欠点があるが、スティック状ICではこの問題は生じない。
FIG. 10B shows an example of drawing out a bus line (signal line) when a stick-like IC is used. FIG. 10B shows a
図11に本発明の画素部を示す。図11は画素部1101、画素1102の周囲に保護素子1103、1104が設置されている。このような保護素子を作りこむことによって、静電気に対する保護をおこなうことができる。この保護素子は画素を構成するTFTと同じ工程によって形成する。図11に記載した保護素子はコモン配線と各信号線との間に配置されているが、図14に示すように各信号線間に保護素子1401、1402を配置しても良い。
FIG. 11 shows a pixel portion of the present invention. In FIG. 11,
本実施例について、図16〜図17を参照して説明する。まず、ゲート電極とソース・ドレイン配線の作製に本発明を適用した、チャネル保護型の薄膜トランジスタを有する発光表示装置の作製方法について、図16、図17を用いて説明する。 A present Example is described with reference to FIGS. First, a method for manufacturing a light-emitting display device having a channel protective thin film transistor, in which the present invention is applied to manufacturing a gate electrode and source / drain wirings, will be described with reference to FIGS.
基板1600の上に、下地前処理として密着性を向上させる下地膜1601を形成する。基板1600は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いることができる。
Over the
下地膜1601は、液滴吐出法によるパターンのその形成領域との密着性を上げるために、接着材として機能するような膜を形成すると良い。例えば、チタン、バナジウム、クロムなどの酸化物、若しくは有機材料系の物質を形成すると良い。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。
As the
次いで、次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層1602、1603を形成する。この工程に用いることのできる液滴吐出装置の一態様は図18に示されている。液滴吐出手段とは、組成物の吐出口を有するノズルや、1つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。
Next, a composition containing a conductive material is discharged to form
液滴吐出手段1803の個々のヘッド1805は制御手段1807に接続され、それがコンピュータ1810で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板1800上に形成されたマーカー1811を基準に行えば良い。或いは、基板1800の縁を基準にして基準点を確定させても良い。これをCCDなどの撮像手段1804で検出し、画像処理手段1809にてデジタル信号に変換したものをコンピュータ1810で認識して制御信号を発生させて制御手段1807に送る。勿論、基板1800上に形成されるべきパターンの情報は記憶媒体1808に格納されたものであり、この情報を基にして制御手段1807に制御信号を送り、液滴吐出手段1803の個々のヘッド1805を個別に制御することができる。一つのヘッドで、導電材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド1805は基板上を、自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
The individual heads 1805 of the droplet discharge means 1803 are connected to the control means 1807, which can draw a preprogrammed pattern under the control of the
液滴吐出手段1803が具備するノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。 The nozzle diameter of the droplet discharge means 1803 is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 10 pl or less). The discharge amount increases in proportion to the size of the nozzle diameter. In addition, the distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, preferably about 0.1 to 3 mm (preferably about 1 mm or less). Set.
吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Si、Zr、Baなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)を用いるとことができる。 A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. Conductive materials include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd, Zn, Fe, Ti, Si, Ge, Si, Zr, Ba It corresponds to oxides such as silver halide fine particles or dispersible nanoparticles. Further, it corresponds to indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, and the like. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the barrier film, a silicon nitride film or nickel boron (NiB) can be used.
また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン(NiB)がコーティングされ、その周囲に銀がコーティングされている3層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は50cp以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜50mPa・S、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・S、金を溶媒に溶解又は分散させた組成物の粘度は10〜20mPa・Sに設定するとよい。 Alternatively, particles in which a conductive material is coated with another conductive material to form a plurality of layers may be used. For example, particles having a three-layer structure in which nickel boron (NiB) is coated around copper and silver is coated around it may be used. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone are used. The viscosity of the composition is preferably 50 cp or less, in order to prevent the drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 50 mPa · S, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · S, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 10 to 20 mPa · S.
また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学(無電界)めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸してもよいが、基板を斜め(または垂直)に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、工程装置が小型化する利点がある。 The conductive layer may be a stack of a plurality of conductive materials. Alternatively, first, silver may be used as a conductive material, and a conductive layer may be formed by a droplet discharge method, followed by plating with copper or the like. Plating may be performed by electroplating or chemical (electroless) plating. For plating, the substrate surface may be immersed in a container filled with a solution having a plating material, but the substrate is placed at an angle (or vertically) so that the solution having the material to be plated flows on the substrate surface. It may be applied. When plating is performed so that the solution is applied while standing the substrate, there is an advantage that the process apparatus is reduced in size.
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。 Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed in a gas evaporation method, the nanomolecules protected with the dispersant are as fine as about 7 nm. When the surface of each particle is covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.
組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また、組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜30分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には100〜800度(好ましくは200〜350度)とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。 When the step of discharging the composition is performed under reduced pressure, the solvent of the composition is volatilized between the time of discharging the composition and landing on the object to be processed, and the subsequent drying and baking steps are omitted. be able to. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. In addition, after discharging the composition, one or both steps of drying and baking are performed. The drying and baking steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and baking is performed at 200 to 350 degrees for 15 minutes to 30 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. In addition, the timing which performs this heat processing is not specifically limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.
ゲート電極層となる導電層1602、1603を形成した後、表面に露出している下地膜を下記の2つの工程のうちどちらかの工程を行って処理することが望ましい。
After forming the
第一の方法としては、導電層1602、1603と重ならない下地膜1601を絶縁化して、絶縁体層を形成する工程である。つまり、導電層1602、1603と重ならない下地膜1601を酸化して絶縁化する。このように、下地膜1601を酸化して絶縁化する場合には、当該下地層1601を0.01〜10nmの厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
The first method is a step of insulating the
第2の方法としては、導電層1602、1603をマスクとして、下地膜1601をエッチングして除去する工程である。この工程を用いる場合には下地膜1601の厚さに制約はない。
The second method is a step of removing the
また、下地前処理の他の方法として、形成領域(被形成面)に対してプラズマ処理を行う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力を数十Torr〜1000Torr(133000Pa)、好ましくは100(13300Pa)〜1000Torr(133000Pa)、より好ましくは700Torr(93100Pa)〜800Torr(106400Pa)、つまり大気圧又は大気圧近傍の圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、1×1010〜1×1014m-3、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。 Further, as another method for the base pretreatment, there is a method for performing plasma treatment on a formation region (formation surface). The plasma treatment is performed using air, oxygen, or nitrogen as a treatment gas, and a pressure of several tens of Torr to 1000 Torr (133000 Pa), preferably 100 (13300 Pa) to 1000 Torr (133000 Pa), more preferably 700 Torr (93100 Pa) to 800 Torr ( 106400 Pa), that is, a pulse voltage is applied in a state where the pressure becomes atmospheric pressure or a pressure near atmospheric pressure. At this time, the plasma density is set to 1 × 10 10 to 1 × 10 14 m −3 , so-called corona discharge or glow discharge. By using plasma treatment using a treatment gas of air, oxygen, or nitrogen, surface modification can be performed without material dependency. As a result, surface modification can be performed on any material.
次に、導電層1602、1603の上にゲート絶縁膜を形成する(図16(A)参照。)。ゲート絶縁膜としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよく、積層でも単層でもよい。例えば、窒化珪素膜、酸化珪素膜、窒化珪素膜3層の積層でも、また、酸化窒化珪素膜の単層、2層からなる積層でも良い。本実施の形態では、絶縁層1604に窒化珪素膜を絶縁層1605に窒化酸化珪素膜を用いる。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やNiB膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
Next, a gate insulating film is formed over the
続いて、ゲート絶縁膜上に選択的に、導電性材料を含む組成物を吐出して、導電層(第1の電極ともいう)1606を形成する(図16(B)参照。)。導電層1606は、基板1600側から光を放射する場合、または透過型の発光装置を作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。
Next, a conductive layer (also referred to as a first electrode) 1606 is formed by selectively discharging a composition containing a conductive material over the gate insulating film (see FIG. 16B). The
また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した酸化物導電性材料を用いても良い。スパッタリング法で第1の電極1606を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、導電層1606は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ITOと酸化珪素から構成されるITSOを用いて形成する。図示しないが、導電層1606を形成する領域に導電層1602、1603を形成する時と同様に、光触媒物質を形成してもよい。光触媒物質によって、密着性が向上し、所望なパターンに細線化して導電層1606を形成する事ができる。この導電層1606は画素電極として機能する第1の電極となる。
Further, it is preferably formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), or the like by a sputtering method. More preferably, indium tin oxide containing silicon oxide is used by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO. In addition, an oxide conductive material containing silicon oxide and in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide may be used. After the
本実施の形態では、ゲート絶縁層は窒化珪素からなる窒化珪素膜、酸化窒化珪素膜(酸化珪素膜)、窒化珪素膜を3層積層した例を前述した。好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される第1の電極1606は、ゲート絶縁層1605に含まれる窒化珪素からなる絶縁層と密接して形成され、それにより電界発光層で発光した光が外部に放射される割合を高めることが出来るという効果を発現させることができる。
In this embodiment mode, the example in which the gate insulating layer is formed by stacking three layers of a silicon nitride film made of silicon nitride, a silicon oxynitride film (silicon oxide film), and a silicon nitride film has been described above. As a preferable structure, the
また、発光した光を基板1600側とは反対側に放射させる構造とする場合には、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第1の電極層1606を形成しても良い。
In the case where the emitted light is emitted to the side opposite to the
第1の電極1606は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極1606の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
The
半導体層は公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜すればよい。半導体層の材料に限定はないが、好ましくはシリコン又はシリコンゲルマニウム(SiGe)合金などで形成すると良い。 The semiconductor layer may be formed by a known means (such as sputtering, LPCVD, or plasma CVD). There is no limitation on the material of the semiconductor layer, but it is preferably formed of silicon or a silicon germanium (SiGe) alloy.
半導体層は、アモルファス半導体(代表的には水素化アモルファスシリコン)、結晶性半導体(代表的にはポリシリコン)を素材として用いている。ポリシリコンには、800℃以上のプロセス温度を経て形成される多結晶シリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成される多結晶シリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させた結晶シリコンなどを含んでいる。 The semiconductor layer uses an amorphous semiconductor (typically hydrogenated amorphous silicon) or a crystalline semiconductor (typically polysilicon) as a material. For polysilicon, so-called high-temperature polysilicon using polycrystalline silicon formed at a process temperature of 800 ° C. or higher as a main material, or polycrystalline silicon formed at a process temperature of 600 ° C. or lower as a main material is used. It includes so-called low-temperature polysilicon and crystalline silicon that is crystallized by adding an element that promotes crystallization.
また、他にもセミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。セミアモルファス半導体とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体であり、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有して結晶構造を含むものである。典型的にはシリコンを主成分として含み、格子歪みを伴って、ラマンスペクトルが520cm-1よりも低波数側にシフトしている半導体層である。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは、このような半導体をセミアモルファス半導体(以下「SAS」と呼ぶ。)と呼ぶ。このSASは所謂微結晶(マイクロクリスタル)半導体(代表的には微結晶シリコン)とも呼ばれている。 In addition, a semi-amorphous semiconductor or a semiconductor containing a crystal phase in part of the semiconductor layer can be used. A semi-amorphous semiconductor is a semiconductor having an intermediate structure between amorphous and crystalline (including single crystal and polycrystal), and has a third state that is stable in terms of free energy, and has a short distance. It has a crystal structure with order and lattice distortion. Typically, it is a semiconductor layer containing silicon as a main component and having a Raman spectrum shifted to a lower wave number side than 520 cm −1 with lattice distortion. Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Here, such a semiconductor is referred to as a semi-amorphous semiconductor (hereinafter referred to as “SAS”). This SAS is also called a so-called microcrystalline semiconductor (typically microcrystalline silicon).
このSASは珪化物気体をグロー放電分解(プラズマCVD)することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また、GeF4、F2を混合してもよい。この珪化物気体を水素、若しくは水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。珪化物気体に対する水素の希釈率は、例えば流量比で2倍〜1000倍とすることが好ましい。勿論、グロー放電分解によるSASの形成は、減圧下で行うことが好ましいが、大気圧における放電を利用しても形成することができる。代表的には、0.1Pa〜133Paの圧力範囲で行えば良い。グロー放電を形成するための電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。高周波電力は適宜設定すれば良い。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm-3以下とすることが望ましく、特に、酸素濃度は5×1019cm-3以下、好ましくは1×1019cm-3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。 This SAS can be obtained by glow discharge decomposition (plasma CVD) of a silicide gas. A typical silicide gas is SiH 4 , and in addition, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4 and the like can be used. Further, GeF 4 and F 2 may be mixed. The formation of the SAS can be facilitated by diluting the silicide gas with one or plural kinds of rare gas elements selected from hydrogen or hydrogen and helium, argon, krypton, or neon. It is preferable that the dilution ratio of hydrogen with respect to the silicide gas is, for example, 2 to 1000 times in flow rate ratio. Of course, formation of the SAS by glow discharge decomposition is preferably performed under reduced pressure, but it can also be formed by utilizing discharge at atmospheric pressure. Typically, it may be performed in a pressure range of 0.1 Pa to 133 Pa. The power supply frequency for forming the glow discharge is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. What is necessary is just to set high frequency electric power suitably. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, it is desirable that impurities derived from atmospheric components such as oxygen, nitrogen, and carbon be 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法(レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm3以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。 In the case where a crystalline semiconductor layer is used for the semiconductor layer, a method for manufacturing the crystalline semiconductor layer is a known method (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel. A crystallization method or the like may be used. In the case where an element for promoting crystallization is not introduced, the amorphous silicon film is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous silicon film with laser light, whereby the concentration of hydrogen contained in the amorphous silicon film is set to 1 ×. Release to 10 20 atoms / cm 3 or less. This is because the film is destroyed when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light.
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。 The method of introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.
また、非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。 The crystallization of the amorphous semiconductor layer may be a combination of heat treatment and crystallization by laser light irradiation, or the heat treatment and laser light irradiation may be performed a plurality of times.
半導体として、有機材料を用いる有機半導体を用いてもよい。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることが出来る。 An organic semiconductor using an organic material may be used as the semiconductor. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and materials such as an organic dye or a conductive polymer material can also be used.
本実施例では、半導体として、非晶質半導体を用いる。非晶質半導体層1607を形成し、チャネル保護膜1609、1610を形成するため、例えば、プラズマCVD法により絶縁膜を形成し、所望の領域に、所望の形状となるようにパターニングする。このとき、ゲート電極をマスクとして基板の裏面から露光することにより、チャネル保護膜1609、1610を形成することができる。またチャネル保護膜は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。その後、プラズマCVD法等により一導電型を有する半導体層、例えばN型半導体層1608を形成する。(図16(C)参照。)。一導電型を有する半導体層は必要に応じて形成すればよい。
In this embodiment, an amorphous semiconductor is used as the semiconductor. In order to form the
チャネル保護膜としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)、感光性または非感光性の有機材料(有機樹脂材料)(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど)、低誘電率であるLow k材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)を用いることもできる。塗布法で得られるTOF膜やSOG膜なども用いることができる。 Channel protective films include inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, etc.), photosensitive or non-photosensitive organic materials (organic resin materials) (polyimide, acrylic, polyamide, polyimide amide, resist , Benzocyclobutene, etc.), a low-k material having a low dielectric constant, or a film made of a plurality of kinds, or a stack of these films. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. You may use the material which has. As a manufacturing method, a vapor deposition method such as a plasma CVD method or a thermal CVD method, or a sputtering method can be used. Alternatively, a droplet discharge method or a printing method (a method for forming a pattern such as screen printing or offset printing) can be used. A TOF film or an SOG film obtained by a coating method can also be used.
続いて、レジストやポリイミド等の絶縁体からなるマスク1611、1612を形成し、該マスク1611、1612を用いて、非晶質半導体層1607、N型半導体層1608を同時にパターン加工する。
Subsequently, masks 1611 and 1612 made of an insulator such as resist or polyimide are formed, and the
次に、レジストやポリイミド等の絶縁体からなるマスク1613、1614を液滴吐出法を用いて形成する(図16(D)参照。)。そのマスク1613、1614を用いて、エッチング加工によりゲート絶縁層1605、1604の一部に貫通孔1618を形成して、その下層側に配置されているゲート電極層として機能する導電層1603の一部を露出させる。エッチング加工はプラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF4、NF3、Cl2、BCl3、などのフッ素系又は塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
Next,
マスク1613、1614を除去した後、導電性材料を含む組成物を吐出して、導電層1715、1716、1717を形成し、該導電層1715、1716、1717をマスクとして、N型半導体層をパターン加工して、N型半導体層1608を形成する(図17(A)参照)。なお、図示しないが、導電層1715、1716、1717を形成する前に、導電層1715、1716、1717がゲート絶縁膜1605と接する部分に選択的に光触媒物質などを形成する、前述の下地前処理工程を行っても良い。そうすると、導電層は密着性よく形成できる。
After the
また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜を形成する工程を行い、かつ、この処理工程は、導電層を形成した後にも行っても良い。この工程により、層間の密着性が向上するため、発光表示装置の信頼性も向上することができる。 In addition, as the base pretreatment of the conductive layer formed using a droplet discharge method, the above-described step of forming the base film may be performed, and this treatment step may be performed after the conductive layer is formed. This step improves the adhesion between the layers, so that the reliability of the light-emitting display device can also be improved.
導電層1717は、ソース、ドレイン配線層として機能し、前に形成された第1の電極1606に電気的に接続するように形成される。また、ゲート絶縁層1605に形成した貫通孔1718において、ソース及びドレイン配線層1716とゲート電極層である導電層1603とを電気的に接続させる。この配線層を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。
The
ゲート絶縁層1605、1604の一部に貫通孔1718を形成する工程を、配線層1715、1716、1717形成後に、該配線層1715、1716、1717をマスクとして用いて貫通孔1718を形成してもよい。そして貫通孔1718に導電層を形成し配線層1716とゲート電極層である導電層1603を電気的に接続する。
The step of forming the through-
続いて、土手(隔壁ともよばれる)となる絶縁層1720を形成する。また、図示しないが、絶縁層1720の下に薄膜トランジスタを覆うように全面に窒化珪素若しくは窒化酸化珪素の保護層を形成してもよい。絶縁層1720は、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によって図17(B)に示すように開孔を形成する。また、液滴吐出法により絶縁層1720を形成すれば、エッチング加工は必ずしも必要ない。液滴吐出法を用いて、絶縁層1720など広領域に形成する場合、液滴吐出装置の複数のノズル吐出口から組成物を吐出し、複数の線が重なるように描画し形成すると、スループットが向上する。
Subsequently, an insulating
絶縁体層1720は、第1の電極1721に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁層1720は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸、及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
The
以上の工程により、基板1600上にボトムゲート型(逆スタガ型ともいう。)のチャネル保護型TFTと第1の電極(第1電極層)が接続されたEL表示パネル用のTFT基板が完成する。
Through the above steps, a TFT substrate for an EL display panel in which a bottom gate type (also referred to as an inverted stagger type) channel protective TFT and a first electrode (first electrode layer) are connected to the
電界発光層1721を形成する前に、大気圧中で200℃の熱処理を行い絶縁層1720中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに電界発光層1721を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
Before the
電界発光層1721として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。電界発光層1721上に第2の電極である導電層1722を積層形成して、発光素子を用いた表示機能を有する発光表示装置が完成する(図17(B)参照。)。
As the
図示しないが、第2の電極1722を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素(SiN)、酸化珪素(SiO2)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CNX)を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素膜(CNX)、及び窒化珪素(SiN)のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いてもよい。
Although not shown, it is effective to provide a passivation film so as to cover the
以上示したように、本実例では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に発光装置を製造することができる。 As described above, in this example, the process can be omitted by not using the light exposure process using the photomask. In addition, by forming various patterns directly on the substrate by using a droplet discharge method, a light emitting device can be easily manufactured even if a glass substrate of 5th generation or more with one side exceeding 1000 mm is used. Can do.
図15は本発明の発光装置の画素部分の断面図である。図15には発光素子として、エレクトロルミネッセンス素子を用いた場合の例を示している。TFT基板1501上に画素TFT1506を構成し、そのドレイン電極と接続する電極1502を形成する。その後、絶縁膜1507を成膜、パターニングし、電極部分1502の開口をおこなう。次に発光部となる有機材料1501を成膜し、電極1504を形成する。これらの有機材料、電極材料は公知のものを使用することができる。材料の組み合わせによって、発光方向を、上面発光、下面発光、または両面発光とすることが可能である。電極1504の上方領域1505は外界と遮断され、封止がおこなわれる。この封止によって、外部の水分などが入り込むのを防止し、EL材料が劣化するのを防止する。
FIG. 15 is a cross-sectional view of a pixel portion of the light emitting device of the present invention. FIG. 15 shows an example in which an electroluminescence element is used as the light emitting element. A
上記実施例1〜10で説明した発光装置を表示媒体として組みこんで完成する各種電子機器について、図13を参照して説明する。ただし、本発明の電子機器は、図13に例示されるものに限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施例の記載内容に限定して解釈されるものではない。
Various electronic devices completed by incorporating the light-emitting devices described in
その様な電子機器としては、テレビジョン、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ゲーム機、カーナビゲーション、パーソナルコンピュータ、などが挙げられる。それらの一例を図13に示す。 Examples of such electronic devices include televisions, video cameras, digital cameras, head mounted displays (goggles type displays), game machines, car navigation systems, personal computers, and the like. An example of them is shown in FIG.
図13(A)はテレビジョンであり、筐体3001、支持台3002、表示部3003、スピーカー部3004、ビデオ入力端子3005等を含む。本発明の表示装置を表示部3003に用いることで、テレビジョンを構成することができる。
FIG. 13A illustrates a television which includes a
図13(B)はノートパソコンであり、本体3101、筐体3102、表示部3103、キーボード3104、外部接続ポート3105、ポインティングマウス3106等を含む。本発明の表示装置を表示部3103に使用することで小型軽量のノートパソコンを構成することができる。
FIG. 13B illustrates a laptop computer, which includes a
図13(C)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体3201、筐体3202、CD、LDまたはDVD等の記録媒体読込部3205、操作スイッチ3206、表示部A3203、表示部B3204等を含む。表示部A3023は主として画像情報を表示し、表示部B3024は主として文字情報を表示するが、本発明の表示装置は主として記録媒体を備えた画像再生装置の表示部A3023に用いることができる。なお、記録媒体を備えた画像再生装置としては、CD再生装置、ゲーム機器などに本発明を用いることで小型軽量な画像再生装置を構成することができる。
FIG. 13C illustrates an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態、実施例1〜10のどのような組み合わせからなる構成を用いても実現することができる。 As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic apparatus of a present Example is realizable even if it uses the structure which consists of what kind of embodiment and Examples 1-10.
101 ソース信号線
102 ゲート信号線
103 第1のスイッチ
104 第2のスイッチ
105 電流電圧変換素子
106 電圧電流変換素子
107 電圧保持手段
108 画素電極
109 発光素子
110 第3のスイッチ
111 電源線
201 ソース信号線
202 ゲート信号線
203 第1のスイッチ用TFT
204 第2のスイッチ用TFT
205 TFT
206 TFT
207 電圧保持容量
208 画素電極
209 発光素子
210 電源線
211 第3のスイッチ用TFT
212 電源線
301 ソース信号線
302 ゲート信号線
303 第1のスイッチ用TFT
304 第3のスイッチ用TFT
305 TFT
306 TFT
307 電圧保持容量
308 画素電極
309 発光素子
312 電源線
401 ソース信号線
402 ゲート信号線
403 第1のスイッチ用TFT
404 第2のスイッチ用TFT
405 TFT
406 TFT
407 電圧保持容量
408 画素電極
409 発光素子
411 ゲート信号線
412 第3のTFT
413 電源線
501 ソース信号線
502 ゲート信号線
503 第1のスイッチ用TFT
504 第2のスイッチ用TFT
505 TFT
506 TFT
507 電圧保持容量
508 画素電極
509 発光素子
510 電源線
511 抵抗
512 抵抗
513 第3のTFT
514 電源線
601 ソース信号線
602 ゲート信号線
603 スイッチ用TFT
604 スイッチ用TFT
605 電流電圧変換用TFT
606 電圧電流変換用TFT
607 保持容量
608 画素電極
609 発光素子
610 電源供給線
701〜711 TFT
713 高電位電源
714 容量
801 入力端子
802 出力端子
803 電源電位
806〜808 TFT
809 容量
810〜814 TFT
815 容量
816〜820 TFT
821 容量
822〜825 TFT
826 1段目バッファ回路
827 2段目バッファ回路
828 3段目バッファ回路
901 IC
902 TFT基板
903 対向基板
904 回路配線
905 引き出し配線
906 IC電極
907 バンプ
908 導電粒子
909 FPC
907 バンプ
1002 TFT基板
1001 対向基板
1003 スティック状IC
1004 TFT基板
1005 対向基板
1006 バスライン
1007 画素
1101 画素部
1102 画素
1103 保護素子
1104 保護素子
1201 スイッチング用TFT
1202 発光素子駆動用TFT
1203 コンデンサ
1204 発光素子
1401 素子
1402 素子
1501 TFT基板
1502 電極
1504 電極
1505 上方領域
1506 画素TFT
1507 絶縁膜
1510 有機材料
1600 基板
1601 下地膜
1602 導電層
1603 導電層
1604 絶縁層
1605 絶縁層
1606 導電層
1607 非晶質半導体層
1608 N型半導体層
1609 チャネル保護膜
1610 チャネル保護膜
1611〜1614 マスク
1618 貫通孔
1715〜1717 導電層
1718 貫通孔
1720 絶縁層
1721 電界発光層
1722 導電層
1800 基板
1803 液滴吐出手段
1804 撮像手段
1805 ヘッド
1807 制御手段
1808 記憶媒体
1809 画像処理手段
1810 コンピュータ
1811 マーカー
3001 筐体
3002 支持台
3003 表示部
3004 スピーカー部
3005 ビデオ入力端子
3101 本体
3102 筐体
3103 表示部
3104 キーボード
3105 外部接続ポート
3106 ポインティングマウス
3201 本体
3202 筐体
3203 表示部(a)
3204 表示部(b)
3205 記録媒体読込部
3206 操作スイッチ
101
204 Second switch TFT
205 TFT
206 TFT
207
212
304 Third switch TFT
305 TFT
306 TFT
307
404 Second switch TFT
405 TFT
406 TFT
407
413
504 Second switch TFT
505 TFT
506 TFT
507
514
604 TFT for switch
605 TFT for current-voltage conversion
606 Voltage-current conversion TFT
607
713 High-
809 Capacity 810-814 TFT
815 Capacitance 816-820 TFT
821 Capacitance 822-825 TFT
826 First
902
907
1004
1202 TFT for driving light emitting element
1203
1507 Insulating film 1510
3204 Display part (b)
3205 Recording medium reading unit 3206 Operation switch
Claims (24)
前記画素は、一端がソース信号線に接続され、他端が電流電圧変換素子に接続された第一のスイッチと、
一端が前記電流電圧変換素子に接続され、他端が保持手段と電圧電流変換素子に接続された第二のスイッチと、
前記電流電圧変換素子および前記電圧電流変換素子に接続された画素電極と、
一端が前記画素電極に接続され、他端が前記電源線に接続された第三のスイッチと、
前記画素電極を一方の電極とする発光素子とを有することを特徴とする発光装置。 A plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix,
A first switch having one end connected to a source signal line and the other end connected to a current-voltage conversion element;
A second switch having one end connected to the current-voltage conversion element and the other end connected to the holding means and the voltage-current conversion element;
The current-voltage conversion element and a pixel electrode connected to the voltage-current conversion element;
A third switch having one end connected to the pixel electrode and the other end connected to the power line;
A light-emitting device having a light-emitting element using the pixel electrode as one electrode.
前記画素は、一端がソース信号線に接続され、他端が第一の薄膜トランジスタのドレイン端子に接続された第一のスイッチと、
一端が前記第一の薄膜トランジスタのドレイン端子に接続され、他端が前記第一の薄膜トランジスタのゲート端子と保持手段と第二の薄膜トランジスタのゲート端子に接続された第二のスイッチと、
前記第一の薄膜トランジスタのソース端子および第二の薄膜トランジスタのソース端子に接続された画素電極と、
一端が前記画素電極に接続され、他端が前記電源線に接続された第三のスイッチと、
前記画素電極を一方の電極とする発光素子とを有することを特徴とする発光装置。 A plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix,
A first switch having one end connected to the source signal line and the other end connected to the drain terminal of the first thin film transistor;
A second switch having one end connected to the drain terminal of the first thin film transistor and the other end connected to the gate terminal and holding means of the first thin film transistor and the gate terminal of the second thin film transistor;
A pixel electrode connected to a source terminal of the first thin film transistor and a source terminal of the second thin film transistor;
A third switch having one end connected to the pixel electrode and the other end connected to the power line;
A light-emitting device having a light-emitting element using the pixel electrode as one electrode.
前記画素は、一端がソース信号線に接続され、他端が第一の薄膜トランジスタのドレイン端子とゲート端子に接続された第一のスイッチと、
一端が前記第一の薄膜トランジスタのドレイン端子とゲート端子に接続され、他端が前記保持手段と第二の薄膜トランジスタのゲート端子に接続された第二のスイッチと、
前記第一の薄膜トランジスタのソース端子、および前記第二の薄膜トランジスタのソース端子に接続された画素電極と、
一端が前記画素電極に接続され、多端が前記電源線に接続された第三のスイッチと、
前記画素電極を一方の電極とする発光素子とを有することを特徴とする発光装置。 A plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix,
A first switch having one end connected to a source signal line and the other end connected to a drain terminal and a gate terminal of the first thin film transistor;
A second switch having one end connected to the drain terminal and the gate terminal of the first thin film transistor and the other end connected to the holding means and the gate terminal of the second thin film transistor;
A pixel electrode connected to a source terminal of the first thin film transistor and a source terminal of the second thin film transistor;
A third switch having one end connected to the pixel electrode and the other end connected to the power line;
A light-emitting device having a light-emitting element using the pixel electrode as one electrode.
前記第一の薄膜トランジスタのソース端子、および前記第二の薄膜トランジスタのソース端子は抵抗を介して画素電極に接続されていることを特徴とする発光装置。 In any one of Claims 2 thru | or 3,
A light emitting device, wherein a source terminal of the first thin film transistor and a source terminal of the second thin film transistor are connected to a pixel electrode through a resistor.
前記第一のスイッチ、前記第二のスイッチおよび前記第三のスイッチは同一のゲート信号線によって制御されることを特徴とする発光装置。 In any one of Claims 1 to 4,
The light emitting device, wherein the first switch, the second switch, and the third switch are controlled by the same gate signal line.
前記第一のスイッチおよび前記第二のスイッチは異なるゲート信号線によって制御されることを特徴とする発光装置。 In any one of Claims 1 to 4,
The light emitting device, wherein the first switch and the second switch are controlled by different gate signal lines.
前記第一の薄膜トランジスタおよび前記第二の薄膜トランジスタは異なるゲート幅を有することを特徴とする発光装置。 In any one of Claims 2 thru | or 6,
The light emitting device, wherein the first thin film transistor and the second thin film transistor have different gate widths.
前記薄膜トランジスタは同一の極性を持つことを特徴とする発光装置。 In any one of Claims 2 thru | or 7,
The light emitting device, wherein the thin film transistors have the same polarity.
前記薄膜トランジスタはN型薄膜トランジスタであり、且つ、画素電極は発光素子の陽極であることを特徴とする発光装置。 In any one of Claims 2 thru | or 7,
The light-emitting device, wherein the thin film transistor is an N-type thin film transistor and the pixel electrode is an anode of a light-emitting element.
前記薄膜トランジスタはセミアモルファス薄膜トランジスタであることを特徴とする発光装置。 In claim 9,
The light-emitting device, wherein the thin film transistor is a semi-amorphous thin film transistor.
前記薄膜トランジスタはアモルファス薄膜トランジスタであることを特徴とする発光装置。 In claim 9,
The light-emitting device, wherein the thin film transistor is an amorphous thin film transistor.
前記薄膜トランジスタはインクジェットプロセスを用いて形成された薄膜トランジスタであることを特徴とする発光装置。 In claim 9,
The light emitting device according to claim 1, wherein the thin film transistor is a thin film transistor formed using an inkjet process.
前記画素は、一端がソース信号線に接続され、他端が電流電圧変換素子に接続された第一のスイッチと、
一端が前記電流電圧変換素子に接続され、他端が保持手段と電圧電流変換素子に接続された第二のスイッチと、
前記電流電圧変換素子および前記電圧電流変換素子に接続された画素電極と、
一端が前記画素電極に接続され、他端が前記電源線に接続された第三のスイッチと、
前記画素電極を一方の電極とする発光素子とを有する画素部を表示媒体として組み込んだことを特徴とする電子機器。 A plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix,
A first switch having one end connected to a source signal line and the other end connected to a current-voltage conversion element;
A second switch having one end connected to the current-voltage conversion element and the other end connected to the holding means and the voltage-current conversion element;
The current-voltage conversion element and a pixel electrode connected to the voltage-current conversion element;
A third switch having one end connected to the pixel electrode and the other end connected to the power line;
An electronic apparatus comprising a pixel portion including a light emitting element having the pixel electrode as one electrode as a display medium.
前記画素は、一端がソース信号線に接続され、他端が第一の薄膜トランジスタのドレイン端子に接続された第一のスイッチと、
一端が前記第一の薄膜トランジスタのドレイン端子に接続され、他端が前記第一の薄膜トランジスタのゲート端子と保持手段と第二の薄膜トランジスタのゲートに接続された第二のスイッチと、
前記第一の薄膜トランジスタのソース端子および第二の薄膜トランジスタのソース端子に接続された画素電極と、
一端が前記画素電極に接続され、他端が前記電源線に接続された第三のスイッチと、
前記画素電極を一方の電極とする発光素子とを有する画素部を表示媒体として組み込んだことを特徴とする電子機器。 A plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix,
A first switch having one end connected to the source signal line and the other end connected to the drain terminal of the first thin film transistor;
A second switch having one end connected to the drain terminal of the first thin film transistor and the other end connected to the gate terminal of the first thin film transistor, the holding means, and the gate of the second thin film transistor;
A pixel electrode connected to a source terminal of the first thin film transistor and a source terminal of the second thin film transistor;
A third switch having one end connected to the pixel electrode and the other end connected to the power line;
An electronic apparatus comprising a pixel portion including a light emitting element having the pixel electrode as one electrode as a display medium.
前記画素は、一端がソース信号線に接続され、他端が第一の薄膜トランジスタのドレイン端子とゲート端子に接続された第一のスイッチと、
一端が前記第一の薄膜トランジスタのドレイン端子とゲート端子に接続され、他端が前記保持手段と第二の薄膜トランジスタのゲート端子に接続された第二のスイッチと、
前記第一の薄膜トランジスタのソース端子、および前記第二の薄膜トランジスタのソース端子に接続された画素電極と、
一端が前記画素電極に接続され、他端が前記電源線に接続された第三のスイッチと、
前記画素電極を一方の電極とする発光素子とを有する
画素部を表示媒体として組み込んだことを特徴とする電子機器。 A plurality of pixels, a plurality of source signal lines, a plurality of gate signal lines, and a plurality of power supply lines are arranged in a matrix,
A first switch having one end connected to a source signal line and the other end connected to a drain terminal and a gate terminal of the first thin film transistor;
A second switch having one end connected to the drain terminal and the gate terminal of the first thin film transistor and the other end connected to the holding means and the gate terminal of the second thin film transistor;
A pixel electrode connected to a source terminal of the first thin film transistor and a source terminal of the second thin film transistor;
A third switch having one end connected to the pixel electrode and the other end connected to the power line;
An electronic apparatus comprising a pixel portion including a light emitting element having the pixel electrode as one electrode as a display medium.
前記第一の薄膜トランジスタのソース端子、および前記第二の薄膜トランジスタのソース端子は抵抗を介して画素電極に接続されていることを特徴とする電子機器。 In claim 14 or claim 15,
An electronic apparatus, wherein a source terminal of the first thin film transistor and a source terminal of the second thin film transistor are connected to a pixel electrode through a resistor.
前記第一のスイッチ、前記第二のスイッチおよび前記第三のスイッチは同一のゲート信号線によって制御されることを特徴とする電子機器。 In any one of Claims 13 thru / or Claim 16,
The electronic device, wherein the first switch, the second switch, and the third switch are controlled by the same gate signal line.
前記第一のスイッチおよび前記第二のスイッチは異なるゲート信号線によって制御されることを特徴とする電子機器。 In any one of Claims 13 thru / or Claim 16,
The electronic device, wherein the first switch and the second switch are controlled by different gate signal lines.
前記第一の薄膜トランジスタおよび前記第二の薄膜トランジスタは異なるゲート幅を有することを特徴とする電子機器。 The method according to any one of claims 14 to 16,
The electronic device, wherein the first thin film transistor and the second thin film transistor have different gate widths.
前記薄膜トランジスタは同一の極性を持つことを特徴とする電子機器。 In any one of Claims 14 to 19,
The electronic device, wherein the thin film transistors have the same polarity.
前記薄膜トランジスタはN型薄膜トランジスタであり、且つ、画素電極は発光素子の陽極であることを特徴とする電子機器。 In any one of Claims 14 to 19,
The electronic device, wherein the thin film transistor is an N-type thin film transistor, and the pixel electrode is an anode of a light emitting element.
前記薄膜トランジスタはセミアモルファス薄膜トランジスタであることを特徴とする電子機器。 In claim 21,
The electronic device, wherein the thin film transistor is a semi-amorphous thin film transistor.
前記薄膜トランジスタはアモルファス薄膜トランジスタであることを特徴とする電子機器。 In claim 21,
The electronic device, wherein the thin film transistor is an amorphous thin film transistor.
前記薄膜トランジスタはインクジェットプロセスを用いて形成された薄膜トランジスタであることを特徴とする電子機器。
In claim 21,
The electronic device, wherein the thin film transistor is a thin film transistor formed using an inkjet process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367188A JP5142455B2 (en) | 2003-12-25 | 2004-12-20 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003429210 | 2003-12-25 | ||
JP2003429210 | 2003-12-25 | ||
JP2004367188A JP5142455B2 (en) | 2003-12-25 | 2004-12-20 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005208604A true JP2005208604A (en) | 2005-08-04 |
JP2005208604A5 JP2005208604A5 (en) | 2007-12-27 |
JP5142455B2 JP5142455B2 (en) | 2013-02-13 |
Family
ID=34914082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004367188A Expired - Fee Related JP5142455B2 (en) | 2003-12-25 | 2004-12-20 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5142455B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008090276A (en) * | 2006-09-05 | 2008-04-17 | Canon Inc | Light emitting display device |
JP2013225140A (en) * | 2006-09-05 | 2013-10-31 | Canon Inc | Light-emitting display device |
CN113363272A (en) * | 2021-05-31 | 2021-09-07 | 武汉新芯集成电路制造有限公司 | Photosensitive array, manufacturing method and imaging device |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03296725A (en) * | 1990-04-17 | 1991-12-27 | Nec Corp | Matrix electrode substrate |
JPH08179358A (en) * | 1994-12-20 | 1996-07-12 | Casio Comput Co Ltd | Active matrix panel |
JPH1197705A (en) * | 1997-09-23 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | Semiconductor integrated circuit |
JP2003029707A (en) * | 2001-07-16 | 2003-01-31 | Semiconductor Energy Lab Co Ltd | Light emission device |
JP2003058077A (en) * | 2001-08-08 | 2003-02-28 | Fuji Photo Film Co Ltd | Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method |
JP2003162254A (en) * | 2001-08-10 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | Display device and electronic equipment using the display device |
JP2003167543A (en) * | 2001-11-30 | 2003-06-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2003179479A (en) * | 2001-07-30 | 2003-06-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2003208127A (en) * | 2001-11-09 | 2003-07-25 | Sanyo Electric Co Ltd | Display device |
JP2003216110A (en) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | Display device |
-
2004
- 2004-12-20 JP JP2004367188A patent/JP5142455B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03296725A (en) * | 1990-04-17 | 1991-12-27 | Nec Corp | Matrix electrode substrate |
JPH08179358A (en) * | 1994-12-20 | 1996-07-12 | Casio Comput Co Ltd | Active matrix panel |
JPH1197705A (en) * | 1997-09-23 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | Semiconductor integrated circuit |
JP2003029707A (en) * | 2001-07-16 | 2003-01-31 | Semiconductor Energy Lab Co Ltd | Light emission device |
JP2003179479A (en) * | 2001-07-30 | 2003-06-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2003058077A (en) * | 2001-08-08 | 2003-02-28 | Fuji Photo Film Co Ltd | Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method |
JP2003162254A (en) * | 2001-08-10 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | Display device and electronic equipment using the display device |
JP2003208127A (en) * | 2001-11-09 | 2003-07-25 | Sanyo Electric Co Ltd | Display device |
JP2003216110A (en) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | Display device |
JP2003167543A (en) * | 2001-11-30 | 2003-06-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008090276A (en) * | 2006-09-05 | 2008-04-17 | Canon Inc | Light emitting display device |
JP2013225140A (en) * | 2006-09-05 | 2013-10-31 | Canon Inc | Light-emitting display device |
CN113363272A (en) * | 2021-05-31 | 2021-09-07 | 武汉新芯集成电路制造有限公司 | Photosensitive array, manufacturing method and imaging device |
CN113363272B (en) * | 2021-05-31 | 2023-12-08 | 武汉新芯集成电路制造有限公司 | Photosensitive array, manufacturing method and imaging device |
Also Published As
Publication number | Publication date |
---|---|
JP5142455B2 (en) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6677785B2 (en) | Video camera | |
US8902137B2 (en) | Light-emitting device with first and second gate signal lines and electronic equipment using the same | |
JP5142455B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME | |
JP5201791B2 (en) | Display device and electronic device | |
JP4877868B2 (en) | Method for manufacturing display device | |
JP4877867B2 (en) | Method for manufacturing display device | |
JP2023052752A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5142455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |