JP2005208481A - Electrooptical device, electronic equipment, and flexible wiring substrate - Google Patents

Electrooptical device, electronic equipment, and flexible wiring substrate Download PDF

Info

Publication number
JP2005208481A
JP2005208481A JP2004016972A JP2004016972A JP2005208481A JP 2005208481 A JP2005208481 A JP 2005208481A JP 2004016972 A JP2004016972 A JP 2004016972A JP 2004016972 A JP2004016972 A JP 2004016972A JP 2005208481 A JP2005208481 A JP 2005208481A
Authority
JP
Japan
Prior art keywords
wiring
electro
power supply
common
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004016972A
Other languages
Japanese (ja)
Inventor
Toru Aoki
青木  透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004016972A priority Critical patent/JP2005208481A/en
Publication of JP2005208481A publication Critical patent/JP2005208481A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To effectively reduce noises and ripples of a common electric potential to be supplied to a driving circuit of an electrooptical panel. <P>SOLUTION: The liquid crystal panel 10 has a plurality of two-dimensionally arrayed pixel electrodes 12 and a counter electrode 171 placed opposite to the pixel electrodes 12 across a liquid crystal 182. A power supply circuit 33 to generate a low potential side power supply electric potential Gnd and a common electric potential Vcom to be applied to the counter electrode 171 is mounted on a wiring substrate 30. An FPC 20 has a flexible base material 21 fixed to the liquid crystal panel 10 and the wiring substrate 30, a common wire 231 to supply the common electric potential Vcom to the liquid crystal panel 10 and an earth wire 232 to supply the low potential side power supply electric potential Gnd to the liquid crystal panel 10. A chip condenser 251 interposed between the common wire 231 and the earth wire 232 is mounted on the base material 21. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、液晶などの電気光学物質を用いて画像を表示する電気光学パネルに対して電源電位など各種の電位を供給する技術に関する。   The present invention relates to a technique for supplying various potentials such as a power supply potential to an electro-optical panel that displays an image using an electro-optical material such as liquid crystal.

液晶装置に代表される各種の電気光学装置は、複数の画素を有する電気光学パネルを備える。例えば、画素への電圧印加を制御するための能動素子としてトランジスタが採用されたアクティブマトリクス方式の電気光学パネルは、マトリクス状に配列された複数の画素電極と、これらの画素電極に電気光学物質を挟んで対向する対向電極とを有する。この構成のもと、複数の画素電極に対して表示画像に応じた電位が印加されるとともに対向電極に対して電位(以下「コモン電位」という)が印加されることにより、電気光学物質への印加電圧に応じた種々の画像が表示される。特許文献1に開示されているように、電源電位やコモン電位など各種の電位を生成するための電源回路は、フレキシブル配線基板(以下「FPC」という)を介して電気光学パネルに接続された配線基板に実装されるのが一般的である。   Various electro-optical devices represented by a liquid crystal device include an electro-optical panel having a plurality of pixels. For example, an active matrix type electro-optical panel in which a transistor is employed as an active element for controlling voltage application to a pixel includes a plurality of pixel electrodes arranged in a matrix, and an electro-optical material applied to these pixel electrodes. And opposed electrodes facing each other. Under this configuration, a potential corresponding to a display image is applied to a plurality of pixel electrodes, and a potential (hereinafter referred to as a “common potential”) is applied to a counter electrode. Various images corresponding to the applied voltage are displayed. As disclosed in Patent Document 1, a power supply circuit for generating various potentials such as a power supply potential and a common potential is a wiring connected to an electro-optical panel via a flexible wiring board (hereinafter referred to as “FPC”). Generally, it is mounted on a substrate.

特開2002−182604号公報(段落0015および段落0042)JP 2002-182604 A (paragraph 0015 and paragraph 0042)

ところで、電源回路から出力される電源電位やコモン電位にはノイズやリプルが生じ得る。特にコモン電位は電気光学物質に印加される電位であるから、これにノイズやリプルが発生した場合には電気光学物質に対して所期の電圧とは異なる電圧が印加されることとなって表示品位の低下が引き起こされるという問題が生じ得る。この問題を解決するための方策としては、電源回路からの各出力配線に対して並列に接続されたバイパス用のコンデンサ(例えばチップコンデンサ)を配線基板に実装することが考えられる。しかしながら、配線基板上のコンデンサによってノイズやリプルが低減されたとしても、コモン電位や他の電源電位はフレキシブル配線基板の配線により形成されるインダクタンス成分を経由した後に電気光学パネルに供給されるから、電気光学パネルに実際に供給されるコモン電位や電源電位のノイズやリプルを除去するには限界がある。本発明は、このような事情に鑑みてなされたものであり、その目的は、配線基板からFPCを経由して電気光学パネルに供給される各電位のノイズやリプルを有効に低減することにある。   Incidentally, noise and ripple may occur in the power supply potential and common potential output from the power supply circuit. In particular, since the common potential is a potential applied to the electro-optic material, if noise or ripple occurs in the common potential, a voltage different from the intended voltage is applied to the electro-optic material. There may be a problem that degradation of quality is caused. As a measure for solving this problem, it is conceivable to mount a bypass capacitor (for example, a chip capacitor) connected in parallel to each output wiring from the power supply circuit on the wiring board. However, even if noise and ripple are reduced by the capacitor on the wiring board, the common potential and other power supply potentials are supplied to the electro-optical panel after passing through the inductance component formed by the wiring of the flexible wiring board. There is a limit to removing noise and ripple of the common potential and power supply potential that are actually supplied to the electro-optic panel. The present invention has been made in view of such circumstances, and an object thereof is to effectively reduce noise and ripple of each potential supplied from the wiring board to the electro-optical panel via the FPC. .

この目的を達成するために、本発明に係る電気光学装置は、面状に配列された複数の画素電極と電気光学物質を挟んで複数の画素電極に対向する対向電極とを具備する電気光学パネルと、電源電位と対向電極に印加されるコモン電位とを生成する電源回路が設けられた配線基板と、電気光学パネルと配線基板とに固定された可撓性を有する基材を有し、電源電位を電気光学パネルに供給するための第1の配線とコモン電位を電気光学パネルに供給するための第2の配線との間に静電容量を有するフレキシブル配線基板とを具備する。なお、本発明における「電気光学物質」とは、電流や電圧といった電気的な作用を透過率や輝度といった光学的な作用に変換する物質であり、例えば液晶や有機EL(ElectroLuminescent)などである。   In order to achieve this object, an electro-optical device according to the present invention includes a plurality of pixel electrodes arranged in a planar shape and a counter electrode facing the plurality of pixel electrodes with an electro-optical material interposed therebetween. A wiring board provided with a power supply circuit for generating a power supply potential and a common potential applied to the counter electrode, and a flexible base material fixed to the electro-optical panel and the wiring board. A flexible wiring board having capacitance is provided between a first wiring for supplying a potential to the electro-optical panel and a second wiring for supplying a common potential to the electro-optical panel. The “electro-optical substance” in the present invention is a substance that converts an electrical action such as current and voltage into an optical action such as transmittance and luminance, such as liquid crystal or organic EL (ElectroLuminescent).

この構成においては、コモン電位が印加される第1の配線と電源電位(典型的には接地電位)が印加される第2の配線との間の静電容量が電気光学パネルと配線基板との間に介在するフレキシブル配線基板に設けられている。このため、配線基板の配線により形成されるインダクタンス成分のほかフレキシブル配線基板の配線により形成されるインダクタンス成分を経由した後の段階でコモン電位や電源電位のノイズやリプルが静電容量によって除去され、この除去後の各電位が電気光学パネルに供給される。したがって、本発明によれば、電気光学パネルに供給されるコモン電位や電源電位のノイズやリプルを低減して良好な表示品位が実現される。なお、コモン電位は、典型的には略一定の電位であるが、特定の時間ごとに(例えば画素電極への印加電圧の極性反転に同期して)レベルが変動する電位であってもよい。   In this configuration, the electrostatic capacitance between the first wiring to which the common potential is applied and the second wiring to which the power supply potential (typically ground potential) is applied is generated between the electro-optical panel and the wiring board. It is provided on a flexible wiring board interposed therebetween. For this reason, noise and ripple of common potential and power supply potential are removed by electrostatic capacitance at a stage after passing through the inductance component formed by wiring of the flexible wiring board in addition to the inductance component formed by wiring of the wiring board, Each potential after the removal is supplied to the electro-optical panel. Therefore, according to the present invention, noise and ripples of the common potential and power supply potential supplied to the electro-optical panel are reduced, and good display quality is realized. Note that the common potential is typically a substantially constant potential, but may be a potential whose level varies every specific time (for example, in synchronization with the polarity inversion of the voltage applied to the pixel electrode).

より具体的には、基材の板面上に実装されたチップコンデンサがコモン電位や電源電位を平滑化するための静電容量として採用され得る。この態様によれば、コモン電位または電源電位のノイズやリプルを解消するために充分な容量値を有するチップコンデンサを平滑用の静電容量として利用することができる。なお、フレキシブル配線基板に設けられた配線のインダクタンス成分の影響をより有効に低減するためには、第1の配線および第2の配線のうち電気光学パネルに接続される端部の近傍において(すなわち電源電位が電気光学パネルに出力される直前において)コモン電位または電源電位のノイズやリプルを低減することが望ましい。例えば、基材のうち配線基板に固定された端部と電気光学パネルに固定された端部との中央部からみて電気光学パネル側に平滑用の静電容量が設けられる。   More specifically, a chip capacitor mounted on the plate surface of the substrate can be employed as a capacitance for smoothing the common potential or the power supply potential. According to this aspect, it is possible to use a chip capacitor having a capacitance value sufficient to eliminate noise and ripple of the common potential or the power supply potential as the smoothing capacitance. In order to more effectively reduce the influence of the inductance component of the wiring provided on the flexible wiring board, in the vicinity of the end connected to the electro-optical panel of the first wiring and the second wiring (that is, It is desirable to reduce noise and ripple of the common potential or power supply potential (just before the power supply potential is output to the electro-optical panel). For example, a smoothing capacitance is provided on the electro-optical panel side as viewed from the center of the base material and the end portion fixed to the wiring board and the end portion fixed to the electro-optical panel.

他の態様においては、第1の配線と第2の配線とを電極として平滑用の静電容量が構成される。この構成によれば、チップコンデンサなど配線とは別個の電気部品を基材上に実装する必要はないから部品点数の低減や製造工程の簡略化が図られる。また、平滑用の静電容量として利用されるチップコンデンサを基材に実装するためには半田付けなどの方法が用いられるが、この場合には耐熱性を有する材料によって基材を形成する必要がある。これに対し、配線を静電容量の電極として兼用する場合には基材の耐熱性の有無が問題とならないから、より安価な材料からなる基材を利用できるという利点がある。   In another aspect, a smoothing capacitance is configured using the first wiring and the second wiring as electrodes. According to this configuration, since it is not necessary to mount an electrical component such as a chip capacitor separate from the wiring on the substrate, the number of components can be reduced and the manufacturing process can be simplified. In addition, in order to mount a chip capacitor used as a smoothing capacitance on a substrate, a method such as soldering is used. In this case, it is necessary to form the substrate with a heat-resistant material. is there. On the other hand, when wiring is also used as an electrode for capacitance, the presence or absence of heat resistance of the base material does not matter, so that there is an advantage that a base material made of a cheaper material can be used.

第1および第2の配線により静電容量が形成される態様においては、第1の配線および第2の配線の各々が、基材の板面に垂直な方向からみて相互に重なり合う電極部分を有する構成が採用され得る。この構成によれば平滑用の静電容量の容量値を増大させることができるから、第1の配線と第2の配線とを単に基板上に隣り合わせた構成と比較して、コモン電位や電源電位のノイズをより有効に低減することができる。ここで、平滑用の静電容量について充分な容量値を確保するためには電極部分の面積(特に配線の幅)を比較的広くする必要がある。したがって、第1の配線および第2の配線をその全長にわたって幅広の配線とした構成も採用され得る。しかしながら、この構成においては配線が占める基材上のスペースが大きくなる。特に、基材のうち電気光学パネルや配線基板と接合される部分には多数の配線が集中するから第1の配線と第2の配線とが占めるスペースを少なくすることが望ましい。そこで、本発明の望ましい態様においては、第1の配線および第2の配線の各々に、基材のうち配線基板に固定された端部と電気光学パネルに固定された端部とに形成された配線部分が設けられ、上述した電極部分は配線部分よりも幅広とされる(配線部分の幅が電極部分の幅よりも狭くなされる)。この構成によれば、幅が広い電極部分によって静電容量に充分な容量値を持たせることができる一方、各配線のうち電気光学パネルや配線基板に接合される部分のスペースが配線部分によって低減される。   In an aspect in which the capacitance is formed by the first and second wirings, each of the first wiring and the second wiring has electrode portions that overlap each other when viewed from the direction perpendicular to the plate surface of the substrate. A configuration may be employed. According to this configuration, since the capacitance value of the smoothing capacitance can be increased, the common potential and the power supply potential are compared with a configuration in which the first wiring and the second wiring are simply adjacent to each other on the substrate. Noise can be reduced more effectively. Here, in order to secure a sufficient capacitance value for the smoothing capacitance, the area of the electrode portion (particularly the width of the wiring) needs to be relatively wide. Therefore, the structure which made the 1st wiring and the 2nd wiring wide wiring over the full length can also be employ | adopted. However, in this configuration, the space on the base material occupied by the wiring becomes large. In particular, it is desirable to reduce the space occupied by the first wiring and the second wiring because a large number of wirings are concentrated on the portion of the base material that is joined to the electro-optical panel or the wiring board. Therefore, in a desirable aspect of the present invention, each of the first wiring and the second wiring is formed with an end portion fixed to the wiring board and an end portion fixed to the electro-optical panel of the base material. A wiring portion is provided, and the electrode portion described above is wider than the wiring portion (the width of the wiring portion is narrower than the width of the electrode portion). According to this configuration, the capacitance portion can have a sufficient capacitance value due to the wide electrode portion, while the space of the portion to be joined to the electro-optical panel or the wiring board is reduced by the wiring portion. Is done.

また、本発明に係る電子機器は、上述した電気光学装置を表示装置として備える。本発明に係る電気光学装置によればコモン電位および電源電位のノイズやリプルが有効に低減されるから、良好な表示品位が要求される電子機器の表示装置として特に好適である。また、極めて多数の画素を有する高精細な表示装置においては、コモン電位や電源電位に生じた僅かなノイズやリプルが表示品位に重大な影響を与え得る。本発明に係る電気光学装置によれば、フレキシブル配線基板のインダクタンス成分の影響を受けたノイズやリプルも有効に低減されるから、高精細な表示装置に適用された場合に特に顕著な効果を奏する。   In addition, an electronic apparatus according to the present invention includes the above-described electro-optical device as a display device. According to the electro-optical device of the present invention, noise and ripple of the common potential and the power supply potential are effectively reduced. Therefore, the electro-optical device is particularly suitable as a display device for an electronic apparatus that requires good display quality. Further, in a high-definition display device having an extremely large number of pixels, slight noise and ripple generated in the common potential and the power supply potential can seriously affect the display quality. According to the electro-optical device according to the present invention, noise and ripples affected by the inductance component of the flexible wiring board are also effectively reduced, and therefore, particularly effective when applied to a high-definition display device. .

さらに、本発明は、電気光学パネルと配線基板との間に介在するフレキシブル配線基板としても実施され得る。すなわち、このフレキシブル配線基板は、電気光学パネルと配線基板とに固定された可撓性を有する基材の板面上に、コモン電位を電気光学パネルに供給するための第1の配線と、電源電位を電気光学パネルに供給するための第2の配線とが形成され、第1の配線と第2の配線との間に平滑用の静電容量が設けられる。このフレキシブル配線基板によれば、本発明に係る電気光学装置について上述したのと同様の理由により、配線基板の電源回路から供給されるコモン電位や電源電位のノイズやリプルを有効に低減したうえで電気光学パネルに供給することができる。   Furthermore, the present invention can be implemented as a flexible wiring board interposed between the electro-optical panel and the wiring board. That is, the flexible wiring board includes a first wiring for supplying a common potential to the electro-optical panel on a plate surface of a flexible base material fixed to the electro-optical panel and the wiring board, and a power source. A second wiring for supplying a potential to the electro-optical panel is formed, and a smoothing capacitance is provided between the first wiring and the second wiring. According to this flexible wiring board, for the same reason as described above for the electro-optical device according to the present invention, the common potential supplied from the power supply circuit of the wiring board and the noise and ripple of the power supply potential are effectively reduced. The electro-optic panel can be supplied.

図面を参照しながら本発明の実施の形態を説明する。なお、以下に示す各図においては、各構成要素の寸法や比率を便宜的に実際のものとは異ならせてある。また、以下に示す第1ないし第3実施形態においては、電気光学物質として液晶を用いた液晶装置に本発明を適用した形態を例示する。   Embodiments of the present invention will be described with reference to the drawings. In the drawings shown below, the dimensions and ratios of the constituent elements are different from actual ones for convenience. In the following first to third embodiments, modes in which the present invention is applied to a liquid crystal device using a liquid crystal as an electro-optical material will be exemplified.

<A:第1実施形態>
図1は、本発明の第1実施形態に係る液晶装置の構成を示す平面図であり、図2は図1におけるII−II線からみた断面図である。これらの図に示されるように、この液晶装置100は、液晶パネル10とFPC20と配線基板(プリント基板)30とを有する。このうち液晶パネル10は、マトリクス状に配列された複数の画素により種々の画像を表示する装置であり、シール材181を介して貼り合わされた素子基板11および対向基板17と両基板に挟まれた液晶182とを有する。対向基板17のうち液晶182と対向する板面上には、図2に示されるように、その略全面にわたって対向電極171が設けられている。
<A: First Embodiment>
FIG. 1 is a plan view showing the configuration of the liquid crystal device according to the first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II in FIG. As shown in these drawings, the liquid crystal device 100 includes a liquid crystal panel 10, an FPC 20, and a wiring board (printed board) 30. Among these, the liquid crystal panel 10 is a device for displaying various images by a plurality of pixels arranged in a matrix, and is sandwiched between the element substrate 11 and the counter substrate 17 bonded together via the sealing material 181 and the two substrates. A liquid crystal 182. On the surface of the counter substrate 17 facing the liquid crystal 182, as shown in FIG. 2, a counter electrode 171 is provided over substantially the entire surface.

一方、素子基板11のうち液晶182と対向する板面上には、図1に示されるように、X方向に延在して走査線駆動回路141に接続された複数の走査線131と、Y方向に延在してデータ線駆動回路143に接続された複数のデータ線133と、走査線131およびデータ線133に薄膜トランジスタ(図示略)を介して接続された画素電極12とが設けられている。ひとつの画素は、画素電極12と、これに対向する対向電極171と、両電極により挟まれた液晶182とにより構成される。素子基板11上に形成された走査線駆動回路141およびデータ線駆動回路143は、画素電極12に対して駆動信号(走査信号やデータ信号)を供給することによって画素を駆動する回路である。   On the other hand, on the plate surface of the element substrate 11 facing the liquid crystal 182, as shown in FIG. 1, a plurality of scanning lines 131 extending in the X direction and connected to the scanning line driving circuit 141, and Y A plurality of data lines 133 extending in the direction and connected to the data line driving circuit 143, and the scanning lines 131 and the pixel electrodes 12 connected to the data lines 133 via thin film transistors (not shown) are provided. . One pixel includes a pixel electrode 12, a counter electrode 171 facing the pixel electrode 12, and a liquid crystal 182 sandwiched between the two electrodes. The scanning line driving circuit 141 and the data line driving circuit 143 formed on the element substrate 11 are circuits that drive pixels by supplying driving signals (scanning signals and data signals) to the pixel electrodes 12.

素子基板11のうち対向基板17の周縁から張り出した部分(以下「張出部」という)11aには多数の配線15が形成されている。これらの配線15は一端が素子基板11の周縁11bに至るようにパターニングされている。走査線駆動回路141およびデータ線駆動回路143の入力端子にはこれらの配線15の他端が接続されている。また、上述した対向電極171は、対向基板17の四隅のうち少なくとも1箇所に設けられた導通材(図示略)を介して配線15と電気的に接続されている。   A large number of wirings 15 are formed on a portion 11 a of the element substrate 11 that protrudes from the peripheral edge of the counter substrate 17 (hereinafter referred to as “extended portion”). These wirings 15 are patterned so that one end reaches the peripheral edge 11 b of the element substrate 11. The other ends of these wirings 15 are connected to input terminals of the scanning line driving circuit 141 and the data line driving circuit 143. Further, the above-described counter electrode 171 is electrically connected to the wiring 15 through a conductive material (not shown) provided in at least one of the four corners of the counter substrate 17.

一方、配線基板30は、液晶パネル10を駆動するための各種の電子回路が実装されたリジッド基板である。図1および図2に示されるように、配線基板30には電源回路33が実装されている。この電源回路33は、液晶パネル10の走査線駆動回路141やデータ線駆動回路143が駆動信号を生成するために用いる高位側電源電位Vccおよび低位側電源電位(接地電位)Gndのほか、対向電極17に印加されるコモン電位Vcomを生成する回路である。配線基板30の板面上には多数の配線31が形成されている。これらの配線31は、電源回路33を含む種々の電子回路から出力された信号を伝送するためのものであり、各電子回路から図1の接続部35に至るようにパターニングされている。例えば、図1に示す配線311は、電源回路33のうちコモン電位Vcomが出力される端子から接続部35に至るように形成され、配線312は電源回路33のうち低位側電源電位Gndが出力される端子から接続部35に至るように形成されている。   On the other hand, the wiring board 30 is a rigid board on which various electronic circuits for driving the liquid crystal panel 10 are mounted. As shown in FIGS. 1 and 2, a power supply circuit 33 is mounted on the wiring board 30. The power supply circuit 33 includes a counter electrode in addition to the high power supply potential Vcc and the low power supply potential (ground potential) Gnd used by the scanning line drive circuit 141 and the data line drive circuit 143 of the liquid crystal panel 10 to generate drive signals. 17 is a circuit for generating a common potential Vcom applied to the circuit 17. A large number of wirings 31 are formed on the plate surface of the wiring board 30. These wirings 31 are used to transmit signals output from various electronic circuits including the power supply circuit 33, and are patterned from each electronic circuit to the connection portion 35 in FIG. For example, the wiring 311 illustrated in FIG. 1 is formed so as to extend from the terminal from which the common potential Vcom is output in the power supply circuit 33 to the connection portion 35, and the wiring 312 is output from the lower power supply potential Gnd in the power supply circuit 33. It is formed so as to extend from the terminal to the connecting portion 35.

液晶パネル10と配線基板30とはFPC20を介して接続されている。このFPC20は、可撓性を有するフィルム状の基材21を具備する。この基材21のうち液晶パネル10および配線基板30に対向する板面(図1における奥側の板面)上には、基材21のうち液晶パネル10に固定される端部21aから配線基板30に固定される端部21bに至るように多数の配線23が形成されている。これらの配線23は、配線基板30と液晶パネル10とを電気的に接続するためのものである。より具体的には、基材21の端部21aが異方性導電膜(図示略)を介して素子基板11の張出部11aに固定された状態において、各配線23は素子基板11の周縁11bに形成された配線15と電気的に接続される。一方、基材21の端部21bが異方性導電膜(図示略)を介して配線基板30の接続部35に固定された状態において、各配線23は接続部35に至った配線31と電気的に接続される。これらの配線23のうち図1に示す配線231(以下では特に「コモン配線231」と表記する場合がある)は、配線基板30の接続部35に至った配線311と電気的に接続されてコモン電位Vcomを液晶パネル10に供給する。一方、配線232(以下では特に「接地線232」と表記する場合がある)は、配線基板30の配線312と電気的に接続されて低位側電源電位Gndを液晶パネル10に供給する。   The liquid crystal panel 10 and the wiring board 30 are connected via the FPC 20. The FPC 20 includes a film-like base material 21 having flexibility. On the substrate surface of the base material 21 that faces the liquid crystal panel 10 and the wiring substrate 30 (the back-side plate surface in FIG. 1), the wiring substrate extends from an end 21 a fixed to the liquid crystal panel 10 of the base material 21. A large number of wirings 23 are formed so as to reach the end 21 b fixed to 30. These wirings 23 are for electrically connecting the wiring board 30 and the liquid crystal panel 10. More specifically, in the state where the end portion 21 a of the base material 21 is fixed to the overhanging portion 11 a of the element substrate 11 via an anisotropic conductive film (not shown), each wiring 23 is connected to the periphery of the element substrate 11. It is electrically connected to the wiring 15 formed in 11b. On the other hand, in a state where the end portion 21 b of the base material 21 is fixed to the connection portion 35 of the wiring substrate 30 via an anisotropic conductive film (not shown), each wiring 23 is electrically connected to the wiring 31 reaching the connection portion 35. Connected. Among these wirings 23, the wiring 231 shown in FIG. 1 (hereinafter sometimes referred to as “common wiring 231” in some cases) is electrically connected to the wiring 311 reaching the connection portion 35 of the wiring substrate 30 and is common. The potential Vcom is supplied to the liquid crystal panel 10. On the other hand, the wiring 232 (hereinafter sometimes referred to as “ground line 232” in particular) is electrically connected to the wiring 312 of the wiring board 30 and supplies the lower power supply potential Gnd to the liquid crystal panel 10.

図1に示されるように、コモン配線231と接地線232とは基材21上において相互に隣接する。そして、コモン配線231と接地線232との間にはチップコンデンサ251が介挿されている。ここで、図3は、コモン配線231および接地線232とチップコンデンサ251との電気的な関係を示す等価回路図である。図1および図3に示されるように、チップコンデンサ251は、その一端がコモン配線231に接続されるとともに他端が接地線232に接続されるように基材21上に実装されている。したがって、チップコンデンサ251は、コモン配線231と接地線232とを介して電源回路33と並列に接続されて平滑用コンデンサ(バイパスコンデンサ)として機能する。このチップコンデンサ251は、基材21のうち液晶パネル10に接合された端部21aの近傍に実装されている。図1における直線Lcは、基材21のうち液晶パネル10に接合された端部21aと配線基板30に接合された端部21bとの中央部を通る直線(すなわち端部21aと端部21bとから略等しい距離にある直線)である。チップコンデンサ251は、この直線Lcからみて液晶パネル10側に配置されている。   As shown in FIG. 1, the common wiring 231 and the ground line 232 are adjacent to each other on the base material 21. A chip capacitor 251 is interposed between the common wiring 231 and the ground line 232. Here, FIG. 3 is an equivalent circuit diagram showing an electrical relationship between the common wiring 231 and the ground line 232 and the chip capacitor 251. As shown in FIGS. 1 and 3, the chip capacitor 251 is mounted on the substrate 21 so that one end thereof is connected to the common wiring 231 and the other end is connected to the ground line 232. Accordingly, the chip capacitor 251 is connected in parallel with the power supply circuit 33 via the common wiring 231 and the ground line 232 and functions as a smoothing capacitor (bypass capacitor). The chip capacitor 251 is mounted in the vicinity of the end 21 a bonded to the liquid crystal panel 10 in the base material 21. A straight line Lc in FIG. 1 is a straight line passing through a central portion of the end 21a bonded to the liquid crystal panel 10 and the end 21b bonded to the wiring board 30 in the base material 21 (that is, the end 21a and the end 21b Straight line at an approximately equal distance from The chip capacitor 251 is disposed on the liquid crystal panel 10 side when viewed from the straight line Lc.

このように、本実施形態においては、平滑用コンデンサとして機能するチップコンデンサ251がFPC20に実装されているから、電源回路33から出力されたコモン電位Vcomおよび低位側電源電位Gndは、図3に示されるように配線基板30に設けられた配線31のインダクタンス成分L1のほかFPC20に設けられた配線23のインダクタンス成分L2を経由した後の段階でノイズやリプルが除去される。したがって、本発明によれば、平滑用コンデンサを配線基板30上に設けた構成と比較して、対向電極17に印加されるコモン電位Vcomのノイズやリプルを有効に低減することができる。しかも、本実施形態によれば、基材21のうち液晶パネル10に固定される端部21aの近傍にチップコンデンサ251が設けられているから、配線基板30に固定される端部21bの近傍にチップコンデンサ251が設けられた構成と比較して、FPC20の配線23のインダクタンス成分L2の影響を低減することができる。   Thus, in this embodiment, since the chip capacitor 251 that functions as a smoothing capacitor is mounted on the FPC 20, the common potential Vcom and the lower power supply potential Gnd output from the power supply circuit 33 are shown in FIG. As described above, noise and ripple are removed at a stage after passing through the inductance component L2 of the wiring 23 provided in the FPC 20 in addition to the inductance component L1 of the wiring 31 provided in the wiring board 30. Therefore, according to the present invention, noise and ripple of the common potential Vcom applied to the counter electrode 17 can be effectively reduced as compared with the configuration in which the smoothing capacitor is provided on the wiring board 30. Moreover, according to the present embodiment, since the chip capacitor 251 is provided in the vicinity of the end 21 a fixed to the liquid crystal panel 10 in the base material 21, in the vicinity of the end 21 b fixed to the wiring board 30. Compared with the configuration in which the chip capacitor 251 is provided, the influence of the inductance component L2 of the wiring 23 of the FPC 20 can be reduced.

<B:第2実施形態>
上記実施形態においてはチップコンデンサ251を平滑用コンデンサとして利用した構成を例示した。これに対し、本実施形態においては、コモン配線231と接地線232とが平滑用コンデンサの電極として兼用される。図4は、本実施形態に係るFPC20の構成を示す平面図であり、図5は、図4におけるV−V線からみた断面図である。なお、図4においては基材21のうち液晶パネル10の素子基板11および配線基板30に対向する板面が手前側に示されている(すなわち図1とはFPC20の表裏が逆転している)。また、本実施形態に係る液晶装置100の構成要素のうち上記第1実施形態と同様の作用を営むものについては共通の符号を付して詳細な説明を適宜に省略する。
<B: Second Embodiment>
In the above embodiment, the configuration using the chip capacitor 251 as the smoothing capacitor is exemplified. On the other hand, in the present embodiment, the common wiring 231 and the ground line 232 are also used as electrodes of the smoothing capacitor. FIG. 4 is a plan view showing the configuration of the FPC 20 according to the present embodiment, and FIG. 5 is a cross-sectional view taken along line VV in FIG. 4, the plate surface of the base material 21 that faces the element substrate 11 and the wiring substrate 30 of the liquid crystal panel 10 is shown on the front side (that is, the front and back of the FPC 20 are reversed from those in FIG. 1). . In addition, among the components of the liquid crystal device 100 according to the present embodiment, those that operate in the same manner as in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.

図4および図5に示されるように、コモン電位Vcomが印加されるコモン配線231および低位側電源電位Gndが印加される接地線232の各々は、基材21のうち端部21aおよび端部21bの近傍にそれぞれ位置する配線部分28aおよび28bと、配線部分28aおよび28bよりも幅広に形成された電極部分29とを有する。コモン配線231および接地線232の各々における配線部分28aおよび28bと電極部分29とは、単一の導電膜をパターニングすることにより共通の工程において一体に形成される。   As shown in FIGS. 4 and 5, each of the common wiring 231 to which the common potential Vcom is applied and the ground line 232 to which the lower power supply potential Gnd is applied are the end 21a and the end 21b of the base material 21. Wiring portions 28a and 28b positioned in the vicinity of each of the wiring portions 28a and 28b, and electrode portions 29 formed wider than the wiring portions 28a and 28b. The wiring portions 28a and 28b and the electrode portion 29 in each of the common wiring 231 and the ground line 232 are integrally formed in a common process by patterning a single conductive film.

図4に示されるように基材21の板面に垂直な方向からみると、コモン配線231の電極部分29と接地線232の電極部分29とは相互に重なり合う。これに対し、コモン配線231の配線部分28aおよび28bと接地線232の配線部分28aおよび28bとはそれぞれ基材21上の異なる位置に相互に離間して形成されている。さらに詳述すると、図4に示されるように、コモン配線231の電極部分29は当該コモン配線231の配線部分28aおよび28bよりも接地線232側に突出するように形成される一方、接地線232の電極部分29は当該接地線232の配線部分28aおよび28bよりもコモン配線231側に突出するように形成されており、これらの突出した部分同士が相互に重なり合うようになっている。図4および図5に示されるように、コモン配線231の電極部分29と接地線232の電極部分29とは、双方の間に介挿された絶縁層261によって電気的に絶縁されている。より具体的には、図5に示されるように、基材21の板面に形成されたコモン配線231の電極部分29を覆うように絶縁層261が形成され、この絶縁層261の面上に接地線232の電極部分29が形成されている。絶縁層261は誘電率の高い絶縁性材料からなる膜体である。したがって、絶縁層261を介して対向するコモン配線231の電極部分29と接地線232の電極部分29とによってコンデンサ252が構成される。一方、接地線232の電極部分29は被覆層262(図4においては図示略)によって覆われている。この被覆層262は接地線232を保護するための膜体であり、例えば樹脂材料によって形成される。   As shown in FIG. 4, when viewed from the direction perpendicular to the plate surface of the base material 21, the electrode portion 29 of the common wiring 231 and the electrode portion 29 of the ground line 232 overlap each other. On the other hand, the wiring portions 28 a and 28 b of the common wiring 231 and the wiring portions 28 a and 28 b of the ground wire 232 are formed at different positions on the substrate 21 so as to be separated from each other. More specifically, as shown in FIG. 4, the electrode portion 29 of the common wiring 231 is formed so as to protrude from the wiring portions 28 a and 28 b of the common wiring 231 toward the grounding wire 232, while the grounding wire 232. The electrode portion 29 is formed so as to protrude from the wiring portions 28 a and 28 b of the ground line 232 toward the common wiring 231, and these protruding portions overlap each other. As shown in FIGS. 4 and 5, the electrode portion 29 of the common wiring 231 and the electrode portion 29 of the ground line 232 are electrically insulated by an insulating layer 261 interposed therebetween. More specifically, as shown in FIG. 5, an insulating layer 261 is formed so as to cover the electrode portion 29 of the common wiring 231 formed on the plate surface of the base material 21, and on the surface of the insulating layer 261. An electrode portion 29 of the ground line 232 is formed. The insulating layer 261 is a film body made of an insulating material having a high dielectric constant. Therefore, the capacitor 252 is constituted by the electrode portion 29 of the common wiring 231 and the electrode portion 29 of the ground line 232 which are opposed to each other with the insulating layer 261 interposed therebetween. On the other hand, the electrode portion 29 of the ground wire 232 is covered with a coating layer 262 (not shown in FIG. 4). The covering layer 262 is a film body for protecting the ground wire 232 and is formed of, for example, a resin material.

この構成によれば、コモン配線231と接地線232とによって構成されるコンデンサ252が電源回路33と並列に接続された平滑用コンデンサとして機能するから、図3と同様の回路が構成される。したがって、本実施形態によっても、平滑用コンデンサを配線基板30上に設けた場合と比較して、走査線駆動回路141やデータ線駆動回路143に供給される電源電位のノイズやリプルを有効に低減することができる。   According to this configuration, the capacitor 252 configured by the common wiring 231 and the ground line 232 functions as a smoothing capacitor connected in parallel with the power supply circuit 33, and thus a circuit similar to that in FIG. 3 is configured. Therefore, also according to the present embodiment, noise and ripple of the power supply potential supplied to the scanning line driving circuit 141 and the data line driving circuit 143 are effectively reduced as compared with the case where the smoothing capacitor is provided on the wiring board 30. can do.

なお、本実施形態においては、基材21とは別個に設けられた絶縁層261をコモン配線231と接地線232との間に介在させた構成を例示したが、コモン配線231の電極部分29と接地線232の電極部分29とを基材21を介して対向させる構成も採用され得る。すなわち、図6および図7に示されるように、コモン配線231の電極部分29を基材21の一方の板面21cに形成するとともに接地線232の電極部分29を基材21の他方の板面21dに形成して相互に対向させる構成も採用され得る。ただし、コモン配線231および接地線232の双方を配線基板30の配線31と液晶パネル10の配線15とに接続するためには、基材21の端部21aおよび端部21bの近傍においてコモン配線231および接地線232の双方が接合面(素子基板11または配線基板30に対向する面)に存在している必要がある。このため、図6および図7に示される構成においては、コモン配線231のうち配線部分28aおよび28bが板面21dに形成されるとともに、この配線部分28aおよび28bと板面21cに形成された電極部分29とが基材21に設けられたスルーホール21eを介して電気的に接続されている。この構成によっても上記各実施形態と同様の効果が得られる。加えて、図6および図7に示した構成によれば、コモン配線231と接地線232との間に誘電体として介挿される膜体(図5に示した絶縁層261)を基材21とは別個に形成する必要がないから、上記第2実施形態と比較して製造工程を簡素化することができる。   In the present embodiment, the configuration in which the insulating layer 261 provided separately from the base material 21 is interposed between the common wire 231 and the ground wire 232 is illustrated. However, the electrode portion 29 of the common wire 231 A configuration in which the electrode portion 29 of the grounding wire 232 is opposed to the grounding wire 232 via the substrate 21 can also be adopted. That is, as shown in FIGS. 6 and 7, the electrode portion 29 of the common wiring 231 is formed on one plate surface 21 c of the base 21 and the electrode portion 29 of the ground wire 232 is formed on the other plate surface of the base 21. The structure which forms in 21d and makes it mutually oppose can also be employ | adopted. However, in order to connect both the common wiring 231 and the ground line 232 to the wiring 31 of the wiring board 30 and the wiring 15 of the liquid crystal panel 10, the common wiring 231 is provided in the vicinity of the end 21a and the end 21b of the base 21. And the ground line 232 need to be present on the bonding surface (the surface facing the element substrate 11 or the wiring substrate 30). Therefore, in the configuration shown in FIGS. 6 and 7, the wiring portions 28a and 28b of the common wiring 231 are formed on the plate surface 21d, and the electrodes formed on the wiring portions 28a and 28b and the plate surface 21c. The portion 29 is electrically connected through a through hole 21 e provided in the base material 21. With this configuration, the same effects as those of the above embodiments can be obtained. In addition, according to the configuration shown in FIGS. 6 and 7, the film body (insulating layer 261 shown in FIG. 5) inserted as a dielectric between the common wiring 231 and the ground line 232 is attached to the base material 21. Therefore, the manufacturing process can be simplified as compared with the second embodiment.

<C:第3実施形態>
特に電気光学物質として液晶を用いた液晶装置においては、画像表示が終了した後にも各画素電極12と対向電極171とに電荷が残留する場合が生じ得る。このように残留した電荷(以下では「残留電荷」という)は種々の不具合の原因となる。例えば、液晶パネル10に対する給電が停止した後にも残留電荷に起因した直流電圧が液晶182に印加され続けることにより、液晶182の配向方向が所期の方向とは異なる方向に変化し、これにより表示品位の低下が引き起こされる。また、いったん画像表示が停止されてから再び画像表示が開始される段階においても依然として各画素電極12や対向電極171に電荷が残留しているとすれば、画像表示に際して実際に液晶182に印加される電圧が本来の表示画像に応じた電圧とは残留電荷の分だけ異なることになるから、表示画像に対して残留電荷に起因した画像(すなわち前回に電源がオフされた直前において表示されていた画像)が残像のように重畳されることとなる。このような事情を背景として、残留電荷に起因した不具合の解消を図るための各種の技術が提案されている。例えば、特開2001−147416号公報には、画像表示を終了するときに画素電極と対向電極とを同電位とすることによって残留電荷の除去を図る構成が開示されている。
<C: Third Embodiment>
In particular, in a liquid crystal device using liquid crystal as an electro-optical material, there may be a case where charges remain in each pixel electrode 12 and the counter electrode 171 even after the image display is completed. Such residual charges (hereinafter referred to as “residual charges”) cause various problems. For example, the direct current voltage resulting from the residual charge continues to be applied to the liquid crystal 182 even after the power supply to the liquid crystal panel 10 is stopped, so that the orientation direction of the liquid crystal 182 changes in a direction different from the intended direction, thereby displaying Degradation is caused. Also, even if the image display is once stopped and then the image display is started again, if the charges still remain in the pixel electrodes 12 and the counter electrode 171, they are actually applied to the liquid crystal 182 during the image display. Since the voltage to be displayed differs from the voltage corresponding to the original display image by the amount of the residual charge, the image resulting from the residual charge with respect to the display image (that is, the image that was displayed immediately before the power was turned off last time) Image) is superimposed like an afterimage. Against this background, various techniques have been proposed for solving problems caused by residual charges. For example, Japanese Patent Laid-Open No. 2001-147416 discloses a configuration in which residual charges are removed by setting the pixel electrode and the counter electrode to the same potential when the image display is finished.

この種の構成は上述した第1および第2の実施形態にも採用され得る。より具体的には、画像表示の終了を指示する信号(典型的には電源オフを指示する信号)が上位装置から入力されることを契機として、総ての画素電極12に対して低位側電源電位Gndを印加するとともに対向電極17に印加されるコモン電位Vcomを低位側電源電位Gndに至るまで低下させる構成を採用することができる。この構成によれば、各画素電極12および対向電極171に蓄積されていた電荷が画像表示の終了に伴なって除去されるから、画像表示が停止されている期間(例えば電源がオフされている期間)において液晶182に直流電圧が印加される事態は回避される。   This type of configuration can also be employed in the first and second embodiments described above. More specifically, the lower power supply to all the pixel electrodes 12 is triggered by the input of a signal instructing the end of image display (typically a signal instructing power off) from the host device. It is possible to adopt a configuration in which the potential Gnd is applied and the common potential Vcom applied to the counter electrode 17 is lowered to the lower power supply potential Gnd. According to this configuration, the charge accumulated in each pixel electrode 12 and the counter electrode 171 is removed along with the end of the image display, so that the period during which the image display is stopped (for example, the power is turned off). The situation in which a DC voltage is applied to the liquid crystal 182 in the period) is avoided.

しかしながら、一端が対向電極171に接続された平滑用コンデンサを有する上記各実施形態の構成においては、画像表示の停止時に平滑用コンデンサに対して瞬間的に電荷が蓄積され、この結果としてコモン電位Vcomが低位側電源電位Gndまで到達しない場合が生じ得る。すなわち、画像表示の停止に際してコモン電位Vcomを低下させ始めたタイミングにて対向電極171への印加電圧が瞬間的に変動し、この変動(ノイズ)に起因した電荷が平滑用コンデンサに蓄積される。特に、平滑用コンデンサの静電容量は液晶パネル10における他の要素の静電容量と比較して著しく大きい(例えば30μF(マイクロファラド)程度)のが一般的であるから、対向電極171に印加される電圧のノイズに起因して平滑用コンデンサには相当量の電荷が蓄積されることとなる。このように平滑用コンデンサに電荷が蓄積されると、コモン電位Vcomが低位側電源電位Gndまで低下せず、したがって液晶182には画像表示の停止後にも直流電圧が印加され続けることとなる。   However, in the configuration of each of the embodiments having the smoothing capacitor having one end connected to the counter electrode 171, electric charge is instantaneously accumulated in the smoothing capacitor when the image display is stopped, and as a result, the common potential Vcom. May not reach the lower power supply potential Gnd. That is, the applied voltage to the counter electrode 171 is instantaneously changed at the timing when the common potential Vcom is started to be lowered when the image display is stopped, and the electric charge caused by the fluctuation (noise) is accumulated in the smoothing capacitor. In particular, since the capacitance of the smoothing capacitor is generally significantly larger (for example, about 30 μF (microfarad)) than the capacitance of other elements in the liquid crystal panel 10, it is applied to the counter electrode 171. A considerable amount of charge is accumulated in the smoothing capacitor due to the noise of the voltage. When charges are accumulated in the smoothing capacitor in this way, the common potential Vcom does not drop to the lower power supply potential Gnd, and therefore, a DC voltage is continuously applied to the liquid crystal 182 even after image display is stopped.

本実施形態は、このような不具合を防止して液晶182に対する直流電圧の印加を回避するための構成を上記第1または第2実施形態に適用した形態である。図8は、コモン配線231と接地線232との電気的な関係に特に着目して本実施形態に係る液晶装置10の電気的な構成を示す等価回路図である。なお、同図に示す各部のうち上記各実施形態と同様の作用を営む部分については共通の符号を付してその詳細な説明を適宜に省略する。また、以下では、上記第1実施形態におけるチップコンデンサ251と上記第2実施形態におけるコンデンサ252とを総称して「平滑用コンデンサ25」と表記する。   In the present embodiment, a configuration for preventing such inconvenience and avoiding application of a DC voltage to the liquid crystal 182 is applied to the first or second embodiment. FIG. 8 is an equivalent circuit diagram showing the electrical configuration of the liquid crystal device 10 according to the present embodiment, paying particular attention to the electrical relationship between the common wiring 231 and the ground line 232. In addition, about the part which carries out the effect | action similar to said each embodiment among each part shown in the figure, a common code | symbol is attached | subjected and the detailed description is abbreviate | omitted suitably. Hereinafter, the chip capacitor 251 in the first embodiment and the capacitor 252 in the second embodiment are collectively referred to as “smoothing capacitor 25”.

同図に示されるように、本実施形態においては、コモン配線231と接地線232とに介挿された平滑用コンデンサ25がFPC20に配置されている点で上記各実施形態と共通するが、コモン配線231と接地線232とが抵抗(以下「放電用抵抗」という)27を介して電気的に接続されている点で上記各実施形態とは異なっている。さらに詳述すると、放電用抵抗27は、一端がコモン配線231に接続される一方、他端が接地線232に接続されている。この放電用抵抗27としては、FPC20上に実装されてコモン配線231および接地線232に接続された電気部品としての抵抗や、コモン配線231または接地線232よりも抵抗率が高い導電性材料によって基材21上に形成された配線が採用され得る。なお、ここでは放電用抵抗27がFPC20上に設けられた構成を例示したが、この放電用抵抗27が配置される箇所は任意である。例えば、一端が配線311に接続されて他端が配線312に接続された抵抗が放電用抵抗27として配線基板30上に配置された構成も採用され得るし、一端が対向電極171に対して直接的に接続されて他端が配線232(あるいは配線232に接続された配線15)と電気的に接続された抵抗が放電用抵抗27として液晶パネル10上に配置された構成も採用され得る。すなわち、放電用抵抗27の各端部が直接的に対向電極171と接続されているか他の配線(例えば配線15、23または31)を介して間接的に対向電極171と接続されているかは不問であり、対向電極171と接地線232とが放電用抵抗27を介して電気的に接続された構成(すなわち対向電極171から接地線232に至る電気的経路に放電用抵抗27が介挿された構成)であれば足りる。   As shown in the figure, the present embodiment is common to the above embodiments in that the smoothing capacitor 25 inserted in the common wiring 231 and the ground line 232 is arranged in the FPC 20. The wiring 231 and the ground line 232 are different from the above embodiments in that they are electrically connected via a resistor (hereinafter referred to as “discharge resistor”) 27. More specifically, the discharge resistor 27 has one end connected to the common wiring 231 and the other end connected to the ground line 232. The discharging resistor 27 is based on a resistance as an electrical component mounted on the FPC 20 and connected to the common wiring 231 and the ground line 232 or a conductive material having a higher resistivity than the common wiring 231 or the ground line 232. A wiring formed on the material 21 can be adopted. Here, the configuration in which the discharge resistor 27 is provided on the FPC 20 is illustrated, but the location where the discharge resistor 27 is disposed is arbitrary. For example, a configuration in which a resistor whose one end is connected to the wiring 311 and the other end is connected to the wiring 312 is arranged on the wiring substrate 30 as the discharging resistor 27 can be adopted. Alternatively, a configuration in which a resistor electrically connected to the other end and electrically connected to the wiring 232 (or the wiring 15 connected to the wiring 232) is disposed on the liquid crystal panel 10 as the discharge resistor 27 may be employed. That is, it does not matter whether each end of the discharge resistor 27 is directly connected to the counter electrode 171 or indirectly connected to the counter electrode 171 via another wiring (for example, the wiring 15, 23, or 31). The configuration in which the counter electrode 171 and the ground line 232 are electrically connected via the discharge resistor 27 (that is, the discharge resistor 27 is inserted in the electrical path from the counter electrode 171 to the ground line 232) Configuration) is sufficient.

この構成によれば、コモン電位Vcomを低下させ始める瞬間に平滑用コンデンサ25に電荷が蓄積されたとしても、この電荷は放電用抵抗27を経由して接地線232に放出されることとなる。すなわち、コモン電位Vcomのノイズに伴なって平滑用コンデンサ25に蓄積された電荷は放電用抵抗27によって放電させられる。したがって、コモン電位Vcomを接地線232の低位側電源電位Gndと略一致するまで低下させることができるから、平滑用コンデンサ25に蓄積された電荷に起因して液晶182に直流電圧が印加される事態は未然に防止される。   According to this configuration, even if charges are accumulated in the smoothing capacitor 25 at the moment when the common potential Vcom starts to decrease, the charges are discharged to the ground line 232 via the discharge resistor 27. That is, the electric charge accumulated in the smoothing capacitor 25 due to the noise of the common potential Vcom is discharged by the discharging resistor 27. Therefore, since the common potential Vcom can be lowered until it substantially coincides with the lower power supply potential Gnd of the ground line 232, a DC voltage is applied to the liquid crystal 182 due to the electric charge accumulated in the smoothing capacitor 25. Is prevented in advance.

ところで、平滑用コンデンサ25に蓄積された電荷を効率よく放電するという観点からすると放電用抵抗27の抵抗値はより低いことが望ましい。特に、平滑用コンデンサ25の静電容量が大きいほどこれに蓄積される電荷量は増大するから、この電荷を充分に放電するためには抵抗値の低い放電用抵抗27を利用する必要がある。しかしながら、この放電用抵抗27の抵抗値をあまりに低くした場合には、液晶パネル10が画像表示を行なう総ての期間にわたって電流が対向電極171から放電用抵抗27を経由して接地線232に流れ続けることとなって消費電力の増大を招きかねない。本願発明者による実験によれば、放電用抵抗27の抵抗値を100kΩ(キロオーム)程度とすれば消費電力に重大な影響を与えることなく平滑用コンデンサ25の電荷を有効に放電させることができるという知見を得るに至った。したがって、放電用抵抗27の抵抗値は100kΩ以上とすることが望ましい。   By the way, from the viewpoint of efficiently discharging the charge accumulated in the smoothing capacitor 25, it is desirable that the resistance value of the discharge resistor 27 is lower. In particular, as the capacitance of the smoothing capacitor 25 increases, the amount of charge accumulated therein increases. Therefore, in order to sufficiently discharge this charge, it is necessary to use a discharge resistor 27 having a low resistance value. However, if the resistance value of the discharge resistor 27 is too low, current flows from the counter electrode 171 to the ground line 232 via the discharge resistor 27 over the entire period during which the liquid crystal panel 10 displays an image. Continuing may increase power consumption. According to an experiment by the present inventor, if the resistance value of the discharging resistor 27 is about 100 kΩ (kiloohm), the charge of the smoothing capacitor 25 can be effectively discharged without seriously affecting the power consumption. I came to know. Therefore, the resistance value of the discharge resistor 27 is desirably 100 kΩ or more.

<D:変形例>
上記実施形態に対しては種々の変形が加えられ得る。具体的な変形の態様を挙げれば以下の通りである。
<D: Modification>
Various modifications can be added to the above embodiment. Specific modifications are as follows.

(1)上記第2実施形態においてはコモン配線231および接地線232に幅広の電極部分29を設けて相互に重ねる構成を例示した。この構成によれば、コモン配線231と接地線232とを基材21上において単に隣接させた構成と比較して平滑用コンデンサの静電容量を増大させることができる。しかしながら、コモン電位Vcom(あるいは高位側電源電位Vccや低位側電源電位Gnd)のノイズやリプルを除去するために充分な静電容量が得られるのであれば、コモン配線231および接地線232に電極部分29を設けた構成や相互に重ね合わせた構成を採用する必要は必ずしもない。 (1) In the second embodiment, the configuration in which the wide electrode portions 29 are provided on the common wiring 231 and the ground line 232 and overlap each other is illustrated. According to this configuration, the capacitance of the smoothing capacitor can be increased as compared with a configuration in which the common wiring 231 and the ground line 232 are simply adjacent on the base material 21. However, if sufficient capacitance can be obtained to remove noise and ripples of the common potential Vcom (or the higher power supply potential Vcc and the lower power supply potential Gnd), the common wiring 231 and the ground line 232 have electrode portions. It is not always necessary to employ a configuration provided with 29 or a configuration in which they are overlapped with each other.

(2)上記実施形態においてはFPC20に設けられた平滑用コンデンサ25に特に着目して説明を進めたが、これに加えて配線基板30に平滑用コンデンサ(バイパスコンデンサ)を設けた構成も採用され得る。この構成によれば、コモン電位Vcomや電源電位(高位側電源電位Vccおよび低位側電源電位Gnd)のノイズやリプルがさらに低減される。 (2) In the above embodiment, the description has been made with a particular focus on the smoothing capacitor 25 provided in the FPC 20, but in addition to this, a configuration in which a smoothing capacitor (bypass capacitor) is provided on the wiring board 30 is also employed. obtain. According to this configuration, noise and ripples of the common potential Vcom and the power supply potential (higher power supply potential Vcc and lower power supply potential Gnd) are further reduced.

(3)上記実施形態においては電源電位とコモン電位Vcomとがひとつの電源回路33によって生成される構成を例示したが、電源電位を生成する回路とコモン電位Vcomを生成する回路とが別個の回路とされた構成も採用され得る。すなわち、本発明における「電源回路」とは、外観上において単一の回路であるか複数の回路であるかを問わない。また、上記実施形態においてはコモン電位Vcomが略一定の電位である構成を例示したが、コモン電位Vcomは経時的にレベル変動する電位であってもよい。例えば、表示画像の階調に応じて画素電極12に印加される電位が所定時間(例えば水平走査期間や垂直走査期間)ごとに基準電位に対して極性反転される構成のもとでは、この極性反転に同期してコモン電位Vcomのレベルを変動させる構成も採用され得る。 (3) In the above-described embodiment, the configuration in which the power supply potential and the common potential Vcom are generated by one power supply circuit 33 is illustrated. However, the circuit that generates the power supply potential and the circuit that generates the common potential Vcom are separate circuits. Also, the configuration described above can be adopted. In other words, the “power supply circuit” in the present invention may be a single circuit or a plurality of circuits in appearance. In the above-described embodiment, the configuration in which the common potential Vcom is a substantially constant potential is illustrated. However, the common potential Vcom may be a potential whose level varies with time. For example, in the configuration in which the potential applied to the pixel electrode 12 is inverted with respect to the reference potential every predetermined time (for example, a horizontal scanning period or a vertical scanning period) according to the gradation of the display image, this polarity A configuration in which the level of the common potential Vcom is changed in synchronization with the inversion can also be adopted.

(4)上記実施形態においては電気光学物質として液晶を用いた液晶装置を例示したが、これ以外の電気光学物質を用いた電気光学装置にも本発明は適用され得る。例えば、有機EL(ElectroLuminescent)や発光ポリマーなどの有機発光ダイオード(OLED)素子を電気光学物質として用いた表示装置、ヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネル、あるいは蛍光体を電気光学物質として用いたフィールドエミッションディスプレイなど種々の電気光学装置に本発明を適用可能である。 (4) In the above embodiment, a liquid crystal device using liquid crystal as an electro-optical material has been illustrated, but the present invention can also be applied to an electro-optical device using other electro-optical material. For example, a display device using an organic light emitting diode (OLED) element such as an organic EL (ElectroLuminescent) or a light emitting polymer as an electrooptic material, a plasma display panel using a high pressure gas such as helium or neon as an electrooptic material, or a phosphor The present invention can be applied to various electro-optical devices such as a field emission display using as an electro-optical material.

<E:電子機器>
次に、本発明に係る電気光学装置を有する電子機器について説明する。
<E: Electronic equipment>
Next, an electronic apparatus having the electro-optical device according to the invention will be described.

図9は、本発明に係る電気光学装置(ここでは上記実施形態に係る液晶装置100)をライトバルブとして用いたプロジェクタの構成を示す平面図である。同図に示されるように、プロジェクタ2100は、ハロゲンランプなどの白色光源からなるランプユニット2102を有する。このランプユニット2102から出射した投射光は、3枚のミラー2104および2枚のダイクロイックミラー2108によって赤色(R)、緑色(G)および青色(B)の3原色に対応する波長の光に分離され、各色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、青色に対応する光は、他色に対応する光と比較して光路が長いので、その損失を防ぐためにリレーレンズ系2121を介してライトバルブ100Bに導かれる。リレーレンズ系2121は、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなる。   FIG. 9 is a plan view showing a configuration of a projector using the electro-optical device according to the present invention (here, the liquid crystal device 100 according to the above embodiment) as a light valve. As shown in the figure, the projector 2100 has a lamp unit 2102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 2102 is separated into light having wavelengths corresponding to the three primary colors of red (R), green (G), and blue (B) by three mirrors 2104 and two dichroic mirrors 2108. , Are guided to the light valves 100R, 100G and 100B corresponding to the respective colors. Since light corresponding to blue has a longer optical path than light corresponding to other colors, light is guided to the light valve 100B via the relay lens system 2121 in order to prevent loss thereof. The relay lens system 2121 includes an entrance lens 2122, a relay lens 2123, and an exit lens 2124.

ここで、ライトバルブ100R、100Gおよび100Bは上記実施形態に係る液晶装置100と同様の構成を有し、画像信号処理回路2から供給される赤色、緑色および青色の各色に対応する画像信号によって各々が駆動される。これらのライトバルブ100R、100Gおよび100Bによって変調された光は、ダイクロイックプリズム2112に異なる方向から入射する。そして、このダイクロイックプリズム2112において、赤色および青色の光は90度だけ屈折させられる一方、緑色の光は直進する。この構成のもと、各色の画像を合成したカラー画像が投射レンズ2114によってスクリーン2120に投射される。   Here, the light valves 100R, 100G, and 100B have the same configuration as that of the liquid crystal device 100 according to the above-described embodiment, and the light valves 100R, 100G, and 100B respectively have image signals corresponding to the red, green, and blue colors supplied from the image signal processing circuit 2. Is driven. The light modulated by these light valves 100R, 100G, and 100B enters the dichroic prism 2112 from different directions. In the dichroic prism 2112, red and blue light is refracted by 90 degrees, while green light goes straight. Under this configuration, a color image obtained by combining the images of the respective colors is projected onto the screen 2120 by the projection lens 2114.

なお、本発明に係る電気光学装置が利用され得る電子機器としては、図9に示されるプロジェクタのほかにも、可搬型のパーソナルコンピュータ、液晶テレビ、ビューファインダ型(またはモニタ直視型)のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。   In addition to the projector shown in FIG. 9, the electronic apparatus in which the electro-optical device according to the present invention can be used includes a portable personal computer, a liquid crystal television, a viewfinder type (or monitor direct view type) video recorder. , Car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, devices equipped with touch panels, and the like.

本発明の第1実施形態に係る液晶装置の構成を示す平面図である。It is a top view which shows the structure of the liquid crystal device which concerns on 1st Embodiment of this invention. 図1におけるII−II線からみた断面図である。It is sectional drawing seen from the II-II line | wire in FIG. 同液晶装置のうちコモン配線および電源線と平滑用コンデンサとの関係を示す等価回路図である。4 is an equivalent circuit diagram illustrating a relationship between a common wiring and a power supply line and a smoothing capacitor in the liquid crystal device. FIG. 本発明の第2実施形態に係る液晶装置のうちFPCを拡大して示す平面図である。It is a top view which expands and shows FPC among the liquid crystal devices which concern on 2nd Embodiment of this invention. 図4におけるV−V線からみた断面図である。It is sectional drawing seen from the VV line in FIG. 変形例に係る液晶装置のうちFPCの構成を示す断面図である。It is sectional drawing which shows the structure of FPC among the liquid crystal devices which concern on a modification. 図6におけるVII−VII線からみた断面図である。It is sectional drawing seen from the VII-VII line in FIG. 本発明の第3実施形態に係る液晶装置のうちコモン配線と電源線との関係を示す等価回路図である。It is an equivalent circuit diagram which shows the relationship between a common wiring and a power supply line among the liquid crystal devices which concern on 3rd Embodiment of this invention. 本発明に係る電子機器の一例であるプロジェクタの構成を示す断面図である。It is sectional drawing which shows the structure of the projector which is an example of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

100……液晶装置、10……液晶パネル、11……素子基板、12……画素電極、141……走査線駆動回路、143……データ線駆動回路、15,23,31……配線、17……対向基板、20……FPC(フレキシブル配線基板)、21……基材、21a……液晶パネル側の端部、21b……配線基板側の端部、231……コモン配線(第1の配線)、232……接地線(第2の配線)、28a,28b……配線部分、29……電極部分、261……絶縁層、25……平滑用コンデンサ(静電容量)、251……チップコンデンサ、252……コンデンサ、27……放電用抵抗、30……配線基板、311……コモン電位が印加される配線、312……低位側電源電位が印加される配線、33……電源回路。 DESCRIPTION OF SYMBOLS 100 ... Liquid crystal device, 10 ... Liquid crystal panel, 11 ... Element board | substrate, 12 ... Pixel electrode, 141 ... Scanning line drive circuit, 143 ... Data line drive circuit, 15, 23, 31 ... Wiring, 17 ...... Counter substrate, 20 ... FPC (flexible wiring board), 21 ... base material, 21a ... end part on the liquid crystal panel side, 21b ... end part on the wiring board side, 231 ... common wiring (first wiring) Wiring), 232... Ground line (second wiring), 28a, 28b... Wiring portion, 29... Electrode portion, 261 .. Insulating layer, 25 .. Smoothing capacitor (electrostatic capacity), 251. Chip capacitor, 252... Capacitor, 27... Discharge resistor, 30... Wiring board, 311 .. wiring to which common potential is applied, 312... Wiring to which lower power supply potential is applied, 33. .

Claims (9)

面状に配列された複数の画素電極と電気光学物質を挟んで前記複数の画素電極に対向する対向電極とを具備する電気光学パネルと、
電源電位と前記対向電極に印加されるコモン電位とを生成する電源回路が設けられた配線基板と、
前記電気光学パネルと前記配線基板とに固定された可撓性を有する基材を有し、前記電源電位を前記電気光学パネルに供給するための第1の配線と前記コモン電位を前記電気光学パネルに供給するための第2の配線との間に静電容量を有するフレキシブル配線基板と
を具備する電気光学装置。
An electro-optic panel comprising a plurality of pixel electrodes arranged in a planar shape and a counter electrode facing the plurality of pixel electrodes with an electro-optic material interposed therebetween;
A wiring board provided with a power supply circuit for generating a power supply potential and a common potential applied to the counter electrode;
A flexible base material fixed to the electro-optical panel and the wiring board, and a first wiring for supplying the power supply potential to the electro-optical panel and the common potential to the electro-optical panel An electro-optical device comprising: a flexible wiring board having a capacitance between the second wiring for supplying to the first wiring.
前記静電容量は、前記基材の板面上に実装されたチップコンデンサである
請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the capacitance is a chip capacitor mounted on a plate surface of the base material.
前記静電容量は、前記基材のうち前記配線基板に固定された端部と前記電気光学パネルに固定された端部との中央部からみて前記電気光学パネル側に設けられている
請求項2に記載の電気光学装置。
The capacitance is provided on the electro-optical panel side when viewed from a central portion of an end portion fixed to the wiring board and an end portion fixed to the electro-optical panel in the base material. The electro-optical device according to 1.
前記静電容量は、前記第1の配線と前記第2の配線とを電極とする容量である
請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the capacitance is a capacitance having the first wiring and the second wiring as electrodes.
前記第1の配線および前記第2の配線の各々は、前記基材の板面に垂直な方向からみて相互に重なり合って前記静電容量を構成する電極部分を有する
請求項4に記載の電気光学装置。
5. The electro-optic according to claim 4, wherein each of the first wiring and the second wiring includes electrode portions that overlap with each other when viewed from a direction perpendicular to a plate surface of the base material to configure the capacitance. apparatus.
前記第1の配線および前記第2の配線の各々は、前記基材のうち前記配線基板に固定された端部と前記電気光学パネルに固定された端部とに形成された配線部分を有し、前記電極部分は前記配線部分よりも幅が広い
請求項5に記載の電気光学装置。
Each of the first wiring and the second wiring has a wiring portion formed at an end portion fixed to the wiring substrate and an end portion fixed to the electro-optical panel of the base material. The electro-optical device according to claim 5, wherein the electrode portion is wider than the wiring portion.
一端が前記対向電極と電気的に接続されるとともに他端が前記第2の配線と電気的に接続された抵抗
を具備する請求項1から6の何れかに記載の電気光学装置。
The electro-optical device according to claim 1, further comprising: a resistor having one end electrically connected to the counter electrode and the other end electrically connected to the second wiring.
請求項1から7の何れかに記載の電気光学装置を表示装置として備えた電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1 as a display device. 複数の走査線と複数のデータ線との交差に配置された複数の画素電極に電気光学物質を挟んで対向する対向電極を備えた電気光学パネルと、電源電位および前記対向電極に印加されるコモン電位を生成する電源回路が設けられた配線基板との間に介在するフレキシブル配線基板において、
前記電気光学パネルと前記配線基板とに固定された可撓性を有する基材と、
前記コモン電位を前記電気光学パネルに供給するための第1の配線と、
前記電源電位を前記電気光学パネルに供給するための第2の配線と、
前記第1の配線と前記第2の配線との間に設けられた静電容量と
を具備するフレキシブル配線基板。
An electro-optical panel having a counter electrode opposed to a plurality of pixel electrodes arranged at intersections of a plurality of scanning lines and a plurality of data lines with an electro-optical material interposed therebetween, and a power source potential and a common applied to the counter electrode In a flexible wiring board interposed between a wiring board provided with a power supply circuit for generating a potential,
A flexible base material fixed to the electro-optical panel and the wiring board;
A first wiring for supplying the common potential to the electro-optical panel;
A second wiring for supplying the power supply potential to the electro-optical panel;
A flexible wiring board comprising: a capacitance provided between the first wiring and the second wiring.
JP2004016972A 2004-01-26 2004-01-26 Electrooptical device, electronic equipment, and flexible wiring substrate Pending JP2005208481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004016972A JP2005208481A (en) 2004-01-26 2004-01-26 Electrooptical device, electronic equipment, and flexible wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004016972A JP2005208481A (en) 2004-01-26 2004-01-26 Electrooptical device, electronic equipment, and flexible wiring substrate

Publications (1)

Publication Number Publication Date
JP2005208481A true JP2005208481A (en) 2005-08-04

Family

ID=34901957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004016972A Pending JP2005208481A (en) 2004-01-26 2004-01-26 Electrooptical device, electronic equipment, and flexible wiring substrate

Country Status (1)

Country Link
JP (1) JP2005208481A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047634A (en) * 2005-08-12 2007-02-22 Seiko Epson Corp Signal transmission circuit, electro-optical apparatus, and electronic device
JP2007072066A (en) * 2005-09-06 2007-03-22 Sanyo Epson Imaging Devices Corp Electrooptical apparatus, electronic equipment, and interface substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047634A (en) * 2005-08-12 2007-02-22 Seiko Epson Corp Signal transmission circuit, electro-optical apparatus, and electronic device
JP4736614B2 (en) * 2005-08-12 2011-07-27 セイコーエプソン株式会社 Signal transmission circuit, electro-optical device, and electronic apparatus
JP2007072066A (en) * 2005-09-06 2007-03-22 Sanyo Epson Imaging Devices Corp Electrooptical apparatus, electronic equipment, and interface substrate
US7554643B2 (en) 2005-09-06 2009-06-30 Epson Imaging Devices Corporation Electro-optical device, electronic apparatus, and interface board
CN101329455B (en) * 2005-09-06 2012-03-14 索尼公司 Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
US6882397B2 (en) Liquid crystal display device
US20070171215A1 (en) Display device
US10212832B2 (en) Electro-optical panel, electro-optical device, and electronic apparatus
US11656510B2 (en) Display device and substrate of display device
US9146432B2 (en) Electro-optic device having an electrostatic protection circuit for protecting a gate driver and display device thereof
KR100628902B1 (en) Electro-optical module, power source substrate, wiring substrate, and electronic equipment
US7408535B2 (en) Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus
JP4547957B2 (en) Electro-optical device and electronic apparatus
US20120091479A1 (en) Electrooptic device and electronic apparatus
JP2010060696A (en) Liquid crystal display device
US20230296933A1 (en) Display apparatus and manufacturing method thereof
JP2005164924A (en) Electro-optical device, electronic apparatus, and flexible wiring board
KR100825237B1 (en) Liquid crystal display device
JP2005208481A (en) Electrooptical device, electronic equipment, and flexible wiring substrate
JP2008130653A (en) Electronic component, electrooptical device, and electronic equipment
JP4639659B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
KR100865331B1 (en) Tft display device
JP2005215452A (en) Electrooptical apparatus and electronic equipment
JP2010108981A (en) Semiconductor device, electrooptical device, and electronic apparatus
JP4507676B2 (en) Charge removal circuit, electro-optical device and electronic apparatus
JP2007219300A (en) Display apparatus
JP2004152984A (en) Wiring board, electro-optical device, and electronic apparatus
JP2006195216A (en) Electrooptical apparatus and electronic equipment using the same
JP2007027387A (en) Display unit
KR20160080860A (en) Display device having electrostatic protection circuit