JP2005202372A5 - - Google Patents

Download PDF

Info

Publication number
JP2005202372A5
JP2005202372A5 JP2004356965A JP2004356965A JP2005202372A5 JP 2005202372 A5 JP2005202372 A5 JP 2005202372A5 JP 2004356965 A JP2004356965 A JP 2004356965A JP 2004356965 A JP2004356965 A JP 2004356965A JP 2005202372 A5 JP2005202372 A5 JP 2005202372A5
Authority
JP
Japan
Prior art keywords
transistor
electrode
line
electrode connected
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004356965A
Other languages
Japanese (ja)
Other versions
JP2005202372A (en
JP4860143B2 (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2004356965A priority Critical patent/JP4860143B2/en
Priority claimed from JP2004356965A external-priority patent/JP4860143B2/en
Publication of JP2005202372A publication Critical patent/JP2005202372A/en
Publication of JP2005202372A5 publication Critical patent/JP2005202372A5/ja
Application granted granted Critical
Publication of JP4860143B2 publication Critical patent/JP4860143B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (14)

アノード線と、カソード線と、信号線と、走査線と、画素と、アナログスイッチと、逆電圧印加用トランジスタと、を有し、An anode line, a cathode line, a signal line, a scanning line, a pixel, an analog switch, and a reverse voltage application transistor;
前記画素は、The pixel is
ゲート電極が前記走査線に接続され、第1の電極が前記信号線に接続される第1のトランジスタと、A first transistor having a gate electrode connected to the scan line and a first electrode connected to the signal line;
ゲート電極が前記第1のトランジスタの第2の電極に接続され、第1の電極が前記アノード線に接続される第2のトランジスタと、A second transistor having a gate electrode connected to a second electrode of the first transistor and a first electrode connected to the anode line;
第1の電極が前記第2のトランジスタの第2の電極に接続される第3のトランジスタと、A third transistor having a first electrode connected to a second electrode of the second transistor;
第1の電極が前記第3のトランジスタの第2の電極に接続され、第2の電極が前記カソード線に接続される発光素子と、A light-emitting element having a first electrode connected to a second electrode of the third transistor and a second electrode connected to the cathode line;
ゲート電極が前記アノード線に接続され、第1の電極が前記発光素子の第1の電極に接続され、第2の電極が電位線に接続される逆バイアス用トランジスタとを有し、A reverse bias transistor having a gate electrode connected to the anode line, a first electrode connected to the first electrode of the light emitting element, and a second electrode connected to the potential line;
前記アナログスイッチは、The analog switch is
ゲート電極が前記アノード線に接続される第4のトランジスタと、A fourth transistor having a gate electrode connected to the anode line;
ゲート電極が前記カソード線又は第1の電源線に接続される第5のトランジスタと、を有し、A fifth transistor connected to the cathode line or the first power line, the gate electrode,
前記第4のトランジスタの第1の電極と前記第5のトランジスタの第1の電極とは接続されて前記アナログスイッチの入力となり、The first electrode of the fourth transistor and the first electrode of the fifth transistor are connected to become an input of the analog switch,
前記第4のトランジスタの第2の電極と前記第5のトランジスタの第2の電極とは接続されて前記アナログスイッチの出力となり、The second electrode of the fourth transistor and the second electrode of the fifth transistor are connected to become an output of the analog switch,
前記逆電圧印加用トランジスタのゲート電極は前記カソード線又は第2の電源線に接続され、The gate electrode of the reverse voltage application transistor is connected to the cathode line or the second power supply line,
第1の電極は前記アノード線に接続され、第2の電極は前記アナログスイッチの出力と前記走査線に接続されることを特徴とする表示装置。A display device, wherein the first electrode is connected to the anode line, and the second electrode is connected to the output of the analog switch and the scanning line.
アノード線と、カソード線と、信号線と、走査線と、画素と、クロックドインバータと、逆電圧印加用トランジスタと、を有し、An anode line, a cathode line, a signal line, a scanning line, a pixel, a clocked inverter, and a reverse voltage application transistor;
前記画素は、The pixel is
ゲート電極が前記走査線に接続され、第1の電極が前記信号線に接続される第1のトランジスタと、A first transistor having a gate electrode connected to the scan line and a first electrode connected to the signal line;
ゲート電極が前記第1のトランジスタの第2の電極に接続され、第1の電極が前記アノード線に接続される第2のトランジスタと、A second transistor having a gate electrode connected to a second electrode of the first transistor and a first electrode connected to the anode line;
第1の電極が前記第2のトランジスタの第2の電極に接続される第3のトランジスタと、A third transistor having a first electrode connected to a second electrode of the second transistor;
第1の電極が前記第3のトランジスタの第2の電極に接続され、第2の電極が前記カソード線に接続される発光素子と、A light-emitting element having a first electrode connected to a second electrode of the third transistor and a second electrode connected to the cathode line;
ゲート電極が前記アノード線に接続され、第1の電極が前記発光素子の第1の電極に接続され、第2の電極が電位線に接続される逆バイアス用トランジスタとを有し、A reverse bias transistor having a gate electrode connected to the anode line, a first electrode connected to the first electrode of the light emitting element, and a second electrode connected to the potential line;
前記クロックドインバータは、The clocked inverter is
第1の電極が高電位電源線に接続される第4のトランジスタと、A fourth transistor in which the first electrode is connected to the high-potential power line;
ゲート電極が前記アノード線又は第1の電源線に接続され、第1の電極が低電位電源線に接続される第5のトランジスタと、A fifth transistor having a gate electrode connected to the anode line or the first power supply line, and a first electrode connected to the low potential power supply line;
第1の電極が前記第5のトランジスタの第2の電極に接続される第6のトランジスタと、を有し、A sixth transistor connected to a second electrode of the fifth transistor;
前記第4のトランジスタのゲート電極と前記第6のトランジスタのゲート電極とは接続されて前記クロックドインバータの入力となり、The gate electrode of the fourth transistor and the gate electrode of the sixth transistor are connected to become an input of the clocked inverter,
前記第4のトランジスタの第2の電極と前記第6のトランジスタの第2の電極とは接続されて前記クロックドインバータの出力となり、The second electrode of the fourth transistor and the second electrode of the sixth transistor are connected to become the output of the clocked inverter,
前記逆電圧印加用トランジスタのゲート電極は前記カソード線又は第2の電源線に接続され、The gate electrode of the reverse voltage application transistor is connected to the cathode line or the second power supply line,
第1の電極は前記アノード線に接続され、第2の電極は前記クロックドインバータの出力と前記走査線に接続されることを特徴とする表示装置。The display device, wherein the first electrode is connected to the anode line, and the second electrode is connected to the output of the clocked inverter and the scanning line.
アノード線と、カソード線と、信号線と、走査線と、画素と、アナログスイッチと、逆電圧印加用トランジスタと、制御用回路と、を有し、An anode line, a cathode line, a signal line, a scanning line, a pixel, an analog switch, a reverse voltage application transistor, and a control circuit;
前記画素は、The pixel is
ゲート電極が前記走査線に接続され、第1の電極が前記信号線に接続される第1のトランジスタと、A first transistor having a gate electrode connected to the scan line and a first electrode connected to the signal line;
ゲート電極が前記第1のトランジスタの第2の電極に接続され、第1の電極が前記アノード線に接続される第2のトランジスタと、A second transistor having a gate electrode connected to a second electrode of the first transistor and a first electrode connected to the anode line;
ゲート電極が第1の電源線に接続され、第1の電極が前記第2のトランジスタの第2の電極に接続される第3のトランジスタと、A third transistor having a gate electrode connected to a first power supply line and a first electrode connected to a second electrode of the second transistor;
第1の電極が前記第3のトランジスタの第2の電極に接続され、第2の電極が前記カソード線に接続される発光素子と、A light-emitting element having a first electrode connected to a second electrode of the third transistor and a second electrode connected to the cathode line;
ゲート電極が前記アノード線に接続され、第1の電極が前記発光素子の第1の電極に接続され、第2の電極が電位線に接続される逆バイアス用トランジスタとを有し、A reverse bias transistor having a gate electrode connected to the anode line, a first electrode connected to the first electrode of the light emitting element, and a second electrode connected to the potential line;
前記アナログスイッチは、The analog switch is
ゲート電極が前記アノード線に接続される第4のトランジスタと、A fourth transistor having a gate electrode connected to the anode line;
ゲート電極が前記カソード線又は第2の電源線に接続される第5のトランジスタと、を有し、A fifth transistor having a gate electrode connected to the cathode line or the second power supply line,
前記第4のトランジスタの第1の電極と前記第5のトランジスタの第1の電極とは接続されて前記アナログスイッチの入力となり、The first electrode of the fourth transistor and the first electrode of the fifth transistor are connected to become an input of the analog switch,
前記第4のトランジスタの第2の電極と前記第5のトランジスタの第2の電極とは接続されて前記アナログスイッチの出力となり、The second electrode of the fourth transistor and the second electrode of the fifth transistor are connected to become an output of the analog switch,
前記逆電圧印加用トランジスタのゲート電極は前記カソード線又は第3の電源線に接続され、第1の電極は前記アノード線に接続され、第2の電極は前記アナログスイッチの出力と前記走査線に接続され、The gate electrode of the reverse voltage application transistor is connected to the cathode line or the third power supply line, the first electrode is connected to the anode line, and the second electrode is connected to the output of the analog switch and the scanning line. Connected,
前記制御用回路は、The control circuit includes:
ゲート電極が前記アノード線に接続され、第1の電極が前記第1の電源線に接続される第6のトランジスタと、A sixth transistor having a gate electrode connected to the anode line and a first electrode connected to the first power line;
第1の電極が前記アノード線に接続され、第2の電極が前記第1の電源線に接続される第7のトランジスタと、を有することを特徴とする表示装置。And a seventh transistor having a first electrode connected to the anode line and a second electrode connected to the first power supply line.
アノード線と、カソード線と、信号線と、走査線と、画素と、クロックドインバータと、逆電圧印加用トランジスタと、制御用回路と、を有し、An anode line, a cathode line, a signal line, a scanning line, a pixel, a clocked inverter, a reverse voltage application transistor, and a control circuit;
前記画素は、The pixel is
ゲート電極が前記走査線に接続され、第1の電極が前記信号線に接続される第1のトランジスタと、A first transistor having a gate electrode connected to the scan line and a first electrode connected to the signal line;
ゲート電極が前記第1のトランジスタの第2の電極に接続され、第1の電極が前記アノード線に接続される第2のトランジスタと、A second transistor having a gate electrode connected to a second electrode of the first transistor and a first electrode connected to the anode line;
ゲート電極が第1の電源線に接続され、第1の電極が前記第2のトランジスタの第2の電極に接続される第3のトランジスタと、A third transistor having a gate electrode connected to a first power supply line and a first electrode connected to a second electrode of the second transistor;
第1の電極が前記第3のトランジスタの第2の電極に接続され、第2の電極が前記カソード線に接続される発光素子と、A light-emitting element having a first electrode connected to a second electrode of the third transistor and a second electrode connected to the cathode line;
ゲート電極が前記アノード線に接続され、第1の電極が前記発光素子の第1の電極に接続され、第2の電極が電位線に接続される逆バイアス用トランジスタとを有し、A reverse bias transistor having a gate electrode connected to the anode line, a first electrode connected to the first electrode of the light emitting element, and a second electrode connected to the potential line;
前記クロックドインバータは、The clocked inverter is
第1の電極が高電位電源線に接続される第4のトランジスタと、A fourth transistor in which the first electrode is connected to the high-potential power line;
ゲート電極が前記アノード線又は第2の電源線に接続され、第1の電極が低電位電源線に接続される第5のトランジスタと、A fifth transistor having a gate electrode connected to the anode line or the second power supply line, and a first electrode connected to the low potential power supply line;
第1の電極が前記第5のトランジスタの第2の電極に接続される第6のトランジスタと、を有し、A sixth transistor connected to a second electrode of the fifth transistor;
前記第4のトランジスタのゲート電極と前記第6のトランジスタのゲート電極とは接続されて前記クロックドインバータの入力となり、The gate electrode of the fourth transistor and the gate electrode of the sixth transistor are connected to become an input of the clocked inverter,
前記第4のトランジスタの第2の電極と前記第6のトランジスタの第2の電極とは接続されて前記クロックドインバータの出力となり、The second electrode of the fourth transistor and the second electrode of the sixth transistor are connected to become the output of the clocked inverter,
前記逆電圧印加用トランジスタのゲート電極は前記カソード線又は第3の電源線に接続され、第1の電極は前記アノード線に接続され、第2の電極は前記クロックドインバータの出力と前記走査線に接続され、The gate electrode of the reverse voltage application transistor is connected to the cathode line or the third power supply line, the first electrode is connected to the anode line, and the second electrode is the output of the clocked inverter and the scanning line. Connected to
前記制御用回路は、The control circuit includes:
ゲート電極が前記アノード線に接続され、第1の電極が前記第1の電源線に接続される第7のトランジスタと、A seventh transistor having a gate electrode connected to the anode line and a first electrode connected to the first power line;
第1の電極が前記アノード線に接続され、第2の電極が前記第1の電源線に接続される第8のトランジスタと、を有することを特徴とする表示装置。A display device comprising: an eighth transistor having a first electrode connected to the anode line and a second electrode connected to the first power supply line.
請求項3において、前記第2の電源線と前記第3の電源線は同じ電位に保たれていることを特徴とする表示装置。4. The display device according to claim 3, wherein the second power supply line and the third power supply line are kept at the same potential. 請求項1、3及び5のいずれか一において、In any one of Claims 1, 3, and 5,
前記アノード線と前記カソード線の電位が反転されて前記発光素子へ逆電圧が印加され、同時に前記アナログスイッチがオフとされ、前記逆電圧印加用トランジスタがオンとされることを特徴とする表示装置。A display device, wherein the anode line and the cathode line are inverted to apply a reverse voltage to the light emitting element, simultaneously the analog switch is turned off, and the reverse voltage application transistor is turned on. .
請求項1、3、5及び6のいずれか一において、前記第4のトランジスタと前記第5のトランジスタの極性は異なることを特徴とする表示装置。The display device according to claim 1, wherein the fourth transistor and the fifth transistor have different polarities. 請求項1又は2において、前記第3のトランジスタのゲート電極は前記電位線に接続されていることを特徴とする表示装置。3. The display device according to claim 1, wherein a gate electrode of the third transistor is connected to the potential line. 請求項2又は4において、前記アノード線と前記カソード線の電位が反転されて前記発光素子へ逆電圧が印加され、同時に前記クロックドインバータがハイインピーダンス状態とされ、前記逆電圧印加用トランジスタがオンとされることを特徴とする表示装置。5. The reverse voltage application transistor according to claim 2, wherein the potential of the anode line and the cathode line is inverted to apply a reverse voltage to the light emitting element, and at the same time, the clocked inverter is set to a high impedance state, and the reverse voltage application transistor is turned on. A display device characterized by that. 請求項1乃至9のいずれか一において、前記第1のトランジスタは線形領域で動作させることを特徴とする表示装置。10. The display device according to claim 1, wherein the first transistor is operated in a linear region. 請求項1乃至10のいずれか一において、前記第2のトランジスタは線形領域で動作させることを特徴とする表示装置。The display device according to claim 1, wherein the second transistor is operated in a linear region. 請求項1乃至11のいずれか一において、前記第3のトランジスタは線形領域又は飽和領域で動作させることを特徴とする表示装置。12. The display device according to claim 1, wherein the third transistor is operated in a linear region or a saturation region. 請求項1乃至12のいずれか一において、In any one of Claims 1 thru | or 12,
前記画素は、The pixel is
第1の電極が前記第2のトランジスタのゲート電極に接続され、第2の電極が前記アノード線に接続される消去用トランジスタを有することを特徴とする表示装置。A display device comprising: an erasing transistor having a first electrode connected to a gate electrode of the second transistor and a second electrode connected to the anode line.
請求項13において、前記消去用トランジスタは線形領域で動作させることを特徴とする表示装置。14. The display device according to claim 13, wherein the erasing transistor is operated in a linear region.
JP2004356965A 2003-12-19 2004-12-09 Display device Expired - Fee Related JP4860143B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004356965A JP4860143B2 (en) 2003-12-19 2004-12-09 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003423891 2003-12-19
JP2003423891 2003-12-19
JP2004356965A JP4860143B2 (en) 2003-12-19 2004-12-09 Display device

Publications (3)

Publication Number Publication Date
JP2005202372A JP2005202372A (en) 2005-07-28
JP2005202372A5 true JP2005202372A5 (en) 2008-01-24
JP4860143B2 JP4860143B2 (en) 2012-01-25

Family

ID=34829381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004356965A Expired - Fee Related JP4860143B2 (en) 2003-12-19 2004-12-09 Display device

Country Status (1)

Country Link
JP (1) JP4860143B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086344A1 (en) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. Display device and drive method thereof
TWI521492B (en) 2006-04-05 2016-02-11 半導體能源研究所股份有限公司 Semiconductor device, display device, and electronic device
JP2008311118A (en) * 2007-06-15 2008-12-25 Aitesu:Kk Driving device and driving method of organic el element
US8269212B2 (en) * 2009-04-29 2012-09-18 Honeywell International Inc. OLED display with a common anode and method for forming the same
JP6281134B2 (en) * 2013-01-07 2018-02-21 株式会社Joled Display device, driving device, driving method, and electronic apparatus
JP2014137398A (en) * 2013-01-15 2014-07-28 Sony Corp Display device, display drive device, drive method, and electronic apparatus
KR20230164225A (en) 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4067875B2 (en) * 2001-06-01 2008-03-26 株式会社半導体エネルギー研究所 Repair method and manufacturing method of active matrix light-emitting device
JP3810724B2 (en) * 2001-09-17 2006-08-16 株式会社半導体エネルギー研究所 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP2003208127A (en) * 2001-11-09 2003-07-25 Sanyo Electric Co Ltd Display device
JP2003150110A (en) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Active matrix type display device using organic el element and its driving method, and portable information terminal
JP2003280576A (en) * 2002-03-26 2003-10-02 Sanyo Electric Co Ltd Active matrix type organic el display
WO2004086344A1 (en) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. Display device and drive method thereof
JP4641710B2 (en) * 2003-06-18 2011-03-02 株式会社半導体エネルギー研究所 Display device

Similar Documents

Publication Publication Date Title
JP2005031598A5 (en)
TWI552319B (en) Display device
JP2002333861A5 (en) Light emitting device
US11164520B2 (en) Power off method of display device, and display device
EP1793366A3 (en) Semiconductor device, display device, and electronic device
TW200606779A (en) Display device and driving method thereof
ATE537533T1 (en) ELECTROLUMINENCE DISPLAY DEVICE AND PIXEL CIRCUIT THEREOF
EP1840866A3 (en) Pixel and organic light emitting display device using the pixel
JP2007179041A5 (en)
JP2002333862A5 (en)
JP2008102211A5 (en)
TWI424413B (en) Pixel circuit of an active matrix organic light-emitting diode display device
EP1708163A3 (en) Buffer and organic light emitting display and a data driving circuit using the buffer
WO2018201544A1 (en) Pixel compensation circuit, scan driving circuit and display device
JP2013106121A5 (en)
JP2006047984A5 (en)
JP2004205957A5 (en)
JP2005202372A5 (en)
TWI520117B (en) Shift control cell
JP2008242336A5 (en)
CN108335666B (en) Silicon-based OLED pixel circuit for compensating threshold voltage drift of driving tube and method thereof
US20210217365A1 (en) Pixel unit circuit, driving method thereof, pixel circuit and display device
JP2006065319A5 (en)
JP2005092188A5 (en)
JP2009037100A5 (en)