JP2005199289A - Soldering paste, bump for semiconductor electronic component, semiconductor electronic component, and method for mounting semiconductor electronic component - Google Patents

Soldering paste, bump for semiconductor electronic component, semiconductor electronic component, and method for mounting semiconductor electronic component Download PDF

Info

Publication number
JP2005199289A
JP2005199289A JP2004006234A JP2004006234A JP2005199289A JP 2005199289 A JP2005199289 A JP 2005199289A JP 2004006234 A JP2004006234 A JP 2004006234A JP 2004006234 A JP2004006234 A JP 2004006234A JP 2005199289 A JP2005199289 A JP 2005199289A
Authority
JP
Japan
Prior art keywords
electronic component
solder
semiconductor electronic
solder paste
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004006234A
Other languages
Japanese (ja)
Other versions
JP4345487B2 (en
Inventor
Hirotomo Kumai
啓友 熊井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004006234A priority Critical patent/JP4345487B2/en
Publication of JP2005199289A publication Critical patent/JP2005199289A/en
Application granted granted Critical
Publication of JP4345487B2 publication Critical patent/JP4345487B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a soldering paste, which performs joining with extremely few voids in soldering, a bump for a semiconductor electronic component, which is composed of the soldering paste, a semiconductor electronic component equipped with the bump, and a method for mounting a semiconductor electronic component. <P>SOLUTION: A plurality of metallic powders constituting a soldering powder are made into compounds respectively and contained in a flux 3. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、はんだペースト、半導体電子部品用バンプ、半導体電子部品及び半導体電子部品の実装方法に関するものである。   The present invention relates to a solder paste, a bump for a semiconductor electronic component, a semiconductor electronic component, and a semiconductor electronic component mounting method.

従来より電子部品をプリント基板などに接合する際には、基板上のランドにはんだペーストを印刷後、マウンターなどの搭載機で電子部品を搭載し、その後、リフロー炉内ではんだペースト（はんだ粉とフラックスとを混練して構成される）を溶融することによりはんだ付けを行っている。このようなはんだ付けの際に用いられるはんだペーストは、ボイドフリーで強固な接合が得られるように、接合部に対する濡れ性の良いものが望まれている。従来、はんだ濡れ性の良いはんだペーストとして、「活性剤として有機ハロゲン化合物が配合されているはんだペーストにおいて、金属に対して錯形成能力を有する高分子化合物を、フラックスの総重量に対し０．００５〜２．０重量％が添加されているフラックスを配合した」ものがある（例えば特許文献１参照）。
特開平１０−１２８５７３号公報 Conventionally, when joining electronic components to printed circuit boards, etc., after solder paste is printed on the lands on the substrate, the electronic components are mounted on a mounting machine such as a mounter, and then solder paste (solder powder and Soldering is performed by melting (made up by kneading flux). The solder paste used in such soldering is desired to have good wettability with respect to the joint so that a void-free and strong joint can be obtained. Conventionally, as a solder paste having good solder wettability, “in a solder paste in which an organic halogen compound is blended as an activator, a polymer compound having a complex forming ability with respect to a metal is added in an amount of 0.005 to the total weight of the flux. There is a "mixture of flux to which -2.0 wt% is added" (for example, see Patent Document 1).
Japanese Patent Laid-Open No. 10-128573

しかしながら、上記特許文献１の技術では、ボイド発生を抑制するといった要求に対し、その抑制の確実性においてまだ不十分であった。   However, the technique of Patent Document 1 described above is still insufficient in terms of the certainty of suppressing the request for suppressing the generation of voids.

本発明はこのような点に鑑みなされたもので、はんだ付けの際にボイドの極めて少ない接合を行うことが可能なはんだペースト、そのはんだペーストにより構成された半導体電子部品用バンプ、そのバンプを備えた半導体電子部品及び半導体電子部品の実装方法を提供することを目的とする。   The present invention has been made in view of the above points, and includes a solder paste capable of bonding with very few voids at the time of soldering, a bump for a semiconductor electronic component composed of the solder paste, and the bump. An object of the present invention is to provide a semiconductor electronic component and a method for mounting the semiconductor electronic component.

本発明に係るはんだペーストは、はんだ粉とフラックスとが混練されたはんだペーストにおいて、はんだ粉を構成する複数の金属粉が、それぞれ化合物化されて含有されてなるものである。これにより、はんだ付けの際にボイドの極めて少ない接合を行うことが可能なはんだペーストを得ることができる。   The solder paste according to the present invention is a solder paste in which solder powder and flux are kneaded, and a plurality of metal powders constituting the solder powder are compounded and contained. Thereby, the solder paste which can perform joining with very few voids at the time of soldering can be obtained.

また、本発明に係るはんだペーストは、加熱された際に、各金属粉の化合物がそれぞれフラックス中で化学反応を起こして分解され、その結果、はんだが生成される性質を有するものである。このような性質を有しているため、はんだ付けの際にボイドの極めて少ない接合を行うことが可能である。   In addition, the solder paste according to the present invention has a property that when heated, each metal powder compound undergoes a chemical reaction in the flux and decomposes, and as a result, solder is generated. Because of this property, it is possible to perform joining with very few voids during soldering.

また、本発明に係るはんだペーストは、配線基板の金属ランド上に半導体電子部品をはんだ付する際に、生成されたはんだと、金属ランドとが反応し、金属ランドとはんだとの界面に金属間化合物を形成する性質を有するものである。   The solder paste according to the present invention reacts between the generated solder and the metal land when the semiconductor electronic component is soldered onto the metal land of the wiring board, and the metal land is bonded to the interface between the metal land and the solder. It has the property of forming a compound.

また、本発明に係るはんだペーストは、化合物がハロゲン化合物、酢酸化合物、硝酸化合物及び硫酸化合物の何れかであるものである。化合物として、ハロゲン化合物、酢酸化合物、硝酸化合物及び硫酸化合物を用いることができる。   In the solder paste according to the present invention, the compound is any one of a halogen compound, an acetic acid compound, a nitric acid compound, and a sulfuric acid compound. As the compound, a halogen compound, an acetic acid compound, a nitric acid compound, and a sulfuric acid compound can be used.

また、本発明に係るはんだペーストは、化合物化後の各金属粉が、８８．５重量パーセントのＳｎＣｌ2 と、１１．５重量パーセントのＺｎＣｌ2 とからなるものである。
また、本発明に係るはんだペーストは、化合物化後の各金属粉が、８７．０重量パーセントのＳｎＣｌ2 と、１０．２重量パーセントのＺｎＣｌ2 と、２．８重量パーセントのＢｉＣｌ3 とからなるものである。
また、本発明に係るはんだペーストは、化合物化後の各金属粉が、９６．８重量パーセントのＳｎＣｌ2 と、２．５重量パーセントのＡｇＣｌと、０．７重量パーセントのＣｕＣｌ2 とからなるものである。 In the solder paste according to the present invention, each metal powder after compounding consists of 88.5 weight percent SnCl 2 and 11.5 weight percent ZnCl 2 .
Also, solder paste according to the present invention, each metal powder after compounding consists of a SnCl 2 87.0% by weight, 10.2 and ZnCl 2 weight percent, 2.8 weight percent of BiCl 3 Metropolitan Is.
In the solder paste according to the present invention, each metal powder after compounding is composed of 96.8% by weight of SnCl 2 , 2.5% by weight of AgCl, and 0.7% by weight of CuCl 2. It is.

また、本発明に係る半導体電子部品用バンプは、上記の何れかに記載のはんだペーストにより構成されたものである。
また、本発明に係る半導体電子部品は、上記のバンプを備えたものである。
以上により、はんだ付けされる際にボイドの極めて少ない接合部を得ることが可能となる。 Moreover, the bump for semiconductor electronic components which concerns on this invention is comprised by the solder paste in any one of said.
In addition, a semiconductor electronic component according to the present invention is provided with the bump described above.
As described above, it is possible to obtain a joint portion with extremely small voids when soldering.

また、本発明に係る半導体電子部品の実装方法は、上記の何れかのはんだペーストを用いて半導体電子部品を配線基板上に接合するものである。これにより、ボイドの少ないはんだ接合を行うことが可能となり、接合強度が大きく、信頼性の高い半導体電子部品の実装が可能となる。   The semiconductor electronic component mounting method according to the present invention is a method for joining a semiconductor electronic component onto a wiring board using any one of the above solder pastes. As a result, it is possible to perform solder bonding with less voids, and it is possible to mount semiconductor electronic components with high bonding strength and high reliability.

実施の形態１．
以下、本発明の実施の形態１に係るはんだペーストについて説明する。
本実施の形態１のはんだペーストは、はんだ粉を構成する複数の金属粉が、それぞれ化合物化されてフラックス中に含有されたものである。次の表１は、はんだ粉のはんだ組成と、その組成を用いて本実施の形態１のはんだペーストを構成する際の、化合物化された各金属粉それぞれの配合比とを示したもので、ここではハロゲン化合物としたときの配合比を示したものである。 Embodiment 1 FIG.
Hereinafter, the solder paste according to the first embodiment of the present invention will be described.
In the solder paste of the first embodiment, a plurality of metal powders constituting the solder powder are compounded and contained in the flux. The following Table 1 shows the solder composition of the solder powder and the compounding ratio of each of the compounded metal powders when the composition of the solder paste of Embodiment 1 is configured using the composition. Here, the compounding ratio when a halogen compound is used is shown.

Figure 2005199289
Figure 2005199289

表１について説明する。本発明においては、鉛の人体への有害性から、鉛を含まない鉛フリーはんだを用いることとしており、表１のはんだ組成は、鉛フリーのはんだ組成として従来より提案されている各種組成の一例である。本実施の形態１のはんだペーストは、従来より提案されているはんだ組成の組成材料である各金属粉をそれぞれ化合物化してフラックスに含有したもので、具体的には表１に示された配合比で配合したはんだ粉をフラックスに混練することにより作成される。すなわち、本実施の形態１のはんだペーストは、はんだ組成については従来より提案されているはんだ組成を参考に構成しており、はんだ粉を構成する各金属粉をそれぞれ化合物化してフラックス中に含ませる部分に特徴を有している。   Table 1 will be described. In the present invention, lead-free solder containing no lead is used because of the harmfulness of lead to the human body, and the solder composition in Table 1 is an example of various compositions conventionally proposed as lead-free solder compositions. It is. The solder paste according to the first embodiment is obtained by compounding each metal powder, which is a composition material having a conventionally proposed solder composition, into a flux, and specifically, the blending ratio shown in Table 1 It is created by kneading the solder powder blended in with flux. That is, the solder paste of the first embodiment is configured with reference to the conventionally proposed solder composition for the solder composition, and each metal powder constituting the solder powder is compounded and included in the flux. It has features in the part.

表１について具体例で説明すると、８１重量パーセント（ｗｔ％）Ｓｎと９ｗｔ％のＺｎのはんだ組成（表１中のＳｎ−９Ｚｎに相当）に対応したはんだペーストを作成する場合、８８．５ｗｔ％のＳｎＣｌ2 と、１１．５ｗｔ％のＺｎＣｌ2 とをフラックスに混練する。これにより本実施の形態のはんだペーストが作成される。なお、フラックスの成分は特に限定されるものではなく従来のフラックスを用いることができ、有機酸等の活性剤、ロジンのベース剤、カルナパウロ等のチキソ剤、エチレングリコール等の溶剤を含んだものを用いることができる。 When Table 1 is described as a specific example, when a solder paste corresponding to a solder composition of 81 weight percent (wt%) Sn and 9 wt% Zn (corresponding to Sn-9Zn in Table 1) is prepared, 88.5 wt% Of SnCl 2 and 11.5 wt% ZnCl 2 are kneaded into the flux. Thereby, the solder paste of the present embodiment is created. The component of the flux is not particularly limited, and a conventional flux can be used, which includes an activator such as an organic acid, a rosin base agent, a thixo agent such as carnapauro, and a solvent such as ethylene glycol. Can be used.

なお、表１は、化合物としてハロゲン化合物の場合を示したものであるが、本発明の化合物はこれに限定されるものではなく、他に例えば酢酸化合物、硝酸化合物及び硫酸化合物としても良い。   Table 1 shows the case where the compound is a halogen compound. However, the compound of the present invention is not limited to this, and for example, an acetic acid compound, a nitric acid compound, and a sulfuric acid compound may be used.

実施の形態２．
次に、実施の形態１のはんだペーストを用いた半導体電子部品の実装工程を図１の模式図を参照しながら説明する。実装される半導体電子部品は、半導体チップを内部に樹脂封止した樹脂封止部の側面からリードが延出された構成のものであるとする。
半導体電子部品１０を実装する際には、まず、プリント配線基板４の金属ランド５（図１にはＣｕ（銅）ランドを例示。他に例えばＡｕランドとしても良い）上に、はんだペースト１をスクリーン印刷等で供給／塗布する（図１（ａ））。このはんだペースト１には、本例では化合物化された金属粉２として、表１の最初の行に示した配合比でＳｎＣｌ2 とＺｎＣｌ2 とがフラックス３中に含有されたはんだペーストを用いている。そして、マウンターなどの搭載機で電極１１を有する半導体電子部品１０をプリント配線基板４上に搭載する（図１（ｂ））。その後、この状態でリフロー炉等のはんだ付け装置（図示せず）内に挿入する。これにより、はんだペースト１が溶解し、はんだペースト１とＣｕランド５との間で以下に詳述する化学反応が生じる。 Embodiment 2. FIG.
Next, the mounting process of the semiconductor electronic component using the solder paste of the first embodiment will be described with reference to the schematic diagram of FIG. It is assumed that the semiconductor electronic component to be mounted has a structure in which leads are extended from the side surface of a resin sealing portion in which a semiconductor chip is resin-sealed.
When mounting the semiconductor electronic component 10, first, the solder paste 1 is placed on the metal land 5 of the printed wiring board 4 (Cu (copper) land is illustrated in FIG. 1. Supply / apply by screen printing or the like (FIG. 1A). In this example, a solder paste containing SnCl 2 and ZnCl 2 in the flux 3 in the compounding ratio shown in the first row of Table 1 is used as the compounded metal powder 2 in this example. Yes. Then, the semiconductor electronic component 10 having the electrode 11 is mounted on the printed wiring board 4 by a mounting machine such as a mounter (FIG. 1B). Then, it inserts in soldering apparatuses (not shown), such as a reflow furnace, in this state. As a result, the solder paste 1 is dissolved, and a chemical reaction described in detail below occurs between the solder paste 1 and the Cu land 5.

すなわち、はんだ付け装置内で加熱されることにより、ハロゲン化合物（ＳｎＣｌ2 、ＺｎＣｌ2）が、次式（１），（２）で示すような化学反応を起こして分解する。その結果、Ｓｎ−Ｚｎを組成とするＳｎＺｎはんだ２１が生成される（図１（ｃ））。 That is, by being heated in the soldering apparatus, the halogen compound (SnCl 2 , ZnCl 2 ) is decomposed by causing a chemical reaction represented by the following formulas (1) and (2). As a result, SnZn solder 21 having a composition of Sn—Zn is generated (FIG. 1C).

ＳｎＣｌ2 ＋Ｃｕ→Ｓｎ＋ＣｕＣｌ2 ・・・ （１）
ＺｎＣｌ2 ＋Ｃｕ→Ｚｎ＋ＣｕＣｌ2 ・・・ （２） SnCl 2 + Cu → Sn + CuCl 2 (1)
ZnCl 2 + Cu → Zn + CuCl 2 (2)

このような化学反応によりＳｎＺｎはんだ２１が徐々に生成され、Ｃｕランド５との界面に徐々に堆積していく。そして、その後冷却処理されることにより凝固して半導体電子部品１０の電極１１とＣｕランド５とを接合する。なお、生成されたＳｎＺｎはんだ２１とＣｕランド５との界面には、ＳｎＺｎはんだ２１とＣｕランド５とが反応して金属間化合物（Ｃｕ5Ｚｎ8，ＣｕＺｎ）（図示せず）が生成される。 By such chemical reaction, SnZn solder 21 is gradually generated and gradually deposited at the interface with the Cu land 5. Then, it is solidified by a cooling process, and the electrode 11 of the semiconductor electronic component 10 and the Cu land 5 are joined. The SnZn solder 21 and the Cu land 5 react with each other at the interface between the SnZn solder 21 and the Cu land 5 thus generated to generate an intermetallic compound (Cu 5 Zn 8 , CuZn) (not shown). .

このように、リフロー時（加熱時）に化合物が分解する化学反応によって形成されたはんだにより、ボイドの極めて少ない接合が可能となっている。ボイドの発生が抑制される理由は明らかではないが、仮にボイドが発生したとしても、生成されたＳｎＺｎはんだ２１がＣｕランド５との界面に徐々に堆積していくことにより、その発生したボイドが接合部内部から外部へと排出され、接合部内部に残留しないことによるものと考えられる。   As described above, the solder formed by the chemical reaction in which the compound decomposes at the time of reflow (at the time of heating) enables bonding with very few voids. The reason why the generation of voids is suppressed is not clear, but even if a void is generated, the generated SnZn solder 21 is gradually deposited on the interface with the Cu land 5, so that the generated void is This is considered to be due to the discharge from the inside of the joint to the outside and not remaining inside the joint.

以上説明したように、半導体電子部品１０の実装に際し、前述したはんだペースト１を用いることにより、化合物が分解する化学反応によってはんだが生成されて接合が行われるので、ボイドの少ないはんだ接合を行うことが可能である。これにより、接合強度が大きく、信頼性の高い半導体電子部品１０の実装が可能である。
また、フラックス３中の金属粉２は化合物化されているので、金属粉２の酸化を防ぐことが可能である。したがって、金属粉２の酸化による、はんだペースト１保存中の劣化やはんだ濡れ性の低下を防止でき、保存安定性が良く、良好なはんだ付けが可能なはんだペースト１を得ることができる。 As described above, when the semiconductor electronic component 10 is mounted, by using the solder paste 1 described above, solder is generated and bonded by a chemical reaction in which a compound decomposes, so that solder bonding with less voids is performed. Is possible. Thereby, it is possible to mount the semiconductor electronic component 10 with high bonding strength and high reliability.
Moreover, since the metal powder 2 in the flux 3 is compounded, it is possible to prevent the metal powder 2 from being oxidized. Therefore, it is possible to prevent deterioration during storage of the solder paste 1 and decrease in solder wettability due to oxidation of the metal powder 2, and it is possible to obtain the solder paste 1 with good storage stability and good soldering.

なお、表１に示した配合比で配合された金属粉をフラックス３中に混練してはんだペースト１を構成した例を説明したが、従来のはんだペースト１に、化合物化した金属粉を混ぜて構成してもよい。この場合も、化合物化された金属粉が含有されることにより、これを含有する前のはんだペースト１よりもボイド低減の効果が期待できる。   In addition, although the example which knead | mixed the metal powder mix | blended with the compounding ratio shown in Table 1 in the flux 3 and comprised the solder paste 1 was demonstrated, the compounded metal powder was mixed with the conventional solder paste 1. It may be configured. Also in this case, by containing the compounded metal powder, an effect of reducing voids can be expected as compared to the solder paste 1 before containing the compounded metal powder.

実施の形態３．
次に、実施の形態１のはんだペースト１により構成されたバンプを備えた半導体電子部品について図２を参照しながら説明する。
この半導体電子部品４０は、ボールグリッドアレイ（以下ＢＧＡという）型の半導体装置で、半導体装置本体４１の外面に形成された電極４２上に、前述のはんだペースト１により構成されたバンプ４３が形成されている。このバンプ４３は、電極４２上にはんだペースト１を印刷した後、リフロー炉にて加熱されることによって形成することができる。 Embodiment 3 FIG.
Next, a semiconductor electronic component provided with bumps constituted by the solder paste 1 of Embodiment 1 will be described with reference to FIG.
The semiconductor electronic component 40 is a ball grid array (hereinafter referred to as BGA) type semiconductor device, and bumps 43 made of the solder paste 1 are formed on the electrodes 42 formed on the outer surface of the semiconductor device body 41. ing. The bump 43 can be formed by printing the solder paste 1 on the electrode 42 and then heating it in a reflow furnace.

このように構成されたバンプ４３を備えた半導体電子部品４０は、バンプ４３が前述のはんだペースト１によって構成されているため、配線基板への実装時にボイドの無い接合が可能である。   The semiconductor electronic component 40 including the bumps 43 thus configured can be joined without voids when mounted on the wiring board because the bumps 43 are made of the solder paste 1 described above.

実施形態１のはんだペーストを用いた半導体電子部品の実装工程模式図。FIG. 5 is a schematic diagram of a mounting process of a semiconductor electronic component using the solder paste of the first embodiment. 実施形態１のはんだペーストによるバンプを備えた半導体電子部品図。The semiconductor electronic component diagram provided with the bump by the solder paste of Embodiment 1. FIG.

符号の説明Explanation of symbols

１ はんだペースト、２ 化合物化された金属粉、３ フラックス、４ プリント配線基板、５ Ｃｕランド（金属ランド）、１０，４０ 半導体電子部品、１１ 電極、２１ ＳｎＺｎはんだ、４２ 電極、４３ バンプ。
DESCRIPTION OF SYMBOLS 1 Solder paste, 2 Compounded metal powder, 3 Flux, 4 Printed wiring board, 5 Cu land (metal land) 10, 40 Semiconductor electronic component, 11 electrode, 21 SnZn solder, 42 electrode, 43 Bump.

Claims (10)

はんだ粉とフラックスとが混練されたはんだペーストにおいて、
はんだ粉を構成する複数の金属粉が、それぞれ化合物化されて含有されてなることを特徴とするはんだペースト。 In solder paste in which solder powder and flux are kneaded,
A solder paste comprising a plurality of metal powders constituting a solder powder, each compounded and contained. 加熱された際に、前記各金属粉の化合物がそれぞれ前記フラックス中で化学反応を起こして分解され、その結果、はんだが生成される性質を有することを特徴とする請求項１記載のはんだペースト。   2. The solder paste according to claim 1, wherein when heated, the compound of each metal powder has a property of causing a chemical reaction in the flux and being decomposed, and as a result, solder is generated. 配線基板の金属ランド上に半導体電子部品をはんだ付する際に、前記生成されたはんだと、前記金属ランドとが反応し、金属ランドとはんだとの界面に金属間化合物を形成する性質を有することを特徴とする請求項２記載のはんだペースト。   When the semiconductor electronic component is soldered onto the metal land of the wiring board, the generated solder and the metal land react to form an intermetallic compound at the interface between the metal land and the solder. The solder paste according to claim 2. 前記化合物がハロゲン化合物、酢酸化合物、硝酸化合物及び硫酸化合物の何れかであることを特徴とする請求項１乃至請求項３の何れかに記載のはんだペースト。   The solder paste according to any one of claims 1 to 3, wherein the compound is any one of a halogen compound, an acetic acid compound, a nitric acid compound, and a sulfuric acid compound. 前記化合物化後の各金属粉が、８８．５重量パーセントのＳｎＣｌ2 と、１１．５重量パーセントのＺｎＣｌ2 とからなることを特徴とする請求項１乃至請求項３の何れかに記載のはんだペースト。 4. The solder according to claim 1, wherein each metal powder after the compounding is composed of 88.5 weight percent SnCl 2 and 11.5 weight percent ZnCl 2. paste. 前記化合物化後の各金属粉が、８７．０重量パーセントのＳｎＣｌ2 と、１０．２重量パーセントのＺｎＣｌ2 と、２．８重量パーセントのＢｉＣｌ3 とからなることを特徴とする請求項１乃至請求項３の何れかに記載のはんだペースト。 Each metal powder after the compounding is a SnCl 2 87.0% by weight, and ZnCl 2 10.2% by weight, 1 to claim, characterized in that it consists of 2.8% by weight of BiCl 3 Metropolitan The solder paste according to claim 3. 前記化合物化後の各金属粉が、９６．８重量パーセントのＳｎＣｌ2 と、２．５重量パーセントのＡｇＣｌと、０．７重量パーセントのＣｕＣｌ2 とからなることを特徴とする請求項１乃至請求項３の何れかに記載のはんだペースト。 Each metal powder after the compounding is a SnCl 2 96.8% by weight, 2.5 percent by weight of AgCl, claims 1 to, characterized in that it consists of 0.7% by weight of CuCl 2 Metropolitan Item 4. The solder paste according to any one of Items 3. 請求項１乃至請求項７の何れかに記載のはんだペーストにより構成されたことを特徴とする半導体電子部品用バンプ。   A bump for a semiconductor electronic component comprising the solder paste according to any one of claims 1 to 7. 請求項８記載のバンプを備えたことを特徴とする半導体電子部品。   A semiconductor electronic component comprising the bump according to claim 8. 請求項１乃至請求項７の何れかに記載のはんだペーストを用いて半導体電子部品を配線基板上に接合することを特徴とする半導体電子部品の実装方法。
A method of mounting a semiconductor electronic component, comprising bonding the semiconductor electronic component onto a wiring board using the solder paste according to claim 1.
JP2004006234A 2004-01-14 2004-01-14 Solder paste Expired - Fee Related JP4345487B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004006234A JP4345487B2 (en) 2004-01-14 2004-01-14 Solder paste

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006234A JP4345487B2 (en) 2004-01-14 2004-01-14 Solder paste

Publications (2)

Publication Number Publication Date
JP2005199289A true JP2005199289A (en) 2005-07-28
JP4345487B2 JP4345487B2 (en) 2009-10-14

Family

ID=34820259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006234A Expired - Fee Related JP4345487B2 (en) 2004-01-14 2004-01-14 Solder paste

Country Status (1)

Country Link
JP (1) JP4345487B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105397226A (en) * 2015-12-14 2016-03-16 福建闽航电子有限公司 Non-plating nickel brazing process for electric heating substrate
KR20170136504A (en) * 2015-04-03 2017-12-11 인텔 코포레이션 ZN-doped solder on CU surface finish for thin FLI applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170136504A (en) * 2015-04-03 2017-12-11 인텔 코포레이션 ZN-doped solder on CU surface finish for thin FLI applications
KR102510801B1 (en) * 2015-04-03 2023-03-17 인텔 코포레이션 Semiconductor device with zn doped solders on cu surface finish and method for forming a solder interconnect
CN105397226A (en) * 2015-12-14 2016-03-16 福建闽航电子有限公司 Non-plating nickel brazing process for electric heating substrate

Also Published As

Publication number Publication date
JP4345487B2 (en) 2009-10-14

Similar Documents

Publication Publication Date Title
JP6909953B2 (en) Paste-like thermosetting resin composition, semiconductor parts, semiconductor-mounted products, semiconductor component manufacturing methods, semiconductor-mounted products manufacturing methods
JP5093766B2 (en) Manufacturing method of semiconductor package substrate mounted with conductive balls, etc.
CN100336626C (en) Rosin halogen-free scaling powder for lead-free soldering paste
WO2016076220A1 (en) Flux for solder paste, solder paste, and joined body
JP4799997B2 (en) Method for manufacturing printed circuit board for electronic device and electronic device using the same
JP5667101B2 (en) Solder composition, method for producing the same, and printed wiring board
JP2006199937A (en) Conductive adhesive and conductive part and electronic part module using the same
JP6824208B2 (en) Flux and solder paste
US7740713B2 (en) Flux composition and techniques for use thereof
TW201906812A (en) Flux and solder material
WO2008056676A1 (en) Lead-free solder paste, electronic circuit board using lead-free solder paste, and method for manufacturing electronic circuit board
JP2019055428A (en) Flux and solder paste
JP4213642B2 (en) Soldering flux, soldering method and printed circuit board
TW201943861A (en) Solder paste
JP2008238253A (en) Pb-FREE SOLDERING MATERIAL, AND MANUFACTURING METHOD OF SEMI-CONDUCTOR MOUNTED STRUCTURE USING THE SAME
JP2001308144A (en) Method of flip chip mounting
JP5160576B2 (en) Solder paste, pin grid array package substrate and pin grid array package using the same, and method for manufacturing pin grid array package substrate
JP4345487B2 (en) Solder paste
JP2021154332A (en) Solder composition and electronic substrate
JP2006326598A (en) Leadless solder paste composition, soldering method, and method for stabilizing joining of electronic component
JP4008799B2 (en) Lead-free solder paste composition and soldering method
JP2006000909A (en) Soldering material, and electronic component soldered by the same
JP2007136491A (en) Solder paste composition
JP2017087248A (en) Solder paste composition
JP4471824B2 (en) High temperature solder and cream solder

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees