JP2005198386A - Step-up/down current regulator and its control method - Google Patents
Step-up/down current regulator and its control method Download PDFInfo
- Publication number
- JP2005198386A JP2005198386A JP2004000789A JP2004000789A JP2005198386A JP 2005198386 A JP2005198386 A JP 2005198386A JP 2004000789 A JP2004000789 A JP 2004000789A JP 2004000789 A JP2004000789 A JP 2004000789A JP 2005198386 A JP2005198386 A JP 2005198386A
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching element
- load
- voltage
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000001514 detection method Methods 0.000 claims description 9
- 238000009499 grossing Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 11
- 230000004044 response Effects 0.000 description 8
- 101150074789 Timd2 gene Proteins 0.000 description 7
- 102100034458 Hepatitis A virus cellular receptor 2 Human genes 0.000 description 6
- 101001068133 Homo sapiens Hepatitis A virus cellular receptor 2 Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- SGZRFMMIONYDQU-UHFFFAOYSA-N n,n-bis(2-methylpropyl)-2-[octyl(phenyl)phosphoryl]acetamide Chemical compound CCCCCCCCP(=O)(CC(=O)N(CC(C)C)CC(C)C)C1=CC=CC=C1 SGZRFMMIONYDQU-UHFFFAOYSA-N 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、例えば、携帯機器、小型電子装置、電力装置などに用いられ、入力電圧から負荷電流を生成し、電気的変量または磁気的変量の調整システムを構成する昇降圧型電流レギュレータ及び昇降圧型電流レギュレータの制御方法に関するものである。 The present invention is used in, for example, portable devices, small electronic devices, power devices, and the like, and generates a load current from an input voltage and constitutes an electric variable or magnetic variable adjustment system, and a buck-boost current regulator and a buck-boost current The present invention relates to a regulator control method.
従来の昇降圧型コンバータは、入力電圧から所定の出力電圧を生成するものである（例えば、非特許文献１及び非特許文献２参照。）。また、従来の昇圧型電流レギュレータは、スイッチング周期Ｔｓ及びスイッチング周波数ｆｓが固定で動作し、入力電圧から所定の負荷電流を生成するものもある。このような、従来の昇圧型電流レギュレータについて図６を用いて説明する。図６は、従来の昇圧型電流レギュレータを示す構成図である。
A conventional buck-boost converter generates a predetermined output voltage from an input voltage (see, for example, Non-Patent
同図において、入力電圧Ｖｉｎの負極と負荷Ｌｏａｄの一端とは、共通電位ＧＮＤに接続する。さらに、インダクタＬの一端は入力電圧Ｖｉｎの正極に接続し、インダクタＬの他端はスイッチング素子ＳＷ２のドレインとダイオードＤ４のアノードとの接続点に接続する。 In the figure, the negative electrode of the input voltage Vin and one end of the load Load are connected to a common potential GND. Further, one end of the inductor L is connected to the positive electrode of the input voltage Vin, and the other end of the inductor L is connected to a connection point between the drain of the switching element SW2 and the anode of the diode D4.
また、スイッチング素子ＳＷ２のソースは、抵抗ＲＳ１を介して、共通電位ＧＮＤに接続する。さらにまた、ダイオードＤ４のカソードは、出力電圧Ｖｏｕｔ及び負荷Ｌｏａｄの他端に接続する。 The source of the switching element SW2 is connected to the common potential GND via the resistor RS1. Furthermore, the cathode of the diode D4 is connected to the other end of the output voltage Vout and the load Load.
さらに、コンパレータＣＭＰの非反転入力は、スイッチング素子ＳＷ２のソースと抵抗ＲＳ１との接続点に接続する。また、コンパレータＣＭＰの反転入力は、電流指令値ＣＭＤに接続する。 Further, the non-inverting input of the comparator CMP is connected to a connection point between the source of the switching element SW2 and the resistor RS1. The inverting input of the comparator CMP is connected to the current command value CMD.
そして、スイッチング素子ＳＷ２のソースと抵抗ＲＳ１とコンパレータＣＭＰの非反転入力との接続点の電圧を電圧ＶＳ１とする。また、電圧ＶＳ１は、インダクタＬの電流ｉＬ及びスイッチング素子ＳＷ２の電流に比例する。 A voltage at a connection point between the source of the switching element SW2, the resistor RS1, and the non-inverting input of the comparator CMP is defined as a voltage VS1. The voltage VS1 is proportional to the current iL of the inductor L and the current of the switching element SW2.
さらに、制御回路１１の入力は、コンパレータＣＭＰの出力ＣＭＰＯに接続し、制御回路１１の出力ＶＧ２は、スイッチング素子ＳＷ２のゲートに接続する。
Further, the input of the
このような図６の従来例の動作を説明する（図示せず）。
まず、スイッチング素子ＳＷ２がオンのとき、ダイオードＤ４はオフとなる。また、入力電圧Ｖｉｎ、インダクタＬ、スイッチング素子ＳＷ２、抵抗ＲＳ１に入力電流Ｉｉｎが流れる。そして、インダクタＬは、入力電圧Ｖｉｎが印加され、励磁される。したがって、電圧ＶＳ１はランプ状に上昇する。
The operation of the conventional example of FIG. 6 will be described (not shown).
First, when the switching element SW2 is on, the diode D4 is off. Further, the input current Iin flows through the input voltage Vin, the inductor L, the switching element SW2, and the resistor RS1. The inductor L is excited by applying the input voltage Vin. Therefore, the voltage VS1 increases in a ramp shape.
そして、電圧ＶＳ１が電流指令値ＣＭＤとなると、スイッチング素子ＳＷ２はオンからオフに変化する。 When the voltage VS1 becomes the current command value CMD, the switching element SW2 changes from on to off.
次に、スイッチング素子ＳＷ２がオフのとき、ダイオードＤ４はオンとなる。また、入力電圧Ｖｉｎ、インダクタＬ、ダイオードＤ４、負荷Ｌｏａｄ（出力電圧Ｖｏｕｔ）抵抗ＲＳ１に入力電流Ｉｉｎ及び負荷電流Ｉｏｕｔが流れる。そして、インダクタＬは、出力電圧Ｖｏｕｔが印加され、リセットされ、インダクタＬのエネルギーを放出する。 Next, when the switching element SW2 is off, the diode D4 is on. Further, the input current Iin and the load current Iout flow through the input voltage Vin, the inductor L, the diode D4, and the load load (output voltage Vout) resistor RS1. The inductor L is reset when the output voltage Vout is applied, and releases the energy of the inductor L.
そして、スイッチング素子ＳＷ２がオンの時間とスイッチング素子ＳＷ２がオフの時間との和、即ち、スイッチング周期Ｔｓが所定の時間となると、スイッチング素子ＳＷ２はオフからオンに変化する。 When the switching element SW2 is turned on and the switching element SW2 is turned off, that is, when the switching cycle Ts reaches a predetermined time, the switching element SW2 changes from off to on.
このようにして、図６の従来例は、カレントモードにおいて、スイッチング素子のオンオフの繰り返しにより、入力電圧Ｖｉｎから所定の負荷電流Ｉｏｕｔを生成する。また、図６の従来例は、一定のスイッチング周期Ｔｓで動作する。 In this manner, the conventional example of FIG. 6 generates a predetermined load current Iout from the input voltage Vin by repeatedly turning on and off the switching element in the current mode. Further, the conventional example of FIG. 6 operates at a constant switching cycle Ts.
図７は、図６の従来例のステップ応答における電圧ＶＳ１の波形である。図７を用いて、図６の従来例の特性を詳細に説明する。 FIG. 7 is a waveform of the voltage VS1 in the step response of the conventional example of FIG. The characteristics of the conventional example of FIG. 6 will be described in detail with reference to FIG.
同図において、電圧ＶＳ１は、スイッチング素子のオンオフにより、大きく変動する。よって、図６の従来例におけるインダクタＬの電流ｉＬは大きなリプル電流を有する。 In the figure, the voltage VS1 varies greatly depending on on / off of the switching element. Therefore, the current iL of the inductor L in the conventional example of FIG. 6 has a large ripple current.
また、電流指令値ＣＭＤが上昇すると、電圧ＶＳ１のピーク値は上昇する。よって、電流指令値ＣＭＤが上昇すると、電圧ＶＳ１は上昇し、電流ｉＬは上昇し、負荷電流Ｉｏｕｔは上昇する。 Further, when the current command value CMD increases, the peak value of the voltage VS1 increases. Therefore, when the current command value CMD increases, the voltage VS1 increases, the current iL increases, and the load current Iout increases.
さらに、図６の従来例の電圧ＶＳ１は、電流指令値ＣＭＤがステップ状に変化した場合においても、電圧ＶＳ１のピーク値が電流指令値ＣＭＤとなるように作用すると共に、一定のスイッチング周期Ｔｓとなるように作用するため、図７の波形に示すように変化する。 Further, the voltage VS1 of the conventional example of FIG. 6 acts so that the peak value of the voltage VS1 becomes the current command value CMD even when the current command value CMD changes in a stepped manner, and has a constant switching cycle Ts. Therefore, it changes as shown in the waveform of FIG.
詳しくは、電流指令値ＣＭＤがステップ状に変化した場合に、電圧ＶＳ１は、一時的に低い周波数で変動する。そして、その変動は次第に減少する。したがって、電流指令値ＣＭＤがステップ状に変化した場合において、電圧ＶＳ１は一時的に低い周波数で変動し、電流ｉＬは一時的に低い周波数で変動し、負荷電流Ｉｏｕｔは一時的に低い周波数で変動する。 Specifically, when the current command value CMD changes stepwise, the voltage VS1 temporarily varies at a low frequency. And the fluctuation gradually decreases. Therefore, when the current command value CMD changes stepwise, the voltage VS1 temporarily fluctuates at a low frequency, the current iL fluctuates temporarily at a low frequency, and the load current Iout fluctuates temporarily at a low frequency. To do.
しかしながら、従来の昇圧型電流レギュレータは、降圧できないという課題がある。このため、従来の昇圧型電流レギュレータは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差が正または負となる用途（アプリケーション）、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差が小さい用途に不適という課題がある。 However, the conventional step-up current regulator has a problem that it cannot step down. For this reason, the conventional step-up current regulator is unsuitable for applications in which the difference between the input voltage Vin and the output voltage Vout is positive or negative (application), or in applications where the difference between the input voltage Vin and the output voltage Vout is small. is there.
また、従来の昇圧型電流レギュレータのインダクタＬには、大きなリプル電流が流れ、損失が大きいという課題がある。さらにまた、従来の昇圧型電流のインダクタＬは大形、高価のため、従来の昇圧型レギュレータは、大形、高価という課題がある。 Further, the inductor L of the conventional boost type current regulator has a problem that a large ripple current flows and a loss is large. Furthermore, since the conventional step-up current inductor L is large and expensive, the conventional step-up regulator has a problem that it is large and expensive.
さらに、従来の昇圧型電流レギュレータは、電流指令値ＣＭＤがステップ状に変化した場合において負荷電流Ｉｏｕｔは一時的に低い周波数で変動することから明らかなように、応答特性が悪いという課題がある。 Further, the conventional step-up current regulator has a problem that the response characteristic is poor as is apparent from the fact that the load current Iout fluctuates temporarily at a low frequency when the current command value CMD changes stepwise.
また、従来のカレントモードの昇圧型電流レギュレータは、スロープ補償回路（図示せず）が必要となる場合があり、複雑になるという課題がある。なお、スロープ補償回路については、公知のため、説明を省略する。 In addition, the conventional current mode boost type current regulator may require a slope compensation circuit (not shown), which is complicated. Since the slope compensation circuit is well known, the description thereof is omitted.
本発明の目的は、以上説明した課題を解決するものであり、小形、安価、低損失、簡便の昇降圧型電流レギュレータ及び昇降圧型電流レギュレータの制御方法を提供することにある。 An object of the present invention is to solve the problems described above, and to provide a small, inexpensive, low-loss, simple buck-boost current regulator and a control method for the buck-boost current regulator.
また、本発明の目的は、インダクタンスの低い磁気素子を用いながら、スイッチング周波数が低く、磁気素子のリプル電流が小さい昇降圧型電流レギュレータ及び昇降圧型電流レギュレータの制御方法を提供することにある。 Another object of the present invention is to provide a buck-boost current regulator and a control method for the buck-boost current regulator that use a magnetic element having a low inductance and have a low switching frequency and a small ripple current of the magnetic element.
さらに、本発明の目的は、良好な応答特性の昇降圧型電流レギュレータ及び昇降圧型電流レギュレータの制御方法を提供することにある。 Furthermore, an object of the present invention is to provide a buck-boost current regulator having good response characteristics and a control method for the buck-boost current regulator.
このような目的を達成する本発明は、次の通りである。
（１）入力電圧から負荷電流を生成する昇降圧型電流レギュレータにおいて、第１スイッチング素子と磁気素子と第２スイッチング素子とを有し、前記入力電圧に直列に接続する第１直列回路と、第３スイッチング素子と前記磁気素子と第４スイッチング素子と負荷とを有し、前記負荷電流が流れる第２直列回路と、前記第１スイッチング素子と前記磁気素子と前記第４スイッチング素子と前記負荷とを有し、前記入力電圧に接続する第３直列回路と、前記第１直列回路に電流が流れる第１状態と、前記第２直列回路に電流が流れる第２状態と、前記第３直列回路に電流が流れる第３状態とを生成するスイッチング制御手段とを備えることを特徴とする昇降圧型電流レギュレータ。
The present invention which achieves such an object is as follows.
(1) In a buck-boost current regulator that generates a load current from an input voltage, a first series circuit having a first switching element, a magnetic element, and a second switching element and connected in series to the input voltage; A switching element, a magnetic element, a fourth switching element, and a load; and a second series circuit through which the load current flows, the first switching element, the magnetic element, the fourth switching element, and the load. A third state connected to the input voltage; a first state in which current flows in the first series circuit; a second state in which current flows in the second series circuit; and a current in the third series circuit. And a step-up / step-down current regulator comprising switching control means for generating a flowing third state.
（２）前記磁気素子の電流を検出する電流検出手段と、前記電流検出手段の出力と電流指令値とを比較するコンパレータとを備えると共に、前記スイッチング制御手段は、前記コンパレータの出力に基づき、前記第１状態を終了することを特徴とする（１）記載の昇降圧型電流レギュレータ。 (2) current detection means for detecting the current of the magnetic element; a comparator for comparing the output of the current detection means and a current command value; and the switching control means based on the output of the comparator, The step-up / down current regulator according to (1), wherein the first state is terminated.
（３）前記第３状態の時間を決定するタイマーを備えることを特徴とする（２）記載の昇降圧型電流レギュレータ。 (3) The step-up / step-down current regulator according to (2), further comprising a timer for determining the time of the third state.
（４）前記第３状態の期間は、前記第１状態の期間及び前記第２状態の期間よりも大きいことを特徴とする（３）記載の昇降圧型電流レギュレータ。 (4) The step-up / step-down current regulator according to (3), wherein the period of the third state is longer than the period of the first state and the period of the second state.
（５）前記第２状態の時間を決定するタイマーを備えることを特徴とする（２）記載の昇降圧型電流レギュレータ。 (5) The buck-boost current regulator according to (2), further comprising a timer for determining the time of the second state.
（６）前記タイマーは、前記入力電圧と前記負荷に生ずる出力電圧とに基づく遅延時間を備えることを特徴とする（５）記載の昇降圧型電流レギュレータ。 (6) The step-up / down current regulator according to (5), wherein the timer includes a delay time based on the input voltage and an output voltage generated in the load.
（７）前記第３スイッチング素子はダイオードで形成し、前記第４スイッチング素子はダイオードで形成することを特徴とする（２）記載の昇降圧型電流レギュレータ。 (7) The step-up / down current regulator according to (2), wherein the third switching element is formed of a diode, and the fourth switching element is formed of a diode.
（８）前記負荷に生ずる出力電圧を平滑する平滑キャパシタと、前記出力電圧と基準電圧との差を増幅し、前記電流指令値を出力する誤差増幅器とを備えることを特徴とする（２）記載の昇降圧型電流レギュレータ。 (8) A smoothing capacitor that smoothes an output voltage generated in the load, and an error amplifier that amplifies a difference between the output voltage and a reference voltage and outputs the current command value. Buck-boost current regulator.
（９）入力電圧から所定の負荷電流を生成する昇降圧型電流レギュレータの制御方法において、磁気素子が前記入力電圧により励磁されるステップと、前記磁気素子が、前記負荷電流に基づく出力電圧により、リセットされるステップと、前記磁気素子が、前記入力電圧と前記出力電圧との差により、励磁またはリセットされるステップとを備えることを特徴とする昇降圧型電流レギュレータの制御方法。 (9) In a control method of a buck-boost current regulator that generates a predetermined load current from an input voltage, a step in which a magnetic element is excited by the input voltage, and the magnetic element is reset by an output voltage based on the load current And a step-up / step-down current regulator control method comprising the steps of: exciting and resetting the magnetic element according to a difference between the input voltage and the output voltage.
本発明によれば次のような効果がある。
本発明によれば、昇圧及び降圧いずれの場合でも動作可能な昇降圧型電流レギュレータを提供できる。
The present invention has the following effects.
According to the present invention, it is possible to provide a step-up / step-down current regulator operable in both cases of step-up and step-down.
このため、本発明によれば、入力電圧と出力電圧との差が正または負となる用途に好適な昇降圧型電流レギュレータを提供できる。また、本発明によれば、入力電圧と出力電圧との差が小さい用途に好適な昇降圧型電流レギュレータを提供できる。 For this reason, according to the present invention, it is possible to provide a step-up / step-down current regulator suitable for applications in which the difference between the input voltage and the output voltage is positive or negative. In addition, according to the present invention, it is possible to provide a buck-boost current regulator suitable for an application in which the difference between the input voltage and the output voltage is small.
さらに、本発明によれば、小形、安価、低損失、簡便の好適な昇降圧型電流レギュレータ及び昇降圧型電流レギュレータの制御方法を提供できる。 Furthermore, according to the present invention, it is possible to provide a small, inexpensive, low-loss, simple and suitable step-up / step-down current regulator and a method for controlling the step-up / step-down current regulator.
また、本発明によれば、良好な応答特性を有する昇降圧型電流レギュレータ及び昇降圧型電流レギュレータの制御方法を提供できる。 In addition, according to the present invention, it is possible to provide a buck-boost current regulator having a good response characteristic and a control method for the buck-boost current regulator.
さらに、本発明によれば、インダクタンスの低い磁気素子を用いながら、スイッチング周波数が低く、磁気素子のリプル電流が小さい昇降圧型電流レギュレータ及び昇降圧型電流レギュレータの制御方法を提供することができる。 Furthermore, according to the present invention, it is possible to provide a buck-boost current regulator and a buck-boost current regulator control method with a low switching frequency and a small ripple current of the magnetic element while using a magnetic element with low inductance.
詳しくは、スイッチング制御手段が、第３状態を生成することにより、磁気素子のリプル電流を小さくできる。 Specifically, the ripple current of the magnetic element can be reduced by the switching control means generating the third state.
そして、第３状態の期間を第１状態の期間及び第２状態の期間よりも大きくすることで、一層、磁気素子のリプル電流を小さくできる。 The ripple current of the magnetic element can be further reduced by making the period of the third state longer than the period of the first state and the period of the second state.
さらに、一方のタイマーは、第３状態の時間を簡便に形成する。また、他方のタイマーは、第２状態の時間を簡便に形成する。さらに、電流検出手段とコンパレータとスイッチング制御手段とは、本発明の昇降圧型電流レギュレータを簡便に形成すると共に、好適な制御特性を提供する。 Further, one timer simply forms the time of the third state. The other timer simply forms the time of the second state. Furthermore, the current detection means, the comparator, and the switching control means easily form the step-up / step-down current regulator of the present invention and provide suitable control characteristics.
また、タイマーが入力電圧と出力電圧とに基づく遅延時間を備えることにより、入力電圧に対する依存性及び出力電圧に対する依存性が低い昇降圧型電流レギュレータを提供できる。 In addition, since the timer has a delay time based on the input voltage and the output voltage, it is possible to provide a buck-boost current regulator that has low dependency on the input voltage and low dependency on the output voltage.
さらに、本発明によれば、所定の出力電圧を生成すると共に、低雑音で出力のリプル電流が小さい昇降圧型電流レギュレータを提供できる。 Furthermore, according to the present invention, it is possible to provide a buck-boost current regulator that generates a predetermined output voltage and has low noise and a small output ripple current.
また、本発明によれば、磁気素子を小形にできる。また、本発明によれば、携帯機器、小形電子装置、電力装置に好適な昇降圧型電流レギュレータを提供できる。 Further, according to the present invention, the magnetic element can be miniaturized. In addition, according to the present invention, it is possible to provide a step-up / step-down current regulator suitable for portable devices, small electronic devices, and power devices.
以下に図１に基づいて本発明を詳細に説明する。図１は、本発明の一実施例を示す構成図である。そして、図１の実施例の特徴は、第１スイッチング素子であるスイッチング素子ＳＷ１と、第２スイッチング素子であるスイッチング素子ＳＷ２と、第３スイッチング素子であるスイッチング素子ＳＷ３と、第４スイッチング素子であるスイッチング素子ＳＷ４と、磁気素子であるインダクタＬと、スイッチング制御手段ＳＥＱとを備える点にある。 Hereinafter, the present invention will be described in detail with reference to FIG. FIG. 1 is a block diagram showing an embodiment of the present invention. 1 is characterized by a switching element SW1 as a first switching element, a switching element SW2 as a second switching element, a switching element SW3 as a third switching element, and a fourth switching element. A switching element SW4, an inductor L as a magnetic element, and a switching control means SEQ are provided.
また、図１の実施例は、電流検出手段である抵抗ＲＳ１と、コンパレータＣＭＰと、タイマーＴＩＭ２と、タイマーＴＩＭ３とを備える。 Further, the embodiment of FIG. 1 includes a resistor RS1, which is a current detection means, a comparator CMP, a timer TIM2, and a timer TIM3.
同図において、スイッチング素子ＳＷ１の一端（ソース）は、入力電圧Ｖｉｎの正極に接続する。さらに、入力電圧Ｖｉｎの負極は共通電位ＧＮＤに接続する。 In the figure, one end (source) of the switching element SW1 is connected to the positive electrode of the input voltage Vin. Further, the negative electrode of the input voltage Vin is connected to the common potential GND.
また、スイッチング素子ＳＷ２の一端（ソース）は、抵抗ＲＳ１を介して、共通電位ＧＮＤに接続する。 Further, one end (source) of the switching element SW2 is connected to the common potential GND via the resistor RS1.
さらに、スイッチング素子ＳＷ３の一端（ソース）は、共通電位ＧＮＤに接続し、スイッチング素子ＳＷ３の他端（ドレイン）は、スイッチング素子ＳＷ１の他端（ドレイン）に接続する。 Furthermore, one end (source) of the switching element SW3 is connected to the common potential GND, and the other end (drain) of the switching element SW3 is connected to the other end (drain) of the switching element SW1.
また、スイッチング素子ＳＷ４の一端（ソース）は、出力電圧Ｖｏｕｔ及び負荷Ｌｏａｄの他端に接続し、スイッチング素子ＳＷ４の他端（ドレイン）は、スイッチング素子ＳＷ２の他端（ドレイン）に接続する。さらに、負荷Ｌｏａｄの一端は共通電位ＧＮＤに接続する。そして、負荷Ｌｏａｄの他端には、負荷電流Ｉｏｕｔ及び出力電圧Ｖｏｕｔが印加される。 Further, one end (source) of the switching element SW4 is connected to the other end of the output voltage Vout and the load Load, and the other end (drain) of the switching element SW4 is connected to the other end (drain) of the switching element SW2. Furthermore, one end of the load Load is connected to the common potential GND. The load current Iout and the output voltage Vout are applied to the other end of the load Load.
さらに、インダクタＬの一端は、スイッチング素子ＳＷ１の他端（ドレイン）とスイッチング素子ＳＷ３の他端（ドレイン）との接続点に接続し、インダクタＬの他端は、スイッチング素子ＳＷ２の他端（ドレイン）とスイッチング素子ＳＷ４の他端（ドレイン）との接続点に接続する。 Further, one end of the inductor L is connected to a connection point between the other end (drain) of the switching element SW1 and the other end (drain) of the switching element SW3, and the other end of the inductor L is connected to the other end (drain) of the switching element SW2. ) And the other end (drain) of the switching element SW4.
また、コンパレータＣＭＰの非反転入力は、スイッチング素子ＳＷ２の一端（ソース）と抵抗ＲＳ１との接続点に接続する。さらに、コンパレータＣＭＰの反転入力は、電流指令値ＣＭＤに接続する。 The non-inverting input of the comparator CMP is connected to a connection point between one end (source) of the switching element SW2 and the resistor RS1. Further, the inverting input of the comparator CMP is connected to the current command value CMD.
そして、スイッチング素子ＳＷ２の一端（ソース）と抵抗ＲＳ１とコンパレータＣＭＰの非反転入力との接続点の電圧を電圧ＶＳ１とする。また、電圧ＶＳ１は、スイッチング素子ＳＷ１の電流、インダクタＬの電流ｉＬ及びスイッチング素子ＳＷ２の電流に比例する。 A voltage at a connection point between one end (source) of the switching element SW2, the resistor RS1, and the non-inverting input of the comparator CMP is defined as a voltage VS1. The voltage VS1 is proportional to the current of the switching element SW1, the current iL of the inductor L, and the current of the switching element SW2.
さらに、タイマーＴＩＭ２のトリガ入力Ｔ２ＥＮＢ及びトリガ出力Ｔ２は、スイッチング制御手段ＳＥＱに接続する。また、タイマーＴＩＭ２は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔに接続する。
さらにまた、タイマーＴＩＭ３のトリガ入力Ｔ３ＥＮＢ及びトリガ出力Ｔ３は、スイッチング制御手段ＳＥＱに接続する。
Further, the trigger input T2ENB and the trigger output T2 of the timer TIM2 are connected to the switching control means SEQ. The timer TIM2 is connected to the input voltage Vin and the output voltage Vout.
Furthermore, the trigger input T3ENB and the trigger output T3 of the timer TIM3 are connected to the switching control means SEQ.
また、スイッチング制御手段ＳＥＱの入力は、コンパレータＣＭＰの出力ＣＭＰＯに接続し、スイッチング制御手段ＳＥＱの出力は、それぞれ、スイッチング素子ＳＷ１の制御端子（ゲート）と、スイッチング素子ＳＷ２の制御端子（ゲート）と、スイッチング素子ＳＷ３の制御端子（ゲート）と、スイッチング素子ＳＷ４の制御端子（ゲート）とに接続する。 The input of the switching control means SEQ is connected to the output CMPO of the comparator CMP, and the outputs of the switching control means SEQ are respectively connected to the control terminal (gate) of the switching element SW1 and the control terminal (gate) of the switching element SW2. The control terminal (gate) of the switching element SW3 is connected to the control terminal (gate) of the switching element SW4.
さらに、スイッチング素子ＳＷ１及びスイッチング素子ＳＷ４は、それぞれｐチャネル型ＭＯＳＦＥＴ（ｐチャネル絶縁ゲート型電界効果トランジスタ）で形成する。さらにまた、スイッチング素子ＳＷ２及びスイッチング素子ＳＷ３は、それぞれｎチャネル型ＭＯＳＦＥＴ（ｎチャネル絶縁ゲート型電界効果トランジスタ）で形成する。 Further, the switching element SW1 and the switching element SW4 are each formed by a p-channel MOSFET (p-channel insulated gate field effect transistor). Furthermore, the switching element SW2 and the switching element SW3 are each formed by an n-channel MOSFET (n-channel insulated gate field effect transistor).
また、抵抗ＲＳ１は、共通電位ＧＮＤとスイッチング素子ＳＷ２の一端（ソース）との間に配置する。そして、抵抗ＲＳ１は、スイッチング素子ＳＷ１の電流、インダクタＬの電流及びスイッチング素子ＳＷ２の電流を検出する。 The resistor RS1 is disposed between the common potential GND and one end (source) of the switching element SW2. The resistor RS1 detects the current of the switching element SW1, the current of the inductor L, and the current of the switching element SW2.
さらに、スイッチング素子ＳＷ１とインダクタＬとスイッチング素子ＳＷ２と抵抗ＲＳ１とは、第１直列回路を形成し、入力電圧Ｖｉｎに直列に接続される。 Further, the switching element SW1, the inductor L, the switching element SW2, and the resistor RS1 form a first series circuit and are connected in series to the input voltage Vin.
また、スイッチング素子ＳＷ３とインダクタＬとスイッチング素子ＳＷ４と負荷Ｌｏａｄ及び出力電圧Ｖｏｕｔとは、第２直列回路を形成する。そして、第２直列回路には負荷電流Ｉｏｕｔが流れる。 The switching element SW3, the inductor L, the switching element SW4, the load Load, and the output voltage Vout form a second series circuit. A load current Iout flows through the second series circuit.
さらに、スイッチング素子ＳＷ１とインダクタＬとスイッチング素子ＳＷ４と負荷Ｌｏａｄ及び出力電圧Ｖｏｕｔとは、第３直列回路を形成し、入力電圧Ｖｉｎに接続される。 Further, the switching element SW1, the inductor L, the switching element SW4, the load Load, and the output voltage Vout form a third series circuit and are connected to the input voltage Vin.
上記の説明の構成をなす、図１の実施例の動作について図２を用いて説明する。図２は、図１の実施例における各部の動作波形である。 The operation of the embodiment shown in FIG. 1 having the above-described configuration will be described with reference to FIG. FIG. 2 is an operation waveform of each part in the embodiment of FIG.
図２（ａ）は、スイッチング素子ＳＷ２の他端（ドレイン）とスイッチング素子ＳＷ４の他端（ドレイン）とインダクタＬの他端との接続点の電圧ＶＤ２である。また、図２（ｂ）は、スイッチング素子ＳＷ１の他端（ドレイン）とスイッチング素子ＳＷ３の他端（ドレイン）とインダクタＬの一端との接続点の電圧ＶＤ１である。 FIG. 2A shows a voltage VD2 at a connection point between the other end (drain) of the switching element SW2, the other end (drain) of the switching element SW4, and the other end of the inductor L. FIG. 2B shows a voltage VD1 at a connection point between the other end (drain) of the switching element SW1, the other end (drain) of the switching element SW3, and one end of the inductor L.
さらに、図２（ｃ）は、スイッチング素子ＳＷ４の制御端子（ゲート）の駆動電圧ＶＧ４である。また、図２（ｄ）は、スイッチング素子ＳＷ２の制御端子（ゲート）の駆動電圧ＶＧ２である。さらに、図２（ｅ）は、スイッチング素子ＳＷ３の制御端子（ゲート）の駆動電圧ＶＧ３である。さらにまた、図２（ｆ）は、スイッチング素子ＳＷ１の制御端子（ゲート）の駆動電圧ＶＧ１である。 Further, FIG. 2C shows the drive voltage VG4 of the control terminal (gate) of the switching element SW4. FIG. 2D shows the drive voltage VG2 at the control terminal (gate) of the switching element SW2. Further, FIG. 2E shows the drive voltage VG3 of the control terminal (gate) of the switching element SW3. FIG. 2F shows the drive voltage VG1 of the control terminal (gate) of the switching element SW1.
また、図２（ｇ）は、タイマーＴＩＭ３のトリガ出力Ｔ３である。さらに、図２（ｈ）は、タイマーＴＩＭ３のトリガ入力Ｔ３ＥＮＢである。また、図２（ｉ）は、タイマーＴＩＭ２のトリガ出力Ｔ２である。さらにまた、図２（ｊ）は、タイマーＴＩＭ２のトリガ入力Ｔ２ＥＮＢである。 FIG. 2G shows a trigger output T3 of the timer TIM3. Further, FIG. 2 (h) is a trigger input T3ENB of the timer TIM3. FIG. 2 (i) shows the trigger output T2 of the timer TIM2. Furthermore, FIG. 2 (j) shows the trigger input T2ENB of the timer TIM2.
さらに、図２（ｋ）は、コンパレータＣＭＰの出力ＣＭＰＯである。また、図２（ｌ）は、インダクタＬの電流ｉＬである。 Further, FIG. 2K shows an output CMPO of the comparator CMP. FIG. 2L shows the current iL of the inductor L.
図１の実施例の動作状態は、第１状態となる期間Ｓ１と、第２状態となる期間Ｓ２と、第３状態となる期間Ｓ３とを順次繰り返す。また、スイッチング素子ＳＷ１とスイッチング素子ＳＷ３とは、相補的にオンオフする。また、スイッチング素子ＳＷ２とスイッチング素子ＳＷ４とは、相補的にオンオフする。 The operation state of the embodiment in FIG. 1 sequentially repeats a period S1 for entering the first state, a period S2 for entering the second state, and a period S3 for entering the third state. Further, the switching element SW1 and the switching element SW3 are turned on and off in a complementary manner. Further, the switching element SW2 and the switching element SW4 are turned on and off in a complementary manner.
第１に、期間Ｓ１について説明する。このとき、駆動電圧ＶＧ１はロウ、駆動電圧ＶＧ２はハイ、駆動電圧ＶＧ３はロウ、駆動電圧ＶＧ４はハイとなり、スイッチング素子ＳＷ１はオン、スイッチング素子ＳＷ２はオン、スイッチング素子ＳＷ３はオフ、スイッチング素子ＳＷ４はオフとなる。 First, the period S1 will be described. At this time, the drive voltage VG1 is low, the drive voltage VG2 is high, the drive voltage VG3 is low, and the drive voltage VG4 is high, the switching element SW1 is on, the switching element SW2 is on, the switching element SW3 is off, and the switching element SW4 is Turn off.
また、トリガ入力Ｔ２ＥＮＢはロウ、トリガ出力Ｔ２はロウ、トリガ入力Ｔ３ＥＮＢはロウ、トリガ出力Ｔ３はロウとなる。 The trigger input T2ENB is low, the trigger output T2 is low, the trigger input T3ENB is low, and the trigger output T3 is low.
このとき、入力電圧Ｖｉｎ、スイッチング素子ＳＷ１、インダクタＬ、スイッチング素子ＳＷ２、抵抗ＲＳ１の第１直列回路に入力電流Ｉｉｎが流れる。さらにまた、インダクタＬは、入力電圧Ｖｉｎが印加され、励磁される。したがって、電圧ＶＳ１はランプ状に上昇する。 At this time, the input current Iin flows through the first series circuit of the input voltage Vin, the switching element SW1, the inductor L, the switching element SW2, and the resistor RS1. Furthermore, the inductor L is excited by applying the input voltage Vin. Therefore, the voltage VS1 increases in a ramp shape.
そして、電圧ＶＳ１が電流指令値ＣＭＤとなると、駆動電圧ＶＧ１はロウからハイへ変化し、駆動電圧ＶＧ２はハイからロウへ変化し、駆動電圧ＶＧ３はロウからハイへ変化し、駆動電圧ＶＧ４はハイからロウへ変化し、トリガ入力Ｔ２ＥＮＢはロウからハイへ変化する。そしてまた、期間Ｓ１は終了し期間Ｓ２へ遷移する。 When the voltage VS1 becomes the current command value CMD, the drive voltage VG1 changes from low to high, the drive voltage VG2 changes from high to low, the drive voltage VG3 changes from low to high, and the drive voltage VG4 is high. Trigger input T2ENB changes from low to high. In addition, the period S1 ends and transitions to the period S2.
このとき、電流ｉＬのピーク値ｉｐｋは、抵抗ＲＳ１の抵抗値をＲＳ１として、以下の式（１）を満足する。
ｉｐｋ＝ＣＭＤ／ＲＳ１ （１）
At this time, the peak value ipk of the current iL satisfies the following formula (1), where the resistance value of the resistor RS1 is RS1.
ipk = CMD / RS1 (1)
第２に、期間Ｓ２について説明する。このとき、駆動電圧ＶＧ１はハイ、駆動電圧ＶＧ２はロウ、駆動電圧ＶＧ３はハイ、駆動電圧ＶＧ４はロウとなり、スイッチング素子ＳＷ１はオフ、スイッチング素子ＳＷ２はオフ、スイッチング素子ＳＷ３はオン、スイッチング素子ＳＷ４はオンとなる。 Secondly, the period S2 will be described. At this time, the drive voltage VG1 is high, the drive voltage VG2 is low, the drive voltage VG3 is high, and the drive voltage VG4 is low, the switching element SW1 is off, the switching element SW2 is off, the switching element SW3 is on, and the switching element SW4 is Turn on.
また、トリガ入力Ｔ２ＥＮＢはハイ、トリガ入力Ｔ３ＥＮＢはロウ、トリガ出力Ｔ３はロウ、出力ＣＭＰＯはロウとなる。 The trigger input T2ENB is high, the trigger input T3ENB is low, the trigger output T3 is low, and the output CMPO is low.
このとき、スイッチング素子ＳＷ３、インダクタＬ、スイッチング素子ＳＷ４、負荷Ｌｏａｄ（出力電圧Ｖｏｕｔ）の第２直列回路に負荷電流Ｉｏｕｔが流れる。また、インダクタＬは、出力電圧Ｖｏｕｔが印加され、リセットされ、インダクタＬのエネルギーを放出する。したがって、インダクタＬの電流ｉＬはランプ状に低下する。 At this time, the load current Iout flows through the second series circuit of the switching element SW3, the inductor L, the switching element SW4, and the load Load (output voltage Vout). The inductor L is reset when the output voltage Vout is applied, and releases the energy of the inductor L. Therefore, the current iL of the inductor L decreases in a ramp shape.
そして、トリガ入力Ｔ２ＥＮＢがハイとなってから所定の時間ｔ２（遅延時間ｔ２）の後、トリガ出力Ｔ２がロウからハイへ変化すると、駆動電圧ＶＧ１はハイからロウへ変化し、駆動電圧ＶＧ２はロウを保持し、駆動電圧ＶＧ３はハイからロウへ変化し、駆動電圧ＶＧ４はロウを保持し、トリガ入力Ｔ３ＥＮＢはロウからハイへ変化し、トリガ入力Ｔ２ＥＮＢはハイからロウへ変化する。そして、期間Ｓ２は終了し期間Ｓ３へ遷移する。 When the trigger output T2 changes from low to high after a predetermined time t2 (delay time t2) after the trigger input T2ENB becomes high, the drive voltage VG1 changes from high to low, and the drive voltage VG2 becomes low. , The drive voltage VG3 changes from high to low, the drive voltage VG4 holds low, the trigger input T3ENB changes from low to high, and the trigger input T2ENB changes from high to low. And period S2 is complete | finished and it changes to period S3.
第３に、期間Ｓ３について説明する。このとき、駆動電圧ＶＧ１はロウ、駆動電圧ＶＧ２はロウ、駆動電圧ＶＧ３はロウ、駆動電圧ＶＧ４はロウとなり、スイッチング素子ＳＷ１はオン、スイッチング素子ＳＷ２はオフ、スイッチング素子ＳＷ３はオフ、スイッチング素子ＳＷ４はオンとなる。 Thirdly, the period S3 will be described. At this time, the drive voltage VG1 is low, the drive voltage VG2 is low, the drive voltage VG3 is low, and the drive voltage VG4 is low, the switching element SW1 is on, the switching element SW2 is off, the switching element SW3 is off, and the switching element SW4 is Turn on.
また、トリガ入力Ｔ２ＥＮＢはロウ、トリガ出力Ｔ２はロウ、トリガ入力Ｔ３ＥＮＢはハイ、出力ＣＭＰＯはロウとなる。 The trigger input T2ENB is low, the trigger output T2 is low, the trigger input T3ENB is high, and the output CMPO is low.
このとき、入力電圧Ｖｉｎ、スイッチング素子ＳＷ１、インダクタＬ、スイッチング素子ＳＷ４、負荷Ｌｏａｄ（出力電圧Ｖｏｕｔ）の第３直列回路に負荷電流Ｉｏｕｔが流れる。また、インダクタＬは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差（Ｖｉｎ−Ｖｏｕｔ）が印加され、励磁またはリセットされる。したがって、インダクタＬの電流ｉＬはランプ状に変化する。 At this time, the load current Iout flows through the third series circuit of the input voltage Vin, the switching element SW1, the inductor L, the switching element SW4, and the load Load (output voltage Vout). The inductor L is excited or reset by applying a difference (Vin−Vout) between the input voltage Vin and the output voltage Vout. Therefore, the current iL of the inductor L changes in a ramp shape.
なお、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも大きい（降圧モード）ときは、期間Ｓ３における電流ｉＬはランプ状に上昇する。また、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが等しいときは、期間Ｓ３における電流ｉＬは一定となる。さらに、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも小さい（昇圧モード）ときは、期間Ｓ３における電流ｉＬはランプ状に低下する。例えば、図２の動作波形は、昇圧モードを示す。 Note that when the input voltage Vin is higher than the output voltage Vout (step-down mode), the current iL in the period S3 increases in a ramp shape. When the input voltage Vin and the output voltage Vout are equal, the current iL in the period S3 is constant. Further, when the input voltage Vin is smaller than the output voltage Vout (boost mode), the current iL in the period S3 decreases in a ramp shape. For example, the operation waveform in FIG. 2 indicates the boost mode.
そして、トリガ入力Ｔ３ＥＮＢがハイとなってから所定の時間ｔ３（遅延時間ｔ３）の後、トリガ出力Ｔ３がロウからハイへ変化すると、駆動電圧ＶＧ１はロウを保持し、駆動電圧ＶＧ２はロウからハイへ変化し、駆動電圧ＶＧ３はロウを保持し、駆動電圧ＶＧ４はロウからハイへ変化し、トリガ入力Ｔ３ＥＮＢはハイからロウへ変化する。そして、期間Ｓ３は終了し期間Ｓ１へ遷移する。 When the trigger output T3 changes from low to high after a predetermined time t3 (delay time t3) after the trigger input T3ENB becomes high, the drive voltage VG1 holds low and the drive voltage VG2 changes from low to high. The drive voltage VG3 is kept low, the drive voltage VG4 is changed from low to high, and the trigger input T3ENB is changed from high to low. And period S3 is complete | finished and it changes to period S1.
このようにして、図１の実施例は、期間Ｓ１から期間Ｓ２へ遷移するステップと、期間Ｓ２から期間Ｓ３へ遷移するステップと、期間Ｓ３から期間Ｓ１へ遷移するステップとを繰り返す。即ち、インダクタＬが入力電圧Ｖｉｎにより励磁されるステップと、インダクタＬが出力電圧Ｖｏｕｔによりリセットされるステップと、インダクタＬが入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差により励磁またはリセットされるステップとを繰り返す。 Thus, the embodiment of FIG. 1 repeats the step of transition from the period S1 to the period S2, the step of transition from the period S2 to the period S3, and the step of transition from the period S3 to the period S1. That is, the step in which the inductor L is excited by the input voltage Vin, the step in which the inductor L is reset by the output voltage Vout, and the step in which the inductor L is excited or reset by the difference between the input voltage Vin and the output voltage Vout. repeat.
そして、スイッチング制御手段ＳＥＱは、非同期順序回路からなるシーケンサ論理回路で形成され、期間Ｓ１，期間Ｓ２，期間Ｓ３を形成し、図１の実施例を統括制御する。 The switching control means SEQ is formed by a sequencer logic circuit composed of an asynchronous sequential circuit, forms a period S1, a period S2, and a period S3, and controls the embodiment of FIG.
したがって、電流指令値ＣＭＤを所定の値とすると、ピーク値ｉｐは所定の値となり、負荷電流Ｉｏｕｔも所定の値となり、負荷電流Ｉｏｕｔの平均値Ｉｏも所定の値となる。
こうして、図１の実施例は、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオンオフにより、入力電圧Ｖｉｎから所定の負荷電流Ｉｏｕｔを生成する。
Therefore, when the current command value CMD is a predetermined value, the peak value ip is a predetermined value, the load current Iout is also a predetermined value, and the average value Io of the load current Iout is also a predetermined value.
1 generates a predetermined load current Iout from the input voltage Vin by turning on and off the switching elements SW1, SW2, SW3, and SW4.
一方、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオンオフに係るスイッチング周期Ｔｓ及びスイッチング周波数ｆｓは、期間Ｓ１の時間ｔ１、期間Ｓ２の時間ｔ２、期間Ｓ３の時間ｔ３として、以下の式（２）を満足する。
Ｔｓ＝１／ｆｓ＝ｔ１＋ｔ２＋ｔ３ （２）
On the other hand, the switching cycle Ts and the switching frequency fs related to the on / off of the switching elements SW1, SW2, SW3, SW4 are expressed by the following equation (2), with time t1 in the period S1, time t2 in the period S2, and time t3 in the period S3. Satisfied.
Ts = 1 / fs = t1 + t2 + t3 (2)
図３（ａ）は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが等しい（Ｖｉｎ＝Ｖｏｕｔ）場合における、電流ｉＬの波形である。さらにまた、図３（ｂ）は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも大きい（Ｖｉｎ＞Ｖｏｕｔ）場合における、電流ｉＬの波形である。 FIG. 3A shows a waveform of the current iL when the input voltage Vin and the output voltage Vout are equal (Vin = Vout). FIG. 3B shows a waveform of the current iL when the input voltage Vin is larger than the output voltage Vout (Vin> Vout).
さらに、図３（ｃ）は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも小さい（Ｖｉｎ＜Ｖｏｕｔ）場合、且つ、期間Ｓ２がゼロとなる（ｔ２＝０）場合の電流ｉＬの波形である。
さらにまた、図３（ａ）、図３（ｂ）及び図３（ｃ）における期間Ｓ３（遅延時間ｔ３）は、共に、所定の時間に決定する。
Further, FIG. 3C shows a waveform of the current iL when the input voltage Vin is smaller than the output voltage Vout (Vin <Vout) and when the period S2 becomes zero (t2 = 0).
Furthermore, the period S3 (delay time t3) in FIGS. 3A, 3B, and 3C is determined to be a predetermined time.
また、期間Ｓ１における電流ｉＬの変化率をｄ／ｄｔ・ｉＬ（Ｓ１）、期間Ｓ２における電流ｉＬの変化率をｄ／ｄｔ・ｉＬ（Ｓ２）、期間Ｓ３における電流ｉＬの変化率をｄ／ｄｔ・ｉＬ（Ｓ３）、インダクタＬのインダクタンスをＬとすると式（３）から（５）を満足する。
ｄ／ｄｔ・ｉＬ（Ｓ１）＝Ｖｉｎ／Ｌ （３）
ｄ／ｄｔ・ｉＬ（Ｓ２）＝−Ｖｏｕｔ／Ｌ （４）
ｄ／ｄｔ・ｉＬ（Ｓ３）＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ （５）
Further, the change rate of the current iL in the period S1 is d / dt · iL (S1) , the change rate of the current iL in the period S2 is d / dt · iL (S2) , and the change rate of the current iL in the period S3 is d / dt. IL (S3) , where the inductance of the inductor L is L, the expressions (3) to (5) are satisfied.
d / dt · iL (S1) = Vin / L (3)
d / dt · iL (S2) = − Vout / L (4)
d / dt · iL (S3) = (Vin−Vout) / L (5)
よって、変化率ｄ／ｄｔ・ｉＬ（Ｓ３）の絶対値は、変化率ｄ／ｄｔ・ｉＬ（Ｓ１）の絶対値よりも小さく、変化率ｄ／ｄｔ・ｉＬ（Ｓ２）の絶対値よりも小さい。 Therefore, the absolute value of the change rate d / dt · iL (S3) is smaller than the absolute value of the change rate d / dt · iL (S1) and smaller than the absolute value of the change rate d / dt · iL (S2). .
さらに、期間Ｓ２及び期間Ｓ３の電流ｉＬは負荷電流Ｉｏｕｔとなる。そして、期間Ｓ２と期間Ｓ３との和は、スイッチング周期Ｔｓにおいて、大きな割合を占める。 Further, the current iL in the periods S2 and S3 becomes the load current Iout. The sum of the period S2 and the period S3 occupies a large proportion in the switching cycle Ts.
したがって、図１の実施例の期間Ｓ３は、インダクタＬのリプル電流ΔｉＬを抑制する。また、図１の実施例の期間Ｓ３は、スイッチング周波数ｆｓを低く抑制する。このため、図１の実施例におけるインダクタＬのコア損失等は抑制される。
以上のことにより、図１の実施例のインダクタＬは、小形、安価となる。
Therefore, the ripple current ΔiL of the inductor L is suppressed during the period S3 of the embodiment of FIG. Further, the switching frequency fs is suppressed to be low during the period S3 in the embodiment of FIG. For this reason, the core loss or the like of the inductor L in the embodiment of FIG. 1 is suppressed.
As described above, the inductor L of the embodiment of FIG. 1 is small and inexpensive.
図１の実施例の動作について、図３の波形を用いて、更に詳細に説明する。 The operation of the embodiment of FIG. 1 will be described in more detail using the waveforms of FIG.
例えば、期間Ｓ３（時間ｔ３）は所定の値にする。また、期間Ｓ３（時間ｔ３）は期間Ｓ１（時間ｔ１）及び期間Ｓ２（時間ｔ２）に対し十分に大きくする。例えば、時間ｔ３は時間ｔ１及び時間ｔ２の５倍にする。 For example, the period S3 (time t3) is set to a predetermined value. The period S3 (time t3) is sufficiently larger than the period S1 (time t1) and the period S2 (time t2). For example, the time t3 is set to 5 times the time t1 and the time t2.
そして、期間Ｓ３の中央Ｍにおける電流ｉＬの値と、期間Ｓ３における電流ｉＬの平均値ｉ２とは等しい。また、平均値ｉ２は、期間Ｓ３における開始当初の電流ｉＬの値ｉ１に基づいて変化する。 The value of the current iL at the center M in the period S3 is equal to the average value i2 of the current iL in the period S3. Further, the average value i2 changes based on the value i1 of the current iL at the beginning of the period S3.
また、リプル電流ΔｉＬ、入出力電圧差ΔＶｉｏ、所定の定数ｋをパラメータとして、タイマーＴＩＭ２は式（６）を満足するように遅延時間ｔ２を変化させ、タイマーＴＩＭ３は式（７）を満足するように遅延時間ｔ３を決定する。
ｔ２＝（１＋（Ｖｉｎ−Ｖｏｕｔ）／ΔＶｉｏ）・Ｌ・ΔｉＬ／Ｖｏｕｔ （６）
ｔ３＝Ｌ・ｋ・ΔｉＬ／ΔＶｉｏ （７）
Further, with the ripple current ΔiL, the input / output voltage difference ΔVio, and a predetermined constant k as parameters, the timer TIM2 changes the delay time t2 so as to satisfy Equation (6), and the timer TIM3 satisfies Equation (7). The delay time t3 is determined.
t2 = (1+ (Vin−Vout) / ΔVio) · L · ΔiL / Vout (6)
t3 = L · k · ΔiL / ΔVio (7)
このとき、時間ｔ２は、入力電圧Ｖｉｎが増加すると増加し、出力電圧Ｖｏｕｔが増加すると減少する。さらに、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが変化するとき、時間ｔ２を変化するため、期間Ｓ３の中央Ｍにおける電流ｉＬの値が一定となる。 At this time, the time t2 increases as the input voltage Vin increases, and decreases as the output voltage Vout increases. Further, when the input voltage Vin and the output voltage Vout change, the time t2 changes, so the value of the current iL in the center M of the period S3 becomes constant.
そして、このような図１の実施例において、平均値ｉ２が一定となれば、負荷電流Ｉｏｕｔの平均値Ｉｏもほぼ一定となる。
これらのことにより、図１の実施例における負荷電流の平均値Ｉｏは、入力電圧Ｖｉｎに対する依存性が抑制され、出力電圧Ｖｏｕｔに対する依存性が抑制される。
In the embodiment of FIG. 1, when the average value i2 is constant, the average value Io of the load current Iout is also substantially constant.
As a result, the load current average value Io in the embodiment of FIG. 1 is less dependent on the input voltage Vin and less dependent on the output voltage Vout.
さらに、インダクタＬのリプル電流ΔｉＬが抑制されることにより、図１の実施例の雑音は低減し、図１の実施例の出力リプル電流及び出力リプル電圧は低減し、図１の実施例におけるインダクタＬの飽和は抑制される。 Further, by suppressing the ripple current ΔiL of the inductor L, the noise of the embodiment of FIG. 1 is reduced, the output ripple current and the output ripple voltage of the embodiment of FIG. 1 are reduced, and the inductor in the embodiment of FIG. Saturation of L is suppressed.
また、図１の実施例において、リプル電流ΔｉＬの実効値は抑制され、スイッチング素子ＳＷ１、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３、スイッチング素子ＳＷ４及びインダクタＬ３の導通損失は小さくなる。このため、スイッチング素子ＳＷ１、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３、スイッチング素子ＳＷ４及びインダクタＬ３は小形、安価、低損失となる。 In the embodiment of FIG. 1, the effective value of the ripple current ΔiL is suppressed, and the conduction loss of the switching element SW1, the switching element SW2, the switching element SW3, the switching element SW4, and the inductor L3 is reduced. Therefore, the switching element SW1, the switching element SW2, the switching element SW3, the switching element SW4, and the inductor L3 are small, inexpensive, and low loss.
さらに、図１の実施例は、スイッチング周波数ｆｓを低くできるため、インダクタＬのコア損失及びスイッチング素子ＳＷ１、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３、スイッチング素子ＳＷ４の駆動に係る損失等の周波数に依存する損失を抑制できる。そして、図１の実施例のインダクタＬは、小形、安価、低損失となる。 Further, since the embodiment of FIG. 1 can lower the switching frequency fs, the loss depending on the frequency such as the core loss of the inductor L and the loss related to the driving of the switching element SW1, the switching element SW2, the switching element SW3, and the switching element SW4. Can be suppressed. The inductor L of the embodiment of FIG. 1 is small, inexpensive, and low loss.
また、期間Ｓ３が期間Ｓ１及び期間Ｓ２よりも十分に大きいとき、負荷電流の平均値Ｉｏは、期間Ｓ３における電流ｉＬの平均値ｉ２により支配的に決定されることから、期間Ｓ１及び期間Ｓ２における電流ｉＬの変動分は実用上無視できる。 Further, when the period S3 is sufficiently larger than the periods S1 and S2, the average value Io of the load current is dominantly determined by the average value i2 of the current iL in the period S3, so that the period S1 and the period S2 The fluctuation of the current iL can be ignored in practice.
さらに、負荷電流Ｉｏｕｔの入力電圧Ｖｉｎ依存性及び出力電圧Ｖｏｕｔ依存性は軽減し、負荷電流Ｉｏｕｔは安定となるため、図１の実施例は、特に、携帯機器、小形電子装置、電力装置に好適なアプリケーションを提供する。 Furthermore, since the dependency of the load current Iout on the input voltage Vin and the output voltage Vout is reduced and the load current Iout becomes stable, the embodiment of FIG. 1 is particularly suitable for portable devices, small electronic devices, and power devices. A simple application.
図４は、図１の実施例のステップ応答における電圧ＶＳ１の波形である。図４を用いて、図１の実施例の特性を詳細に説明する。 FIG. 4 is a waveform of the voltage VS1 in the step response of the embodiment of FIG. The characteristics of the embodiment of FIG. 1 will be described in detail with reference to FIG.
同図において、電流指令値ＣＭＤが上昇すると、電圧ＶＳ１のピーク値は上昇する。よって、電流指令値ＣＭＤが上昇すると、電圧ＶＳ１は上昇し、電流ｉＬは上昇し、負荷電流Ｉｏｕｔは上昇する。 In the figure, when the current command value CMD increases, the peak value of the voltage VS1 increases. Therefore, when the current command value CMD increases, the voltage VS1 increases, the current iL increases, and the load current Iout increases.
さらに、図１の実施例の電圧ＶＳ１は、電流指令値ＣＭＤがステップ状に変化した場合において、電圧ＶＳ１のピーク値が電流指令値ＣＭＤとなるように作用すると共に、所定の遅延時間ｔ２及び所定の遅延時間ｔ３が保持するように作用するため、図７の波形に示すように変化する。 Further, the voltage VS1 of the embodiment of FIG. 1 acts so that the peak value of the voltage VS1 becomes the current command value CMD when the current command value CMD changes stepwise, and has a predetermined delay time t2 and a predetermined delay time. Therefore, the delay time t3 changes as shown in the waveform of FIG.
詳しくは、電流指令値ＣＭＤがステップ状に変化した場合に、電圧ＶＳ１は、ステップ状の変化直後の１周期のみ変動し、ステップ状の変化直後の２周期以降は変動しない。即ち、ステップ状の変化前はスイッチング周期Ｔｓで動作し、ステップ状の変化直後の１周期のみ時間Ｔｄで動作し、ステップ状の変化直後の２周期以降はスイッチング周期Ｔｓで動作する。 Specifically, when the current command value CMD changes stepwise, the voltage VS1 fluctuates only for one cycle immediately after the step change, and does not change after two cycles immediately after the step change. That is, it operates at the switching cycle Ts before the step change, operates at the time Td for only one cycle immediately after the step change, and operates at the switching cycle Ts after two cycles immediately after the step change.
したがって、図１の実施例は、良好な応答特性となる。
また、図１の実施例は、従来のカレントモードのレギュレータにおけるスロープ補償回路に相当する構成が本質的に不要である。このため、図１の実施例は簡便となる。
Therefore, the embodiment of FIG. 1 has good response characteristics.
The embodiment of FIG. 1 essentially does not require a configuration corresponding to a slope compensation circuit in a conventional current mode regulator. For this reason, the embodiment of FIG.
図５は、本発明の他の実施例を示す構成図である。図１の実施例と同一の要素には同一符号を付し、説明を省略する。 FIG. 5 is a block diagram showing another embodiment of the present invention. Elements that are the same as those in the embodiment of FIG.
図５の発明の特徴は、第３スイッチング素子であるダイオードＤ３と、第４スイッチング素子であるダイオードＤ４と、平滑キャパシタＣｏと、誤差増幅器ＥＡとを備える点にある。 The feature of the invention of FIG. 5 is that it includes a diode D3 that is a third switching element, a diode D4 that is a fourth switching element, a smoothing capacitor Co, and an error amplifier EA.
同図において、ダイオードＤ３のアノードは、共通電位ＧＮＤに接続し、ダイオードＤ３のカソードは、スイッチング素子ＳＷ１の他端（ドレイン）に接続する。さらにまた、ダイオードＤ４のカソードは、出力電圧Ｖｏｕｔ及び負荷Ｌｏａｄの他端に接続し、ダイオードＤ３のアノードは、スイッチング素子ＳＷ２の他端（ドレイン）に接続する。 In the figure, the anode of the diode D3 is connected to the common potential GND, and the cathode of the diode D3 is connected to the other end (drain) of the switching element SW1. Furthermore, the cathode of the diode D4 is connected to the other end of the output voltage Vout and the load Load, and the anode of the diode D3 is connected to the other end (drain) of the switching element SW2.
また、平滑キャパシタＣｏは、出力電圧Ｖｏｕｔに並列に接続する。さらにまた、抵抗Ｒ１と抵抗Ｒ２とからなる分圧器は、出力電圧Ｖｏｕｔに並列に接続する。 The smoothing capacitor Co is connected in parallel to the output voltage Vout. Furthermore, the voltage divider composed of the resistor R1 and the resistor R2 is connected in parallel to the output voltage Vout.
さらに、誤差増幅器ＥＡの非反転入力は、基準電圧Ｖｒｅｆに接続する。また、誤差増幅器ＥＡの反転入力は、抵抗Ｒ１と抵抗Ｒ２との分圧点に接続する。さらに、誤差増幅器ＥＡの出力は、電流指令値ＣＭＤ及びコンパレータＣＭＰの反転入力に接続する。そして、誤差増幅器ＥＡは、出力電圧Ｖｏｕｔに係る電圧Ｖｏｕｔ・Ｒ２／（Ｒ１＋Ｒ２）と基準電圧Ｖｒｅｆとの差を増幅し、電流指令値ＣＭＤを出力する。 Further, the non-inverting input of the error amplifier EA is connected to the reference voltage Vref. The inverting input of the error amplifier EA is connected to a voltage dividing point between the resistor R1 and the resistor R2. Further, the output of the error amplifier EA is connected to the current command value CMD and the inverting input of the comparator CMP. The error amplifier EA amplifies the difference between the voltage Vout · R2 / (R1 + R2) related to the output voltage Vout and the reference voltage Vref, and outputs a current command value CMD.
このような、図５の実施例の動作を説明する。平滑キャパシタＣｏは、出力電圧Ｖｏｕｔを平滑する。さらにまた、ダイオードＤ３及びダイオードＤ４は、インダクタＬに誘起する電圧を整流する。 The operation of the embodiment of FIG. 5 will be described. The smoothing capacitor Co smooths the output voltage Vout. Furthermore, the diode D3 and the diode D4 rectify the voltage induced in the inductor L.
また、電圧Ｖｏｕｔが所定の電圧よりも大きいときは、誤差増幅器ＥＡの反転入力の電圧Ｖｏｕｔ・Ｒ２／（Ｒ１＋Ｒ２）は基準電圧Ｖｒｅｆよりも大きくなり、誤差増幅器ＥＡの出力は低下し、電流指令値ＣＭＤは低下し、コンパレータＣＭＰの反転入力は低下し、電圧ＶＳ１は低下し、電流ｉＬは低下し、即ち、スイッチング素子ＳＷ１及びスイッチング素子ＳＷ２のオンの期間Ｓ１（時間ｔ１）は小さくなり、出力電圧Ｖｏｕｔは低下する。 When the voltage Vout is larger than the predetermined voltage, the voltage Vout · R2 / (R1 + R2) at the inverting input of the error amplifier EA becomes larger than the reference voltage Vref, the output of the error amplifier EA decreases, and the current command value CMD decreases, the inverting input of the comparator CMP decreases, the voltage VS1 decreases, the current iL decreases, that is, the ON period S1 (time t1) of the switching element SW1 and the switching element SW2 decreases, and the output voltage Vout decreases.
さらに、電圧Ｖｏｕｔが所定の電圧よりも小さいときは、誤差増幅器ＥＡの反転入力の電圧Ｖｏｕｔ・Ｒ２／（Ｒ１＋Ｒ２）は基準電圧Ｖｒｅｆよりも小さくなり、誤差増幅器ＥＡの出力は上昇し、電流指令値ＣＭＤは上昇し、コンパレータＣＭＰの反転入力は上昇し、電圧ＶＳ１は上昇し、電流ｉＬは上昇し、即ち、スイッチング素子ＳＷ１及びスイッチング素子ＳＷ２のオンの期間Ｓ１（時間ｔ１）は大きくなり、出力電圧Ｖｏｕｔは上昇する。 Further, when the voltage Vout is smaller than a predetermined voltage, the inverting input voltage Vout · R2 / (R1 + R2) of the error amplifier EA becomes smaller than the reference voltage Vref, the output of the error amplifier EA increases, and the current command value The CMD rises, the inverting input of the comparator CMP rises, the voltage VS1 rises, the current iL rises, that is, the ON period S1 (time t1) of the switching element SW1 and the switching element SW2 increases, and the output voltage Vout rises.
こうして、図５の実施例は、スイッチング素子ＳＷ１，ＳＷ２のオンオフにより、入力電圧Ｖｉｎから所定の出力電圧Ｖｏｕｔを生成する。そして、図５の実施例は、図１の実施例と同様に、小形、安価、簡便となる。 Thus, the embodiment of FIG. 5 generates a predetermined output voltage Vout from the input voltage Vin by turning on and off the switching elements SW1 and SW2. The embodiment shown in FIG. 5 is small, inexpensive, and simple, similar to the embodiment shown in FIG.
さらに、図５の実施例は、インダクタＬの電流が不連続となる、いわゆるインダクタ電流不連続モードで動作させることも可能である。そして、インダクタ電流不連続モードは、軽負荷及び無負荷において、好適なバースト動作特性を提供する。インダクタ電流不連続モードの詳細な動作については、公知であるため説明を省略する。 Further, the embodiment of FIG. 5 can be operated in a so-called inductor current discontinuous mode in which the current of the inductor L is discontinuous. The inductor current discontinuous mode provides favorable burst operation characteristics at light load and no load. Since the detailed operation of the inductor current discontinuous mode is known, a description thereof will be omitted.
さらに、図５の実施例は、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の過電流を本質的に抑制する。さらに、図５の実施例は、平滑キャパシタＣｏの突入電流を本質的に抑制する。 Furthermore, the embodiment of FIG. 5 essentially suppresses overcurrent of the switching elements SW1, SW2, SW3, SW4. Furthermore, the embodiment of FIG. 5 essentially suppresses the inrush current of the smoothing capacitor Co.
また、前述の例では、抵抗ＲＳ１を共通電位ＧＮＤとスイッチング素子ＳＷ２の一端（ソース）との間に配置するものであったが、これとは別に、抵抗ＲＳ１を入力電圧Ｖｉｎとスイッチング素子ＳＷ１の一端（ソース）との間に配置しても、同様の作用及び効果を得ることができる。 In the above example, the resistor RS1 is arranged between the common potential GND and one end (source) of the switching element SW2. However, the resistor RS1 is connected to the input voltage Vin and the switching element SW1 separately. Even if it arrange | positions between one end (source), the same effect | action and effect can be acquired.
さらに、前述の例では、電流検出手段を外付けの抵抗ＲＳ１で形成するのであったが、これとは別に、電流検出手段をスイッチング素子内部のオン抵抗で形成しても、同様の作用及び効果を得ることができる。 Further, in the above-described example, the current detection means is formed by the external resistor RS1, but the same operation and effect can be achieved even if the current detection means is formed by the on-resistance inside the switching element. Can be obtained.
また、前述の例では、スイッチング素子をＭＯＳＦＥＴで形成するものであったが、これとは別に、スイッチング素子をＭＯＳＦＥＴ以外の半導体素子等で形成しても、同様の作用及び効果を得ることができる。 In the above example, the switching element is formed of a MOSFET. However, the same operation and effect can be obtained even if the switching element is formed of a semiconductor element other than the MOSFET. .
さらに、前述の例では、期間Ｓ１、期間Ｓ２、期間Ｓ３、期間Ｓ１の順に遷移して所定の負荷電流を生成する昇降圧型レギュレータであったが、これとは別に、期間Ｓ１、期間Ｓ３、期間Ｓ２、期間Ｓ１の順に遷移して所定の負荷電流を生成する昇降圧型レギュレータもありうる。 Furthermore, in the above-described example, the step-up / step-down regulator generates a predetermined load current by transitioning in order of the period S1, the period S2, the period S3, and the period S1, but apart from this, the period S1, the period S3, the period There may be a buck-boost regulator that transits in the order of S2 and period S1 to generate a predetermined load current.
以上のことにより、本発明は、前述の実施例に限定されることなく、その本質を逸脱しない範囲で更に多くの変更及び変形を含むものである。 As described above, the present invention is not limited to the above-described embodiments, and includes many changes and modifications without departing from the essence thereof.
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４ スイッチング素子
Ｄ３，Ｄ４ ダイオード
Ｌ インダクタ（磁気素子）
ＲＳ１ 抵抗（電流検出手段）
ＣＭＰ コンパレータ
ＳＥＱ スイッチング制御手段
ＴＩＭ２，ＴＩＭ３ タイマー
Ｌｏａｄ 負荷
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｉｏｕｔ 負荷電流
ＧＮＤ 共通電位
SW1, SW2, SW3, SW4 Switching element D3, D4 Diode L Inductor (magnetic element)
RS1 resistance (current detection means)
CMP comparator SEQ switching control means TIM2, TIM3 timer Load Load Vin Input voltage Vout Output voltage Iout Load current GND Common potential
Claims (9)
第１スイッチング素子と磁気素子と第２スイッチング素子とを有し、前記入力電圧に直列に接続する第１直列回路と、
第３スイッチング素子と前記磁気素子と第４スイッチング素子と負荷とを有し、前記負荷電流が流れる第２直列回路と、
前記第１スイッチング素子と前記磁気素子と前記第４スイッチング素子と前記負荷とを有し、前記入力電圧に接続する第３直列回路と、
前記第１直列回路に電流が流れる第１状態と、前記第２直列回路に電流が流れる第２状態と、前記第３直列回路に電流が流れる第３状態とを生成するスイッチング制御手段と
を備えることを特徴とする昇降圧型電流レギュレータ。 In buck-boost current regulator that generates load current from input voltage,
A first series circuit having a first switching element, a magnetic element, and a second switching element and connected in series to the input voltage;
A second series circuit having a third switching element, the magnetic element, a fourth switching element, and a load, through which the load current flows;
A third series circuit having the first switching element, the magnetic element, the fourth switching element, and the load and connected to the input voltage;
Switching control means for generating a first state in which current flows in the first series circuit, a second state in which current flows in the second series circuit, and a third state in which current flows in the third series circuit. A step-up / down type current regulator characterized by that.
前記スイッチング制御手段は、前記コンパレータの出力に基づき、前記第１状態を終了することを特徴とする請求項１記載の昇降圧型電流レギュレータ。 A current detection means for detecting the current of the magnetic element; a comparator for comparing the output of the current detection means and a current command value;
The step-up / step-down current regulator according to claim 1, wherein the switching control unit ends the first state based on an output of the comparator.
前記出力電圧と基準電圧との差を増幅し、前記電流指令値を出力する誤差増幅器と
を備えることを特徴とする請求項２記載の昇降圧型電流レギュレータ。 A smoothing capacitor for smoothing an output voltage generated in the load;
The step-up / step-down current regulator according to claim 2, further comprising an error amplifier that amplifies a difference between the output voltage and a reference voltage and outputs the current command value.
磁気素子が前記入力電圧により励磁されるステップと、
前記磁気素子が、前記負荷電流に基づく出力電圧により、リセットされるステップと、
前記磁気素子が、前記入力電圧と前記出力電圧との差により、励磁またはリセットされるステップと
を備えることを特徴とする昇降圧型電流レギュレータの制御方法。
In a control method of a buck-boost current regulator that generates a predetermined load current from an input voltage,
A magnetic element is excited by the input voltage;
The magnetic element is reset by an output voltage based on the load current;
A step-up / step-down current regulator control method comprising the step of exciting or resetting the magnetic element according to a difference between the input voltage and the output voltage.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004000789A JP3824166B2 (en) | 2004-01-06 | 2004-01-06 | Buck-boost current regulator and control method of buck-boost current regulator |
| CN 200510000141 CN1637677A (en) | 2004-01-06 | 2005-01-05 | Rise-and-fall current regulator and control method for rise-and-fall current regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004000789A JP3824166B2 (en) | 2004-01-06 | 2004-01-06 | Buck-boost current regulator and control method of buck-boost current regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005198386A true JP2005198386A (en) | 2005-07-21 |
| JP3824166B2 JP3824166B2 (en) | 2006-09-20 |
Family
ID=34816472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004000789A Expired - Lifetime JP3824166B2 (en) | 2004-01-06 | 2004-01-06 | Buck-boost current regulator and control method of buck-boost current regulator |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3824166B2 (en) |
| CN (1) | CN1637677A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014075875A (en) * | 2012-10-03 | 2014-04-24 | Sanken Electric Co Ltd | Dc power supply device |
| CN105790575A (en) * | 2016-05-05 | 2016-07-20 | 成都芯源系统有限公司 | Voltage conversion circuit and control method thereof |
| CN113328621A (en) * | 2020-02-29 | 2021-08-31 | 华为技术有限公司 | BOOST circuit and switching power supply |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102474181A (en) * | 2009-08-06 | 2012-05-23 | 洋马株式会社 | Dc-dc converter circuit |
| US8330435B2 (en) * | 2009-10-15 | 2012-12-11 | Intersil Americas Inc. | Hysteretic controlled buck-boost converter |
| CN103973113B (en) * | 2009-10-28 | 2017-04-12 | 立锜科技股份有限公司 | Control circuit and method for buck-boost power converter |
| JP2011097732A (en) * | 2009-10-29 | 2011-05-12 | Renesas Electronics Corp | Step-up/down circuit |
| US8415937B2 (en) * | 2010-08-31 | 2013-04-09 | Texas Instruments Incorporated | Switching method to improve the efficiency of switched-mode power converters employing a bridge topology |
| CN103326566A (en) * | 2013-06-30 | 2013-09-25 | 南京集能易新能源技术有限公司 | Four-switch boost and step down DC converter and control method thereof |
| CN103576733B (en) * | 2013-11-15 | 2015-05-27 | 柳州铁道职业技术学院 | Multichannel unidirectional voltage stabilization current regulator |
| KR20170086630A (en) * | 2014-11-24 | 2017-07-26 | 코히어런트, 인크. | Current driver for diode laser system |
| CN113595403B (en) * | 2021-10-08 | 2022-01-11 | 武汉普赛斯电子技术有限公司 | Power device testing power supply |
-
2004
- 2004-01-06 JP JP2004000789A patent/JP3824166B2/en not_active Expired - Lifetime
-
2005
- 2005-01-05 CN CN 200510000141 patent/CN1637677A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014075875A (en) * | 2012-10-03 | 2014-04-24 | Sanken Electric Co Ltd | Dc power supply device |
| US9484812B2 (en) | 2012-10-03 | 2016-11-01 | Sanken Electric Co., Ltd. | Direct-current power supply device |
| CN105790575A (en) * | 2016-05-05 | 2016-07-20 | 成都芯源系统有限公司 | Voltage conversion circuit and control method thereof |
| CN105790575B (en) * | 2016-05-05 | 2019-03-05 | 成都芯源系统有限公司 | Voltage conversion circuit and control method thereof |
| CN113328621A (en) * | 2020-02-29 | 2021-08-31 | 华为技术有限公司 | BOOST circuit and switching power supply |
| CN113328621B (en) * | 2020-02-29 | 2023-02-28 | 华为技术有限公司 | BOOST circuit and switching power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1637677A (en) | 2005-07-13 |
| JP3824166B2 (en) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106849650B (en) | Method and system for reducing transients in DC-DC converters | |
| TWI434504B (en) | Apparatus, control circuit and method for controlling operations of buck boost converter | |
| US8624566B2 (en) | Current-mode control switching regulator and operations control method thereof | |
| US9240712B2 (en) | Controller including a common current-sense device for power switches of a power converter | |
| US8618779B2 (en) | Switch-mode regulator including hysteretic control | |
| US20090079408A1 (en) | Voltage mode pwmff-pfm/skip combo controller | |
| JP3829753B2 (en) | DC-DC converter | |
| JP3824166B2 (en) | Buck-boost current regulator and control method of buck-boost current regulator | |
| KR102151179B1 (en) | Hysteretic switching regulator | |
| JP2009303317A (en) | Reference voltage generating circuit and dc-dc converter with that reference voltage generating circuit | |
| JP2013165537A (en) | Switching regulator, control method thereof, and power supply device | |
| JP2012253953A (en) | Step-up dc-dc converter | |
| US20100001706A1 (en) | Converter having pwm ramp adjustable in discontinuous mode operation | |
| KR20180033178A (en) | Circuits and methods for controlling the boost switching regulator based on inductor current | |
| JP2006033958A (en) | Switching regulator | |
| JP2007325477A (en) | Switching power supply circuit | |
| JP4548100B2 (en) | DC-DC converter | |
| JP5642349B2 (en) | Pulse width modulation circuit, pulse width modulation method and regulator | |
| CN111464029B (en) | Current sensing controller for DC-DC converter | |
| US11387731B2 (en) | DC-DC converter with improved regulation accuracy | |
| US11652415B2 (en) | Current sensing techniques for power converter circuits | |
| JP6153732B2 (en) | Switching regulator | |
| CN116488434A (en) | Buck-boost converter and control circuit thereof | |
| JP3909708B2 (en) | Buck-boost current regulator and buck-boost voltage regulator | |
| JP4464263B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060621 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3824166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140707 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |