JP2005197286A - Handling method of semiconductor thin film and manufacturing method of light-emitting element - Google Patents

Handling method of semiconductor thin film and manufacturing method of light-emitting element Download PDF

Info

Publication number
JP2005197286A
JP2005197286A JP2003435183A JP2003435183A JP2005197286A JP 2005197286 A JP2005197286 A JP 2005197286A JP 2003435183 A JP2003435183 A JP 2003435183A JP 2003435183 A JP2003435183 A JP 2003435183A JP 2005197286 A JP2005197286 A JP 2005197286A
Authority
JP
Japan
Prior art keywords
layer
temporary support
substrate
based layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003435183A
Other languages
Japanese (ja)
Inventor
Kazunori Hagimoto
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003435183A priority Critical patent/JP2005197286A/en
Publication of JP2005197286A publication Critical patent/JP2005197286A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for facilitating handling of a semiconductor thin film, and to provide a manufacturing method of a light-emitting element, based on the handling method. <P>SOLUTION: The handling method of a semiconductor thin-film wafer comprises a step of forming a first Au-based layer 91, principally comprising Au on the pasting surface 41 of a semiconductor thin film 4; a step of forming a second Au-based layer 10, principally comprising Au on the silicon dioxide pasting surface 110b of a temporary support board 110; a step of forming a temporary support multilayer body 100 for integrating the semiconductor thin film 4 and the temporary support substrate 110 by bonding the first Au-based layer 91 and the second Au-based layer 10 and handling the temporary support laminate 100, and a step for stripping the temporary support substrate 110 from the temporary support laminate 100 at the interface to the second Au-based layer 10. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体薄膜のハンドリング方法、及び発光素子の製造方法に関する。   The present invention relates to a semiconductor thin film handling method and a light emitting device manufacturing method.

近年、半導体素子では、小型化及び高性能化に伴い、その製造工程において非常に薄い半導体薄膜を貼り合わせる技術が求められている。発光ダイオードや半導体レーザー等の発光素子を例に挙げると、III−V族化合物半導体、例えばAlGaInP混晶により発光層部が形成された発光素子は、AlGaInP混晶がGaAsと格子整合することを利用して、GaAs基板上にAlGaInP混晶からなる発光層部をエピタキシャル成長させることにより形成できる。しかしながら、発光層部を構成するAlGaInP混晶はGaAsよりもバンドギャップが大きいため、発光した光がGaAs基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、特許文献1をはじめとする種々の公報には、成長用のGaAs基板を剥離した後に、補強用の素子基板をAu層を介して剥離面に貼り合わせる技術が開示されている。この際、GaAs基板が剥離された発光層部を含む化合物半導体層(半導体薄膜)は、厚さが50μm以下程度(例えば30μm)と、非常に薄い場合がある。   In recent years, with the miniaturization and high performance of semiconductor elements, there is a demand for a technique for bonding very thin semiconductor thin films in the manufacturing process. Taking light-emitting elements such as light-emitting diodes and semiconductor lasers as examples, III-V compound semiconductors, such as light-emitting elements in which the light-emitting layer portion is formed of AlGaInP mixed crystals, use the fact that AlGaInP mixed crystals lattice-match with GaAs. Then, the light emitting layer portion made of AlGaInP mixed crystal can be epitaxially grown on the GaAs substrate. However, since the AlGaInP mixed crystal constituting the light emitting layer has a larger band gap than GaAs, the emitted light is absorbed by the GaAs substrate, and it is difficult to obtain sufficient light extraction efficiency. In order to solve this problem, various publications including Patent Document 1 disclose a technique in which a growth element GaAs substrate is peeled off, and then a reinforcing element substrate is bonded to a peeling surface through an Au layer. Has been. At this time, the compound semiconductor layer (semiconductor thin film) including the light emitting layer portion from which the GaAs substrate has been peeled may be very thin with a thickness of about 50 μm or less (for example, 30 μm).

特開2001−339100号公報JP 2001-339100 A

上記のような貼り合わせによる発光素子を得るためには、貼り合わせ工程をはじめとする多くの工程において、非常に薄い半導体薄膜に対してハンドリングを行う必要がある。しかし、そのような半導体薄膜は、例えばピンセットのような手段によって挟まれた状態でハンドリングが行われると、破損してしまうことが多い。   In order to obtain a light emitting element by bonding as described above, it is necessary to handle a very thin semiconductor thin film in many processes including the bonding process. However, such a semiconductor thin film is often damaged when it is handled while being sandwiched by means such as tweezers.

そこで、本発明の課題は、半導体薄膜を容易にハンドリングすることのできるハンドリング方法およびそれに基づいた発光素子の製造方法を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a handling method capable of easily handling a semiconductor thin film and a method for manufacturing a light emitting device based thereon.

課題を解決するための手段・発明の効果Means for solving the problems / effects of the invention

上記課題を解決するため、本発明の半導体薄膜のハンドリング方法では、
半導体薄膜の貼り合わせ面にAuを主成分とする第一Au系層を形成する工程と、
仮支持基板の二酸化珪素よりなる貼り合わせ面にAuを主成分とする第二Au系層を形成する工程と、
前記第一Au系層と前記第二Au系層とを結合し、前記半導体薄膜と前記仮支持基板とが一体化した仮支持積層体を形成して該仮支持積層体をハンドリングする工程と、
前記仮支持積層体から前記仮支持基板を前記第二Au系層との界面にて剥離する工程と、
を有することを特徴とする。
なお、本明細書において「主成分」とは、最も質量含有率の高い成分のことをいう。
In order to solve the above problems, in the semiconductor thin film handling method of the present invention,
Forming a first Au-based layer mainly composed of Au on the bonding surface of the semiconductor thin film;
Forming a second Au-based layer mainly composed of Au on the bonding surface made of silicon dioxide of the temporary support substrate;
Bonding the first Au-based layer and the second Au-based layer, forming a temporary support laminate in which the semiconductor thin film and the temporary support substrate are integrated, and handling the temporary support laminate;
Peeling the temporary support substrate from the temporary support laminate at the interface with the second Au-based layer;
It is characterized by having.
In the present specification, the “main component” refers to a component having the highest mass content.

上記本発明の半導体薄膜のハンドリング方法によると、半導体薄膜と仮支持基板のそれぞれの貼り合わせ面に第一及び第二のAu系層を振り分けて形成し、これらを結合させて仮支持積層体を形成する。そして、非常に薄い半導体薄膜を仮支持積層体の状態でハンドリングすることで、半導体薄膜はそれに結合された仮支持基板によって補強及び保護されるので、容易にハンドリングを行うことが可能となる。また、Au系層同士は室温での加圧で結合するが、貼り合わせの際に加熱してもよい。   According to the method for handling a semiconductor thin film of the present invention, the first and second Au-based layers are formed on the bonding surfaces of the semiconductor thin film and the temporary support substrate, and these are combined to form a temporary support laminate. Form. By handling a very thin semiconductor thin film in the state of a temporary support laminate, the semiconductor thin film is reinforced and protected by a temporary support substrate bonded to the semiconductor thin film, so that it can be handled easily. The Au-based layers are bonded to each other by pressurization at room temperature, but may be heated at the time of bonding.

仮支持基板の二酸化珪素(SiO)よりなる貼り合わせ面は、Au系層との密着性が弱いため、半導体薄膜のハンドリング終了後に、仮支持積層体において、仮支持基板を第二Au系層との界面にて簡単に剥離することができる。これにより、剥離した仮支持基板を新たな半導体薄膜のハンドリングに使用できる。半導体薄膜の貼り合わせ面上にAu系層を残す必要がない場合には、仮支持基板の剥離後、半導体薄膜の貼り合わせ面上に残存する第二Au系層を除去することもできる。 Since the bonding surface made of silicon dioxide (SiO 2 ) of the temporary support substrate has poor adhesion to the Au-based layer, the temporary support substrate is used as the second Au-based layer in the temporary support laminate after the handling of the semiconductor thin film. It can be easily peeled off at the interface. Thereby, the peeled temporary support substrate can be used for handling a new semiconductor thin film. When it is not necessary to leave the Au-based layer on the bonding surface of the semiconductor thin film, the second Au-based layer remaining on the bonding surface of the semiconductor thin film can be removed after the temporary support substrate is peeled off.

仮支持基板としては、貼り合わせ面が二酸化珪素で被覆されたシリコン基板を用いることができる。シリコン(Si)は表層に非常に良質の酸化膜を形成するが、このような酸化膜はAu系層に対して不活性であり、Au系層との密着性が弱いため、仮支持基板の貼り合わせ面とするのに非常に適している。   As the temporary support substrate, a silicon substrate having a bonded surface covered with silicon dioxide can be used. Silicon (Si) forms a very good quality oxide film on the surface layer, but such an oxide film is inactive to the Au-based layer and has low adhesion to the Au-based layer. Very suitable for bonding surfaces.

以上の半導体薄膜のハンドリング方法は、貼り合わせ工程を有する発光素子の製造に適用することが可能である。
すなわち、本発明の発光素子の製造方法では、
発光層部成長用基板上に形成された発光層部を有する化合物半導体層の第一主表面に、Auを主成分とする第一Au系層を形成する一方、仮支持基板の二酸化珪素よりなる貼り合わせ面にAuを主成分とする第二Au系層を形成する仮支持用Au系層形成工程と、
前記第一Au系層と前記第二Au系層とを結合して、前記化合物半導体層と前記仮支持基板とが一体化した仮支持積層体を形成する仮支持積層体形成工程と、
前記仮支持積層体から前記成長用基板を除去して前記化合物半導体層の第二主表面を露出させ、該第二主表面に素子基板を結合する素子基板結合工程と、
前記仮支持基板を前記第二Au系層との界面において剥離する仮支持基板除去工程と、
をこの順に行うことを特徴とする。
The semiconductor thin film handling method described above can be applied to the manufacture of a light-emitting element having a bonding step.
That is, in the method for manufacturing a light emitting device of the present invention,
On the first main surface of the compound semiconductor layer having the light emitting layer portion formed on the substrate for growing the light emitting layer portion, the first Au-based layer containing Au as a main component is formed, and the temporary support substrate is made of silicon dioxide. A temporary support Au-based layer forming step of forming a second Au-based layer containing Au as a main component on the bonding surface;
A temporary support laminate forming step in which the first Au-based layer and the second Au-based layer are bonded to form a temporary support laminate in which the compound semiconductor layer and the temporary support substrate are integrated;
An element substrate bonding step of removing the growth substrate from the temporary support laminate to expose the second main surface of the compound semiconductor layer and bonding an element substrate to the second main surface;
A temporary support substrate removing step of peeling the temporary support substrate at the interface with the second Au-based layer;
Are performed in this order.

上記本発明の発光素子の製造方法によると、上述した半導体薄膜のハンドリング方法のごとく、半導体薄膜としての化合物半導体から発光層部成長用基板を除去し、その除去面に素子基板を結合する際に、半導体薄膜のハンドリングが容易となる。   According to the method for manufacturing a light emitting element of the present invention, when the substrate for growing the light emitting layer portion is removed from the compound semiconductor as the semiconductor thin film and the element substrate is bonded to the removal surface, as in the semiconductor thin film handling method described above. The semiconductor thin film can be easily handled.

仮支持基板としては、貼り合わせ面が二酸化珪素で被覆されたシリコン基板を用いることができる。上述したように、シリコン(Si)は表層に非常に良質の酸化膜を形成するが、このような酸化膜はAu系層に対して不活性であり、Au系層との密着性が弱いため、仮支持基板の貼り合わせ面とするのに非常に適している。   As the temporary support substrate, a silicon substrate having a bonded surface covered with silicon dioxide can be used. As described above, silicon (Si) forms a very good quality oxide film on the surface layer, but such an oxide film is inactive with respect to the Au-based layer and has poor adhesion with the Au-based layer. It is very suitable for the bonding surface of the temporary support substrate.

素子基板結合工程は、仮支持積層体の状態で化合物半導体層の第二主表面に発光層部側Au系層を、素子基板の貼り合わせ面に素子基板側Au系層を形成し、発光層部側Au系層と素子基板側Au系層とを結合することにより行うことができる。Au系層同士は比較的低温でも容易に一体化するので、貼り合わせの熱処理温度が低くとも十分な貼り合わせ強度を有する発光素子が得られる。   In the element substrate bonding step, the light emitting layer portion side Au-based layer is formed on the second main surface of the compound semiconductor layer in the state of the temporary support laminate, and the element substrate side Au-based layer is formed on the bonding surface of the element substrate. This can be done by bonding the part-side Au-based layer and the element substrate-side Au-based layer. Since the Au-based layers are easily integrated even at a relatively low temperature, a light emitting element having a sufficient bonding strength can be obtained even when the heat treatment temperature for bonding is low.

また、化合物半導体層の第一主表面に形成された第一Au系層は、発光層部に発光駆動電圧を印加するための電極として利用することができる。これによって製造工程の簡略化を図ることが可能となる。   Further, the first Au-based layer formed on the first main surface of the compound semiconductor layer can be used as an electrode for applying a light emission driving voltage to the light emitting layer portion. This makes it possible to simplify the manufacturing process.

以下、本発明に係る半導体薄膜のハンドリング方法および発光素子の製造方法の実施形態を、図面を参照して説明する。
まず、本発明の発光素子の製造方法により得られる発光素子1の一例を図1に示す。発光素子1は、素子基板としてのn型Si単結晶よりなるシリコン基板7の第一主表面71上に、Auを主成分とするAu系層5を介して発光層部2が貼り合わされた構造を有してなる。
Embodiments of a semiconductor thin film handling method and a light emitting device manufacturing method according to the present invention will be described below with reference to the drawings.
First, an example of a light-emitting element 1 obtained by the method for manufacturing a light-emitting element of the present invention is shown in FIG. The light emitting element 1 has a structure in which a light emitting layer portion 2 is bonded to a first main surface 71 of a silicon substrate 7 made of n-type Si single crystal as an element substrate via an Au-based layer 5 containing Au as a main component. It has.

発光層部2は、ノンドープ(AlGa1−xIn1−yP(ただし、0≦x≦0.55、0.45≦y≦0.55)混晶からなる活性層21を、第一導電型クラッド層、本実施形態ではp型(AlGa1−zIn1−yP(ただしx<z≦1)からなるp型クラッド層23と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではn型(AlGa1−zIn1−yP(ただしx<z≦1)からなるn型クラッド層22とにより挟んだ構造を有し、活性層21の組成に応じて、発光波長を、緑色から赤色領域(発光波長(ピーク発光波長)が550nm以上670nm以下)にて調整できる。発光素子1においては、金属電極91側にp型AlGaInPクラッド層23が配置されており、Au系層5側にn型AlGaInPクラッド層22が配置されている。従って、通電極性は金属電極91側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行わない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1013〜1016/cm程度を上限とする)をも排除するものではない。なお、それとは逆に、p型クラッド層23をAu系層5側、n型クラッド層22を金属電極91側とすることもできる。その場合、通電極性が反対となり、他の部材は図中に表記された導電型とは反対の導電型となる。 The light emitting layer portion 2 includes an active layer 21 made of a non-doped (Al x Ga 1-x ) y In 1-y P (where 0 ≦ x ≦ 0.55, 0.45 ≦ y ≦ 0.55) mixed crystal. , the first-conductivity-type cladding layer, a p-type (Al z Ga 1-z) y in 1-y P ( except x <z ≦ 1) p-type cladding layer 23 made of the present embodiment, the first-conductivity-type cladding the second-conductivity-type cladding layer different from the layer, sandwiched by the n-type (Al z Ga 1-z) y in 1-y P ( except x <z ≦ 1) n-type cladding layer 22 made of the present embodiment Depending on the composition of the active layer 21, the emission wavelength can be adjusted in the green to red region (the emission wavelength (peak emission wavelength) is 550 nm or more and 670 nm or less). In the light emitting element 1, the p-type AlGaInP cladding layer 23 is disposed on the metal electrode 91 side, and the n-type AlGaInP cladding layer 22 is disposed on the Au-based layer 5 side. Therefore, the conduction polarity is positive on the metal electrode 91 side. The term “non-dope” as used herein means “does not actively add dopant”, and contains a dopant component inevitably mixed in a normal manufacturing process (for example, 10 13 to 10 16 / cm 3). It is not excluded that the upper limit is about 3 ). On the contrary, the p-type cladding layer 23 can be the Au-based layer 5 side and the n-type cladding layer 22 can be the metal electrode 91 side. In this case, the energization polarity is reversed, and the other members have a conductivity type opposite to that shown in the figure.

また、発光層部2のシリコン基板7に面しているのと反対側の主表面上にはAlGaAsよりなる電流拡散層3が形成され、その主表面41の略中央には、発光層部2に発光駆動電圧を印加するために、例えばAuBe層91aの上にAu層91bを形成した金属電極91が、該主表面41の一部を覆うように形成されている。電流拡散層3の主表面41における、金属電極91の周囲の領域は、発光層部2からの光取出領域PFをなす。なお、発光層部2と電流拡散層3とからなる層体を、以下化合物半導体層4とする。金属電極91は、化合物半導体層4の第一主表面側に形成されている。また、シリコン基板7の第二主表面72側にはその全体を覆うように金属電極(裏面電極:例えばAu電極である)92が形成されている。なお、金属電極92とシリコン基板7との間には、AuSb接合合金化層63が介挿されている。また、AuSbに代えてAuSnを接合合金化層として用いてもよい。   A current diffusion layer 3 made of AlGaAs is formed on the main surface of the light emitting layer 2 opposite to the side facing the silicon substrate 7, and the light emitting layer 2 is substantially at the center of the main surface 41. For example, a metal electrode 91 in which an Au layer 91b is formed on an AuBe layer 91a is formed so as to cover a part of the main surface 41 in order to apply a light emission driving voltage. A region around the metal electrode 91 on the main surface 41 of the current diffusion layer 3 forms a light extraction region PF from the light emitting layer portion 2. Hereinafter, a layer body composed of the light emitting layer portion 2 and the current diffusion layer 3 is referred to as a compound semiconductor layer 4. The metal electrode 91 is formed on the first main surface side of the compound semiconductor layer 4. Further, a metal electrode (back electrode: for example, an Au electrode) 92 is formed on the second main surface 72 side of the silicon substrate 7 so as to cover the entire surface. An AuSb bonding alloying layer 63 is interposed between the metal electrode 92 and the silicon substrate 7. Further, AuSn may be used as the bonding alloying layer instead of AuSb.

シリコン基板7は、Si単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば100μm以上500μm以下である。そして、発光層部2に対し、Au系層5を挟んで貼り合わされている。Au系層5は、化合物半導体層4の第二主表面側に形成した発光層部側Au系層5aと、シリコン基板7の第一主表面側に形成した素子基板側Au系層5bとが貼り合わせ熱処理により貼り合わされたものである。   The silicon substrate 7 is manufactured by slicing and polishing a Si single crystal ingot, and the thickness thereof is, for example, 100 μm or more and 500 μm or less. Then, it is bonded to the light emitting layer portion 2 with the Au-based layer 5 interposed therebetween. The Au-based layer 5 includes a light-emitting layer portion-side Au-based layer 5 a formed on the second main surface side of the compound semiconductor layer 4 and an element substrate-side Au-based layer 5 b formed on the first main surface side of the silicon substrate 7. Bonded by bonding heat treatment.

発光層部2と発光層部側Au系層5aとの間には、AuGeNi接合層61(例えばGe:15質量%、Ni:10質量%)が形成されており、素子の直列抵抗低減に貢献している。AuGeNi接合層61は、発光層部側Au系層5aの主表面上に分散形成され、その形成面積率は1%以上25%以下である。また、シリコン基板7と素子基板側Au系層5bとの間には、AuSb接合層62(例えばSb:5質量%)が介挿されている。なお、AuSbに代えてAuSnを接合層として用いてもよい。   An AuGeNi bonding layer 61 (for example, Ge: 15% by mass, Ni: 10% by mass) is formed between the light emitting layer part 2 and the light emitting layer part side Au-based layer 5a, which contributes to reducing the series resistance of the device. doing. The AuGeNi bonding layer 61 is dispersedly formed on the main surface of the light emitting layer portion side Au-based layer 5a, and the formation area ratio thereof is 1% or more and 25% or less. An AuSb bonding layer 62 (for example, Sb: 5% by mass) is interposed between the silicon substrate 7 and the element substrate-side Au-based layer 5b. Note that AuSn may be used as the bonding layer instead of AuSb.

前記AuSb接合金属層62は、シリコン基板7からのSi成分がAu系層5へ拡散することを防ぐために、Ti(チタン)層8により覆われている。そして、Ti層8の全面を覆う形で、これと接するようにAu系層5が配置されている。なお、本実施形態においてAu系層5は、純AuもしくはAu含有率が95質量%以上のAu合金よりなる。   The AuSb bonding metal layer 62 is covered with a Ti (titanium) layer 8 in order to prevent the Si component from the silicon substrate 7 from diffusing into the Au-based layer 5. An Au-based layer 5 is disposed so as to cover the entire surface of the Ti layer 8 so as to be in contact therewith. In the present embodiment, the Au-based layer 5 is made of pure Au or an Au alloy having an Au content of 95% by mass or more.

発光層部2からの光は、光取出面側に直接放射される光に、Au系層5による反射光が重畳される形で取り出される。Au系層5の厚さは、反射効果を十分に確保するため、80nm以上とすることが望ましい。   The light from the light emitting layer portion 2 is extracted in such a manner that the light reflected directly from the light extraction surface side is superimposed with the light reflected by the Au-based layer 5. The thickness of the Au-based layer 5 is desirably 80 nm or more in order to ensure a sufficient reflection effect.

以下、図1の発光素子1の製造方法について説明する。
まず、図2の工程1に示すように、発光層部成長用基板をなすGaAs単結晶基板11の主表面に、n型GaAsバッファ層12を例えば0.5μm、AlAsからなる剥離層13を例えば0.5μm、この順序にてエピタキシャル成長させる。その後、発光層部2として、約1μmのn型AlGaInPクラッド層22、約0.6μmのAlGaInP活性層(ノンドープ)21、及び約1μmのp型AlGaInPクラッド層23を、この順序にエピタキシャル成長させる。また、さらにp型AlGaAsよりなる電流拡散層3を例えば5μmエピタキシャル成長させる。これによって、GaAs単結晶基板11上に発光層部2及び電流拡散層3からなる化合物半導体層4を形成する。該化合物半導体層4は、その厚さが8μm程度であり、単独でのハンドリングが困難な厚さとなっている。
Hereinafter, a method for manufacturing the light-emitting element 1 of FIG. 1 will be described.
First, as shown in Step 1 of FIG. 2, an n-type GaAs buffer layer 12 is 0.5 μm, for example, and a release layer 13 made of AlAs is formed on the main surface of a GaAs single crystal substrate 11 which is a light emitting layer portion growth substrate. Epitaxial growth is performed in this order at 0.5 μm. Thereafter, an n-type AlGaInP clad layer 22 of about 1 μm, an AlGaInP active layer (non-doped) 21 of about 0.6 μm, and a p-type AlGaInP clad layer 23 of about 1 μm are epitaxially grown in this order as the light emitting layer portion 2. Further, the current diffusion layer 3 made of p-type AlGaAs is epitaxially grown by 5 μm, for example. Thereby, the compound semiconductor layer 4 including the light emitting layer portion 2 and the current diffusion layer 3 is formed on the GaAs single crystal substrate 11. The compound semiconductor layer 4 has a thickness of about 8 μm and is difficult to handle by itself.

化合物半導体層4の第一主表面41には、Auを主成分とする第一Au系層91を形成する。第一Au系層91はドット状に形成され、後に発光層部2に発光駆動電圧を印加するための電極として利用される。該第一Au系層91は、例えばAuBe層91a上にAu層91bを形成してなる。   A first Au-based layer 91 containing Au as a main component is formed on the first main surface 41 of the compound semiconductor layer 4. The first Au-based layer 91 is formed in a dot shape, and is used as an electrode for applying a light emission driving voltage to the light emitting layer portion 2 later. The first Au-based layer 91 is formed, for example, by forming an Au layer 91b on an AuBe layer 91a.

次に、工程2に示すように、化合物半導体層4を仮支持してハンドリングするための仮支持基板110の貼り合わせ面110bに、Auを主成分とする第二Au系層10を形成する(以上、仮支持用Au系層形成工程)。以上の工程で第一Au系層および第二Au系層の形成は、スパッタリングあるいは真空蒸着等を用いて行うことができる。なお、仮支持基板110は、貼り合わせ面110bを二酸化珪素皮膜で被覆したシリコン基板からなる。   Next, as shown in Step 2, the second Au-based layer 10 containing Au as a main component is formed on the bonding surface 110b of the temporary support substrate 110 for temporarily supporting and handling the compound semiconductor layer 4 ( Thus, the temporary support Au-based layer forming step). The formation of the first Au-based layer and the second Au-based layer in the above steps can be performed using sputtering or vacuum deposition. The temporary support substrate 110 is made of a silicon substrate in which the bonding surface 110b is covered with a silicon dioxide film.

次に、工程3に示すように、第一Au系層91と第二Au系層10とを室温で加圧して結合し、化合物半導体層4とシリコン基板(仮支持基板)110とが一体化した仮支持積層体100を形成する(以上、仮支持積層体形成工程)。この仮支持積層体形成工程は、化合物半導体4に発光層部成長用基板であるGaAs単結晶基板11が伴った状態で行われるため、ここで形成される仮支持積層体100は、図に示すように、GaAs単結晶基板11上に形成された形となる。   Next, as shown in step 3, the first Au-based layer 91 and the second Au-based layer 10 are pressed and bonded at room temperature, and the compound semiconductor layer 4 and the silicon substrate (temporary support substrate) 110 are integrated. The temporary support laminate 100 thus formed is formed (the temporary support laminate formation step). Since this temporary support laminated body formation process is performed in the state where the GaAs single crystal substrate 11 which is a light emitting layer part growth substrate is accompanied with the compound semiconductor 4, the temporary support laminated body 100 formed here is shown in a figure. Thus, the shape is formed on the GaAs single crystal substrate 11.

次に、図3の工程4に示すように、仮支持積層体100に付随している発光層部成長用基板であるGaAs単結晶基板11を除去する。これは、GaAs単結晶基板11が付随している仮支持積層体100(工程3参照)を、例えば10%フッ酸水溶液からなるエッチング液に浸漬し、バッファ層12と発光層部2との間に形成されたAlAs剥離層13を選択エッチングすることにより、GaAs単結晶基板11(発光層部2からの光に対して不透明である)を、仮支持積層体100から剥離する。なお、AlAs剥離層13に代えてAlInPよりなるエッチストップ層を形成しておき、GaAsに対して選択エッチング性を有する第一エッチング液(例えばアンモニア/過酸化水素混合液)を用いてGaAs単結晶基板11をGaAsバッファ層12とともにエッチング除去し、次いでAlInPに対して選択エッチング性を有する第二エッチング液(例えば塩酸:Al酸化層除去用にフッ酸を添加してもよい)を用いてエッチストップ層をエッチング除去する工程を採用することもできる。GaAs単結晶基板11と切り離された後も、厚さ8μm程度の化合物半導体層4は仮支持基板110により支えられており、仮支持積層体100の状態でハンドリングを容易に行うことができる。   Next, as shown in step 4 of FIG. 3, the GaAs single crystal substrate 11 which is a light emitting layer portion growth substrate attached to the temporary support laminate 100 is removed. This is because the temporary support laminated body 100 (see step 3) accompanied with the GaAs single crystal substrate 11 is immersed in an etching solution made of, for example, a 10% hydrofluoric acid aqueous solution, and between the buffer layer 12 and the light emitting layer portion 2. The GaAs single crystal substrate 11 (which is opaque to the light from the light emitting layer portion 2) is peeled off from the temporary support laminate 100 by selectively etching the AlAs release layer 13 formed on the substrate. It should be noted that an etch stop layer made of AlInP is formed in place of the AlAs release layer 13, and a GaAs single crystal is used by using a first etching solution (for example, ammonia / hydrogen peroxide mixed solution) having selective etching properties with respect to GaAs. Etch and remove the substrate 11 together with the GaAs buffer layer 12 and then etch stop using a second etchant that has selective etching properties with respect to AlInP (for example, hydrochloric acid: hydrofluoric acid may be added to remove the Al oxide layer). A step of etching away the layer can also be employed. Even after being separated from the GaAs single crystal substrate 11, the compound semiconductor layer 4 having a thickness of about 8 μm is supported by the temporary support substrate 110, and can be easily handled in the state of the temporary support laminate 100.

次に、工程5及び6に示す素子基板結合工程を行う。素子基板結合工程は、仮支持積層体100の状態で化合物半導体層4の第二主表面42に発光層部側Au系層5aを形成するとともに、素子基板としてのシリコン基板5bの貼り合わせ面に素子基板側Au系層5bを形成し、発光層部側Au系層5aと素子基板側Au系層5bとを加熱しながら加圧して結合することにより行われる。   Next, an element substrate bonding step shown in steps 5 and 6 is performed. In the element substrate bonding step, the light emitting layer side Au-based layer 5a is formed on the second main surface 42 of the compound semiconductor layer 4 in the state of the temporary support laminate 100, and the bonding surface of the silicon substrate 5b as the element substrate is formed. The element substrate-side Au-based layer 5b is formed, and the light-emitting layer portion-side Au-based layer 5a and the element substrate-side Au-based layer 5b are pressed and bonded while being heated.

詳しくは、工程5に示すように、発光層部2の第二主表面42に、AuGeNi接合層61を分散形成する。AuGeNi接合層61を形成後、350℃以上500℃以下の温度域で合金化熱処理を行ない、その後、AuGeNi接合層61を覆うように発光層部側Au系層5aを形成する。発光層部2とAuGeNi接合層61との間には、上記合金化熱処理により合金化層が形成され、直列抵抗が大幅に低減される。他方、別途用意した素子基板であるシリコン基板7(n型)の両方の主表面にAuSb接合層62、63(前述の通りAuSn接合層でもよい)を形成し、250℃以上359℃以下の温度域で合金化熱処理を行う。続いて、AuSb接合層62上にSiの拡散阻止層として機能するTi層8を形成する。そして、Ti層8の上には、素子基板側Au系層5bを、AuSb接合層63上には裏面電極層92(例えばAu系金属よりなるもの)をそれぞれ形成する。以上の工程で各金属層は、スパッタリングあるいは真空蒸着等を用いて行うことができる。   Specifically, as shown in step 5, the AuGeNi bonding layer 61 is dispersedly formed on the second main surface 42 of the light emitting layer portion 2. After the AuGeNi bonding layer 61 is formed, an alloying heat treatment is performed in a temperature range of 350 ° C. or higher and 500 ° C. or lower, and then the light emitting layer portion side Au-based layer 5a is formed so as to cover the AuGeNi bonding layer 61. An alloying layer is formed between the light emitting layer portion 2 and the AuGeNi bonding layer 61 by the alloying heat treatment, and the series resistance is greatly reduced. On the other hand, AuSb bonding layers 62 and 63 (which may be AuSn bonding layers as described above) are formed on both main surfaces of a silicon substrate 7 (n-type), which is a separately prepared element substrate, and a temperature of 250 ° C. or more and 359 ° C. or less. Alloying heat treatment is performed in the region. Subsequently, a Ti layer 8 functioning as a Si diffusion blocking layer is formed on the AuSb bonding layer 62. Then, the element substrate side Au-based layer 5b is formed on the Ti layer 8, and the back electrode layer 92 (for example, made of Au-based metal) is formed on the AuSb bonding layer 63. In the above steps, each metal layer can be formed by sputtering or vacuum deposition.

そして、工程6に示すように、発光層部2側に形成された発光層部側Au系層5aを、シリコン基板7側に形成された素子基板側Au系層5bに重ね合わせて加圧し、180℃よりも高温かつ360℃以下、例えば250℃にて加熱することにより結合させる。その結果、発光層部側Au系層5aと素子基板側Au系層5bとは十分な強度にて結合される。   Then, as shown in Step 6, the light emitting layer portion side Au-based layer 5a formed on the light emitting layer portion 2 side is superimposed on the element substrate side Au-based layer 5b formed on the silicon substrate 7 side and pressed, The bonding is performed by heating at a temperature higher than 180 ° C. and 360 ° C. or lower, for example, 250 ° C. As a result, the light emitting layer portion side Au-based layer 5a and the element substrate side Au-based layer 5b are bonded with sufficient strength.

次に、図4の工程7及び8に示す仮支持基板除去工程を行う。まず、工程7に示すように、仮支持用のシリコン基板110と化合物半導体層4との間に例えばエッジを少し挿入して、仮支持基板110を仮支持積層体100から剥離する。この時、剥離は仮支持基板110と第二Au系層10との界面において起こる。その後、工程8に示すように、化合物半導体層4の第一主表面41上に付着して残存する第二Au系層10を、例えば高圧ガスを吹き付けることによって除去する。化合物半導体層4の第一主表面41上に残された第一Au系層91は、発光部2に発光駆動電圧を印加するための金属電極として利用される。   Next, a temporary support substrate removing step shown in steps 7 and 8 in FIG. 4 is performed. First, as shown in step 7, for example, a little edge is inserted between the temporary support silicon substrate 110 and the compound semiconductor layer 4, and the temporary support substrate 110 is peeled from the temporary support laminate 100. At this time, peeling occurs at the interface between the temporary support substrate 110 and the second Au-based layer 10. Thereafter, as shown in Step 8, the second Au-based layer 10 remaining on the first main surface 41 of the compound semiconductor layer 4 is removed by, for example, spraying high-pressure gas. The first Au-based layer 91 left on the first main surface 41 of the compound semiconductor layer 4 is used as a metal electrode for applying a light emission driving voltage to the light emitting unit 2.

そして、以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子1が得られる。   Then, the final light emitting device 1 is obtained by dicing the semiconductor chip by a usual method, fixing this to a support, performing wire bonding of a lead wire, etc., and then sealing with a resin. .

本発明の発光素子の製造方法により得られる発光素子の構造を表す概略図Schematic showing the structure of the light emitting element obtained by the manufacturing method of the light emitting element of this invention 本発明の発光素子の製造方法を表す工程図Process drawing showing the manufacturing method of the light emitting element of this invention 図2に続く工程図Process diagram following FIG. 図3に続く工程図Process diagram following FIG.

符号の説明Explanation of symbols

1 発光素子
2 発光層部
3 電流拡散層
4 化合物半導体層
5 Au系層
5a 発光層部側Au系層
5b 素子基板側Au系層
7 素子基板(シリコン基板)
10 第二Au系層
11 発光層部成長用基板(GaAs単結晶基板)
91 第一Au系層,電極
100 仮支持積層体
110 仮支持基板(仮支持用シリコン基板)
111 二酸化珪素膜
DESCRIPTION OF SYMBOLS 1 Light emitting element 2 Light emitting layer part 3 Current spreading layer 4 Compound semiconductor layer 5 Au system layer 5a Light emitting layer part side Au system layer 5b Element substrate side Au system layer 7 Element substrate (silicon substrate)
10 Second Au-based layer 11 Light emitting layer growth substrate (GaAs single crystal substrate)
91 First Au-based layer, electrode 100 Temporary support laminate 110 Temporary support substrate (temporary support silicon substrate)
111 Silicon dioxide film

Claims (7)

半導体薄膜の貼り合わせ面にAuを主成分とする第一Au系層を形成する工程と、
仮支持基板の二酸化珪素よりなる貼り合わせ面にAuを主成分とする第二Au系層を形成する工程と、
前記第一Au系層と前記第二Au系層とを結合し、前記半導体薄膜と前記仮支持基板とが一体化した仮支持積層体を形成して該仮支持積層体をハンドリングする工程と、
前記仮支持積層体から前記仮支持基板を前記第二Au系層との界面にて剥離する工程と、
を有することを特徴とする半導体薄膜のハンドリング方法。
Forming a first Au-based layer mainly composed of Au on the bonding surface of the semiconductor thin film;
Forming a second Au-based layer mainly composed of Au on the bonding surface made of silicon dioxide of the temporary support substrate;
Bonding the first Au-based layer and the second Au-based layer, forming a temporary support laminate in which the semiconductor thin film and the temporary support substrate are integrated, and handling the temporary support laminate;
Peeling the temporary support substrate from the temporary support laminate at the interface with the second Au-based layer;
A method for handling a semiconductor thin film, comprising:
前記仮支持基板の剥離後、前記半導体薄膜上の前記第二Au系層を除去することを特徴とする請求項1に記載の半導体薄膜のハンドリング方法。   The method for handling a semiconductor thin film according to claim 1, wherein the second Au-based layer on the semiconductor thin film is removed after the temporary support substrate is peeled off. 前記仮支持基板は、貼り合わせ面が二酸化珪素で被覆されたシリコン基板であることを特徴とする請求項1または2に記載の半導体薄膜のハンドリング方法。   3. The method for handling a semiconductor thin film according to claim 1, wherein the temporary support substrate is a silicon substrate having a bonded surface covered with silicon dioxide. 発光層部成長用基板上に形成された発光層部を有する化合物半導体層の第一主表面に、Auを主成分とする第一Au系層を形成する一方、仮支持基板の二酸化珪素よりなる貼り合わせ面にAuを主成分とする第二Au系層を形成する仮支持用Au系層形成工程と、
前記第一Au系層と前記第二Au系層とを結合して、前記化合物半導体層と前記仮支持基板とが一体化した仮支持積層体を形成する仮支持積層体形成工程と、
前記仮支持積層体から前記成長用基板を除去して前記化合物半導体層の第二主表面を露出させ、該第二主表面に素子基板を結合する素子基板結合工程と、
前記仮支持基板を前記第二Au系層との界面において剥離する仮支持基板除去工程と、
をこの順に行うことを特徴とする発光素子の製造方法。
On the first main surface of the compound semiconductor layer having the light emitting layer portion formed on the substrate for growing the light emitting layer portion, the first Au-based layer containing Au as a main component is formed, and the temporary support substrate is made of silicon dioxide. A temporary support Au-based layer forming step of forming a second Au-based layer containing Au as a main component on the bonding surface;
A temporary support laminate forming step in which the first Au-based layer and the second Au-based layer are bonded to form a temporary support laminate in which the compound semiconductor layer and the temporary support substrate are integrated;
An element substrate bonding step of removing the growth substrate from the temporary support laminate to expose the second main surface of the compound semiconductor layer and bonding an element substrate to the second main surface;
A temporary support substrate removing step of peeling the temporary support substrate at the interface with the second Au-based layer;
Are performed in this order. A method for manufacturing a light-emitting element.
前記仮支持基板は、貼り合わせ面が二酸化珪素で被覆されたシリコン基板であることを特徴とする請求項4に記載の発光素子の製造方法。   The method for manufacturing a light emitting element according to claim 4, wherein the temporary support substrate is a silicon substrate having a bonded surface covered with silicon dioxide. 前記素子基板結合工程は、前記仮支持積層体の状態で前記化合物半導体層の前記第二主表面に発光層部側Au系層を、前記素子基板の貼り合わせ面に素子基板側Au系層を形成し、前記発光層部側Au系層と前記素子基板側Au系層とを結合することにより行われることを特徴とする請求項4または5に記載の発光素子の製造方法。   In the element substrate bonding step, the light emitting layer side Au-based layer is formed on the second main surface of the compound semiconductor layer in the state of the temporary support laminate, and the element substrate side Au-based layer is formed on the bonding surface of the element substrate. 6. The method for manufacturing a light-emitting element according to claim 4, wherein the light-emitting element side Au-based layer is formed and bonded to the element substrate-side Au-based layer. 前記化合物半導体層の前記第一主表面に形成された前記第一Au系層を、前記発光層部に発光駆動電圧を印加するための電極として利用することを特徴とする請求項4ないし6のいずれか1項に記載の発光素子の製造方法。   7. The first Au-based layer formed on the first main surface of the compound semiconductor layer is used as an electrode for applying a light emission driving voltage to the light emitting layer portion. The manufacturing method of the light emitting element of any one.
JP2003435183A 2003-12-26 2003-12-26 Handling method of semiconductor thin film and manufacturing method of light-emitting element Pending JP2005197286A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003435183A JP2005197286A (en) 2003-12-26 2003-12-26 Handling method of semiconductor thin film and manufacturing method of light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003435183A JP2005197286A (en) 2003-12-26 2003-12-26 Handling method of semiconductor thin film and manufacturing method of light-emitting element

Publications (1)

Publication Number Publication Date
JP2005197286A true JP2005197286A (en) 2005-07-21

Family

ID=34815381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003435183A Pending JP2005197286A (en) 2003-12-26 2003-12-26 Handling method of semiconductor thin film and manufacturing method of light-emitting element

Country Status (1)

Country Link
JP (1) JP2005197286A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914275A (en) * 2016-06-22 2016-08-31 天津三安光电有限公司 Upside-down mounted light emitting diode and manufacturing method therefor
CN108198875A (en) * 2013-11-11 2018-06-22 密歇根大学董事会 The technique for assembling film light electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198875A (en) * 2013-11-11 2018-06-22 密歇根大学董事会 The technique for assembling film light electronic device
CN105914275A (en) * 2016-06-22 2016-08-31 天津三安光电有限公司 Upside-down mounted light emitting diode and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP4490424B2 (en) Multipurpose metal sealant
TWI287880B (en) Group III nitride semiconductor light-emitting device and method of producing the same
US20050017254A1 (en) Light emitting diode and method of making the same
US8338202B2 (en) Method for manufacturing semiconductor device using separable support body
JP3896044B2 (en) Nitride-based semiconductor light-emitting device manufacturing method and product
JP2004512688A (en) Method of manufacturing a GaN-based semiconductor device
JP2004266039A (en) Light emitting device and manufacturing method thereof
JP2004207508A (en) Light emitting element and its manufacturing method thereof
JP4110524B2 (en) Light emitting device and method for manufacturing light emitting device
JP4062111B2 (en) Method for manufacturing light emitting device
JP2005259912A (en) Manufacturing method of light emitting element
JP2009283762A (en) Method for manufacturing nitride compound semiconductor led
JP2005044849A (en) Light emitting device and its fabricating process
JP5196288B2 (en) Light emitting device manufacturing method and light emitting device
JP2009277852A (en) Semiconductor light-emitting element and method of manufacturing the same
JP4918245B2 (en) Light emitting diode and manufacturing method thereof
JP2005079298A (en) Light emitting element and method of manufacturing the same
JP2005197286A (en) Handling method of semiconductor thin film and manufacturing method of light-emitting element
JP2005044887A (en) Pasted semiconductor and its producing process, and light emitting element and its producing process
JP2005123530A (en) Method for manufacturing light emitting element
JP2004146652A (en) Method of manufacturing semiconductor light emitting device
JP2005347714A (en) Light emitting device and its manufacturing method
JP4120796B2 (en) Light emitting device and method for manufacturing light emitting device
JP2005353809A (en) Light emitting element and method for manufacturing the same
JP5019160B2 (en) Method for manufacturing light emitting device