JP2005196131A - Capacitive load driver and plasma display carrying same - Google Patents

Capacitive load driver and plasma display carrying same Download PDF

Info

Publication number
JP2005196131A
JP2005196131A JP2004311444A JP2004311444A JP2005196131A JP 2005196131 A JP2005196131 A JP 2005196131A JP 2004311444 A JP2004311444 A JP 2004311444A JP 2004311444 A JP2004311444 A JP 2004311444A JP 2005196131 A JP2005196131 A JP 2005196131A
Authority
JP
Japan
Prior art keywords
voltage
switch element
pdp
pulse
capacitive load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004311444A
Other languages
Japanese (ja)
Inventor
Manabu Inoue
学 井上
Koji Yoshida
幸司 吉田
Satoshi Ikeda
敏 池田
Yasuhiro Arai
康弘 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004311444A priority Critical patent/JP2005196131A/en
Publication of JP2005196131A publication Critical patent/JP2005196131A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driver capable of effectively suppressing the reactive power due to charging and discharging of a capacitive load at a number of parts fewer than that of the conventional devices without exertion of an adverse influence on another circuit parts, and reducing the power consumption of the whole system, as the driver of the capacitive load, such as a PDP. <P>SOLUTION: Sustain electrodes (X 1, X 2, ...) of a PDP (20) are grounded. A PFC converter (40) converts an alternating voltage into a DC voltage (Vs) and applies it directly to a PDP driver (10). A discharge sustaining pulse generating section (1) converts the DC voltage (Vs) into a primary voltage pulse (VF), and applies it to a primary winding (2 a) of a transformer (2). The transformer (2) converts the primary voltage pulse (VF) into a discharge sustaining voltage pulse (Vp), and applies it to scan electrodes (Y 1, Y 2, ...) of the PDP (20) through an initializing/scanning pulse generating section (3). An inductor (L) is connected in parallel with a secondary winding (2 b) of the transformer (2). The inductor (L) resonates with the panel capacitance of the PDP (20) at the rising and falling edges of the discharge sustain voltage pulse (Vp). <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は例えばプラズマディスプレイパネル(PDP)のような容量性負荷の駆動装置に関する。   The present invention relates to a drive device for a capacitive load such as a plasma display panel (PDP).

プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイパネル(PDP)は、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。PDPは、直流パルスで動作するDC型と、交流パルスで動作するAC型とに大別される。AC型PDPは特に輝度が高く、かつ構造が簡素である。従って、AC型PDPは量産化と画素の精細化とに適し、広範に使用される。   A plasma display is a display device that utilizes a light emission phenomenon associated with gas discharge. A plasma display panel (PDP) is more advantageous than other display devices in terms of a large screen, a thin profile, and a wide viewing angle. PDPs are roughly classified into a DC type that operates with a DC pulse and an AC type that operates with an AC pulse. The AC type PDP has a particularly high luminance and a simple structure. Therefore, the AC type PDP is suitable for mass production and pixel definition and is widely used.

図42は、従来のプラズマディスプレイの構成を示すブロック図である(例えば特許文献1、2、3参照)。従来のプラズマディスプレイは、PDP20、力率改善(PFC)コンバータ40、PDP駆動装置100、及び制御部30を有する。   FIG. 42 is a block diagram showing a configuration of a conventional plasma display (see, for example, Patent Documents 1, 2, and 3). The conventional plasma display includes a PDP 20, a power factor correction (PFC) converter 40, a PDP driving device 100, and a control unit 30.

PDP20は例えばAC型であり、三電極面放電型構造を有する。PDP20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。PDP20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対(例えば維持電極X2と走査電極Y2との対)及びアドレス電極(例えばA2)の交差点P(図42に示される斜線部)には放電セルが設置される。放電セルの表面には、誘電体から成る層(誘電体層)、電極と誘電体層とを保護するための層(保護層)、及び、蛍光物質を含む層(蛍光層)が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対して所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして放電セルが発光する。
The PDP 20 is, for example, an AC type, and has a three-electrode surface discharge type structure. Address electrodes A1, A2, A3,... Are arranged on the back substrate of the PDP 20 in the vertical direction of the panel. On the front substrate of PDP 20, sustain electrodes X1, X2, X3,... And scan electrodes Y1, Y2, Y3,... Are alternately arranged in the horizontal direction of the panel. Since the sustain electrodes X1, X2, X3,... Are connected to each other, the potentials are substantially equal. The address electrodes A1, A2, A3,... And the scan electrodes Y1, Y2, Y3,.
Discharge cells are installed at a pair of sustain electrodes and scan electrodes adjacent to each other (for example, a pair of sustain electrode X2 and scan electrode Y2) and an intersection P (shaded portion shown in FIG. 42) of an address electrode (for example, A2). The On the surface of the discharge cell, a layer made of a dielectric (dielectric layer), a layer for protecting the electrode and the dielectric layer (protective layer), and a layer containing a fluorescent substance (fluorescent layer) are provided. Gas is sealed inside the discharge cell. When a predetermined pulse voltage is applied between the sustain electrode, the scan electrode, and the address electrode, discharge occurs in the discharge cell. At that time, gas molecules in the discharge cell are ionized and emit ultraviolet rays. The ultraviolet rays excite the fluorescent material on the surface of the discharge cell to generate fluorescence. Thus, the discharge cell emits light.

PFCコンバータ40は外部の商用交流電源ACからの交流電力を直流電力へ変換する。PFCコンバータ40はそのとき、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。   The PFC converter 40 converts AC power from an external commercial AC power source AC into DC power. The PFC converter 40 then keeps the power factor substantially equal to 1 for the input from the commercial AC power source AC.

PDP駆動装置100は、DC−DCコンバータ101、維持電極駆動部102、走査電極駆動部103、及びアドレス電極駆動部104を含む。
DC−DCコンバータ101はPFCコンバータ40の出力電圧を所定の直流電圧Vcへ変換し、かつその直流電圧Vcを一定に維持する。DC−DCコンバータ101は一般に絶縁型であり、入力側の高電圧部(図42に示される破線で囲まれる部分)と出力側のPDP20との間を絶縁する。それによりPDP駆動装置100は安全性を十分に確保する。
維持電極駆動部102、走査電極駆動部103、及びアドレス電極駆動部104はそれぞれスイッチ素子を含み、それらのスイッチ素子のスイッチングによりパルス電圧を発生させる。
維持電極駆動部102はPDP20の維持電極X1、X2、X3、…に接続され、DC−DCコンバータ101の出力電圧を所定のパルス電圧に変換し、維持電極X1、X2、X3、…に対して同時に印加する。
走査電極駆動部103はPDP20の走査電極Y1、Y2、Y3、…に接続され、DC−DCコンバータ101の出力電圧を所定のパルス電圧に変換し、走査電極Y1、Y2、Y3、…に対して個別に印加する。
アドレス電極駆動部104はPDP20のアドレス電極A1、A2、A3、…に接続され、所定のパルス電圧をそれらに対して個別に印加する。
The PDP driver 100 includes a DC-DC converter 101, a sustain electrode driver 102, a scan electrode driver 103, and an address electrode driver 104.
The DC-DC converter 101 converts the output voltage of the PFC converter 40 into a predetermined DC voltage Vc, and keeps the DC voltage Vc constant. The DC-DC converter 101 is generally an insulation type, and insulates between the input high voltage portion (the portion surrounded by the broken line shown in FIG. 42) and the output PDP 20. Thereby, the PDP driving device 100 sufficiently secures safety.
Each of the sustain electrode driver 102, the scan electrode driver 103, and the address electrode driver 104 includes a switch element, and generates a pulse voltage by switching the switch elements.
The sustain electrode driving unit 102 is connected to the sustain electrodes X1, X2, X3,... Of the PDP 20, converts the output voltage of the DC-DC converter 101 into a predetermined pulse voltage, and the sustain electrodes X1, X2, X3,. Apply simultaneously.
The scan electrode driving unit 103 is connected to the scan electrodes Y1, Y2, Y3,... Of the PDP 20, converts the output voltage of the DC-DC converter 101 into a predetermined pulse voltage, and the scan electrodes Y1, Y2, Y3,. Apply individually.
The address electrode driver 104 is connected to the address electrodes A1, A2, A3,... Of the PDP 20, and applies a predetermined pulse voltage to them individually.

制御部30は、維持電極駆動部102、走査電極駆動部103、及びアドレス電極駆動部104それぞれのスイッチングを制御する。そのスイッチング制御はADS(Address Display-period Separation)方式に従う。
ADS方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。ADS方式では特に、PDP20の全ての放電セルに対し、上記三つの期間が共通に設定される。
The control unit 30 controls switching of each of the sustain electrode driving unit 102, the scan electrode driving unit 103, and the address electrode driving unit 104. The switching control follows an ADS (Address Display-period Separation) system.
The ADS method is a kind of subfield method. In the subfield method, one field of an image is divided into a plurality of subfields. Each subfield includes an initialization period, an address period, and a discharge sustain period. Particularly in the ADS system, the three periods are set in common for all the discharge cells of the PDP 20.

初期化期間では、初期化パルス電圧が、PDP20の維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が、走査電極Y1、Y2、Y3、…に対して順次印加される。それと同時に、信号パルス電圧が、アドレス電極A1、A2、A3、…のいくつかに対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つY2に印加され、かつ信号パルス電圧がアドレス電極の一つA2に印加されるとき、その走査電極Y2とアドレス電極A2との交差点Pに位置する放電セルで放電が生じる。その放電によりその放電セルP表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルPではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
制御部30は映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、PDP20には映像信号に対応する映像が再現される。
In the initialization period, an initialization pulse voltage is applied between the sustain electrodes X1, X2, X3,... Of the PDP 20 and the scan electrodes Y1, Y2, Y3,. Thereby, wall charges are made uniform in all the discharge cells.
In the address period, the scan pulse voltage is sequentially applied to the scan electrodes Y1, Y2, Y3,. At the same time, signal pulse voltages are applied to some of the address electrodes A1, A2, A3,. Here, the address electrode to which the signal pulse voltage is to be applied is selected based on the video signal input from the outside. When a scan pulse voltage is applied to one of the scan electrodes Y2 and a signal pulse voltage is applied to one of the address electrodes A2, a discharge is performed at a discharge cell located at the intersection P between the scan electrode Y2 and the address electrode A2. Occurs. The discharge accumulates wall charges on the surface of the discharge cell P.
In the discharge sustain period, the discharge sustain pulse voltage is applied simultaneously and periodically between the sustain electrodes X1, X2, X3,... And the scan electrodes Y1, Y2, Y3,. At that time, in the discharge cell P in which wall charges are accumulated during the address period, the discharge by the gas is maintained and light emission occurs. Since the length of the discharge sustaining period is different for each subfield, the light emission time per field of the discharge cell, that is, the luminance of the discharge cell is adjusted by selecting the subfield to emit light.
Based on the video signal, the control unit 30 determines an address electrode and a subfield to which the signal pulse voltage is applied. As a result, an image corresponding to the image signal is reproduced on the PDP 20.

PDPの各放電セルの発光は壁電荷の蓄積を要する。すなわちPDPは容量性負荷である。PDPでは更に、上記の三電極面放電型構造のように、多数の電極がパネル上を縦横に走り、かつ互いに近接する。従って、PDPの浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量(以下、パネル容量という)が大きい。維持電極と走査電極との間にパルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、PDP駆動装置の回路素子、PDPの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力は無効電力であり、放電セルの発光には寄与しない。PDPのサイズが大きいほど、維持電極と走査電極との長さと数とがいずれも大きいので、パネル容量が大きい。それ故、PDPの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。   The light emission of each discharge cell of the PDP requires the accumulation of wall charges. That is, the PDP is a capacitive load. In the PDP, as in the above-described three-electrode surface discharge structure, a large number of electrodes run vertically and horizontally on the panel and are close to each other. Therefore, the PDP has a large stray capacitance. In particular, the stray capacitance (hereinafter referred to as panel capacitance) between the sustain electrode and the scan electrode is large. When a pulse voltage is applied between the sustain electrode and the scan electrode, the panel capacitance is charged / discharged. Due to the charging current and the discharging current, power is consumed by the respective resistances of the circuit elements of the PDP driving device, the sustain electrodes and the scanning electrodes of the PDP, and the lead wires. The power consumption is reactive power and does not contribute to the light emission of the discharge cell. The larger the size of the PDP, the larger the length and number of sustain electrodes and scan electrodes, and the larger the panel capacity. Therefore, the reduction of the reactive power is indispensable for achieving both a large screen and power saving of the PDP.

上記の無効電力を抑えるPDP駆動装置としては例えば、プッシュプル型インバータをパルス発生部として用いる駆動装置が知られる(例えば特許文献1図10参照)。図43は、そのパルス発生部102とPDP20との等価回路図である。このパルス発生部102はプッシュプル型インバータ部102aとインダクタLとを有する。パルス発生部102の出力側にはPDP20の維持電極Xと走査電極Yとが接続される。ここで、PDP20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にPDP20を流れる電流の経路は省略される。   As a PDP drive device that suppresses the reactive power, for example, a drive device using a push-pull inverter as a pulse generator is known (see, for example, FIG. 10 of Patent Document 1). FIG. 43 is an equivalent circuit diagram of the pulse generator 102 and the PDP 20. The pulse generating unit 102 includes a push-pull inverter unit 102a and an inductor L. Sustain electrode X and scan electrode Y of PDP 20 are connected to the output side of pulse generator 102. Here, the equivalent circuit of the PDP 20 is represented only by the panel capacitance Cp, and the path of the current flowing through the PDP 20 when discharging in the discharge cells is omitted.

制御部30(図42参照)はインバータ部102aの二つのスイッチ素子Q1、Q2を交互にオンオフさせる。それにより、トランスTrの二次電圧の極性が周期的に反転する。その結果、一定周期の交流パルス電圧がパネル容量Cpに対して印加される。制御部30は特にデッドタイム(二つのスイッチ素子Q1、Q2が同時にオフする期間)の長さを調節し、その期間にインダクタLとパネル容量Cpとを共振させる。その共振によりパネル容量Cpの両端電圧の極性が電力をほとんど消費することなく反転する。すなわち、その共振期間中、パルス発生部102の回路素子、PDP20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗(図示せず)により消費される電力が抑えられる。こうして、パネル容量Cpの充放電に起因する無効電力が低減する。   The control unit 30 (see FIG. 42) alternately turns on and off the two switch elements Q1 and Q2 of the inverter unit 102a. Thereby, the polarity of the secondary voltage of the transformer Tr is periodically inverted. As a result, an AC pulse voltage with a constant period is applied to the panel capacitance Cp. In particular, the control unit 30 adjusts the length of the dead time (period in which the two switch elements Q1 and Q2 are simultaneously turned off), and resonates the inductor L and the panel capacitance Cp during that period. Due to the resonance, the polarity of the voltage across the panel capacitance Cp is reversed with almost no power consumption. That is, during the resonance period, power consumed by the circuit elements of the pulse generation unit 102, the sustain electrodes X and the scan electrodes Y of the PDP 20, and the resistances (not shown) of the lead wires are suppressed. Thus, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced.

このパルス発生部102では、トランスTrの二次巻線、インダクタL、及びパネル容量Cpが常に直列に接続された状態にある。従って、インダクタLとパネル容量Cpとが上記の共振期間以外でも共振を生じる。例えばPDP20の発光時、PDP20を流れる放電電流がインダクタLとパネル容量Cpとの共振を生じさせる。この共振は、PDP20の画像に対して悪影響を及ぼす。更にその共振に伴うリンギングを許容できるだけ、PDP駆動装置の回路素子の耐圧が高くなければならない。   In the pulse generator 102, the secondary winding of the transformer Tr, the inductor L, and the panel capacitance Cp are always connected in series. Therefore, the inductor L and the panel capacitance Cp resonate even outside the above resonance period. For example, when the PDP 20 emits light, the discharge current flowing through the PDP 20 causes resonance between the inductor L and the panel capacitance Cp. This resonance adversely affects the image of the PDP 20. Furthermore, the withstand voltage of the circuit elements of the PDP driving device must be high enough to allow ringing associated with the resonance.

上記のインダクタLとパネル容量Cpとの共振は上記の共振期間だけに限られることが望ましい。そのようなパルス発生部として、電力回収部を含むパルス発生部が知られる(例えば特許文献2図5及び特許文献3図2参照)。
図44は特許文献2で開示されるパルス発生部102とPDP20との等価回路図である。このパルス発生部102はフルブリッジ型インバータ部102aと二つの相似な電力回収部102b、102cを有する。
図45は特許文献3で開示されるパルス発生部102とPDP20との等価回路図である。このパルス発生部102はフルブリッジ型インバータ部102aと電力回収部102dとを有する。
いずれのパルス発生部102でもインバータ部102aの出力側にはPDP20の維持電極Xと走査電極Yとが接続される(PDP20の等価回路はパネル容量Cpでのみ表される)。
The resonance between the inductor L and the panel capacitance Cp is preferably limited only to the resonance period. As such a pulse generator, a pulse generator including a power recovery unit is known (see, for example, Patent Document 2 FIG. 5 and Patent Document 3 FIG. 2).
FIG. 44 is an equivalent circuit diagram of the pulse generator 102 and the PDP 20 disclosed in Patent Document 2. The pulse generation unit 102 includes a full-bridge inverter unit 102a and two similar power recovery units 102b and 102c.
FIG. 45 is an equivalent circuit diagram of the pulse generator 102 and the PDP 20 disclosed in Patent Document 3. The pulse generation unit 102 includes a full bridge type inverter unit 102a and a power recovery unit 102d.
In any pulse generation unit 102, the sustain electrode X and the scan electrode Y of the PDP 20 are connected to the output side of the inverter unit 102a (the equivalent circuit of the PDP 20 is represented only by the panel capacitance Cp).

制御部30(図42参照)はパルス発生部102のスイッチ素子を所定のタイミングでオンオフさせる。それにより、一定周期の交流パルス電圧がパネル容量Cpに対して印加される。
制御部30は特に、パネル容量Cpの両端電圧が変化する期間に電力回収部(102b、102c、又は102d)のスイッチ素子をオンさせ、インダクタLとパネル容量Cpとを共振させる。その共振がパネル容量Cpの両端電圧をほとんど電力消費なしで反転させる。すなわち、その共振期間中、パルス発生部102の回路素子、PDP20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗(図示せず)により消費される電力が抑えられる。
こうして、パネル容量Cpの充放電に起因する無効電力が低減する。更に、インダクタLとパネル容量Cpとの間の共振が上記の共振期間に限られるので、PDP20の画像に対しては悪影響を及ぼさない。その上、PDP20の発光時には上記の共振に伴うリンギングが考慮されなくても良いので、PDP駆動装置の回路素子の耐圧が低減できる。
The control unit 30 (see FIG. 42) turns on and off the switch element of the pulse generation unit 102 at a predetermined timing. Thereby, an AC pulse voltage having a constant period is applied to the panel capacitance Cp.
In particular, the control unit 30 turns on the switch element of the power recovery unit (102b, 102c, or 102d) during a period in which the voltage across the panel capacitance Cp changes, thereby causing the inductor L and the panel capacitance Cp to resonate. The resonance inverts the voltage across the panel capacitance Cp with almost no power consumption. That is, during the resonance period, power consumed by the circuit elements of the pulse generation unit 102, the sustain electrodes X and the scan electrodes Y of the PDP 20, and the resistances (not shown) of the lead wires are suppressed.
Thus, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced. Furthermore, since the resonance between the inductor L and the panel capacitance Cp is limited to the above-described resonance period, the image of the PDP 20 is not adversely affected. In addition, the ringing associated with the resonance does not have to be taken into account when the PDP 20 emits light, so that the withstand voltage of the circuit elements of the PDP driving device can be reduced.

特開平5−191977号公報Japanese Patent Laid-Open No. 5-191977 特公平7−109542号公報Japanese Examined Patent Publication No. 7-109542 特開平11−344952号公報Japanese Patent Laid-Open No. 11-344952

プラズマディスプレイには、大画面化、薄型化、軽量化、及び省電力化が望まれる。しかし、大画面化はパネル容量の充放電に起因する無効電力を増大させる。従って、省電力化が妨げられる。その無効電力の増大は更に、PDP駆動装置の回路素子の電流容量を増大させ、又は耐圧を上昇させる。その結果、回路素子のサイズが増大するので、PDP駆動装置全体の実装面積が増大する。こうして、薄型化と軽量化とが妨げられる。
プラズマディスプレイの大画面化、薄型化、軽量化、及び省電力化を同時に成立させるには、上記の無効電力を効果的に抑制可能なPDP駆動装置をより少ない部品点数で構成することが望ましい。
A plasma display is desired to have a large screen, a thin shape, a light weight, and power saving. However, the enlargement of the screen increases the reactive power due to the charging / discharging of the panel capacity. Therefore, power saving is prevented. The increase in the reactive power further increases the current capacity of the circuit element of the PDP driving device or increases the breakdown voltage. As a result, since the size of the circuit element increases, the mounting area of the entire PDP driving device increases. Thus, thinning and weight reduction are hindered.
In order to simultaneously achieve an increase in screen size, thickness reduction, weight reduction, and power saving of the plasma display, it is desirable to configure the PDP driving device capable of effectively suppressing the reactive power with a smaller number of components.

本発明は、PDPのような容量性負荷の駆動装置として、従来の駆動装置より少ない部品点数でその容量性負荷の充放電に起因する無効電力を効果的に、かつ他の回路部分に対して悪影響を及ぼすことなく抑制でき、更にその負荷を合わせたシステム全体の消費電力を削減できる駆動装置、の提供を目的とする。   As a drive device for a capacitive load such as a PDP, the present invention effectively reduces the reactive power resulting from charging / discharging of the capacitive load with respect to other circuit parts with a smaller number of parts than the conventional drive device. An object of the present invention is to provide a drive device that can be suppressed without adverse effects and that can reduce the power consumption of the entire system combined with the load.

本発明による容量性負荷駆動装置は、容量性負荷に対して所定のパルス電圧を印加するための装置であり、
スイッチ素子を含み、そのスイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するパルス発生部;及び、
そのパルス発生部に接続される一次巻線と、容量性負荷に接続される二次巻線と、を含み、一次パルス電圧を上記のパルス電圧に変換するトランス;
を有する。
A capacitive load driving device according to the present invention is a device for applying a predetermined pulse voltage to a capacitive load,
A pulse generator that includes a switch element and converts a predetermined DC voltage into a primary pulse voltage by switching of the switch element; and
A transformer including a primary winding connected to the pulse generator and a secondary winding connected to the capacitive load, and converts the primary pulse voltage to the pulse voltage;
Have

本発明は更に、電力回収の手段について次の三つの観点から捉えられる。
本発明の第一の観点によれば、そのトランスが、容量性負荷と共振する励磁インダクタンス、を含む。
本発明の第二の観点によれば、その容量性負荷駆動装置が更に、
上記のトランスの二次巻線と並列に接続され、容量性負荷と共振する補助インダクタ、
を有する。
本発明の第三の観点によれば、その容量性負荷駆動装置が更に、
インダクタ、及び、オン期間にそのインダクタと容量性負荷との間の共振に伴う電流を流すスイッチ部、を含む電力回収部、
を有する。
Further, the present invention can be understood from the following three viewpoints regarding the means of power recovery.
According to a first aspect of the present invention, the transformer includes an exciting inductance that resonates with a capacitive load.
According to a second aspect of the present invention, the capacitive load driving device further comprises:
An auxiliary inductor connected in parallel with the secondary winding of the above transformer and resonating with a capacitive load;
Have
According to a third aspect of the present invention, the capacitive load driving device further comprises:
A power recovery unit including an inductor and a switch unit for passing a current associated with resonance between the inductor and the capacitive load during an ON period;
Have

上記の容量性負荷は好ましくはプラズマディスプレイパネル(PDP)である。そのとき、本発明による上記の容量性負荷駆動装置はPDP駆動装置として、次のようなプラズマディスプレイに搭載される。そのプラズマディスプレイは、
外部電源からの交流電圧を所定の直流電圧へ変換する整流部;
その直流電圧を所定のパルス電圧へ変換する上記のPDP駆動装置;及び、
内部に封入されたガスの放電により発光する放電セルと、上記のパルス電圧を放電セルに対して印加する複数の電極と、を含むPDP;
を有する。
The capacitive load is preferably a plasma display panel (PDP). At that time, the capacitive load driving device according to the present invention is mounted as a PDP driving device in the following plasma display. The plasma display
A rectifying unit for converting an AC voltage from an external power source into a predetermined DC voltage;
The PDP driving device for converting the DC voltage into a predetermined pulse voltage; and
A PDP including a discharge cell that emits light by discharge of gas enclosed therein, and a plurality of electrodes that apply the pulse voltage to the discharge cell;
Have

本発明による上記の容量性負荷駆動装置はパルス発生部の出力側にトランスを有する。そのトランスはパルス電圧のレベルを適切に調節し、容量性負荷に対して印加する。
従って、本発明による上記の容量性負荷駆動装置は従来の駆動装置とは異なり、DC−DCコンバータをパルス発生部の入力側に含まなくても良い。それにより、部品点数が少なく、かつ実装面積が小さい。
更に、DC−DCコンバータによる電力損失が除去されるので、消費電力が低い。
その上、外部電源からの高電圧がパルス発生部に対して直接印加されても良い。そのとき、パルス発生部内の電流は従来の装置での電流より小さい。それ故、回路素子の電流容量が従来のものより小さくても良い。その結果、本発明による上記の容量性負荷駆動装置は従来の装置より小型化が容易である。
上記のトランスは更に一次側の高電圧部と二次側の容量性負荷との間を絶縁する。それにより、本発明による上記の容量性負荷駆動装置は安全性を十分に確保できる。
The above capacitive load driving device according to the present invention has a transformer on the output side of the pulse generator. The transformer appropriately adjusts the level of the pulse voltage and applies it to the capacitive load.
Therefore, unlike the conventional driving device, the above-described capacitive load driving device according to the present invention may not include a DC-DC converter on the input side of the pulse generation unit. Thereby, the number of parts is small and the mounting area is small.
Furthermore, since power loss due to the DC-DC converter is eliminated, power consumption is low.
In addition, a high voltage from an external power source may be directly applied to the pulse generator. At that time, the current in the pulse generator is smaller than that in the conventional apparatus. Therefore, the current capacity of the circuit element may be smaller than the conventional one. As a result, the capacitive load driving device according to the present invention is easier to miniaturize than the conventional device.
The transformer further insulates between the primary high voltage section and the secondary capacitive load. Thereby, the above-described capacitive load driving device according to the present invention can sufficiently ensure safety.

本発明による上記の容量性負荷駆動装置では更に、トランスの励磁インダクタンス、トランスの二次巻線と並列に接続される補助インダクタ、又は電力回収部のインダクタが、上記の容量性負荷と共振する。その共振により、パルス電圧が電力をほとんど消費することなく変化する。こうして、容量性負荷の充放電に起因する無効電力が効果的に抑制される。   In the above capacitive load driving device according to the present invention, the transformer exciting inductance, the auxiliary inductor connected in parallel with the secondary winding of the transformer, or the inductor of the power recovery unit resonates with the capacitive load. Due to the resonance, the pulse voltage changes with little power consumption. Thus, reactive power due to charging / discharging of the capacitive load is effectively suppressed.

本発明の第一又は第二の観点によれば、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振する。それらはトランスの二次巻線と並列に接続されるインダクタと等価である。従って、共振期間がパルス電圧又は一次パルス電圧の立ち上がり期間と立ち下がり期間とに限られる。
容量性負荷がPDPである場合、トランスの励磁インダクタンス及び補助インダクタには特にPDPの放電電流が流れない。従って、上記の共振がPDPの画像に対して悪影響を及ぼさない。更に、PDPの発光時には上記の共振に伴うリンギングが考慮されなくても良い。それ故、回路素子の耐圧が低くても良い。
以上の結果、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振する場合、電力回収部が含まれなくても良い。それにより、本発明による上記の容量性負荷駆動装置は更に部品点数が少なく、かつ実装面積が小さい。
According to the first or second aspect of the present invention, the exciting inductance or auxiliary inductor of the transformer resonates with the capacitive load. They are equivalent to an inductor connected in parallel with the secondary winding of the transformer. Therefore, the resonance period is limited to the rising period and the falling period of the pulse voltage or the primary pulse voltage.
When the capacitive load is a PDP, the discharge current of the PDP does not particularly flow through the transformer excitation inductance and the auxiliary inductor. Therefore, the above resonance does not adversely affect the image of the PDP. Furthermore, the ringing associated with the resonance does not have to be taken into consideration when the PDP emits light. Therefore, the breakdown voltage of the circuit element may be low.
As a result, when the exciting inductance or auxiliary inductor of the transformer resonates with the capacitive load, the power recovery unit may not be included. Thereby, the capacitive load driving device according to the present invention has a smaller number of parts and a smaller mounting area.

本発明の第一又は第二の観点によれば、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振し始めるとき、その励磁インダクタンス又は補助インダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり及び立ち下がりが速い。その結果、一定期間に容量性負荷に対して印加され得る最大パルス数が増加する。
容量性負荷がPDPである場合、パルス電圧の立ち上がり期間と立ち下がり期間との短縮により特に放電維持期間が短縮される。従って、一フィールド当たりのサブフィールドの数が容易に増加できる。こうして、本発明による上記の容量性負荷駆動装置がPDP駆動装置として利用されるとき、PDPの階調の更なる精細化、すなわち更なる高画質化が容易である。
According to the first or second aspect of the present invention, when the exciting inductance or auxiliary inductor of the transformer starts to resonate with the capacitive load, current is already flowing through the exciting inductance or auxiliary inductor. Therefore, the rise and fall of the pulse voltage are fast. As a result, the maximum number of pulses that can be applied to the capacitive load in a certain period increases.
When the capacitive load is a PDP, the discharge sustain period is particularly shortened by shortening the rising period and the falling period of the pulse voltage. Therefore, the number of subfields per field can be easily increased. Thus, when the above-described capacitive load driving device according to the present invention is used as a PDP driving device, it is easy to further refine the gradation of the PDP, that is, to further improve the image quality.

本発明の第二の観点によれば、補助インダクタが容量性負荷と共振する。好ましくは、補助インダクタのインダクタンスがトランスの励磁インダクタンスより十分に小さく設定される。それにより、共振電流は主に補助インダクタを流れ、トランスにはほとんど流れない。従って、トランスの銅損が低減する。こうして、消費電力が更に削減される。   According to the second aspect of the present invention, the auxiliary inductor resonates with the capacitive load. Preferably, the inductance of the auxiliary inductor is set sufficiently smaller than the exciting inductance of the transformer. Thereby, the resonance current mainly flows through the auxiliary inductor and hardly flows through the transformer. Accordingly, the copper loss of the transformer is reduced. Thus, power consumption is further reduced.

本発明の第三の観点によれば、電力回収部のインダクタが容量性負荷と共振する。更にその共振期間がスイッチ部のオンオフにより精度良く制御される。好ましくは、スイッチ部がそのオン期間を、上記のパルス電圧又は一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致させる。更に好ましくは、電力回収部内ではインダクタとスイッチ部とが直列に接続される。そのとき、スイッチ部のオフ期間では電流がインダクタを流れない。こうして、インダクタと容量性負荷との共振期間が所望の期間に確実に制限される。従って、電力回収の手段の中でも特に、電力損失が小さい。   According to the third aspect of the present invention, the inductor of the power recovery unit resonates with the capacitive load. Further, the resonance period is accurately controlled by turning on and off the switch section. Preferably, the switch unit makes the ON period coincide with the rising period and the falling period of the pulse voltage or the primary pulse voltage. More preferably, the inductor and the switch unit are connected in series in the power recovery unit. At that time, no current flows through the inductor during the OFF period of the switch section. Thus, the resonance period between the inductor and the capacitive load is reliably limited to a desired period. Therefore, the power loss is particularly small among the means for collecting power.

本発明の第三の観点によれば、電力回収部が、上記のトランスの一次巻線に接続されても、二次巻線に接続されても良い。
電力回収部が特にトランスの二次巻線に接続される場合、共振電流がトランスの二次巻線には実質上流れない。従って、上記の共振期間ではトランスの銅損が生じない。その結果、消費電力が低減する。
更に、トランスを流れる電流の実効値が低減するので、パルス発生部の回路素子とトランスとの電流容量が小さくても良い。それ故、本発明による上記の容量性負荷駆動装置は小型化が容易である。その上、トランスの小型化によりその鉄損が低減する。こうして、消費電力が更に低減する。
それに加え、電力回収部のスイッチ部の耐圧がいずれも低減する。その結果、本発明による上記の容量性負荷駆動装置では、回路素子が容易に小型化されるので、実装面積が容易に縮小される。
According to the third aspect of the present invention, the power recovery unit may be connected to the primary winding of the transformer or to the secondary winding.
Particularly when the power recovery unit is connected to the secondary winding of the transformer, the resonance current is not substantially upstream to the secondary winding of the transformer. Therefore, no copper loss occurs in the transformer during the resonance period. As a result, power consumption is reduced.
Furthermore, since the effective value of the current flowing through the transformer is reduced, the current capacity between the circuit element of the pulse generation unit and the transformer may be small. Therefore, the capacitive load driving device according to the present invention can be easily downsized. In addition, the iron loss is reduced by downsizing the transformer. Thus, power consumption is further reduced.
In addition, the breakdown voltage of the switch part of the power recovery part is reduced. As a result, in the above-described capacitive load driving device according to the present invention, the circuit element is easily reduced in size, so that the mounting area is easily reduced.

本発明による上記の容量性負荷駆動装置が、パルス発生部とトランスとをそれぞれ有する第一の駆動部と第二の駆動部、を具備しても良い。
そのとき、二つのトランスの二次巻線と容量性負荷との間の接続は直列又は並列のいずれでも良い。いずれの接続でも、容量性負荷の充放電に要する電力が二つのパルス発生部の両方を通して、容量性負荷に供給される。特に、二つのパルス発生部それぞれを流れる電流が小さく抑えられる。従って、二つのパルス発生部それぞれの回路素子は電流容量が小さくても良い。その結果、本発明による上記の容量性負荷駆動装置は小型化が容易である。
二つのトランスと容量性負荷との接続が直列であるときは更に、二つのトランスそれぞれの二次電圧が比較的低い。従って、トランスの耐圧が低くても良い。その上、一定の一次電圧に対し、一次電流が低減する。それ故、パルス発生部の回路素子の電流容量が更に低減できる。その結果、本発明による上記の容量性負荷駆動装置は更に小型化が容易である。
The capacitive load driving device according to the present invention may include a first driving unit and a second driving unit each having a pulse generation unit and a transformer.
At that time, the connection between the secondary windings of the two transformers and the capacitive load may be either in series or in parallel. In any connection, the power required for charging and discharging the capacitive load is supplied to the capacitive load through both of the two pulse generators. In particular, the current flowing through each of the two pulse generators can be kept small. Therefore, each circuit element of the two pulse generators may have a small current capacity. As a result, the capacitive load driving device according to the present invention can be easily downsized.
Further, when the connection between the two transformers and the capacitive load is in series, the secondary voltage of each of the two transformers is relatively low. Therefore, the withstand voltage of the transformer may be low. In addition, the primary current is reduced for a constant primary voltage. Therefore, the current capacity of the circuit element of the pulse generator can be further reduced. As a result, the capacitive load driving device according to the present invention can be further reduced in size.

本発明の第一の観点によれば、第一と第二との駆動部に含まれるトランスがそれぞれ、容量性負荷と共振する励磁インダクタンスを含む。
一方、本発明の第二又は第三の観点によれば、少なくとも第一の駆動部が上記の補助インダクタ又は電力回収部を有する。このように、容量性負荷と共振させるための特別な回路素子は、二つの駆動部の少なくとも一方に設置されれば良い。もちろん、第一の駆動部に加え、第二の駆動部も上記の補助インダクタ又は電力回収部を有しても良い。
According to the first aspect of the present invention, the transformers included in the first and second drive units each include an exciting inductance that resonates with the capacitive load.
On the other hand, according to the second or third aspect of the present invention, at least the first drive unit includes the auxiliary inductor or the power recovery unit. Thus, the special circuit element for resonating with the capacitive load may be installed in at least one of the two driving units. Of course, in addition to the first drive unit, the second drive unit may also include the auxiliary inductor or the power recovery unit.

本発明による上記の容量性負荷駆動装置が、第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作とを同位相又は逆位相に維持する制御部、を有しても良い。ここで、その位相の正逆はトランスそれぞれの極性に応じ、容量性負荷に印加されるパルス電圧の極性が揃うように決定される。
本発明の第一の観点によれば、第一と第二との駆動部に含まれるトランスの励磁インダクタンスが同時に容量性負荷と共振する。
本発明の第二又は第三の観点によれば、第一と第二との駆動部がいずれも補助インダクタ又は電力回収部を含む場合、それらの補助インダクタ又は電力回収部が同時に容量性負荷と共振する。
それらの共振が容量性負荷の充放電に起因する無効電力を効果的に低減させる。
The capacitive load driving device according to the present invention may include a control unit that maintains the switching operation of the first driving unit and the switching operation of the second driving unit in the same phase or in opposite phase. Here, the polarity of the phase is determined according to the polarity of each transformer so that the polarities of the pulse voltages applied to the capacitive load are aligned.
According to the first aspect of the present invention, the exciting inductances of the transformers included in the first and second drive units simultaneously resonate with the capacitive load.
According to the second or third aspect of the present invention, when both the first and second drive units include an auxiliary inductor or a power recovery unit, the auxiliary inductor or the power recovery unit is simultaneously a capacitive load. Resonates.
These resonances effectively reduce reactive power due to charging and discharging of the capacitive load.

本発明による上記の容量性負荷駆動装置はその他に、トランスの二次巻線が容量性負荷と直列に接続されるとき、第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作との間の位相差を0°より大きく180°より小さい範囲に設定する制御部、を有しても良い。ここで、第一と第二との駆動部のいずれのスイッチング動作の位相が基準とされても良い。
本発明の第一の観点によれば、第一と第二との駆動部に含まれるトランスの励磁インダクタンスが交互に単独で容量性負荷と共振する。
本発明の第二又は第三の観点によれば、第一と第二との駆動部がいずれも補助インダクタ又は電力回収部を含む場合、それらの補助インダクタ又は電力回収部が交互に単独で容量性負荷と共振する。
それらの共振でも、容量性負荷の充放電に起因する無効電力が低減する。
本発明の第二又は第三の観点によれば、更に、第二の駆動部が補助インダクタ又は電力回収部を含まなくても良い。
本発明の第三の観点によれば、その他に、電力回収部のスイッチ部がインダクタと容量性負荷との間の共振に伴う電流を一方向に流すだけでも良い。
それらにより、部品点数が更に削減され、かつ実装面積が縮小される。
The capacitive load driving device according to the present invention additionally includes a switching operation of the first driving unit and a switching operation of the second driving unit when the secondary winding of the transformer is connected in series with the capacitive load. A control unit that sets the phase difference between the two to a range larger than 0 ° and smaller than 180 °. Here, the phase of any switching operation of the first and second drive units may be used as a reference.
According to the first aspect of the present invention, the excitation inductances of the transformers included in the first and second drive units alternately resonate with the capacitive load.
According to the second or third aspect of the present invention, when each of the first and second drive units includes an auxiliary inductor or a power recovery unit, the auxiliary inductor or the power recovery unit alternately and independently has a capacity. Resonates with the sexual load.
Even at those resonances, reactive power due to charging and discharging of the capacitive load is reduced.
According to the second or third aspect of the present invention, the second drive unit may not include the auxiliary inductor or the power recovery unit.
According to the third aspect of the present invention, in addition, the switch unit of the power recovery unit may only flow the current accompanying the resonance between the inductor and the capacitive load in one direction.
As a result, the number of parts is further reduced and the mounting area is reduced.

本発明による上記の容量性負荷駆動装置では好ましくは、パルス発生部のスイッチ素子がワイドギャップ半導体スイッチ素子である。ここで、ワイドバンドギャップ半導体は例えば、シリコンカーバイト(SiC)、ダイヤモンド、窒化ガリウム(GaN)、又は酸化亜鉛(ZnO)を含む。
ワイドバンドギャップ半導体スイッチ素子は従来のシリコン半導体スイッチ素子より耐圧の上昇に伴うオン抵抗の増大が小さい。すなわち、ワイドバンドギャップ半導体スイッチ素子は耐圧が高く、かつオン抵抗が低い。従って、パルス発生部のスイッチ素子としての利用に極めて適している。容量性負荷がPDPである場合は特に、PDPに対する高電圧の印加によりパルス発生部には大電流が(瞬間的ではあるが)流れる。それ故、ワイドバンドギャップ半導体スイッチ素子の利用は、高耐圧による装置の小型化とオン抵抗の低下による導通損失の低減との両立に極めて有効である。
In the above capacitive load driving device according to the present invention, preferably, the switching element of the pulse generation unit is a wide gap semiconductor switching element. Here, the wide band gap semiconductor includes, for example, silicon carbide (SiC), diamond, gallium nitride (GaN), or zinc oxide (ZnO).
The wide bandgap semiconductor switch element has a smaller increase in on-resistance with a rise in breakdown voltage than the conventional silicon semiconductor switch element. That is, the wide band gap semiconductor switch element has a high breakdown voltage and a low on-resistance. Therefore, it is extremely suitable for use as a switching element of the pulse generator. In particular, when the capacitive load is a PDP, a large current (although instantaneously) flows through the pulse generator due to the application of a high voltage to the PDP. Therefore, the use of the wide bandgap semiconductor switch element is extremely effective in achieving both a reduction in the size of the device due to a high breakdown voltage and a reduction in conduction loss due to a decrease in on-resistance.

本発明による上記の容量性負荷駆動装置では好ましくは、
パルス発生部が上記のスイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、ハイサイドスイッチ素子とローサイドスイッチ素子とが直列に接続され;
トランスの一次巻線がハイサイドスイッチ素子とローサイドスイッチ素子との接続点に接続される。すなわち、パルス発生部がフルブリッジ型又はハーフブリッジ型インバータである。その場合、スイッチ素子の耐圧がプッシュプル型インバータでの耐圧より低い。
In the above capacitive load driving device according to the present invention, preferably,
The pulse generator includes a high-side switch element and a low-side switch element as the switch elements, and the high-side switch element and the low-side switch element are connected in series;
A primary winding of the transformer is connected to a connection point between the high-side switch element and the low-side switch element. That is, the pulse generator is a full bridge type or half bridge type inverter. In that case, the breakdown voltage of the switch element is lower than that of the push-pull inverter.

本発明による上記の容量性負荷駆動装置では好ましくは、パルス発生部がスイッチ素子のスイッチングにより、上記の直流電圧の供給源に電力を回生させる。ここで、直流電圧の供給源は例えば、上記のプラズマディスプレイでは整流部に相当する。
例えばパルス発生部が上記のハイサイドスイッチ素子とローサイドスイッチ素子とを含むとき、いずれかのスイッチ素子がパルス電圧の印加終了時にオンし、直流電圧の供給源へ回生電流を通しても良い。
本発明の第一又は第二の観点による場合、例えばプラズマディスプレイでの放電維持期間の終了時点のように、容量性負荷に対する一連のパルス電圧の印加が終了する時点ではまだ、トランスの励磁インダクタンス又は補助インダクタには電流が流れている。すなわち、その時点ではそれらのインダクタには共振エネルギーが蓄積されたまま残っている。本発明による上記の容量性負荷駆動装置はその残存する共振エネルギーを直流電圧の供給源に回生させる。従って、無効電力が更に低減するので、効率が更に向上する。
In the capacitive load driving device according to the present invention, preferably, the pulse generator regenerates power to the DC voltage supply source by switching of the switch element. Here, the DC voltage supply source corresponds to, for example, a rectifying unit in the plasma display described above.
For example, when the pulse generator includes the above-described high-side switch element and low-side switch element, any one of the switch elements may be turned on at the end of application of the pulse voltage, and the regenerative current may be passed to the DC voltage supply source.
In the case of the first or second aspect of the present invention, when the application of a series of pulse voltages to the capacitive load ends, for example, at the end of the discharge sustain period in the plasma display, the transformer excitation inductance or Current flows through the auxiliary inductor. That is, at that time, resonance energy remains accumulated in those inductors. The above-described capacitive load driving device according to the present invention regenerates the remaining resonance energy in a DC voltage supply source. Accordingly, the reactive power is further reduced, and the efficiency is further improved.

本発明による上記の容量性負荷駆動装置はパルス発生部の出力側にトランスを有する。従って、従来の駆動装置とは異なり、パルス発生部の入力側にはDC−DCコンバータが含まれなくても良い。それにより、本発明による上記の容量性負荷駆動装置は部品点数が少なく、かつ実装面積が小さい。更に、DC−DCコンバータによる電力損失が除去されるので、消費電力が低い。その上、外部電源からの高電圧がパルス発生部に直接印加される結果、回路素子の電流容量が従来の電流容量より小さくても良いので、駆動装置全体の小型化が容易である。   The above capacitive load driving device according to the present invention has a transformer on the output side of the pulse generator. Therefore, unlike the conventional driving device, a DC-DC converter may not be included on the input side of the pulse generation unit. Thereby, the capacitive load driving device according to the present invention has a small number of parts and a small mounting area. Furthermore, since power loss due to the DC-DC converter is eliminated, power consumption is low. In addition, as a result of the high voltage from the external power supply being directly applied to the pulse generator, the current capacity of the circuit element may be smaller than the conventional current capacity, so that the entire drive device can be easily downsized.

本発明の第一又は第二の観点によれば、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振する。その共振は容量性負荷の充放電に起因する無効電力を低減させる。特に従来の駆動装置とは異なり、容量性負荷と共振するインダクタ(トランスの励磁インダクタンス又は補助インダクタ)が上記のトランスの二次巻線と並列である。
容量性負荷がPDPである場合は特に、上記の共振がPDPの画像に対して悪影響を及ぼさない。その上、PDPの発光時には上記の共振に伴うリンギングが考慮されなくても良いので、容量性負荷駆動装置の回路素子の耐圧が低くても良い。
以上の結果、本発明の第一と第二との観点によれば電力回収部が含まれなくても良い。それにより、本発明による上記の容量性負荷駆動装置は従来の駆動装置より部品点数が少なく、かつ実装面積が小さい。従って、駆動装置全体の小型化が容易である。
According to the first or second aspect of the present invention, the exciting inductance or auxiliary inductor of the transformer resonates with the capacitive load. The resonance reduces reactive power resulting from charging and discharging of the capacitive load. In particular, unlike a conventional drive device, an inductor (transformer excitation inductance or auxiliary inductor) that resonates with a capacitive load is in parallel with the secondary winding of the transformer.
Especially when the capacitive load is a PDP, the above resonance does not adversely affect the image of the PDP. In addition, since the ringing associated with the resonance does not have to be taken into consideration when the PDP emits light, the withstand voltage of the circuit element of the capacitive load driving device may be low.
As a result, according to the first and second aspects of the present invention, the power recovery unit may not be included. Accordingly, the capacitive load driving device according to the present invention has a smaller number of components and a smaller mounting area than the conventional driving device. Therefore, it is easy to reduce the size of the entire drive device.

本発明の第一又は第二の観点によれば更に、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振し始めるとき、その励磁インダクタンス又は補助インダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり及び立ち下がりが、従来の駆動装置でのそれらより速い。その結果、一定期間に容量性負荷に対して印加され得る最大パルス数が従来の駆動装置での最大パルス数より容易に増える。
容量性負荷がPDPである場合は特に、パルス電圧の立ち上がり期間と立ち下がり期間との短縮によりサブフィールド、特にその放電維持期間が短縮される。従って、一フィールド当たりのサブフィールドの数が容易に増える。こうして、本発明による上記の容量性負荷駆動装置がPDP駆動装置としてプラズマディスプレイに搭載されるとき、PDPの階調の更なる精細化、すなわち更なる高画質化が容易である。
Further according to the first or second aspect of the present invention, when the transformer exciting inductance or auxiliary inductor begins to resonate with the capacitive load, current is already flowing through the exciting inductance or auxiliary inductor. Therefore, the rise and fall of the pulse voltage is faster than those in the conventional driving device. As a result, the maximum number of pulses that can be applied to the capacitive load for a certain period of time is more easily increased than the maximum number of pulses in a conventional drive device.
In particular, when the capacitive load is a PDP, the subfield, particularly its discharge sustaining period, is shortened by shortening the rising and falling periods of the pulse voltage. Therefore, the number of subfields per field increases easily. Thus, when the above-described capacitive load driving device according to the present invention is mounted on a plasma display as a PDP driving device, it is easy to further refine the gradation of the PDP, that is, further improve the image quality.

本発明の第三の観点によれば、電力回収部のインダクタが容量性負荷と共振する。更にその共振期間がスイッチ部のオンオフにより所望の期間に確実に制限される。すなわち、その共振期間以外では電力回収部のインダクタには電流が流れない。こうして、電力回収の手段の中でも特に、電力損失が小さい。   According to the third aspect of the present invention, the inductor of the power recovery unit resonates with the capacitive load. Further, the resonance period is surely limited to a desired period by turning on and off the switch section. In other words, no current flows through the inductor of the power recovery unit except during the resonance period. Thus, the power loss is particularly small among the means of power recovery.

電力回収部がトランスの二次巻線に接続される場合は更に従来の駆動装置とは異なり、電力回収部のインダクタと容量性負荷との間の共振に伴う電流がトランスの二次巻線には実質上流れない。従って、その共振期間ではトランスの銅損が生じない。その結果、消費電力が低減する。
その上、トランスを流れる電流の実効値が低減するので、パルス発生部の回路素子とトランスとの電流容量が小さくても良い。それ故、本発明による容量性負荷駆動装置は小型化が容易である。特にトランスの小型化によりその鉄損が低減する。その結果、消費電力が更に低減する。それに加え、電力回収部のスイッチ部の耐圧がいずれも低減するので、電力回収部の小型化、及び実装面積の縮小が容易に達成される。
When the power recovery unit is connected to the secondary winding of the transformer, the current due to resonance between the inductor of the power recovery unit and the capacitive load is further applied to the secondary winding of the transformer, unlike the conventional driving device. Is not really upstream. Therefore, no copper loss occurs in the transformer during the resonance period. As a result, power consumption is reduced.
In addition, since the effective value of the current flowing through the transformer is reduced, the current capacity between the circuit element of the pulse generation unit and the transformer may be small. Therefore, the capacitive load driving device according to the present invention can be easily downsized. In particular, the iron loss is reduced by downsizing the transformer. As a result, power consumption is further reduced. In addition, since the breakdown voltage of the switch portion of the power recovery unit is reduced, the power recovery unit can be easily downsized and the mounting area can be easily reduced.

以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態1》
図1は、本発明の実施形態1によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、PDP20、PFCコンバータ40、PDP駆動装置10、及び制御部30を有する。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, exemplary embodiments of the invention will be described with reference to the drawings.
Embodiment 1
FIG. 1 is a block diagram showing a configuration of a plasma display according to Embodiment 1 of the present invention. The plasma display includes a PDP 20, a PFC converter 40, a PDP driving device 10, and a control unit 30.

PDP20は好ましくはAC型であり、三電極面放電型構造を有する。PDP20の背面基板上にはアドレス電極(図示せず)がパネルの縦方向に配置される。PDP20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので、電位が実質的に等しい。アドレス電極と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対、及びアドレス電極の交差点には放電セル(図示せず)が設置される。維持電極、走査電極、及びアドレス電極の間に対して所定のパルス電圧が印加されるとき、それらの交差点に位置する放電セルで放電が生じる。その結果、その放電セルが発光する。
The PDP 20 is preferably an AC type and has a three-electrode surface discharge type structure. Address electrodes (not shown) are arranged on the rear substrate of the PDP 20 in the vertical direction of the panel. On the front substrate of PDP 20, sustain electrodes X1, X2, X3,... And scan electrodes Y1, Y2, Y3,... Are alternately arranged in the horizontal direction of the panel. Since the sustain electrodes X1, X2, X3,... Are connected to each other, the potentials are substantially equal. The address electrodes and the scan electrodes Y1, Y2, Y3,... Can be individually changed in potential.
Discharge cells (not shown) are installed at intersections between the pair of sustain electrodes and scan electrodes adjacent to each other and the address electrodes. When a predetermined pulse voltage is applied between the sustain electrode, the scan electrode, and the address electrode, a discharge is generated in the discharge cell located at the intersection. As a result, the discharge cell emits light.

PDP20の表示方式として好ましくは、ADS方式が採用される。ADS方式では、画像の一フィールド(例えば、日本のテレビ放送では1/60秒(=約16.7msec)間隔)が複数(例えば、8〜12個)のサブフィールドに分けられる。各サブフィールドでは、初期化期間、アドレス期間、及び放電維持期間が、PDP20の全ての放電セルに対して共通に設定される。   Preferably, the ADS method is adopted as the display method of the PDP 20. In the ADS system, one field of an image (for example, 1/60 second (= about 16.7 msec) interval in Japanese television broadcasting) is divided into a plurality of (for example, 8 to 12) subfields. In each subfield, an initialization period, an address period, and a discharge sustain period are set in common for all the discharge cells of the PDP 20.

初期化期間では、初期化パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が走査電極Y1、Y2、Y3、…に対して順次、印加される。それと同時に、信号パルス電圧がアドレス電極のいくつかに対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が印加される走査電極と、信号パルス電圧が印加されるアドレス電極との交差点に位置する放電セルでは放電が生じ、壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
In the initialization period, an initialization pulse voltage is applied between the sustain electrodes X1, X2, X3,... And the scan electrodes Y1, Y2, Y3,. Thereby, wall charges are made uniform in all the discharge cells.
In the address period, the scan pulse voltage is sequentially applied to the scan electrodes Y1, Y2, Y3,. At the same time, a signal pulse voltage is applied to some of the address electrodes. Here, the address electrode to which the signal pulse voltage is to be applied is selected based on the video signal input from the outside. Discharge occurs in the discharge cell located at the intersection of the scan electrode to which the scan pulse voltage is applied and the address electrode to which the signal pulse voltage is applied, and wall charges are accumulated.
In the discharge sustain period, the discharge sustain pulse voltage is simultaneously and periodically applied between the sustain electrodes X1, X2, X3,... And the scan electrodes Y1, Y2, Y3,. At that time, in the discharge cell in which the wall charges are accumulated during the address period, the gas discharge is maintained and light emission occurs. Since the length of the discharge sustaining period is different for each subfield, the light emission time per field of the discharge cell, that is, the luminance of the discharge cell is adjusted by selecting the subfield to emit light.

PFCコンバータ40は外部の商用交流電源ACに接続される。PFCコンバータ40は商用交流電源ACから交流電力(一般的な実効電圧85〜265V)を入力し、その交流電力を直流電力(例えば平均電圧Vs約400V)へ変換する。PFCコンバータ40は更にそのスイッチング動作により、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
プラズマディスプレイはPFCコンバータ40に代え、力率改善を行わない全波整流型AC−DCコンバータを有しても良い。その他に、ダイオードブリッジとコンデンサとで構成される全波整流回路を有するだけでも良い。
The PFC converter 40 is connected to an external commercial AC power source AC. The PFC converter 40 receives AC power (general effective voltage 85 to 265 V) from the commercial AC power supply AC, and converts the AC power into DC power (for example, an average voltage Vs of about 400 V). Further, the PFC converter 40 keeps the power factor substantially equal to 1 for the input from the commercial AC power supply AC by its switching operation.
The plasma display may have a full-wave rectification type AC-DC converter that does not improve the power factor in place of the PFC converter 40. In addition, a full-wave rectifier circuit including a diode bridge and a capacitor may be provided.

PDP駆動装置10は、放電維持パルス発生部1、トランス2、インダクタL、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)を含む。
放電維持パルス発生部1の入力端子はPFCコンバータ40に接続され、出力端子はトランス2の一次巻線2aの両端に接続される。
放電維持パルス発生部1はスイッチングインバータを含み、PFCコンバータ40から入力される直流電力を用いて一次パルス電圧VFを発生させる。
The PDP driving device 10 includes a sustaining pulse generator 1, a transformer 2, an inductor L, an initialization / scanning pulse generator 3, and an address electrode driver (not shown).
An input terminal of the sustaining pulse generator 1 is connected to the PFC converter 40, and an output terminal is connected to both ends of the primary winding 2a of the transformer 2.
Discharge sustaining pulse generator 1 includes a switching inverter, and generates primary pulse voltage VF using DC power input from PFC converter 40.

トランス2の二次巻線2bの一端は初期化/走査パルス発生部3に接続され、他端は接地される。その場合、PDP20の維持電極X1、X2、X3、…は接地される。それらの接地導体としては例えばPDP20のフレーム(図示せず)が利用される。図1では、トランス2の二次側の接地端子が一次側の高電圧部(図1に示される破線で囲まれる部分)の接地端子とは別の記号で示される。維持電極X1、X2、X3、…はトランス2の二次巻線2bと接地導体(PDP20のフレーム)を通して接続される。その他に、維持電極X1、X2、X3、…が導線で直接、トランス2の二次巻線2bと接続されても良い。
トランス2は一次パルス電圧VFを、所定のレベル(例えば約175V)を持つ二次パルス電圧、すなわち放電維持パルス電圧Vpに変換する。放電維持パルス電圧Vpは、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に印加される。
One end of the secondary winding 2b of the transformer 2 is connected to the initialization / scanning pulse generator 3, and the other end is grounded. In that case, the sustain electrodes X1, X2, X3,... Of the PDP 20 are grounded. For example, a PDP 20 frame (not shown) is used as the ground conductor. In FIG. 1, the secondary-side ground terminal of the transformer 2 is indicated by a symbol different from the ground terminal of the primary-side high-voltage portion (portion surrounded by a broken line shown in FIG. 1). The sustain electrodes X1, X2, X3,... Are connected to the secondary winding 2b of the transformer 2 through the ground conductor (the frame of the PDP 20). In addition, the sustain electrodes X1, X2, X3,... May be directly connected to the secondary winding 2b of the transformer 2 with conductive wires.
The transformer 2 converts the primary pulse voltage VF into a secondary pulse voltage having a predetermined level (for example, about 175 V), that is, a discharge sustaining pulse voltage Vp. The sustaining voltage pulse Vp is simultaneously applied between the sustain electrodes X1, X2, X3,... And the scan electrodes Y1, Y2, Y3,.

インダクタLはトランス2の二次巻線2bと並列に接続される。ここで、インダクタLは好ましくはトランス2の励磁インダクタンスである。インダクタLはその他に、トランス2とは独立な素子(補助インダクタ)であっても良い。その場合、好ましくは、補助インダクタLのインダクタンスがトランス2の励磁インダクタンスより十分に小さい。   The inductor L is connected in parallel with the secondary winding 2b of the transformer 2. Here, the inductor L is preferably an exciting inductance of the transformer 2. In addition, the inductor L may be an element (auxiliary inductor) independent of the transformer 2. In that case, the inductance of the auxiliary inductor L is preferably sufficiently smaller than the exciting inductance of the transformer 2.

初期化/走査パルス発生部3はPDP20の走査電極Y1、Y2、Y3、…に接続される。初期化/走査パルス発生部3はスイッチングインバータを含み、初期化パルス電圧と走査パルス電圧とを走査電極Y1、Y2、Y3、…に対して個別に印加する。初期化/走査パルス発生部3は更にトランス2の二次巻線2bを、初期化/アドレス期間では走査電極Y1、Y2、Y3、…から分離し、放電維持期間では走査電極Y1、Y2、Y3、…に接続する。
図1に示されるように、放電維持パルス発生部1、トランス2、及び初期化/走査パルス発生部3はPDP20に対して同じ側に集約される。その場合、例えばPDP駆動装置10に含まれる熱/ノイズ源が比較的狭い範囲に収められるので、効果的な熱/ノイズ対策が比較的容易である。
The initialization / scanning pulse generator 3 is connected to the scanning electrodes Y1, Y2, Y3,. The initialization / scanning pulse generation unit 3 includes a switching inverter, and applies the initialization pulse voltage and the scanning pulse voltage individually to the scanning electrodes Y1, Y2, Y3,. The initialization / scanning pulse generator 3 further separates the secondary winding 2b of the transformer 2 from the scan electrodes Y1, Y2, Y3,... During the initialization / address period, and the scan electrodes Y1, Y2, Y3 during the discharge sustain period. Connect to ...
As shown in FIG. 1, the sustaining pulse generator 1, the transformer 2, and the initialization / scanning pulse generator 3 are integrated on the same side with respect to the PDP 20. In that case, for example, since the heat / noise source included in the PDP driving apparatus 10 is contained in a relatively narrow range, it is relatively easy to take an effective countermeasure against heat / noise.

図1とは異なり、トランス2の二次巻線2bの一端がPDP20の維持電極X1、X2、X3、…に分離スイッチを通して接続され、他端が接地されても良い。その場合、分離スイッチは維持電極X1、X2、X3、…を、放電維持期間ではトランス2の二次巻線2bに接続し、初期化/アドレス期間ではトランス2の二次巻線2bから分離して接地する。一方、初期化/走査パルス発生部3は放電維持期間では走査電極Y1、Y2、Y3、…を接地する。   Unlike FIG. 1, one end of the secondary winding 2b of the transformer 2 may be connected to the sustain electrodes X1, X2, X3,... Of the PDP 20 through a separation switch, and the other end may be grounded. In that case, the separation switch connects the sustain electrodes X1, X2, X3,... To the secondary winding 2b of the transformer 2 during the discharge sustaining period and separates it from the secondary winding 2b of the transformer 2 during the initialization / addressing period. To ground. On the other hand, the initialization / scanning pulse generator 3 grounds the scan electrodes Y1, Y2, Y3,... During the discharge sustain period.

制御部30は、放電維持パルス発生部1、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。制御部30は特に、映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、PDP20には映像信号に対応する映像が再現される。   The control unit 30 controls switching of each of the sustaining pulse generating unit 1, the initialization / scanning pulse generating unit 3, and the address electrode driving unit (not shown) according to the ADS method. In particular, the control unit 30 determines an address electrode and a subfield to which the signal pulse voltage is applied based on the video signal. As a result, an image corresponding to the image signal is reproduced on the PDP 20.

図2は、放電維持パルス発生部1、トランス2、インダクタL、及びPDP20の等価回路図である。図3、4は初期化/走査パルス発生部3の等価回路図である。ここで、PDP20の等価回路は、維持電極X、走査電極Y、及びそれらの電極X、Y間の容量、すなわちパネル容量Cpでのみ表される。放電セルでの放電時にPDP20を流れる電流の経路は省略される。   FIG. 2 is an equivalent circuit diagram of the sustaining pulse generator 1, the transformer 2, the inductor L, and the PDP 20. 3 and 4 are equivalent circuit diagrams of the initialization / scanning pulse generation unit 3. FIG. Here, the equivalent circuit of the PDP 20 is represented only by the sustain electrode X, the scan electrode Y, and the capacitance between these electrodes X and Y, that is, the panel capacitance Cp. The path of current flowing through the PDP 20 during discharge in the discharge cell is omitted.

放電維持パルス発生部1はフルブリッジ型インバータであり、四つの主スイッチ素子Q1〜Q4を含む(図2参照)。それらの主スイッチ素子Q1〜Q4は好ましくはMOSFETであり、更に好ましくはワイドバンドギャップ半導体スイッチ素子である。ここで、ワイドバンドギャップ半導体は例えば、SiC、ダイヤモンド、GaN、又はZnOを含む。ワイドバンドギャップ半導体スイッチ素子は特に耐圧が高く、かつオン抵抗が低い。
放電維持パルス電圧の印加時、放電維持パルス発生部1の主スイッチ素子Q1〜Q4にはPDP20の放電とパネル容量Cpの充放電とに伴う大電流が流れる。従って、放電維持パルス発生部1の小型化と導通損失の低減との両立にはワイドバンドギャップ半導体スイッチ素子の利用が極めて有効である。
四つの主スイッチ素子Q1〜Q4はその他に、IGBT又はバイポーラトランジスタであっても良い。
Discharge sustaining pulse generator 1 is a full-bridge inverter, and includes four main switch elements Q1 to Q4 (see FIG. 2). These main switch elements Q1 to Q4 are preferably MOSFETs, and more preferably wide band gap semiconductor switch elements. Here, the wide band gap semiconductor includes, for example, SiC, diamond, GaN, or ZnO. Wide band gap semiconductor switch elements have particularly high breakdown voltage and low on-resistance.
When the sustaining pulse voltage is applied, a large current flows through the main switch elements Q1 to Q4 of the sustaining pulse generator 1 due to the discharge of the PDP 20 and the charging / discharging of the panel capacitance Cp. Therefore, the use of a wide bandgap semiconductor switching element is extremely effective in achieving both the reduction in the size of the sustaining pulse generator 1 and the reduction in conduction loss.
In addition, the four main switch elements Q1 to Q4 may be IGBTs or bipolar transistors.

放電維持パルス発生部1の入力端子1TにはPFCコンバータ40から直流電圧Vsが印加される。
第一のハイサイド主スイッチ素子Q1と第一のローサイド主スイッチ素子Q2との直列接続、及び、第二のハイサイド主スイッチ素子Q3と第二のローサイド主スイッチ素子Q4との直列接続がそれぞれ、入力端子1Tと接地端子との間に接続される。それら二つの直列接続の各接続点J1、J2の間にトランス2の一次巻線2aが接続される。
トランス2の二次巻線2bの一端は初期化/走査パルス発生部3の二つの端子3A、3Bを通してPDP20の走査電極Yに接続され、他端はPDP20の維持電極Xに接続される。
図2では維持電極Xが接地される。その他に、走査電極Yが接地されても良い。
The DC voltage Vs is applied from the PFC converter 40 to the input terminal 1T of the sustaining pulse generator 1.
A series connection of the first high-side main switch element Q1 and the first low-side main switch element Q2, and a series connection of the second high-side main switch element Q3 and the second low-side main switch element Q4, respectively. Connected between the input terminal 1T and the ground terminal. The primary winding 2a of the transformer 2 is connected between the connection points J1 and J2 of the two series connections.
One end of the secondary winding 2b of the transformer 2 is connected to the scan electrode Y of the PDP 20 through the two terminals 3A and 3B of the initialization / scanning pulse generator 3, and the other end is connected to the sustain electrode X of the PDP 20.
In FIG. 2, the sustain electrode X is grounded. In addition, the scanning electrode Y may be grounded.

トランス2の二次巻線2bと初期化/走査パルス発生部3との間の接続には二種類の態様がある(図3、4参照)。初期化/走査パルス発生部3は両方の態様で共通する構成要素として、五つの定電圧源E1〜E5、二つのスイッチ素子Q5、Q6、双方向スイッチ部Q7、二つの分離スイッチ素子QS1、QS2、阻止ダイオードD、二つのランプ波形発生部QR1、QR2、バイパススイッチ素子QB、二つの走査スイッチ素子Q8、Q9、及び二つの補助スイッチ素子Q10、Q11を含む。   There are two types of connection between the secondary winding 2b of the transformer 2 and the initialization / scanning pulse generator 3 (see FIGS. 3 and 4). The initialization / scanning pulse generation unit 3 includes five constant voltage sources E1 to E5, two switch elements Q5 and Q6, a bidirectional switch unit Q7, and two separate switch elements QS1 and QS2 as common components in both modes. , A blocking diode D, two ramp waveform generators QR1, QR2, a bypass switch element QB, two scan switch elements Q8, Q9, and two auxiliary switch elements Q10, Q11.

五つの定電圧源E1、E2、E3、E4、E5はそれぞれ、正極の電位を負極の電位より一定の電圧V1、V2、V3、V4、V5(例えば約175V、約220V、約25V、約240V、約120V)だけ高く維持する。
二つのスイッチ素子Q5、Q6、二つの分離スイッチ素子QS1、QS2、バイパススイッチ素子QB、二つの走査スイッチ素子Q8、Q9、及び二つの補助スイッチ素子Q10、Q11は好ましくはMOSFETである。
特にバイパススイッチ素子QBは更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。アドレス期間中、バイパススイッチ素子QBには一般に大電流が流れる(図5参照)。従って、バイパススイッチ素子QBの小型化と導通損失の低減との両立にはワイドバンドギャップ半導体スイッチ素子の利用が極めて有効である。バイパススイッチ素子QBはその他に、IGBT又はバイポーラトランジスタであっても良い。
それらのスイッチ素子Q5、Q6、QS1、QS2、QB、Q8、Q9、Q10、Q11はいずれもボディダイオードを並列に含むので、極性を持つ。以下、ボディダイオードのアノード(又はカソード)に相当するスイッチ素子の端子をアノード(又はカソード)という。
Five constant voltage sources E1, E2, E3, E4, and E5 have positive and negative voltages V1, V2, V3, V4, and V5 (for example, about 175V, about 220V, about 25V, and about 240V), respectively. Only about 120V).
The two switch elements Q5 and Q6, the two separation switch elements QS1 and QS2, the bypass switch element QB, the two scan switch elements Q8 and Q9, and the two auxiliary switch elements Q10 and Q11 are preferably MOSFETs.
In particular, the bypass switch element QB is more preferably a wide band gap semiconductor switch element. During the address period, a large current generally flows through the bypass switch element QB (see FIG. 5). Therefore, the use of a wide bandgap semiconductor switch element is extremely effective in achieving both reduction in size of the bypass switch element QB and reduction in conduction loss. In addition, the bypass switch element QB may be an IGBT or a bipolar transistor.
These switch elements Q5, Q6, QS1, QS2, QB, Q8, Q9, Q10, Q11 all have body diodes in parallel, and thus have polarity. Hereinafter, the terminal of the switch element corresponding to the anode (or cathode) of the body diode is referred to as the anode (or cathode).

双方向スイッチ部Q7は二つのスイッチ素子を含み、それらのスイッチ素子は好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。二つのスイッチ素子はそれぞれボディダイオードを並列に含むので、極性を持つ。二つのスイッチ素子のアノードは互いに接続され、それらのオン/オフ状態は常に等しく制御される。   The bidirectional switch part Q7 includes two switch elements, which are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used. Each of the two switch elements has a polarity because it includes a body diode in parallel. The anodes of the two switch elements are connected to each other and their on / off states are always controlled equally.

ランプ波形発生部QR1、QR2は好ましくはNチャネルMOSFET(NMOS)を含む。各NMOSは更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。初期化期間中、ランプ波形発生部QR1、QR2には大電流が流れる(図5参照)。従って、ランプ波形発生部QR1、QR2の小型化と導通損失の低減との両立にはワイドバンドギャップ半導体スイッチ素子の利用が極めて有効である。各NMOSのゲートとドレインとはコンデンサで接続される。ランプ波形発生部QR1、QR2がオンするとき、そのコンデンサの充電に伴い、両端電圧が実質的に一定の速度で零まで変化する。各NMOSはボディダイオードを並列に含むので、ランプ波形発生部QR1、QR2はそれぞれ極性を持つ。   Ramp waveform generators QR1 and QR2 preferably include N-channel MOSFETs (NMOS). Each NMOS is more preferably a wide bandgap semiconductor switch element. During the initialization period, a large current flows through the ramp waveform generators QR1 and QR2 (see FIG. 5). Therefore, the use of a wide bandgap semiconductor switch element is extremely effective in achieving both reduction in the size of the ramp waveform generators QR1 and QR2 and reduction in conduction loss. The gate and drain of each NMOS are connected by a capacitor. When the ramp waveform generators QR1 and QR2 are turned on, the voltage at both ends changes to zero at a substantially constant speed as the capacitors are charged. Since each NMOS includes a body diode in parallel, each of the ramp waveform generators QR1 and QR2 has a polarity.

第一の定電圧源E1の負極は接地され、正極はハイサイドスイッチ素子Q5のカソードに接続される。ハイサイドスイッチ素子Q5のアノードはローサイドスイッチ素子Q6のカソードに接続される。ローサイドスイッチ素子Q6のアノードは接地される。
ハイサイドスイッチ素子Q5とローサイドスイッチ素子Q6との接続点J3は、第一の分離スイッチ素子QS1のアノードに接続される。第一の分離スイッチ素子QS1のカソードは第二の分離スイッチ素子QS2のカソードに接続される。第二の分離スイッチ素子QS2のアノードはローサイド走査スイッチ素子Q9のアノードに(第二の分離スイッチ部QS4を通して、又は直接)接続される。
The negative electrode of the first constant voltage source E1 is grounded, and the positive electrode is connected to the cathode of the high side switch element Q5. The anode of the high side switch element Q5 is connected to the cathode of the low side switch element Q6. The anode of the low side switch element Q6 is grounded.
A connection point J3 between the high-side switch element Q5 and the low-side switch element Q6 is connected to the anode of the first separation switch element QS1. The cathode of the first separation switch element QS1 is connected to the cathode of the second separation switch element QS2. The anode of the second separation switch element QS2 is connected to the anode of the low-side scan switch element Q9 (through the second separation switch section QS4 or directly).

第二の定電圧源E2の負極は第一の分離スイッチ素子QS1のアノードに接続され、正極は阻止ダイオードDのアノードに接続される。阻止ダイオードDのカソードはハイサイドランプ波形発生部QR1のカソードに接続される。ハイサイドランプ波形発生部QR1のアノードは第一の分離スイッチ素子QS1のカソードに接続される。
第三の定電圧源E3の負極は接地され、正極は双方向スイッチ部Q7を通して第一の分離スイッチ素子QS1のアノードに接続される。
The negative electrode of the second constant voltage source E2 is connected to the anode of the first separation switch element QS1, and the positive electrode is connected to the anode of the blocking diode D. The cathode of the blocking diode D is connected to the cathode of the high side ramp waveform generator QR1. The anode of the high side ramp waveform generator QR1 is connected to the cathode of the first separation switch element QS1.
The negative electrode of the third constant voltage source E3 is grounded, and the positive electrode is connected to the anode of the first separation switch element QS1 through the bidirectional switch part Q7.

第四の定電圧源E4の正極は接地され、負極はローサイドランプ波形発生部QR2のアノードとバイパススイッチ素子QBのアノードとに接続される。ローサイドランプ波形発生部QR2のカソードとバイパススイッチ素子QBのカソードとは第二の分離スイッチ素子QS2のアノードに接続される。   The positive electrode of the fourth constant voltage source E4 is grounded, and the negative electrode is connected to the anode of the low side ramp waveform generator QR2 and the anode of the bypass switch element QB. The cathode of the low-side ramp waveform generator QR2 and the cathode of the bypass switch element QB are connected to the anode of the second separation switch element QS2.

第五の定電圧源E5の負極は第二の分離スイッチ素子QS2のアノードに接続され、正極はハイサイド補助スイッチ素子Q10のカソードに接続される。ハイサイド補助スイッチ素子Q10のアノードはハイサイド走査スイッチ素子Q8のカソードとローサイド補助スイッチ素子Q11のカソードとに接続される。ローサイド補助スイッチ素子Q11のアノードはローサイド走査スイッチ素子Q9のアノードに接続される。
ハイサイド走査スイッチ素子Q8のアノードはローサイド走査スイッチ素子Q9のカソードに接続される。それらの接続点J4は出力端子3Bを通してPDP20の走査電極の一つYに接続される(図2参照)。ここで、二つの走査スイッチ素子Q8、Q9の直列接続は実際には複数の走査電極Y1、Y2、…(図1参照)と同数だけ設けられ、走査電極Y1、Y2、…のそれぞれに一つずつ接続される。
The negative electrode of the fifth constant voltage source E5 is connected to the anode of the second separation switch element QS2, and the positive electrode is connected to the cathode of the high side auxiliary switch element Q10. The anode of the high side auxiliary switch element Q10 is connected to the cathode of the high side scan switch element Q8 and the cathode of the low side auxiliary switch element Q11. The anode of the low side auxiliary switch element Q11 is connected to the anode of the low side scan switch element Q9.
The anode of the high side scan switch element Q8 is connected to the cathode of the low side scan switch element Q9. These connection points J4 are connected to one of the scanning electrodes Y of the PDP 20 through the output terminal 3B (see FIG. 2). Here, the series connection of the two scanning switch elements Q8 and Q9 is actually provided in the same number as the plurality of scanning electrodes Y1, Y2,... Connected one by one.

二つの補助スイッチ素子Q10、Q11の設置は二つの走査スイッチ素子Q8、Q9に対する過電圧の防止を目的とする。それにより、二つの走査スイッチ素子Q8、Q9の誤動作が回避される。その誤動作のおそれが少ないとき、補助スイッチ素子Q10、Q11は設置されなくても良い。その場合、第五の定電圧源E5の正極とハイサイド走査スイッチ素子Q8のカソードとが短絡され、ハイサイド走査スイッチ素子Q8のカソードとローサイド走査スイッチ素子Q9のアノードとが分離される。   The installation of the two auxiliary switch elements Q10 and Q11 aims to prevent overvoltage with respect to the two scan switch elements Q8 and Q9. Thereby, malfunction of the two scanning switch elements Q8 and Q9 is avoided. When there is little risk of malfunction, the auxiliary switch elements Q10 and Q11 need not be installed. In this case, the positive electrode of the fifth constant voltage source E5 and the cathode of the high side scan switch element Q8 are short-circuited, and the cathode of the high side scan switch element Q8 and the anode of the low side scan switch element Q9 are separated.

第一の態様によるトランス2の二次巻線2bと初期化/走査パルス発生部3との間の接続では、初期化/走査パルス発生部3が二つの分離スイッチ部QS3、QS4を含む(図3参照)。
第一の分離スイッチ部QS3は初期化/走査パルス発生部3の入力端子3Aとローサイド走査スイッチ素子Q9のアノードとの間に挿入される。
第二の分離スイッチ部QS4は第二の分離スイッチ素子QS2のアノードとローサイド走査スイッチ素子Q9のアノードとの間に挿入される。
二つの分離スイッチ部QS3、QS4はいずれも双方向スイッチであり、スイッチ素子を二つずつ含む。それらのスイッチ素子は好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。二つのスイッチ素子はそれぞれボディダイオードを並列に含むので、極性を持つ。二つのスイッチ素子のアノードは互いに接続され、それらのオン/オフ状態は常に等しく制御される。
第一の態様では更に好ましくは、第二の分離スイッチ素子QS2、ハイサイド補助スイッチ素子Q10、第一の分離スイッチ部QS3に含まれる入力端子3A側のスイッチ素子、及び第二の分離スイッチ部QS4に含まれるローサイド走査スイッチ素子Q9側のスイッチ素子がワイドバンドギャップ半導体スイッチ素子である。これらのスイッチ素子には特に高耐圧でかつ低オン抵抗であることが強く要求されるからである。
In the connection between the secondary winding 2b of the transformer 2 and the initialization / scanning pulse generation unit 3 according to the first embodiment, the initialization / scanning pulse generation unit 3 includes two separation switch units QS3 and QS4 (see FIG. 3).
The first separation switch unit QS3 is inserted between the input terminal 3A of the initialization / scanning pulse generation unit 3 and the anode of the low-side scanning switch element Q9.
The second separation switch unit QS4 is inserted between the anode of the second separation switch element QS2 and the anode of the low side scan switch element Q9.
The two separation switch sections QS3 and QS4 are both bidirectional switches and include two switch elements. These switch elements are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used. Each of the two switch elements has a polarity because it includes a body diode in parallel. The anodes of the two switch elements are connected to each other and their on / off states are always controlled equally.
In the first aspect, more preferably, the second separation switch element QS2, the high-side auxiliary switch element Q10, the switch element on the input terminal 3A side included in the first separation switch part QS3, and the second separation switch part QS4 The switch element on the low-side scanning switch element Q9 side included in the is a wide band gap semiconductor switch element. This is because these switch elements are particularly required to have a high breakdown voltage and a low on-resistance.

第二の態様によるトランス2の二次巻線2bと初期化/走査パルス発生部3との接続では、初期化/走査パルス発生部3が第三の分離スイッチ素子QS5を含む(図4参照)。
第三の分離スイッチ素子QS5は好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。このスイッチ素子はボディダイオードを並列に含むので、極性を持つ。
第三の分離スイッチ素子QS5のアノードが初期化/走査パルス発生部3の入力端子3Aに接続され、カソードが二つのスイッチ素子Q5、Q6の接続点J3に接続される。
In the connection between the secondary winding 2b of the transformer 2 and the initialization / scanning pulse generator 3 according to the second mode, the initialization / scanning pulse generator 3 includes a third separation switch element QS5 (see FIG. 4). .
The third isolation switch element QS5 is preferably a MOSFET. In addition, an IGBT or a bipolar transistor may be used. Since this switch element includes a body diode in parallel, it has polarity.
The anode of the third separation switch element QS5 is connected to the input terminal 3A of the initialization / scanning pulse generator 3, and the cathode is connected to the connection point J3 of the two switch elements Q5 and Q6.

図5は、初期化期間、アドレス期間、及び放電維持期間での、PDP20の走査電極Yの電位、並びに初期化/走査パルス発生部3に含まれるスイッチ部Q5、Q6、Q7、Q8、Q9、Q10、Q11、QR1、QR2、QB、QS1、QS2、QS3、QS4、QS5、及び放電維持パルス発生部1に含まれる主スイッチ素子Q1〜Q4のオン期間を示す波形図である。図5では、各スイッチ部のオン期間が斜線部で示される。   FIG. 5 shows the potential of the scan electrode Y of the PDP 20 in the initialization period, the address period, and the discharge sustain period, and the switch parts Q5, Q6, Q7, Q8, Q9 included in the initialization / scanning pulse generation part 3. FIG. 6 is a waveform diagram showing ON periods of main switch elements Q1 to Q4 included in Q10, Q11, QR1, QR2, QB, QS1, QS2, QS3, QS4, QS5, and discharge sustaining pulse generator 1. In FIG. 5, the ON period of each switch part is indicated by a hatched part.

初期化期間中、第一の態様では、第一の分離スイッチ部QS3がオフ状態を維持し、第二の分離スイッチ部QS4がオン状態を維持する。第二の態様では、第三の分離スイッチ素子QS5がオフ状態を維持する。それによりトランス2の二次巻線2bが走査電極Yから分離され、初期化/走査パルス発生部3が走査電極Yに接続される。
そのとき、走査電極Yの電位が初期化パルス電圧の印加により変化する。その電位変化は次の五つのモードI〜Vに分けられる。
During the initialization period, in the first mode, the first separation switch unit QS3 maintains the off state, and the second separation switch unit QS4 maintains the on state. In the second embodiment, the third separation switch element QS5 maintains the off state. As a result, the secondary winding 2b of the transformer 2 is separated from the scan electrode Y, and the initialization / scan pulse generator 3 is connected to the scan electrode Y.
At that time, the potential of the scan electrode Y changes due to the application of the initialization pulse voltage. The potential change is divided into the following five modes I to V.

<モードI>
ローサイドスイッチ素子Q6、ローサイド走査スイッチ素子Q9、ローサイド補助スイッチ素子Q11、二つの分離スイッチ素子QS1、QS2、及び第二の分離スイッチ部QS4がオン状態を維持する(残りのスイッチ素子はオフ状態を維持する)。それにより、走査電極Yは接地電位(≒0)に維持される。
<モードII>
ローサイドスイッチ素子Q6がオフし、ハイサイドスイッチ素子Q5がオンする(残りのスイッチ素子の状態はそのまま維持される)。それにより、走査電極Yの電位が接地電位(≒0)から第一の定電圧源E1の電圧V1だけ上昇する。
<Mode I>
The low-side switch element Q6, the low-side scan switch element Q9, the low-side auxiliary switch element Q11, the two separation switch elements QS1 and QS2, and the second separation switch section QS4 are kept on (the remaining switch elements are kept off) To do). As a result, the scan electrode Y is maintained at the ground potential (≈0).
<Mode II>
The low side switch element Q6 is turned off and the high side switch element Q5 is turned on (the state of the remaining switch elements is maintained as it is). As a result, the potential of the scan electrode Y rises from the ground potential (≈0) by the voltage V1 of the first constant voltage source E1.

<モードIII>
第一の分離スイッチ素子QS1がオフし、ハイサイドランプ波形発生部QR1がオンする(残りのスイッチ素子の状態はそのまま維持される)。それにより、走査電極Yの電位がモードIIでの電位V1から第二の定電圧源E2の電圧V2だけ、一定速度で上昇する。
こうして、PDP20の全ての放電セルでは一様に、印加電圧が初期化パルス電圧の上限V1+V2まで比較的緩やかに上昇する。それにより、PDP20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
<Mode III>
The first separation switch element QS1 is turned off, and the high side ramp waveform generator QR1 is turned on (the state of the remaining switch elements is maintained as it is). As a result, the potential of the scan electrode Y rises from the potential V1 in mode II by the voltage V2 of the second constant voltage source E2 at a constant speed.
In this way, the applied voltage uniformly increases in all discharge cells of the PDP 20 to the upper limit V1 + V2 of the initialization pulse voltage relatively slowly. Thereby, uniform wall charges are accumulated in all the discharge cells of the PDP 20. At that time, since the increasing rate of the applied voltage is small, the light emission of the discharge cell is suppressed to be weak.

<モードIV>
ハイサイドスイッチ素子Q5がオフし、双方向スイッチ部Q7と第一の分離スイッチ素子QS1とがオンする(残りのスイッチ素子の状態はそのまま維持される)。それにより、走査電極Yの電位が放電維持パルス電圧の上限V1+V2から、接地電位より第三の定電圧源E3の電圧V3だけ高い電位まで急落する。
<モードV>
双方向スイッチ部Q7と第二の分離スイッチ素子QS2とがオフし、ローサイドランプ波形発生部QR2がオンする(残りのスイッチ素子の状態はそのまま維持される)。それにより、走査電極Yの電位がモードIVでの電位V3から、接地電位より第四の定電圧源E4の電圧V4だけ低い電位−V4まで、一定速度で降下する。
こうして、PDP20の全ての放電セルに対して一様に、モードII〜IVでの印加電圧とは逆極性の電圧が印加される。特にその印加電圧は比較的緩やかに降下する。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
<Mode IV>
The high-side switch element Q5 is turned off, and the bidirectional switch unit Q7 and the first separation switch element QS1 are turned on (the state of the remaining switch elements is maintained as it is). As a result, the potential of the scan electrode Y suddenly drops from the upper limit V1 + V2 of the sustaining voltage pulse to a potential that is higher than the ground potential by the voltage V3 of the third constant voltage source E3.
<Mode V>
The bidirectional switch part Q7 and the second separation switch element QS2 are turned off, and the low-side ramp waveform generating part QR2 is turned on (the state of the remaining switch elements is maintained as it is). As a result, the potential of the scan electrode Y drops from the potential V3 in mode IV to the potential −V4 that is lower than the ground potential by the voltage V4 of the fourth constant voltage source E4 at a constant speed.
In this way, a voltage having a polarity opposite to that applied in modes II to IV is uniformly applied to all discharge cells of PDP 20. In particular, the applied voltage drops relatively slowly. Thereby, wall charges are uniformly removed and uniformed in all the discharge cells. At that time, since the rate of drop of the applied voltage is small, the light emission of the discharge cell is suppressed to be weak.

アドレス期間中、第一の態様では、第一の分離スイッチ部QS3がオフ状態を維持し、第二の分離スイッチ部QS4がオン状態を維持する。第二の態様では、第三の分離スイッチ素子QS5がオフ状態を維持する。それにより、トランス2の二次巻線2bが走査電極Yから分離される。
更に、バイパススイッチ素子QBがオン状態を維持する。従って、ローサイド走査スイッチ素子Q9のアノードが、接地電位から第四の定電圧源E4の電圧V4だけ低い電位−V4(以下、走査パルス電圧の下限という)に維持される。
一方、ハイサイド補助スイッチ素子Q10がオン状態を維持し、ローサイド補助スイッチ素子Q11がオフ状態を維持する。それにより、ハイサイド走査スイッチ素子Q8のカソードが、走査パルス電圧の下限−V4より第五の定電圧源E5の電圧V5だけ高い電位−V4+V5(以下、走査パルス電圧の上限という)に維持される。
During the address period, in the first mode, the first separation switch unit QS3 maintains the off state, and the second separation switch unit QS4 maintains the on state. In the second embodiment, the third separation switch element QS5 maintains the off state. As a result, the secondary winding 2b of the transformer 2 is separated from the scan electrode Y.
Further, the bypass switch element QB is kept on. Accordingly, the anode of the low-side scan switch element Q9 is maintained at a potential −V4 (hereinafter referred to as the lower limit of the scan pulse voltage) that is lower than the ground potential by the voltage V4 of the fourth constant voltage source E4.
On the other hand, the high side auxiliary switch element Q10 maintains the on state, and the low side auxiliary switch element Q11 maintains the off state. As a result, the cathode of the high-side scan switch element Q8 is maintained at a potential −V4 + V5 (hereinafter referred to as the upper limit of the scan pulse voltage) that is higher than the lower limit −V4 of the scan pulse voltage by the voltage V5 of the fifth constant voltage source E5. .

アドレス期間の開始時、全ての走査電極Y1、Y2、Y3、…(図1参照)について、ハイサイド走査スイッチ素子Q8がオン状態を維持し、ローサイド走査スイッチ素子Q9がオフ状態を維持する。それにより、全ての走査電極Yの電位が一様に走査パルス電圧の上限−V4+V5に維持される。   At the start of the address period, for all the scan electrodes Y1, Y2, Y3,... (See FIG. 1), the high side scan switch element Q8 is kept on and the low side scan switch element Q9 is kept off. Accordingly, the potentials of all the scan electrodes Y are uniformly maintained at the upper limit −V4 + V5 of the scan pulse voltage.

初期化/走査パルス発生部3は続いて、走査電極Y1、Y2、Y3、…のそれぞれの電位を順次、次のように変化させる(図5に示される走査パルス電圧SP参照)。
走査電極の一つYが選択されるとき、その走査電極Yに接続されるハイサイド走査スイッチ素子Q8がオフし、ローサイド走査スイッチ素子Q9がオンする。それにより、その走査電極Yの電位が走査パルス電圧の下限−V4まで降下する。
所定時間の経過後、その走査電極Yに接続されるローサイド走査スイッチ素子Q9がオフし、ハイサイド走査スイッチ素子Q8がオンする。それにより、その走査電極Yの電位が走査パルス電圧の上限−V4+V5に戻る。
走査電極Y1、Y2、Y3、…のそれぞれに接続される走査スイッチ素子対Q8、Q9が順次、同様なスイッチング動作を行う。こうして、走査パルス電圧SPが走査電極Y1、Y2、Y3、…のそれぞれに対して順次、印加される。
Subsequently, the initialization / scanning pulse generating unit 3 sequentially changes the potentials of the scanning electrodes Y1, Y2, Y3,... As follows (see the scanning pulse voltage SP shown in FIG. 5).
When one of the scan electrodes Y is selected, the high side scan switch element Q8 connected to the scan electrode Y is turned off and the low side scan switch element Q9 is turned on. As a result, the potential of the scan electrode Y drops to the lower limit −V4 of the scan pulse voltage.
After a predetermined time has elapsed, the low side scan switch element Q9 connected to the scan electrode Y is turned off, and the high side scan switch element Q8 is turned on. As a result, the potential of the scan electrode Y returns to the upper limit −V4 + V5 of the scan pulse voltage.
The scan switch element pairs Q8 and Q9 connected to the scan electrodes Y1, Y2, Y3,... Sequentially perform the same switching operation. Thus, the scan pulse voltage SP is sequentially applied to each of the scan electrodes Y1, Y2, Y3,.

走査パルス電圧が走査電極の一つに印加されると同時に、信号パルス電圧がアドレス電極の一つに印加される。そのとき、その走査電極とアドレス電極との間の電圧は他の電極間の電圧より高い。従って、その走査電極とアドレス電極との間の交差点に位置する放電セルでは放電が生じ、その表面に新たな壁電荷が蓄積される。   At the same time as the scan pulse voltage is applied to one of the scan electrodes, a signal pulse voltage is applied to one of the address electrodes. At that time, the voltage between the scan electrode and the address electrode is higher than the voltage between the other electrodes. Therefore, discharge occurs in the discharge cell located at the intersection between the scan electrode and the address electrode, and new wall charges are accumulated on the surface.

放電維持期間中、第一の態様では、第一の分離スイッチ部QS3がオン状態を維持し、第二の分離スイッチ部QS4がオフ状態を維持する。第二の態様では、第一、第二、及び第三の分離スイッチ素子QS1、QS2、QS5がオン状態を維持する。更に、初期化/走査パルス発生部3では、ローサイド走査スイッチ素子Q9とローサイド補助スイッチ素子Q11とがオン状態を維持し、残りのスイッチ素子はオフ状態を維持する。それにより、トランス2の二次巻線2bが走査電極Yに接続される。一方、初期化/走査パルス発生部3は実質上停止する。   During the discharge maintaining period, in the first mode, the first separation switch unit QS3 maintains the on state, and the second separation switch unit QS4 maintains the off state. In the second embodiment, the first, second, and third separation switch elements QS1, QS2, and QS5 maintain the on state. Further, in the initialization / scanning pulse generation unit 3, the low-side scan switch element Q9 and the low-side auxiliary switch element Q11 are kept on, and the remaining switch elements are kept off. Thereby, the secondary winding 2b of the transformer 2 is connected to the scan electrode Y. On the other hand, the initialization / scanning pulse generation unit 3 substantially stops.

放電維持期間では、放電維持パルス発生部1が放電維持パルス電圧Vpを、走査電極Yと維持電極Xとの間に次のように印加する(図2参照)。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。
放電維持期間の開始時、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオンする。それにより、トランス2の一次巻線2aに対して一次パルス電圧VFが印加され、トランス2の二次巻線2bには二次パルス電圧が誘起される。そのとき、インダクタLとパネル容量Cpとが共振する。従って、走査電極Yの電位、すなわち放電維持パルス電圧Vpが上昇する。
In the discharge sustain period, the discharge sustain pulse generator 1 applies the discharge sustain pulse voltage Vp between the scan electrode Y and the sustain electrode X as follows (see FIG. 2). At that time, since discharge is maintained in the discharge cells in which wall charges are accumulated during the address period, light emission occurs.
At the start of the discharge sustain period, the first high-side main switch element Q1 and the second low-side main switch element Q4 are turned on. Thereby, the primary pulse voltage VF is applied to the primary winding 2a of the transformer 2, and a secondary pulse voltage is induced in the secondary winding 2b of the transformer 2. At that time, the inductor L and the panel capacitance Cp resonate. Accordingly, the potential of the scan electrode Y, that is, the sustaining voltage pulse Vp increases.

放電維持パルス電圧のパルス幅に相当する所定時間が経過するまで、制御部30は第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオン状態に維持し、他の主スイッチ素子Q2、Q3をオフ状態に維持する。そのとき、放電維持パルス電圧Vpが正のピーク値に維持される(図5参照)。そのピーク値は、放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
PDP20の放電セルで放電が維持されるとき、放電電流を維持するための電力が入力端子1Tを通して放電セルに供給される。
一方、インダクタLの両端電圧Vpが一定値に維持されるので、インダクタLを流れる電流ILは図2に示される矢印の向きに、直線的に増加する。
Until a predetermined time corresponding to the pulse width of the sustaining voltage pulse has elapsed, the control unit 30 maintains the first high-side main switch element Q1 and the second low-side main switch element Q4 in the on state, The switch elements Q2 and Q3 are maintained in the off state. At that time, the sustaining voltage pulse Vp is maintained at a positive peak value (see FIG. 5). The peak value is determined by the potential Vs of the input terminal 1T of the sustaining pulse generator 1 and the winding ratio of the transformer 2.
When the discharge is maintained in the discharge cell of the PDP 20, electric power for maintaining the discharge current is supplied to the discharge cell through the input terminal 1T.
On the other hand, since the voltage Vp across the inductor L is maintained at a constant value, the current IL flowing through the inductor L increases linearly in the direction of the arrow shown in FIG.

上記の所定時間が経過するとき、制御部30は第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる(図5参照)。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させ、更に逆の極性で充電する。それに伴い、放電維持パルス電圧Vpが速やかに降下し、その極性が正から負へと速やかに変わる(図5参照)。
When the predetermined time elapses, the control unit 30 turns off the first high-side main switch element Q1 and the second low-side main switch element Q4 (see FIG. 5). At that time, resonance occurs between the inductor L and the panel capacitance Cp.
At the start of the resonance, the current IL flowing through the inductor L quickly discharges the panel capacitance Cp and further charges with the opposite polarity. Along with this, the sustaining voltage pulse Vp quickly decreases, and its polarity quickly changes from positive to negative (see FIG. 5).

放電維持パルス電圧Vpが負のピーク値に達するとき、制御部30は第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。そのとき、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とのそれぞれでは両端電圧が実質的に零に等しいので、スイッチング損失が生じない。そのスイッチングにより、放電維持パルス電圧Vpが負のピーク値に維持される。
PDP20の放電セルで放電が維持されるとき、放電電流を維持するための電力が入力端子1Tを通して放電セルに供給される。
一方、インダクタLの両端電圧Vpが一定値に維持されるので、インダクタLを流れる電流ILは図2に示される矢印とは逆向きに、直線的に増加する。
When the sustaining voltage pulse Vp reaches a negative peak value, the control unit 30 turns on the first low-side main switch element Q2 and the second high-side main switch element Q3. At that time, since the voltage across the first low-side main switch element Q2 and the second high-side main switch element Q3 is substantially equal to zero, no switching loss occurs. By the switching, the sustaining voltage pulse Vp is maintained at a negative peak value.
When the discharge is maintained in the discharge cell of the PDP 20, electric power for maintaining the discharge current is supplied to the discharge cell through the input terminal 1T.
On the other hand, since the voltage Vp across the inductor L is maintained at a constant value, the current IL flowing through the inductor L increases linearly in the direction opposite to the arrow shown in FIG.

その状態が上記の所定時間、維持されるとき、制御部30は第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオフさせる。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させ、更に逆の極性で充電する。それに伴い、放電維持パルス電圧Vpが速やかに上昇し、その極性が負から正へと速やかに変わる。
When this state is maintained for the predetermined time, the control unit 30 turns off the first low-side main switch element Q2 and the second high-side main switch element Q3. At that time, resonance occurs between the inductor L and the panel capacitance Cp.
At the start of the resonance, the current IL flowing through the inductor L quickly discharges the panel capacitance Cp and further charges with the opposite polarity. Along with this, the sustaining voltage pulse Vp rises rapidly, and its polarity quickly changes from negative to positive.

放電維持期間中、制御部30は主スイッチ素子Q1〜Q4に対する上記のオンオフ制御を反復する。それにより、放電維持パルス電圧Vpの極性が上記のような反転を繰り返す。
特に放電維持パルス電圧Vpの立ち上がり期間/立ち下がり期間では上記の通り、インダクタLがパネル容量Cpと共振する。その共振は放電維持パルス電圧Vpの極性を速やかに、かつ滑らかに反転させる。そのとき、電力はほとんど消費されずに、インダクタLとパネル容量Cpとの間で交換される。すなわち、共振期間中、主スイッチ素子Q1〜Q4、PDP20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗(図示せず)により消費される電力が抑えられる。こうして、放電維持期間ではパネル容量Cpの充放電に起因する無効電力が低減する。
During the discharge sustain period, the control unit 30 repeats the above-described on / off control for the main switch elements Q1 to Q4. As a result, the polarity of the sustaining voltage pulse Vp is repeatedly inverted as described above.
In particular, during the rising / falling period of the sustaining voltage pulse Vp, the inductor L resonates with the panel capacitance Cp as described above. The resonance inverts the polarity of the sustaining voltage pulse Vp quickly and smoothly. At that time, almost no power is consumed, and is exchanged between the inductor L and the panel capacitance Cp. That is, during the resonance period, the power consumed by the main switch elements Q1 to Q4, the sustain electrodes X and the scan electrodes Y of the PDP 20, and the resistances (not shown) of the lead wires are suppressed. Thus, the reactive power due to charging / discharging of the panel capacitance Cp is reduced during the discharge sustain period.

放電維持期間の終了時、制御部30は最後の放電維持パルス電圧Vp(例えば負パルス)の立ち下がり時点で一旦、それまでオン状態にあった二つの主スイッチ素子(例えば第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3)をオフさせる。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させる。それに伴い、走査電極Yの電位(放電維持パルス電圧Vp)が速やかに上昇する。
放電維持パルス電圧Vpが正のピーク値に達するとき、制御部30は第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオンさせる(図5に示される区間VI参照)。そのときインダクタLを流れる電流ILにより、トランス2の一次巻線2aには入力端子1Tへの回生電流が流れる。
インダクタLを流れる電流ILが実質的に零まで減衰する直前、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオフさせる。それにより、インダクタLに残るエネルギーが全て、PFCコンバータ40に回生する。
放電維持期間直後の回生期間、すなわち走査電極Yの電位が高く維持される期間VIでの印加電圧は好ましくは、次の初期化期間での初期化パルス電圧の一部として利用される。
こうして、放電維持期間終了時、インダクタLに残存するエネルギーの散逸が回避される。従って、放電維持パルス電圧の印加に関する効率が向上する。
At the end of the discharge sustain period, the control unit 30 detects two main switch elements (for example, the first low-side main switch) that have been in the ON state until the end of the last discharge sustain pulse voltage Vp (for example, negative pulse). The element Q2 and the second high-side main switch element Q3) are turned off. At that time, resonance occurs between the inductor L and the panel capacitance Cp.
At the start of the resonance, the current IL flowing through the inductor L quickly discharges the panel capacitance Cp. Along with this, the potential of the scan electrode Y (discharge sustaining pulse voltage Vp) rises rapidly.
When the sustaining voltage pulse Vp reaches a positive peak value, the control unit 30 turns on the first high-side main switch element Q1 and the second low-side main switch element Q4 (see section VI shown in FIG. 5). . At this time, a regenerative current to the input terminal 1T flows through the primary winding 2a of the transformer 2 due to the current IL flowing through the inductor L.
Immediately before the current IL flowing through the inductor L is attenuated to substantially zero, the control unit 30 turns off the first high-side switch element Q1 and the second low-side switch element Q4. Thereby, all the energy remaining in the inductor L is regenerated in the PFC converter 40.
The applied voltage in the regeneration period immediately after the discharge maintaining period, that is, the period VI in which the potential of the scan electrode Y is maintained high is preferably used as part of the initialization pulse voltage in the next initialization period.
Thus, dissipation of energy remaining in the inductor L at the end of the discharge sustain period is avoided. Therefore, the efficiency related to the application of the sustaining voltage pulse is improved.

制御部30は上記とは別に、放電維持期間の終了時、第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とを共にオフ状態に維持しても良い。そのオフ期間では放電電流が遮断されるので、PDP20の放電セルには新たな壁電荷が蓄積されない。従って、次の初期化期間への移行がスムーズである。好ましくは、そのオフ期間での電圧変化が、次の初期化期間での初期化パルス電圧の一部として利用される。   Apart from the above, the controller 30 may maintain both the first high-side switch element Q1 and the second low-side switch element Q4 in the off state at the end of the discharge sustain period. Since the discharge current is cut off during the off period, no new wall charges are accumulated in the discharge cells of the PDP 20. Therefore, the transition to the next initialization period is smooth. Preferably, the voltage change in the off period is used as a part of the initialization pulse voltage in the next initialization period.

本発明の実施形態1によるPDP駆動装置10は上記の通り、放電維持パルス発生部1の出力側にトランス2を有する。トランス2は、放電維持パルス電圧Vpのレベルを適切に調節し、PDP20の維持電極Xと走査電極Yとの間に印加する。従って、PDP駆動装置10はDC−DCコンバータを、放電維持パルス発生部1の入力側には含まなくても良い。それにより、PDP駆動装置10は部品点数が少なく、かつ実装面積が小さい。
更に、DC−DCコンバータによる電力損失が除去されるので、消費電力が低い。
その上、PFCコンバータ40から送出される高電圧Vsが放電維持パルス発生部1に対して直接印加される。そのとき、放電維持パルス発生部1内の電流は小さい。それ故、回路素子の電流容量が小さくても良い。その結果、放電維持パルス発生部1は小型化が容易である。
トランス2は更に一次側の高電圧部(図1に示される破線で囲まれる部分)と二次側のPDP20との間を絶縁する。それによりPDP駆動装置10は安全性を十分に確保する。
As described above, the PDP driving apparatus 10 according to the first embodiment of the present invention has the transformer 2 on the output side of the sustaining pulse generator 1. The transformer 2 appropriately adjusts the level of the sustaining voltage pulse Vp and applies it between the sustaining electrode X and the scanning electrode Y of the PDP 20. Therefore, the PDP driving device 10 does not have to include a DC-DC converter on the input side of the sustaining pulse generating unit 1. As a result, the PDP driving device 10 has a small number of components and a small mounting area.
Furthermore, since power loss due to the DC-DC converter is eliminated, power consumption is low.
In addition, the high voltage Vs sent from the PFC converter 40 is directly applied to the sustaining pulse generator 1. At that time, the current in the sustaining pulse generator 1 is small. Therefore, the current capacity of the circuit element may be small. As a result, the sustaining pulse generator 1 can be easily downsized.
The transformer 2 further insulates between the high voltage portion on the primary side (the portion surrounded by the broken line shown in FIG. 1) and the PDP 20 on the secondary side. Thereby, the PDP driving device 10 sufficiently secures safety.

本発明の実施形態1によるPDP駆動装置10では、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、インダクタL(トランス2の励磁インダクタンス又は補助インダクタ)がPDP20のパネル容量Cpと上記のように共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部1の回路素子、PDP20の維持電極と走査電極、及びリード線のそれぞれの抵抗により消費される電力が抑えられる。こうして、PDP20のパネル容量Cpの充放電に起因する無効電力が低減する。
更に、インダクタLはトランス2の二次巻線2bと並列に接続されるので、上記の共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに限られる。従って、上記の共振がPDP20の画像に対して悪影響を及ぼさない。その上、PDP20の発光時には上記の共振に伴うリンギングが考慮されなくても良いので、PDP駆動装置10の回路素子の耐圧が低くても良い。
以上の結果、本発明の実施形態1によるPDP駆動装置10では、放電維持パルス発生部1が電力回収部を含まなくても良い。それにより、PDP駆動装置10は更に部品点数が少なく、かつ実装面積が小さい。
In the PDP driving apparatus 10 according to the first embodiment of the present invention, the inductor L (the exciting inductance of the transformer 2 or the auxiliary inductor) is set to the panel capacitance Cp of the PDP 20 as described above during the rising period and the falling period of the sustaining voltage pulse Vp. Resonates. The resonance inverts the polarity of the voltage Vp across the panel capacitance Cp with almost no power consumption. That is, during the resonance period, the power consumed by the circuit elements of the discharge sustain pulse generator 1, the sustain electrodes and the scan electrodes of the PDP 20, and the resistances of the lead wires is suppressed. Thus, the reactive power due to charging / discharging of the panel capacitance Cp of the PDP 20 is reduced.
Furthermore, since the inductor L is connected in parallel with the secondary winding 2b of the transformer 2, the above-described resonance period is limited to the rising period and the falling period of the sustaining voltage pulse Vp. Therefore, the above resonance does not adversely affect the image of the PDP 20. In addition, since the ringing associated with the resonance does not have to be taken into consideration when the PDP 20 emits light, the withstand voltage of the circuit elements of the PDP driving device 10 may be low.
As a result, in the PDP driving apparatus 10 according to Embodiment 1 of the present invention, the sustaining pulse generation unit 1 does not have to include the power recovery unit. As a result, the PDP driving device 10 has a smaller number of parts and a smaller mounting area.

インダクタLとしてトランス2の励磁インダクタンスが利用されるとき、電力回収の手段としては専用の部品が不要である。従って、PDP駆動装置10は更に部品点数が少なく、かつ実装面積が小さい。
インダクタLとして補助インダクタが利用され、かつそのインダクタンスがトランス2の励磁インダクタンスより十分に小さく設定されるとき、共振電流は主に補助インダクタを流れ、トランス2にはほとんど流れない。従って、トランス2の銅損が低減するので、PDP駆動装置10は消費電力が低い。
When the exciting inductance of the transformer 2 is used as the inductor L, a dedicated component is not necessary as a means for collecting power. Therefore, the PDP driving device 10 has a smaller number of parts and a small mounting area.
When an auxiliary inductor is used as the inductor L and its inductance is set to be sufficiently smaller than the exciting inductance of the transformer 2, the resonance current mainly flows through the auxiliary inductor and hardly flows through the transformer 2. Therefore, since the copper loss of the transformer 2 is reduced, the PDP driving device 10 has low power consumption.

インダクタL(トランス2の励磁インダクタンス又は補助インダクタ)がPDP20のパネル容量Cpと共振し始めるとき、インダクタLには電流が既に流れている。それ故、放電維持パルス電圧Vpの立ち上がり/立ち下がりが速い。すなわち、放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とが短縮される。その結果、放電維持期間が短縮されるので、一フィールド当たりのサブフィールドの数が容易に増える。
こうして、本発明の実施形態1によるプラズマディスプレイは、PDP20の階調の更なる精細化、すなわち更なる高画質化が容易である。
When the inductor L (excitation inductance or auxiliary inductor of the transformer 2) starts to resonate with the panel capacitance Cp of the PDP 20, a current is already flowing through the inductor L. Therefore, the rise / fall of the sustaining voltage pulse Vp is fast. That is, the rising period and the falling period of the discharge sustaining pulse voltage Vp are shortened. As a result, since the discharge sustain period is shortened, the number of subfields per field is easily increased.
Thus, in the plasma display according to Embodiment 1 of the present invention, it is easy to further refine the gradation of the PDP 20, that is, further improve the image quality.

本発明の実施形態1による放電維持パルス発生部1は図2に示される通り、フルブリッジ型インバータを含む。放電維持パルス発生部はその他に、ハーフブリッジ型インバータ(二つの主スイッチ素子の直列接続の一方(例えばQ3、Q4)が二つのコンデンサの直列接続に置換されたもの)を含んでも良い。そのとき好ましくは、トランス2の巻数比が、フルブリッジ型インバータに含まれるトランス2の巻数比の二倍に設定される。それにより、PFCコンバータ40の出力電圧Vsと放電維持パルス電圧Vpとの各実効値がフルブリッジ型インバータでの各実効値と実質的に等しく維持されたまま、トランス2の一次電圧VFの実効値が半減する。その結果、トランス2の鉄損が低減するので、PDP駆動装置10は消費電力が低い。   The sustaining pulse generator 1 according to the first embodiment of the present invention includes a full-bridge inverter as shown in FIG. In addition, the discharge sustaining pulse generation unit may include a half-bridge inverter (one in which one of the two main switch elements is connected in series (for example, Q3 and Q4) is replaced with a series connection of two capacitors). At that time, the turn ratio of the transformer 2 is preferably set to twice the turn ratio of the transformer 2 included in the full-bridge inverter. As a result, the effective value of the primary voltage VF of the transformer 2 is maintained while the effective values of the output voltage Vs and the sustaining pulse voltage Vp of the PFC converter 40 are maintained substantially equal to the effective values of the full-bridge inverter. Is halved. As a result, since the iron loss of the transformer 2 is reduced, the PDP driving device 10 has low power consumption.

《実施形態2》
図6は、本発明の実施形態2によるプラズマディスプレイの構成を示すブロック図である。図6では図1に示される構成要素と同様な構成要素に対し、図1に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態1についての説明を援用する。
<< Embodiment 2 >>
FIG. 6 is a block diagram showing a configuration of a plasma display according to Embodiment 2 of the present invention. In FIG. 6, the same components as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 1 is used about the detail of those similar components.

このプラズマディスプレイは、PFCコンバータ40、PDP駆動装置、PDP20、及び制御部31を有する。PDP駆動装置は、第一の駆動部10Yと第二の駆動部10Xとを含む。
第一の駆動部10Yは、第一の放電維持パルス発生部1Y、第一のトランス2Y、第一のインダクタLY、及び初期化/走査パルス発生部3Yを含む。
第二の駆動部10Xは、第二の放電維持パルス発生部1X、第二のトランス2X、第二のインダクタLX、及び初期化パルス発生部3Xを含む。
ここで、初期化パルス発生部は、第一の駆動部10Yと第二の駆動部10Xとのいずれか一方にのみ含まれても良い。
The plasma display includes a PFC converter 40, a PDP driving device, a PDP 20, and a control unit 31. The PDP drive device includes a first drive unit 10Y and a second drive unit 10X.
The first driver 10Y includes a first sustaining pulse generator 1Y, a first transformer 2Y, a first inductor LY, and an initialization / scanning pulse generator 3Y.
The second drive unit 10X includes a second sustaining pulse generating unit 1X, a second transformer 2X, a second inductor LX, and an initialization pulse generating unit 3X.
Here, the initialization pulse generator may be included in only one of the first driver 10Y and the second driver 10X.

第一の放電維持パルス発生部1Yの入力端子1TはPFCコンバータ40に接続され、出力端子は第一のトランス2Yの一次巻線2aYの両端に接続される。第一の放電維持パルス発生部1Yはスイッチングインバータを含み、PFCコンバータ40から入力される直流電力を用いて第一の一次パルス電圧VFYを発生させる。
第一のトランス2Yの二次巻線2bYの一端は初期化/走査パルス発生部3Yに接続され、他端は接地される。その接地導体としては例えばPDP20のフレーム(図示せず)が利用される。
The input terminal 1T of the first sustaining pulse generator 1Y is connected to the PFC converter 40, and the output terminal is connected to both ends of the primary winding 2aY of the first transformer 2Y. The first sustaining pulse generator 1Y includes a switching inverter and generates a first primary pulse voltage VFY using DC power input from the PFC converter 40.
One end of the secondary winding 2bY of the first transformer 2Y is connected to the initialization / scanning pulse generator 3Y, and the other end is grounded. For example, a PDP 20 frame (not shown) is used as the ground conductor.

初期化/走査パルス発生部3YはPDP20の走査電極Y1、Y2、Y3、…に接続される。初期化/走査パルス発生部3Yはスイッチングインバータを含み、初期化パルス電圧と走査パルス電圧とを走査電極Y1、Y2、Y3、…に対して個別に印加する。
初期化/走査パルス発生部3Yは更に第一のトランス2Yの二次巻線2bYを、初期化/アドレス期間では走査電極Y1、Y2、Y3、…から分離し、放電維持期間では走査電極Y1、Y2、Y3、…に接続する。
The initialization / scanning pulse generator 3Y is connected to the scanning electrodes Y1, Y2, Y3,. The initialization / scanning pulse generator 3Y includes a switching inverter, and individually applies the initialization pulse voltage and the scanning pulse voltage to the scanning electrodes Y1, Y2, Y3,.
The initialization / scanning pulse generator 3Y further separates the secondary winding 2bY of the first transformer 2Y from the scan electrodes Y1, Y2, Y3,... In the initialization / address period, and the scan electrodes Y1, Y2,. Connect to Y2, Y3,.

第二の放電維持パルス発生部1Xの入力端子1TはPFCコンバータ40に接続され、出力端子は第二のトランス2Xの一次巻線2aXの両端に接続される。第二の放電維持パルス発生部1Xはスイッチングインバータを含み、PFCコンバータ40から入力される直流電力を用いて第二の一次パルス電圧VFXを発生させる。
第二のトランス2Xの二次巻線2bXの一端は初期化パルス発生部3Xに接続され、他端は接地される。その接地導体としては、第一のトランス2Yの二次巻線2bYが接続される接地導体、例えばPDP20のフレーム(図示せず)が利用される。それにより、第二のトランス2Xの二次巻線2bXは第一のトランス2Yの二次巻線2bYとその接地導体(例えばPDP20のフレーム)を通して接続される。両方の二次巻線2bY、2bXとはその他に、導線で直接、接続されても良い。
The input terminal 1T of the second discharge sustaining pulse generator 1X is connected to the PFC converter 40, and the output terminal is connected to both ends of the primary winding 2aX of the second transformer 2X. The second sustaining pulse generator 1X includes a switching inverter, and generates a second primary pulse voltage VFX using DC power input from the PFC converter 40.
One end of the secondary winding 2bX of the second transformer 2X is connected to the initialization pulse generator 3X, and the other end is grounded. As the ground conductor, a ground conductor to which the secondary winding 2bY of the first transformer 2Y is connected, for example, a frame (not shown) of the PDP 20 is used. Thereby, the secondary winding 2bX of the second transformer 2X is connected to the secondary winding 2bY of the first transformer 2Y through its ground conductor (for example, the frame of the PDP 20). In addition, both secondary windings 2bY and 2bX may be directly connected by a conductive wire.

初期化パルス発生部3XはPDP20の維持電極X1、X2、X3、…に接続される。初期化パルス発生部3Xはスイッチングインバータを含み、初期化パルス電圧を維持電極X1、X2、X3、…に対して同時に印加する。
初期化パルス発生部3Xは更に第二のトランス2Xの二次巻線2bXを、初期化/アドレス期間では維持電極X1、X2、X3、…から分離し、放電維持期間では維持電極X1、X2、X3、…に接続する。
The initialization pulse generator 3X is connected to the sustain electrodes X1, X2, X3,. The initialization pulse generator 3X includes a switching inverter and applies the initialization pulse voltage to the sustain electrodes X1, X2, X3,.
The initialization pulse generator 3X further separates the secondary winding 2bX of the second transformer 2X from the sustain electrodes X1, X2, X3,... In the initialization / address period, and the sustain electrodes X1, X2,. Connect to X3, ...

二つのインダクタLY、LXはそれぞれ、トランス2Y、2Xの二次巻線2bY、2bXと並列に接続される。各インダクタLY、LXは好ましくは、接続先のトランス2Y、2Xの励磁インダクタンスである。各インダクタLY、LXはその他に、トランス2Y、2Xとは独立な素子(補助インダクタ)であっても良い。その場合、好ましくは、補助インダクタのインダクタンスがトランス2Y、2Xの励磁インダクタンスより十分に小さい。   The two inductors LY and LX are connected in parallel with the secondary windings 2bY and 2bX of the transformers 2Y and 2X, respectively. Each of the inductors LY and LX is preferably an excitation inductance of the connected transformers 2Y and 2X. In addition, the inductors LY and LX may be elements (auxiliary inductors) independent of the transformers 2Y and 2X. In this case, preferably, the inductance of the auxiliary inductor is sufficiently smaller than the excitation inductance of the transformers 2Y and 2X.

制御部31は、二つの放電維持パルス発生部1Y、1X、初期化/走査パルス発生部3Y、初期化パルス発生部3X、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。制御部31は特に二つの一次パルス電圧VFY、VFXを同期させる。
制御部31は更に、映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、PDP20には映像信号に対応する映像が再現される。
The control unit 31 controls switching of each of the two sustaining pulse generation units 1Y and 1X, the initialization / scanning pulse generation unit 3Y, the initialization pulse generation unit 3X, and the address electrode driving unit (not shown) according to the ADS method. To do. In particular, the control unit 31 synchronizes the two primary pulse voltages VFY and VFX.
The control unit 31 further determines an address electrode and a subfield to which the signal pulse voltage is applied based on the video signal. As a result, an image corresponding to the image signal is reproduced on the PDP 20.

図7は、第一の駆動部10Y、第二の駆動部10X、及びPDP20の等価回路図である。ここで、PDP20の等価回路は図2同様、維持電極X、走査電極Y、及びそれらの電極X、Y間の容量、すなわちパネル容量Cpでのみ表される。放電セルでの放電時にPDP20を流れる電流の経路は省略される。   FIG. 7 is an equivalent circuit diagram of the first drive unit 10Y, the second drive unit 10X, and the PDP 20. Here, the equivalent circuit of the PDP 20 is represented only by the sustain electrode X, the scan electrode Y, and the capacitance between these electrodes X and Y, that is, the panel capacitance Cp, as in FIG. The path of current flowing through the PDP 20 during discharge in the discharge cell is omitted.

二つの放電維持パルス発生部1Y、1Xはいずれも実施形態1による放電維持パルス発生部1と共通の回路構成を持ち、特にフルブリッジ型インバータを含む(図2参照)。二つの放電維持パルス発生部1Y、1X間では特に、共通する回路素子の特性が実質的に等しい。同様に、二つのトランス2Y、2X、及び二つのインダクタLY、LXはそれぞれ、実質的に同じ特性を持つ。
各放電維持パルス発生部はその他に、実施形態1による放電維持パルス発生部と同様、ハーフブリッジ型インバータを含んでも良い。
The two sustaining pulse generators 1Y and 1X both have the same circuit configuration as the sustaining pulse generator 1 according to the first embodiment, and particularly include a full-bridge inverter (see FIG. 2). In particular, the characteristics of the common circuit elements are substantially equal between the two discharge sustaining pulse generators 1Y and 1X. Similarly, the two transformers 2Y and 2X and the two inductors LY and LX have substantially the same characteristics.
In addition, each discharge sustaining pulse generation unit may include a half-bridge type inverter similarly to the discharge sustaining pulse generation unit according to the first embodiment.

図7では図2に示される回路要素と同様な回路要素に対し、図2に示される符号と同じ符号を付す。特に、第一の駆動部10Yについては図2に示される符号の末尾に"Y"を付加した符号を付し、第二の駆動部10Xについては図2に示される符号の末尾に"X"を付加した符号を付す。更に、それら同様な回路要素の詳細については実施形態1についての説明を援用する。   In FIG. 7, the same reference numerals as those shown in FIG. 2 are given to circuit elements similar to the circuit elements shown in FIG. In particular, for the first drive unit 10Y, a symbol with “Y” added to the end of the symbol shown in FIG. 2 is added, and for the second drive unit 10X, “X” is added to the end of the symbol shown in FIG. The code | symbol which added is attached. Further, the description of the first embodiment is used for details of the similar circuit elements.

初期化/走査パルス発生部3Yは実施形態1による初期化/走査パルス発生部3と共通の回路構成を持つ(図3、4参照)。従って、その詳細については、図3、図4、及び実施形態1についての説明を援用する。   The initialization / scanning pulse generator 3Y has a circuit configuration common to the initialization / scanning pulse generator 3 according to the first embodiment (see FIGS. 3 and 4). Therefore, for the details, FIG. 3, FIG. 4 and the description of Embodiment 1 are incorporated.

初期化パルス発生部3Xは、第六の定電圧源E6、ハイサイドスイッチ素子Q12、ローサイドスイッチ部Q13、及び第四の分離スイッチ素子QS6を含む。
第六の定電圧源E6は正極の電位を負極の電位より一定の電圧V6(例えば約150V)だけ高く維持する。
ハイサイドスイッチ素子Q12と第四の分離スイッチ素子QS6とは好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。それらのスイッチ素子はいずれもボディダイオードを並列に含むので、極性を持つ。
ローサイドスイッチ部Q13は双方向スイッチ部であり、二つのスイッチ素子を含む。それらのスイッチ素子は好ましくはMOSFETである。その他にIGBT又はバイポーラトランジスタであっても良い。二つのスイッチ素子はそれぞれボディダイオードを並列に含むので、極性を持つ。二つのスイッチ素子のアノードは互いに接続され、それらのオン/オフ状態は常に等しく制御される。
The initialization pulse generating unit 3X includes a sixth constant voltage source E6, a high side switch element Q12, a low side switch unit Q13, and a fourth separation switch element QS6.
The sixth constant voltage source E6 maintains the positive electrode potential higher than the negative electrode potential by a constant voltage V6 (for example, about 150 V).
The high side switch element Q12 and the fourth separation switch element QS6 are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used. Since these switch elements include body diodes in parallel, they have polarity.
The low side switch part Q13 is a bidirectional switch part, and includes two switch elements. These switch elements are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used. Each of the two switch elements has a polarity because it includes a body diode in parallel. The anodes of the two switch elements are connected to each other and their on / off states are always controlled equally.

図8は、初期化期間、アドレス期間、及び放電維持期間での、PDP20の走査電極Yと維持電極Xとの各電位、並びに、放電維持パルス発生部1Y、1Xに含まれる主スイッチ素子Q1Y〜Q4Y、Q1X〜Q4X、及び初期化パルス発生部3Xに含まれるスイッチ素子Q12、Q13、QS6のオン期間を示す波形図である。図8では、各スイッチ素子のオン期間が斜線部で示される。   FIG. 8 shows potentials of the scan electrode Y and the sustain electrode X of the PDP 20 in the initialization period, the address period, and the discharge sustain period, and the main switch elements Q1Y to Q1Y included in the discharge sustain pulse generators 1Y and 1X. FIG. 6 is a waveform diagram showing ON periods of switch elements Q12, Q13, and QS6 included in Q4Y, Q1X to Q4X, and initialization pulse generator 3X. In FIG. 8, the ON period of each switch element is indicated by a hatched portion.

初期化期間とアドレス期間とを通して、第四の分離スイッチ素子QS6がオフ状態を維持する。それにより、第二のトランス2Xの二次巻線2bXがPDP20の維持電極Xから分離される。
初期化パルス発生部3Xはそのとき、維持電極Xの電位を初期化パルス電圧の印加により変化させる。その電位は走査電極Yの上記の電位変化に応じて、次のように変化する。
<モードI〜III>
ハイサイドスイッチ素子Q12がオフ状態を維持し、ローサイドスイッチ部Q13がオン状態を維持する。それにより、維持電極Xは接地電位(≒0)に維持される。
<モードIV〜V、及びアドレス期間>
ハイサイドスイッチ素子Q12がオン状態を維持し、ローサイドスイッチ部Q13がオフ状態を維持する。それにより、維持電極Xは接地電位から、第六の定電圧源E6の電圧V6だけ高い電位に維持される。
このように維持電極Xの電位が、初期化期間のモードIV〜V、及びアドレス期間で高く維持されるとき、初期化/走査パルス発生部3Yに含まれる第三、第四、及び第五の定電圧源E3、E4、E5の各電圧V3、V4、V5は一般に、実施形態1での値とは異なる値に設定される(例えば約175V、約90V、約120V)。それにより、初期化期間のモードIV〜V、及びアドレス期間での走査電極Yと維持電極Xとの間の電圧が実施形態1での電圧と同様に変化する。
Through the initialization period and the address period, the fourth separation switch element QS6 maintains the off state. As a result, the secondary winding 2bX of the second transformer 2X is separated from the sustain electrode X of the PDP 20.
At that time, the initialization pulse generator 3X changes the potential of the sustain electrode X by applying the initialization pulse voltage. The potential changes in the following manner according to the potential change of the scan electrode Y.
<Modes I to III>
The high side switch element Q12 maintains the off state, and the low side switch unit Q13 maintains the on state. As a result, the sustain electrode X is maintained at the ground potential (≈0).
<Modes IV to V and address period>
The high side switch element Q12 maintains the on state, and the low side switch unit Q13 maintains the off state. Thereby, the sustain electrode X is maintained at a potential higher than the ground potential by the voltage V6 of the sixth constant voltage source E6.
As described above, when the potential of the sustain electrode X is maintained high in the initialization period modes IV to V and the address period, the third, fourth, and fifth included in the initialization / scanning pulse generation unit 3Y. The voltages V3, V4, V5 of the constant voltage sources E3, E4, E5 are generally set to values different from those in the first embodiment (for example, about 175V, about 90V, about 120V). Accordingly, the voltages between the scan electrode Y and the sustain electrode X in the initialization period modes IV to V and in the address period change in the same manner as the voltage in the first embodiment.

放電維持期間中、第四の分離スイッチ素子QS6がオン状態を維持する。一方、ハイサイドスイッチ素子Q12とローサイドスイッチ部Q13とがオフ状態を維持する。それにより、第二のトランス2Xの二次巻線2bXがPDP20の維持電極Xに接続される。一方、初期化パルス発生部3Xは実質上停止する。   During the discharge sustain period, the fourth separation switch element QS6 maintains the on state. On the other hand, the high side switch element Q12 and the low side switch part Q13 maintain the off state. Thereby, the secondary winding 2bX of the second transformer 2X is connected to the sustain electrode X of the PDP 20. On the other hand, the initialization pulse generator 3X substantially stops.

二つのトランス2Y、2Xの二次巻線2bY、2bXは、例えば図7に示されるように極性を逆にして接続される。制御部31はその場合、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Y、1X間で対応する主スイッチ素子(例えば、Q1YとQ1X)のオンオフを一致させる(図8参照)。
二つのトランス2Y、2Xの二次巻線2bY、2bXは図7に示される例とは別に、同じ極性で接続されても良い。制御部31はその場合、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with their polarities reversed, for example, as shown in FIG. In this case, the control unit 31 maintains the switching operations of the two sustaining pulse generating units 1Y and 1X in substantially the same phase. That is, on / off of the corresponding main switch elements (for example, Q1Y and Q1X) is made to coincide between the two discharge sustain pulse generators 1Y and 1X (see FIG. 8).
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with the same polarity separately from the example shown in FIG. In this case, the control unit 31 maintains the switching operations of the two sustaining pulse generating units 1Y and 1X in substantially opposite phases.

二つの放電維持パルス発生部1Y、1Xのスイッチング動作はいずれも、実施形態1による放電維持パルス発生部1のスイッチング動作と共通である。従って、PDP20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態1によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり/立ち下がりでは、二つのインダクタLY、LXが同時にPDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLY、LXとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
The switching operation of the two sustaining pulse generators 1Y and 1X is the same as the switching operation of the sustaining pulse generator 1 according to the first embodiment. Therefore, the potential change of the scan electrode Y of the PDP 20 is maintained in the opposite phase to the potential change of the sustain electrode X. Therefore, the sustaining pulse voltage Vp applied between the scan electrode Y and the sustain electrode X is the same as that according to the first embodiment.
In particular, at the rise / fall of the sustaining voltage pulse Vp, the two inductors LY and LX simultaneously resonate with the panel capacitance Cp of the PDP 20. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the two inductors LY and LX. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

制御部31は上記のスイッチング制御とは別に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に次のような(0°より大きく180°より小さい)位相差を設定しても良い(図9参照)。
例えば、二つのトランス2Y、2Xの二次巻線2bY、2bXが極性を逆にして接続される場合を想定する(図7参照)。
In addition to the above switching control, the control unit 31 may set the following phase difference (greater than 0 ° and smaller than 180 °) between the switching operations of the two sustaining pulse generation units 1Y and 1X ( (See Figure 9).
For example, it is assumed that the secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with opposite polarities (see FIG. 7).

二つの放電維持パルス発生部1Y、1Xの両方で第一のハイサイド主スイッチ素子Q1Y、Q1Xと第二のローサイド主スイッチ素子Q4Y、Q4Yとがオン状態を維持するとき、走査電極Yの電位は正のピーク値Vtに維持され、維持電極Xの電位は負のピーク値−Vtに維持される(図9に示される区間A参照)。従って、放電維持パルス電圧Vpは正のピーク値2Vtに維持される。ここで、そのピーク値Vtは、放電維持パルス発生部1Y、1Xの入力端子1Tの電位Vsとトランス2Y、2Xの巻線比とで決まる。   When the first high-side main switch elements Q1Y, Q1X and the second low-side main switch elements Q4Y, Q4Y are kept on in both of the two sustaining pulse generators 1Y, 1X, the potential of the scan electrode Y is The positive peak value Vt is maintained, and the potential of the sustain electrode X is maintained at the negative peak value −Vt (see section A shown in FIG. 9). Accordingly, the sustaining voltage pulse Vp is maintained at the positive peak value 2Vt. Here, the peak value Vt is determined by the potential Vs of the input terminal 1T of the sustaining pulse generators 1Y and 1X and the winding ratio of the transformers 2Y and 2X.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部31は、第一の放電維持パルス発生部1Yについて、第一のハイサイド主スイッチ素子Q1Yと第二のローサイド主スイッチ素子Q4Yとをオフさせる。そのとき、第一の放電維持パルス発生部1Yでは電流が実質的に零に等しいので、スイッチング損失が生じない。
一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1X〜Q4Xのオンオフ状態がそのまま維持される。
そのスイッチングにより、第一のトランス2Yに接続されるインダクタLYだけがPDP20のパネル容量Cpと共振する。それにより、走査電極Yの電位が正のピーク値Vtから降下する(図9に示される区間B参照)。従って、放電維持パルス電圧Vpは正のピーク値2Vtから降下する。
When the state is maintained for a predetermined time corresponding to the pulse width of the sustaining voltage pulse, the control unit 31 performs the first high-side main switch element Q1Y and the second The low side main switch element Q4Y is turned off. At that time, since the current is substantially equal to zero in the first sustaining pulse generator 1Y, no switching loss occurs.
On the other hand, for the second sustaining pulse generator 1X, the on / off states of the four main switch elements Q1X to Q4X are maintained as they are.
Due to the switching, only the inductor LY connected to the first transformer 2Y resonates with the panel capacitance Cp of the PDP 20. As a result, the potential of the scan electrode Y drops from the positive peak value Vt (see section B shown in FIG. 9). Therefore, the sustaining voltage pulse Vp drops from the positive peak value 2Vt.

走査電極Yの電位が負のピーク値−Vtに達するとき、放電維持パルス電圧Vpは零に達する。制御部31はそのとき、第二の放電維持パルス発生部1Xについて、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q4Xとをオフさせる。ここで、第二の放電維持パルス発生部1Xでは電流が実質的に零に等しいので、スイッチング損失が生じない。
制御部31は続いて、第一の放電維持パルス発生部1Yについて、第一のローサイド主スイッチ素子Q2Yと第二のハイサイド主スイッチ素子Q3Yとをオンさせる。一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1X〜Q4Yのオンオフ状態をそのまま維持する。
そのスイッチングにより、第二のトランス2Xに接続されるインダクタLXだけがパネル容量Cpと共振する。その共振により維持電極Xの電位が負のピーク値−Vtから上昇する(図9に示される区間C参照)。こうして、放電維持パルス電圧Vpの極性が正から負に変わる。
When the potential of the scan electrode Y reaches the negative peak value −Vt, the sustaining pulse voltage Vp reaches zero. At that time, the controller 31 turns off the first high-side main switch element Q1X and the second low-side main switch element Q4X for the second sustaining pulse generator 1X. Here, since the current is substantially equal to zero in the second sustaining pulse generator 1X, no switching loss occurs.
Subsequently, the control unit 31 turns on the first low-side main switch element Q2Y and the second high-side main switch element Q3Y for the first sustaining pulse generation unit 1Y. On the other hand, for the second sustaining pulse generator 1X, the on / off states of the four main switch elements Q1X to Q4Y are maintained as they are.
Due to the switching, only the inductor LX connected to the second transformer 2X resonates with the panel capacitance Cp. Due to the resonance, the potential of the sustain electrode X rises from the negative peak value −Vt (see section C shown in FIG. 9). Thus, the polarity of the sustaining voltage pulse Vp changes from positive to negative.

維持電極Xの電位が正のピーク値Vtに達するとき、放電維持パルス電圧Vpは負のピーク値−2Vtに達する。制御部31はそのとき、第二の放電維持パルス発生部1Xについて、第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q3Xとをオンさせる。ここで、各スイッチ素子Q2X、Q3Xでは両端電圧が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、維持電極Xの電位が正のピーク値Vtに固定されるので、放電維持パルス電圧Vpが負のピーク値−2Vtに固定される(図9に示される区間D参照)。
When the potential of the sustain electrode X reaches the positive peak value Vt, the sustaining voltage pulse Vp reaches the negative peak value −2 Vt. At that time, the controller 31 turns on the first low-side main switch element Q2X and the second high-side main switch element Q3X for the second sustaining pulse generator 1X. Here, since the voltage across the switching elements Q2X and Q3X is substantially equal to zero, no switching loss occurs.
Due to the switching, the potential of the sustain electrode X is fixed to the positive peak value Vt, so that the discharge sustain pulse voltage Vp is fixed to the negative peak value −2 Vt (see section D shown in FIG. 9).

制御部31は、放電維持パルス電圧Vpの極性を負から正に変えるときも同様に、第二の放電維持パルス発生部1Xのスイッチング動作を第一の放電維持パルス発生部1Yのスイッチング動作より遅らせる。
このようなスイッチング制御では、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つのインダクタLY、LXが交互にPDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLY、LXとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
Similarly, when changing the polarity of the sustaining voltage pulse Vp from negative to positive, the controller 31 delays the switching operation of the second sustaining pulse generator 1X from the switching operation of the first sustaining pulse generator 1Y. .
In such switching control, the two inductors LY and LX alternately resonate with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the two inductors LY and LX. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

制御部31は更に、放電維持期間の終了時、実施形態1による制御部30と同様なスイッチング制御により、二つのインダクタLY、LXに残るエネルギーを全て、PFCコンバータ40に回生させても良い(図8、9に示される区間VI参照)。それにより、放電維持パルス電圧の印加に関する効率が向上する。   Further, at the end of the discharge sustain period, the control unit 31 may cause the PFC converter 40 to regenerate all the energy remaining in the two inductors LY and LX by switching control similar to that of the control unit 30 according to the first embodiment (see FIG. (Refer to section VI shown in 8 and 9). Thereby, the efficiency regarding the application of the sustaining voltage pulse is improved.

本発明の実施形態2によるPDP駆動装置は上記の通り、二つの放電維持パルス発生部1Y、1Xを有する。放電維持期間ではPDP20に対し、パネル容量Cpの充放電に要する電力が二つの放電維持パルス発生部1Y、1Xの両方を通して供給される。特に、一定の放電維持パルス電圧Vpに対し、各放電維持パルス発生部1Y、1Xを流れる電流が実施形態1による放電維持パルス発生部1を流れる電流の半分で良い。従って、各放電維持パルス発生部1Y、1Xに含まれる回路素子は電流容量が小さくても良い。その結果、各放電維持パルス発生部1Y、1Xは小型化が容易である。   As described above, the PDP driving apparatus according to the second embodiment of the present invention includes the two sustaining pulse generators 1Y and 1X. In the discharge sustain period, the power required for charging and discharging the panel capacitance Cp is supplied to the PDP 20 through both of the two discharge sustain pulse generators 1Y and 1X. In particular, for a certain sustaining voltage pulse Vp, the current flowing through each sustaining pulse generator 1Y, 1X may be half the current flowing through the sustaining pulse generator 1 according to the first embodiment. Therefore, the circuit elements included in the discharge sustain pulse generators 1Y and 1X may have a small current capacity. As a result, each of the sustaining pulse generators 1Y and 1X can be easily downsized.

本発明の実施形態2によるPDP駆動装置は更に、二つの放電維持パルス発生部1Y、1Xの各出力側にトランス2Y、2Xを有する。その上、各トランス2Y、2Xの二次巻線2bY、2bXには実施形態1によるものと同様、インダクタLY、LXが接続される。それらのトランス2Y、2X、及びインダクタLY、LXは、実施形態1によるトランス2及びインダクタLと同様な効果を与える。   The PDP driving apparatus according to the second embodiment of the present invention further includes transformers 2Y and 2X on the output sides of the two sustaining pulse generators 1Y and 1X. In addition, the inductors LY and LX are connected to the secondary windings 2bY and 2bX of the transformers 2Y and 2X as in the first embodiment. The transformers 2Y and 2X and the inductors LY and LX have the same effects as the transformer 2 and the inductor L according to the first embodiment.

本発明の実施形態2によるPDP駆動装置では特に、二つのトランス2Y、2Xの二次巻線2bY、2bXがPDP20のパネル容量Cpと直列に接続される(図6、7参照)。そのとき、一定の放電維持パルス電圧Vpに対し、各トランス2Y、2Xの二次電圧が実施形態1によるトランス2の二次電圧の半分で良い。従って、各トランス2Y、2Xの耐圧が低くても良いので、PDP駆動装置の小型化が更に容易である。   Particularly in the PDP driving device according to the second embodiment of the present invention, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected in series with the panel capacitance Cp of the PDP 20 (see FIGS. 6 and 7). At that time, the secondary voltage of each of the transformers 2Y and 2X may be half the secondary voltage of the transformer 2 according to the first embodiment with respect to a constant discharge sustaining pulse voltage Vp. Accordingly, since the transformers 2Y and 2X may have low withstand voltages, the PDP driving device can be further reduced in size.

本発明の実施形態2によるPDP駆動装置では上記の通り、各放電維持パルス発生部1Y、1Xの電流/電圧が実施形態1による放電維持パルス発生部1での電流/電圧の半分で良い。そのとき、各放電維持パルス発生部1Y、1Xの消費電力が実施形態1による放電維持パルス発生部1の消費電力の1/4と実質的に等しい。すなわち、二つの放電維持パルス発生部1Y、1X全体の消費電力が実施形態1による放電維持パルス発生部1の消費電力の1/2と実質的に等しい。こうして、実施形態2によるPDP駆動装置は実施形態1によるPDP駆動装置より、省電力化の点では優れている。   In the PDP driving device according to the second embodiment of the present invention, as described above, the current / voltage of each discharge sustaining pulse generator 1Y, 1X may be half of the current / voltage in the sustaining pulse generator 1 according to the first embodiment. At that time, the power consumption of each discharge sustain pulse generator 1Y, 1X is substantially equal to 1/4 of the power consumption of the discharge sustain pulse generator 1 according to the first embodiment. That is, the power consumption of the two discharge sustain pulse generators 1Y and 1X is substantially equal to 1/2 of the power consumption of the discharge sustain pulse generator 1 according to the first embodiment. Thus, the PDP driving apparatus according to the second embodiment is superior to the PDP driving apparatus according to the first embodiment in terms of power saving.

《実施形態3》
図10は、本発明の実施形態3によるプラズマディスプレイの構成を示すブロック図である。図10では図1に示される構成要素と同様な構成要素に対し、図1に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態1についての説明を援用する。
このプラズマディスプレイは、PFCコンバータ40、PDP駆動装置、PDP20、及び制御部32を有する。そのPDP駆動装置は、第一の駆動部10A、第二の駆動部10B、及び初期化/走査パルス発生部3を含む。
第一の駆動部10Aは、第一の放電維持パルス発生部1A、第一のトランス2A、及び第一のインダクタLAを含む。
第二の駆動部10Bは、第二の放電維持パルス発生部1B、第二のトランス2B、及び第二のインダクタLBを含む。
<< Embodiment 3 >>
FIG. 10 is a block diagram showing a configuration of a plasma display according to Embodiment 3 of the present invention. In FIG. 10, the same reference numerals as those shown in FIG. 1 are given to the same constituent elements as those shown in FIG. Furthermore, the description about Embodiment 1 is used about the detail of those similar components.
The plasma display includes a PFC converter 40, a PDP driving device, a PDP 20, and a control unit 32. The PDP driving device includes a first driving unit 10A, a second driving unit 10B, and an initialization / scanning pulse generation unit 3.
The first driver 10A includes a first sustaining pulse generator 1A, a first transformer 2A, and a first inductor LA.
The second driver 10B includes a second sustaining pulse generator 1B, a second transformer 2B, and a second inductor LB.

このプラズマディスプレイでは実施形態2によるプラズマディスプレイ(図6参照)とは異なり、二つのトランス2A、2Bの各二次巻線2bA、2bBがPDP20と次のように並列に接続される。
第一の放電維持パルス発生部1Aの出力端子は第一のトランス2Aの一次巻線2aAの両端に接続される。
第二の放電維持パルス発生部1Bの出力端子は第二のトランス2Bの一次巻線2aBの両端に接続される。
二つのトランス2A、2Bの二次巻線2bA、2bBの一端は初期化/走査パルス発生部3に接続され、他端は接地される。一方、PDP20の維持電極X1、X2、X3、…が接地される。それらの接地導体としては共通の接地導体、例えばPDP20のフレーム(図示せず)が利用される。その他に、二つのトランス2A、2Bの各二次巻線2bA、2bBが維持電極X1、X2、X3、…と導線で直接、接続されても良い。
初期化/走査パルス発生部3は二つのトランス2A、2Bの二次巻線2bA、2bBを、初期化/アドレス期間では走査電極Y1、Y2、Y3、…から分離し、放電維持期間では走査電極Y1、Y2、Y3、…に接続する。
In this plasma display, unlike the plasma display according to the second embodiment (see FIG. 6), the secondary windings 2bA and 2bB of the two transformers 2A and 2B are connected in parallel with the PDP 20 as follows.
The output terminals of the first sustaining pulse generator 1A are connected to both ends of the primary winding 2aA of the first transformer 2A.
The output terminals of the second sustaining pulse generator 1B are connected to both ends of the primary winding 2aB of the second transformer 2B.
One ends of the secondary windings 2bA and 2bB of the two transformers 2A and 2B are connected to the initialization / scanning pulse generator 3, and the other ends are grounded. On the other hand, the sustain electrodes X1, X2, X3,... Of the PDP 20 are grounded. As these ground conductors, a common ground conductor, for example, a frame (not shown) of the PDP 20 is used. In addition, the secondary windings 2bA and 2bB of the two transformers 2A and 2B may be directly connected to the sustain electrodes X1, X2, X3,.
The initialization / scanning pulse generator 3 separates the secondary windings 2bA, 2bB of the two transformers 2A, 2B from the scan electrodes Y1, Y2, Y3,... In the initialization / address period, and the scan electrodes in the discharge sustain period. Connect to Y1, Y2, Y3,.

図10とは異なり、二つのトランス2A、2Bの二次巻線2bA、2bBの一端がPDP20の維持電極X1、X2、X3、…に分離スイッチを通して接続され、他端が接地されても良い。その場合、分離スイッチは維持電極X1、X2、X3、…を、放電維持期間では二つのトランス2A、2Bの二次巻線2bA、2bBに接続し、初期化/アドレス期間ではそれらの二次巻線2bA、2bBから分離して接地する。一方、初期化/走査パルス発生部3は放電維持期間では走査電極Y1、Y2、Y3、…を接地する。   Unlike FIG. 10, one end of the secondary windings 2bA, 2bB of the two transformers 2A, 2B may be connected to the sustain electrodes X1, X2, X3,... Of the PDP 20 through a separation switch, and the other end may be grounded. In that case, the separation switch connects the sustain electrodes X1, X2, X3,... To the secondary windings 2bA and 2bB of the two transformers 2A and 2B in the discharge sustain period, and the secondary windings in the initialization / address period. Separate from lines 2bA and 2bB and ground. On the other hand, the initialization / scanning pulse generator 3 grounds the scan electrodes Y1, Y2, Y3,... During the discharge sustain period.

二つのインダクタLA、LBはそれぞれ、トランス2A、2Bの二次巻線2bA、2bBと並列に接続される。各インダクタLA、LBは好ましくは、接続先のトランス2A、2Bの励磁インダクタンスである。各インダクタLA、LBはその他に、トランス2A、2Bとは独立な素子(補助インダクタ)であっても良い。その場合、好ましくは、補助インダクタのインダクタンスがトランス2A、2Bの励磁インダクタンスより十分に小さい。   The two inductors LA and LB are connected in parallel with the secondary windings 2bA and 2bB of the transformers 2A and 2B, respectively. Each of the inductors LA and LB is preferably an exciting inductance of the transformers 2A and 2B to be connected. In addition, the inductors LA and LB may be elements (auxiliary inductors) independent of the transformers 2A and 2B. In this case, preferably, the inductance of the auxiliary inductor is sufficiently smaller than the excitation inductance of the transformers 2A and 2B.

制御部32は、二つの放電維持パルス発生部1A、1B、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)それぞれのスイッチングを、ADS方式に従って制御する。制御部32は特に、二つの放電維持パルス発生部1A、1B間で一次パルス電圧VFA、VFBを同期させる。
制御部32は更に、映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、PDP20には映像信号に対応する映像が再現される。
The control unit 32 controls switching of each of the two sustaining pulse generation units 1A and 1B, the initialization / scanning pulse generation unit 3, and the address electrode driving unit (not shown) according to the ADS method. In particular, the controller 32 synchronizes the primary pulse voltages VFA and VFB between the two discharge sustain pulse generators 1A and 1B.
The control unit 32 further determines an address electrode and a subfield to which the signal pulse voltage is applied based on the video signal. As a result, an image corresponding to the image signal is reproduced on the PDP 20.

図11は、第一の駆動部10A、第二の駆動部10B、及びPDP20の等価回路図である。ここで、PDP20の等価回路は図2同様、維持電極X、走査電極Y、及びそれらの電極X、Y間の容量、すなわちパネル容量Cpでのみ表される。放電セルでの放電時にPDP20を流れる電流の経路は省略される。   FIG. 11 is an equivalent circuit diagram of the first drive unit 10A, the second drive unit 10B, and the PDP 20. Here, the equivalent circuit of the PDP 20 is represented only by the sustain electrode X, the scan electrode Y, and the capacitance between these electrodes X and Y, that is, the panel capacitance Cp, as in FIG. The path of current flowing through the PDP 20 during discharge in the discharge cell is omitted.

二つの放電維持パルス発生部1A、1Bはいずれも実施形態1による放電維持パルス発生部1と共通の回路構成を持ち、特にフルブリッジ型インバータを含む(図2参照)。二つの放電維持パルス発生部1A、1B間では特に、共通する回路素子の特性が実質的に等しい。同様に、二つのトランス2Aと2B、及び二つのインダクタLAとLBはそれぞれ、実質的に同じ特性を持つ。
各放電維持パルス発生部はその他に、実施形態1による放電維持パルス発生部と同様、ハーフブリッジ型インバータを含んでも良い。
図11では図2に示される回路要素と同様な回路要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態1についての説明を援用する。
The two sustaining pulse generators 1A and 1B both have the same circuit configuration as the sustaining pulse generator 1 according to the first embodiment, and particularly include a full bridge inverter (see FIG. 2). In particular, the characteristics of the common circuit elements are substantially equal between the two discharge sustaining pulse generators 1A and 1B. Similarly, the two transformers 2A and 2B and the two inductors LA and LB have substantially the same characteristics.
In addition, each discharge sustaining pulse generation unit may include a half-bridge type inverter similarly to the discharge sustaining pulse generation unit according to the first embodiment.
In FIG. 11, the same reference numerals as those shown in FIG. 2 are given to circuit elements similar to the circuit elements shown in FIG. Further, the description of the first embodiment is used for details of the similar circuit elements.

二つのトランス2A、2Bの二次巻線2bA、2bBは例えば図11に示されるように同じ極性で接続される。制御部32はそのとき、二つの放電維持パルス発生部1A、1Bのスイッチング動作を実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1A、1B間で対応する主スイッチ素子のオンオフを一致させる。
二つのトランス2A、2Bの二次巻線2bA、2bBは図11に示される例とは別に、極性を逆にして接続されても良い。制御部32はそのとき、二つの放電維持パルス発生部1A、1Bのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bA and 2bB of the two transformers 2A and 2B are connected with the same polarity as shown in FIG. 11, for example. At that time, the controller 32 maintains the switching operations of the two sustaining pulse generators 1A and 1B in substantially the same phase. That is, the corresponding main switch elements are turned on / off between the two sustaining pulse generating sections 1A, 1B.
The secondary windings 2bA and 2bB of the two transformers 2A and 2B may be connected with opposite polarities, apart from the example shown in FIG. At that time, the control unit 32 maintains the switching operations of the two sustaining pulse generating units 1A and 1B in substantially opposite phases.

二つの放電維持パルス発生部1A、1Bのスイッチング動作はいずれも、実施形態1による放電維持パルス発生部1のスイッチング動作と共通である。従って、放電維持期間では、PDP20の走査電極Yの電位変化は実施形態1による電位変化と同様である(図5参照)。すなわち、放電維持パルス電圧Vpは実施形態1によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり/立ち下がりでは、二つのインダクタLA、LBが同時にPDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLA、LBとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
The switching operation of the two sustaining pulse generators 1A and 1B is common to the switching operation of the sustaining pulse generator 1 according to the first embodiment. Therefore, in the discharge sustain period, the potential change of the scan electrode Y of the PDP 20 is the same as the potential change according to the first embodiment (see FIG. 5). That is, the sustaining voltage pulse Vp is the same as that according to the first embodiment.
In particular, at the rise / fall of the sustaining voltage pulse Vp, the two inductors LA and LB simultaneously resonate with the panel capacitance Cp of the PDP 20. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the two inductors LA and LB. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

制御部32は更に、放電維持期間の終了時、実施形態1による制御部30と同様なスイッチング制御により、二つのインダクタLA、LBに残るエネルギーを全て、PFCコンバータ40に回生させても良い。それにより、放電維持パルス電圧の印加に関する効率が向上する。   The control unit 32 may further regenerate all the energy remaining in the two inductors LA and LB in the PFC converter 40 by switching control similar to that of the control unit 30 according to the first embodiment at the end of the discharge sustain period. Thereby, the efficiency regarding the application of the sustaining voltage pulse is improved.

本発明の実施形態3によるPDP駆動装置は上記の通り、二つの放電維持パルス発生部1A、1Bを有する。放電維持期間ではPDP20に対し、パネル容量Cpの充放電に要する電力が二つの放電維持パルス発生部1A、1Bの両方を通して供給される。特に、一定の放電維持パルス電圧Vpに対し、各放電維持パルス発生部1A、1Bを流れる電流が実施形態1による放電維持パルス発生部1を流れる電流の半分で良い。従って、各放電維持パルス発生部1A、1Bに含まれる回路素子は電流容量が小さくても良い。その結果、各放電維持パルス発生部1A、1Bは小型化が容易である。   As described above, the PDP driving device according to the third embodiment of the present invention includes the two sustaining pulse generators 1A and 1B. In the discharge sustain period, the power required for charging and discharging the panel capacitance Cp is supplied to the PDP 20 through both of the two discharge sustain pulse generators 1A and 1B. In particular, for a certain sustaining voltage pulse Vp, the current flowing through each sustaining pulse generator 1A, 1B may be half the current flowing through the sustaining pulse generator 1 according to the first embodiment. Therefore, the circuit elements included in the discharge sustain pulse generators 1A and 1B may have a small current capacity. As a result, each of the sustaining pulse generators 1A and 1B can be easily downsized.

本発明の実施形態3によるPDP駆動装置は更に、二つの放電維持パルス発生部1A、1Bの各出力側にトランス2A、2Bを有する。その上、各トランス2A、2Bの二次巻線2bA、2bBには実施形態1によるものと同様、インダクタLA、LBが接続される。それらのトランス2A、2B、及びインダクタLA、LBは、実施形態1によるトランス2及びインダクタLと同様な効果を与える。   The PDP driving apparatus according to the third embodiment of the present invention further includes transformers 2A and 2B on the output sides of the two sustaining pulse generation units 1A and 1B. In addition, the inductors LA and LB are connected to the secondary windings 2bA and 2bB of the transformers 2A and 2B as in the first embodiment. The transformers 2A and 2B and the inductors LA and LB provide the same effects as the transformer 2 and the inductor L according to the first embodiment.

本発明の実施形態3によるPDP駆動装置は実施形態2による装置とは異なり、二つの駆動部10A、10BがPDP20に対して同じ側に集約される(図10参照)。その場合、例えば二つの駆動部10A、10Bに含まれる熱/ノイズ源が比較的狭い範囲に収められるので、効果的な熱/ノイズ対策が比較的容易である。   Unlike the apparatus according to the second embodiment, the PDP driving apparatus according to the third embodiment of the present invention has two driving units 10A and 10B integrated on the same side with respect to the PDP 20 (see FIG. 10). In this case, for example, since the heat / noise sources included in the two drive units 10A and 10B are contained in a relatively narrow range, it is relatively easy to take effective heat / noise countermeasures.

《実施形態4》
本発明の実施形態4によるプラズマディスプレイでは実施形態1によるプラズマディスプレイとは異なり、PDP駆動装置10がインダクタLに代え、電力回収部4をトランス2の一次側に含む(図12参照)。その点以外では、両方のプラズマディスプレイの構成は同様である(図1参照)。
図12では図1に示される構成要素と同様な構成要素に対し、図1に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態1についての説明を援用する。
<< Embodiment 4 >>
In the plasma display according to the fourth embodiment of the present invention, unlike the plasma display according to the first embodiment, the PDP driving apparatus 10 includes the power recovery unit 4 on the primary side of the transformer 2 instead of the inductor L (see FIG. 12). Other than that, the configuration of both plasma displays is the same (see Figure 1).
In FIG. 12, the same components as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 1 is used about the detail of those similar components.

電力回収部4はトランス2の一次巻線2aに接続され、インバータとスイッチ部とを含む。スイッチ部は例えば、放電維持パルス発生部1から送出される一次パルス電圧VFの立ち上がり/立ち下がりごとにオンし、インバータをトランス2の一次巻線2aに接続する。インバータはそのとき、トランス2を通してPDP20のパネル容量と共振する。   The power recovery unit 4 is connected to the primary winding 2a of the transformer 2 and includes an inverter and a switch unit. For example, the switch unit is turned on each time the primary pulse voltage VF sent from the sustaining pulse generating unit 1 rises / falls, and connects the inverter to the primary winding 2a of the transformer 2. The inverter then resonates with the panel capacitance of PDP 20 through transformer 2.

制御部33は実施形態1による制御部30と同様、放電維持パルス発生部1、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。制御部33は更に、放電維持期間中、電力回収部4のスイッチング動作を制御し、放電維持パルス発生部1のスイッチング動作と同期させる。   Similar to the control unit 30 according to the first embodiment, the control unit 33 controls switching of each of the sustaining pulse generating unit 1, the initialization / scanning pulse generating unit 3, and the address electrode driving unit (not shown) according to the ADS method. The control unit 33 further controls the switching operation of the power recovery unit 4 during the discharge sustaining period, and synchronizes with the switching operation of the discharge sustaining pulse generating unit 1.

図13は、放電維持パルス発生部1、電力回収部4、トランス2、及びPDP20の等価回路図である。図13では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態1についての説明を援用する。
初期化/走査パルス発生部3は図2に示される位置に接続され、放電維持期間では単にトランス2の二次巻線2bと走査電極Yとの間を短絡させる。図13では初期化/走査パルス発生部3は省略される。
FIG. 13 is an equivalent circuit diagram of the sustaining pulse generating unit 1, the power recovery unit 4, the transformer 2, and the PDP 20. In FIG. 13, the same components as those shown in FIG. 2 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 1 is used about the detail of those similar components.
The initialization / scanning pulse generator 3 is connected to the position shown in FIG. 2 and simply short-circuits between the secondary winding 2b of the transformer 2 and the scan electrode Y in the discharge sustain period. In FIG. 13, the initialization / scanning pulse generator 3 is omitted.

電力回収部4は、二つの回収スイッチ素子Q5、Q6、二つのダイオードD1、D2、及びインダクタLを含む。
二つの回収スイッチ素子Q5、Q6は好ましくはMOSFETである。その他に、IGBT又はバイポーラトランジスタであっても良い。
二つのダイオードD1、D2はそれぞれ、回収スイッチ素子Q5、Q6と並列に接続される。それにより、回収スイッチ素子とダイオードとの並列接続は極性を持つ。回収スイッチ素子Q5、Q6がMOSFETである場合、ダイオードD1、D2は回収スイッチ素子Q5、Q6のボディダイオードであっても良い。
インダクタLは好ましくはトランス2とは独立な素子である。その他に、トランス2の漏れインダクタンスであっても良い。
The power recovery unit 4 includes two recovery switch elements Q5 and Q6, two diodes D1 and D2, and an inductor L.
The two recovery switch elements Q5 and Q6 are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used.
The two diodes D1 and D2 are connected in parallel with the recovery switch elements Q5 and Q6, respectively. Thereby, the parallel connection of the recovery switch element and the diode has polarity. When the recovery switch elements Q5 and Q6 are MOSFETs, the diodes D1 and D2 may be body diodes of the recovery switch elements Q5 and Q6.
The inductor L is preferably an element independent of the transformer 2. In addition, the leakage inductance of the transformer 2 may be used.

二つの回収スイッチ素子Q5、Q6とインダクタLとは直列に接続される。その直列接続はトランス2の一次巻線2aと並列に接続される。
回収スイッチ素子とダイオードとの並列接続(Q5とD1、Q6とD2)の同じ極性の端子がインダクタLを通して(又は直接)、互いに接続される。例えば図13では、二つのダイオードD1、D2のアノード同士がインダクタLを通して接続される。
こうして、二つの回収スイッチ素子Q5、Q6と二つのダイオードD1、D2とは双方向スイッチを構成する。
The two recovery switch elements Q5 and Q6 and the inductor L are connected in series. The series connection is connected in parallel with the primary winding 2a of the transformer 2.
The terminals of the same polarity of the parallel connection (Q5 and D1, Q6 and D2) of the recovery switch element and the diode are connected to each other through the inductor L (or directly). For example, in FIG. 13, the anodes of two diodes D1 and D2 are connected through an inductor L.
Thus, the two recovery switch elements Q5 and Q6 and the two diodes D1 and D2 constitute a bidirectional switch.

双方向スイッチの構成は図13に示される例に限らず、インダクタLを流れる電流ILを反転させ得るものであれば良い。例えば、二つのダイオードD1、D2がそれぞれスイッチ素子に置換されても良い。制御部33はそのとき、それらのスイッチ素子のオンオフのタイミングを、元のダイオードD1、D2のオンオフのタイミングと一致するように制御する。
双方向スイッチはその他に、逆極性で並列に接続された二組のスイッチ素子とダイオードとの直列接続であっても良い。
The configuration of the bidirectional switch is not limited to the example shown in FIG. 13, and any configuration that can invert the current IL flowing through the inductor L may be used. For example, the two diodes D1 and D2 may be replaced with switch elements, respectively. At that time, the control unit 33 controls the on / off timings of these switch elements to coincide with the on / off timings of the original diodes D1 and D2.
In addition, the bidirectional switch may be a series connection of two sets of switch elements and diodes connected in parallel with opposite polarities.

制御部33(図12参照)は主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、パネル容量Cpの両端電圧、すなわち放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値に維持される。ここで、そのピーク値は放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
The control unit 33 (see FIG. 12) controls the voltage across the panel capacitance Cp, that is, the polarity of the sustaining voltage pulse Vp from the positive as follows by ON / OFF control for the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6. Change to negative.
The first high-side main switch element Q1 and the second low-side main switch element Q4 are kept on, and the other switch elements Q2, Q3, Q5, Q6 are kept off. At that time, the potential of the scan electrode Y, that is, the sustaining voltage pulse Vp is maintained at a positive peak value. Here, the peak value is determined by the potential Vs of the input terminal 1T of the sustaining pulse generator 1 and the winding ratio of the transformer 2.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部33は、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせ、第一の回収スイッチ素子Q5をオンさせる。二つの主スイッチ素子Q1、Q4では電流が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、トランス2の一次巻線2a→第一の回収スイッチ素子Q5→インダクタL→第二のダイオードD2→トランス2の一次巻線2aのループが導通する(矢印は電流の向きを表す。図13参照)。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に走査電極Yの電位が正のピーク値から降下する。維持電極Xは接地電圧に維持されるので、放電維持パルス電圧Vpが降下する。
When the state is maintained for a predetermined time corresponding to the pulse width of the sustaining voltage pulse, the control unit 33 turns off the first high-side main switch element Q1 and the second low-side main switch element Q4, One recovery switch element Q5 is turned on. Since the current is substantially equal to zero in the two main switch elements Q1 and Q4, no switching loss occurs.
As a result of the switching, the loop of the primary winding 2a of the transformer 2 → the first recovery switch element Q5 → the inductor L → the second diode D2 → the primary winding 2a of the transformer 2 becomes conductive (the arrow indicates the direction of current). (See Figure 13). At that time, the inductor L and the panel capacitance Cp resonate through the transformer 2. The resonance current IL flows through the loop in the direction of the arrow. Further, the potential of the scan electrode Y drops from the positive peak value. Since sustain electrode X is maintained at the ground voltage, discharge sustain pulse voltage Vp drops.

走査電極Yの電位、すなわち放電維持パルス電圧Vpが負のピーク値まで達する。それと同時に共振電流ILが実質的に零まで減衰するので、第二のダイオードD2がオフする。
制御部33はそのとき、第一の回収スイッチ素子Q5をオフさせ、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。第一の回収スイッチ素子Q5では電流が実質的に零に等しいので、スイッチング損失が生じない。二つの主スイッチ素子Q2、Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
The potential of the scan electrode Y, that is, the sustaining voltage pulse Vp reaches a negative peak value. At the same time, the resonance current IL is attenuated to substantially zero, so that the second diode D2 is turned off.
At that time, the controller 33 turns off the first recovery switch element Q5 and turns on the first low-side main switch element Q2 and the second high-side main switch element Q3. Since the current is substantially equal to zero in the first recovery switch element Q5, no switching loss occurs. In the two main switch elements Q2 and Q3, since the voltage between both ends is equal to zero, no switching loss occurs.
Thus, the sustaining voltage pulse Vp is clamped to a negative peak value.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

制御部33は同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、放電維持パルス電圧Vpの極性を負から正へ変える。
放電維持パルス電圧Vpの極性が反転するとき、PDP20のパネル容量Cpと電力回収部4のインダクタLとが上記のように共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、PDP20のパネル容量Cpの充放電に起因する無効電力が低減する。
Similarly, the control unit 33 changes the polarity of the sustaining voltage pulse Vp from negative to positive by on / off control for the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6.
When the polarity of the sustaining voltage pulse Vp is reversed, the panel capacitance Cp of the PDP 20 and the inductor L of the power recovery unit 4 resonate as described above. Due to the resonance, the polarity of the sustaining voltage pulse Vp is reversed with little power consumption. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp of the PDP 20 is reduced.

本発明の実施形態4によるPDP駆動装置は実施形態1による装置と同様、放電維持パルス発生部1の出力側にトランス2を有する。そのトランス2は実施形態1によるトランス2と同様な効果を与える。   The PDP driving apparatus according to Embodiment 4 of the present invention has a transformer 2 on the output side of the sustaining pulse generator 1 as in the apparatus according to Embodiment 1. The transformer 2 gives the same effect as the transformer 2 according to the first embodiment.

本発明の実施形態4によるPDP駆動装置では更に、電力回収部4によりパネル容量の充放電に起因する無効電力が低減する。
電力回収部4では特に、回収スイッチ素子Q5、Q6のオン期間が上記の通り、放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに精度良く一致する。すなわち、それらの期間以外では電流がインダクタLを流れない。
こうして、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。
In the PDP driving device according to the fourth embodiment of the present invention, the power recovery unit 4 further reduces the reactive power due to the charging / discharging of the panel capacity.
In the power recovery unit 4, in particular, the ON periods of the recovery switch elements Q5 and Q6 coincide with the rising period and the falling period of the discharge sustaining pulse voltage Vp with high accuracy as described above. That is, current does not flow through the inductor L except during those periods.
Thus, the resonance period of the inductor L and the panel capacitance Cp is surely limited to the rising period and the falling period of the sustaining voltage pulse Vp.

《実施形態5》
本発明の実施形態5によるプラズマディスプレイでは実施形態2によるプラズマディスプレイとは異なり、二つの駆動部10Y、10Xがそれぞれ、インダクタLY、LXに代え、電力回収部4Y、4Xをトランス2Y、2Xの一次側に含む(図14参照)。その点以外では、両方のプラズマディスプレイの構成は同様である(図6参照)。
図14では図6に示される構成要素と同様な構成要素に対し、図6に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態2についての説明を援用する。
<< Embodiment 5 >>
In the plasma display according to the fifth embodiment of the present invention, unlike the plasma display according to the second embodiment, the two drive units 10Y and 10X are replaced with the inductors LY and LX, respectively, and the power recovery units 4Y and 4X are the primary transformers 2Y and 2X. Included on the side (see Figure 14). Other than that, the configuration of both plasma displays is the same (see FIG. 6).
In FIG. 14, the same components as those shown in FIG. 6 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 2 is used about the detail of those similar components.

各駆動部10Y、10Xでは、放電維持パルス発生部1Y、1X、電力回収部4Y、4X、及びトランス2Y、2Xの構成が、実施形態4による放電維持パルス発生部1、電力回収部4、及びトランス2の構成と同様である。特に、互いに対応する回路素子の特性が実質的に等しい。
制御部34は実施形態2による制御部31と同様、二つの放電維持パルス発生部1Y、1X、初期化/走査パルス発生部3Y、初期化パルス発生部3X、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。
制御部34は更に、放電維持期間中、電力回収部4Y、4Xのスイッチング動作を制御し、放電維持パルス発生部1Y、1Xのスイッチング動作と同期させる。その上、二つの放電維持パルス発生部1Y、1Xから送出される二つの一次パルス電圧VFY、VFXを同期させる。
In each of the drive units 10Y and 10X, the configuration of the discharge sustain pulse generators 1Y and 1X, the power recovery units 4Y and 4X, and the transformers 2Y and 2X are the same as those in the discharge sustain pulse generator 1, the power recovery unit 4 and the fourth embodiment. The configuration of the transformer 2 is the same. In particular, the characteristics of the circuit elements corresponding to each other are substantially equal.
Similarly to the control unit 31 according to the second embodiment, the control unit 34 includes two sustaining pulse generation units 1Y and 1X, an initialization / scanning pulse generation unit 3Y, an initialization pulse generation unit 3X, and an address electrode drive unit (not shown). ) Control each switching according to the ADS system.
Further, the control unit 34 controls the switching operation of the power recovery units 4Y and 4X during the discharge sustain period, and synchronizes with the switching operation of the discharge sustain pulse generating units 1Y and 1X. In addition, the two primary pulse voltages VFY and VFX sent from the two sustaining pulse generators 1Y and 1X are synchronized.

図15は、二つの放電維持パルス発生部1Y、1X、二つの電力回収部4Y、4X、二つのトランス2Y、2X、及びPDP20の等価回路図である。図15では図7に示される構成要素と同様な構成要素に対し、図7に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態2についての説明を援用する。
初期化/走査パルス発生部3Yは図7に示される位置に接続され、放電維持期間では単に第一のトランス2Yの二次巻線2bYと走査電極Yとの間を短絡させる。
初期化パルス発生部3Xは図7に示される位置に接続され、放電維持期間では単に第二のトランス2Xの二次巻線2bXと維持電極Xとの間を短絡させる。
図15では、初期化/走査パルス発生部3Yと初期化パルス発生部3Xとは省略される。
FIG. 15 is an equivalent circuit diagram of the two sustaining pulse generation units 1Y and 1X, the two power recovery units 4Y and 4X, the two transformers 2Y and 2X, and the PDP 20. In FIG. 15, the same components as those shown in FIG. 7 are denoted by the same reference symbols as those shown in FIG. Furthermore, the description about Embodiment 2 is used about the detail of those similar components.
The initialization / scanning pulse generating unit 3Y is connected to the position shown in FIG. 7, and simply shorts between the secondary winding 2bY of the first transformer 2Y and the scanning electrode Y in the discharge sustain period.
The initialization pulse generator 3X is connected to the position shown in FIG. 7, and simply shorts between the secondary winding 2bX of the second transformer 2X and the sustain electrode X in the discharge sustain period.
In FIG. 15, the initialization / scanning pulse generator 3Y and the initialization pulse generator 3X are omitted.

二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図15に示されるように極性を逆にして接続される。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図15に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with their polarities reversed, for example, as shown in FIG. At that time, the control unit 34 maintains the switching operation of the two sustaining pulse generation units 1Y and 1X and the switching operation of the two power recovery units 4Y and 4X in substantially the same phase.
Apart from the example shown in FIG. 15, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with the same polarity. At that time, the controller 34 maintains the switching operations of the two sustaining pulse generators 1Y and 1X and the switching operations of the two power recovery units 4Y and 4X in substantially opposite phases.

二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態4による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、PDP20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態4によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、PDP20のパネル容量Cpと共振する。それらの共振により、電力がインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
The switching operations of the two sustaining pulse generating units 1Y and 1X and the two power recovery units 4Y and 4X are the same as the switching operations of the sustaining pulse generating unit 1 and the power recovery unit 4 according to the fourth embodiment, respectively. Therefore, the potential change of the scan electrode Y of the PDP 20 is maintained in the opposite phase to the potential change of the sustain electrode X. Therefore, the sustaining pulse voltage Vp applied between the scan electrode Y and the sustain electrode X is the same as that according to the fourth embodiment.
In particular, the inductor L of the power recovery units 4Y and 4X simultaneously resonates with the panel capacitance Cp of the PDP 20 at every rise / fall of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the inductor L and the panel capacitance Cp. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

制御部34は上記のスイッチング制御とは別に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に次のような(0°より大きく180°より小さい)位相差を設定しても良い(図16参照)。
例えば、二つのトランス2Y、2Xの二次巻線2bY、2bXが極性を逆にして接続される場合を想定する(図15参照)。
In addition to the above switching control, the control unit 34 may set the following phase difference (greater than 0 ° and smaller than 180 °) between the switching operations of the two sustaining pulse generation units 1Y and 1X ( (See Figure 16).
For example, it is assumed that the secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with opposite polarities (see FIG. 15).

二つの放電維持パルス発生部1Y、1Xの両方で第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位は正のピーク値Vtに維持され、維持電極Xの電位は負のピーク値−Vtに維持される(図16に示される区間A参照)。従って、放電維持パルス電圧Vpは正のピーク値2Vtに維持される。ここで、そのピーク値Vtは、放電維持パルス発生部1Y、1Xの入力端子1Tの電位Vsとトランス2Y、2Xの巻線比とで決まる。   The first high-side main switch element Q1 and the second low-side main switch element Q4 remain on in both of the two sustaining pulse generators 1Y and 1X, and the other switch elements Q2, Q3, Q5, and Q6 Remains off. At that time, the potential of the scan electrode Y is maintained at the positive peak value Vt, and the potential of the sustain electrode X is maintained at the negative peak value −Vt (see section A shown in FIG. 16). Accordingly, the sustaining voltage pulse Vp is maintained at the positive peak value 2Vt. Here, the peak value Vt is determined by the potential Vs of the input terminal 1T of the sustaining pulse generators 1Y and 1X and the winding ratio of the transformers 2Y and 2X.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部34は、第一の放電維持パルス発生部1Yについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる。そのとき、第一の放電維持パルス発生部1Aでは電流が実質的に零に等しいので、スイッチング損失が生じない。
一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1〜Q4のオンオフ状態がそのまま維持される。
制御部34は更に、第一の電力回収部4Yについて、第一の回収スイッチ素子Q5をオンさせる。
そのスイッチングにより、第一の電力回収部4YのインダクタLだけがPDP20のパネル容量Cpと共振する。共振電流ILが第一の電力回収部4YのインダクタLを流れ、走査電極Yの電位が正のピーク値Vtから降下する(図16に示される区間B参照)。従って、放電維持パルス電圧Vpは正のピーク値2Vtから降下する。
When the state is maintained for a predetermined time corresponding to the pulse width of the discharge sustaining pulse voltage, the control unit 34, for the first discharge sustaining pulse generating unit 1Y, the first high-side main switch element Q1 and the second The low side main switch element Q4 is turned off. At that time, since the current is substantially equal to zero in the first sustaining pulse generator 1A, no switching loss occurs.
On the other hand, for the second sustaining pulse generator 1X, the on / off states of the four main switch elements Q1 to Q4 are maintained as they are.
Furthermore, the control unit 34 turns on the first recovery switch element Q5 for the first power recovery unit 4Y.
Due to the switching, only the inductor L of the first power recovery unit 4Y resonates with the panel capacitance Cp of the PDP 20. The resonance current IL flows through the inductor L of the first power recovery unit 4Y, and the potential of the scan electrode Y drops from the positive peak value Vt (see section B shown in FIG. 16). Therefore, the sustaining voltage pulse Vp drops from the positive peak value 2Vt.

走査電極Yの電位が負のピーク値−Vtに達するとき、放電維持パルス電圧Vpは零に達する。それと同時に、共振電流ILが実質的に零まで減衰するので、第一の電力回収部4Yでは第二のダイオードD2がオフする。
制御部34はそのとき、第二の放電維持パルス発生部1Xについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる。第二の放電維持パルス発生部1Xでは電流が実質的に零に等しいので、スイッチング損失が生じない。
制御部34は更に、第一の電力回収部4Yについて、第一の回収スイッチ素子Q5をオフさせる。そのとき、共振電流ILが実質的に零に等しいので、スイッチング損失が生じない。
制御部34は続いて、第一の放電維持パルス発生部1Yについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1〜Q4のオンオフ状態をそのまま維持する。
制御部34は更に、第二の電力回収部4Xについて、第一の回収スイッチ素子Q5をオンさせる。
そのスイッチングにより、第二の電力回収部4XのインダクタLだけがパネル容量Cpと共振する。共振電流ILが第二の電力回収部4XのインダクタLを流れ、維持電極Xの電位が負のピーク値−Vtから上昇する(図16に示される区間C参照)。こうして、放電維持パルス電圧Vpの極性が正から負に変わる。
When the potential of the scan electrode Y reaches the negative peak value −Vt, the sustaining pulse voltage Vp reaches zero. At the same time, since the resonance current IL is attenuated to substantially zero, the second diode D2 is turned off in the first power recovery unit 4Y.
At that time, the controller 34 turns off the first high-side main switch element Q1 and the second low-side main switch element Q4 for the second sustaining pulse generator 1X. In the second sustaining pulse generator 1X, since the current is substantially equal to zero, no switching loss occurs.
The control unit 34 further turns off the first recovery switch element Q5 for the first power recovery unit 4Y. At that time, since the resonance current IL is substantially equal to zero, no switching loss occurs.
Subsequently, the control unit 34 turns on the first low-side main switch element Q2 and the second high-side main switch element Q3 for the first sustaining pulse generation unit 1Y. On the other hand, for the second sustaining pulse generator 1X, the on / off states of the four main switch elements Q1 to Q4 are maintained as they are.
Furthermore, the control unit 34 turns on the first recovery switch element Q5 for the second power recovery unit 4X.
Due to the switching, only the inductor L of the second power recovery unit 4X resonates with the panel capacitance Cp. The resonance current IL flows through the inductor L of the second power recovery unit 4X, and the potential of the sustain electrode X rises from the negative peak value −Vt (see section C shown in FIG. 16). Thus, the polarity of the sustaining voltage pulse Vp changes from positive to negative.

維持電極Xの電位が正のピーク値Vtに達するとき、放電維持パルス電圧Vpは負のピーク値−2Vtに達する。それと同時に、共振電流ILが実質的に零まで減衰するので、第二の電力回収部4Xでは第二のダイオードD2がオフする。
制御部34はそのとき、第二の電力回収部4Xについて、第一の回収スイッチ素子Q5をオフさせる。ここで、共振電流ILが実質的に零に等しいので、スイッチング損失が生じない。
制御部34は更に、第二の放電維持パルス発生部1Xについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。それらの主スイッチ素子Q2、Q3では両端電圧が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより維持電極Xの電位が正のピーク値Vtに固定されるので、放電維持パルス電圧Vpが負のピーク値−2Vtに固定される(図16に示される区間D参照)。
When the potential of the sustain electrode X reaches the positive peak value Vt, the sustaining voltage pulse Vp reaches the negative peak value −2 Vt. At the same time, since the resonance current IL is attenuated to substantially zero, the second diode D2 is turned off in the second power recovery unit 4X.
At that time, the control unit 34 turns off the first recovery switch element Q5 for the second power recovery unit 4X. Here, since the resonance current IL is substantially equal to zero, no switching loss occurs.
Further, the controller 34 turns on the first low-side main switch element Q2 and the second high-side main switch element Q3 for the second sustaining pulse generator 1X. In these main switch elements Q2 and Q3, the voltage across the terminals is substantially equal to zero, so that no switching loss occurs.
Due to the switching, the potential of the sustain electrode X is fixed at the positive peak value Vt, so that the discharge sustain pulse voltage Vp is fixed at the negative peak value −2 Vt (see section D shown in FIG. 16).

制御部34は、放電維持パルス電圧Vpの極性を負から正に変えるときも同様に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作より遅らせる。
このようなスイッチング制御では、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互にPDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
Similarly, when the polarity of the sustaining voltage pulse Vp is changed from negative to positive, the control unit 34 performs the switching operation of the second sustaining pulse generator 1X and the second power recovery unit 4X with the first discharge. Delayed from the switching operation of sustain pulse generator 1Y and first power recovery unit 4Y.
In such switching control, every time the discharge sustaining pulse voltage Vp rises / falls, the inductors L of the two power recovery units 4Y and 4X resonate with the panel capacitance Cp of the PDP 20 alternately. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the two inductors L. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態5によるPDP駆動装置は実施形態2による装置と同様、二つの放電維持パルス発生部1Y、1X、及びそれらの出力側にトランス2Y、2Xを有する。それらは実施形態2によるものと同様な効果を与える。
特に、二つのトランス2Y、2Xの二次巻線2bY、2bXが実施形態2によるものと同様、PDP20のパネル容量Cpと直列に接続される(図15参照)。従って、実施形態5によるPDP駆動装置は実施形態2によるものと同様、小型化が更に容易であり、実施形態4によるPDP駆動装置より省電力化の点では優れている。
Similar to the apparatus according to the second embodiment, the PDP driving apparatus according to the fifth embodiment of the present invention includes two discharge sustaining pulse generators 1Y and 1X and transformers 2Y and 2X on the output side thereof. They give the same effects as those according to the second embodiment.
In particular, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected in series with the panel capacitance Cp of the PDP 20 as in the second embodiment (see FIG. 15). Therefore, the PDP driving apparatus according to the fifth embodiment can be further reduced in size as in the second embodiment, and is superior in terms of power saving than the PDP driving apparatus according to the fourth embodiment.

本発明の実施形態5によるPDP駆動装置では更に、実施形態4による装置と同様、電力回収部4Y、4Xによりパネル容量の充放電に起因する無効電力が低減する。従って、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。   Further, in the PDP driving device according to the fifth embodiment of the present invention, as in the device according to the fourth embodiment, the power recovery units 4Y and 4X reduce the reactive power caused by the charging / discharging of the panel capacity. Therefore, the resonance period between the inductor L and the panel capacitance Cp is reliably limited to the rising period and the falling period of the sustaining voltage pulse Vp.

《実施形態6》
本発明の実施形態6によるプラズマディスプレイでは実施形態3によるプラズマディスプレイとは異なり、二つの駆動部10A、10Bがそれぞれ、インダクタLA、LBに代え、電力回収部4A、4Bをトランス2A、2Bの一次側に含む(図17参照)。その点以外では、両方のプラズマディスプレイの構成は同様である(図10参照)。
図17では図10に示される構成要素と同様な構成要素に対し、図10に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態3についての説明を援用する。
Embodiment 6
In the plasma display according to the sixth embodiment of the present invention, unlike the plasma display according to the third embodiment, the two driving units 10A and 10B are replaced with the inductors LA and LB, respectively, and the power recovery units 4A and 4B are the primary transformers 2A and 2B. Included on the side (see Figure 17). Other than that, the configuration of both plasma displays is the same (see FIG. 10).
In FIG. 17, the same components as those shown in FIG. 10 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 3 is used about the detail of those similar components.

各駆動部10A、10Bでは、放電維持パルス発生部1A、1B、電力回収部4A、4B、及びトランス2A、2Bの構成が、実施形態4による放電維持パルス発生部1、電力回収部4、及びトランス2の構成と同様である。特に、互いに対応する回路素子の特性が実質的に等しい。
制御部35は実施形態3による制御部32と同様、二つの放電維持パルス発生部1A、1B、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。
制御部35は更に、放電維持期間中、電力回収部4A、4Bのスイッチング動作を制御し、放電維持パルス発生部1A、1Bのスイッチング動作と同期させる。その上、二つの放電維持パルス発生部1A、1Bから送出される二つの一次パルス電圧VFA、VFBを同期させる。
In each drive unit 10A, 10B, the configuration of the discharge sustain pulse generators 1A, 1B, the power recovery units 4A, 4B, and the transformers 2A, 2B are the same as those of the discharge sustain pulse generator 1, the power recovery unit 4, and The configuration of the transformer 2 is the same. In particular, the characteristics of the circuit elements corresponding to each other are substantially equal.
Similarly to the control unit 32 according to the third embodiment, the control unit 35 switches the two sustaining pulse generation units 1A and 1B, the initialization / scanning pulse generation unit 3, and the address electrode driving unit (not shown) to the ADS system. Control according to.
The control unit 35 further controls the switching operation of the power recovery units 4A and 4B during the discharge sustain period, and synchronizes with the switching operation of the discharge sustain pulse generation units 1A and 1B. In addition, the two primary pulse voltages VFA and VFB sent from the two sustaining pulse generators 1A and 1B are synchronized.

図18は、二つの放電維持パルス発生部1A、1B、二つの電力回収部4A、4B、二つのトランス2A、2B、及びPDP20の等価回路図である。図18では図11に示される構成要素と同様な構成要素に対し、図11に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態3についての説明を援用する。
初期化/走査パルス発生部3は図11に示される位置に接続され、放電維持期間では単に二つのトランス2A、2Bの二次巻線2bA、2bBと走査電極Yとの間を短絡させる。図18では、初期化/走査パルス発生部3は省略される。
FIG. 18 is an equivalent circuit diagram of the two sustaining pulse generation units 1A and 1B, the two power recovery units 4A and 4B, the two transformers 2A and 2B, and the PDP 20. In FIG. 18, the same reference numerals as those shown in FIG. 11 are given to the same constituent elements as those shown in FIG. Furthermore, the description about Embodiment 3 is used about the detail of those similar components.
The initialization / scanning pulse generator 3 is connected to the position shown in FIG. 11, and simply shorts between the secondary windings 2bA and 2bB of the two transformers 2A and 2B and the scanning electrode Y in the discharge sustain period. In FIG. 18, the initialization / scanning pulse generator 3 is omitted.

二つのトランス2A、2Bの二次巻線2bA、2bBは例えば図18に示されるように、同じ極性で接続される。制御部35はそのとき、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作を実質的に同位相に維持する。
二つのトランス2A、2Bの二次巻線2bA、2bBは図18に示される例とは別に、極性を逆にして接続されても良い。制御部35はそのとき、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bA and 2bB of the two transformers 2A and 2B are connected with the same polarity as shown in FIG. 18, for example. At that time, the control unit 35 maintains the switching operations of the two discharge sustaining pulse generating units 1A and 1B and the two power recovery units 4A and 4B in substantially the same phase.
The secondary windings 2bA and 2bB of the two transformers 2A and 2B may be connected with their polarities reversed, apart from the example shown in FIG. At that time, the control unit 35 maintains the switching operations of the two sustaining pulse generating units 1A and 1B and the two power recovery units 4A and 4B in substantially opposite phases.

二つの放電維持パルス発生部1A、1Bと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態4による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、PDP20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態4によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、電力回収部4A、4BのインダクタLが同時に、PDP20のパネル容量Cpと共振する。それらの共振により、電力がインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
The switching operation of the two sustaining pulse generation units 1A and 1B and the two power recovery units 4Y and 4X is the same as the switching operation of the sustaining pulse generation unit 1 and the power recovery unit 4 according to the fourth embodiment. Therefore, the potential change of the scan electrode Y of the PDP 20 is maintained in the opposite phase to the potential change of the sustain electrode X. Therefore, the sustaining pulse voltage Vp applied between the scan electrode Y and the sustain electrode X is the same as that according to the fourth embodiment.
In particular, at each rise / fall of the sustaining voltage pulse Vp, the inductors L of the power recovery units 4A and 4B simultaneously resonate with the panel capacitance Cp of the PDP 20. Due to these resonances, power is efficiently exchanged between the inductor L and the panel capacitance Cp. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態6によるPDP駆動装置は実施形態3による装置と同様、二つの放電維持パルス発生部1A、1B、及びそれらの出力側にトランス2A、2Bを有する。それらは実施形態3によるものと同様な効果を与える。   Similar to the apparatus according to the third embodiment, the PDP driving apparatus according to the sixth embodiment of the present invention includes two discharge sustaining pulse generators 1A and 1B and transformers 2A and 2B on the output side thereof. They give the same effect as that according to the third embodiment.

本発明の実施形態6によるPDP駆動装置では更に、実施形態4による装置と同様、電力回収部4A、4Bによりパネル容量の充放電に起因する無効電力が低減する。従って、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。   Further, in the PDP driving apparatus according to the sixth embodiment of the present invention, as in the apparatus according to the fourth embodiment, the power recovery units 4A and 4B reduce the reactive power due to the charging / discharging of the panel capacity. Therefore, the resonance period between the inductor L and the panel capacitance Cp is reliably limited to the rising period and the falling period of the sustaining voltage pulse Vp.

《実施形態7》
本発明の実施形態4によるPDP駆動装置では、電力回収部4の具体的な回路構成が図13に示されるものに限らず、様々なものであり得る。
本発明の実施形態7によるPDP駆動装置では、電力回収部4が次のような構成を有する(図19参照)。ここで、電力回収部4以外の構成要素は実施形態4によるものと同様である(図13参照)。
図19では図13に示される構成要素と同様な構成要素に対し、図13に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態4についての説明を援用する。
<< Embodiment 7 >>
In the PDP driving device according to the fourth embodiment of the present invention, the specific circuit configuration of the power recovery unit 4 is not limited to that shown in FIG. 13 and may be various.
In the PDP driving device according to Embodiment 7 of the present invention, the power recovery unit 4 has the following configuration (see FIG. 19). Here, the components other than the power recovery unit 4 are the same as those according to the fourth embodiment (see FIG. 13).
In FIG. 19, the same components as those shown in FIG. 13 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 4 is used about the detail of those similar components.

電力回収部4は、二つの相似な回路部分4a、4bを含む。各部分4a、4bは、コンデンサC、ハイサイド回収スイッチ素子Q5、ローサイド回収スイッチ素子Q6、ハイサイドダイオードD1、ローサイドダイオードD2、及びインダクタLを含む。
コンデンサCの容量はPDP20のパネル容量Cpより十分に大きい。コンデンサCの両端電圧は、放電維持パルス発生部1の入力端子1Tに対して印加される直流電圧Vsの半値Vs/2と実質的に等しく維持される。
二つの回収スイッチ素子Q5、Q6は好ましくはMOSFETである。その他に、IGBT又はバイポーラトランジスタであっても良い。
インダクタLは好ましくはトランス2とは独立な素子である。その他に、トランス2の漏れインダクタンスであっても良い。
The power recovery unit 4 includes two similar circuit portions 4a and 4b. Each portion 4a, 4b includes a capacitor C, a high side recovery switch element Q5, a low side recovery switch element Q6, a high side diode D1, a low side diode D2, and an inductor L.
The capacity of the capacitor C is sufficiently larger than the panel capacity Cp of the PDP 20. The voltage across the capacitor C is maintained substantially equal to the half value Vs / 2 of the DC voltage Vs applied to the input terminal 1T of the sustaining pulse generator 1.
The two recovery switch elements Q5 and Q6 are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used.
The inductor L is preferably an element independent of the transformer 2. In addition, the leakage inductance of the transformer 2 may be used.

コンデンサCの一端は接地され、他端は各回収スイッチ素子Q5、Q6の一端に接続される。ハイサイド回収スイッチ素子Q5の他端はハイサイドダイオードD1のアノードへ接続される。ハイサイドダイオードD1のカソードはローサイドダイオードD2のアノードへ接続される。ローサイドダイオードD2のカソードはローサイド回収スイッチ素子Q6の他端へ接続される。
インダクタLは、二つの主スイッチ素子の直列接続Q1、Q2(又は、Q3、Q4)の接続点J1(又はJ2)、及びハイサイドダイオードD1とローサイドダイオードD2との接続点J3の間に接続される。
One end of the capacitor C is grounded, and the other end is connected to one end of each recovery switch element Q5, Q6. The other end of the high side recovery switch element Q5 is connected to the anode of the high side diode D1. The cathode of the high side diode D1 is connected to the anode of the low side diode D2. The cathode of the low side diode D2 is connected to the other end of the low side recovery switch element Q6.
The inductor L is connected between the connection point J1 (or J2) of the series connection Q1, Q2 (or Q3, Q4) of the two main switch elements and the connection point J3 of the high side diode D1 and the low side diode D2. The

制御部33(図12参照)は、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持するとき、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値に維持される(維持電極Xは接地電圧に維持される)。ここで、そのピーク値は放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
The controller 33 (see FIG. 12) changes the polarity of the sustaining voltage pulse Vp from positive to negative by the on / off control for the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6 as follows.
When the first high-side main switch element Q1 and the second low-side main switch element Q4 are kept on, the potential of the scan electrode Y, that is, the sustaining voltage pulse Vp is maintained at a positive peak value (maintain Electrode X is maintained at ground voltage). Here, the peak value is determined by the potential Vs of the input terminal 1T of the sustaining pulse generator 1 and the winding ratio of the transformer 2.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部33は第一のハイサイド主スイッチ素子Q1をオフさせ、電力回収部4の第一の部分4aでローサイド回収スイッチ素子Q6をオンさせる。第一のハイサイド主スイッチ素子Q1では電流が実質的に零に等しいので、スイッチング損失が生じない。
放電維持パルス発生部1と電力回収部4の第一の部分4aとでは、接地端子←コンデンサC←ローサイド回収スイッチ素子Q6←ローサイドダイオードD2←インダクタL←トランス2の一次巻線2a←第二のローサイド主スイッチ素子Q4←接地端子のループが導通する(矢印は電流の向きを表す。図19参照)。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に走査電極Yの電位、すなわち放電維持パルス電圧Vpが降下する。
When the state is maintained for a predetermined time corresponding to the pulse width of the sustaining voltage pulse, the control unit 33 turns off the first high-side main switch element Q1, and the first portion 4a of the power recovery unit 4 The recovery switch element Q6 is turned on. Since the current is substantially equal to zero in the first high-side main switching device Q1, no switching loss occurs.
In the sustaining pulse generator 1 and the first part 4a of the power recovery unit 4, the ground terminal ← capacitor C ← low side recovery switch element Q6 ← low side diode D2 ← inductor L ← primary winding 2a of transformer 2 ← second The low-side main switch element Q4 ← the loop of the ground terminal becomes conductive (the arrow indicates the direction of current, see FIG. 19). At that time, the inductor L and the panel capacitance Cp resonate through the transformer 2. The resonance current IL flows through the loop in the direction of the arrow. Furthermore, the potential of the scan electrode Y, that is, the sustaining voltage pulse Vp drops.

共振電流ILが実質的に零まで減衰するとき、ローサイドダイオードD2がオフする。それと同時に放電維持パルス電圧Vpが零まで達する。制御部33はそのとき、ローサイド回収スイッチ素子Q6をオフさせ、第一のローサイド主スイッチ素子Q2をオンさせる。第一のローサイド主スイッチ素子Q2では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが零にクランプされる。
When the resonance current IL is attenuated to substantially zero, the low-side diode D2 is turned off. At the same time, the sustaining voltage pulse Vp reaches zero. At that time, the controller 33 turns off the low-side recovery switch element Q6 and turns on the first low-side main switch element Q2. In the first low-side main switch element Q2, the voltage across the terminals is equal to zero, so that no switching loss occurs.
Thus, the sustaining voltage pulse Vp is clamped to zero.

制御部33は続いて、第二のローサイド主スイッチ素子Q4をオフさせ、電力回収部4の第二の部分4bでハイサイド回収スイッチ素子Q5をオンさせる。第二のローサイド主スイッチ素子Q4では両端電圧が零と等しいので、スイッチング損失が生じない。
放電維持パルス発生部1と電力回収部4の第二の部分4bとでは、接地端子←第一のローサイド主スイッチ素子Q2←トランス2の一次巻線2a←インダクタL←ハイサイドダイオードD1←ハイサイド回収スイッチ素子Q5←コンデンサC←接地端子のループが導通する(矢印は電流の向きを表す。図19参照)。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に放電維持パルス電圧Vpが降下する。
Subsequently, the control unit 33 turns off the second low-side main switch element Q4, and turns on the high-side recovery switch element Q5 in the second portion 4b of the power recovery unit 4. In the second low-side main switch element Q4, the voltage across the terminal is equal to zero, so that no switching loss occurs.
In the sustaining pulse generator 1 and the second part 4b of the power recovery unit 4, the ground terminal ← the first low-side main switch element Q2 ← the primary winding 2a of the transformer 2 ← the inductor L ← the high-side diode D1 ← the high-side Recovery switch element Q5 ← capacitor C ← ground terminal loop conducts (the arrow indicates the direction of current, see FIG. 19). At that time, the inductor L and the panel capacitance Cp resonate through the transformer 2. The resonance current IL flows through the loop in the direction of the arrow. Furthermore, the sustaining voltage pulse Vp drops.

共振電流ILが実質的に零まで減衰するとき、ハイサイドダイオードD1がオフする。それと同時に放電維持パルス電圧Vpが負のピーク値まで達する。制御部33はそのとき、ハイサイド回収スイッチ素子Q5をオフさせ、第二のハイサイド主スイッチ素子Q3をオンさせる。ここで、第二のハイサイド主スイッチ素子Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
When the resonance current IL is attenuated to substantially zero, the high-side diode D1 is turned off. At the same time, the sustaining voltage pulse Vp reaches a negative peak value. At that time, the controller 33 turns off the high-side recovery switch element Q5 and turns on the second high-side main switch element Q3. Here, since the voltage across the second high-side main switching device Q3 is equal to zero, no switching loss occurs.
Thus, the sustaining voltage pulse Vp is clamped to a negative peak value.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

制御部33は同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、放電維持パルス電圧Vpの極性を負から正へ変える。
放電維持パルス電圧Vpの極性が正から負へ変わるとき、電力回収部4では、第一の部分4aのコンデンサCがパネル容量Cpから電力を回収し、一方、第二の部分4bのコンデンサCがパネル容量Cpに電力を供給する。放電維持パルス電圧Vpの極性が負から正へ変わるときはその反対である。
こうして、放電維持パルス電圧Vpの立ち上がり/立ち下がりではPDP20のパネル容量Cpと電力回収部4のインダクタLとが共振し、パネル容量Cpと電力回収部4のコンデンサCとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。
すなわち、本発明の実施形態7によるPDP駆動装置では電力回収部4が実施形態4によるものと同様に機能し、同様な効果を与える。
Similarly, the control unit 33 changes the polarity of the sustaining voltage pulse Vp from negative to positive by on / off control for the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6.
When the polarity of the sustaining voltage pulse Vp changes from positive to negative, in the power recovery unit 4, the capacitor C in the first portion 4a recovers power from the panel capacitance Cp, while the capacitor C in the second portion 4b Power is supplied to the panel capacitance Cp. The opposite is true when the polarity of the sustaining voltage pulse Vp changes from negative to positive.
Thus, at the rise / fall of the sustaining voltage pulse Vp, the panel capacitance Cp of the PDP 20 and the inductor L of the power recovery unit 4 resonate, and power is efficiently transmitted between the panel capacitance Cp and the capacitor C of the power recovery unit 4. Exchanged. As a result, reactive power due to charging / discharging of the panel capacity is reduced.
That is, in the PDP driving device according to the seventh embodiment of the present invention, the power recovery unit 4 functions in the same manner as that according to the fourth embodiment and provides the same effect.

《実施形態8》
本発明の実施形態5によるPDP駆動装置(図14参照)では、二つの電力回収部4Y、4Xの具体的な回路構成が図15に示されるものに限らず、様々なものであり得る。
本発明の実施形態8によるPDP駆動装置では、二つの電力回収部4Y、4Xがそれぞれ、実施形態7によるものと同様な構成を有する(図19、20参照)。ここで、電力回収部4Y、4X以外の構成要素は実施形態5によるものと同様である(図14、15参照)。
図20では図15、19に示される構成要素と同様な構成要素に対し、図15、19に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態5、7についての説明を援用する。
Embodiment 8
In the PDP driving device according to the fifth embodiment of the present invention (see FIG. 14), the specific circuit configuration of the two power recovery units 4Y and 4X is not limited to that shown in FIG. 15, but may be various.
In the PDP driving device according to the eighth embodiment of the present invention, the two power recovery units 4Y and 4X each have the same configuration as that according to the seventh embodiment (see FIGS. 19 and 20). Here, the components other than the power recovery units 4Y and 4X are the same as those according to the fifth embodiment (see FIGS. 14 and 15).
In FIG. 20, the same components as those shown in FIGS. 15 and 19 are denoted by the same reference numerals as those shown in FIGS. Furthermore, the description about Embodiment 5 and 7 is used about the detail of those similar components.

二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図20に示されるように極性を逆にして接続される。制御部34(図14参照)はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図20に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with their polarities reversed as shown in FIG. 20, for example. At that time, the control unit 34 (see FIG. 14) maintains the switching operation of the two sustaining pulse generation units 1Y and 1X and the switching operation of the two power recovery units 4Y and 4X in substantially the same phase.
Apart from the example shown in FIG. 20, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with the same polarity. At that time, the controller 34 maintains the switching operations of the two sustaining pulse generators 1Y and 1X and the switching operations of the two power recovery units 4Y and 4X in substantially opposite phases.

二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態7による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、PDP20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態7によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、PDP20のパネル容量Cpと共振する。それらの共振により、電力が電力回収部4Y、4XのコンデンサCとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
The switching operation between the two sustaining pulse generating units 1Y and 1X and the two power recovery units 4Y and 4X is the same as the switching operation between the sustaining pulse generating unit 1 and the power recovery unit 4 according to the seventh embodiment. Therefore, the potential change of the scan electrode Y of the PDP 20 is maintained in the opposite phase to the potential change of the sustain electrode X. Therefore, the sustaining pulse voltage Vp applied between the scan electrode Y and the sustain electrode X is the same as that according to the seventh embodiment.
In particular, the inductor L of the power recovery units 4Y and 4X simultaneously resonates with the panel capacitance Cp of the PDP 20 at every rise / fall of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the capacitors C of the power recovery units 4Y and 4X and the panel capacitance Cp. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

制御部34は上記とは別に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作の位相を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作の位相より遅らせても良い(図16参照)。それにより、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互に、PDP20のパネル容量Cpと共振する。それらの共振により電力が二つのコンデンサCとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。   Separately from the above, the control unit 34 determines the phase of the switching operation between the second discharge sustaining pulse generation unit 1X and the second power recovery unit 4X, the first discharge sustaining pulse generation unit 1Y and the first power recovery unit It may be delayed from the phase of the switching operation with 4Y (see FIG. 16). As a result, the inductor L of the two power recovery units 4Y and 4X alternately resonates with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the two capacitors C and the panel capacitance Cp. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態8によるPDP駆動装置では電力回収部4Y、4Xが上記の通り、実施形態5によるものと同様に機能し、同様な効果を与える。   In the PDP driving device according to the eighth embodiment of the present invention, the power recovery units 4Y and 4X function in the same manner as those according to the fifth embodiment as described above, and provide the same effects.

本発明の実施形態6によるPDP駆動装置(図17参照)でも実施形態5による装置と同様、二つの電力回収部4A、4Bの具体的な回路構成が図18に示されるものに限らず、様々なものであり得る。例えば、二つの電力回収部4A、4Bがそれぞれ、実施形態7によるものと同様な構成を有しても良い(図19参照)。ここで、電力回収部4A、4B以外の構成要素は実施形態6によるものと同様である(図17、18参照)。
制御部35(図17参照)は特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作をそれぞれ、同位相(又は逆位相)に維持する。それにより二つの電力回収部4A、4Bは実施形態6によるものと同様に機能し、同様な効果を与える。
In the PDP drive device according to Embodiment 6 of the present invention (see FIG. 17), the specific circuit configuration of the two power recovery units 4A and 4B is not limited to that shown in FIG. It can be something. For example, the two power recovery units 4A and 4B may each have the same configuration as that according to the seventh embodiment (see FIG. 19). Here, the components other than the power recovery units 4A and 4B are the same as those according to the sixth embodiment (see FIGS. 17 and 18).
In particular, the control unit 35 (see FIG. 17) maintains the switching operations of the two discharge sustaining pulse generating units 1A and 1B and the two power recovery units 4A and 4B in the same phase (or opposite phase), respectively. As a result, the two power recovery units 4A and 4B function in the same manner as in the sixth embodiment and provide the same effects.

《実施形態9》
本発明の実施形態4によるPDP駆動装置(図12参照)では更に、電力回収部4が図13に示されるものに代えて、次のような回路構成を有しても良い(図21参照)。ここで、電力回収部4以外の構成要素は実施形態4によるものと同様である(図12、13参照)。
図21では図13に示される構成要素と同様な構成要素に対し、図13に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態4についての説明を援用する。
Embodiment 9
In the PDP driving device according to Embodiment 4 of the present invention (see FIG. 12), the power recovery unit 4 may have the following circuit configuration instead of the one shown in FIG. 13 (see FIG. 21). . Here, the components other than the power recovery unit 4 are the same as those according to the fourth embodiment (see FIGS. 12 and 13).
In FIG. 21, the same components as those shown in FIG. 13 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 4 is used about the detail of those similar components.

放電維持パルス発生部1は更に、二つのダイオードD1、D2を含む。
ハイサイドダイオードD1のアノードは第一のハイサイド主スイッチ素子Q1に接続され、カソードはローサイドダイオードD2のアノードに接続される。ローサイドダイオードD2のカソードは第一のローサイド主スイッチ素子Q2に接続される。二つのダイオードD1、D2の接続点J1がトランス2の一次巻線2aに接続される。
The sustaining pulse generator 1 further includes two diodes D1 and D2.
The anode of the high side diode D1 is connected to the first high side main switch element Q1, and the cathode is connected to the anode of the low side diode D2. The cathode of the low side diode D2 is connected to the first low side main switch element Q2. A connection point J1 between the two diodes D1 and D2 is connected to the primary winding 2a of the transformer 2.

電力回収部4は、二つの回収スイッチ素子Q5、Q6とインダクタLとを含む。
二つの回収スイッチ素子Q5、Q6は好ましくはMOSFETである。その他に、IGBT又はバイポーラトランジスタであっても良い。
インダクタLは好ましくはトランス2とは独立な素子である。その他に、トランス2の漏れインダクタンスであっても良い。
二つの回収スイッチ素子Q5、Q6は入力端子1Tと接地端子との間に、直列に接続される。二つのダイオードD1、D2の接続点J1と二つの回収スイッチ素子Q5、Q6の接続点J3との間にインダクタLが接続される。
The power recovery unit 4 includes two recovery switch elements Q5 and Q6 and an inductor L.
The two recovery switch elements Q5 and Q6 are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used.
The inductor L is preferably an element independent of the transformer 2. In addition, the leakage inductance of the transformer 2 may be used.
The two recovery switch elements Q5 and Q6 are connected in series between the input terminal 1T and the ground terminal. An inductor L is connected between a connection point J1 of the two diodes D1 and D2 and a connection point J3 of the two recovery switch elements Q5 and Q6.

制御部33(図12参照)は主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、パネル容量Cpの両端電圧、すなわち放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値に維持される。ここで、そのピーク値は放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
The control unit 33 (see FIG. 12) controls the voltage across the panel capacitance Cp, that is, the polarity of the sustaining voltage pulse Vp from the positive as follows by ON / OFF control for the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6. Change to negative.
The first high-side main switch element Q1 and the second low-side main switch element Q4 are kept on, and the other switch elements Q2, Q3, Q5, Q6 are kept off. At that time, the potential of the scan electrode Y, that is, the sustaining voltage pulse Vp is maintained at a positive peak value. Here, the peak value is determined by the potential Vs of the input terminal 1T of the sustaining pulse generator 1 and the winding ratio of the transformer 2.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部33は、第一のハイサイド主スイッチ素子Q1をオフさせ、ローサイド回収スイッチ素子Q6をオンさせる。第一のハイサイド主スイッチ素子Q1では電流が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、接地端子←ローサイド回収スイッチ素子Q6←インダクタL←トランス2の一次巻線2a←第二のローサイド主スイッチ素子Q4←接地端子のループが導通する(矢印は電流の向きを表す。図21参照)。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に、放電維持パルス電圧Vpが降下する。
ここで、二つのダイオードD1、D2により、共振電流ILが第一のハイサイド主スイッチ素子Q1と第一のローサイド主スイッチ素子Q2との各ボディダイオード(図示せず)を流れない。
When the state is maintained for a predetermined time corresponding to the pulse width of the sustaining voltage pulse, the control unit 33 turns off the first high-side main switch element Q1 and turns on the low-side recovery switch element Q6. Since the current is substantially equal to zero in the first high-side main switching device Q1, no switching loss occurs.
By the switching, the loop of the ground terminal ← low side recovery switch element Q6 ← inductor L ← primary winding 2a of the transformer 2 ← second low side main switch element Q4 ← ground terminal is conducted (the arrow indicates the direction of current). 21). At that time, the inductor L and the panel capacitance Cp resonate through the transformer 2. The resonance current IL flows through the loop in the direction of the arrow. Further, the sustaining voltage pulse Vp drops.
Here, due to the two diodes D1 and D2, the resonance current IL does not flow through the body diodes (not shown) of the first high-side main switch element Q1 and the first low-side main switch element Q2.

放電維持パルス電圧Vpが負のピーク値まで達する。それと同時に、共振電流ILが実質的に零まで減衰する。
制御部33はそのとき、第二のローサイド主スイッチ素子Q4とローサイド回収スイッチ素子Q6とをオフさせ、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。第二のローサイド主スイッチ素子Q4とローサイド回収スイッチ素子Q6とでは電流ILが実質的に零に等しいので、スイッチング損失が生じない。二つの主スイッチ素子Q2、Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
The sustaining pulse voltage Vp reaches a negative peak value. At the same time, the resonance current IL is attenuated to substantially zero.
At that time, the controller 33 turns off the second low-side main switch element Q4 and the low-side recovery switch element Q6, and turns on the first low-side main switch element Q2 and the second high-side main switch element Q3. Since the current IL is substantially equal to zero in the second low-side main switch element Q4 and the low-side recovery switch element Q6, switching loss does not occur. In the two main switch elements Q2 and Q3, since the voltage between both ends is equal to zero, no switching loss occurs.
Thus, the sustaining voltage pulse Vp is clamped to a negative peak value.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部33は更に放電維持パルス電圧Vpの極性を次のように負から正へ変える。
制御部33は、第一のローサイド主スイッチ素子Q2をオフさせ、ハイサイド回収スイッチ素子Q5をオンさせる。第一のローサイド主スイッチ素子Q2では電流が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、ハイサイド回収スイッチ素子Q5→インダクタL→トランス2の一次巻線2a→第二のハイサイド主スイッチ素子Q3→ハイサイド回収スイッチ素子Q5のループが導通する(矢印は電流の向きを表す。図21参照)。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に、放電維持パルス電圧Vpが上昇する。
ここで、二つのダイオードD1、D2により、共振電流ILが第一のハイサイド主スイッチ素子Q1と第一のローサイド主スイッチ素子Q2との各ボディダイオード(図示せず)を流れない。
When a predetermined time corresponding to the pulse width of the sustaining voltage pulse has elapsed, the control unit 33 further changes the polarity of the sustaining voltage pulse Vp from negative to positive as follows.
The control unit 33 turns off the first low-side main switch element Q2 and turns on the high-side recovery switch element Q5. Since the current is substantially equal to zero in the first low-side main switching device Q2, no switching loss occurs.
By this switching, the loop of the high side recovery switch element Q5 → the inductor L → the primary winding 2a of the transformer 2 → the second high side main switch element Q3 → the high side recovery switch element Q5 becomes conductive (the arrow indicates the direction of the current). (See Figure 21). At that time, the inductor L and the panel capacitance Cp resonate through the transformer 2. The resonance current IL flows through the loop in the direction of the arrow. Furthermore, the sustaining voltage pulse Vp increases.
Here, due to the two diodes D1 and D2, the resonance current IL does not flow through the body diodes (not shown) of the first high-side main switch element Q1 and the first low-side main switch element Q2.

放電維持パルス電圧Vpが正のピーク値まで達する。それと同時に、共振電流ILが実質的に零まで減衰する。
制御部33はそのとき、第二のハイサイド主スイッチ素子Q3とハイサイド回収スイッチ素子Q5とをオフさせ、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオンさせる。第二のハイサイド主スイッチ素子Q3とハイサイド回収スイッチ素子Q5とでは電流ILが実質的に零に等しいので、スイッチング損失が生じない。二つの主スイッチ素子Q1、Q4では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが正のピーク値にクランプされる。
The sustaining pulse voltage Vp reaches a positive peak value. At the same time, the resonance current IL is attenuated to substantially zero.
At that time, the controller 33 turns off the second high-side main switch element Q3 and the high-side recovery switch element Q5, and turns on the first high-side main switch element Q1 and the second low-side main switch element Q4. . Since the current IL is substantially equal to zero in the second high-side main switch element Q3 and the high-side recovery switch element Q5, no switching loss occurs. In the two main switch elements Q1 and Q4, the voltage across the terminals is equal to zero, so that no switching loss occurs.
Thus, the sustaining voltage pulse Vp is clamped to a positive peak value.

放電維持パルス電圧Vpの極性が反転するとき、PDP20のパネル容量Cpと電力回収部4のインダクタLとが上記のように共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、PDP20のパネル容量Cpの充放電に起因する無効電力が低減する。
こうして、本発明の実施形態9によるPDP駆動装置では電力回収部4が実施形態4によるものと同様に機能し、同様な効果を与える。
When the polarity of the sustaining voltage pulse Vp is reversed, the panel capacitance Cp of the PDP 20 and the inductor L of the power recovery unit 4 resonate as described above. Due to the resonance, the polarity of the sustaining voltage pulse Vp is reversed with little power consumption. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp of the PDP 20 is reduced.
Thus, in the PDP driving apparatus according to the ninth embodiment of the present invention, the power recovery unit 4 functions in the same manner as that according to the fourth embodiment and provides the same effect.

《実施形態10》
本発明の実施形態5によるPDP駆動装置(図14参照)では、二つの電力回収部4Y、4Xが図15に示されるものに代えて、実施形態9によるものと同様な回路構成を有しても良い(図21、22参照)。ここで、電力回収部4Y、4X以外の構成要素は実施形態5によるものと同様である(図14、15参照)。
図22では図15、21に示される構成要素と同様な構成要素に対し、図15、21に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態5、9についての説明を援用する。
<< Embodiment 10 >>
In the PDP drive device according to the fifth embodiment of the present invention (see FIG. 14), the two power recovery units 4Y and 4X have the same circuit configuration as that according to the ninth embodiment instead of the one shown in FIG. (See Figures 21 and 22). Here, the components other than the power recovery units 4Y and 4X are the same as those according to the fifth embodiment (see FIGS. 14 and 15).
In FIG. 22, the same reference numerals as those shown in FIGS. 15 and 21 are given to the same components as those shown in FIGS. Further, for the details of the similar constituent elements, the descriptions of the fifth and ninth embodiments are incorporated.

二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図22に示されるように極性を逆にして接続される。制御部34(図14参照)はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図22に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with their polarities reversed, for example, as shown in FIG. At that time, the control unit 34 (see FIG. 14) maintains the switching operation of the two sustaining pulse generation units 1Y and 1X and the switching operation of the two power recovery units 4Y and 4X in substantially the same phase.
Apart from the example shown in FIG. 22, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with the same polarity. At that time, the controller 34 maintains the switching operations of the two sustaining pulse generators 1Y and 1X and the switching operations of the two power recovery units 4Y and 4X in substantially opposite phases.

二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態9による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、PDP20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態9によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、PDP20のパネル容量Cpと共振する。それらの共振により、電力が電力回収部4Y、4XのインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
The switching operations of the two sustaining pulse generating units 1Y and 1X and the two power recovery units 4Y and 4X are the same as the switching operation of the sustaining pulse generating unit 1 and the power recovery unit 4 according to the ninth embodiment, respectively. Therefore, the potential change of the scan electrode Y of the PDP 20 is maintained in the opposite phase to the potential change of the sustain electrode X. Therefore, the sustaining pulse voltage Vp applied between the scan electrode Y and the sustain electrode X is the same as that according to the ninth embodiment.
In particular, the inductor L of the power recovery units 4Y and 4X simultaneously resonates with the panel capacitance Cp of the PDP 20 at every rise / fall of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the inductor L of the power recovery units 4Y and 4X and the panel capacitance Cp. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

制御部34は上記とは別に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作より遅らせても良い(図16参照)。それにより、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互に、PDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。   Separately from the above, the control unit 34 performs the switching operation between the second discharge sustaining pulse generation unit 1X and the second power recovery unit 4X, the first discharge sustaining pulse generation unit 1Y and the first power recovery unit 4Y It may be delayed from the switching operation (see FIG. 16). As a result, the inductor L of the two power recovery units 4Y and 4X alternately resonates with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the two inductors L. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態10によるPDP駆動装置では電力回収部4Y、4Xが上記の通り、実施形態5によるものと同様に機能し、同様な効果を与える。   In the PDP driving device according to the tenth embodiment of the present invention, the power recovery units 4Y and 4X function in the same manner as those according to the fifth embodiment as described above, and provide the same effects.

本発明の実施形態6によるPDP駆動装置(図17参照)でも実施形態5による装置と同様、二つの電力回収部4A、4Bが図18に示されるものに代えて、実施形態9によるものと同様な構成を有しても良い(図21参照)。ここで、電力回収部4A、4B以外の構成要素は実施形態6によるものと同様である(図17、18参照)。
制御部35(図17参照)は特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作をそれぞれ、同位相(又は逆位相)に維持する。それにより二つの電力回収部4A、4Bは実施形態6によるものと同様に機能し、同様な効果を与える。
Similarly to the apparatus according to the fifth embodiment, the PDP driving apparatus according to the sixth embodiment of the present invention (see FIG. 17) has two power recovery units 4A and 4B similar to those according to the ninth embodiment instead of the one shown in FIG. (See FIG. 21). Here, the components other than the power recovery units 4A and 4B are the same as those according to the sixth embodiment (see FIGS. 17 and 18).
In particular, the control unit 35 (see FIG. 17) maintains the switching operations of the two discharge sustaining pulse generating units 1A and 1B and the two power recovery units 4A and 4B in the same phase (or opposite phase), respectively. As a result, the two power recovery units 4A and 4B function in the same manner as in the sixth embodiment and provide the same effects.

《実施形態11》
本発明の実施形態4によるPDP駆動装置(図12参照)では、電力回収部4が図13に示されるものに代えて、次のような回路構成を有しても良い(図23参照)。ここで、電力回収部4以外の構成要素は実施形態4によるものと同様である(図12、13参照)。
図23では図13に示される構成要素と同様な構成要素に対し、図13に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態4についての説明を援用する。
<< Embodiment 11 >>
In the PDP driving device (see FIG. 12) according to Embodiment 4 of the present invention, the power recovery unit 4 may have the following circuit configuration instead of the one shown in FIG. 13 (see FIG. 23). Here, the components other than the power recovery unit 4 are the same as those according to the fourth embodiment (see FIGS. 12 and 13).
In FIG. 23, constituent elements similar to those shown in FIG. 13 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 4 is used about the detail of those similar components.

放電維持パルス発生部1は更に、二つのダイオードD1、D2を含む。
第一のダイオードD1のアノードは第一のハイサイド主スイッチ素子Q1に接続され、カソードは第一のローサイド主スイッチ素子Q2に接続される。
第二のダイオードD2のアノードは第二のハイサイド主スイッチ素子Q3に接続され、カソードは第二のローサイド主スイッチ素子Q4に接続される。
第一のダイオードD1と第一のハイサイド主スイッチ素子Q1との接続点J1、及び第二のダイオードD2と第二のハイサイド主スイッチ素子Q3との接続点J2との間に、トランス2の一次巻線2aが接続される。
The sustaining pulse generator 1 further includes two diodes D1 and D2.
The anode of the first diode D1 is connected to the first high-side main switch element Q1, and the cathode is connected to the first low-side main switch element Q2.
The anode of the second diode D2 is connected to the second high-side main switch element Q3, and the cathode is connected to the second low-side main switch element Q4.
Between the connection point J1 of the first diode D1 and the first high-side main switch element Q1, and the connection point J2 of the second diode D2 and the second high-side main switch element Q3, The primary winding 2a is connected.

電力回収部4は、二つの回収スイッチ素子Q5、Q6とインダクタLとを含む。
二つの回収スイッチ素子Q5、Q6は好ましくはMOSFETである。その他に、IGBT又はバイポーラトランジスタであっても良い。
インダクタLは好ましくはトランス2とは独立な素子である。その他に、トランス2の漏れインダクタンスであっても良い。
第一の回収スイッチ素子Q5とインダクタLとはトランス2の一次巻線2aの一端と接地端子との間に、直列に接続される。第二の回収スイッチ素子Q6はトランス2の一次巻線2aの他端と接地端子との間に接続される。
The power recovery unit 4 includes two recovery switch elements Q5 and Q6 and an inductor L.
The two recovery switch elements Q5 and Q6 are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used.
The inductor L is preferably an element independent of the transformer 2. In addition, the leakage inductance of the transformer 2 may be used.
The first recovery switch element Q5 and the inductor L are connected in series between one end of the primary winding 2a of the transformer 2 and the ground terminal. The second recovery switch element Q6 is connected between the other end of the primary winding 2a of the transformer 2 and the ground terminal.

制御部33(図12参照)は主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、パネル容量Cpの両端電圧、すなわち放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値に維持される。ここで、そのピーク値は放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
The control unit 33 (see FIG. 12) controls the voltage across the panel capacitance Cp, that is, the polarity of the sustaining voltage pulse Vp from the positive as follows by ON / OFF control for the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6. Change to negative.
The first high-side main switch element Q1 and the second low-side main switch element Q4 are kept on, and the other switch elements Q2, Q3, Q5, Q6 are kept off. At that time, the potential of the scan electrode Y, that is, the sustaining voltage pulse Vp is maintained at a positive peak value. Here, the peak value is determined by the potential Vs of the input terminal 1T of the sustaining pulse generator 1 and the winding ratio of the transformer 2.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部33は、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせ、二つの回収スイッチ素子Q5、Q6を共にオンさせる。二つの主スイッチ素子Q1、Q4では電流が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、接地端子←第一の回収スイッチ素子Q5←インダクタL←トランス2の一次巻線2a←第二の回収スイッチ素子Q6←接地端子のループが導通する(矢印は電流の向きを表す。図23参照)。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に、放電維持パルス電圧Vpが降下する。
ここで、二つのダイオードD1、D2により、共振電流ILが二つのローサイド主スイッチ素子Q2、Q4の各ボディダイオード(図示せず)を流れない。
When the state is maintained for a predetermined time corresponding to the pulse width of the sustaining voltage pulse, the control unit 33 turns off the first high-side main switch element Q1 and the second low-side main switch element Q4, The two recovery switch elements Q5 and Q6 are both turned on. Since the current is substantially equal to zero in the two main switch elements Q1 and Q4, no switching loss occurs.
By the switching, the loop of the ground terminal ← first recovery switch element Q5 ← inductor L ← primary winding 2a of transformer 2 ← second recovery switch element Q6 ← ground terminal is conducted (the arrow indicates the direction of current). (See Figure 23). At that time, the inductor L and the panel capacitance Cp resonate through the transformer 2. The resonance current IL flows through the loop in the direction of the arrow. Further, the sustaining voltage pulse Vp drops.
Here, due to the two diodes D1 and D2, the resonance current IL does not flow through the body diodes (not shown) of the two low-side main switch elements Q2 and Q4.

放電維持パルス電圧Vpが負のピーク値まで達する。それと同時に、共振電流ILが実質的に零まで減衰する。
制御部33はそのとき、二つの回収スイッチ素子Q5、Q6を共にオフさせ、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。二つの回収スイッチ素子Q5、Q6では電流ILが実質的に零に等しいので、スイッチング損失が生じない。二つの主スイッチ素子Q2、Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
The sustaining pulse voltage Vp reaches a negative peak value. At the same time, the resonance current IL is attenuated to substantially zero.
At that time, the controller 33 turns off the two recovery switch elements Q5 and Q6 and turns on the first low-side main switch element Q2 and the second high-side main switch element Q3. Since the current IL is substantially equal to zero in the two recovery switch elements Q5 and Q6, no switching loss occurs. In the two main switch elements Q2 and Q3, since the voltage between both ends is equal to zero, no switching loss occurs.
Thus, the sustaining voltage pulse Vp is clamped to a negative peak value.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

制御部33は同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、放電維持パルス電圧Vpの極性を負から正へ変える。
放電維持パルス電圧Vpの極性が反転するとき、PDP20のパネル容量Cpと電力回収部4のインダクタLとが上記のように共振する。その共振により放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、PDP20のパネル容量Cpの充放電に起因する無効電力が低減する。
こうして、本発明の実施形態11によるPDP駆動装置では電力回収部4が実施形態4によるものと同様に機能し、同様な効果を与える。
Similarly, the control unit 33 changes the polarity of the sustaining voltage pulse Vp from negative to positive by on / off control for the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6.
When the polarity of the sustaining voltage pulse Vp is reversed, the panel capacitance Cp of the PDP 20 and the inductor L of the power recovery unit 4 resonate as described above. Due to the resonance, the polarity of the sustaining voltage pulse Vp is reversed with little power consumption. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp of the PDP 20 is reduced.
Thus, in the PDP driving apparatus according to the eleventh embodiment of the present invention, the power recovery unit 4 functions in the same manner as that according to the fourth embodiment and provides the same effect.

《実施形態12》
本発明の実施形態5によるPDP駆動装置(図14参照)では、二つの電力回収部4Y、4Xが図15に示されるものに代えて、実施形態11によるものと同様な回路構成を有しても良い(図23、24参照)。ここで、電力回収部4Y、4X以外の構成要素は実施形態5によるものと同様である(図14、15参照)。
図24では図15、23に示される構成要素と同様な構成要素に対し、図15、23に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態5、11についての説明を援用する。
<< Embodiment 12 >>
In the PDP drive device according to the fifth embodiment of the present invention (see FIG. 14), the two power recovery units 4Y and 4X have the same circuit configuration as that according to the eleventh embodiment, instead of the one shown in FIG. (See Figures 23 and 24). Here, the components other than the power recovery units 4Y and 4X are the same as those according to the fifth embodiment (see FIGS. 14 and 15).
In FIG. 24, the same reference numerals as those shown in FIGS. 15 and 23 are given to the same components as those shown in FIGS. Furthermore, the description about Embodiment 5, 11 is used for the detail of those similar components.

二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図24に示されるように、極性を逆にして接続される。制御部34(図14参照)はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図24に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with their polarities reversed, for example, as shown in FIG. At that time, the control unit 34 (see FIG. 14) maintains the switching operation of the two sustaining pulse generation units 1Y and 1X and the switching operation of the two power recovery units 4Y and 4X in substantially the same phase.
Apart from the example shown in FIG. 24, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with the same polarity. At that time, the controller 34 maintains the switching operations of the two sustaining pulse generators 1Y and 1X and the switching operations of the two power recovery units 4Y and 4X in substantially opposite phases.

二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態11による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、PDP20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態11によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、PDP20のパネル容量Cpと共振する。それらの共振により、電力が電力回収部4Y、4XのインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
The switching operations of the two sustaining pulse generating units 1Y and 1X and the two power recovery units 4Y and 4X are the same as the switching operation of the sustaining pulse generating unit 1 and the power recovery unit 4 according to the eleventh embodiment. Therefore, the potential change of the scan electrode Y of the PDP 20 is maintained in the opposite phase to the potential change of the sustain electrode X. Therefore, the sustaining pulse voltage Vp applied between the scan electrode Y and the sustain electrode X is the same as that according to the eleventh embodiment.
In particular, the inductor L of the power recovery units 4Y and 4X simultaneously resonates with the panel capacitance Cp of the PDP 20 at every rise / fall of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the inductor L of the power recovery units 4Y and 4X and the panel capacitance Cp. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

制御部34は上記とは別に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作より遅らせても良い(図16参照)。それにより、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互に、PDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。   Separately from the above, the control unit 34 performs the switching operation between the second discharge sustaining pulse generation unit 1X and the second power recovery unit 4X, the first discharge sustaining pulse generation unit 1Y and the first power recovery unit 4Y It may be delayed from the switching operation (see FIG. 16). As a result, the inductor L of the two power recovery units 4Y and 4X alternately resonates with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the two inductors L. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態12によるPDP駆動装置では電力回収部4Y、4Xが上記の通り、実施形態5によるものと同様に機能し、同様な効果を与える。   In the PDP driving device according to the twelfth embodiment of the present invention, the power recovery units 4Y and 4X function in the same manner as those according to the fifth embodiment as described above, and provide the same effects.

本発明の実施形態6によるPDP駆動装置(図17参照)でも実施形態5による装置と同様、二つの電力回収部4A、4Bが図18に示されるものに代えて、実施形態11によるものと同様な構成を有しても良い(図23参照)。ここで、電力回収部4A、4B以外の構成要素は実施形態6によるものと同様である(図17、18参照)。
制御部35(図17参照)は特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作をそれぞれ、同位相(又は逆位相)に維持する。それにより二つの電力回収部4A、4Bは実施形態6によるものと同様に機能し、同様な効果を与える。
Similarly to the apparatus according to the fifth embodiment, the PDP driving apparatus according to the sixth embodiment of the present invention (see FIG. 17) is similar to the apparatus according to the eleventh embodiment, except that the two power recovery units 4A and 4B are shown in FIG. (See FIG. 23). Here, the components other than the power recovery units 4A and 4B are the same as those according to the sixth embodiment (see FIGS. 17 and 18).
In particular, the control unit 35 (see FIG. 17) maintains the switching operations of the two discharge sustaining pulse generating units 1A and 1B and the two power recovery units 4A and 4B in the same phase (or opposite phase), respectively. As a result, the two power recovery units 4A and 4B function in the same manner as in the sixth embodiment and provide the same effects.

《実施形態13》
本発明の実施形態11によるPDP駆動装置では、電力回収部4の二つの回収スイッチ素子Q5、Q6の一端が接地される(図23参照)。その他に、二つの回収スイッチ素子Q5、Q6の一端が入力端子1Tに接続されても良い(図25参照)。
そのとき、第一のダイオードD1と第一のローサイド主スイッチ素子Q2との接続点J1、及び第二のダイオードD2と第二のローサイド主スイッチ素子Q4との接続点J2との間に、トランス2の一次巻線2aが接続される。二つのダイオードD1、D2により、共振電流ILが二つのハイサイド主スイッチ素子Q1、Q3の各ボディダイオード(図示せず)を流れない。
図25では図23に示される構成要素と同様な構成要素に対し、図23に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態4又は11についての説明を援用する。
<< Embodiment 13 >>
In the PDP driving device according to the eleventh embodiment of the present invention, one ends of the two recovery switch elements Q5 and Q6 of the power recovery unit 4 are grounded (see FIG. 23). In addition, one end of the two recovery switch elements Q5 and Q6 may be connected to the input terminal 1T (see FIG. 25).
At that time, between the connection point J1 of the first diode D1 and the first low-side main switch element Q2 and the connection point J2 of the second diode D2 and the second low-side main switch element Q4, the transformer 2 Primary winding 2a is connected. The resonance current IL does not flow through the body diodes (not shown) of the two high-side main switch elements Q1 and Q3 due to the two diodes D1 and D2.
In FIG. 25, the same components as those shown in FIG. 23 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 4 or 11 is used about the detail of those similar components.

制御部33(図12参照)は、実施形態11によるものと全く同様に、放電維持パルス発生部1と電力回収部4とのスイッチ動作を制御する。それにより、放電維持パルス電圧Vpの極性が反転するとき、PDP20のパネル容量Cpと電力回収部4のインダクタLとが共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、PDP20のパネル容量Cpの充放電に起因する無効電力が低減する。
こうして、本発明の実施形態13によるPDP駆動装置では電力回収部4が実施形態4によるものと同様に機能し、同様な効果を与える。
The control unit 33 (see FIG. 12) controls the switching operation of the discharge sustaining pulse generating unit 1 and the power recovery unit 4 in exactly the same manner as in the eleventh embodiment. Thereby, when the polarity of the sustaining voltage pulse Vp is inverted, the panel capacitance Cp of the PDP 20 and the inductor L of the power recovery unit 4 resonate. Due to the resonance, the polarity of the sustaining voltage pulse Vp is reversed with little power consumption. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp of the PDP 20 is reduced.
Thus, in the PDP driving apparatus according to the thirteenth embodiment of the present invention, the power recovery unit 4 functions in the same manner as that according to the fourth embodiment and provides the same effect.

《実施形態14》
本発明の実施形態5によるPDP駆動装置(図14参照)では、二つの電力回収部4Y、4Xが図15に示されるものに代えて、実施形態13によるものと同様な回路構成を有しても良い(図25、26参照)。ここで、電力回収部4Y、4X以外の構成要素は実施形態5によるものと同様である(図14、15参照)。
図26では図15、25に示される構成要素と同様な構成要素に対し、図15、25に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態5、13についての説明を援用する。
<< Embodiment 14 >>
In the PDP driving device (see FIG. 14) according to the fifth embodiment of the present invention, the two power recovery units 4Y and 4X have the same circuit configuration as that according to the thirteenth embodiment, instead of the one shown in FIG. (See Figures 25 and 26). Here, the components other than the power recovery units 4Y and 4X are the same as those according to the fifth embodiment (see FIGS. 14 and 15).
In FIG. 26, the same reference numerals as those shown in FIGS. 15 and 25 are given to the same components as those shown in FIGS. Furthermore, the description about Embodiment 5 and 13 is used for the detail of those similar components.

二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図26に示されるように、極性を逆にして接続される。制御部34(図14参照)はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図26に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with their polarities reversed, for example, as shown in FIG. At that time, the control unit 34 (see FIG. 14) maintains the switching operation of the two sustaining pulse generation units 1Y and 1X and the switching operation of the two power recovery units 4Y and 4X in substantially the same phase.
Apart from the example shown in FIG. 26, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with the same polarity. At that time, the controller 34 maintains the switching operations of the two sustaining pulse generators 1Y and 1X and the switching operations of the two power recovery units 4Y and 4X in substantially opposite phases.

二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態13による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、PDP20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態13によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、PDP20のパネル容量Cpと共振する。それらの共振により、電力が電力回収部4Y、4XのインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
The switching operations of the two sustaining pulse generating units 1Y and 1X and the two power recovery units 4Y and 4X are the same as the switching operations of the sustaining pulse generating unit 1 and the power recovery unit 4 according to the thirteenth embodiment, respectively. Therefore, the potential change of the scan electrode Y of the PDP 20 is maintained in the opposite phase to the potential change of the sustain electrode X. Therefore, the sustaining pulse voltage Vp applied between the scan electrode Y and the sustain electrode X is the same as that according to the thirteenth embodiment.
In particular, the inductor L of the power recovery units 4Y and 4X simultaneously resonates with the panel capacitance Cp of the PDP 20 at every rise / fall of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the inductor L of the power recovery units 4Y and 4X and the panel capacitance Cp. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

制御部34は上記とは別に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作より遅らせても良い(図16参照)。それにより、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互に、PDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。   Separately from the above, the control unit 34 performs the switching operation between the second discharge sustaining pulse generation unit 1X and the second power recovery unit 4X, the first discharge sustaining pulse generation unit 1Y and the first power recovery unit 4Y It may be delayed from the switching operation (see FIG. 16). As a result, the inductor L of the two power recovery units 4Y and 4X alternately resonates with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the two inductors L. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態14によるPDP駆動装置では電力回収部4Y、4Xが上記の通り、実施形態5によるものと同様に機能し、同様な効果を与える。   In the PDP driving device according to the fourteenth embodiment of the present invention, the power recovery units 4Y and 4X function in the same manner as those according to the fifth embodiment as described above, and provide the same effects.

本発明の実施形態6によるPDP駆動装置(図17参照)でも実施形態5による装置と同様、二つの電力回収部4A、4Bが図18に示されるものに代えて、実施形態13によるものと同様な構成を有しても良い(図25参照)。ここで、電力回収部4A、4B以外の構成要素は実施形態6によるものと同様である(図17、18参照)。
制御部35(図17参照)は特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作をそれぞれ、同位相(又は逆位相)に維持する。それにより二つの電力回収部4A、4Bは実施形態6によるものと同様に機能し、同様な効果を与える。
Similarly to the apparatus according to the fifth embodiment, the PDP driving apparatus according to the sixth embodiment of the present invention (see FIG. 17) is similar to the apparatus according to the thirteenth embodiment except that two power recovery units 4A and 4B are replaced with those shown in FIG. (See FIG. 25). Here, the components other than the power recovery units 4A and 4B are the same as those according to the sixth embodiment (see FIGS. 17 and 18).
In particular, the control unit 35 (see FIG. 17) maintains the switching operations of the two discharge sustaining pulse generating units 1A and 1B and the two power recovery units 4A and 4B in the same phase (or opposite phase), respectively. As a result, the two power recovery units 4A and 4B function in the same manner as in the sixth embodiment and provide the same effects.

《実施形態15》
本発明の実施形態5、8、10、12、及び14によるPDP駆動装置は、二つの電力回収部4Y、4Xの具体的な回路構成を除き、共通の回路構成を持つ(図14参照)。特に、二つのトランス2Y、2Xの二次巻線2bY、2bXとPDP20のパネル容量Cpとが直列に接続される(図15、20、22、24、26参照)。この構成では例えば次のように、一方の駆動部が電力回収部を含まなくても良い(図27参照)。それにより、部品点数が低減し、実装面積が縮小される。
第一の駆動部10Yは第一のトランス2Yの一次側に電力回収部4を含む。一方、第二の駆動部10Xは電力回収部を含まない。
電力回収部4の回路構成は、例えば実施形態4による電力回収部と同様である(図15参照)。その他に、実施形態7、9、11、又は12による電力回収部と同様であっても良い。
図27では図15に示される構成要素と同様な構成要素に対し、図15に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態4についての説明を援用する。
<< Embodiment 15 >>
The PDP driving devices according to Embodiments 5, 8, 10, 12, and 14 of the present invention have a common circuit configuration except for the specific circuit configuration of the two power recovery units 4Y and 4X (see FIG. 14). In particular, the secondary windings 2bY, 2bX of the two transformers 2Y, 2X and the panel capacitance Cp of the PDP 20 are connected in series (see FIGS. 15, 20, 22, 24, 26). In this configuration, for example, one drive unit may not include the power recovery unit as follows (see FIG. 27). Thereby, the number of parts is reduced and the mounting area is reduced.
The first drive unit 10Y includes a power recovery unit 4 on the primary side of the first transformer 2Y. On the other hand, the second drive unit 10X does not include a power recovery unit.
The circuit configuration of the power recovery unit 4 is the same as that of the power recovery unit according to the fourth embodiment, for example (see FIG. 15). In addition, it may be the same as the power recovery unit according to the seventh, ninth, eleventh, or twelfth embodiment.
In FIG. 27, the same components as those shown in FIG. 15 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 4 is used about the detail of those similar components.

制御部34(図14参照)は、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に次のような(0°より大きく180°より小さい)位相差を設定する。
例えば、二つのトランス2Y、2Xの二次巻線2bY、2bXが極性を逆にして接続される場合を想定する(図27参照)。
ここで、二つのトランス2Y、2Xの二次巻線2bY、2bXが同じ極性で接続されても良い。制御部34はそのとき、一方の駆動部のスイッチング動作を以下のスイッチング動作とは実質的に逆位相に制御する。
The control unit 34 (see FIG. 14) sets the following phase difference (greater than 0 ° and smaller than 180 °) between the switching operations of the two discharge sustain pulse generating units 1Y and 1X.
For example, it is assumed that the secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with opposite polarities (see FIG. 27).
Here, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with the same polarity. At that time, the control unit 34 controls the switching operation of one of the drive units to have a substantially opposite phase to the following switching operation.

二つの放電維持パルス発生部1Y、1Xの両方で第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位は正のピーク値に維持され、維持電極Xの電位は負のピーク値に維持される。従って、放電維持パルス電圧Vpは正のピーク値に維持される。   The first high-side main switch element Q1 and the second low-side main switch element Q4 remain on in both of the two sustaining pulse generators 1Y and 1X, and the other switch elements Q2, Q3, Q5, and Q6 Remains off. At that time, the potential of the scan electrode Y is maintained at a positive peak value, and the potential of the sustain electrode X is maintained at a negative peak value. Accordingly, the sustaining voltage pulse Vp is maintained at a positive peak value.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部34は、第一の放電維持パルス発生部1Yについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせ、更に第一の回収スイッチ素子Q5をオンさせる。そのとき、第一の放電維持パルス発生部1Yでは電流が実質的に零に等しいので、スイッチング損失が生じない。
一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1〜Q4のオンオフ状態がそのまま維持される。
そのスイッチングにより、電力回収部4のインダクタLがPDP20のパネル容量Cpと共振する。共振電流ILがインダクタLを流れ、走査電極Yの電位が正のピーク値から降下するので、放電維持パルス電圧Vpは正のピーク値から降下する。
When the state is maintained for a predetermined time corresponding to the pulse width of the sustaining voltage pulse, the control unit 34, for the first sustaining pulse generation unit 1Y, the first high-side main switch element Q1 and the second The low-side main switch element Q4 is turned off, and the first recovery switch element Q5 is turned on. At that time, since the current is substantially equal to zero in the first sustaining pulse generator 1Y, no switching loss occurs.
On the other hand, for the second sustaining pulse generator 1X, the on / off states of the four main switch elements Q1 to Q4 are maintained as they are.
Due to the switching, the inductor L of the power recovery unit 4 resonates with the panel capacitance Cp of the PDP 20. Since the resonance current IL flows through the inductor L and the potential of the scan electrode Y falls from the positive peak value, the sustaining voltage pulse Vp falls from the positive peak value.

走査電極Yの電位が負のピーク値に達するとき、放電維持パルス電圧Vpは零に達する。制御部34はそのとき、第二の放電維持パルス発生部1Xについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる。第二の放電維持パルス発生部1Xでは電流が実質的に零に等しいので、スイッチング損失が生じない。
制御部34は続いて、第二の放電維持パルス発生部1Xについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。一方、第一の放電維持パルス発生部1Yについては主スイッチ素子Q1〜Q4をオフ状態に維持し、電力回収部4については回収スイッチ素子Q5、Q6のオンオフ状態をそのまま維持する。
そのスイッチングにより、電力回収部4のインダクタLがパネル容量Cpと更に共振する。共振電流ILがインダクタLを更に流れ、走査電極Yの電位が更に降下する。
こうして、放電維持パルス電圧Vpの極性が正から負に変わる。
When the potential of the scan electrode Y reaches a negative peak value, the sustaining voltage pulse Vp reaches zero. At that time, the controller 34 turns off the first high-side main switch element Q1 and the second low-side main switch element Q4 for the second sustaining pulse generator 1X. In the second sustaining pulse generator 1X, since the current is substantially equal to zero, no switching loss occurs.
Subsequently, the control unit 34 turns on the first low-side main switch element Q2 and the second high-side main switch element Q3 for the second discharge sustaining pulse generation unit 1X. On the other hand, the main switch elements Q1 to Q4 are maintained in the off state for the first sustaining pulse generation unit 1Y, and the on / off states of the recovery switch elements Q5 and Q6 are maintained as they are for the power recovery unit 4.
By the switching, the inductor L of the power recovery unit 4 further resonates with the panel capacitance Cp. The resonance current IL further flows through the inductor L, and the potential of the scan electrode Y further decreases.
Thus, the polarity of the sustaining voltage pulse Vp changes from positive to negative.

走査電極Yの電位が負のピーク値に達するとき、放電維持パルス電圧Vpは負のピーク値に達する。それと同時に共振電流ILが実質的に零まで減衰するので、電力回収部4では第二のダイオードD2がオフする。制御部34はそのとき、第一の回収スイッチ素子Q5をオフさせる。ここで、共振電流ILが実質的に零に等しいので、スイッチング損失が生じない。
制御部34は更に、第一の放電維持パルス発生部1Yについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。それらの主スイッチ素子Q2、Q3では両端電圧が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、走査電極Yの電位が負のピーク値にクランプされるので、放電維持パルス電圧Vpが負のピーク値にクランプされる。
When the potential of the scan electrode Y reaches a negative peak value, the sustaining voltage pulse Vp reaches a negative peak value. At the same time, the resonance current IL is attenuated to substantially zero, so that the second diode D2 is turned off in the power recovery unit 4. At that time, the controller 34 turns off the first recovery switch element Q5. Here, since the resonance current IL is substantially equal to zero, no switching loss occurs.
Further, the control unit 34 turns on the first low-side main switch element Q2 and the second high-side main switch element Q3 for the first discharge sustaining pulse generation unit 1Y. In these main switch elements Q2 and Q3, the voltage across the terminals is substantially equal to zero, so that no switching loss occurs.
As a result of the switching, the potential of the scan electrode Y is clamped to a negative peak value, so that the sustaining voltage pulse Vp is clamped to a negative peak value.

制御部34は、放電維持パルス電圧Vpの極性を負から正に変えるときも同様に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に位相差を設ける。
こうして、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、単独の電力回収部4のインダクタLがPDP20のパネル容量Cpと共振する。その共振により電力がパネル容量CpとインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
Similarly, when the polarity of the sustaining voltage pulse Vp is changed from negative to positive, the control unit 34 provides a phase difference between the switching operations of the two sustaining pulse generators 1Y and 1X.
In this way, the inductor L of the single power recovery unit 4 resonates with the panel capacitance Cp of the PDP 20 every time the discharge sustaining pulse voltage Vp rises / falls. Due to the resonance, power is efficiently exchanged between the panel capacitance Cp and the inductor L. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態15によるPDP駆動装置では単独の電力回収部4が上記の通り、実施形態5による二つの電力回収部4Y、4Xと同様に機能し、同様な効果を与える。   In the PDP driving device according to the fifteenth embodiment of the present invention, the single power recovery unit 4 functions in the same manner as the two power recovery units 4Y and 4X according to the fifth embodiment as described above, and provides the same effect.

《実施形態16》
本発明の実施形態5、8、10、12、及び14によるPDP駆動装置は、二つの電力回収部4Y、4Xの具体的な回路構成を除き、共通の回路構成を持つ(図14参照)。特に、二つのトランス2Y、2Xの二次巻線2bY、2bXとPDP20のパネル容量Cpとが直列に接続される(図15、20、22、24、26参照)。更に、電力回収部4Y、4Xがいずれも二つずつ、回収スイッチ素子Q5、Q6を含み、双方向スイッチを構成する。
この構成では例えば次のように、電力回収部が単方向スイッチのみを含み、インダクタLに一方向の電流のみを流すように構成されても良い(図28参照)。それにより、部品点数が低減し、実装面積が縮小される。
Embodiment 16
The PDP driving devices according to Embodiments 5, 8, 10, 12, and 14 of the present invention have a common circuit configuration except for the specific circuit configuration of the two power recovery units 4Y and 4X (see FIG. 14). In particular, the secondary windings 2bY, 2bX of the two transformers 2Y, 2X and the panel capacitance Cp of the PDP 20 are connected in series (see FIGS. 15, 20, 22, 24, 26). Furthermore, each of the power recovery units 4Y and 4X includes two recovery switch elements Q5 and Q6 to constitute a bidirectional switch.
In this configuration, for example, as described below, the power recovery unit may include only a unidirectional switch so that only one-way current flows through the inductor L (see FIG. 28). Thereby, the number of parts is reduced and the mounting area is reduced.

各電力回収部41Y、41Xは、例えば実施形態4による電力回収部4に含まれる双方向スイッチQ5、Q6、D1、D2を単方向スイッチQ5、D1に置換したものと同様である(図15参照)。すなわち、各電力回収部41Y、41Xは、回収スイッチ素子Q5とダイオードD1との並列接続を一組だけ含む。その並列接続はインダクタLと直列に接続される。それにより回収スイッチ素子Q5はダイオードD1の逆バイアス方向の電流だけを遮断できる。
二つの電力回収部41Y、41Xはその他に、実施形態7、9、11、又は12による電力回収部で双方向スイッチを単方向スイッチに置換したものと同様であっても良い。
図28では図15に示される構成要素と同様な構成要素に対し、図15に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態4についての説明を援用する。
The power recovery units 41Y and 41X are the same as those obtained by replacing the bidirectional switches Q5, Q6, D1, and D2 included in the power recovery unit 4 according to the fourth embodiment with unidirectional switches Q5 and D1, for example (see FIG. 15). ). That is, each power recovery unit 41Y, 41X includes only one set of parallel connection of recovery switch element Q5 and diode D1. The parallel connection is connected in series with the inductor L. Thereby, the recovery switch element Q5 can cut off only the current in the reverse bias direction of the diode D1.
In addition, the two power recovery units 41Y and 41X may be the same as those obtained by replacing the bidirectional switch with a unidirectional switch in the power recovery unit according to the seventh, ninth, eleventh, or twelfth embodiment.
In FIG. 28, constituent elements similar to those shown in FIG. 15 are assigned the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 4 is used about the detail of those similar components.

制御部34(図14参照)は二つの放電維持パルス発生部1Y、1Xと二つの電力回収部41Y、41Xとのスイッチング動作間に次のような(0°より大きく180°より小さい)位相差を設定する。
例えば、二つのトランス2Y、2Xの二次巻線2bY、2bXが同じ極性で接続される場合を想定する(図28参照)。そのとき、二つの電力回収部41Y、41Xとでは、ダイオードD1が同じ極性で接続される。更に、制御部34は二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に同位相で行う。
二つのトランス2Y、2Xの二次巻線2bY、2bXは極性を逆にして接続されても良い。そのとき、二つの電力回収部41Y、41XとではダイオードD1の極性が逆に接続される。更に制御部31は、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に逆位相で行う。
The control unit 34 (see FIG. 14) has the following phase difference (greater than 0 ° and smaller than 180 °) between the switching operations of the two sustaining pulse generation units 1Y and 1X and the two power recovery units 41Y and 41X. Set.
For example, it is assumed that the secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with the same polarity (see FIG. 28). At that time, the diode D1 is connected with the same polarity in the two power recovery units 41Y and 41X. Further, the control unit 34 performs the switching operation of the two sustaining pulse generating units 1Y and 1X in substantially the same phase.
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with their polarities reversed. At that time, the polarity of the diode D1 is reversed between the two power recovery units 41Y and 41X. Further, the control unit 31 performs switching operations of the two sustaining pulse generation units 1Y and 1X in substantially opposite phases.

第一の放電維持パルス発生部1Yでは、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5がオフ状態を維持する。そのとき、走査電極Yの電位は正のピーク値に維持される。
第二の放電維持パルス発生部1Xでは、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とがオン状態を維持し、他のスイッチ素子Q1、Q4、Q5がオフ状態を維持する。そのとき、維持電極Xの電位は負のピーク値に維持される。
従って、放電維持パルス電圧Vpは正のピーク値に維持される。
In the first sustaining pulse generator 1Y, the first high-side main switch element Q1 and the second low-side main switch element Q4 are kept on, and the other switch elements Q2, Q3, Q5 are turned off. maintain. At that time, the potential of the scan electrode Y is maintained at a positive peak value.
In the second sustaining pulse generator 1X, the first low-side main switch element Q2 and the second high-side main switch element Q3 are kept on, and the other switch elements Q1, Q4, Q5 are turned off. maintain. At that time, the potential of the sustain electrode X is maintained at a negative peak value.
Accordingly, the sustaining voltage pulse Vp is maintained at a positive peak value.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部34は、第一の放電維持パルス発生部1Yについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる。そのとき、第一の放電維持パルス発生部1Yでは電流が実質的に零に等しいので、スイッチング損失が生じない。制御部34は更に、第一の電力回収部41Yについて、回収スイッチ素子Q5をオンさせる。
一方、第二の放電維持パルス発生部1Xと第二の電力回収部41Xとについては、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5とのオンオフ状態がそのまま維持される。
そのスイッチングにより、第一の電力回収部41YのインダクタLがPDP20のパネル容量Cpと共振する。共振電流ILがインダクタLを流れ、走査電極Yの電位が正のピーク値から降下するので、放電維持パルス電圧Vpは正のピーク値から降下する。
When the state is maintained for a predetermined time corresponding to the pulse width of the discharge sustaining pulse voltage, the control unit 34, for the first discharge sustaining pulse generating unit 1Y, the first high-side main switch element Q1 and the second The low side main switch element Q4 is turned off. At that time, since the current is substantially equal to zero in the first sustaining pulse generator 1Y, no switching loss occurs. Further, the control unit 34 turns on the recovery switch element Q5 for the first power recovery unit 41Y.
On the other hand, for the second sustaining pulse generator 1X and the second power recovery unit 41X, the on / off states of the main switch elements Q1 to Q4 and the recovery switch element Q5 are maintained as they are.
Due to the switching, the inductor L of the first power recovery unit 41Y resonates with the panel capacitance Cp of the PDP 20. Since the resonance current IL flows through the inductor L and the potential of the scan electrode Y falls from the positive peak value, the sustaining voltage pulse Vp falls from the positive peak value.

走査電極Yの電位が負のピーク値に達するとき、放電維持パルス電圧Vpは零に達する。制御部34はそのとき、第二の放電維持パルス発生部1Xについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオフさせる。第二の放電維持パルス発生部1Xでは電流が実質的に零に等しいので、スイッチング損失が生じない。
制御部34は続いて、第二の放電維持パルス発生部1Xについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオンさせる。一方、第一の放電維持パルス発生部1Yについては主スイッチ素子Q1〜Q4をオフ状態に維持し、第一の電力回収部41Yについては回収スイッチ素子Q5をオン状態に維持する。
そのスイッチングにより、第一の電力回収部41YのインダクタLがパネル容量Cpと更に共振する。共振電流ILがインダクタLを同じ向きに更に流れ、走査電極Yの電位が更に降下する。
こうして、放電維持パルス電圧Vpの極性が正から負に変わる。
When the potential of the scan electrode Y reaches a negative peak value, the sustaining voltage pulse Vp reaches zero. At that time, the control unit 34 turns off the first low-side main switching device Q2 and the second high-side main switching device Q3 for the second discharge sustaining pulse generating unit 1X. In the second sustaining pulse generator 1X, since the current is substantially equal to zero, no switching loss occurs.
Subsequently, the control unit 34 turns on the first high-side main switch element Q1 and the second low-side main switch element Q4 for the second discharge sustaining pulse generation unit 1X. On the other hand, the main switch elements Q1 to Q4 are maintained in the OFF state for the first discharge sustaining pulse generating unit 1Y, and the recovery switch element Q5 is maintained in the ON state for the first power recovery unit 41Y.
By the switching, the inductor L of the first power recovery unit 41Y further resonates with the panel capacitance Cp. The resonance current IL further flows through the inductor L in the same direction, and the potential of the scan electrode Y further decreases.
Thus, the polarity of the sustaining voltage pulse Vp changes from positive to negative.

走査電極Yの電位が負のピーク値に達するとき、放電維持パルス電圧Vpは負のピーク値に達する。それと同時に共振電流ILが実質的に零まで減衰する。制御部34はそのとき、第一の電力回収部41Yについて、第一の回収スイッチ素子Q5をオフさせる。ここで、共振電流ILが実質的に零に等しいので、スイッチング損失が生じない。
制御部34は更に、第一の放電維持パルス発生部1Yについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。それらの主スイッチ素子Q2、Q3では両端電圧が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、走査電極Yの電位が負のピーク値にクランプされるので、放電維持パルス電圧Vpが負のピーク値にクランプされる。
When the potential of the scan electrode Y reaches a negative peak value, the sustaining voltage pulse Vp reaches a negative peak value. At the same time, the resonance current IL is attenuated to substantially zero. At that time, the control unit 34 turns off the first recovery switch element Q5 for the first power recovery unit 41Y. Here, since the resonance current IL is substantially equal to zero, no switching loss occurs.
Further, the control unit 34 turns on the first low-side main switch element Q2 and the second high-side main switch element Q3 for the first discharge sustaining pulse generation unit 1Y. In these main switch elements Q2 and Q3, the voltage across the terminals is substantially equal to zero, so that no switching loss occurs.
As a result of the switching, the potential of the scan electrode Y is clamped to a negative peak value, so that the sustaining voltage pulse Vp is clamped to a negative peak value.

制御部34は、放電維持パルス電圧Vpの極性を負から正に変えるときも同様に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に位相差を設ける。
こうして、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部41Y、41XのインダクタLが交互に、PDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量CpとインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
それらの共振では特に、共振電流ILがインダクタLを一方向にしか流れない。
Similarly, when the polarity of the sustaining voltage pulse Vp is changed from negative to positive, the control unit 34 provides a phase difference between the switching operations of the two sustaining pulse generators 1Y and 1X.
Thus, the inductor L of the two power recovery units 41Y and 41X alternately resonates with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the inductor L. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.
Particularly in those resonances, the resonance current IL flows through the inductor L only in one direction.

本発明の実施形態16によるPDP駆動装置では、二つの電力回収部41Y、41Xが上記の通り、実施形態5による二つの電力回収部4Y、4Xと同様に機能し、同様な効果を与える。   In the PDP driving device according to the sixteenth embodiment of the present invention, the two power recovery units 41Y and 41X function in the same manner as the two power recovery units 4Y and 4X according to the fifth embodiment as described above, and provide the same effects.

《実施形態17》
本発明の実施形態17によるプラズマディスプレイでは実施形態4によるプラズマディスプレイとは異なり、PDP駆動装置10が電力回収部5をトランス2の二次側に含む(図29参照)。その点以外では両方のプラズマディスプレイの構成は同様である(図12参照)。
図29では図12に示される構成要素と同様な構成要素に対し、図12に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態1及び4についての説明を援用する。
<< Embodiment 17 >>
In the plasma display according to the seventeenth embodiment of the present invention, unlike the plasma display according to the fourth embodiment, the PDP driving device 10 includes the power recovery unit 5 on the secondary side of the transformer 2 (see FIG. 29). Other than that, the configuration of both plasma displays is the same (see FIG. 12).
In FIG. 29, the same reference numerals as those shown in FIG. 12 are given to the same constituent elements as those shown in FIG. Furthermore, the description about Embodiment 1 and 4 is used about the detail of those similar components.

電力回収部5はトランス2の二次巻線2bに接続され、インバータとスイッチ部とを含む。スイッチ部は例えば、放電維持パルス発生部1からの一次パルス電圧VF、又はそれに伴うトランス2からの二次パルス電圧Vpの立ち上がり/立ち下がりごとにオンし、インバータをPDP20の走査電極(又は維持電極)に接続する。インバータはそのとき、PDP20のパネル容量と共振する。   The power recovery unit 5 is connected to the secondary winding 2b of the transformer 2, and includes an inverter and a switch unit. For example, the switch unit is turned on each time the primary pulse voltage VF from the sustaining pulse generating unit 1 or the secondary pulse voltage Vp from the transformer 2 corresponding thereto rises / falls, and the inverter is turned on by the scan electrode (or sustain electrode) of the PDP 20. ). The inverter then resonates with the panel capacity of the PDP 20.

制御部36は実施形態4による制御部33と同様、放電維持パルス発生部1、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。
制御部36は更に、放電維持期間中、電力回収部5のスイッチング動作を制御し、放電維持パルス発生部1のスイッチング動作と同期させる。
Similarly to the control unit 33 according to the fourth embodiment, the control unit 36 controls switching of the discharge sustain pulse generating unit 1, the initialization / scanning pulse generating unit 3, and the address electrode driving unit (not shown) according to the ADS method.
The control unit 36 further controls the switching operation of the power recovery unit 5 during the discharge sustaining period, and synchronizes with the switching operation of the discharge sustaining pulse generating unit 1.

図30は、放電維持パルス発生部1、トランス2、電力回収部5、及びPDP20の等価回路図である。
電力回収部5の回路構成は実施形態4による電力回収部4の回路構成と全く同様である(図13参照)。但し、二つの回収スイッチ素子Q5、Q6とインダクタLとの直列接続は、トランス2の二次巻線2bと並列に接続される。更に、インダクタLのインダクタンスは好ましくは、トランス2の励磁インダクタンスより十分に小さい。
図30では、図13に示される構成要素と同様な構成要素に対し、図13に示される符号と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態1及び4についての説明を援用する。
FIG. 30 is an equivalent circuit diagram of the sustaining pulse generating unit 1, the transformer 2, the power recovery unit 5, and the PDP 20.
The circuit configuration of the power recovery unit 5 is exactly the same as the circuit configuration of the power recovery unit 4 according to the fourth embodiment (see FIG. 13). However, the series connection of the two recovery switch elements Q5 and Q6 and the inductor L is connected in parallel with the secondary winding 2b of the transformer 2. Furthermore, the inductance of the inductor L is preferably sufficiently smaller than the excitation inductance of the transformer 2.
In FIG. 30, the same components as those shown in FIG. 13 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 1 and 4 is used for the detail of those similar components.

制御部36(図29参照)は実施形態4による制御部33(図12参照)と全く同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御を行う。それにより、放電維持パルス電圧Vpの極性が反転するごとに、PDP20のパネル容量Cpと電力回収部5のインダクタLとが共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、PDP20のパネル容量Cpの充放電に起因する無効電力が低減する。   The control unit 36 (see FIG. 29) performs on / off control on the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6, just like the control unit 33 (see FIG. 12) according to the fourth embodiment. Accordingly, every time the polarity of the sustaining voltage pulse Vp is inverted, the panel capacitance Cp of the PDP 20 and the inductor L of the power recovery unit 5 resonate. Due to the resonance, the polarity of the sustaining voltage pulse Vp is reversed with little power consumption. As a result, reactive power due to charging / discharging of the panel capacitance Cp of the PDP 20 is reduced.

本発明の実施形態17によるPDP駆動装置は実施形態1による装置と同様、放電維持パルス発生部1の出力側にトランス2を有する。そのトランス2は実施形態1によるトランス2と同様な効果を与える。   The PDP driving apparatus according to the seventeenth embodiment of the present invention has a transformer 2 on the output side of the discharge sustaining pulse generator 1 as in the apparatus according to the first embodiment. The transformer 2 gives the same effect as the transformer 2 according to the first embodiment.

本発明の実施形態17によるPDP駆動装置では実施形態4による装置と同様、電力回収部によりパネル容量の充放電に起因する無効電力が低減する。特に、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。   In the PDP driving device according to the seventeenth embodiment of the present invention, as in the device according to the fourth embodiment, the power recovery unit reduces reactive power due to charging / discharging of the panel capacity. In particular, the resonance period of the inductor L and the panel capacitance Cp is reliably limited to the rising period and the falling period of the sustaining voltage pulse Vp.

本発明の実施形態17によるPDP駆動装置では実施形態4による装置とは異なり、上記の共振に伴う電流がトランス2の二次巻線2bには実質上流れない。従って、その共振期間ではトランス2の銅損が生じない。
更に、トランス2を流れる電流の実効値が低減するので、放電維持パルス発生部1の回路素子とトランス2との電流容量が小さくても良い。
その上、トランス2の小型化によりその鉄損が低減する。それに加え、回収スイッチ素子Q5、Q6の耐圧がいずれも低減する。
In the PDP driving device according to the seventeenth embodiment of the present invention, unlike the device according to the fourth embodiment, the current accompanying the resonance is not substantially upstream to the secondary winding 2b of the transformer 2. Accordingly, no copper loss occurs in the transformer 2 during the resonance period.
Furthermore, since the effective value of the current flowing through the transformer 2 is reduced, the current capacity between the circuit element of the sustaining pulse generating unit 1 and the transformer 2 may be small.
In addition, the iron loss is reduced by reducing the size of the transformer 2. In addition, the breakdown voltage of the recovery switch elements Q5 and Q6 is reduced.

《実施形態18》
本発明の実施形態18によるプラズマディスプレイでは実施形態5によるプラズマディスプレイとは異なり、各駆動部10Y、10Xが電力回収部5Y、5Xをトランス2Y、2Xの二次側に含む(図31参照)。その点以外では両方のプラズマディスプレイの構成は同様である(図14参照)。
図31では図14に示される構成要素と同様な構成要素に対し、図14に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態5についての説明を援用する。
<< Embodiment 18 >>
In the plasma display according to Embodiment 18 of the present invention, unlike the plasma display according to Embodiment 5, each drive unit 10Y, 10X includes power recovery units 5Y, 5X on the secondary side of the transformers 2Y, 2X (see FIG. 31). Other than that, the configuration of both plasma displays is the same (see FIG. 14).
In FIG. 31, the same components as those shown in FIG. 14 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 5 is used about the detail of those similar components.

各駆動部10Y、10Xでは、放電維持パルス発生部1Y、1X、トランス2Y、2X、及び電力回収部5Y、5Xの構成が、実施形態17による放電維持パルス発生部1、トランス2、及び電力回収部5の構成と同様である(図29〜32参照)。特に、互いに対応する回路素子の特性が実質的に等しい。
図32では図30に示される構成要素と同様な構成要素に対し、図30に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態5及び17についての説明を援用する。
In each of the drive units 10Y and 10X, the configuration of the discharge sustain pulse generators 1Y and 1X, the transformers 2Y and 2X, and the power recovery units 5Y and 5X is the same as the discharge sustain pulse generator 1, the transformer 2 and the power recovery according to the seventeenth embodiment. The configuration is the same as that of the unit 5 (see FIGS. 29 to 32). In particular, the characteristics of the circuit elements corresponding to each other are substantially equal.
In FIG. 32, the same reference numerals as those shown in FIG. 30 are given to the same constituent elements as those shown in FIG. Furthermore, the description about Embodiment 5 and 17 is used for the detail of those similar components.

初期化/走査パルス発生部3Yは、実施形態1による初期化/走査パルス発生部3と共通の回路構成を持つ(図3、4参照)。従って、その詳細については、図3、図4、及び実施形態1についての説明を援用する。
初期化発生部3Xは、実施形態2による初期化発生部3Xと共通の回路構成を持つ(図7参照)。従って、その詳細については、図7と実施形態2についての説明とを援用する。
The initialization / scanning pulse generator 3Y has a common circuit configuration with the initialization / scanning pulse generator 3 according to the first embodiment (see FIGS. 3 and 4). Therefore, for the details, FIG. 3, FIG. 4 and the description of Embodiment 1 are incorporated.
The initialization generating unit 3X has a common circuit configuration with the initialization generating unit 3X according to the second embodiment (see FIG. 7). Therefore, for the details, FIG. 7 and the description of Embodiment 2 are incorporated.

制御部37(図31参照)は実施形態5による制御部34(図14参照)と同様、二つの放電維持パルス発生部1Y、1X、初期化/走査パルス発生部3Y、初期化パルス発生部3X、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。
制御部37は特に放電維持期間中、実施形態5による制御部34と全く同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御を行う。それにより、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部5Y、5XのインダクタLがPDP20のパネル容量Cpと共振する。
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部5Y、5Xとのスイッチング動作が同位相(又は逆位相)に維持されるとき、二つの電力回収部5Y、5XのインダクタLが同時に、PDP20のパネル容量Cpと共振する。
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部5Y、5Xとのスイッチング動作間に所定の(0°より大きく180°より小さい)位相差が設けられるとき、二つの電力回収部5Y、5XのインダクタLが交互に、PDP20のパネル容量Cpと共振する(図16参照)。
いずれの共振でも、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、PDP20のパネル容量Cpの充放電に起因する無効電力が低減する。
Similarly to the control unit 34 (see FIG. 14) according to the fifth embodiment, the control unit 37 (see FIG. 31) includes two discharge sustain pulse generation units 1Y and 1X, an initialization / scanning pulse generation unit 3Y, and an initialization pulse generation unit 3X. , And the address electrode driver (not shown) are controlled according to the ADS method.
The control unit 37 performs on / off control on the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6 in the same manner as the control unit 34 according to the fifth embodiment, particularly during the discharge sustain period. Accordingly, the inductor L of the two power recovery units 5Y and 5X resonates with the panel capacitance Cp of the PDP 20 every time the discharge sustaining pulse voltage Vp rises / falls.
When the switching operation of the two discharge sustaining pulse generators 1Y and 1X and the two power recovery units 5Y and 5X is maintained in the same phase (or opposite phase), the inductors L of the two power recovery units 5Y and 5X are simultaneously Resonates with the panel capacitance Cp of the PDP 20.
When a predetermined phase difference (greater than 0 ° and smaller than 180 °) is provided between the switching operations of the two discharge sustaining pulse generators 1Y and 1X and the two power recovery units 5Y and 5X, the two power recovery units 5Y , 5X inductors L alternately resonate with the panel capacitance Cp of the PDP 20 (see FIG. 16).
In any resonance, the polarity of the sustaining voltage pulse Vp is reversed with almost no power consumption. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp of the PDP 20 is reduced.

本発明の実施形態18によるPDP駆動装置は実施形態1による装置と同様、各放電維持パルス発生部1Y、1Xの出力側にトランス2Y、2Xを有する。各トランス2Y、2Xは実施形態1によるトランス2と同様な効果を与える。   The PDP driving apparatus according to the eighteenth embodiment of the present invention has transformers 2Y and 2X on the output side of the discharge sustaining pulse generating units 1Y and 1X, as in the apparatus according to the first embodiment. Each transformer 2Y, 2X gives the same effect as the transformer 2 according to the first embodiment.

本発明の実施形態18によるPDP駆動装置では実施形態5による装置と同様、二つの電力回収部によりパネル容量の充放電に起因する無効電力が低減する。特に、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。   In the PDP driving apparatus according to the eighteenth embodiment of the present invention, as in the apparatus according to the fifth embodiment, reactive power due to charging / discharging of the panel capacity is reduced by the two power recovery units. In particular, the resonance period of the inductor L and the panel capacitance Cp is reliably limited to the rising period and the falling period of the sustaining voltage pulse Vp.

本発明の実施形態18によるPDP駆動装置では実施形態5による装置とは異なり、放電維持パルス発生部1Y、1Xと電力回収部5Y、5Xとのスイッチング動作が同位相(又は逆位相)に維持されるとき、上記の共振に伴う電流が二つのトランス2Y、2Xの二次巻線2bY、2bXのいずれにも実質上流れない。従って、その共振期間では両方のトランス2Y、2Xで銅損が生じない。
更に、各トランス2Y、2Xを流れる電流の実効値が低減するので、放電維持パルス発生部1Y、1Xの回路素子とトランス2Y、2Xとの電流容量が小さくても良い。
その上、トランス2Y、2Xの小型化によりその鉄損が低減する。それに加え、回収スイッチ素子Q5、Q6の耐圧がいずれも低減する。
Unlike the apparatus according to the fifth embodiment, the PDP driving apparatus according to the eighteenth embodiment of the present invention maintains the switching operation of the discharge sustain pulse generating units 1Y and 1X and the power recovery units 5Y and 5X in the same phase (or opposite phase). When this occurs, the current associated with the resonance is not substantially upstream of any of the secondary windings 2bY and 2bX of the two transformers 2Y and 2X. Therefore, copper loss does not occur in both transformers 2Y and 2X during the resonance period.
Furthermore, since the effective value of the current flowing through each of the transformers 2Y and 2X is reduced, the current capacity between the circuit elements of the sustaining pulse generating units 1Y and 1X and the transformers 2Y and 2X may be small.
In addition, the transformer 2Y and 2X are reduced in size to reduce the iron loss. In addition, the breakdown voltage of the recovery switch elements Q5 and Q6 is reduced.

《実施形態19》
本発明の実施形態19によるプラズマディスプレイでは実施形態6によるプラズマディスプレイとは異なり、各駆動部10A、10Bが電力回収部5A、5Bをトランス2A、2Bの二次側に含む(図33参照)。ここで、二つの電力回収部5A、5Bのいずれか一方は、省略されても良い。電力回収部の接続位置以外では、両方のプラズマディスプレイの構成は同様である(図17参照)。
図33では図17に示される構成要素と同様な構成要素に対し、図17に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態6についての説明を援用する。
Embodiment 19
In the plasma display according to the nineteenth embodiment of the present invention, unlike the plasma display according to the sixth embodiment, the drive units 10A and 10B include the power recovery units 5A and 5B on the secondary side of the transformers 2A and 2B (see FIG. 33). Here, one of the two power recovery units 5A and 5B may be omitted. The configuration of both plasma displays is the same except for the connection position of the power recovery unit (see FIG. 17).
In FIG. 33, the same reference numerals as those shown in FIG. 17 are given to the same constituent elements as those shown in FIG. Furthermore, the description about Embodiment 6 is used for details of similar components.

各駆動部10A、10Bでは、放電維持パルス発生部1A、1B、トランス2A、2B、及び電力回収部5A、5Bの構成が、実施形態17による放電維持パルス発生部1、トランス2、及び電力回収部5の構成と同様である(図29、30、33、34参照)。特に、互いに対応する回路素子の特性が実質的に等しい。
図34では図30に示される構成要素と同様な構成要素に対し、図30に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態6及び17についての説明を援用する。
In each drive unit 10A, 10B, the configuration of the discharge sustain pulse generators 1A, 1B, the transformers 2A, 2B, and the power recovery units 5A, 5B is the same as that of the discharge sustain pulse generator 1, the transformer 2, and the power recovery according to the seventeenth embodiment. The configuration is the same as that of the unit 5 (see FIGS. 29, 30, 33, and 34). In particular, the characteristics of the circuit elements corresponding to each other are substantially equal.
34, the same reference numerals as those shown in FIG. 30 are given to the same components as those shown in FIG. Further, for the details of the similar components, the description of Embodiments 6 and 17 is incorporated.

初期化/走査パルス発生部3は、実施形態1による初期化/走査パルス発生部3と共通の回路構成を持つ(図3、4参照)。従って、その詳細については、図3、図4、及び実施形態1についての説明を援用する。   The initialization / scanning pulse generation unit 3 has a common circuit configuration with the initialization / scanning pulse generation unit 3 according to the first embodiment (see FIGS. 3 and 4). Therefore, for the details, FIG. 3, FIG. 4 and the description of Embodiment 1 are incorporated.

制御部38(図33参照)は実施形態6による制御部35(図17参照)と同様、二つの放電維持パルス発生部1A、1B、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。
制御部38は特に放電維持期間中、実施形態6による制御部35と全く同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御を行う。特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部5A、5Bとのスイッチング動作が同位相(又は逆位相)に維持される。それにより、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部5A、5BのインダクタLが同時に、PDP20のパネル容量Cpと共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、PDP20のパネル容量Cpの充放電に起因する無効電力が低減する。
Similarly to the control unit 35 (see FIG. 17) according to the sixth embodiment, the control unit 38 (see FIG. 33) includes two discharge sustain pulse generating units 1A and 1B, an initialization / scanning pulse generating unit 3, and an address electrode driving unit ( Each switching is controlled according to the ADS system.
The control unit 38 performs on / off control on the main switch elements Q1 to Q4 and the recovery switch elements Q5 and Q6 in the same manner as the control unit 35 according to the sixth embodiment, particularly during the discharge sustain period. In particular, the switching operations of the two discharge sustaining pulse generating units 1A and 1B and the two power recovery units 5A and 5B are maintained in the same phase (or opposite phase). Thereby, every time the discharge sustaining pulse voltage Vp rises / falls, the inductors L of the two power recovery units 5A and 5B simultaneously resonate with the panel capacitance Cp of the PDP 20. Due to the resonance, the polarity of the sustaining voltage pulse Vp is reversed with little power consumption. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp of the PDP 20 is reduced.

本発明の実施形態19によるPDP駆動装置は実施形態1による装置と同様、各放電維持パルス発生部1A、1Bの出力側にトランス2A、2Bを有する。各トランス2A、2Bは実施形態1によるトランス2と同様な効果を与える。   The PDP driving apparatus according to the nineteenth embodiment of the present invention has transformers 2A and 2B on the output side of the discharge sustaining pulse generators 1A and 1B, as in the apparatus according to the first embodiment. Each transformer 2A, 2B gives the same effect as the transformer 2 according to the first embodiment.

本発明の実施形態19によるPDP駆動装置では実施形態6による装置と同様、二つの電力回収部によりパネル容量の充放電に起因する無効電力が低減する。特に、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。   In the PDP driving device according to the nineteenth embodiment of the present invention, as in the device according to the sixth embodiment, the reactive power due to charging / discharging of the panel capacity is reduced by the two power recovery units. In particular, the resonance period of the inductor L and the panel capacitance Cp is reliably limited to the rising period and the falling period of the sustaining voltage pulse Vp.

本発明の実施形態19によるPDP駆動装置では実施形態6による装置とは異なり、上記の共振に伴う電流が二つのトランス2A、2Bの二次巻線2bA、2bBのいずれにも実質上流れない。それは、二つの電力回収部5A、5Bのいずれか一方が省略された場合も同様である(インダクタLのインダクタンスが各トランス2A、2Bの励磁インダクタンスより十分に小さいことによる)。従って、その共振期間では両方のトランス2A、2Bで銅損が生じない。
更に、各トランス2A、2Bを流れる電流の実効値が低減するので、放電維持パルス発生部1A、1Bの回路素子とトランス2A、2Bとの電流容量が小さくても良い。
その上、トランス2A、2Bの小型化によりそれらの鉄損が低減する。それに加え、回収スイッチ素子Q5、Q6の耐圧がいずれも低減する。
In the PDP driving device according to the nineteenth embodiment of the present invention, unlike the device according to the sixth embodiment, the current accompanying the resonance does not substantially flow upstream of any of the secondary windings 2bA and 2bB of the two transformers 2A and 2B. The same applies when either one of the two power recovery units 5A and 5B is omitted (because the inductance of the inductor L is sufficiently smaller than the excitation inductance of each transformer 2A and 2B). Therefore, copper loss does not occur in both transformers 2A and 2B during the resonance period.
Further, since the effective value of the current flowing through each of the transformers 2A and 2B is reduced, the current capacity between the circuit elements of the sustaining pulse generating units 1A and 1B and the transformers 2A and 2B may be small.
In addition, the iron loss is reduced by downsizing the transformers 2A and 2B. In addition, the breakdown voltage of the recovery switch elements Q5 and Q6 is reduced.

《実施形態20》
本発明の実施形態20によるプラズマディスプレイでは実施形態17によるプラズマディスプレイと同様、PDP駆動装置10が二つの電力回収部5Y、5Xをトランス2の二次側に含む(図35参照)。電力回収部5Y、5Xの回路構成以外では、両方のプラズマディスプレイの構成は同様である(図29参照)。
制御部36Aは実施形態17による制御部36と同様、放電維持パルス発生部1、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。
図35では図29に示される構成要素と同様な構成要素に対し、図29に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態1及び4についての説明を援用する。
<< Embodiment 20 >>
In the plasma display according to the twentieth embodiment of the present invention, like the plasma display according to the seventeenth embodiment, the PDP driving apparatus 10 includes two power recovery units 5Y and 5X on the secondary side of the transformer 2 (see FIG. 35). Except for the circuit configurations of the power recovery units 5Y and 5X, the configurations of both plasma displays are the same (see FIG. 29).
Similarly to the control unit 36 according to the seventeenth embodiment, the control unit 36A controls switching of each of the sustaining pulse generating unit 1, the initialization / scanning pulse generating unit 3, and the address electrode driving unit (not shown) according to the ADS method.
In FIG. 35, constituent elements similar to those shown in FIG. 29 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 1 and 4 is used about the detail of those similar components.

各電力回収部5Y、5Xは実施形態7による電力回収部4a、4bと同様な回路構成を有する(図19、36参照)。
図36では図19に示される構成要素と同様な構成要素に対し、図19に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態1及び7についての説明を援用する。
Each of the power recovery units 5Y and 5X has a circuit configuration similar to that of the power recovery units 4a and 4b according to the seventh embodiment (see FIGS. 19 and 36).
In FIG. 36, the same components as those shown in FIG. 19 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 1 and 7 is used for the detail of those similar components.

第一の電力回収部5Yでは、インダクタLの一端J4が初期化/走査パルス発生部3を通してPDP20の走査電極Y1、Y2、Y3、…に接続される。
第二の電力回収部5Xでは、インダクタLの一端J4がPDP20の維持電極X1、X2、X3、…に接続される。
トランス2の二次巻線2bの一端は第一の電力回収部5Yと初期化/走査パルス発生部3とを通してPDP20の走査電極Y1、Y2、Y3、…に接続され、他端は接地される。その他に、トランス2の二次巻線2bの一端が分離スイッチと第二の電力回収部5Xとを通してPDP20の維持電極X1、X2、X3、…に接続され、他端が接地されても良い。
In the first power recovery unit 5Y, one end J4 of the inductor L is connected through the initialization / scanning pulse generation unit 3 to the scan electrodes Y1, Y2, Y3,.
In the second power recovery unit 5X, one end J4 of the inductor L is connected to the sustain electrodes X1, X2, X3,.
One end of the secondary winding 2b of the transformer 2 is connected to the scan electrodes Y1, Y2, Y3,... Of the PDP 20 through the first power recovery unit 5Y and the initialization / scanning pulse generation unit 3, and the other end is grounded. . In addition, one end of the secondary winding 2b of the transformer 2 may be connected to the sustain electrodes X1, X2, X3,... Of the PDP 20 through the separation switch and the second power recovery unit 5X, and the other end may be grounded.

電力回収部5Y、5Xでは実施形態7による電力回収部4a、4bとは異なり、コンデンサCの両端電圧が、放電維持パルス電圧Vpのピーク値Vtの半分Vt/2と実質的に等しく維持される(図19、36参照)。ここで、そのピーク値Vtは放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
更に、接地スイッチ素子Q7が、インダクタLとPDP20の走査電極Y(又は維持電極X)との接続点J4、及び接地端子の間に接続される。ここで、その接地導体としてはコンデンサCに接続される接地導体、例えばPDP20のフレームが利用される。
In the power recovery units 5Y and 5X, unlike the power recovery units 4a and 4b according to the seventh embodiment, the voltage across the capacitor C is maintained substantially equal to half Vt / 2 of the peak value Vt of the sustaining voltage pulse Vp. (See Figures 19 and 36). Here, the peak value Vt is determined by the potential Vs of the input terminal 1T of the sustaining pulse generator 1 and the winding ratio of the transformer 2.
Further, the ground switch element Q7 is connected between the connection point J4 between the inductor L and the scan electrode Y (or the sustain electrode X) of the PDP 20 and the ground terminal. Here, as the ground conductor, a ground conductor connected to the capacitor C, for example, a frame of the PDP 20 is used.

制御部36Aは放電維持期間中、電力回収部5Y、5Xのスイッチング動作を実施形態7による制御部33(図12参照)と同様に制御する。すなわち、制御部36Aは、主スイッチ素子Q1〜Q4、回収スイッチ素子Q5、Q6、及び接地スイッチ素子Q7に対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持するとき、第二の電力回収部5Xでは接地スイッチ素子Q7がオン状態を維持する(他の主スイッチ素子Q2、Q3、回収スイッチ素子Q5、Q6、及び他の接地スイッチ素子Q7はオフ状態を維持する)。それにより、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値Vtに維持される(維持電極Xは接地電圧に維持される)。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
The control unit 36A controls the switching operation of the power recovery units 5Y and 5X in the same manner as the control unit 33 (see FIG. 12) according to the seventh embodiment during the discharge sustain period. That is, the control unit 36A changes the polarity of the sustaining voltage pulse Vp from positive to negative by the on / off control for the main switch elements Q1 to Q4, the recovery switch elements Q5 and Q6, and the ground switch element Q7 as follows.
When the first high-side main switch element Q1 and the second low-side main switch element Q4 are kept on, the ground switch element Q7 is kept on in the second power recovery unit 5X (other main switches The elements Q2, Q3, the recovery switch elements Q5, Q6, and the other ground switch element Q7 remain off). Thereby, the potential of the scan electrode Y, that is, the sustaining voltage pulse Vp is maintained at the positive peak value Vt (sustain electrode X is maintained at the ground voltage).
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部36Aは、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせ、第一の電力回収部5Yでローサイド回収スイッチ素子Q6をオンさせる。二つの主スイッチ素子Q1、Q4では電流が実質的に零に等しいので、スイッチング損失が生じない。
第一の電力回収部5Yではそのとき、接地端子←コンデンサC←ローサイド回収スイッチ素子Q6←ローサイドダイオードD2←インダクタL←PDP20の走査電極Yの経路が導通する(矢印は電流の向きを表す。図36参照)。ここで、初期化/走査パルス発生部3は入力端子3Aと出力端子3Bとの間を短絡している。一方、PDP20の維持電極Xは第二の電力回収部5Xの接地スイッチ素子Q7を通して接地される。従って、PDP20のパネル容量CpにはコンデンサCの両端電圧Vt/2が印加される。そのとき、インダクタLとパネル容量Cpとが共振する。その共振電流ILが上記の経路を矢印の向きに流れ、パネル容量Cpが放電する。それにより、走査電極Yの電位、すなわち放電維持パルス電圧Vpが降下する。
When the state is maintained for a predetermined time corresponding to the pulse width of the sustaining voltage pulse, the control unit 36A turns off the first high-side main switch element Q1 and the second low-side main switch element Q4, The low-side recovery switch element Q6 is turned on by one power recovery unit 5Y. Since the current is substantially equal to zero in the two main switch elements Q1 and Q4, no switching loss occurs.
In the first power recovery unit 5Y, the path of the scanning electrode Y of the ground terminal ← capacitor C ← low side recovery switch element Q6 ← low side diode D2 ← inductor L ← PDP 20 is conducted (the arrow indicates the direction of current). 36). Here, the initialization / scanning pulse generator 3 short-circuits between the input terminal 3A and the output terminal 3B. On the other hand, the sustain electrode X of the PDP 20 is grounded through the ground switch element Q7 of the second power recovery unit 5X. Therefore, the voltage Vt / 2 across the capacitor C is applied to the panel capacitance Cp of the PDP 20. At that time, the inductor L and the panel capacitance Cp resonate. The resonance current IL flows through the above path in the direction of the arrow, and the panel capacitance Cp is discharged. As a result, the potential of the scan electrode Y, that is, the sustaining voltage pulse Vp drops.

共振電流ILが実質的に零まで減衰するとき、ローサイドダイオードD2がオフする。それと同時に放電維持パルス電圧Vpが零まで達する。制御部36Aはそのとき、ローサイド回収スイッチ素子Q6をオフさせ、接地スイッチ素子Q7をオンさせる。接地スイッチ素子Q7では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが零にクランプされる。
When the resonance current IL is attenuated to substantially zero, the low-side diode D2 is turned off. At the same time, the sustaining voltage pulse Vp reaches zero. At that time, the controller 36A turns off the low-side recovery switch element Q6 and turns on the ground switch element Q7. Since the voltage across the ground switch element Q7 is equal to zero, no switching loss occurs.
Thus, the sustaining voltage pulse Vp is clamped to zero.

制御部36Aは続いて、第二の電力回収部5Xについて、接地スイッチ素子Q7をオフさせ、ハイサイド回収スイッチ素子Q5をオンさせる。接地スイッチ素子Q7では両端電圧が零と等しいので、スイッチング損失が生じない。
第二の電力回収部5Xではそのとき、PDP20の維持電極X←インダクタL←ハイサイドダイオードD1←ハイサイド回収スイッチ素子Q5←コンデンサC←接地端子の経路が導通する(矢印は電流の向きを表す。図36参照)。一方、PDP20の走査電極Yは第一の電力回収部5Yの接地スイッチ素子Q7を通して接地される。従って、PDP20のパネル容量CpにはコンデンサCの両端電圧Vt/2が印加される。そのとき、インダクタLとパネル容量Cpとが共振する。その共振電流ILが上記の経路を矢印の向きに流れ、パネル容量Cpが充電される。それにより、維持電極Xの電位が上昇し、放電維持パルス電圧Vpが降下する。
Subsequently, the control unit 36A turns off the ground switch element Q7 and turns on the high-side recovery switch element Q5 for the second power recovery unit 5X. Since the voltage across the ground switch element Q7 is equal to zero, no switching loss occurs.
At that time, in the second power recovery unit 5X, the sustain electrode X of the PDP 20 ← inductor L ← high side diode D1 ← high side recovery switch element Q5 ← capacitor C ← ground terminal path is conducted (the arrow indicates the direction of current) (See FIG. 36). On the other hand, the scan electrode Y of the PDP 20 is grounded through the ground switch element Q7 of the first power recovery unit 5Y. Therefore, the voltage Vt / 2 across the capacitor C is applied to the panel capacitance Cp of the PDP 20. At that time, the inductor L and the panel capacitance Cp resonate. The resonance current IL flows through the above path in the direction of the arrow, and the panel capacitance Cp is charged. As a result, the potential of the sustain electrode X increases and the sustaining voltage pulse Vp decreases.

共振電流ILが実質的に零まで減衰するとき、ハイサイドダイオードD1がオフする。それと同時に放電維持パルス電圧Vpが負のピーク値−Vtまで達する。制御部36Aはそのとき、第二の電力回収部5Xについては、ハイサイド回収スイッチ素子Q5をオフさせ、接地スイッチ素子Q7をオンさせる。一方、第一の電力回収部5Yについては、接地スイッチ素子Q7をオフさせる。ここで、共振電流ILが実質的に零まで減衰しているのでので、スイッチング損失が生じない。
制御部36Aは更に、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。ここで、二つの主スイッチ素子Q2、Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
PDP20で放電が維持されるとき、放電電流を維持するための電力がPFCコンバータ40から入力端子1Tとトランス2とを通して、PDP20に供給される。
When the resonance current IL is attenuated to substantially zero, the high-side diode D1 is turned off. At the same time, the sustaining voltage pulse Vp reaches a negative peak value −Vt. At that time, the control unit 36A turns off the high-side recovery switch element Q5 and turns on the ground switch element Q7 for the second power recovery unit 5X. On the other hand, for the first power recovery unit 5Y, the ground switch element Q7 is turned off. Here, since the resonance current IL is attenuated to substantially zero, no switching loss occurs.
The controller 36A further turns on the first low-side main switch element Q2 and the second high-side main switch element Q3. Here, since the voltage across the two main switch elements Q2 and Q3 is equal to zero, no switching loss occurs.
Thus, the sustaining voltage pulse Vp is clamped to a negative peak value.
When the discharge is maintained in the PDP 20, power for maintaining the discharge current is supplied from the PFC converter 40 to the PDP 20 through the input terminal 1T and the transformer 2.

制御部36Aは同様に、主スイッチ素子Q1〜Q4、回収スイッチ素子Q5、Q6、及び接地スイッチ素子Q7に対するオンオフ制御により、放電維持パルス電圧Vpの極性を負から正へ変える。
こうして、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに電力回収部5Y、5XのインダクタLが交互にPDP20のパネル容量Cpと共振し、パネル容量Cpと電力回収部のコンデンサCとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。
Similarly, the control unit 36A changes the polarity of the sustaining voltage pulse Vp from negative to positive by on / off control for the main switch elements Q1 to Q4, the recovery switch elements Q5 and Q6, and the ground switch element Q7.
Thus, the inductor L of the power recovery units 5Y and 5X alternately resonates with the panel capacitance Cp of the PDP 20 every time the discharge sustaining pulse voltage Vp rises / falls, and power is generated between the panel capacitance Cp and the capacitor C of the power recovery unit. Are replaced efficiently. As a result, reactive power due to charging / discharging of the panel capacity is reduced.

本発明の実施形態20によるPDP駆動装置では電力回収部が上記の通り、実施形態7による電力回収部と同様に機能する。それにより、実施形態17による効果と同様な効果を与える。特に、上記の共振電流がトランス2の二次巻線2bには流れない。   In the PDP driving device according to the twentieth embodiment of the present invention, the power recovery unit functions in the same manner as the power recovery unit according to the seventh embodiment as described above. Thereby, the same effects as those according to the seventeenth embodiment are provided. In particular, the resonance current does not flow through the secondary winding 2b of the transformer 2.

《実施形態21》
本発明の実施形態21によるプラズマディスプレイでは実施形態18によるプラズマディスプレイと同様、二つのトランス2Y、2Xの二次巻線2bY、2bXがPDP20のパネル容量Cpと直列に接続され、PDP駆動装置が二つの電力回収部5Y、5Xをトランス2Y、2Xの二次側に含む(図31参照)。電力回収部5Y、5Xの回路構成以外では、両方のプラズマディスプレイの構成は同様である。それら同様な構成要素の詳細については実施形態18についての説明を援用する。
<< Embodiment 21 >>
In the plasma display according to the twenty-first embodiment of the present invention, similarly to the plasma display according to the eighteenth embodiment, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected in series with the panel capacitance Cp of the PDP 20, and two PDP driving devices are provided. Two power recovery units 5Y and 5X are included on the secondary side of the transformers 2Y and 2X (see FIG. 31). Except for the circuit configuration of the power recovery units 5Y and 5X, the configuration of both plasma displays is the same. The description of the eighteenth embodiment is incorporated for details of similar components.

各電力回収部5Y、5Xは実施形態20による電力回収部5Y、5Xと全く同様な回路構成を有する(図36、37参照)。但し、第二の電力回収部5Xは初期化パルス発生部3X(その第四の分離スイッチ素子QS6(図7参照))を通して、PDP20の維持電極Xに接続される。
図37では図32、36に示される構成要素と同様な構成要素に対し、図32、36に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態18及び20についての説明を援用する。
Each of the power recovery units 5Y and 5X has the same circuit configuration as the power recovery units 5Y and 5X according to the twentieth embodiment (see FIGS. 36 and 37). However, the second power recovery unit 5X is connected to the sustain electrode X of the PDP 20 through the initialization pulse generator 3X (the fourth separation switch element QS6 (see FIG. 7)).
In FIG. 37, the same reference numerals as those shown in FIGS. 32 and 36 are given to the same components as those shown in FIGS. Furthermore, the description about Embodiment 18 and 20 is used for the detail of those similar components.

二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば、図37に示されるように極性を逆にして接続される。制御部37はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXは図37に示される例とは別に、同じ極性で接続されても良い。制御部37はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bY and 2bX of the two transformers 2Y and 2X are connected with their polarities reversed, for example, as shown in FIG. At that time, the controller 37 maintains the switching operations of the two sustaining pulse generators 1Y and 1X in substantially the same phase.
Apart from the example shown in FIG. 37, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X may be connected with the same polarity. At that time, the controller 37 maintains the switching operations of the two sustaining pulse generators 1Y and 1X in substantially opposite phases.

制御部37は更に、電力回収部5Y、5Xのスイッチング動作を実施形態20による電力回収部5Y、5Xのスイッチング動作と一致させる。それにより、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに電力回収部5Y、5XのインダクタLが交互にPDP20のパネル容量Cpと共振し、パネル容量Cpと電力回収部5Y、5XのコンデンサCとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。   The control unit 37 further matches the switching operation of the power recovery units 5Y and 5X with the switching operation of the power recovery units 5Y and 5X according to the twentieth embodiment. As a result, the inductor L of the power recovery unit 5Y, 5X alternately resonates with the panel capacitance Cp of the PDP 20 at every rise / fall of the sustaining voltage pulse Vp, and the panel capacitance Cp and the capacitor C of the power recovery unit 5Y, 5X The power is efficiently exchanged between the two. As a result, reactive power due to charging / discharging of the panel capacity is reduced.

制御部37は上記のスイッチング制御とは別に、二つの放電維持パルス発生部1Y、1Xと二つの接地スイッチ素子Q7とのスイッチング動作間に所定の(0°より大きく180°より小さい)位相差を設けても良い(図16参照)。その場合でも、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部5Y、5XのインダクタLが交互に、PDP20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのコンデンサCとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。   In addition to the above switching control, the control unit 37 sets a predetermined phase difference (greater than 0 ° and smaller than 180 °) between the switching operations of the two sustaining pulse generating units 1Y and 1X and the two ground switch elements Q7. It may be provided (see FIG. 16). Even in this case, the inductors L of the two power recovery units 5Y and 5X alternately resonate with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to these resonances, power is efficiently exchanged between the panel capacitance Cp and the two capacitors C. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態21によるPDP駆動装置では電力回収部が上記の通り、実施形態18による電力回収部と同様に機能する。それにより、実施形態18による効果と同様な効果を与える。
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部5Y、5Xとのスイッチング動作が同位相(又は逆位相)に維持されるときは特に、上記の共振電流が二つのトランス2Y、2Xのいずれの二次巻線2bY、2bXにも流れない。
In the PDP driving device according to the twenty-first embodiment of the present invention, the power recovery unit functions in the same manner as the power recovery unit according to the eighteenth embodiment as described above. Thereby, the same effect as that according to the eighteenth embodiment is provided.
Especially when the switching operation of the two discharge sustaining pulse generators 1Y and 1X and the two power recovery units 5Y and 5X is maintained in the same phase (or opposite phase), the above resonance current is generated by the two transformers 2Y and 2X. None of the secondary windings 2bY and 2bX flow.

《実施形態22》
本発明の実施形態22によるプラズマディスプレイでは実施形態19によるプラズマディスプレイと同様、二つのトランス2A、2Bの二次巻線2bA、2bBがPDP20のパネル容量Cpと並列に接続され、PDP駆動装置10が二つの電力回収部5Y、5Xをトランス2A、2Bの二次側に含む(図38参照)。電力回収部5Y、5Xの回路構成以外では、両方のプラズマディスプレイの構成は同様である(図33参照)。
制御部38Aは実施形態19による制御部38と同様、放電維持パルス発生部1A、1B、初期化/走査パルス発生部3、及びアドレス電極駆動部(図示せず)それぞれのスイッチングをADS方式に従って制御する。
図38では図33に示される構成要素と同様な構成要素に対し、図38に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態19についての説明を援用する。
<< Embodiment 22 >>
In the plasma display according to the twenty-second embodiment of the present invention, similarly to the plasma display according to the nineteenth embodiment, the secondary windings 2bA and 2bB of the two transformers 2A and 2B are connected in parallel with the panel capacitance Cp of the PDP 20, and the PDP driving device 10 is Two power recovery units 5Y and 5X are included on the secondary side of the transformers 2A and 2B (see FIG. 38). Except for the circuit configurations of the power recovery units 5Y and 5X, the configurations of both plasma displays are the same (see FIG. 33).
Similarly to the control unit 38 according to the nineteenth embodiment, the control unit 38A controls switching of each of the sustaining pulse generating units 1A and 1B, the initialization / scanning pulse generating unit 3, and the address electrode driving unit (not shown) according to the ADS method. To do.
In FIG. 38, constituent elements similar to those shown in FIG. 33 are assigned the same reference numerals as those shown in FIG. Further, the description of the nineteenth embodiment is incorporated for details of similar components.

各電力回収部5Y、5Xは実施形態20による電力回収部5Y、5Xと全く同様な回路構成を有する(図36、39参照)。
図39では図34、36に示される構成要素と同様な構成要素に対し、図34、36に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態19及び20についての説明を援用する。
Each of the power recovery units 5Y and 5X has the same circuit configuration as the power recovery units 5Y and 5X according to the twentieth embodiment (see FIGS. 36 and 39).
39, the same reference numerals as those shown in FIGS. 34 and 36 are given to the same components as those shown in FIGS. Furthermore, the description about Embodiment 19 and 20 is used for the detail of those similar components.

二つのトランス2A、2Bの二次巻線2bA、2bBは例えば、図39に示されるように同じ極性で接続される。制御部38Aはそのとき、二つの放電維持パルス発生部1A、1Bのスイッチング動作を実質的に同位相に維持する。
二つのトランス2A、2Bの二次巻線2bA、2bBは図39に示される例とは別に、極性を逆にして接続されても良い。制御部38Aはそのとき、二つの放電維持パルス発生部1A、1Bのスイッチング動作を実質的に逆位相に維持する。
The secondary windings 2bA and 2bB of the two transformers 2A and 2B are connected with the same polarity as shown in FIG. 39, for example. At that time, the controller 38A maintains the switching operations of the two sustaining pulse generators 1A and 1B in substantially the same phase.
The secondary windings 2bA and 2bB of the two transformers 2A and 2B may be connected with their polarities different from the example shown in FIG. At that time, the controller 38A maintains the switching operations of the two sustaining pulse generators 1A and 1B in substantially opposite phases.

制御部38Aは更に、電力回収部5Y、5Xのスイッチング動作を実施形態20による電力回収部5Y、5Xのスイッチング動作と一致させる。それにより、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに電力回収部5Y、5XのインダクタLが交互にPDP20のパネル容量Cpと共振し、パネル容量Cpと電力回収部5Y、5XのコンデンサCとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。   The control unit 38A further matches the switching operation of the power recovery units 5Y and 5X with the switching operation of the power recovery units 5Y and 5X according to the twentieth embodiment. As a result, the inductor L of the power recovery unit 5Y, 5X alternately resonates with the panel capacitance Cp of the PDP 20 at every rise / fall of the sustaining voltage pulse Vp, and the panel capacitance Cp and the capacitor C of the power recovery unit 5Y, 5X The power is efficiently exchanged between the two. As a result, reactive power due to charging / discharging of the panel capacity is reduced.

本発明の実施形態22によるPDP駆動装置では電力回収部が上記の通り、実施形態19による電力回収部と同様に機能する。それにより、実施形態19による効果と同様な効果を与える。特に、上記の共振電流が二つのトランス2A、2Bのいずれの二次巻線2bA、2bBにも流れない。   In the PDP driving device according to the twenty-second embodiment of the present invention, the power recovery unit functions similarly to the power recovery unit according to the nineteenth embodiment as described above. Thereby, the same effect as that of the nineteenth embodiment is provided. In particular, the above resonance current does not flow through the secondary windings 2bA and 2bB of the two transformers 2A and 2B.

《実施形態23》
本発明の実施形態18によるPDP駆動装置では、二つのトランス2Y、2Xの二次巻線2bY、2bXとPDP20のパネル容量Cpとが直列に接続される(図31、32参照)。この構成では例えば次のように、一方の駆動部が電力回収部を含まなくても良い(図40参照)。それにより、部品点数が低減し、実装面積が縮小される。
<< Embodiment 23 >>
In the PDP driving apparatus according to the eighteenth embodiment of the present invention, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X and the panel capacitance Cp of the PDP 20 are connected in series (see FIGS. 31 and 32). In this configuration, for example, one drive unit may not include the power recovery unit as follows (see FIG. 40). Thereby, the number of parts is reduced and the mounting area is reduced.

第一の駆動部10Yは第一のトランス2Yの二次側に電力回収部5を含む。一方、第二の駆動部10Xは電力回収部を含まない。
電力回収部5の回路構成は、例えば実施形態17による電力回収部5と同様である(図30参照)。
図40では図32に示される構成要素と同様な構成要素に対し、図32に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態18についての説明を援用する。
The first drive unit 10Y includes a power recovery unit 5 on the secondary side of the first transformer 2Y. On the other hand, the second drive unit 10X does not include a power recovery unit.
The circuit configuration of the power recovery unit 5 is the same as, for example, the power recovery unit 5 according to the seventeenth embodiment (see FIG. 30).
In FIG. 40, constituent elements similar to those shown in FIG. 32 are assigned the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 18 is used for details of the similar components.

制御部37(図31参照)は実施形態15による制御部34と全く同様に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に所定の(0°より大きく180°より小さい)位相差を設定する。それにより、実施形態15と同様、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに電力回収部5のインダクタLがPDP20のパネル容量Cpと共振する。その共振により電力がパネル容量CpとインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。   The control unit 37 (see FIG. 31) is exactly the same (greater than 0 ° and smaller than 180 °) phase difference between the switching operations of the two sustaining pulse generation units 1Y and 1X, just like the control unit 34 according to the fifteenth embodiment. Set. As a result, as in the fifteenth embodiment, the inductor L of the power recovery unit 5 resonates with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to the resonance, power is efficiently exchanged between the panel capacitance Cp and the inductor L. As a result, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced.

本発明の実施形態23によるPDP駆動装置では単独の電力回収部5が上記の通り、実施形態18による二つの電力回収部5Y、5Xと同様に機能し、同様な効果を与える。   In the PDP driving device according to the twenty-third embodiment of the present invention, the single power recovery unit 5 functions in the same manner as the two power recovery units 5Y and 5X according to the eighteenth embodiment as described above, and provides the same effect.

《実施形態24》
本発明の実施形態18によるPDP駆動装置では、二つのトランス2Y、2Xの二次巻線2bY、2bXとPDP20のパネル容量Cpとが直列に接続される(図31、32参照)。更に、電力回収部5Y、5Xがいずれも二つずつ、回収スイッチ素子Q5、Q6を含み、双方向スイッチを構成する。
この構成では例えば次のように、電力回収部が単方向スイッチのみを含み、インダクタLに一方向の電流のみを流すように構成されても良い(図41参照)。それにより、部品点数が低減し、実装面積が縮小される。
<< Embodiment 24 >>
In the PDP driving apparatus according to the eighteenth embodiment of the present invention, the secondary windings 2bY and 2bX of the two transformers 2Y and 2X and the panel capacitance Cp of the PDP 20 are connected in series (see FIGS. 31 and 32). Furthermore, each of the power recovery units 5Y and 5X includes two recovery switch elements Q5 and Q6 to constitute a bidirectional switch.
In this configuration, for example, as described below, the power recovery unit may include only a unidirectional switch so that only one-way current flows through the inductor L (see FIG. 41). Thereby, the number of parts is reduced and the mounting area is reduced.

各電力回収部51Y、51Xは、例えば実施形態18による電力回収部5Y、5Xに含まれる双方向スイッチQ5、Q6、D1、D2を単方向スイッチQ5、D1に置換したものと同様である(図32、41参照)。すなわち、各電力回収部51Y、51Xは、回収スイッチ素子Q5とダイオードD1との並列接続を一組だけ含む。その並列接続はインダクタLと直列に接続される。それにより、回収スイッチ素子Q5はダイオードD1の逆バイアス方向の電流だけを遮断できる。
図41では図32に示される構成要素と同様な構成要素に対し、図32に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態18についての説明を援用する。
The power recovery units 51Y and 51X are the same as those obtained by replacing the bidirectional switches Q5, Q6, D1, and D2 included in the power recovery units 5Y and 5X according to the eighteenth embodiment with unidirectional switches Q5 and D1, for example (see FIG. 32, 41). That is, each power recovery unit 51Y, 51X includes only one set of parallel connection of recovery switch element Q5 and diode D1. The parallel connection is connected in series with the inductor L. Thereby, the recovery switch element Q5 can cut off only the current in the reverse bias direction of the diode D1.
In FIG. 41, constituent elements similar to those shown in FIG. 32 are denoted by the same reference numerals as those shown in FIG. Furthermore, the description about Embodiment 18 is used for details of the similar components.

制御部37(図31参照)は実施形態16による制御部34と全く同様に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に所定の(0°より大きく180°より小さい)位相差を設定する。それにより、実施形態16と同様、放電維持パルス電圧Vpの立ち上がり/立ち下がりごとに、二つの電力回収部5Y、5XのインダクタLが交互に、PDP20のパネル容量Cpと共振する。その共振により電力がパネル容量CpとインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
それらの共振では特に、共振電流ILがインダクタLを一方向にしか流れない。
The control unit 37 (see FIG. 31) is exactly the same (greater than 0 ° and smaller than 180 °) phase difference between the switching operations of the two sustaining pulse generation units 1Y and 1X, just like the control unit 34 according to the sixteenth embodiment. Set. Accordingly, as in the sixteenth embodiment, the inductors L of the two power recovery units 5Y and 5X alternately resonate with the panel capacitance Cp of the PDP 20 at every rising / falling of the sustaining voltage pulse Vp. Due to the resonance, power is efficiently exchanged between the panel capacitance Cp and the inductor L. As a result, reactive power due to charging / discharging of the panel capacitance Cp is reduced.
Particularly in those resonances, the resonance current IL flows through the inductor L only in one direction.

本発明の実施形態24によるPDP駆動装置では二つの電力回収部51Y、51Xが上記の通り、実施形態18による二つの電力回収部5Y、5Xと同様に機能し、同様な効果を与える。   In the PDP driving device according to the twenty-fourth embodiment of the present invention, the two power recovery units 51Y and 51X function in the same manner as the two power recovery units 5Y and 5X according to the eighteenth embodiment as described above, and provide similar effects.

本発明は例えばPDPのような容量性負荷の駆動装置に関し、上記の通り、パルス発生部の出力側にトランスを設ける。それにより、パルス発生部の入力側からDC−DCコンバータを除去できる。このように、本発明は明らかに産業上利用可能である。   The present invention relates to a drive device for a capacitive load such as a PDP, for example, and as described above, a transformer is provided on the output side of the pulse generator. Thereby, the DC-DC converter can be removed from the input side of the pulse generator. Thus, the present invention is clearly industrially applicable.

本発明の実施形態1によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 1 of this invention. 本発明の実施形態1による放電維持パルス発生部1、トランス2、インダクタL、及びPDP20の等価回路図である。FIG. 2 is an equivalent circuit diagram of a sustaining pulse generating unit 1, a transformer 2, an inductor L, and a PDP 20 according to Embodiment 1 of the present invention. 本発明の実施形態による初期化/走査パルス発生部3の等価回路図であり、特に第一の態様による初期化/走査パルス発生部3とトランス2の二次巻線2bとの間の接続を示す。FIG. 3 is an equivalent circuit diagram of the initialization / scanning pulse generator 3 according to the embodiment of the present invention, and particularly shows the connection between the initialization / scanning pulse generator 3 according to the first aspect and the secondary winding 2b of the transformer 2; Show. 本発明の実施形態による初期化/走査パルス発生部3の等価回路図であり、特に第二の態様による初期化/走査パルス発生部3とトランス2の二次巻線2bとの間の接続を示す。FIG. 3 is an equivalent circuit diagram of the initialization / scanning pulse generation unit 3 according to the embodiment of the present invention, and particularly shows the connection between the initialization / scanning pulse generation unit 3 and the secondary winding 2b of the transformer 2 according to the second mode. Show. 本発明の実施形態1について、初期化期間、アドレス期間、及び放電維持期間での、PDP20の走査電極Yの電位、並びに初期化/走査パルス発生部3に含まれるスイッチ部Q5、Q6、Q7、Q8、Q9、Q10、Q11、QR1、QR2、QB、QS1、QS2、QS3、QS4、QS5、及び放電維持パルス発生部1に含まれる主スイッチ素子Q1〜Q4のオン期間を示す波形図である。In the first embodiment of the present invention, the potential of the scan electrode Y of the PDP 20 and the switch units Q5, Q6, Q7 included in the initialization / scan pulse generation unit 3 in the initialization period, the address period, and the discharge sustain period, FIG. 6 is a waveform diagram showing on-periods of main switch elements Q1 to Q4 included in Q8, Q9, Q10, Q11, QR1, QR2, QB, QS1, QS2, QS3, QS4, QS5, and the discharge sustaining pulse generator 1. 本発明の実施形態2によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 2 of this invention. 本発明の実施形態2によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 5 is an equivalent circuit diagram of two driving units and a PDP 20 of the PDP driving device according to Embodiment 2 of the present invention. 本発明の実施形態2について、初期化期間、アドレス期間、及び放電維持期間での、PDP20の走査電極Yと維持電極Xとの各電位、並びに、放電維持パルス発生部1Y、1Xに含まれる主スイッチ素子Q1Y〜Q4Y、Q1X〜Q4X、及び初期化パルス発生部3Xに含まれるスイッチ素子Q12、Q13、QS6のオン期間を示す波形図である。In the second embodiment of the present invention, each potential of the scan electrode Y and the sustain electrode X of the PDP 20 in the initialization period, the address period, and the discharge sustain period, and the main included in the discharge sustain pulse generators 1Y and 1X It is a wave form diagram which shows the ON period of switch element Q12, Q13, QS6 contained in switch element Q1Y-Q4Y, Q1X-Q4X, and the initialization pulse generation part 3X. 本発明の実施形態2について、放電維持期間中、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に所定の位相差が設定される場合の、PDP20の走査電極Yと維持電極Xとの各電位、並びに、放電維持パルス発生部1Y、1Xに含まれる主スイッチ素子Q1Y〜Q4Y、Q1X〜Q4Xのオン期間を示す波形図である。In the second embodiment of the present invention, when a predetermined phase difference is set between the switching operations of the two discharge sustain pulse generators 1Y and 1X during the discharge sustain period, the scan electrode Y and the sustain electrode X of the PDP 20 FIG. 6 is a waveform diagram showing each potential and the ON period of main switch elements Q1Y to Q4Y and Q1X to Q4X included in discharge sustain pulse generators 1Y and 1X. 本発明の実施形態3によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 3 of this invention. 本発明の実施形態3によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 5 is an equivalent circuit diagram of two driving units and a PDP 20 of a PDP driving device according to Embodiment 3 of the present invention. 本発明の実施形態4によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 4 of this invention. 本発明の実施形態4によるPDP駆動装置、及びPDP20の等価回路図である。It is the equivalent circuit schematic of the PDP drive device by Embodiment 4 of this invention, and PDP20. 本発明の実施形態5によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 5 of this invention. 本発明の実施形態5によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 6 is an equivalent circuit diagram of two driving units and a PDP 20 of a PDP driving device according to Embodiment 5 of the present invention. 本発明の実施形態5について、放電維持期間中、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に所定の位相差が設定される場合の、二つの放電維持パルス発生部1Y、1Xに含まれる主スイッチ素子Q1〜Q4、及び電力回収部4Y、4Xに含まれる回収スイッチ素子Q5、Q6のオン期間、放電維持パルス電圧Vp、及び電力回収部4Y、4XのインダクタLを流れる共振電流ILを示す波形図である。In the fifth embodiment of the present invention, when a predetermined phase difference is set between the switching operations of the two discharge sustain pulse generators 1Y and 1X during the discharge sustain period, the two discharge sustain pulse generators 1Y and 1X ON period of the recovery switch elements Q5 and Q6 included in the main switch elements Q1 to Q4 included and the power recovery units 4Y and 4X, the discharge sustaining pulse voltage Vp, and the resonance current IL flowing through the inductor L of the power recovery units 4Y and 4X FIG. 本発明の実施形態6によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 6 of this invention. 本発明の実施形態6によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 9 is an equivalent circuit diagram of two driving units and a PDP 20 of a PDP driving device according to Embodiment 6 of the present invention. 本発明の実施形態7によるPDP駆動装置、及びPDP20の等価回路図である。FIG. 9 is an equivalent circuit diagram of a PDP driving device and a PDP 20 according to Embodiment 7 of the present invention. 本発明の実施形態8によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 10 is an equivalent circuit diagram of two driving units and a PDP 20 of a PDP driving device according to an eighth embodiment of the present invention. 本発明の実施形態9によるPDP駆動装置、及びPDP20の等価回路図である。FIG. 10 is an equivalent circuit diagram of a PDP driving device and a PDP 20 according to Embodiment 9 of the present invention. 本発明の実施形態10によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 12 is an equivalent circuit diagram of two driving units and a PDP 20 of the PDP driving device according to the tenth embodiment of the present invention. 本発明の実施形態11によるPDP駆動装置、及びPDP20の等価回路図である。It is the equivalent circuit schematic of the PDP drive device by Embodiment 11 of this invention, and PDP20. 本発明の実施形態12によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 14 is an equivalent circuit diagram of two driving units and a PDP 20 of a PDP driving device according to a twelfth embodiment of the present invention. 本発明の実施形態13によるPDP駆動装置、及びPDP20の等価回路図である。It is the equivalent circuit schematic of the PDP drive device by Embodiment 13 of this invention, and PDP20. 本発明の実施形態14によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 16 is an equivalent circuit diagram of two driving units and a PDP 20 of the PDP driving device according to Embodiment 14 of the present invention. 本発明の実施形態15によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 17 is an equivalent circuit diagram of two driving units and a PDP 20 of the PDP driving device according to the fifteenth embodiment of the present invention. 本発明の実施形態16によるPDP駆動装置の二つの駆動部、及びPDP20の等価回路図である。FIG. 18 is an equivalent circuit diagram of two driving units and a PDP 20 of a PDP driving device according to a sixteenth embodiment of the present invention. 本発明の実施形態17によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 17 of this invention. 本発明の実施形態17によるPDP駆動装置、及びPDP20との等価回路図である。FIG. 18 is an equivalent circuit diagram of a PDP driving device according to a seventeenth embodiment of the present invention and a PDP 20. 本発明の実施形態18によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 18 of this invention. 本発明の実施形態18によるPDP駆動装置の二つの駆動部、及びPDP20との等価回路図である。FIG. 20 is an equivalent circuit diagram of two driving units of a PDP driving device according to an eighteenth embodiment of the present invention and a PDP 20. 本発明の実施形態19によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 19 of this invention. 本発明の実施形態19によるPDP駆動装置の二つの駆動部、及びPDP20との等価回路図である。FIG. 20 is an equivalent circuit diagram of two driving units and a PDP 20 of the PDP driving device according to the nineteenth embodiment of the present invention. 本発明の実施形態20によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 20 of this invention. 本発明の実施形態20によるPDP駆動装置、及びPDP20との等価回路図である。FIG. 20 is an equivalent circuit diagram of the PDP driving device according to Embodiment 20 of the present invention and PDP 20. 本発明の実施形態21によるPDP駆動装置の二つの駆動部、及びPDP20との等価回路図である。FIG. 22 is an equivalent circuit diagram of two driving units of a PDP driving device according to a twenty-first embodiment of the present invention and a PDP 20. 本発明の実施形態22によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by Embodiment 22 of this invention. 本発明の実施形態22によるPDP駆動装置の二つの駆動部、及びPDP20との等価回路図である。It is an equivalent circuit diagram with two drive parts of the PDP drive device by Embodiment 22 of this invention, and PDP20. 本発明の実施形態23によるPDP駆動装置の二つの駆動部、及びPDP20との等価回路図である。It is an equivalent circuit diagram with two drive parts of PDP drive device by Embodiment 23 of this invention, and PDP20. 本発明の実施形態24によるPDP駆動装置の二つの駆動部、及びPDP20との等価回路図である。FIG. 25 is an equivalent circuit diagram of two driving units and a PDP 20 of the PDP driving device according to the twenty-fourth embodiment of the present invention. 従来のプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the conventional plasma display. プッシュプル型インバータを含む従来の放電維持パルス発生部102、及びPDP20の等価回路図である。FIG. 3 is an equivalent circuit diagram of a conventional sustaining pulse generating unit 102 including a push-pull inverter and a PDP 20. フルブリッジ型インバータ部102aと二つの相似な電力回収部102b、102cとを含む従来の放電維持パルス発生部102、及びPDP20の等価回路図である。FIG. 5 is an equivalent circuit diagram of a conventional sustaining pulse generation unit 102 including a full bridge inverter unit 102a and two similar power recovery units 102b and 102c, and a PDP 20; フルブリッジ型インバータ部102aと別の電力回収部102dとを含む従来の放電維持パルス発生部102、及びPDP20の等価回路図である。FIG. 5 is an equivalent circuit diagram of a conventional sustaining pulse generation unit 102 including a full-bridge inverter unit 102a and another power recovery unit 102d, and a PDP 20.

符号の説明Explanation of symbols

10 PDP駆動装置
1T 入力端子
2 トランス
2a トランス2の一次巻線
2b トランス2の二次巻線
L インダクタ
20 PDP
X1、X2、X3 PDP20の維持電極
Y1、Y2、Y3 PDP20の走査電極
AC 外部交流電源
Vs PFCコンバータ40の出力電圧
VF 一次パルス電圧
Vp 放電維持パルス電圧
10 PDP drive
1T input terminal
2 transformer
2a Primary winding of transformer 2
2b Secondary winding of transformer 2
L inductor
20 PDP
X1, X2, X3 PDP20 sustain electrodes
Y1, Y2, Y3 PDP20 scan electrode
AC External AC power supply
Output voltage of Vs PFC converter 40
VF Primary pulse voltage
Vp Discharge sustain pulse voltage

Claims (31)

容量性負荷に対して所定のパルス電圧を印加する装置であり;
スイッチ素子を含み、前記スイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するパルス発生部;及び、
前記パルス発生部に接続される一次巻線と、前記容量性負荷に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換し、かつ励磁インダクタンスを前記容量性負荷と共振させるトランス;
を有する容量性負荷駆動装置。
A device for applying a predetermined pulse voltage to a capacitive load;
A pulse generation unit including a switch element, which converts a predetermined DC voltage into a primary pulse voltage by switching of the switch element; and
A primary winding connected to the pulse generation unit; and a secondary winding connected to the capacitive load, the primary pulse voltage is converted into the pulse voltage, and an excitation inductance is converted into the capacitive load. Transformer to resonate with;
Capacitive load driving device.
前記トランスの励磁インダクタンスが前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに前記容量性負荷と共振する、請求項1記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 1, wherein an excitation inductance of the transformer resonates with the capacitive load during a rising period and a falling period of the pulse voltage or the primary pulse voltage. 前記パルス発生部と前記トランスとをそれぞれ有する第一の駆動部と第二の駆動部、
を具備する、請求項1記載の容量性負荷駆動装置。
A first drive unit and a second drive unit each having the pulse generation unit and the transformer;
The capacitive load driving device according to claim 1, comprising:
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作とを同位相又は逆位相に維持する制御部;
を有する、請求項3記載の容量性負荷駆動装置。
A control unit for maintaining the switching operation of the first driving unit and the switching operation of the second driving unit in the same phase or in opposite phase;
The capacitive load driving device according to claim 3, comprising:
前記トランスの前記二次巻線と前記容量性負荷とが直列に接続されるとき、
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作との間の位相差を0°より大きく180°より小さい範囲に設定する制御部;
を有する、請求項3記載の容量性負荷駆動装置。
When the secondary winding of the transformer and the capacitive load are connected in series,
A control unit for setting a phase difference between the switching operation of the first driving unit and the switching operation of the second driving unit in a range larger than 0 ° and smaller than 180 °;
The capacitive load driving device according to claim 3, comprising:
容量性負荷に対して所定のパルス電圧を印加する装置であり;
スイッチ素子を含み、前記スイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するパルス発生部;
前記パルス発生部に接続される一次巻線と、前記容量性負荷に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するトランス;及び、
前記トランスの前記二次巻線と並列に接続され、前記容量性負荷と共振する補助インダクタ;
を有する容量性負荷駆動装置。
A device for applying a predetermined pulse voltage to a capacitive load;
A pulse generator including a switch element and converting a predetermined DC voltage into a primary pulse voltage by switching of the switch element;
A transformer that includes a primary winding connected to the pulse generator, and a secondary winding connected to the capacitive load, and converts the primary pulse voltage to the pulse voltage;
An auxiliary inductor connected in parallel with the secondary winding of the transformer and resonating with the capacitive load;
Capacitive load driving device.
前記補助インダクタが前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに前記容量性負荷と共振する、請求項6記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 6, wherein the auxiliary inductor resonates with the capacitive load during a rising period and a falling period of the pulse voltage or the primary pulse voltage. 前記補助インダクタのインダクタンスが前記トランスの励磁インダクタンスより小さい、請求項6記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 6, wherein an inductance of the auxiliary inductor is smaller than an excitation inductance of the transformer. 前記パルス発生部、前記トランス、及び前記補助インダクタを有する第一の駆動部;並びに、
前記パルス発生部と前記トランスとを有する第二の駆動部;
を有する、請求項6記載の容量性負荷駆動装置。
A first driver having the pulse generator, the transformer, and the auxiliary inductor; and
A second drive unit having the pulse generation unit and the transformer;
The capacitive load driving device according to claim 6, comprising:
前記第二の駆動部が前記補助インダクタを有する、請求項9記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 9, wherein the second driving unit includes the auxiliary inductor. 前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作とを同位相又は逆位相に維持する制御部;
を有する、請求項9記載の容量性負荷駆動装置。
A control unit for maintaining the switching operation of the first driving unit and the switching operation of the second driving unit in the same phase or in opposite phase;
The capacitive load driving device according to claim 9, comprising:
前記トランスの前記二次巻線と前記容量性負荷とが直列に接続されるとき、
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作との間の位相差を0°より大きく180°より小さい範囲に設定する制御部;
を有する、請求項9記載の容量性負荷駆動装置。
When the secondary winding of the transformer and the capacitive load are connected in series,
A control unit for setting a phase difference between the switching operation of the first driving unit and the switching operation of the second driving unit in a range larger than 0 ° and smaller than 180 °;
The capacitive load driving device according to claim 9, comprising:
前記パルス発生部が前記スイッチ素子のスイッチングにより、前記直流電圧の供給源に電力を回生させる、請求項1又は請求項6に記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 1, wherein the pulse generation unit regenerates electric power to the DC voltage supply source by switching of the switching element. 前記パルス発生部の前記スイッチ素子がワイドバンドギャップ半導体スイッチ素子である、請求項1又は請求項6に記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 1, wherein the switch element of the pulse generation unit is a wide bandgap semiconductor switch element. 前記パルス発生部が前記スイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とが直列に接続され;
前記トランスの一次巻線が前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点に接続される;
請求項1又は請求項6に記載の容量性負荷駆動装置。
The pulse generation unit includes a high-side switch element and a low-side switch element as the switch elements, and the high-side switch element and the low-side switch element are connected in series;
A primary winding of the transformer is connected to a connection point between the high-side switch element and the low-side switch element;
The capacitive load driving device according to claim 1 or 6.
前記パルス電圧の印加終了時、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とのいずれかがオンし、前記直流電圧の供給源への回生電流を通す、請求項15記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 15, wherein at the end of application of the pulse voltage, one of the high-side switch element and the low-side switch element is turned on to pass a regenerative current to the DC voltage supply source. 容量性負荷に対して所定のパルス電圧を印加する装置であり;
スイッチ素子を含み、前記スイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するパルス発生部;
インダクタ、及び、オン期間に前記インダクタと前記容量性負荷との間の共振に伴う電流を流すスイッチ部、を含む電力回収部;並びに、
前記パルス発生部に接続される一次巻線と、前記容量性負荷に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するトランス;
を具備する容量性負荷駆動装置。
A device for applying a predetermined pulse voltage to a capacitive load;
A pulse generator including a switch element and converting a predetermined DC voltage into a primary pulse voltage by switching of the switch element;
A power recovery unit comprising: an inductor; and a switch unit for passing a current associated with resonance between the inductor and the capacitive load during an ON period; and
A transformer that includes a primary winding connected to the pulse generator and a secondary winding connected to the capacitive load, and converts the primary pulse voltage into the pulse voltage;
A capacitive load driving device comprising:
前記電力回収部が前記トランスの前記一次巻線に接続される、請求項17記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 17, wherein the power recovery unit is connected to the primary winding of the transformer. 前記電力回収部が前記トランスの前記二次巻線に接続される、請求項17記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 17, wherein the power recovery unit is connected to the secondary winding of the transformer. 前記スイッチ部が前記オン期間を前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致させる、請求項17記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 17, wherein the switch unit makes the ON period coincide with a rising period and a falling period of the pulse voltage or the primary pulse voltage. 前記電力回収部では前記インダクタと前記スイッチ部とが直列に接続される、請求項17記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 17, wherein the inductor and the switch unit are connected in series in the power recovery unit. 前記パルス発生部、前記電力回収部、及び前記トランスを有する第一の駆動部;並びに、
前記パルス発生部と前記トランスとを有する第二の駆動部;
を具備する、請求項17記載の容量性負荷駆動装置。
A first drive unit having the pulse generator, the power recovery unit, and the transformer; and
A second drive unit having the pulse generation unit and the transformer;
The capacitive load driving device according to claim 17, comprising:
前記第二の駆動部が前記電力回収部を有する、請求項22記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 22, wherein the second driving unit includes the power recovery unit. 前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作とを同位相又は逆位相に維持する制御部、を具備する、請求項22記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 22, further comprising a control unit that maintains a switching operation of the first driving unit and a switching operation of the second driving unit in the same phase or in opposite phase. 前記トランスの前記二次巻線と前記容量性負荷とが直列に接続されるとき、
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作との間に0°より大きく180°より小さい位相差を設定する制御部、
を具備する、請求項22記載の容量性負荷駆動装置。
When the secondary winding of the transformer and the capacitive load are connected in series,
A control unit for setting a phase difference greater than 0 ° and smaller than 180 ° between the switching operation of the first drive unit and the switching operation of the second drive unit;
The capacitive load driving device according to claim 22, comprising:
前記電力回収部の前記スイッチ部が前記共振に伴う電流を一方向に流す、請求項25記載の容量性負荷駆動装置。   26. The capacitive load driving device according to claim 25, wherein the switch unit of the power recovery unit allows a current accompanying the resonance to flow in one direction. 前記パルス発生部の前記スイッチ素子がワイドバンドギャップ半導体スイッチ素子である、請求項17に記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 17, wherein the switch element of the pulse generation unit is a wide bandgap semiconductor switch element. 前記パルス発生部が前記スイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とが直列に接続され;
前記トランスの一次巻線が前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点に接続される;
請求項17に記載の容量性負荷駆動装置。
The pulse generation unit includes a high-side switch element and a low-side switch element as the switch elements, and the high-side switch element and the low-side switch element are connected in series;
A primary winding of the transformer is connected to a connection point between the high-side switch element and the low-side switch element;
The capacitive load driving device according to claim 17.
外部電源からの交流電圧を所定の直流電圧へ変換する整流部;
前記直流電圧を所定のパルス電圧へ変換するプラズマディスプレイパネル(PDP)駆動装置;及び、
内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対して印加する複数の電極と、を含むPDP;
を有するプラズマディスプレイであり、
前記PDP駆動装置が、
スイッチ素子を含み、前記スイッチ素子のスイッチングにより前記直流電圧を一次パルス電圧へ変換するパルス発生部;及び、
前記パルス発生部に接続される一次巻線と、前記PDPの前記電極に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換し、かつ励磁インダクタンスを前記電極間の容量と共振させるトランス;
を有する、プラズマディスプレイ。
A rectifying unit for converting an AC voltage from an external power source into a predetermined DC voltage;
A plasma display panel (PDP) driving device for converting the DC voltage into a predetermined pulse voltage; and
A PDP comprising: a discharge cell that emits light by discharge of a gas enclosed therein; and a plurality of electrodes that apply the pulse voltage to the discharge cell;
A plasma display having
The PDP driving device is
A pulse generator including a switch element, and converts the DC voltage into a primary pulse voltage by switching of the switch element; and
A primary winding connected to the pulse generator, and a secondary winding connected to the electrode of the PDP, the primary pulse voltage is converted into the pulse voltage, and an excitation inductance is provided between the electrodes. Transformer to resonate with the capacitance of
A plasma display.
外部電源からの交流電圧を所定の直流電圧へ変換する整流部;
前記直流電圧を所定のパルス電圧へ変換するPDP駆動装置;及び、
内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対して印加する複数の電極と、を含むPDP;
を有するプラズマディスプレイであり、
前記PDP駆動装置が、
スイッチ素子を含み、前記スイッチ素子のスイッチングにより前記直流電圧を一次パルス電圧へ変換するパルス発生部;
前記パルス発生部に接続される一次巻線と、前記PDPの前記電極に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するトランス;及び、
前記トランスの前記二次巻線と並列に接続され、前記電極間の容量と共振する補助インダクタ;
を有する、プラズマディスプレイ。
A rectifying unit for converting an AC voltage from an external power source into a predetermined DC voltage;
A PDP driving device for converting the DC voltage into a predetermined pulse voltage; and
A PDP comprising: a discharge cell that emits light by discharge of a gas enclosed therein; and a plurality of electrodes that apply the pulse voltage to the discharge cell;
A plasma display having
The PDP driving device is
A pulse generation unit including a switch element and converting the DC voltage into a primary pulse voltage by switching of the switch element;
A transformer that includes a primary winding connected to the pulse generator and a secondary winding connected to the electrode of the PDP, and converts the primary pulse voltage to the pulse voltage; and
An auxiliary inductor connected in parallel with the secondary winding of the transformer and resonating with the capacitance between the electrodes;
A plasma display.
外部電源からの交流電圧を所定の直流電圧へ変換する整流部;
前記直流電圧を所定のパルス電圧へ変換するPDP駆動装置;及び、
内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対して印加する複数の電極と、を含むPDP;
を有するプラズマディスプレイであり、
前記PDP駆動装置が、
スイッチ素子を含み、前記スイッチ素子のスイッチングにより前記直流電圧を一次パルス電圧へ変換するパルス発生部;
インダクタ、及び、オン期間に前記インダクタと前記PDPの前記電極間の容量との共振に伴う電流を流すスイッチ部、を含む電力回収部;並びに、
前記パルス発生部に接続される一次巻線と、前記PDPの前記電極に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するトランス;
を有する、プラズマディスプレイ。
A rectifying unit for converting an AC voltage from an external power source into a predetermined DC voltage;
A PDP driving device for converting the DC voltage into a predetermined pulse voltage; and
A PDP comprising: a discharge cell that emits light by discharge of a gas enclosed therein; and a plurality of electrodes that apply the pulse voltage to the discharge cell;
A plasma display having
The PDP driving device is
A pulse generation unit including a switch element and converting the DC voltage into a primary pulse voltage by switching of the switch element;
A power recovery unit comprising: an inductor; and a switch unit for passing a current associated with resonance between the inductor and the capacitance between the electrodes of the PDP in an ON period; and
A transformer that includes a primary winding connected to the pulse generator and a secondary winding connected to the electrode of the PDP, and converts the primary pulse voltage to the pulse voltage;
A plasma display.
JP2004311444A 2003-10-28 2004-10-26 Capacitive load driver and plasma display carrying same Pending JP2005196131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004311444A JP2005196131A (en) 2003-10-28 2004-10-26 Capacitive load driver and plasma display carrying same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003367794 2003-10-28
JP2003410854 2003-12-09
JP2003410853 2003-12-09
JP2004311444A JP2005196131A (en) 2003-10-28 2004-10-26 Capacitive load driver and plasma display carrying same

Publications (1)

Publication Number Publication Date
JP2005196131A true JP2005196131A (en) 2005-07-21

Family

ID=34831305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004311444A Pending JP2005196131A (en) 2003-10-28 2004-10-26 Capacitive load driver and plasma display carrying same

Country Status (1)

Country Link
JP (1) JP2005196131A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133370A (en) * 2005-11-12 2007-05-31 Samsung Sdi Co Ltd Plasma display module
WO2007060845A1 (en) * 2005-11-22 2007-05-31 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP2007174864A (en) * 2005-12-26 2007-07-05 Mitsubishi Electric Corp Power converter
KR100749489B1 (en) 2006-06-02 2007-08-14 삼성에스디아이 주식회사 Plasma display panel and driving device thereof
CN100370498C (en) * 2006-06-29 2008-02-20 四川世纪双虹显示器件有限公司 Method for reducing standby power consumption of resonant plasma display power supply
CN100435197C (en) * 2006-03-14 2008-11-19 乐金电子(南京)等离子有限公司 Plasma display panel drive method and drive device
KR101070014B1 (en) 2009-10-06 2011-10-04 삼성전기주식회사 Power suppliy for plasma display panel
KR101070027B1 (en) * 2009-10-30 2011-10-04 삼성전기주식회사 Plasma display panel driver
KR101070131B1 (en) 2009-10-06 2011-10-05 삼성전기주식회사 Power suppliy for plasma display panel
US8223092B2 (en) 2007-09-28 2012-07-17 Samsung Sdi Co., Ltd. Plasma display panel and method of driving the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133370A (en) * 2005-11-12 2007-05-31 Samsung Sdi Co Ltd Plasma display module
WO2007060845A1 (en) * 2005-11-22 2007-05-31 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP2007174864A (en) * 2005-12-26 2007-07-05 Mitsubishi Electric Corp Power converter
CN100435197C (en) * 2006-03-14 2008-11-19 乐金电子(南京)等离子有限公司 Plasma display panel drive method and drive device
KR100749489B1 (en) 2006-06-02 2007-08-14 삼성에스디아이 주식회사 Plasma display panel and driving device thereof
CN100370498C (en) * 2006-06-29 2008-02-20 四川世纪双虹显示器件有限公司 Method for reducing standby power consumption of resonant plasma display power supply
US8223092B2 (en) 2007-09-28 2012-07-17 Samsung Sdi Co., Ltd. Plasma display panel and method of driving the same
KR101070014B1 (en) 2009-10-06 2011-10-04 삼성전기주식회사 Power suppliy for plasma display panel
KR101070131B1 (en) 2009-10-06 2011-10-05 삼성전기주식회사 Power suppliy for plasma display panel
KR101070027B1 (en) * 2009-10-30 2011-10-04 삼성전기주식회사 Plasma display panel driver

Similar Documents

Publication Publication Date Title
JP4937635B2 (en) Plasma display panel driving circuit and plasma display device
JPWO2007060845A1 (en) PDP driving device and plasma display
US20050088376A1 (en) Capacitive load driver and plasma display
KR101123493B1 (en) Plasma display panel driver and plasma display
US20060038750A1 (en) Driving apparatus of plasma display panel and plasma display
KR100748279B1 (en) Energy recovery circuit for driving a capacitive load
US20050231440A1 (en) Plasma display panel driver and plasma display
JP2008542792A (en) Plasma display panel driving circuit and plasma display device
US20070188416A1 (en) Apparatus for driving plasma display panel and plasma display
JP2005196131A (en) Capacitive load driver and plasma display carrying same
JP5110773B2 (en) Plasma display panel drive device
WO2007094227A1 (en) Plasma display panel drive circuit and plasma display device
KR20030066422A (en) Driver Circuit and Power Supply for Plasma Display Penel(PDP)
US20050190125A1 (en) Capacitive load driver and plasma display
KR100665250B1 (en) Driver Circuit and Power Supply for Plasma Display Penel(PDP)
JP2005221656A (en) Capacitive load driving device and plasma display mounting the same
JP2006010750A (en) Capacitive load drive unit, and plasma display mounted therewith
JP2005301103A (en) Plasma display panel drive device and plasma display
JP2005275377A (en) Capacitive load driver and plasma display mounting the same
Kwak Simplified sustain driver with low-voltage semiconductor devices and low-voltage power supply for AC plasma display panel
JP2005208514A (en) Capacitive load drive device and plasma display mounting same
JP2005338582A (en) Capacitive load driving devicea and plasma display mounted with the same
Kwak An overview of entire driving circuits for plasma display panels
Kwak Plasma display panel driver with dissymmetric energy transfer speed for high efficiency and fast voltage transition
JP2004318161A (en) Plasma display, energy recovery method and drive circuit therefor

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050524

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129