JP2005338582A - Capacitive load driving devicea and plasma display mounted with the same - Google Patents

Capacitive load driving devicea and plasma display mounted with the same Download PDF

Info

Publication number
JP2005338582A
JP2005338582A JP2004159317A JP2004159317A JP2005338582A JP 2005338582 A JP2005338582 A JP 2005338582A JP 2004159317 A JP2004159317 A JP 2004159317A JP 2004159317 A JP2004159317 A JP 2004159317A JP 2005338582 A JP2005338582 A JP 2005338582A
Authority
JP
Japan
Prior art keywords
switch element
voltage
pdp
inductor
side switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004159317A
Other languages
Japanese (ja)
Inventor
Manabu Inoue
学 井上
Satoshi Ikeda
敏 池田
Yasuhiro Arai
康弘 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004159317A priority Critical patent/JP2005338582A/en
Publication of JP2005338582A publication Critical patent/JP2005338582A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving device for a capacitive load that increases the maximum number of pulses applied to the capacitive load within a fixed period by suppressing reactive power due to charging and discharging of the capacitive load with a less number of components than a conventional driving device and further shortening the time needed for the charging and discharging. <P>SOLUTION: A sustain electrode drive section (2) includes a series connection (Q1 and Q2) of two switch elements between a power terminal (1T) and a ground terminal. The connection point (J1) of the series connection (Q1 and Q2) is connected to a sustain electrode (X) of a PDP (20). A scanning electrode drive section (3) includes another series connection (Q3 and Q4) of two switch elements between the power terminal (1T) and the ground terminal. The connection point (J2) of the series connection (Q3 and Q4) is connected to a scanning electrode (Y) of the PDP (20). An inductor (L) is connected between the two connection points (J1 and J2) in parallel to a panel capacitor (Cp) of the PDP (20) to sustain power feeding throughout a discharge sustain period. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は例えばプラズマディスプレイパネル(PDP)のような容量性負荷の駆動装置に関する。   The present invention relates to a drive device for a capacitive load such as a plasma display panel (PDP).

プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイパネル(PDP)は、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。PDPは、直流パルスで動作するDC型と、交流パルスで動作するAC型とに大別される。AC型PDPは特に輝度が高く、かつ構造が簡素である。従って、AC型PDPは量産化と画素の精細化とに適し、広範に使用される。   A plasma display is a display device that utilizes a light emission phenomenon associated with gas discharge. A plasma display panel (PDP) is more advantageous than other display devices in terms of a large screen, a thin profile, and a wide viewing angle. PDPs are roughly classified into a DC type that operates with a DC pulse and an AC type that operates with an AC pulse. The AC type PDP has a particularly high luminance and a simple structure. Therefore, the AC type PDP is suitable for mass production and pixel definition and is widely used.

図4は、従来のプラズマディスプレイの構成を示すブロック図である(例えば特許文献1、2参照)。従来のプラズマディスプレイは、PDP20、力率改善(PFC)コンバータ40、PDP駆動装置10、及び制御部30を有する。   FIG. 4 is a block diagram showing the configuration of a conventional plasma display (see, for example, Patent Documents 1 and 2). The conventional plasma display includes a PDP 20, a power factor correction (PFC) converter 40, a PDP driving device 10, and a control unit 30.

PDP20は例えばAC型であり、三電極面放電型構造を有する(例えば特許文献1、2参照)。PDP20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。PDP20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対(例えば維持電極X2と走査電極Y2との対)及びアドレス電極(例えばA2)の交差点P(図4に示される斜線部)には放電セルが設置される(例えば特許文献1参照)。放電セルの表面には、誘電体から成る層(誘電体層)、電極と誘電体層とを保護するための層(保護層)、及び、蛍光物質を含む層(蛍光層)が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして放電セルが発光する。
The PDP 20 is, for example, an AC type and has a three-electrode surface discharge type structure (see, for example, Patent Documents 1 and 2). Address electrodes A1, A2, A3,... Are arranged on the back substrate of the PDP 20 in the vertical direction of the panel. On the front substrate of PDP 20, sustain electrodes X1, X2, X3,... And scan electrodes Y1, Y2, Y3,... Are alternately arranged in the horizontal direction of the panel. Since the sustain electrodes X1, X2, X3,... Are connected to each other, the potentials are substantially equal. The address electrodes A1, A2, A3,... And the scan electrodes Y1, Y2, Y3,.
Discharge cells are installed at a pair of sustain electrodes and scan electrodes adjacent to each other (for example, a pair of sustain electrode X2 and scan electrode Y2) and an intersection P (shaded portion shown in FIG. 4) of an address electrode (for example, A2). (See, for example, Patent Document 1). On the surface of the discharge cell, a layer made of a dielectric (dielectric layer), a layer for protecting the electrode and the dielectric layer (protective layer), and a layer containing a fluorescent substance (fluorescent layer) are provided. Gas is sealed inside the discharge cell. When a predetermined pulse voltage is applied between the sustain electrode, the scan electrode, and the address electrode, discharge occurs in the discharge cell. At that time, gas molecules in the discharge cell are ionized and emit ultraviolet rays. The ultraviolet rays excite the fluorescent material on the surface of the discharge cell to generate fluorescence. Thus, the discharge cell emits light.

PFCコンバータ40は外部の商用交流電源ACからの交流電力を直流電力へ変換する。PFCコンバータ40は特に、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
PDP駆動装置10は、DC−DCコンバータ1、維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4を含む。
DC−DCコンバータ1は、PFCコンバータ40の出力電圧を所定の直流電圧Vcへ変換し、かつその直流電圧Vcを一定に維持する。DC−DCコンバータ1は一般に絶縁型であり、入力側の高電圧部と出力側のPDP20との間を絶縁する。それによりPDP駆動装置10は安全性を十分に確保する。
The PFC converter 40 converts AC power from an external commercial AC power source AC into DC power. In particular, the PFC converter 40 keeps the power factor substantially equal to 1 for the input from the commercial AC power source AC.
The PDP driving device 10 includes a DC-DC converter 1, a sustain electrode driving unit 2, a scan electrode driving unit 3, and an address electrode driving unit 4.
The DC-DC converter 1 converts the output voltage of the PFC converter 40 into a predetermined DC voltage Vc and maintains the DC voltage Vc constant. The DC-DC converter 1 is generally an insulation type, and insulates between the high voltage section on the input side and the PDP 20 on the output side. Thereby, the PDP driving device 10 sufficiently secures safety.

維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4はそれぞれスイッチ素子を含み、それらのスイッチ素子のスイッチングによりパルス電圧を発生させる。
維持電極駆動部2はPDP20の維持電極X1、X2、X3、…に接続され、DC−DCコンバータ1の出力電圧を所定のパルス電圧に変換し、維持電極X1、X2、X3、…に対して同時に印加する。
走査電極駆動部3はPDP20の走査電極Y1、Y2、Y3、…に接続され、DC−DCコンバータ1の出力電圧を所定のパルス電圧に変換し、走査電極Y1、Y2、Y3、…に対して個別に印加する。
アドレス電極駆動部4はPDP20のアドレス電極A1、A2、A3、…に接続され、所定のパルス電圧をそれらに対して個別に印加する。
Each of the sustain electrode drive unit 2, the scan electrode drive unit 3, and the address electrode drive unit 4 includes a switch element, and generates a pulse voltage by switching these switch elements.
The sustain electrode drive unit 2 is connected to the sustain electrodes X1, X2, X3,... Of the PDP 20, converts the output voltage of the DC-DC converter 1 into a predetermined pulse voltage, and the sustain electrodes X1, X2, X3,. Apply simultaneously.
The scan electrode driving unit 3 is connected to the scan electrodes Y1, Y2, Y3,... Of the PDP 20, converts the output voltage of the DC-DC converter 1 into a predetermined pulse voltage, and with respect to the scan electrodes Y1, Y2, Y3,. Apply individually.
The address electrode driver 4 is connected to the address electrodes A1, A2, A3,... Of the PDP 20, and applies a predetermined pulse voltage to them individually.

制御部30は、維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4それぞれのスイッチングを制御する。そのスイッチング制御はADS(Address Display-period Separation)方式に従う。
ADS方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。ADS方式では特に、PDP20の全ての放電セルに対し、上記三つの期間が共通に設定される(例えば特許文献1参照)。
The control unit 30 controls switching of each of the sustain electrode driving unit 2, the scan electrode driving unit 3, and the address electrode driving unit 4. The switching control follows an ADS (Address Display-period Separation) system.
The ADS method is a kind of subfield method. In the subfield method, one field of an image is divided into a plurality of subfields. Each subfield includes an initialization period, an address period, and a discharge sustain period. Particularly in the ADS system, the above three periods are set in common for all the discharge cells of the PDP 20 (see, for example, Patent Document 1).

初期化期間では、初期化パルス電圧が、PDP20の維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が、走査電極Y1、Y2、Y3、…に対して順次印加される。それと同時に、信号パルス電圧が、アドレス電極A1、A2、A3、…のいくつかに対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つY2に印加され、かつ信号パルス電圧がアドレス電極の一つA2に印加されるとき、その走査電極Y2とアドレス電極A2との交差点Pに位置する放電セルで放電が生じる。その放電によりその放電セルP表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルPではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
制御部30は映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、PDP20には映像信号に対応する映像が再現される。
In the initialization period, an initialization pulse voltage is applied between the sustain electrodes X1, X2, X3,... Of the PDP 20 and the scan electrodes Y1, Y2, Y3,. Thereby, wall charges are made uniform in all the discharge cells.
In the address period, the scan pulse voltage is sequentially applied to the scan electrodes Y1, Y2, Y3,. At the same time, a signal pulse voltage is applied to some of the address electrodes A1, A2, A3,. Here, the address electrode to which the signal pulse voltage is to be applied is selected based on a video signal input from the outside. When a scan pulse voltage is applied to one of the scan electrodes Y2 and a signal pulse voltage is applied to one of the address electrodes A2, a discharge is performed at a discharge cell located at the intersection P between the scan electrode Y2 and the address electrode A2. Occurs. The discharge accumulates wall charges on the surface of the discharge cell P.
In the discharge sustain period, the discharge sustain pulse voltage is simultaneously and periodically applied between the sustain electrodes X1, X2, X3,... And the scan electrodes Y1, Y2, Y3,. At that time, in the discharge cell P in which the wall charges are accumulated during the address period, the gas discharge is maintained and light emission occurs. Since the length of the discharge sustaining period is different for each subfield, the light emission time per field of the discharge cell, that is, the luminance of the discharge cell is adjusted by selecting the subfield to emit light.
Based on the video signal, the control unit 30 determines an address electrode and a subfield to which the signal pulse voltage is applied. As a result, an image corresponding to the image signal is reproduced on the PDP 20.

PDPの各放電セルの発光は壁電荷の蓄積を要する。すなわちPDPは容量性負荷である。PDPでは更に、上記の三電極面放電型構造のように、多数の電極がパネル上を縦横に走り、かつ互いに近接する。従って、PDPの浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量(以下、パネル容量という)が大きい。維持電極と走査電極との間にパルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、PDP駆動装置の回路素子、PDPの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力は無効電力であり、放電セルの発光には寄与しない。PDPのサイズが大きいほど、維持電極と走査電極との長さと数とがいずれも大きいので、パネル容量が大きい。それ故、PDPの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。   The light emission of each discharge cell of the PDP requires the accumulation of wall charges. That is, the PDP is a capacitive load. In the PDP, as in the above-described three-electrode surface discharge structure, a large number of electrodes run vertically and horizontally on the panel and are close to each other. Therefore, the PDP has a large stray capacitance. In particular, the stray capacitance (hereinafter referred to as panel capacitance) between the sustain electrode and the scan electrode is large. When a pulse voltage is applied between the sustain electrode and the scan electrode, the panel capacitance is charged / discharged. Due to the charging current and the discharging current, power is consumed by the respective resistances of the circuit elements of the PDP driving device, the sustain electrodes and the scanning electrodes of the PDP, and the lead wires. The power consumption is reactive power and does not contribute to the light emission of the discharge cell. The larger the size of the PDP, the larger the length and number of sustain electrodes and scan electrodes, and the larger the panel capacity. Therefore, the reduction of the reactive power is indispensable for achieving both a large screen and power saving of the PDP.

従来のPDP駆動装置は例えば電力回収部を有し、それにより、特に放電維持期間での上記の無効電力を低減させる(例えば特許文献2、3参照)。図5と図6とは、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びPDP20の等価回路図である。図5では、維持電極駆動部2と走査電極駆動部3とがそれぞれ、相似な電力回収部6Aと6Bとを有する。図6では、電力回収部6Cが維持電極駆動部2と走査電極駆動部3との間に接続される。   A conventional PDP driving device has, for example, a power recovery unit, and thereby reduces the reactive power particularly in the discharge sustaining period (see, for example, Patent Documents 2 and 3). 5 and 6 are equivalent circuit diagrams of the sustain electrode driver 2, the scan electrode driver 3, and the PDP 20 in the discharge sustain period. In FIG. 5, sustain electrode drive unit 2 and scan electrode drive unit 3 have similar power recovery units 6A and 6B, respectively. In FIG. 6, the power recovery unit 6C is connected between the sustain electrode driving unit 2 and the scan electrode driving unit 3.

維持電極駆動部2のスイッチ素子Q1とQ2、及び走査電極駆動部3のスイッチ素子Q3とQ4は例えばフルブリッジ型の放電維持パルス発生部5を構成する。放電維持パルス発生部5はPDP20の維持電極Xと走査電極Yとに接続される。ここで、PDP20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にPDP20を流れる電流の経路は省略される。
制御部30(図4参照)は放電維持パルス発生部5のスイッチ素子Q1〜Q4を所定のタイミングでオンオフさせる。それにより、一定周期の交流パルス電圧Vpが放電維持パルス電圧としてパネル容量Cpに対して印加される。
The switch elements Q1 and Q2 of the sustain electrode driving unit 2 and the switch elements Q3 and Q4 of the scan electrode driving unit 3 constitute, for example, a full bridge type discharge sustain pulse generating unit 5. The sustaining pulse generator 5 is connected to the sustain electrode X and the scan electrode Y of the PDP 20. Here, the equivalent circuit of the PDP 20 is represented only by the panel capacitance Cp, and the path of the current flowing through the PDP 20 when discharging in the discharge cells is omitted.
The control unit 30 (see FIG. 4) turns on and off the switch elements Q1 to Q4 of the sustaining pulse generating unit 5 at a predetermined timing. Thereby, an AC pulse voltage Vp having a constant period is applied to the panel capacitance Cp as a sustaining voltage pulse.

一方、制御部30は放電維持パルス電圧Vpの立ち上がり期間/立ち下がり期間に電力回収部6Aと6B、又は6Cのスイッチ素子をオンオフさせ、インダクタLとパネル容量Cpとを共振させる。その共振はパネル容量Cpの両端電圧Vpをほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部5のスイッチ素子Q1〜Q4、PDP20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗(図示せず)により消費される電力が抑えられる。
こうして、パネル容量Cpの充放電に起因する無効電力が低減する。
On the other hand, the control unit 30 turns on and off the switch elements of the power recovery units 6A and 6B or 6C during the rising / falling period of the sustaining voltage pulse Vp to resonate the inductor L and the panel capacitance Cp. The resonance inverts the voltage Vp across the panel capacitance Cp with almost no power consumption. That is, during the resonance period, the power consumed by the switching elements Q1 to Q4 of the sustaining pulse generating section 5, the sustaining electrode X and the scanning electrode Y of the PDP 20, and the resistances (not shown) of the lead wires are suppressed.
Thus, reactive power resulting from charging / discharging of the panel capacitance Cp is reduced.

特開2004−13168号公報JP 2004-13168 特公平7−109542号公報Japanese Examined Patent Publication No. 7-109542 特開平11−344952号公報Japanese Patent Laid-Open No. 11-344952

PDPには、大画面化、薄型化、軽量化、及び省電力化が望まれる。しかし、大画面化はパネル容量の充放電に起因する無効電力の増大を伴う。その無効電力の増大は消費電力全体の増大に繋がるので、省電力化が妨げられる。その無効電力の増大は更に、PDP駆動装置の回路素子の電流容量を増大させ、又は耐圧を上昇させる。その結果、回路素子のサイズが増大するので、PDP駆動装置全体の実装面積が増大する。こうして、PDP全体の薄型化及び軽量化が妨げられる。
PDPの大画面化、薄型化、軽量化、及び省電力化を同時に成立させるには、上記の無効電力を効果的に抑制可能なPDP駆動装置をより少ない部品点数で構成することが望ましい。
従って、PDP駆動装置の電力回収部もより少ない部品点数での構成が望ましい。
The PDP is desired to have a large screen, a thin shape, a light weight, and power saving. However, the enlargement of the screen is accompanied by an increase in reactive power due to charging / discharging of the panel capacity. Since the increase in reactive power leads to an increase in overall power consumption, power saving is prevented. The increase in reactive power further increases the current capacity of the circuit elements of the PDP driving device or increases the withstand voltage. As a result, since the size of the circuit element increases, the mounting area of the entire PDP driving device increases. Thus, the overall thickness and weight of the PDP is hindered.
In order to simultaneously achieve a large screen, thinning, lightening, and power saving of the PDP, it is desirable to configure a PDP driving device that can effectively suppress the above reactive power with a smaller number of components.
Therefore, it is desirable that the power recovery unit of the PDP drive device has a smaller number of parts.

PDPには更に、高画質化が望まれる。高画質化はPDPの階調の精細化を要する。一方、一フィールド当たりの表示時間は一定である。例えば日本のテレビ放送では、画像が一フィールドずつ、1/60秒(=約16.7msec)間隔で送られる。従って、PDPでは主に一フィールド当たりのサブフィールドの数が大きいほど、放電セルの発光時間(特に放電維持パルス電圧のパルス数)が精密に調整可能である。すなわち、PDPの階調が精細化され得る。
従来のPDP駆動装置では上記の通り、電力回収部が放電維持パルス電圧の立ち上がり期間/立ち下がり期間にスイッチ素子をオンオフさせ、インダクタをパネル容量と共振させる。ここで、その共振期間は放電維持パルス電圧の立ち上がり期間/立ち下がり期間に限られる。しかし、その共振の開始時、インダクタには電流が流れていないので、放電維持パルス電圧の立ち上がり/立ち下がりが比較的遅い。その結果、放電維持期間の更なる短縮が困難であるので、一フィールド当たりのサブフィールドの数を更に増やすことが困難であった。
In addition, higher image quality is desired for PDP. High image quality requires finer gradation of PDP. On the other hand, the display time per field is constant. For example, in Japanese television broadcasting, images are sent one field at a time in 1/60 second (= about 16.7 msec) intervals. Therefore, in the PDP, the light emission time of the discharge cell (especially the number of pulses of the sustaining pulse voltage) can be adjusted more precisely as the number of subfields per field is larger. That is, the gradation of the PDP can be refined.
In the conventional PDP driving apparatus, as described above, the power recovery unit turns on and off the switch element during the rising / falling period of the sustaining voltage pulse, and causes the inductor to resonate with the panel capacitance. Here, the resonance period is limited to the rising / falling period of the sustaining voltage pulse. However, since no current flows through the inductor at the start of the resonance, the rise / fall of the sustaining voltage pulse is relatively slow. As a result, since it is difficult to further shorten the discharge sustain period, it is difficult to further increase the number of subfields per field.

本発明は、容量性負荷の駆動装置として、従来の駆動装置より少ない部品点数でその容量性負荷の充放電に起因する無効電力を抑制し、更にその充放電に要する時間を短縮し、それにより、一定期間に容量性負荷に対し印加され得る最大パルス数を増加させる駆動装置、の提供を目的とする。   As a capacitive load driving device, the present invention suppresses reactive power due to charging / discharging of the capacitive load with fewer parts than a conventional driving device, and further reduces the time required for charging / discharging, thereby An object of the present invention is to provide a driving device that increases the maximum number of pulses that can be applied to a capacitive load during a certain period.

本発明による容量性負荷駆動装置は、容量性負荷に対し所定のパルス電圧を印加するための装置であり;
スイッチ素子を含み、そのスイッチ素子のスイッチングにより所定の直流電圧をパルス電圧へ変換するためのパルス発生部;及び、
上記の容量性負荷と並列に接続され、上記のパルス電圧を印加され、かつ通電状態を持続するインダクタ;
を有する。
A capacitive load driving device according to the present invention is a device for applying a predetermined pulse voltage to a capacitive load;
A pulse generator for converting a predetermined DC voltage into a pulse voltage by switching the switch element; and
An inductor connected in parallel with the capacitive load, to which the pulse voltage is applied and which is continuously energized;
Have

ここで、容量性負荷は好ましくはプラズマディスプレイパネル(PDP)である。その場合、本発明による上記の容量性負荷駆動装置は、
外部電源からの交流電圧を所定の直流電圧へ変換するための整流部;
その直流電圧を所定のパルス電圧へ変換するためのPDP駆動装置;及び、
内部に封入されたガスの放電により発光する放電セルと、PDP駆動装置により出力されるパルス電圧を放電セルに対し印加するための複数の電極と、を含むPDP;
を有するプラズマディスプレイに、そのPDP駆動装置として搭載される。
Here, the capacitive load is preferably a plasma display panel (PDP). In that case, the capacitive load driving device according to the present invention is:
A rectifying unit for converting an AC voltage from an external power source into a predetermined DC voltage;
A PDP driving device for converting the DC voltage into a predetermined pulse voltage; and
A PDP including a discharge cell that emits light by discharge of a gas enclosed therein, and a plurality of electrodes for applying a pulse voltage output by the PDP driving device to the discharge cell;
Is mounted as a PDP driving device.

本発明による上記の容量性負荷駆動装置では、上記のインダクタが、パルス電圧の印加対象である容量性負荷と並列に接続される。パルス電圧は容量性負荷とインダクタとに対して印加される。そのとき、インダクタがパルス電圧の立ち上がり期間/立ち下がり期間に容量性負荷と共振する。その共振はパルス電圧の極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、パルス発生部の回路素子、容量性負荷、及びリード線のそれぞれの抵抗により消費される電力が抑えられる。こうして、容量性負荷の充放電に起因する無効電力が低減する。   In the above capacitive load driving device according to the present invention, the inductor is connected in parallel with the capacitive load to which the pulse voltage is applied. The pulse voltage is applied to the capacitive load and the inductor. At that time, the inductor resonates with the capacitive load during the rising / falling period of the pulse voltage. The resonance reverses the polarity of the pulse voltage with little power consumption. That is, during the resonance period, the power consumed by the circuit elements of the pulse generation unit, the capacitive load, and the resistances of the lead wires is suppressed. Thus, reactive power due to charging / discharging of the capacitive load is reduced.

上記のインダクタは容量性負荷と並列に接続されるので、容量性負荷との共振期間がパルス電圧の立ち上がり期間/立ち下がり期間に限られる。従って、特に容量性負荷がPDPであるとき、上記の共振がPDPの画像に対し悪影響を及ぼさない。その上、PDPの発光時には上記の共振に伴うリンギングが考慮されなくても良いので、容量性負荷駆動装置の回路素子の耐圧が低くても良い。   Since the inductor is connected in parallel with the capacitive load, the resonance period with the capacitive load is limited to the rising period / falling period of the pulse voltage. Therefore, particularly when the capacitive load is a PDP, the above resonance does not adversely affect the image of the PDP. In addition, since the ringing associated with the resonance does not have to be taken into account when the PDP emits light, the withstand voltage of the circuit element of the capacitive load driving device may be low.

本発明による上記の容量性負荷駆動装置では特に従来の駆動装置とは異なり、上記のインダクタが通電状態を持続する。すなわち、インダクタの通電が遮断されない。それにより、インダクタの通電を制御するためのスイッチ素子が除去されても良いので、本発明による上記の容量性負荷駆動装置は部品点数が少なくかつ実装面積が小さい。   In the capacitive load driving device according to the present invention, unlike the conventional driving device, the inductor continues to be energized. That is, the energization of the inductor is not cut off. As a result, the switch element for controlling the energization of the inductor may be removed, so that the capacitive load driving device according to the present invention has a small number of components and a small mounting area.

更に、インダクタと容量性負荷との共振の開始時点で、インダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり/立ち下がりが速い。その結果、一定期間に容量性負荷に対し印加され得る最大パルス数が増加する。
特に容量性負荷がPDPであるとき、放電維持パルス電圧の立ち上がり期間/立ち下がり期間の短縮により放電維持期間が短縮される。従って、そのPDPの表示方式がサブフィールド方式であるとき、一フィールド当たりのサブフィールドが容易に増える。
こうして、本発明による上記の容量性負荷駆動装置を含むプラズマディスプレイは、PDPの階調の更なる精細化、すなわち更なる高画質化が容易である。
Furthermore, current has already flowed through the inductor at the start of resonance between the inductor and the capacitive load. Therefore, the rise / fall of the pulse voltage is fast. As a result, the maximum number of pulses that can be applied to the capacitive load in a certain period increases.
In particular, when the capacitive load is a PDP, the discharge sustain period is shortened by shortening the rise / fall periods of the sustain pulse voltage. Therefore, when the PDP display method is the subfield method, the number of subfields per field is easily increased.
Thus, the plasma display including the above-described capacitive load driving device according to the present invention can easily further refine the PDP gradation, that is, further improve the image quality.

本発明による上記の容量性負荷駆動装置では好ましくは、パルス発生部がスイッチ素子のスイッチングにより、インダクタから上記の直流電圧の供給源に電力を回生する。ここで、直流電圧の供給源は例えば、上記のプラズマディスプレイでは整流部に相当する。
例えば、パルス発生部がスイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、それらのスイッチ素子が直列に接続され、その接続点が容量性負荷とインダクタとに接続されるとき、いずれかのスイッチ素子がパルス電圧の印加終了時にオンし、インダクタから直流電圧の供給源へ回生電流を通しても良い。
例えばプラズマディスプレイでの放電維持期間の終了時点のように、容量性負荷に対する一連のパルス電圧の印加が終了する時点では、インダクタと容量性負荷との間には共振エネルギーが蓄積されたまま残る。本発明による上記の容量性負荷駆動装置ではその残存する共振エネルギーが直流電圧の供給源に回生される。従って、無効電力が更に低減するので、本発明による上記の容量性負荷駆動装置では効率が更に向上する。
In the capacitive load driving device according to the present invention, preferably, the pulse generator regenerates electric power from the inductor to the DC voltage supply source by switching of the switch element. Here, the DC voltage supply source corresponds to, for example, a rectifying unit in the plasma display described above.
For example, when the pulse generator includes a high-side switch element and a low-side switch element as switch elements, the switch elements are connected in series, and the connection point is connected to the capacitive load and the inductor, either The switch element may be turned on at the end of application of the pulse voltage, and a regenerative current may be passed from the inductor to the DC voltage supply source.
For example, when the application of a series of pulse voltages to the capacitive load ends, such as at the end of the discharge sustain period in the plasma display, resonance energy remains accumulated between the inductor and the capacitive load. In the above capacitive load driving device according to the present invention, the remaining resonance energy is regenerated to a DC voltage supply source. Accordingly, since the reactive power is further reduced, the efficiency is further improved in the above-described capacitive load driving device according to the present invention.

本発明による上記の容量性負荷駆動装置では、インダクタが容量性負荷と並列に接続され、容量性負荷と共振する。その共振は容量性負荷の充放電に起因する無効電力を低減させる。
本発明による上記の容量性負荷駆動装置では特に従来の駆動装置とは異なり、上記のインダクタが通電状態を持続する。それにより、インダクタの通電を制御するためのスイッチ素子が除去されても良いので、本発明による上記の容量性負荷駆動装置は部品点数が少なくかつ実装面積が小さい。
In the above capacitive load driving device according to the present invention, the inductor is connected in parallel with the capacitive load and resonates with the capacitive load. The resonance reduces reactive power resulting from charging and discharging of the capacitive load.
In the capacitive load driving device according to the present invention, unlike the conventional driving device, the inductor continues to be energized. As a result, the switch element for controlling the energization of the inductor may be removed, so that the capacitive load driving device according to the present invention has a small number of components and a small mounting area.

更に、上記のインダクタが容量性負荷と共振し始めるとき、そのインダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり/立ち下がりが、従来の駆動装置でのそれらより速い。その結果、一定期間に容量性負荷に対し印加され得る最大パルス数が、従来の駆動装置での最大パルス数より容易に増える。特に、容量性負荷がPDPであるとき、放電維持パルス電圧の立ち上がり期間/立ち下がり期間の短縮により放電維持期間が短縮される。従って、そのPDPの表示方式がサブフィールド方式であるとき、一フィールド当たりのサブフィールドが容易に増えるので、PDPの階調の更なる精細化、すなわち更なる高画質化が容易である。   Furthermore, when the inductor starts to resonate with the capacitive load, current is already flowing through the inductor. Therefore, the rise / fall of the pulse voltage is faster than those in the conventional driving device. As a result, the maximum number of pulses that can be applied to the capacitive load over a certain period of time is more easily increased than the maximum number of pulses in a conventional drive device. In particular, when the capacitive load is a PDP, the discharge sustain period is shortened by shortening the rising / falling period of the discharge sustain pulse voltage. Therefore, when the display method of the PDP is a subfield method, the number of subfields per field is easily increased, so that it is easy to further refine the gradation of the PDP, that is, further improve the image quality.

以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
図1は、その実施形態によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、PDP20、PFCコンバータ40、PDP駆動装置10、及び制御部30を有する。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, exemplary embodiments of the invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of a plasma display according to the embodiment. The plasma display includes a PDP 20, a PFC converter 40, a PDP driving device 10, and a control unit 30.

PDP20は好ましくはAC型であり、三電極面放電型構造を有する。PDP20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。PDP20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対(例えば維持電極X2と走査電極Y2との対)及びアドレス電極(例えばA2)の交差点P(図1に示される斜線部)には放電セルが設置される。放電セルの表面には、誘電体から成る層(誘電体層)、電極と誘電体層とを保護するための層(保護層)、及び、蛍光物質を含む層(蛍光層)が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして放電セルが発光する。
The PDP 20 is preferably an AC type and has a three-electrode surface discharge type structure. Address electrodes A1, A2, A3,... Are arranged on the back substrate of the PDP 20 in the vertical direction of the panel. On the front substrate of PDP 20, sustain electrodes X1, X2, X3,... And scan electrodes Y1, Y2, Y3,... Are alternately arranged in the horizontal direction of the panel. Since the sustain electrodes X1, X2, X3,... Are connected to each other, the potentials are substantially equal. The address electrodes A1, A2, A3,... And the scan electrodes Y1, Y2, Y3,.
Discharge cells are installed at a pair of sustain electrodes and scan electrodes adjacent to each other (for example, a pair of sustain electrode X2 and scan electrode Y2) and an intersection P (shaded portion shown in FIG. 1) of an address electrode (for example, A2). The On the surface of the discharge cell, a layer made of a dielectric (dielectric layer), a layer for protecting the electrode and the dielectric layer (protective layer), and a layer containing a fluorescent substance (fluorescent layer) are provided. Gas is sealed inside the discharge cell. When a predetermined pulse voltage is applied between the sustain electrode, the scan electrode, and the address electrode, discharge occurs in the discharge cell. At that time, gas molecules in the discharge cell are ionized and emit ultraviolet rays. The ultraviolet rays excite the fluorescent material on the surface of the discharge cell to generate fluorescence. Thus, the discharge cell emits light.

PFCコンバータ40は外部の商用交流電源ACへ接続される。PFCコンバータ40は商用交流電源ACから交流電力(一般的な実効電圧85〜265V)を入力し、その交流電力を直流電力(例えば平均電圧Vs約400V)へ変換する。PFCコンバータ40は更にそのスイッチング動作により、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
プラズマディスプレイはPFCコンバータ40に代え、力率改善を行わない全波整流型AC−DCコンバータを有しても良い。その他に、ダイオードブリッジとコンデンサとで構成される全波整流回路を有するだけでも良い。
The PFC converter 40 is connected to an external commercial AC power source AC. The PFC converter 40 receives AC power (general effective voltage 85 to 265 V) from the commercial AC power source AC, and converts the AC power into DC power (for example, an average voltage Vs of about 400 V). Further, the PFC converter 40 keeps the power factor substantially equal to 1 for the input from the commercial AC power supply AC by the switching operation.
The plasma display may include a full-wave rectification type AC-DC converter that does not improve the power factor, instead of the PFC converter 40. In addition, it is sufficient to have a full-wave rectifier circuit composed of a diode bridge and a capacitor.

PDP駆動装置10は、DC−DCコンバータ1、維持電極駆動部2、走査電極駆動部3、アドレス電極駆動部4、及びインダクタLを含む。
DC−DCコンバータ1は、PFCコンバータ40の出力電圧を所定の直流電圧Vcへ変換し、かつその直流電圧Vcを一定に維持する。DC−DCコンバータ1は一般に絶縁型であり、入力側の高電圧部と出力側のPDP20との間を絶縁する。それによりPDP駆動装置10は安全性を十分に確保する。
The PDP driving device 10 includes a DC-DC converter 1, a sustain electrode driving unit 2, a scan electrode driving unit 3, an address electrode driving unit 4, and an inductor L.
The DC-DC converter 1 converts the output voltage of the PFC converter 40 into a predetermined DC voltage Vc and maintains the DC voltage Vc constant. The DC-DC converter 1 is generally an insulation type, and insulates between the high voltage section on the input side and the PDP 20 on the output side. Thereby, the PDP driving device 10 sufficiently secures safety.

維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4はそれぞれスイッチ素子を含み、それらのスイッチ素子のスイッチングによりパルス電圧を発生させる。
維持電極駆動部2はPDP20の維持電極X1、X2、X3、…に接続され、DC−DCコンバータ1の出力電圧を所定のパルス電圧に変換し、維持電極X1、X2、X3、…に対して同時に印加する。
走査電極駆動部3はPDP20の走査電極Y1、Y2、Y3、…に接続され、DC−DCコンバータ1の出力電圧を所定のパルス電圧に変換し、走査電極Y1、Y2、Y3、…に対して個別に印加する。
アドレス電極駆動部4はPDP20のアドレス電極A1、A2、A3、…に接続され、所定のパルス電圧をそれらに対して個別に印加する。
Each of the sustain electrode drive unit 2, the scan electrode drive unit 3, and the address electrode drive unit 4 includes a switch element, and generates a pulse voltage by switching these switch elements.
The sustain electrode drive unit 2 is connected to the sustain electrodes X1, X2, X3,... Of the PDP 20, converts the output voltage of the DC-DC converter 1 into a predetermined pulse voltage, and the sustain electrodes X1, X2, X3,. Apply simultaneously.
The scan electrode driving unit 3 is connected to the scan electrodes Y1, Y2, Y3,... Of the PDP 20, converts the output voltage of the DC-DC converter 1 into a predetermined pulse voltage, and with respect to the scan electrodes Y1, Y2, Y3,. Apply individually.
The address electrode driver 4 is connected to the address electrodes A1, A2, A3,... Of the PDP 20, and applies a predetermined pulse voltage to them individually.

制御部30は、維持電極駆動部2、走査電極駆動部3、及びアドレス電極駆動部4それぞれのスイッチングを制御する。そのスイッチング制御は好ましくは、ADS(Address Display-period Separation)方式に従う。
ADS方式はサブフィールド方式の一種であり、画像の一フィールド(例えば日本のテレビ放送では1/60秒(=約16.7msec)間隔)が複数(例えば8〜12個)のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。それらの期間は、PDP20の全ての放電セルに対して共通に設定される。
The control unit 30 controls switching of each of the sustain electrode driving unit 2, the scan electrode driving unit 3, and the address electrode driving unit 4. The switching control preferably follows an ADS (Address Display-period Separation) system.
The ADS system is a kind of subfield system, and one field of an image (for example, an interval of 1/60 seconds (= about 16.7 msec in Japanese television broadcasting)) is divided into a plurality of (for example, 8 to 12) subfields. Each subfield includes an initialization period, an address period, and a discharge sustain period. These periods are set in common for all the discharge cells of the PDP 20.

初期化期間では、初期化パルス電圧が、PDP20の維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が、走査電極Y1、Y2、Y3、…に対して順次印加される。それと同時に、信号パルス電圧が、アドレス電極A1、A2、A3、…のいくつかに対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つY2に印加され、かつ信号パルス電圧がアドレス電極の一つA2に印加されるとき、その走査電極Y2とアドレス電極A2との交差点Pに位置する放電セルで放電が生じる。その放電によりその放電セルP表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルPではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
制御部30は映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、PDP20には映像信号に対応する映像が再現される。
In the initialization period, an initialization pulse voltage is applied between the sustain electrodes X1, X2, X3,... Of the PDP 20 and the scan electrodes Y1, Y2, Y3,. Thereby, wall charges are made uniform in all the discharge cells.
In the address period, the scan pulse voltage is sequentially applied to the scan electrodes Y1, Y2, Y3,. At the same time, a signal pulse voltage is applied to some of the address electrodes A1, A2, A3,. Here, the address electrode to which the signal pulse voltage is to be applied is selected based on a video signal input from the outside. When a scan pulse voltage is applied to one of the scan electrodes Y2 and a signal pulse voltage is applied to one of the address electrodes A2, a discharge is performed at a discharge cell located at the intersection P between the scan electrode Y2 and the address electrode A2. Occurs. The discharge accumulates wall charges on the surface of the discharge cell P.
In the discharge sustain period, the discharge sustain pulse voltage is simultaneously and periodically applied between the sustain electrodes X1, X2, X3,... And the scan electrodes Y1, Y2, Y3,. At that time, in the discharge cell P in which the wall charges are accumulated during the address period, the gas discharge is maintained and light emission occurs. Since the length of the discharge sustaining period is different for each subfield, the light emission time per field of the discharge cell, that is, the luminance of the discharge cell is adjusted by selecting the subfield to emit light.
Based on the video signal, the control unit 30 determines an address electrode and a subfield to which the signal pulse voltage is applied. As a result, an image corresponding to the image signal is reproduced on the PDP 20.

インダクタLは、維持電極駆動部2と走査電極駆動部3との間にPDP20と並列に接続される。すなわち、維持電極X1、X2、X3、…、又は走査電極Y1、Y2、Y3、…に対してパルス電圧が印加されるとき、そのパルス電圧がインダクタLに対しても印加される。それにより、インダクタLは、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間の浮遊容量、すなわちパネル容量と共振する。その共振はパネル容量の両端電圧をほとんど電力消費なしで反転させるので、パネル容量の充放電に起因する無効電力が低減する。   The inductor L is connected in parallel with the PDP 20 between the sustain electrode driver 2 and the scan electrode driver 3. That is, when a pulse voltage is applied to the sustain electrodes X1, X2, X3,... Or the scan electrodes Y1, Y2, Y3,..., The pulse voltage is also applied to the inductor L. As a result, the inductor L resonates with the stray capacitance between the sustain electrodes X1, X2, X3,... And the scan electrodes Y1, Y2, Y3,. The resonance inverts the voltage across the panel capacitance with almost no power consumption, reducing the reactive power due to the charging and discharging of the panel capacitance.

図2は、本発明の実施形態によるPDP駆動装置10について、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びPDP20の等価回路図である。
維持電極駆動部2は電源端子1Tと接地端子との間に、第一のハイサイドスイッチ素子Q1と第一のローサイドスイッチ素子Q2との直列接続を含む。それら二つのスイッチ素子Q1とQ2との間の接続点J1は、PDP20の維持電極Xに接続される。
走査電極駆動部3は電源端子1Tと接地端子との間に、第二のハイサイドスイッチ素子Q3と第二のローサイドスイッチ素子Q4との直列接続を含む。それら二つのスイッチ素子Q3とQ4との間の接続点J2は、PDP20の走査電極Yに接続される。
ここで、電源端子1TにはPFCコンバータ40から直流電圧Vsが印加される。
PDP20の等価回路は、維持電極Xと走査電極Yとの間に接続されるパネル容量Cpでのみ表され、放電セルでの放電時にPDP20を流れる電流の経路は省略される。
上記二つの接続点J1とJ2との間には更に、インダクタLがPDP20のパネル容量Cpと並列に接続される。
FIG. 2 is an equivalent circuit diagram of the sustain electrode driver 2, the scan electrode driver 3, and the PDP 20 in the discharge sustain period for the PDP driver 10 according to the embodiment of the present invention.
The sustain electrode driver 2 includes a series connection of a first high-side switch element Q1 and a first low-side switch element Q2 between a power supply terminal 1T and a ground terminal. A connection point J1 between the two switch elements Q1 and Q2 is connected to the sustain electrode X of the PDP 20.
Scan electrode driver 3 includes a series connection of second high-side switch element Q3 and second low-side switch element Q4 between power supply terminal 1T and the ground terminal. A connection point J2 between the two switch elements Q3 and Q4 is connected to the scan electrode Y of the PDP 20.
Here, the DC voltage Vs is applied from the PFC converter 40 to the power supply terminal 1T.
The equivalent circuit of the PDP 20 is represented only by the panel capacitance Cp connected between the sustain electrode X and the scan electrode Y, and the path of the current flowing through the PDP 20 when discharging in the discharge cell is omitted.
An inductor L is further connected in parallel with the panel capacitance Cp of the PDP 20 between the two connection points J1 and J2.

上記四つのスイッチ素子Q1〜Q4は好ましくはMOSFETである。その他に、IGBT又はバイポーラトランジスタであっても良い。それら四つのスイッチ素子Q1〜Q4はフルブリッジ型インバータを成し、放電維持パルス発生部5として機能する。すなわち、それら四つのスイッチ素子Q1〜Q4のオンオフにより、直流電圧Vsが放電維持パルス電圧Vpに変換され、PDP20の維持電極Xと走査電極Yとの間に印加される。   The four switch elements Q1 to Q4 are preferably MOSFETs. In addition, an IGBT or a bipolar transistor may be used. These four switch elements Q1 to Q4 form a full-bridge inverter and function as the discharge sustain pulse generator 5. That is, the DC voltage Vs is converted into the discharge sustain pulse voltage Vp by turning on and off the four switch elements Q1 to Q4, and is applied between the sustain electrode X and the scan electrode Y of the PDP 20.

制御部30は、第一のスイッチ素子Q1と第四のスイッチ素子Q4との対、及び、第二のスイッチ素子Q2と第三のスイッチ素子Q3との対、を交互にかつ周期的にオンオフさせる。それにより、一定周期の交流電圧、すなわち一次パルス電圧VFがトランス2の一次巻線2aに対し印加される。そのときトランス2の二次側では、放電維持パルス電圧VpがPDP20の維持電極Xと走査電極Yとの間に印加され、パネル容量Cpが充放電される。   The control unit 30 alternately and periodically turns on and off the pair of the first switch element Q1 and the fourth switch element Q4 and the pair of the second switch element Q2 and the third switch element Q3. . Thereby, an alternating voltage having a constant period, that is, a primary pulse voltage VF is applied to the primary winding 2a of the transformer 2. At that time, on the secondary side of the transformer 2, the sustaining voltage pulse Vp is applied between the sustaining electrode X and the scanning electrode Y of the PDP 20, and the panel capacitance Cp is charged / discharged.

制御部30は、放電維持パルス発生部5のスイッチ素子Q1〜Q4に対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように反転させる。
図3は、放電維持期間での、PDP20の維持電極Xと走査電極Yとのそれぞれの電位VXとVY、放電維持パルス電圧Vp、及びインダクタLを流れる電流ILを示す波形図である。
PDP20の放電セルには維持電極Xと走査電極Yとの間の電圧VX−VYが放電維持パルス電圧Vpとして印加される:Vp=VX−VY。一方、放電維持パルス電圧VpはインダクタLの両端電圧と等しい。
The controller 30 reverses the polarity of the sustaining voltage pulse Vp as follows by the on / off control of the sustaining pulse generator 5 with respect to the switching elements Q1 to Q4.
FIG. 3 is a waveform diagram showing the potentials VX and VY of the sustain electrode X and the scan electrode Y of the PDP 20, the discharge sustain pulse voltage Vp, and the current IL flowing through the inductor L during the discharge sustain period.
A voltage VX−VY between the sustain electrode X and the scan electrode Y is applied to the discharge cell of the PDP 20 as a discharge sustain pulse voltage Vp: Vp = VX−VY. On the other hand, the sustaining voltage pulse Vp is equal to the voltage across the inductor L.

第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2とQ3とがオフ状態を維持するとき、維持電極Xの電位VXが電源端子1Tの電位Vsに維持され、走査電極Yの電位VYが接地電位(≒0)に維持される(図3に示される区間I参照)。すなわち、放電維持パルス電圧Vpが正のピーク値Vsを維持する。
PDP20の放電セルで放電が維持されるとき、放電電流を維持するための電力が電源端子1Tを通して放電セルに供給される。
一方、インダクタLの両端電圧Vpが一定値Vsに維持されるので、インダクタLを流れる電流ILは図2に示される矢印の向きに、直線的に増加する。
When the first high-side switch element Q1 and the second low-side switch element Q4 maintain the on state and the other switch elements Q2 and Q3 maintain the off state, the potential VX of the sustain electrode X is the power supply terminal 1T. The potential Vs of the scan electrode Y is maintained at the ground potential (≈0) (refer to the section I shown in FIG. 3). That is, the sustaining voltage pulse Vp maintains the positive peak value Vs.
When the discharge is maintained in the discharge cell of the PDP 20, electric power for maintaining the discharge current is supplied to the discharge cell through the power supply terminal 1T.
On the other hand, since the voltage Vp across the inductor L is maintained at a constant value Vs, the current IL flowing through the inductor L increases linearly in the direction of the arrow shown in FIG.

上記の状態が所定時間、維持されるとき、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオフさせる(図3に示される時刻T1参照)。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させ、更に逆向きに充電させる。それに伴い、維持電極Xの電位VXが速やかに降下し、かつ走査電極Yの電位VYが速やかに上昇する(図3に示される区間II参照)。すなわち、放電維持パルス電圧Vpが極性を、正から負へと速やかに反転させる。
When the above state is maintained for a predetermined time, the control unit 30 turns off the first high-side switch element Q1 and the second low-side switch element Q4 (see time T1 shown in FIG. 3). At that time, resonance occurs between the inductor L and the panel capacitance Cp.
At the start of the resonance, the current IL flowing through the inductor L quickly discharges the panel capacitance Cp and further charges in the opposite direction. Along with this, the potential VX of the sustain electrode X quickly decreases, and the potential VY of the scan electrode Y rapidly increases (see section II shown in FIG. 3). That is, the sustaining voltage pulse Vp quickly reverses the polarity from positive to negative.

パネル容量Cpの両端電圧Vpが負のピーク値−Vsに達するとき、制御部30は第一のローサイドスイッチ素子Q2と第二のハイサイドスイッチ素子Q3とをオンさせる(図3に示される時刻T2参照)。そのとき、第一のローサイドスイッチ素子Q2と第二のハイサイドスイッチ素子Q3とのそれぞれでは両端電圧が実質的に零に等しいので、スイッチング損失が生じない。そのスイッチングにより、維持電極Xの電位VXが接地電位に維持され、かつ走査電極Yの電位VYが電源端子1Tの電位Vsに維持される(図3に示される区間III参照)。すなわち、放電維持パルス電圧Vpが負のピーク値−Vsに維持される。
PDP20の放電セルで放電が維持されるとき、放電電流を維持するための電力が電源端子1Tを通して放電セルに供給される。
一方、インダクタLの両端電圧Vpが一定値−Vsに維持されるので、インダクタLを流れる電流ILは図2に示される矢印とは逆向きに、直線的に増加する。
When the voltage Vp across the panel capacitance Cp reaches the negative peak value −Vs, the control unit 30 turns on the first low-side switch element Q2 and the second high-side switch element Q3 (time T2 shown in FIG. 3). reference). At that time, since the both-end voltage is substantially equal to zero in each of the first low-side switch element Q2 and the second high-side switch element Q3, no switching loss occurs. By this switching, the potential VX of the sustain electrode X is maintained at the ground potential, and the potential VY of the scan electrode Y is maintained at the potential Vs of the power supply terminal 1T (see section III shown in FIG. 3). That is, the sustaining voltage pulse Vp is maintained at the negative peak value −Vs.
When the discharge is maintained in the discharge cell of the PDP 20, electric power for maintaining the discharge current is supplied to the discharge cell through the power supply terminal 1T.
On the other hand, since the voltage Vp across the inductor L is maintained at a constant value −Vs, the current IL flowing through the inductor L increases linearly in the direction opposite to the arrow shown in FIG.

上記の状態が所定時間、維持されるとき、制御部30は第一のローサイドスイッチ素子Q2と第二のハイサイドスイッチ素子Q3とをオフさせる(図3に示される時刻T3参照)。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させ、更に逆向きに充電させる。それに伴い、維持電極Xの電位VXが速やかに上昇し、かつ走査電極Yの電位VYが速やかに降下する(図3に示される区間IV参照)。すなわち、放電維持パルス電圧Vpが極性を、負から正へと速やかに反転させる。
When the above state is maintained for a predetermined time, the control unit 30 turns off the first low-side switch element Q2 and the second high-side switch element Q3 (see time T3 shown in FIG. 3). At that time, resonance occurs between the inductor L and the panel capacitance Cp.
At the start of the resonance, the current IL flowing through the inductor L quickly discharges the panel capacitance Cp and further charges in the opposite direction. Along with this, the potential VX of the sustain electrode X rises rapidly, and the potential VY of the scan electrode Y falls quickly (see section IV shown in FIG. 3). That is, the sustaining voltage pulse Vp quickly reverses the polarity from negative to positive.

放電維持パルス電圧Vpが正のピーク値Vsに達するとき、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオンさせる(図3に示される時刻T4参照)。そのとき、第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とのそれぞれでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、維持電極Xの電位VXが電源端子1Tの電位Vsに維持され、かつ走査電極Yの電位VYが接地電位に維持される。すなわち、放電維持パルス電圧Vpが正のピーク値Vsに維持される。
こうして、図3に示される区間Iでの状態が復元される。
When the sustaining voltage pulse Vp reaches the positive peak value Vs, the control unit 30 turns on the first high-side switch element Q1 and the second low-side switch element Q4 (see time T4 shown in FIG. 3). At that time, in both the first high-side switch element Q1 and the second low-side switch element Q4, the voltage across the terminals is substantially equal to zero, so that no switching loss occurs. By the switching, the potential VX of the sustain electrode X is maintained at the potential Vs of the power supply terminal 1T, and the potential VY of the scan electrode Y is maintained at the ground potential. That is, the sustaining voltage pulse Vp is maintained at the positive peak value Vs.
Thus, the state in the section I shown in FIG. 3 is restored.

放電維持期間中、制御部30はスイッチ素子Q1〜Q4に対する上記のオンオフ制御を反復する。それにより、図3に示される区間I〜IVが反復される。
特に、放電維持パルス電圧Vpの立ち上がり期間/立ち下がり期間に対応する区間II/IVでは上記の通り、インダクタLがパネル容量Cpと共振する。その共振は放電維持パルス電圧Vpの極性を速やかに、かつ滑らかに反転させる。そのとき、電力はほとんど消費されずに、インダクタLとパネル容量Cpとの間で交換される。すなわち、共振期間II/IV中、スイッチ素子Q1〜Q4、PDP20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗(図示せず)により消費される電力が抑えられる。こうして、放電維持期間ではパネル容量Cpの充放電に起因する無効電力が低減する。
During the discharge sustain period, the control unit 30 repeats the above-described on / off control for the switch elements Q1 to Q4. Thereby, the sections I to IV shown in FIG. 3 are repeated.
In particular, in the section II / IV corresponding to the rising / falling period of the sustaining voltage pulse Vp, as described above, the inductor L resonates with the panel capacitance Cp. The resonance inverts the polarity of the sustaining voltage pulse Vp quickly and smoothly. At that time, almost no power is consumed, and is exchanged between the inductor L and the panel capacitance Cp. That is, during the resonance period II / IV, the power consumed by the respective resistances (not shown) of the switching elements Q1 to Q4, the sustain electrode X and the scan electrode Y of the PDP 20, and the lead wire is suppressed. Thus, the reactive power due to charging / discharging of the panel capacitance Cp is reduced during the discharge sustain period.

放電維持期間の終了時、例えば図3に示されるように最後の放電維持パルス電圧Vpの立ち上がりが維持電極Xの電位VXの上昇に相当するとき、制御部30はその立ち下がり時点で一旦、第一のローサイドスイッチ素子Q2と第二のハイサイドスイッチ素子Q3とをオフさせる(図3に示される時刻T5参照)。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させる。それに伴い、維持電極Xの電位VXが速やかに降下し、かつ走査電極Yの電位VYが速やかに上昇する(図3に示される区間V参照)。すなわち、放電維持パルス電圧Vpが降下する。
放電維持パルス電圧Vpが負のピーク値−Vsに達するとき、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオンさせる(図3に示される時刻T6参照)。そのとき、インダクタLを流れる電流ILが第一のハイサイドスイッチ素子Q1を通して電源端子1Tへの回生電流として流れる。更に、インダクタLを流れる電流ILが零まで減衰する直前、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオフさせる。それにより、インダクタLに残るエネルギーが全て、DC−DCコンバータ1に回生される。
放電維持期間直後の回生期間、すなわち走査電極Yの電位VYが高く維持される期間(図3に示される区間VI)は好ましくは、次の初期化期間での初期化パルス電圧の一部として利用される。
こうして、放電維持期間終了時での効率が向上する。
At the end of the discharge sustain period, for example, when the last rise of the sustain pulse voltage Vp corresponds to the rise of the potential VX of the sustain electrode X as shown in FIG. One low-side switch element Q2 and the second high-side switch element Q3 are turned off (see time T5 shown in FIG. 3). At that time, resonance occurs between the inductor L and the panel capacitance Cp.
At the start of the resonance, the current IL flowing through the inductor L quickly discharges the panel capacitance Cp. Along with this, the potential VX of the sustain electrode X quickly decreases, and the potential VY of the scan electrode Y rapidly increases (see section V shown in FIG. 3). That is, the sustaining voltage pulse Vp drops.
When the sustaining voltage pulse Vp reaches the negative peak value −Vs, the control unit 30 turns on the first high-side switch element Q1 and the second low-side switch element Q4 (see time T6 shown in FIG. 3). . At that time, the current IL flowing through the inductor L flows as a regenerative current to the power supply terminal 1T through the first high-side switch element Q1. Further, immediately before the current IL flowing through the inductor L is attenuated to zero, the control unit 30 turns off the first high-side switch element Q1 and the second low-side switch element Q4. Thereby, all the energy remaining in the inductor L is regenerated in the DC-DC converter 1.
The regeneration period immediately after the discharge sustain period, that is, the period during which the potential VY of the scan electrode Y is maintained high (section VI shown in FIG. 3) is preferably used as part of the initialization pulse voltage in the next initialization period. Is done.
Thus, the efficiency at the end of the discharge sustain period is improved.

制御部30は上記とは別に、放電維持期間の終了時、すなわち、図3に示される区間VとVIとで、第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とを共にオフ状態に維持しても良い。そのオフ期間では放電電流が遮断されるので、PDP20の放電セルは新たな壁電荷を蓄積できない。従って、次の初期化期間への移行がスムーズである。特に好ましくは、そのオフ期間での電圧変化が次の初期化期間での初期化パルス電圧の一部として利用される。   Apart from the above, the control unit 30 turns off both the first high-side switch element Q1 and the second low-side switch element Q4 at the end of the discharge sustain period, that is, in the sections V and VI shown in FIG. The state may be maintained. Since the discharge current is cut off during the off period, the discharge cell of the PDP 20 cannot accumulate new wall charges. Therefore, the transition to the next initialization period is smooth. Particularly preferably, the voltage change in the off period is used as a part of the initialization pulse voltage in the next initialization period.

本発明の実施形態によるPDP駆動装置10では従来の駆動装置とは異なり、インダクタLを流れる電流ILが放電維持期間全体を通して遮断されない。しかし、インダクタLはパネル容量Cpと並列に接続されるので、上記の共振期間II/IVが放電維持パルス電圧Vpの立ち上がり期間/立ち下がり期間に限られる。従って、上記の共振がPDP20の画像に対し悪影響を及ぼさない。更に、PDP20の発光時には上記の共振に伴うリンギングが考慮されなくても良いので、PDP駆動装置10の回路素子の耐圧が低くても良い。   In the PDP driving apparatus 10 according to the embodiment of the present invention, unlike the conventional driving apparatus, the current IL flowing through the inductor L is not cut off throughout the discharge sustaining period. However, since the inductor L is connected in parallel with the panel capacitance Cp, the resonance period II / IV is limited to the rising / falling period of the sustaining voltage pulse Vp. Therefore, the above resonance does not adversely affect the image of the PDP 20. Furthermore, since the ringing associated with the resonance does not have to be taken into account when the PDP 20 emits light, the withstand voltage of the circuit elements of the PDP driving device 10 may be low.

その上、インダクタLには電流ILがパネル容量Cpとの共振期間(図3に示される区間II、IV)以外でも流れ続ける(図3に示される区間I、III参照)。特に、インダクタLとパネル容量Cpとの共振の開始時点では、インダクタLを流れる電流ILが比較的大きい(図3に示される時刻T1、T3参照)。従って、共振によるパネル容量Cpの充放電が速いので、放電維持パルス電圧Vpの立ち上がり/立ち下がりが速い。すなわち、放電維持パルス電圧Vpの立ち上がり期間/立ち下がり期間が短縮される。その結果、放電維持期間が短縮されるので、一フィールド当たりのサブフィールドが容易に増える。
こうして、本発明の実施形態によるPDP駆動装置10は、PDP20の階調の更なる精細化、すなわち更なる高画質化を容易に実現させる。
In addition, the current IL continues to flow through the inductor L during periods other than the resonance period (sections II and IV shown in FIG. 3) with the panel capacitance Cp (see sections I and III shown in FIG. 3). In particular, at the start of resonance between the inductor L and the panel capacitance Cp, the current IL flowing through the inductor L is relatively large (see times T1 and T3 shown in FIG. 3). Accordingly, the charging / discharging of the panel capacitance Cp due to resonance is fast, and the rising / falling of the sustaining voltage pulse Vp is fast. That is, the rising / falling period of the sustaining voltage pulse Vp is shortened. As a result, since the discharge sustain period is shortened, the number of subfields per field is easily increased.
Thus, the PDP driving apparatus 10 according to the embodiment of the present invention easily realizes further refinement of the gradation of the PDP 20, that is, further improvement of the image quality.

本発明の実施形態によるPDP駆動装置10では更に、インダクタLを流れる電流ILがスイッチ素子により制御されなくても良い。それにより、上記のPDP駆動装置10は部品点数が少なくかつ実装面積が小さい。   In the PDP driving apparatus 10 according to the embodiment of the present invention, the current IL flowing through the inductor L may not be controlled by the switch element. Thereby, the PDP driving device 10 described above has a small number of components and a small mounting area.

本発明の実施形態による放電維持パルス発生部5は図2に示される通り、フルブリッジ型インバータを含む。放電維持パルス発生部はその他に、ハーフブリッジ型インバータ、例えば第二のハイサイドスイッチ素子Q3と第二のローサイドスイッチ素子Q4とをそれぞれコンデンサに置き換えたもの、を含んでも良い。   The sustaining pulse generator 5 according to the embodiment of the present invention includes a full-bridge inverter as shown in FIG. In addition, the discharge sustaining pulse generation unit may include a half-bridge inverter, for example, one obtained by replacing the second high-side switch element Q3 and the second low-side switch element Q4 with capacitors.

本発明は例えばPDPのような容量性負荷の駆動装置に関し、上記の通り、パルス電圧が繰り返し発生する間、容量性負荷と並列に接続されるインダクタの通電を継続する。このように、本発明は明らかに、産業上の利用が可能である。   The present invention relates to a drive device for a capacitive load such as a PDP, for example. As described above, while a pulse voltage is repeatedly generated, energization of an inductor connected in parallel with the capacitive load is continued. Thus, the present invention is clearly industrially applicable.

本発明の実施形態によるプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the plasma display by embodiment of this invention. 本発明の実施形態によるPDP駆動装置について、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びPDP20の等価回路図である。FIG. 4 is an equivalent circuit diagram of the sustain electrode driving unit 2, the scan electrode driving unit 3, and the PDP 20 in the sustain period for the PDP driving device according to the embodiment of the present invention. 本発明の実施形態によるPDP駆動装置について、放電維持期間での、PDP20の維持電極Xと走査電極Yとのそれぞれの電位VXとVY、放電維持パルス電圧Vp、及びインダクタLを流れる電流ILを示す波形図である。The PDP driving device according to the embodiment of the present invention shows the potentials VX and VY of the sustain electrode X and the scan electrode Y of the PDP 20, the discharge sustain pulse voltage Vp, and the current IL flowing through the inductor L during the discharge sustain period. It is a waveform diagram. 従来のプラズマディスプレイの構成を示すブロック図である。It is a block diagram which shows the structure of the conventional plasma display. 二つの相似な電力回収部6Aと6Bとを有する従来のPDP駆動装置について、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びPDP20の等価回路図である。FIG. 6 is an equivalent circuit diagram of sustain electrode driver 2, scan electrode driver 3, and PDP 20 in a discharge sustain period for a conventional PDP driver having two similar power recovery units 6A and 6B. 図5とは異なる電力回収部6Cを有する従来のPDP駆動装置について、放電維持期間での、維持電極駆動部2、走査電極駆動部3、及びPDP20の等価回路図である。FIG. 6 is an equivalent circuit diagram of sustain electrode driver 2, scan electrode driver 3, and PDP 20 in a discharge sustain period for a conventional PDP driver having a power recovery unit 6C different from FIG.

符号の説明Explanation of symbols

1T 電源端子
2 維持電極駆動部
Q1 第一のハイサイドスイッチ素子
Q2 第一のローサイドスイッチ素子
3 走査電極駆動部
Q3 第二のハイサイドスイッチ素子
Q4 第二のローサイドスイッチ素子
5 放電維持パルス発生部
L インダクタ
20 PDP
Cp PDP20のパネル容量
X PDP20の維持電極
Y PDP20の走査電極
1T power terminal
2 Sustain electrode drive
Q1 First high-side switch element
Q2 First low-side switch element
3 Scan electrode driver
Q3 Second high-side switch element
Q4 Second low-side switch element
5 Discharge sustain pulse generator
L inductor
20 PDP
Panel capacity of Cp PDP20
X PDP20 sustain electrode
Y PDP20 scan electrode

Claims (10)

容量性負荷に対し所定のパルス電圧を印加するための装置であり;
スイッチ素子を含み、前記スイッチ素子のスイッチングにより所定の直流電圧を前記パルス電圧へ変換するためのパルス発生部;及び、
前記容量性負荷と並列に接続され、前記パルス電圧を印加され、かつ通電状態を持続するインダクタ;
を有する、容量性負荷駆動装置。
A device for applying a predetermined pulse voltage to a capacitive load;
A pulse generation unit including a switch element for converting a predetermined DC voltage into the pulse voltage by switching of the switch element; and
An inductor connected in parallel with the capacitive load, to which the pulse voltage is applied, and to maintain an energized state;
A capacitive load driving device.
前記インダクタが前記パルス電圧の立ち上がり期間と立ち下がり期間とに前記容量性負荷と共振する、請求項1記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 1, wherein the inductor resonates with the capacitive load during a rising period and a falling period of the pulse voltage. 前記パルス発生部が前記スイッチ素子のスイッチングにより、前記インダクタから前記直流電圧の供給源に電力を回生する、請求項1記載の容量性負荷駆動装置。   The capacitive load driving device according to claim 1, wherein the pulse generator regenerates electric power from the inductor to the DC voltage supply source by switching of the switch element. 前記パルス発生部が前記スイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とが直列に接続され、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点が前記容量性負荷と前記インダクタとに接続される、請求項1記載の容量性負荷駆動装置。   The pulse generation unit includes a high-side switch element and a low-side switch element as the switch elements, the high-side switch element and the low-side switch element are connected in series, and the high-side switch element and the low-side switch element The capacitive load driving device according to claim 1, wherein a connection point is connected to the capacitive load and the inductor. 前記パルス電圧の印加終了時、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とのいずれかがオンし、前記インダクタから前記直流電圧の供給源に回生電流を通す、請求項4記載の容量性負荷駆動装置。   5. The capacitive load drive according to claim 4, wherein at the end of application of the pulse voltage, either the high-side switch element or the low-side switch element is turned on, and a regenerative current is passed from the inductor to the DC voltage supply source. apparatus. 外部電源からの交流電圧を所定の直流電圧へ変換するための整流部;
前記直流電圧を所定のパルス電圧へ変換するためのプラズマディスプレイパネル(PDP)駆動装置;及び、
内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対し印加するための複数の電極と、を含むPDP;
を有するプラズマディスプレイであり、
前記PDP駆動装置が、
スイッチ素子を含み、前記スイッチ素子のスイッチングにより前記直流電圧を前記パルス電圧へ変換するためのパルス発生部;及び、
前記電極間の容量と並列に接続され、前記パルス電圧を印加され、かつ通電状態を持続するインダクタ;
を有する、プラズマディスプレイ。
A rectifying unit for converting an AC voltage from an external power source into a predetermined DC voltage;
A plasma display panel (PDP) driving device for converting the DC voltage into a predetermined pulse voltage; and
A PDP comprising: a discharge cell that emits light by discharge of gas enclosed therein; and a plurality of electrodes for applying the pulse voltage to the discharge cell;
A plasma display having
The PDP driving device is
A pulse generator for converting the DC voltage into the pulse voltage by switching the switch element; and
An inductor connected in parallel with the capacitance between the electrodes, to which the pulse voltage is applied, and to maintain an energized state;
A plasma display.
前記インダクタが前記パルス電圧の立ち上がり期間と立ち下がり期間とに前記電極間の容量と共振する、請求項6記載のプラズマディスプレイ。   The plasma display according to claim 6, wherein the inductor resonates with the capacitance between the electrodes during a rising period and a falling period of the pulse voltage. 前記パルス発生部が前記スイッチ素子のスイッチングにより、前記インダクタから前記整流部に電力を回生する、請求項6記載のプラズマディスプレイ。   The plasma display according to claim 6, wherein the pulse generator regenerates power from the inductor to the rectifier by switching of the switch element. 前記パルス発生部が前記スイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とが直列に接続され、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点が前記電極と前記インダクタとに接続される、請求項6記載のプラズマディスプレイ。   The pulse generation unit includes a high-side switch element and a low-side switch element as the switch elements, the high-side switch element and the low-side switch element are connected in series, and the high-side switch element and the low-side switch element The plasma display according to claim 6, wherein a connection point is connected to the electrode and the inductor. 前記パルス電圧の印加終了時、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とのいずれかがオンし、前記インダクタから前記整流部に回生電流を通す、請求項9記載のプラズマディスプレイ。   10. The plasma display according to claim 9, wherein at the end of application of the pulse voltage, one of the high-side switch element and the low-side switch element is turned on, and a regenerative current is passed from the inductor to the rectifying unit.
JP2004159317A 2004-05-28 2004-05-28 Capacitive load driving devicea and plasma display mounted with the same Pending JP2005338582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159317A JP2005338582A (en) 2004-05-28 2004-05-28 Capacitive load driving devicea and plasma display mounted with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004159317A JP2005338582A (en) 2004-05-28 2004-05-28 Capacitive load driving devicea and plasma display mounted with the same

Publications (1)

Publication Number Publication Date
JP2005338582A true JP2005338582A (en) 2005-12-08

Family

ID=35492227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159317A Pending JP2005338582A (en) 2004-05-28 2004-05-28 Capacitive load driving devicea and plasma display mounted with the same

Country Status (1)

Country Link
JP (1) JP2005338582A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323065A (en) * 2006-06-02 2007-12-13 Samsung Sdi Co Ltd Plasma display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323065A (en) * 2006-06-02 2007-12-13 Samsung Sdi Co Ltd Plasma display

Similar Documents

Publication Publication Date Title
US7852289B2 (en) Plasma display panel driving circuit and plasma display apparatus
US20060038750A1 (en) Driving apparatus of plasma display panel and plasma display
US20070188416A1 (en) Apparatus for driving plasma display panel and plasma display
US20050088376A1 (en) Capacitive load driver and plasma display
JP2004021261A (en) Driving device for plasma display panel and method for the same
JP5110773B2 (en) Plasma display panel drive device
JP4338766B2 (en) Plasma display panel drive circuit
JP2007010702A (en) Plasma display device
JP2005196131A (en) Capacitive load driver and plasma display carrying same
JP2003015595A (en) Drive circuit for pdp display device
US20050190125A1 (en) Capacitive load driver and plasma display
JP2005338582A (en) Capacitive load driving devicea and plasma display mounted with the same
JP5045665B2 (en) Plasma display panel driving method and plasma display device
JP2005221656A (en) Capacitive load driving device and plasma display mounting the same
JP2006010750A (en) Capacitive load drive unit, and plasma display mounted therewith
JP2005275377A (en) Capacitive load driver and plasma display mounting the same
JP2004045704A (en) Method and device for driving plasma display device
JP4857620B2 (en) Plasma display device
JP2005301103A (en) Plasma display panel drive device and plasma display
JP2006208586A (en) Capacitive load drive apparatus and plasma display mounted with the same
JPWO2007094293A1 (en) Plasma display panel driving method and plasma display device
JP2005208514A (en) Capacitive load drive device and plasma display mounting same
JP2005077981A (en) Driving device for plasma display panel
JPWO2007094292A1 (en) Plasma display apparatus and driving method of plasma display panel
JP2008309826A (en) Driving method of plasma display panel, and plasma display device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129