JP2005191290A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2005191290A
JP2005191290A JP2003430934A JP2003430934A JP2005191290A JP 2005191290 A JP2005191290 A JP 2005191290A JP 2003430934 A JP2003430934 A JP 2003430934A JP 2003430934 A JP2003430934 A JP 2003430934A JP 2005191290 A JP2005191290 A JP 2005191290A
Authority
JP
Japan
Prior art keywords
film
metal
porous
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003430934A
Other languages
Japanese (ja)
Inventor
Nobuyuki Otsuka
信幸 大塚
Akira Furuya
晃 古谷
Hiroshi Okamura
浩志 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003430934A priority Critical patent/JP2005191290A/en
Publication of JP2005191290A publication Critical patent/JP2005191290A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To form a thin film having improved properties by suppressing an increase in dielectric constant and a decrease in diffusion prevention function on a porous insulating film. <P>SOLUTION: In a film-formation method for forming a film made of metal or a metal compound on a porous insulating film having a void formed in a substrate, first a thin film in a state of a particle that is at least larger than the void is formed on the porous insulating film. Then, a first material containing at least one raw material in raw materials included in the metal or the metal compound is supplied into a treatment chamber. The first material in the treatment chamber is purged and allowed to react with a first material, and a second material for composing the metal or the metal compound of the film to be formed is supplied, and the second material in the treatment chamber is purged again. A thin film of a desired film thickness is formed by repeating a cycle composed of the supply of the first material, the supply of the second purged material, and purging. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、半導体装置の製造方法に関する。更に、具体的には、絶縁膜として、多孔質の絶縁膜を用いる半導体装置の製造方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for manufacturing a semiconductor device using a porous insulating film as the insulating film.

近年、半導体装置の高集積化、微細化に伴い、特に、ＲＣ遅延の低減が必要となっている。このため、配線材料としては抵抗率の低い材料、また、絶縁膜材料としては誘電率の低い低誘電率（Low-k）絶縁膜を用いることが考えられている。   In recent years, with high integration and miniaturization of semiconductor devices, it is particularly necessary to reduce RC delay. For this reason, it is considered to use a material having a low resistivity as the wiring material and a low dielectric constant (Low-k) insulating film having a low dielectric constant as the insulating film material.

低誘電率（Low-k）絶縁膜としては、比誘電率ｋ＜３．０の絶縁膜の研究が進められている。このような低誘電率絶縁膜には、例えば、Poly-siloxane、ＨＳＱ（hydrogen-silsesquioxane）、Poly-methyl-siloxane、ＭＳＱ（methyl silsesquioxane）などがある。なかでも、近年、加熱処理や加工処理における耐性の強いPoly-methyl-siloxane、ＭＳＱ等が広く用いられている。   As a low dielectric constant (Low-k) insulating film, an insulating film having a relative dielectric constant k <3.0 is being researched. Examples of such a low dielectric constant insulating film include poly-siloxane, HSQ (hydrogen-silsesquioxane), poly-methyl-siloxane, and MSQ (methyl silsesquioxane). Among them, in recent years, poly-methyl-siloxane, MSQ, and the like, which are highly resistant to heat treatment and processing, are widely used.

また、比誘電率＜２．５程度の、多孔質絶縁膜（ポーラス絶縁膜）を用いることも検討されている。多孔質絶縁膜（ポーラス絶縁膜）とは、上述のような、低誘電率膜中に数Å〜数十Å程度の空孔を有するものである。   In addition, the use of a porous insulating film (porous insulating film) having a relative dielectric constant <2.5 is also under study. The porous insulating film (porous insulating film) is a film having pores of about several to several tens of thousands in the low dielectric constant film as described above.

一方、抵抗率の低い配線材料としては、現在、ＣｕあるいはＣｕ合金の適用が研究されている。Ｃｕは、従来、配線材料として用いられてきたＡｌに比して、比抵抗が３５％ほど低く、また、エレクトロマイグレーション耐性も高いことから、高集積化する半導体装置において、信頼性の高い配線材料として期待されている。   On the other hand, application of Cu or Cu alloy is currently being studied as a wiring material having a low resistivity. Cu has a specific resistance of about 35% lower than Al conventionally used as a wiring material and also has a high electromigration resistance. Therefore, a highly reliable wiring material in a highly integrated semiconductor device. As expected.

また、Ｃｕを配線として用いる場合、Ｃｕが絶縁膜中に拡散するのを防止するため、絶縁膜と、Ｃｕとの間にバリアメタル膜を形成する場合が多い。このバリアメタル膜は、一般に、Ｃｕに比べて、高抵抗である。したがって、配線の抵抗を下げるため、バリアメタル膜の形成においては、薄膜化が必須となる。   When Cu is used as the wiring, a barrier metal film is often formed between the insulating film and Cu in order to prevent Cu from diffusing into the insulating film. This barrier metal film generally has a higher resistance than Cu. Therefore, in order to reduce the wiring resistance, it is essential to reduce the thickness of the barrier metal film.

極薄のバリアメタル膜を形成する方法として、ＡＬＤ（Atomic Layer Deposition）法を用いることが考えられる。この方法は、処理室内を元の状態にリセットしながら、交互に原料ガスを供給し、１原子層ごとに成膜を行う方法である。   As a method for forming an extremely thin barrier metal film, it is conceivable to use an ALD (Atomic Layer Deposition) method. This method is a method of performing film formation for each atomic layer by alternately supplying source gases while resetting the inside of the processing chamber to the original state.

図９は、従来のＡＬＤ法を用いて、ＴａＮ膜を形成する過程の状態を説明するための断面模式図である。
図９を参照して、具体的に、ポーラスＭＳＱ１０２に、バリアメタル膜として、ＴａＮを形成する場合について説明する。なお、ポーラスＭＳＱ１０２は、多孔質絶縁膜であり、空孔１０４を有する。 FIG. 9 is a schematic cross-sectional view for explaining the state of the process of forming the TaN film using the conventional ALD method.
With reference to FIG. 9, the case where TaN is specifically formed in the porous MSQ 102 as a barrier metal film will be described. The porous MSQ 102 is a porous insulating film and has pores 104.

まず、成膜装置内に、ＴａＣｌ５を供給して、図９に示すように、絶縁膜上に、Ｔａ-Ｒ膜１０４を吸着させる。ここで、Ｒは、Ｃｌｘである（ｘ:１〜５）。その後、Ａｒにより、装置内をパージした後、ＮＨ３を供給する。これにより、Ｔａ-Ｒ膜１０４のＴａとＮＨ３のＮとが反応し、絶縁膜上に、ＴａＮが形成される。再び、装置内をＡｒによりパージした後、ＴａＣｌ５の供給行う。このように、ＴａＣｌ５の供給、パージ、ＮＨ３の供給、パージの４工程を１サイクルとして繰り返すことにより、必要な膜厚のＴａＮ膜を形成することができる（例えば、特許文献１参照）。 First, TaCl 5 is supplied into the film forming apparatus, and the Ta—R film 104 is adsorbed on the insulating film as shown in FIG. Here, R is Cl x (x: 1 to 5). Thereafter, the inside of the apparatus is purged with Ar, and then NH 3 is supplied. As a result, Ta in the Ta—R film 104 reacts with N in NH 3 to form TaN on the insulating film. After the inside of the apparatus is again purged with Ar, TaCl 5 is supplied. In this way, a TaN film having a required film thickness can be formed by repeating the four steps of TaCl 5 supply, purge, NH 3 supply, and purge as one cycle (see, for example, Patent Document 1).

特開２００３−２２６９７０号公報JP 2003-226970 A

しかし、ＡＬＤ法における初期段階での材料供給の際には、絶縁膜上で、原子層レベルでの成膜が行われる。即ち、原料として供給するガスは、分子状態の原料ガスであり、成膜中、成膜室内に、空孔より小さな粒子が存在する場合がある。したがって、絶縁膜として、ポーラスＭＳＱのような多孔質絶縁膜を用いる場合には、例えば、図９に示すように、空孔１０４内に、Ｔａが拡散して侵入する等、原料ガス又は原料ガスの分解物質であるメタルの拡散が起こり、空孔内に侵入する可能性がある。   However, when the material is supplied at the initial stage in the ALD method, film formation at the atomic layer level is performed on the insulating film. That is, the gas supplied as the raw material is a molecular state raw material gas, and particles smaller than the voids may exist in the film formation chamber during film formation. Therefore, when a porous insulating film such as a porous MSQ is used as the insulating film, for example, as shown in FIG. There is a possibility that the metal, which is a decomposition substance, diffuses and enters into the pores.

このように、原料ガス又はメタルが絶縁膜中に侵入すると、絶縁膜の比誘電率が高くなってしまう。また、ＡＬＤ法により成膜された薄膜は、バリアメタルとしての性能を充分に確保することができず、問題である。   In this way, when the source gas or metal enters the insulating film, the dielectric constant of the insulating film increases. In addition, a thin film formed by the ALD method is problematic because it cannot sufficiently ensure the performance as a barrier metal.

従って、この発明は、上述のような問題を解決し、多孔質絶縁膜を用いる場合にも、多孔質絶縁膜中へのメタル等の侵入を抑えることができるよう改良した半導体装置の製造方法を提供するものである。   Accordingly, the present invention provides a method for manufacturing a semiconductor device that solves the above-described problems and that can suppress the intrusion of metal or the like into the porous insulating film even when the porous insulating film is used. It is to provide.

この発明の半導体装置の製造方法は、基板上に形成された空孔を有する多孔質絶縁膜に、金属又は金属の化合物からなる膜を形成する成膜方法において、
前記多孔質絶縁膜上に、前記空孔よりも少なくとも大きな粒子の状態の第１膜を形成する第１膜形成工程と、
前記第１膜上に、前記金属又は金属化合物からなる第２膜を形成する第２膜形成工程とを備え、
前記第２膜形成工程は、
処理室内に、前記金属又は前記金属の化合物に含まれる原料のうち、少なくとも１の原料を含む第１の材料を供給する第１材料供給工程と、
前記処理室内の前記第１の材料をパージする第１パージ工程と、
前記処理室内に、前記第１の材料と反応して、前記第２膜を構成する前記金属又は金属の化合物を形成する第２の材料を供給する第２材料供給工程と、
前記処理室内の前記第２の材料をパージする第２パージ工程と、
を備えるものである。 According to a method of manufacturing a semiconductor device of the present invention, in a film forming method for forming a film made of a metal or a metal compound on a porous insulating film having pores formed on a substrate,
A first film forming step of forming a first film in a state of particles at least larger than the pores on the porous insulating film;
A second film forming step of forming a second film made of the metal or metal compound on the first film,
The second film forming step includes
A first material supply step of supplying a first material containing at least one of the raw materials contained in the metal or the metal compound into the processing chamber;
A first purge step of purging the first material in the processing chamber;
A second material supply step of supplying a second material that reacts with the first material and forms the metal or metal compound constituting the second film into the processing chamber;
A second purge step of purging the second material in the processing chamber;
Is provided.

また、この発明の半導体装置は、基板上に形成された空孔を有する絶縁膜と、
金属又は金属の化合物からなる膜を有する半導体装置において、
前記金属又は金属化合物からなる膜は、前記空孔のサイズ又は前記空孔の連結部分のサイズより大きな分子又はクラスターからなる膜であるものである。 Further, the semiconductor device of the present invention includes an insulating film having holes formed on the substrate,
In a semiconductor device having a film made of a metal or a metal compound,
The film made of the metal or metal compound is a film made of molecules or clusters larger than the size of the pores or the size of the connecting portion of the pores.

この発明においては、多孔質絶縁膜上に、金属又は金属化合物からなる膜を形成する際に、まず、多孔質絶縁膜の空孔よりも大きな粒子を供給して第１膜を形成する。従って、その後の第２膜成膜過程において、空孔よりも小さな粒子を含む原料ガスが供給された場合にも、この原料ガス中の粒子や粒子から分解したメタル等が、空孔内に侵入するのを抑えることができる。   In the present invention, when a film made of a metal or a metal compound is formed on the porous insulating film, first, particles larger than the pores of the porous insulating film are supplied to form the first film. Therefore, in the subsequent film formation process of the second film, even when a source gas containing particles smaller than the vacancies is supplied, the particles in the source gas and the metal decomposed from the particles enter the vacancies. Can be suppressed.

以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof is simplified or omitted.

実施の形態１．
図１は、この発明の実施の形態１における成膜方法を説明するためのフロー図であり、図２は、この発明の実施の形態１における成膜の際に導入するガスの導入状況について説明するための図である。また、図３〜図５は、この発明の実施の形態１における成膜過程における状態を説明するための断面模式図である。
以下、図１〜５を参照して、この発明の実施の形態１における成膜方法について説明する。 Embodiment 1 FIG.
FIG. 1 is a flowchart for explaining a film forming method according to the first embodiment of the present invention, and FIG. 2 explains a state of introduction of a gas introduced during film formation according to the first embodiment of the present invention. It is a figure for doing. 3 to 5 are schematic cross-sectional views for explaining states in the film forming process according to the first embodiment of the present invention.
Hereinafter, a film forming method according to Embodiment 1 of the present invention will be described with reference to FIGS.

実施の形態１においては、ポーラスＭＳＱ２上に薄膜を形成する。ここで、ポーラスＭＳＱ２には、ＭＳＱ内に、数Å〜数十Å程度の空孔４を有する、比誘電率が約２.３程度の薄膜である。また、ポーラスＭＳＱ２は、必要に応じて、トランジスタや下層配線等が形成された基板（図示せず）上に形成されている。   In the first embodiment, a thin film is formed on porous MSQ2. Here, the porous MSQ2 is a thin film having a porosity of about several to several tens of millimeters in the MSQ and having a relative dielectric constant of about 2.3. The porous MSQ2 is formed on a substrate (not shown) on which a transistor, a lower layer wiring, and the like are formed as necessary.

このようなポーラスＭＳＱ２上に、まず、減圧ＣＶＤ（Chemical Vapor Deposition）装置を用いて、ＣＶＤ法により、ＴａＮ膜６を成膜する（ステップＳ２）。減圧ＣＶＤ装置によるＴａＮ膜４の成膜においては、成膜原料として、ＴａＣｌ５とＮＨ３とを用いる。図２に示すように、ＴａＣｌ５とＮＨ３とは、同時に減圧ＣＶＤ装置内に供給し、その供給時間は、約１０秒間とする。また、このときの成膜温度は、約３５０℃とする。ここで、ＴａＣｌ５とＮＨ３とは、減圧ＣＶＤ装置の気相内、特に、ポーラスＭＳＱ２表面近傍で、反応し、複数のＴａＮ分子が集合した粒子となり、ポーラスＭＳＱ２上に堆積する。これにより、図３に示すように、ポーラスＭＳＱ２上に、薄いＴａＮ膜６が形成される。ここで形成されたＴａＮ膜６の、ＴａＮは、ある程度結合した粒子の状態となっており、その各粒子の直径は、少なくとも、ポーラスＭＳＱ２に含まれる空孔４のうち、最大頻度分布の空孔４の直径よりも大きな状態となっている。 First, a TaN film 6 is formed on such a porous MSQ2 by a CVD method using a low pressure CVD (Chemical Vapor Deposition) apparatus (step S2). In the formation of the TaN film 4 by the low pressure CVD apparatus, TaCl 5 and NH 3 are used as film forming materials. As shown in FIG. 2, TaCl 5 and NH 3 are simultaneously supplied into the low pressure CVD apparatus, and the supply time is about 10 seconds. Further, the film forming temperature at this time is about 350 ° C. Here, TaCl 5 and NH 3 react in the vapor phase of the low-pressure CVD apparatus, particularly in the vicinity of the surface of the porous MSQ 2 to form particles in which a plurality of TaN molecules are aggregated, and are deposited on the porous MSQ 2. Thereby, as shown in FIG. 3, a thin TaN film 6 is formed on the porous MSQ2. In the TaN film 6 formed here, TaN is in a state of particles bonded to some extent, and the diameter of each particle is at least a hole having the maximum frequency distribution among the holes 4 included in the porous MSQ2. The diameter is larger than 4.

なお、図３において、ポーラスＭＳＱ２に示される空孔４は、ポーラスＭＳＱ２の空孔を、イメージ的に表したものであり、実際に、ポーラスＭＳＱ２に含まれる空孔は、上述したように、微細なものである。また、ＴａＮ膜６についても、薄い薄膜であるが、粒子のイメージを表すように円形に表している。しかし、実際には、ＴａＮ膜６は、ポーラスＭＳＱ２上に、平坦な膜として形成されている。   In FIG. 3, the holes 4 shown in the porous MSQ 2 are an image representation of the holes in the porous MSQ 2. Actually, the holes included in the porous MSQ 2 are fine as described above. It is a thing. The TaN film 6 is also a thin thin film, but is represented in a circle so as to represent an image of particles. However, actually, the TaN film 6 is formed as a flat film on the porous MSQ2.

次に、Ｈ２により、ＴａＮ膜６の形成に用いた減圧ＣＶＤ装置内をパージする（ステップＳ４）。また、減圧ＣＶＤ装置内は、約３５０℃の状態で保つ。その後、不活性ガスでパージされた減圧ＣＶＤ装置に、まず、形成するＴａＮ膜の前駆体を含む第１の原料として、ＴａＣｌ５を供給する（ステップＳ６）。供給時間は、約１秒間とする。これにより、ＴａＮ膜６上に、原子層レベルでの薄いＴａ-Ｒ膜８が形成される。なお、この実施の形態１においては、原料にＴａＣｌ５を用いているため、-Ｒは、Ｃｌｘであり、ｘは、１〜５の状態のいずれかの状態のものであると考えられる。 Next, the inside of the low-pressure CVD apparatus used for forming the TaN film 6 is purged with H 2 (step S4). Further, the inside of the low-pressure CVD apparatus is kept at about 350 ° C. Thereafter, TaCl 5 is first supplied as a first raw material containing a precursor of the TaN film to be formed to the low pressure CVD apparatus purged with an inert gas (step S6). The supply time is about 1 second. As a result, a thin Ta—R film 8 at the atomic layer level is formed on the TaN film 6. In Embodiment 1, since TaCl 5 is used as a raw material, —R is Cl x , and x is considered to be in any one of states 1 to 5.

次に、減圧ＣＶＤ装置内をＨ２によりパージする（ステップＳ８）。供給時間は、約１秒間とする。その後、パージされた減圧ＣＶＤ装置内に、ＮＨ３を供給する（ステップＳ１０）。供給時間は、約２秒間とする。ＮＨ３の供給により、Ｔａ-Ｒ膜８中のＴａとＮとが反応し、図５に示すように、ポーラスＭＳＱ２のＴａＮ膜６上に、原子層レベルの薄いＴａＮ膜１０が形成される。なお、-Ｒ（Ｃｌｘ）は、ＮＨ３のＨと反応し、アウトガスとして排出される。その後、装置内にＨ２を供給し、装置内をパージする（ステップＳ１２）。パージ時間は、約１秒とする。 Next, the inside of the low pressure CVD apparatus is purged with H 2 (step S8). The supply time is about 1 second. Thereafter, NH 3 is supplied into the purged low-pressure CVD apparatus (step S10). The supply time is about 2 seconds. By supplying NH 3 , Ta and N in the Ta—R film 8 react to form a thin TaN film 10 at the atomic layer level on the TaN film 6 of the porous MSQ 2 as shown in FIG. Note that —R (Cl x ) reacts with H in NH 3 and is discharged as outgas. Thereafter, H 2 is supplied into the apparatus, and the inside of the apparatus is purged (step S12). The purge time is about 1 second.

その後、上述のＡＬＤ法による成膜サイクル、即ち、ＴａＣｌ５の供給、Ｈ２によるパージ、ＮＨ３の供給、Ｈ２によるパージの４工程（ステップＳ６〜Ｓ１２）を繰り返し行い、全体で、このサイクルを３０サイクル繰り返す。これにより、ＴａＮ膜１０は、所望の膜厚に形成される。 Thereafter, the above-described film formation cycle by the ALD method, that is, four steps (steps S6 to S12) of supplying TaCl 5 , purging with H 2 , supplying NH 3 , and purging with H 2 are repeatedly performed. Is repeated 30 cycles. Thereby, the TaN film 10 is formed in a desired film thickness.

ＴＥＭ（透過電子顕微鏡）を用いて観察を行った結果、ポーラスＭＳＱ２上の、ＴａＮ膜６、１０は、全体で、2nmの膜厚に形成されていた。また、ポーラスＭＳＱ２内へのメタル等の拡散は観察されなかった。   As a result of observation using a TEM (transmission electron microscope), the TaN films 6 and 10 on the porous MSQ2 were formed to a total thickness of 2 nm. Further, no diffusion of metal or the like into the porous MSQ2 was observed.

ＴａＮ膜１０成膜後、必要に応じて、ＴａＮ膜１０上層に、金属膜や層間絶縁膜その他の膜を形成し、配線等を形成することにより、半導体装置が形成される。   After the TaN film 10 is formed, a semiconductor device is formed by forming a metal film, an interlayer insulating film and other films on the TaN film 10 as necessary, and forming wirings and the like.

以上説明したように、この実施の形態１においては、成膜の最初の段階において、ＣＶＤ法による成膜を行う。これにより、ポーラスＭＳＱ２上に、薄いＴａＮ膜６を成膜することができる。ここで、ＣＶＤ法による成膜の場合、成膜原料となるガス（例えば、実施の形態１では、ＴａＣｌ５とＮＨ３）を同時に供給する。このため、原料ガスは、気相中あるいは、ポーラスＭＳＱ２の表面付近で反応し、複数のＴａＮ分子が結合した粒子を構成した後、ポーラスＭＳＱ２上にＴａＮ膜６として堆積する。ここで、ＴａＮの粒子の直径は、ポーラスＭＳＱ２内の空孔４の直径より大きいものとなる。したがって、このＴａＮ膜６から、Ｔａやその化合物等がポーラスＭＳＱ２内に拡散することを抑えることができる。 As described above, in the first embodiment, film formation by the CVD method is performed in the first stage of film formation. Thereby, a thin TaN film 6 can be formed on the porous MSQ2. Here, in the case of film formation by a CVD method, gases (for example, TaCl 5 and NH 3 in Embodiment Mode 1) which are film formation raw materials are supplied simultaneously. For this reason, the source gas reacts in the gas phase or in the vicinity of the surface of the porous MSQ 2 to form particles in which a plurality of TaN molecules are bonded, and then is deposited as the TaN film 6 on the porous MSQ 2. Here, the diameter of the TaN particles is larger than the diameter of the holes 4 in the porous MSQ2. Therefore, it is possible to suppress the diffusion of Ta or a compound thereof from the TaN film 6 into the porous MSQ2.

そして、この実施の形態１においては、ＣＶＤ法により薄いＴａＮ膜６を形成した後、原子層レベルでの、ＡＬＤ法により成膜を開始する。ここで供給される原料ガスＴａＣｌ５等は、分子状態の原料ガスであり、独立して装置内に存在し、また分解しやすい状態にある。即ち、ＡＬＤ法において供給する原料ガスの各粒子や分子は、ポーラスＭＳＱ２の空孔４より大きいことが考えられる。しかし、予めポーラスＭＳＱ２上には、ＴａＮ膜６が形成されているため、Ｔａやその化合物等の小さな粒子が存在しても、ポーラスＭＳＱ２の空孔４内への侵入は抑えることができる。 In the first embodiment, after the thin TaN film 6 is formed by the CVD method, the film formation is started by the ALD method at the atomic layer level. The source gas TaCl 5 or the like supplied here is a source gas in a molecular state, exists independently in the apparatus, and is easily decomposed. That is, it is considered that each particle or molecule of the source gas supplied in the ALD method is larger than the pore 4 of the porous MSQ2. However, since the TaN film 6 is formed on the porous MSQ 2 in advance, the penetration of the porous MSQ 2 into the holes 4 can be suppressed even if small particles such as Ta and its compounds are present.

したがって、ポーラスＭＳＱ２の誘電率を低く保ちつつ、ＴａＮ膜６、１０においては、バリアメタルとしての拡散防止効果等を確保することができる。したがって、この実施の形態１によれば、良好なデバイス特性の半導体装置を得ることができる。   Therefore, the TaN films 6 and 10 can ensure a diffusion preventing effect as a barrier metal while keeping the dielectric constant of the porous MSQ2 low. Therefore, according to the first embodiment, a semiconductor device having good device characteristics can be obtained.

また、実施の形態１においては、温度約３００℃で１０秒間、ＣＶＤ法による成膜を行った後、すぐに、ＡＬＤ法による成膜に切り替えている。従って、形成する薄膜は、ＡＬＤ法で成膜した薄膜と、同程度に近いくらいの高品質に保つことができる。   In the first embodiment, after the film formation by the CVD method is performed at a temperature of about 300 ° C. for 10 seconds, the film formation is immediately switched to the film formation by the ALD method. Therefore, the thin film to be formed can be kept at a high quality as close as the thin film formed by the ALD method.

なお、この実施の形態１においては、ポーラスＭＳＱ２の平坦な表面に、ＴａＮ膜６、１０を形成する場合について図示して説明した。しかし、この発明はこれに限るものではない。例えば、開口を有するポーラスＭＳＱの開口内壁面を含めて全面に、ＴａＮ膜等を形成するものであってもよい。また、更に具体的に例えば、この発明は、開口を有するポーラスＭＳＱの開口内壁にＴａＮ膜を形成し、これをバリアメタル膜とし、更に、Ｃｕを埋め込んで配線を形成する場合等に効果的に適用することができる。   In the first embodiment, the case where the TaN films 6 and 10 are formed on the flat surface of the porous MSQ 2 has been illustrated and described. However, the present invention is not limited to this. For example, a TaN film or the like may be formed on the entire surface including the inner wall surface of the porous MSQ having an opening. More specifically, for example, the present invention is effective when a TaN film is formed on the inner wall of an opening of a porous MSQ having an opening, which is used as a barrier metal film, and further, Cu is embedded to form a wiring. Can be applied.

また、誘電率の低い絶縁膜として、ポーラスＭＳＱ２を用いる場合について説明した。しかし、この発明はこれに限るものではなく、他の多孔質低誘電率絶縁膜等を用いるものであってもよい。また、この発明は、多孔質絶縁膜を用いる場合に、最も効果的なものではあるが、他の絶縁膜に適用したものであってもよい。   Further, the case where the porous MSQ2 is used as the insulating film having a low dielectric constant has been described. However, the present invention is not limited to this, and other porous low dielectric constant insulating films or the like may be used. The present invention is most effective when a porous insulating film is used, but may be applied to other insulating films.

また、この実施の形態１においては、ポーラスＭＳＱ２に、ＴａＮ膜６、１０を形成する場合について説明した。しかし、この発明はこれに限るものではなく、例えば、ＴｉＮ膜等、他の膜を形成するものであっても良い。また、ＴａＮ膜１層に限るものではなく、例えば、ＣＶＤ法を用いた成膜の場合には、ＴａＳｉＮ膜等他の膜を形成し、その後、ＡＬＤ法により、ＴａＮ膜を成膜するなど、異なる２層膜を形成するものであってもよい。また、このときの原料ガスは、適宜選択すればよい。   In the first embodiment, the case where the TaN films 6 and 10 are formed on the porous MSQ2 has been described. However, the present invention is not limited to this. For example, another film such as a TiN film may be formed. Further, the film is not limited to a single TaN film. For example, in the case of film formation using a CVD method, another film such as a TaSiN film is formed, and then a TaN film is formed by an ALD method. Different two-layer films may be formed. Further, the source gas at this time may be appropriately selected.

また、実施の形態１においては、パージガスとして、Ｈ２を用いたが、必ずしもＨ２ガスに限らず、Ａｒ又はＮ２等、他の不活性ガスを用いてもよい。これらは、用いる原料ガス等を考慮して、適宜選択すればよい。 In the first embodiment, H 2 is used as the purge gas, but it is not necessarily limited to H 2 gas, and other inert gas such as Ar or N 2 may be used. These may be appropriately selected in consideration of the raw material gas to be used.

また、実施の形態１においては、ＴａＮ膜６の形成の際、ＣＶＤ法により形成する場合について説明した。しかし、この発明においてはこれに限るものではない。ここでは、ポーラスＭＳＱ２に直接接する第１層目の膜を成膜する場合には、少なくともポーラスＭＳＱ２表面に付着する前、気相中又はポーラスＭＳＱ２の表面近傍で、第１層目の成膜材料をポーラスＭＳＱ２の有する空孔４よりも大きく結合した粒子の状態にして、堆積できるものであればよい。従って、例えば、ＣＶＤ法に代えて、ＰＶＤ（Physical Vapor Deposition）法を用いる等、第１層目の薄膜形成において、他の成膜方法を用いてもよい。   In the first embodiment, the case where the TaN film 6 is formed by the CVD method has been described. However, the present invention is not limited to this. Here, when forming the first layer film that is in direct contact with the porous MSQ2, at least before being attached to the surface of the porous MSQ2, in the gas phase or in the vicinity of the surface of the porous MSQ2, the first layer film forming material is used. Any material can be used as long as it can be deposited in the state of particles that are larger than the pores 4 of the porous MSQ2. Therefore, for example, instead of the CVD method, other film forming methods may be used in forming the first layer thin film, such as using a PVD (Physical Vapor Deposition) method.

また、実施の形態１においては、ＣＶＤ法のよるＴａＮ膜６の形成と、ＡＬＤ法によるＴａＮ膜１０の形成を、同一の減圧ＣＶＤ装置内で、同一の温度で行う場合について説明した。これによれば、工程数の増加を抑えて効率よく成膜を行うことができる。しかし、この発明は、必ずしも、同一の装置内で行うものに限らず、ＣＶＤ法の場合とＡＬＤ法の場合の成膜において、違う装置を用いて行ってもよい。また、同一の温度に保って行う場合について説明したが、温度を変更したものであってもよい。例えば、成膜精度を考慮すれば、ＣＶＤ用成膜室内で、成膜温度を４００℃程度としてＣＶＤ法による成膜を行い、成膜後、基板をＡＬＤ用の成膜室に真空搬送して、ＡＬＤ法における成膜温度を２５０℃程度として成膜するような、連続成膜を行うことも考えられる。このように、温度を変化させることにより、工程数は増加するものの、より性能の高い薄膜を形成することができる。装置や温度の変更は、要求される成膜精度や生産効率等を考慮して、適宜選択すればよい。   In the first embodiment, the case where the formation of the TaN film 6 by the CVD method and the formation of the TaN film 10 by the ALD method are performed at the same temperature in the same low-pressure CVD apparatus has been described. According to this, film formation can be performed efficiently while suppressing an increase in the number of steps. However, the present invention is not necessarily performed in the same apparatus, and different apparatuses may be used for film formation in the case of the CVD method and the ALD method. Moreover, although the case where it carried out keeping the same temperature was demonstrated, what changed temperature may be sufficient. For example, in consideration of film formation accuracy, film formation is performed by the CVD method at a film formation temperature of about 400 ° C. in the CVD film formation chamber, and after the film formation, the substrate is vacuum-transferred to the film formation chamber for ALD. It is also conceivable to perform continuous film formation such that the film formation temperature in the ALD method is about 250 ° C. Thus, by changing the temperature, the number of steps increases, but a thin film with higher performance can be formed. Changes in the apparatus and temperature may be selected as appropriate in consideration of required film forming accuracy, production efficiency, and the like.

また、この発明は、実施の形態１において説明した成膜温度、成膜時間、成膜する膜厚に限られるものではない。但し、膜のカバレッジや膜質を考慮すれば、ＡＬＤ法により形成した部分の膜厚が占める割合ができるだけ大きい方が好ましく、ＣＶＤ法により形成する第１膜の膜厚は、約１nm以下程度であることが好ましいものと考えられる。   Further, the present invention is not limited to the film formation temperature, the film formation time, and the film thickness to be formed described in the first embodiment. However, considering the coverage and quality of the film, it is preferable that the ratio of the film thickness of the portion formed by the ALD method is as large as possible. The film thickness of the first film formed by the CVD method is about 1 nm or less. Is considered preferable.

実施の形態２．
この実施の形態２における成膜方法は、実施の形態１において説明した方法と類似するものである。但し、実施の形態２においては、ＴａＮ膜の成膜に代えて、ＴｉＮ膜の成膜を行う。以下、具体的に説明する。 Embodiment 2. FIG.
The film forming method in the second embodiment is similar to the method described in the first embodiment. However, in the second embodiment, a TiN film is formed instead of the TaN film. This will be specifically described below.

まず、減圧ＣＶＤ装置を用いて、ポーラスＭＳＱ２上に、ＴｉＮの成膜を行う。ここでは、成膜原料ガスとして、ＴＤＭＡＴ（テトラキスジメチルアミノチタニウム）とＮＨ３とを用いる。成膜温度は約３００℃とし、ＴＤＭＡＴとＮＨ３とを同時に、約５秒間供給する。 First, a TiN film is formed on the porous MSQ2 using a low pressure CVD apparatus. Here, TDMAT (tetrakisdimethylaminotitanium) and NH 3 are used as the film forming source gas. The film forming temperature is about 300 ° C., and TDMAT and NH 3 are simultaneously supplied for about 5 seconds.

これにより、ポーラスＭＳＱ膜２上に、ＴｉＮ膜が形成される。ここでのＴｉＮ膜は、実施の形態１のＴａＮ膜６と同様に、気相中、ポーラスＭＳＱ２表面付近で、空孔４より大きな粒子状態となった後に、堆積するため、ポーラスＭＳＱ２の空孔４内に、Ｔｉ等の拡散は抑えられている。   Thereby, a TiN film is formed on the porous MSQ film 2. Since the TiN film here is deposited in the gas phase in the vicinity of the surface of the porous MSQ2 in a state of particles larger than the vacancies 4 in the same manner as the TaN film 6 of the first embodiment, 4, diffusion of Ti or the like is suppressed.

次に、減圧ＣＶＤ装置内をＡｒによりパージした後、原料ガスとして、ＴＤＭＡＴのみを供給する。ここでの供給は、約０．５秒間とする。これにより、ＣＶＤ法により形成されたＴｉＮ膜上に、Ｔｉ-Ｒ膜が形成される。ここで、-Ｒは、ジメチルアミノ基（-Ｎ（ＣＨ３）２）など、Ｔｉと結合するＴＤＭＡＴに含まれる何らかの成分である。 Next, after the inside of the low pressure CVD apparatus is purged with Ar, only TDMAT is supplied as a source gas. The supply here is about 0.5 seconds. Thereby, a Ti—R film is formed on the TiN film formed by the CVD method. Here, -R is dimethylamino group (-N (CH 3) 2), etc., is any component contained in TDMAT to bind to Ti.

ここでは、Ｔｉ-Ｒ膜が、原子層レベルで形成されるが、しかし、実施の形態１において説明したのと同様に、ポーラスＭＳＱ２上に、予め粒子の大きいＴｉＮ膜が形成されているため、ポーラスＭＳＱの空孔４内へのＴｉ又はＴｉとの化合物の拡散を抑えることができる。   Here, the Ti—R film is formed at the atomic layer level. However, since the TiN film having large particles is formed on the porous MSQ 2 in advance, as described in the first embodiment, Diffusion of Ti or a compound with Ti into the pores 4 of the porous MSQ can be suppressed.

次に、Ａｒによるパージを行う。Ａｒの供給時間は約１秒間とする。その後、ＮＨ３を供給する。ＮＨ３の供給時間は、約２秒間とする。これにより、Ｔｉ-Ｒ膜のＴｉと、ＮＨ３中のＮとが反応して、ＴｉＮ膜上に、ＴｉＮが形成される。また、-Ｒと、Ｈとが反応して排出される。その後、Ａｒにより、約２秒間パージを行う。 Next, purge with Ar is performed. The Ar supply time is about 1 second. Thereafter, NH 3 is supplied. The supply time of NH 3 is about 2 seconds. As a result, Ti in the Ti—R film reacts with N in NH 3 to form TiN on the TiN film. Moreover, -R and H react and are discharged. Thereafter, purge is performed with Ar for about 2 seconds.

その後、上述したＴＤＭＡＴの供給、Ａｒによるパージ、ＮＨ３の供給、Ａｒによるパージからなる４工程を、１サイクルとして、繰り返し、全体で２０サイクル行う。これにより、ポーラスＭＳＱ２上に、膜厚２nmのＴｉＮ膜が形成される。また、成膜後、ＴＥＭ（透過電子顕微鏡）による観察を行ったが、ポーラスＭＳＱ２中への拡散は観察されなかった。 Thereafter, the above four steps consisting of the above-described TDMAT supply, Ar purge, NH 3 supply, and Ar purge are repeated as 20 cycles for a total of 20 cycles. Thereby, a TiN film having a thickness of 2 nm is formed on the porous MSQ2. Further, after film formation, observation with a TEM (transmission electron microscope) was performed, but no diffusion into the porous MSQ2 was observed.

以上説明したように、実施の形態２においては、まず、ＣＶＤ法により、ＴｉＮ膜を形成した後、ＡＬＤ法に切り替えて、ＴｉＮ膜の形成を行う。ここで、ＣＶＤ法により形成されたＴｉＮ膜は、ポーラスＭＳＱ２に堆積する前に、気相中で反応してＴｉＮとなり、空孔４よりも粒子の大きな状態となってからポーラスＭＳＱ２上に成膜される。従って、ポーラスＭＳＱ２内へのＴｉ等の拡散は抑えられる。また、ＡＬＤ法においては、分子レベルで独立して存在する原料ガスを供給するため、ガス中に、空孔４より小さな粒子が存在する場合がある。しかし、予めＣＶＤ法により、粒子の大きなＴｉＮ膜を形成することにより、Ｔｉ等の、ポーラスＭＳＱ２内への侵入は抑えることができる。従って、ポーラスＭＳＱ２の比誘電率を低く保ちつつ、バリアメタルとしての効力を高く確保して、バリアメタル等の薄膜の形成を行うことができる。
その他は、実施の形態１と同様であるから説明を省略する。 As described above, in the second embodiment, first, a TiN film is formed by a CVD method, and then the ALD method is switched to form a TiN film. Here, the TiN film formed by the CVD method reacts in the gas phase before being deposited on the porous MSQ2, becomes TiN, and is formed on the porous MSQ2 after particles become larger than the holes 4. Is done. Therefore, diffusion of Ti or the like into the porous MSQ2 can be suppressed. In the ALD method, since a source gas that exists independently at the molecular level is supplied, there may be particles smaller than the holes 4 in the gas. However, by previously forming a TiN film having large particles by the CVD method, it is possible to suppress the penetration of Ti or the like into the porous MSQ2. Therefore, it is possible to form a thin film such as a barrier metal while keeping the effectiveness as a barrier metal high while keeping the relative dielectric constant of the porous MSQ2.
Others are the same as those in the first embodiment, and thus description thereof is omitted.

実施の形態３．
図６は、この発明の実施の形態３における成膜方法を説明するためのフロー図である。また、図７及び図８は、実施の形態３における成膜過程の状態を説明するための断面模式図である。
実施の形態３における成膜方法は、実施の形態１において説明した成膜方法と類似するものである。しかし、実施の形態３においては、まずＣＶＤ法を用いてＴｉＳｉＮ膜を形成し、ＡＬＤ法によりＴｉＮ膜を形成する。以下、具体的に説明する。 Embodiment 3 FIG.
FIG. 6 is a flowchart for explaining a film forming method according to Embodiment 3 of the present invention. 7 and 8 are schematic cross-sectional views for explaining the state of the film forming process in the third embodiment.
The film formation method in the third embodiment is similar to the film formation method described in the first embodiment. However, in the third embodiment, first, a TiSiN film is formed using a CVD method, and a TiN film is formed using an ALD method. This will be specifically described below.

まず、減圧ＣＶＤ装置を用いて、ポーラスＭＳＱ２上に、ＴｉＳｉＮ膜１２を形成する（ステップＳ２２）。ここでは、成膜温度を３００℃とし、成膜原料ガスとして、ＴＤＭＡＴ、ＳｉＨ４、ＮＨ３を用いて、これらのガスを同時に約５秒間供給する。これにより、図７に示すように、ポーラスＭＳＱ２上にＴｉＳｉＮ膜１２が形成される。ここで、ＴｉＳｉＮ膜１２は、実施の形態２のＴｉＮ膜と同様に、ポーラスＭＳＱ２上に堆積する前に反応して、ＴｉＳｉＮ分子が結合して大きな粒子となるため、ポーラスＭＳＱ２内への侵入は、抑えられている。 First, the TiSiN film 12 is formed on the porous MSQ2 by using a low pressure CVD apparatus (step S22). Here, the film forming temperature is set to 300 ° C., and TDMAT, SiH 4 , and NH 3 are used as film forming source gases, and these gases are simultaneously supplied for about 5 seconds. Thereby, as shown in FIG. 7, a TiSiN film 12 is formed on the porous MSQ2. Here, similar to the TiN film of the second embodiment, the TiSiN film 12 reacts before being deposited on the porous MSQ2, and the TiSiN molecules are combined to form large particles, so that the penetration into the porous MSQ2 is not caused. , Has been suppressed.

次に、Ｈｅにより減圧ＣＶＤ装置内をパージし（ステップＳ２４）、その後、減圧ＣＶＤ装置内に、ＴＤＭＡＴを供給する（ステップＳ２６）。これにより、図８に示すように、Ｔｉ-Ｒ膜１４が、ＴｉＳｉＮ膜１２上に吸着する。なお、ここでのＴＤＭＡＴの供給時間は、約０．５秒間とする。その後、Ｈｅを約１秒間供給して装置内をパージし（ステップＳ２８）、ＮＨ３を約２秒間供給する（ステップＳ３０）。これにより、ＴｉとＮとが反応して、ＴｉＮ膜が成膜される。その後、約１秒間、Ｈｅを供給することにより、装置内をパージする（ステップＳ３２）。 Next, the inside of the low pressure CVD apparatus is purged with He (step S24), and then TDMAT is supplied into the low pressure CVD apparatus (step S26). Thereby, as shown in FIG. 8, the Ti—R film 14 is adsorbed onto the TiSiN film 12. Here, the supply time of TDMAT is about 0.5 seconds. Thereafter, He is supplied for about 1 second to purge the inside of the apparatus (Step S28), and NH 3 is supplied for about 2 seconds (Step S30). Thereby, Ti and N react to form a TiN film. Thereafter, the inside of the apparatus is purged by supplying He for about 1 second (step S32).

その後、再び、ＴＤＭＡＴの供給を開始する。実施の形態２と同様に、ＴＤＭＡＴの供給、Ｈｅによるパージ、ＮＨ３の供給、Ｈｅによるパージの４工程（ステップＳ２６〜Ｓ３２）を１サイクルとして、全部で約２０サイクル繰り返す。これにより。膜厚０．５nmのＴｉＳｉＮ膜１２と、約１．５nmのＴｉＮ膜とが、ポーラスＭＳＱ２上に形成される。ここで、ＴＥＭによる観察を行った結果、ポーラスＭＳＱ２内へのメタル等の拡散は、確認されなかった。 Thereafter, the supply of TDMAT is started again. As in the second embodiment, the supply of TDMAT, purging with He, the supply of NH 3, the four steps (steps S26～S32) of the purge as one cycle according to He, repeated about 20 cycles in total. By this. A TiSiN film 12 having a thickness of 0.5 nm and a TiN film having a thickness of about 1.5 nm are formed on the porous MSQ2. Here, as a result of observation by TEM, diffusion of metal or the like into the porous MSQ2 was not confirmed.

以上説明したように、実施の形態３においては、ポーラスＭＳＱ２上に、ＣＶＤ法によるＴｉＳｉＮ膜１２と、ＡＬＤ法によるＴｉＮ膜を形成する。ここで、ＡＬＤによる成膜を行う前に、粒子の大きなＴｉＳｉＮ膜の形成を行う。これにより、原子層レベルで成膜が行われるＡＬＤ法において、微細な粒子や分子等が、ポーラスＭＳＱ２内への拡散するのを抑えることができる。これにより、ポーラスＭＳＱ２の誘電率を低く保ちつつ、形成したメタル膜の拡散防止機能を充分に確保して、ポーラスＭＳＱ上に高性能の薄膜の形成を行うことができる。   As described above, in the third embodiment, the TiSiN film 12 by the CVD method and the TiN film by the ALD method are formed on the porous MSQ2. Here, a TiSiN film having large particles is formed before film formation by ALD. Thereby, in the ALD method in which film formation is performed at the atomic layer level, it is possible to prevent fine particles, molecules, and the like from diffusing into the porous MSQ2. As a result, a high-performance thin film can be formed on the porous MSQ while sufficiently ensuring the diffusion preventing function of the formed metal film while keeping the dielectric constant of the porous MSQ2.

なお、この実施の形態３においては、ＴｉＳｉＮ膜を形成した後に、ＴｉＮ膜を形成する場合について説明した。しかし、この発明においてはこれに限るものではなく、例えば、ＴａＳｉＮ膜を形成した後、ＴａＮ膜あるいはＴｉＮ膜を形成する場合等であってもよい。即ち、この発明は、ポーラスＭＳＱ２上に粒子の大きな原料を堆積させた第１膜を成膜した後、ＡＬＤ法により薄膜を成膜するものであり、この発明の方法を適用可能な膜であれば、ＣＶＤ法により形成する膜と、ＡＬＤ法により形成する膜の種類及びその際に用いる材料は、適宜選択すればよい。   In the third embodiment, the case where the TiN film is formed after the TiSiN film is formed has been described. However, the present invention is not limited to this. For example, a TaNN film or a TiN film may be formed after the TaSiN film is formed. That is, in the present invention, the first film in which the raw material having large particles is deposited on the porous MSQ2 is formed, and then the thin film is formed by the ALD method. For example, a film formed by a CVD method, a type of a film formed by an ALD method, and a material used at that time may be appropriately selected.

また、ここで、ＴｉＳｉＮ膜をＣＶＤ法により形成する場合について説明した。しかし、この発明においては、ＣＶＤ法を用いる場合に限るものではなく、ポーラスＭＳＱ２上へ堆積される前に、成膜原料を、少なくとも空孔４より大きな粒子とし、堆積できる成膜方法であれば、例えば、ＰＶＤ法など、他の方法を用いたものであってよい。
その他は、実施の形態１、２と同様であるから説明を省略する。 Here, the case where the TiSiN film is formed by the CVD method has been described. However, the present invention is not limited to the case where the CVD method is used, and any film-forming method can be used as long as the film-forming raw material is at least larger than the holes 4 before being deposited on the porous MSQ2. For example, another method such as a PVD method may be used.
Others are the same as in the first and second embodiments, and thus the description thereof is omitted.

なお、例えば、実施の形態１〜３におけるポーラスＭＳＱ２は、この発明の多孔質絶縁膜に該当し、ＴａＮ膜６及びＴｉＳｉＮ膜１２は、第１膜に該当し、ＴａＮ膜１０及びＴｉＳｉＮ膜上に形成されるＴｉＮ膜は、第２膜に該当する。また、実施の形態１〜３におけるＴａＣｌ５及びＴＤＭＡＴは、第１の材料に該当し、ＮＨ３は、第２の材料に該当する。但し、この発明が、これらに限られるものではない。 For example, the porous MSQ2 in the first to third embodiments corresponds to the porous insulating film of the present invention, the TaN film 6 and the TiSiN film 12 correspond to the first film, and are formed on the TaN film 10 and the TiSiN film. The formed TiN film corresponds to the second film. Further, TaCl5 and TDMAT in Embodiments 1 to 3, corresponds to the first material, NH 3 corresponds to the second material. However, the present invention is not limited to these.

また、例えば、実施の形態１〜３のステップＳ２、Ｓ２２を実行することにより、この発明の第１膜形成工程が実行され、ステップＳ６、Ｓ２６を実行することにより、第１材料供給工程が実行され、ステップＳ８、Ｓ２８を実行することにより、第１パージ工程が実行され、ステップＳ１０、Ｓ３０を実行することにより、第２材料供給工程が実行され、ステップＳ１２、Ｓ３２を実行することにより、第２パージ工程が実行される。但し、この発明が、必ずしもこれらに限られるものではない。   Further, for example, the first film forming process of the present invention is executed by executing steps S2 and S22 of the first to third embodiments, and the first material supplying process is executed by executing steps S6 and S26. The first purge process is executed by executing steps S8 and S28, the second material supply process is executed by executing steps S10 and S30, and the first purge process is executed by executing steps S12 and S32. Two purge steps are performed. However, the present invention is not necessarily limited to these.

この発明の実施の形態１における成膜方法について説明するためのフロー図である。It is a flowchart for demonstrating the film-forming method in Embodiment 1 of this invention. この発明の実施の形態１における成膜の際の材料ガスの供給状態について説明するための図である。It is a figure for demonstrating the supply state of the material gas at the time of the film-forming in Embodiment 1 of this invention. この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態３における成膜方法について説明するためのフロー図である。It is a flowchart for demonstrating the film-forming method in Embodiment 3 of this invention. この発明の実施の形態３における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacture process of the semiconductor device in Embodiment 3 of this invention. この発明の実施の形態３における半導体装置の製造過程における状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the state in the manufacture process of the semiconductor device in Embodiment 3 of this invention. 従来のＡＬＤ法による成膜状態を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the film-forming state by the conventional ALD method.

符号の説明Explanation of symbols

２ ポーラスＭＳＱ
４ 空孔
６ ＴａＮ膜（ＣＶＤ）
８ Ｔａ-Ｒ膜
１０ ＴａＮ膜
１２ ＴｉＳｉＮ膜（ＣＶＤ）
１４ Ｔｉ−Ｒ膜
１０２ ポーラスＭＳＱ
１０４ 空孔
１０６ Ｔａ−Ｒ膜 2 Porous MSQ
4 Hole 6 TaN film (CVD)
8 Ta-R film 10 TaN film 12 TiSiN film (CVD)
14 Ti-R film 102 porous MSQ
104 hole 106 Ta-R film

Claims (7)

基板上に形成された空孔を有する多孔質絶縁膜に、金属又は金属の化合物からなる膜を形成する成膜方法において、
前記多孔質絶縁膜上に、前記空孔よりも少なくとも大きな粒子の状態の第１膜を形成する第１膜形成工程と、
前記第１膜上に、前記金属又は金属化合物からなる第２膜を形成する第２膜形成工程とを備え、
前記第２膜形成工程は、
処理室内に、前記金属又は前記金属の化合物に含まれる原料のうち、少なくとも１の原料を含む第１の材料を供給する第１材料供給工程と、
前記処理室内の前記第１の材料をパージする第１パージ工程と、
前記処理室内に、前記第１の材料を反応させて、前記第２膜を構成する前記金属又は金属の化合物を形成する反応工程と、
前記処理室内をパージする第２パージ工程と、
を備えることを特徴とする半導体装置の製造方法。 In a film forming method for forming a film made of a metal or a metal compound on a porous insulating film having pores formed on a substrate,
A first film forming step of forming a first film in a state of particles at least larger than the pores on the porous insulating film;
A second film forming step of forming a second film made of the metal or metal compound on the first film,
The second film forming step includes
A first material supply step of supplying a first material containing at least one of the raw materials contained in the metal or the metal compound into the processing chamber;
A first purge step of purging the first material in the processing chamber;
A reaction step of reacting the first material in the processing chamber to form the metal or metal compound constituting the second film;
A second purge step for purging the processing chamber;
A method for manufacturing a semiconductor device, comprising: 前記第１膜形成工程は、化学気相成長法を用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first film forming step is performed using a chemical vapor deposition method. 前記第２膜は、Ｔａ、Ｔｉ又はＴａＮ、ＴｉＮのいずれかであることを特徴とする請求項１または２に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the second film is Ta, Ti, TaN, or TiN. 前記第１膜は、ＴａＳｉＮ又はＴｉＳｉＮであることを特徴とする請求項３に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein the first film is TaSiN or TiSiN. 前記第１膜は、前記第２膜と同一の原料からなる膜であることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the first film is a film made of the same raw material as the second film. 基板上に形成された空孔を有する絶縁膜と、
金属又は金属の化合物からなる膜を有する半導体装置において、
前記金属又は金属化合物からなる膜は、前記空孔のサイズ又は前記空孔の連結部分のサイズより大きな分子又はクラスターからなる膜であることを特徴とする半導体装置。 An insulating film having holes formed on the substrate;
In a semiconductor device having a film made of a metal or a metal compound,
2. The semiconductor device according to claim 1, wherein the film made of the metal or the metal compound is a film made of molecules or clusters larger than the size of the holes or the connecting portion of the holes. 前記金属又は金属化合物膜の絶縁膜への侵入層の厚さが約２nm以下であることを特徴とする請求項６に記載の半導体装置。   The semiconductor device according to claim 6, wherein a thickness of an intrusion layer of the metal or metal compound film into the insulating film is about 2 nm or less.
JP2003430934A 2003-12-25 2003-12-25 Method for manufacturing semiconductor device Pending JP2005191290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003430934A JP2005191290A (en) 2003-12-25 2003-12-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003430934A JP2005191290A (en) 2003-12-25 2003-12-25 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2005191290A true JP2005191290A (en) 2005-07-14

Family

ID=34789159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003430934A Pending JP2005191290A (en) 2003-12-25 2003-12-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2005191290A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791456B2 (en) * 2004-06-02 2011-10-12 インターナショナル・ビジネス・マシーンズ・コーポレーション Method of depositing TaN diffusion barrier region on low-k material (PE-ALD of TaN diffusion barrier region on low-k material)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009078A (en) * 2000-05-15 2002-01-11 Asm Microchemistry Oy Protective layer before depositing alternate layer
JP2002203810A (en) * 2000-12-28 2002-07-19 Tokyo Electron Ltd Method for manufacturing semiconductor device, semiconductor device, and apparatus for manufacturing semiconductor device
JP2003059928A (en) * 2001-08-14 2003-02-28 Fujitsu Ltd Semiconductor device
JP2003077863A (en) * 2001-08-31 2003-03-14 Tokyo Electron Ltd Method of forming cvd film
JP2003168738A (en) * 2001-11-27 2003-06-13 Hynix Semiconductor Inc Semiconductor element and method of manufacturing it
JP2003297942A (en) * 2002-03-26 2003-10-17 Samsung Electronics Co Ltd Semiconductor device having metal-insulator-metal type capacitor and method for manufacturing the same
JP2003318258A (en) * 2002-04-17 2003-11-07 Samsung Electronics Co Ltd Forming method of dual damascene wiring using low permeability insulating film
JP2005005383A (en) * 2003-06-10 2005-01-06 Toshiba Corp Semiconductor device and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009078A (en) * 2000-05-15 2002-01-11 Asm Microchemistry Oy Protective layer before depositing alternate layer
JP2002203810A (en) * 2000-12-28 2002-07-19 Tokyo Electron Ltd Method for manufacturing semiconductor device, semiconductor device, and apparatus for manufacturing semiconductor device
JP2003059928A (en) * 2001-08-14 2003-02-28 Fujitsu Ltd Semiconductor device
JP2003077863A (en) * 2001-08-31 2003-03-14 Tokyo Electron Ltd Method of forming cvd film
JP2003168738A (en) * 2001-11-27 2003-06-13 Hynix Semiconductor Inc Semiconductor element and method of manufacturing it
JP2003297942A (en) * 2002-03-26 2003-10-17 Samsung Electronics Co Ltd Semiconductor device having metal-insulator-metal type capacitor and method for manufacturing the same
JP2003318258A (en) * 2002-04-17 2003-11-07 Samsung Electronics Co Ltd Forming method of dual damascene wiring using low permeability insulating film
JP2005005383A (en) * 2003-06-10 2005-01-06 Toshiba Corp Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791456B2 (en) * 2004-06-02 2011-10-12 インターナショナル・ビジネス・マシーンズ・コーポレーション Method of depositing TaN diffusion barrier region on low-k material (PE-ALD of TaN diffusion barrier region on low-k material)

Similar Documents

Publication Publication Date Title
JP5173098B2 (en) Conformal lining layer for damascene metallization
KR100737305B1 (en) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
TWI645511B (en) Doped tantalum nitride for copper barrier applications
JP2008532271A (en) Surface plasma pretreatment for atomic layer deposition
US7799681B2 (en) Method for forming a ruthenium metal cap layer
TWI784036B (en) Layer forming method
JP2009509322A (en) Semiconductor device structure and manufacturing method thereof
KR100602087B1 (en) Semiconductor device and method of manufacturing the same
JP6314263B2 (en) Integration of self-forming barrier layers and ruthenium metal liners in copper metallization
KR100922905B1 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
TWI803510B (en) Seed layers for copper interconnects
US20050085058A1 (en) Methods of forming conductive metal silicides by reaction of metal with silicon
JP2005191290A (en) Method for manufacturing semiconductor device
KR20150101359A (en) Method for forming ruthenium containing thin film by atomic layer deposition
JP2007258390A (en) Semiconductor device and manufacturing method therefor
US20050106857A1 (en) Method of manufacturing semiconductor device
JP2004282084A (en) MOCVD SYSTEM OF Ti BASED BARRIER METAL THIN FILM USING TETRAX (METHYL ETHYL AMINO) TITANIUM ALONG WITH OCTANE
JP2006173299A (en) Method of manufacturing semiconductor device
JP4322109B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4537721B2 (en) Deposition method
JP2006024667A (en) Process for fabricating semiconductor device
JP2006147895A (en) Manufacturing method of semiconductor device
JP2005123281A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20051019

Free format text: JAPANESE INTERMEDIATE CODE: A711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081117

A521 Written amendment

Effective date: 20081117

Free format text: JAPANESE INTERMEDIATE CODE: A821

RD03 Notification of appointment of power of attorney

Effective date: 20090129

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090130

RD04 Notification of resignation of power of attorney

Effective date: 20090310

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090407

A131 Notification of reasons for refusal

Effective date: 20100713

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20101124

Free format text: JAPANESE INTERMEDIATE CODE: A02