JP2005190343A - Programmable logic circuit control device, method and program - Google Patents

Programmable logic circuit control device, method and program Download PDF

Info

Publication number
JP2005190343A
JP2005190343A JP2003433210A JP2003433210A JP2005190343A JP 2005190343 A JP2005190343 A JP 2005190343A JP 2003433210 A JP2003433210 A JP 2003433210A JP 2003433210 A JP2003433210 A JP 2003433210A JP 2005190343 A JP2005190343 A JP 2005190343A
Authority
JP
Japan
Prior art keywords
module
logic circuit
programmable logic
storage location
logical configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003433210A
Other languages
Japanese (ja)
Other versions
JP3838367B2 (en
Inventor
Kazuaki Murakami
和彰 村上
Shuichi Kikuchi
修一 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Device Ltd
Original Assignee
Tokyo Electron Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Device Ltd filed Critical Tokyo Electron Device Ltd
Priority to JP2003433210A priority Critical patent/JP3838367B2/en
Priority to CNA2004800421344A priority patent/CN1973259A/en
Priority to TW093141053A priority patent/TWI290282B/en
Priority to EP04808169A priority patent/EP1697829A4/en
Priority to PCT/JP2004/019819 priority patent/WO2005064456A1/en
Priority to KR1020067014707A priority patent/KR20070007270A/en
Publication of JP2005190343A publication Critical patent/JP2005190343A/en
Application granted granted Critical
Publication of JP3838367B2 publication Critical patent/JP3838367B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30054—Unconditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13083—Jumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13109—Pld programmable logic device software for plc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)
  • Executing Machine-Instructions (AREA)
  • Programmable Controllers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a programmable logic circuit control device or the like allowing easy and smooth execution of a number of processes through complex procedure. <P>SOLUTION: A module address storage part 3 stores for each page either the address of a module which a circuit control part 4 should read or data showing the requirements for a branching process and the width of a jump. The circuit control part 4 reads data that the top page of the module address storage part 3 stores, and according to the data either performs reading of the module, reconfiguring of a programmable logic circuit 1, and reading of data on the next page, or makes a jump. Each time a new page is read, the circuit control part 4 executes a process that matches the data stored in the page, so as to sequentially reconfigure the programmable logic circuit 1. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、プログラマブル論理回路制御装置、プログラマブル論理回路制御方法及びプログラムに関する。   The present invention relates to a programmable logic circuit control device, a programmable logic circuit control method, and a program.

特定用途向け集積回路（ＡＳＩＣ）を使用する分野において、ＡＳＩＣ開発中の仕様変更に柔軟に対応するため、また、製品の開発期間を短縮するため、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）（例えば米国ＸＩＬＩＮＸ社のＸＣシリーズ等）や、プログラマブル・ロジック・デバイス（ＰＬＤ）などのプログラマブル論理回路が広くＡＳＩＣとして使われている。プログラマブル論理回路は、回路情報をロードすることによって、内部の論理回路の論理的構成を自由に変更できる論理回路である。   In the field of application specific integrated circuit (ASIC), field programmable gate array (FPGA) (for example, in order to flexibly respond to specification changes during ASIC development and to shorten product development time) Programmable logic circuits such as the XC series of XILINX (USA) and programmable logic devices (PLD) are widely used as ASICs. A programmable logic circuit is a logic circuit that can freely change the logical configuration of an internal logic circuit by loading circuit information.

しかし、最近はＡＳＩＣに要求される論理的構成は複雑さが増し、規模も増大の一途にある。このため、プログラマブル論理回路を用いてＡＳＩＣを構成する場合においては、プログラマブル論理回路を数個ないし数十個使用するケースも発生している。   However, recently, the logical configuration required for the ASIC has increased in complexity and scale. For this reason, in the case of configuring an ASIC using a programmable logic circuit, there are cases where several to several tens of programmable logic circuits are used.

そこで、規模が増大した論理回路においても、その全てが常に動作している訳ではないことに着目し、同一のプログラマブル論理回路が異なる時間に異なる機能を実現するように、プログラマブル論理回路を再構成することが提案されている（例えば、特許文献１参照）。プログラマブル論理回路の再構成を行うことにより、ＡＳＩＣの規模を小型にできる。
特開２００１−２０２２３６号公報 特開２００３−１９８３６２号公報 特開２００３−０２９９６９号公報 Therefore, reconfiguring programmable logic circuits so that the same programmable logic circuit realizes different functions at different times, paying attention to the fact that not all logic circuits that have increased in scale are always operating. It has been proposed (see, for example, Patent Document 1). By reconfiguring the programmable logic circuit, the scale of the ASIC can be reduced.
JP 2001-202236 A JP 2003-198362 A JP 2003-029969 A

しかし、複雑なＡＳＩＣは、処理を逐次に行うだけでなく、一般的には、条件分岐や、分岐先からの復帰、ループなどを含んだ複雑な手順で処理を実行することを期待されている。これに対し、プログラマブル論理回路の再構成を行う上述の手法では、多数の処理をこのような複雑な手順で円滑に実行することが困難であり、長時間のオーバーヘッドが生じていた。   However, complex ASICs are expected not only to perform processing sequentially, but generally to perform processing in a complicated procedure including conditional branching, return from branch destinations, and loops. . On the other hand, in the above-described method for reconfiguring a programmable logic circuit, it is difficult to smoothly execute a large number of processes in such a complicated procedure, resulting in a long overhead.

本発明は、上記実情に鑑みてなされたもので、多数の処理を複雑な手順で円滑に実行することが容易なプログラマブル論理回路制御装置、プログラマブル論理回路制御方法及びプログラムを提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a programmable logic circuit control device, a programmable logic circuit control method, and a program that can easily execute a number of processes smoothly in a complicated procedure. To do.

上記目的を達成するため、この発明の第１の観点に係るプログラマブル論理回路制御装置は、
供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路に制御信号を供給することにより、当該プログラマブル論理回路の論理的構成を変更するコントローラと、
前記プログラマブル論理回路の論理的構成を定義するデータからなるモジュールを複数記憶するモジュール記憶用メモリと、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納するモジュール使用順序指定用メモリと、を備え、
前記コントローラは、
前記モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得し、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別し、
モジュールのアドレスを指定していると判別したときは、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更し、
他の記憶位置を指定していると判別したときは、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する、
ことを特徴とする。 In order to achieve the above object, a programmable logic circuit control device according to the first aspect of the present invention provides:
A controller that changes the logical configuration of the programmable logic circuit by supplying a control signal to an external programmable logic circuit having a function of changing the logical configuration according to the supplied control signal;
A module storage memory for storing a plurality of modules comprising data defining a logical configuration of the programmable logic circuit;
A module use order specification memory having a plurality of ordered storage locations, each storing data specifying a module address or other storage location;
The controller is
Obtaining data stored in a storage location of the module use order designation memory;
Determine whether the acquired data specifies the address of the module or other storage location,
When it is determined that the address of the module is specified, control is performed such that the module indicated by the address is acquired from the module storage memory and the logical configuration indicated by the module is taken by the programmable logic circuit. Changing the logical configuration of the programmable logic circuit by generating a signal and supplying the programmable logic circuit;
When it is determined that another storage location is designated, the data stored in the other storage location is obtained from the module use order designation memory.
It is characterized by that.

このようなプログラマブル論理回路制御装置によれば、プログラマブル論理回路の論理的構成を変更する処理が、分岐処理を含む複雑な手順であっても容易かつ円滑に実行される。   According to such a programmable logic circuit control device, the process of changing the logical configuration of the programmable logic circuit is easily and smoothly executed even if it is a complicated procedure including a branch process.

前記モジュール使用順序指定用メモリの記憶位置に格納されているデータは、他の記憶位置を指定するものである場合、当該他の記憶位置に格納されているデータを取得する処理に移る条件を指定する条件定義データを含んでいてもよく、
前記コントローラは、
モジュール使用順序指定用メモリの記憶位置に格納されているデータが他の記憶位置を指定していると判別したときは、取得したデータに含まれる条件定義データが指定する条件が満たされているか否かを判別し、
満たされていると判別したときは、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得し、
満たされていないと判別したときは、当該他の記憶位置からのデータの取得を中止するものであってもよい。
このような構成を有していれば、プログラマブル論理回路の論理的構成を変更する処理が、条件分岐を含む手順であっても容易かつ円滑に実行される。 If the data stored in the storage location of the module use order specification memory is to specify another storage location, specify the conditions to move to the process of acquiring the data stored in the other storage location Condition definition data to be included,
The controller is
If it is determined that the data stored in the storage location of the module use order specification memory specifies another storage location, whether the condition specified by the condition definition data included in the acquired data is satisfied Determine whether
When it is determined that it is satisfied, the data stored in the other storage location is acquired from the module use order designation memory,
When it is determined that the condition is not satisfied, the acquisition of data from the other storage position may be stopped.
With such a configuration, the process of changing the logical configuration of the programmable logic circuit is easily and smoothly executed even in a procedure including conditional branching.

前記条件定義データが指定する条件は、例えば、前記プログラマブル論理回路の所定のノードに発生する信号が表す値に係るものであってもよい。
この場合、前記コントローラは、モジュール使用順序指定用メモリの記憶位置に格納されているデータが他の記憶位置を指定していると判別したときは、前記プログラマブル論理回路の前記ノードより前記信号を取得し、取得した信号が表す値に基づいて、前記モジュール使用順序指定用メモリより取得したデータに含まれる条件定義データが指定する条件が満たされているか否かを判別するものとすればよい。 The condition specified by the condition definition data may be related to a value represented by a signal generated at a predetermined node of the programmable logic circuit, for example.
In this case, the controller obtains the signal from the node of the programmable logic circuit when determining that the data stored in the storage position of the module use order specification memory specifies another storage position. Then, based on the value represented by the acquired signal, it may be determined whether or not the condition specified by the condition definition data included in the data acquired from the module use order specifying memory is satisfied.

前記モジュール使用順序指定用メモリの記憶位置に格納されているデータは、当該データがモジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを識別する識別データを含んでいてもよい。
この場合、前記コントローラは、前記モジュール使用順序指定用メモリより取得したデータに含まれる識別データに基づいて、当該取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別するようにしてもよい。 The data stored in the storage location of the module use order specifying memory may include identification data for identifying whether the data specifies a module address or another storage location.
In this case, based on the identification data included in the data acquired from the module use order specifying memory, the controller specifies whether the acquired data specifies a module address or another storage location. You may make it discriminate | determine.

また、この発明の第２の観点に係るプログラマブル論理回路制御装置は、
供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路の論理的構成を定義するデータからなるモジュールを、当該モジュールを複数記憶するモジュール記憶用メモリから取得し、取得したモジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更するプログラマブル論理回路制御装置であって、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納する外部のモジュール使用順序指定用メモリより、当該モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得する手段と、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別する手段と、
モジュールのアドレスを指定していると判別したとき、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるよう前記プログラマブル論理回路の論理的構成を変更する手段と、
他の記憶位置を指定していると判別したとき、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する手段と、を備える、
ことを特徴とする。 A programmable logic circuit control device according to a second aspect of the present invention is
A module comprising data defining a logical configuration of an external programmable logic circuit having a function of changing a logical configuration in accordance with a supplied control signal is acquired from a module storage memory storing a plurality of the modules, and the acquired module A programmable logic circuit control device that changes the logical configuration of the programmable logic circuit by generating a control signal that causes the programmable logic circuit to take the logical configuration indicated by ,
It has a plurality of ordered storage locations, and each of these storage locations is used for specifying the module use order from an external module use order specification memory for storing data specifying the address of the module or another storage location. Means for obtaining data stored in a memory location;
Means for determining whether the acquired data specifies a module address or other storage location;
When it is determined that a module address is specified, the programmable logic circuit is configured to acquire the module indicated by the address from the module storage memory and cause the programmable logic circuit to take a logical configuration indicated by the module. Means for changing the logical configuration of the circuit;
Means for obtaining data stored in the other storage location from the module use order designation memory when it is determined that the other storage location is designated,
It is characterized by that.

このようなプログラマブル論理回路制御装置によっても、プログラマブル論理回路の論理的構成を変更する処理は、分岐処理を含む複雑な手順であっても容易かつ円滑に実行される。   Even with such a programmable logic circuit control device, the process of changing the logical configuration of the programmable logic circuit is easily and smoothly executed even in a complicated procedure including a branch process.

また、この発明の第３の観点に係るプログラマブル論理回路制御方法は、
供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路に制御信号を供給することにより、当該プログラマブル論理回路の論理的構成を変更するプログラマブル論理回路制御方法であって、
前記プログラマブル論理回路の論理的構成を定義するデータからなるモジュールを複数記憶し、
順序付けられた複数の記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納し、
前記記憶位置に格納されているデータを取得し、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別し、
モジュールのアドレスを指定していると判別したときは、当該アドレスにより示される当該モジュールを取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更し、
他の記憶位置を指定していると判別したときは、当該他の記憶位置に格納されているデータを取得する、
ことを特徴とする。 A programmable logic circuit control method according to a third aspect of the present invention is as follows:
A programmable logic circuit control method for changing a logical configuration of a programmable logic circuit by supplying a control signal to an external programmable logic circuit having a function of changing the logical configuration according to a supplied control signal,
Storing a plurality of modules comprising data defining a logical configuration of the programmable logic circuit;
Storing data specifying the address of the module or other storage location in each of the ordered storage locations;
Obtaining data stored in the storage location;
Determine whether the acquired data specifies the address of the module or other storage location,
When it is determined that the address of the module is specified, the module indicated by the address is acquired, and a control signal is generated to cause the programmable logic circuit to take the logical configuration indicated by the module. Changing the logical configuration of the programmable logic circuit by supplying the programmable logic circuit;
When it is determined that another storage location is specified, the data stored in the other storage location is acquired.
It is characterized by that.

このようなプログラマブル論理回路制御方法によれば、プログラマブル論理回路の論理的構成を変更する処理が、分岐処理を含む複雑な手順であっても容易かつ円滑に実行される。   According to such a programmable logic circuit control method, the process of changing the logical configuration of the programmable logic circuit is easily and smoothly executed even in a complicated procedure including a branch process.

また、この発明の第４の観点に係るプログラマブル論理回路制御方法は、
供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路の論理的構成を定義するデータからなるモジュールを、当該モジュールを複数記憶するモジュール記憶用メモリから取得し、取得したモジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更するプログラマブル論理回路制御方法であって、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納する外部のモジュール使用順序指定用メモリより、当該モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得し、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別し、
モジュールのアドレスを指定していると判別したとき、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるよう前記プログラマブル論理回路の論理的構成を変更し、
他の記憶位置を指定していると判別したとき、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する、
ことを特徴とする。 A programmable logic circuit control method according to the fourth aspect of the present invention is:
A module comprising data defining a logical configuration of an external programmable logic circuit having a function of changing a logical configuration in accordance with a supplied control signal is acquired from a module storage memory storing a plurality of the modules, and the acquired module A programmable logic circuit control method for changing the logical configuration of the programmable logic circuit by generating a control signal that causes the programmable logic circuit to take the logical configuration indicated by ,
It has a plurality of ordered storage locations, and each of these storage locations is used for specifying the module use order from an external module use order specification memory for storing data specifying the address of the module or another storage location. Get the data stored in the memory location,
Determine whether the acquired data specifies the address of the module or other storage location,
When it is determined that a module address is specified, the programmable logic circuit is configured to acquire the module indicated by the address from the module storage memory and cause the programmable logic circuit to take a logical configuration indicated by the module. Change the logical configuration of the circuit,
When it is determined that another storage location is specified, the data stored in the other storage location is acquired from the module use order specification memory.
It is characterized by that.

このようなプログラマブル論理回路制御方法によっても、プログラマブル論理回路の論理的構成を変更する処理は、分岐処理を含む複雑な手順であっても容易かつ円滑に実行される。   Even with such a programmable logic circuit control method, the process of changing the logical configuration of the programmable logic circuit is easily and smoothly executed even in a complicated procedure including a branch process.

また、この発明の第５の観点に係るプログラムは、
コンピュータを、
供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路に制御信号を供給することにより、当該プログラマブル論理回路の論理的構成を変更するコントローラと、
前記プログラマブル論理回路の論理的構成を定義するデータからなるモジュールを複数記憶するモジュール記憶用メモリと、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納するモジュール使用順序指定用メモリと、して機能させるためのプログラムであって、
前記コントローラは、
前記モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得し、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別し、
モジュールのアドレスを指定していると判別したときは、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更し、
他の記憶位置を指定していると判別したときは、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する、
ことを特徴とする。 A program according to the fifth aspect of the present invention is
Computer
A controller that changes the logical configuration of the programmable logic circuit by supplying a control signal to an external programmable logic circuit having a function of changing the logical configuration according to the supplied control signal;
A module storage memory for storing a plurality of modules comprising data defining a logical configuration of the programmable logic circuit;
A program for functioning as a module use order designation memory having a plurality of ordered storage locations and storing data for designating module addresses or other storage locations in each of these storage locations. There,
The controller is
Obtaining data stored in a storage location of the module use order designation memory;
Determine whether the acquired data specifies the address of the module or other storage location,
When it is determined that the address of the module is specified, control is performed such that the module indicated by the address is acquired from the module storage memory and the logical configuration indicated by the module is taken by the programmable logic circuit. Changing the logical configuration of the programmable logic circuit by generating a signal and supplying the programmable logic circuit;
When it is determined that another storage location is designated, the data stored in the other storage location is obtained from the module use order designation memory.
It is characterized by that.

このようなプログラムを実行するコンピュータによれば、プログラマブル論理回路の論理的構成を変更する処理が、分岐処理を含む複雑な手順であっても容易かつ円滑に実行される。   According to the computer that executes such a program, the process of changing the logical configuration of the programmable logic circuit is easily and smoothly executed even in a complicated procedure including a branch process.

また、この発明の第６の観点に係るプログラムは、
コンピュータを、供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路の論理的構成を定義するデータからなるモジュールを、当該モジュールを複数記憶するモジュール記憶用メモリから取得し、取得したモジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更するプログラマブル論理回路制御装置として機能させるためのプログラムであって、
前記コンピュータに、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納する外部のモジュール使用順序指定用メモリより、当該モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得する機能と、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別する機能と、
モジュールのアドレスを指定していると判別したとき、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるよう前記プログラマブル論理回路の論理的構成を変更する機能と、
他の記憶位置を指定していると判別したとき、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する機能と、を更に行わせる、
ことを特徴とする。 A program according to the sixth aspect of the present invention is
Obtaining a module comprising data defining a logical configuration of an external programmable logic circuit having a function of changing a logical configuration in accordance with a supplied control signal from a module storage memory storing a plurality of the modules; A programmable logic circuit control device that changes the logical configuration of the programmable logic circuit by generating a control signal that causes the programmable logic circuit to take the logical configuration indicated by the acquired module and supplying the control signal to the programmable logic circuit Is a program for functioning as
In the computer,
It has a plurality of ordered storage locations, and each of these storage locations is used for specifying the module use order from an external module use order specification memory for storing data specifying the address of the module or another storage location. A function for acquiring data stored in a memory storage location;
A function for determining whether the acquired data specifies a module address or another storage location;
When it is determined that a module address is specified, the programmable logic circuit is configured to acquire the module indicated by the address from the module storage memory and cause the programmable logic circuit to take a logical configuration indicated by the module. The ability to change the logical configuration of the circuit;
When it is determined that another storage location is designated, the function of acquiring the data stored in the other storage location from the module use order designation memory is further performed.
It is characterized by that.

このようなプログラムを実行するコンピュータによっても、プログラマブル論理回路の論理的構成を変更する処理は、分岐処理を含む複雑な手順であっても容易かつ円滑に実行される。   Even with a computer that executes such a program, the process of changing the logical configuration of the programmable logic circuit can be easily and smoothly executed even in a complicated procedure including a branch process.

本発明によれば、多数の処理を複雑な手順で円滑に実行することが容易なプログラマブル論理回路制御システム、プログラマブル論理回路制御方法及びプログラムが実現される。   According to the present invention, a programmable logic circuit control system, a programmable logic circuit control method, and a program that can easily execute a number of processes smoothly in a complicated procedure are realized.

以下、本発明の実施の形態を、プログラマブル論理回路装置を例とし、図面を参照して説明する。
図１は、このプログラマブル論理回路装置の構成を示す図である。図示するように、このプログラマブル論理回路装置は、プログラマブル論理回路１と、モジュール記憶部２と、モジュールアドレス記憶部３と、回路制御部４とより構成されている。プログラマブル論理回路１、モジュール記憶部２及びモジュールアドレス記憶部３は、回路制御部４に接続されている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings, taking a programmable logic circuit device as an example.
FIG. 1 is a diagram showing the configuration of this programmable logic circuit device. As shown in the figure, the programmable logic circuit device includes a programmable logic circuit 1, a module storage unit 2, a module address storage unit 3, and a circuit control unit 4. The programmable logic circuit 1, the module storage unit 2, and the module address storage unit 3 are connected to the circuit control unit 4.

プログラマブル論理回路１は、例えば、米国ＸＩＬＩＮＸ社のフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を構成するために用いられているコンフィグアラブル論理ブロック（ＣＬＢ：Configurable Logic Block）、マトリクススイッチ及び配線材などより構成されており、回路制御部４の制御に従って、自己の論理的構成（つまり、自己に入力される信号と自己が出力する信号との対応関係）を変化（再構成）させる。プログラマブル論理回路１は、具体的には、例えば図２に模式的に示すように、入力論理回路ＢＩＢＣ、論理回路ＢＦＢＣ、論理回路ＢＱＢＣ、出力論理回路ＢＯＢＣ、マトリクススイッチＢＬＳＷ、配線ＬＶＬ０〜ＬＶＬ４及び配線ＬＨＬ０〜ＬＨＬ２より構成されている。   The programmable logic circuit 1 includes, for example, a configurable logic block (CLB), a matrix switch, and a wiring material that are used to configure a field programmable gate array (FPGA) manufactured by XILINX, USA. And changes (reconfigures) its own logical configuration (that is, the correspondence between the signal input to itself and the signal output by itself) according to the control of the circuit control unit 4. Specifically, the programmable logic circuit 1 includes an input logic circuit BIBC, a logic circuit BFBC, a logic circuit BQBC, an output logic circuit BOBC, a matrix switch BLSW, wires LVL0 to LVL4, and wires as schematically shown in FIG. It consists of LHL0 to LHL2.

配線ＬＶＬ０〜ＬＶＬ４及びＬＨＬ０〜ＬＨＬ２は、それぞれ６３本ずつの信号線より構成されている。入力論理回路ＢＩＢＣ、論理回路ＢＦＢＣ、論理回路ＢＱＢＣ及び出力論理回路ＢＯＢＣは、それぞれ、バスを介して配線ＬＶＬ０〜ＬＶＬ４と接続される。また、配線ＬＶＬ０〜ＬＶＬ４及びＬＨＬ０〜ＬＨＬ２の相互間は、マトリクススイッチＢＬＳＷによって断続され、これにより可変配線が実現される。   The wirings LVL0 to LVL4 and LHL0 to LHL2 are each composed of 63 signal lines. The input logic circuit BIBC, the logic circuit BFBC, the logic circuit BQBC, and the output logic circuit BOBC are respectively connected to the wirings LVL0 to LVL4 via the bus. Further, the wirings LVL0 to LVL4 and LHL0 to LHL2 are intermittently connected by the matrix switch BLSW, thereby realizing a variable wiring.

入力論理回路ＢＩＢＣ、論理回路ＢＦＢＣ、論理回路ＢＱＢＣ及び出力論理回路ＢＯＢＣは、例えばＴＴＬ（Transisitor-Transistor Logic）回路やＣＭＯＳ（Complementary Metal-Oxide-Silicon）論理回路などの論理回路より構成されている。   The input logic circuit BIBC, the logic circuit BFBC, the logic circuit BQBC, and the output logic circuit BOBC are composed of logic circuits such as a TTL (Transistor-Transistor Logic) circuit and a CMOS (Complementary Metal-Oxide-Silicon) logic circuit, for example.

入力論理回路ＢＩＢＣは、プログラマブル論理回路１に入力された信号を、回路制御部４の制御に従った態様で配線ＬＶＬ０に供給する論理回路である。個々の入力論理回路ＢＩＢＣは、例えば、図３に示すように、出力選択回路ＯＳＥＬ１より構成されている。   The input logic circuit BIBC is a logic circuit that supplies a signal input to the programmable logic circuit 1 to the wiring LVL0 in a manner according to the control of the circuit control unit 4. Each input logic circuit BIBC is composed of an output selection circuit OSEL1 as shown in FIG. 3, for example.

出力選択回路ＯＳＥＬ１は、６３ビットのバスＩｏＡ（１）〜ＩｏＡ（６３）を介して配線ＬＶＬ０に接続されており、プログラマブル論理回路１に入力された４ビットの信号を、配線ＬＶＬ０を構成する信号線へと供給する。ただし、出力選択回路ＯＳＥＬ１は、配線ＬＶＬ０のどの信号線へとこの信号を供給するかを、回路制御部４等より供給される２４ビットの制御信号ＣｏｎｆｉｇＩの値に基づいて決定し、決定された信号線にこの信号を供給するものとする。また、出力選択回路ＯＳＥＬ１は、この信号を配線ＬＶＬ０のいずれの信号線にも供給しないと決定する場合もあり得るものとする。   The output selection circuit OSEL1 is connected to the wiring LVL0 via the 63-bit buses IoA (1) to IoA (63), and the 4-bit signal input to the programmable logic circuit 1 is used as a signal constituting the wiring LVL0. Supply to the line. However, the output selection circuit OSEL1 determines which signal line of the wiring LVL0 is supplied based on the value of the 24-bit control signal ConfigI supplied from the circuit control unit 4 or the like. It is assumed that this signal is supplied to the signal line. The output selection circuit OSEL1 may determine that this signal is not supplied to any signal line of the wiring LVL0.

論理回路ＢＦＢＣは、配線ＬＶＬ０又はＬＶＬ１より供給された信号に、回路制御部４の制御に従った論理演算を施し、得られた信号を配線ＬＶＬ１又はＬＶＬ２へと供給する論理回路である。個々の論理回路ＢＦＢＣは、例えば、図４に示すように、入力選択回路ＩＳＥＬ１と、基本機能セルＦＢＣと、出力選択回路ＯＳＥＬ２とを含んでいる。   The logic circuit BFBC is a logic circuit that performs a logical operation according to the control of the circuit control unit 4 on the signal supplied from the wiring LVL0 or LVL1 and supplies the obtained signal to the wiring LVL1 or LVL2. Each logic circuit BFBC includes an input selection circuit ISEL1, a basic function cell FBC, and an output selection circuit OSEL2, for example, as shown in FIG.

入力選択回路ＩＳＥＬ１は、６３ビットのバスＩｉＡ（１）〜ＩｉＡ（６３）を介して配線ＬＶＬ０又はＬＶＬ１に接続されており、接続先である配線ＬＶＬ０又はＬＶＬ１より供給される信号のうち６ビットの信号を取得し、基本機能セルＦＢＣへと供給する。ただし、入力選択回路ＩＳＥＬ１は、配線ＬＶＬ０又はＬＶＬ１をなす６３本の信号線のうちどの６本から信号を取得するかを、回路制御部４等より供給される３６ビットの制御信号ＣｏｎｆｉｇＦｉの値に基づいて決定し、決定された信号線から計６ビットの信号を取得して、基本機能セルＦＢＣへと供給するものとする。また、入力選択回路ＩＳＥＬ１は、配線ＬＶＬ０又はＬＶＬ１のいずれの信号線からも信号を取得しないと決定する場合もあり得るものとし、この場合は、論理値“０”を表す信号を基本機能セルＦＢＣへと供給するものとする。   The input selection circuit ISEL1 is connected to the wiring LVL0 or LVL1 via the 63-bit buses IiA (1) to IiA (63), and 6-bit of the signals supplied from the wiring LVL0 or LVL1 that is the connection destination. The signal is acquired and supplied to the basic function cell FBC. However, the input selection circuit ISEL1 determines from which of the 63 signal lines constituting the wiring LVL0 or LVL1 the signal is acquired from the value of the 36-bit control signal ConfigFi supplied from the circuit control unit 4 or the like. Based on the determined signal line, a total 6-bit signal is acquired and supplied to the basic function cell FBC. In addition, the input selection circuit ISEL1 may determine that a signal is not acquired from any of the signal lines of the wirings LVL0 and LVL1, and in this case, a signal representing a logical value “0” is transmitted as the basic function cell FBC. Shall be supplied to

基本機能セルＦＢＣは、例えば、図４に示すように、選択回路ＳＥＬと、ラッチ回路Ｌとを含んでいる。
基本機能セルＦＢＣは、入力選択回路ＩＳＥＬ１より供給される６ビットの信号の値に基づいて、回路制御部４等より供給される１３０ビットの制御信号ＣｏｎｆｉｇＦｆの１番目〜６４番目ビットのうちから１ビット、６５番目〜１２８番目ビットのうちから１ビット、計２ビットを選択し、これら２ビットの信号（信号ＸＹ）を出力選択回路ＯＳＥＬ２へと供給する。また、基本機能セルＦＢＣは、信号ＸＹをラッチするか否かを、制御信号ＣｏｎｆｉｇＦｆの１２９番目及び１３０番目のビットの値に基づいて決定し、決定の結果を示す信号ＥＮをラッチ回路Ｌに供給する。 The basic function cell FBC includes, for example, a selection circuit SEL and a latch circuit L as shown in FIG.
Based on the value of the 6-bit signal supplied from the input selection circuit ISEL1, the basic function cell FBC is 1 out of the 1st to 64th bits of the 130-bit control signal ConfigFf supplied from the circuit control unit 4 or the like. 1 bit out of the 65th to 128th bits is selected, and a total of 2 bits are selected, and the 2-bit signal (signal XY) is supplied to the output selection circuit OSEL2. The basic function cell FBC determines whether to latch the signal XY based on the values of the 129th and 130th bits of the control signal ConfigFf, and supplies a signal EN indicating the determination result to the latch circuit L. To do.

ラッチ回路Ｌは、信号ＥＮに基づいて、信号ＸＹをラッチすると決定されたか否かを判別する。ラッチすると決定されている場合は信号ＸＹの値を保持し、保持された値を有する２ビットの信号を信号ＱＹとして出力選択回路ＯＳＥＬ２へと供給する。一方、ラッチしないと決定されている場合は、現に保持している値（すなわち信号ＸＹの過去の値）を有する２ビットの信号を信号ＱＹとして出力選択回路ＯＳＥＬ２へと供給する。なお、プログラマブル論理回路１はクロック信号を外部より取得するか、又はクロック信号を生成する回路を備えるものとし、プログラマブル論理回路１の各部は、ラッチを行う場合はこのクロック信号に同期してラッチを行うものとすればよい。   The latch circuit L determines whether or not it is determined to latch the signal XY based on the signal EN. If it is determined to be latched, the value of the signal XY is held, and a 2-bit signal having the held value is supplied to the output selection circuit OSEL2 as the signal QY. On the other hand, if it is determined not to latch, a 2-bit signal having the value currently held (that is, the past value of the signal XY) is supplied to the output selection circuit OSEL2 as the signal QY. The programmable logic circuit 1 is provided with a circuit that obtains a clock signal from the outside or generates a clock signal, and each part of the programmable logic circuit 1 latches in synchronization with the clock signal when latching is performed. Do what you do.

出力選択回路ＯＳＥＬ２は、６３ビットのバスＩｏＢ（１）〜ＩｏＢ（６３）を介して配線ＬＶＬ１又はＬＶＬ２に接続されており、基本機能セルＦＢＣより供給された信号ＸＹ及び信号ＱＹ、計４ビットを、配線ＬＶＬ１又はＬＶＬ２を構成する信号線へと供給する。ただし、出力選択回路ＯＳＥＬ２は、配線ＬＶＬ１又はＬＶＬ２のどの信号線にこの４ビットの信号を供給するかを、回路制御部４等より供給される２４ビットの制御信号ＣｏｎｆｉｇＦｏの値に基づいて決定し、決定された信号線にこの信号を供給するものとする。また、出力選択回路ＯＳＥＬ２は、この信号を配線ＬＶＬ１又はＬＶＬ２のいずれの信号線にも供給しないと決定する場合もあり得るものとする。   The output selection circuit OSEL2 is connected to the wiring LVL1 or LVL2 via the 63-bit buses IoB (1) to IoB (63), and the signal XY and the signal QY supplied from the basic function cell FBC are 4 bits in total. , And supplied to the signal line constituting the wiring LVL1 or LVL2. However, the output selection circuit OSEL2 determines which signal line of the wiring LVL1 or LVL2 is supplied with the 4-bit signal based on the value of the 24-bit control signal ConfigFo supplied from the circuit control unit 4 or the like. Suppose that this signal is supplied to the determined signal line. The output selection circuit OSEL2 may determine that this signal is not supplied to any signal line of the wiring LVL1 or LVL2.

論理回路ＢＱＢＣは、配線ＬＶＬ２又はＬＶＬ３より供給された信号を回路制御部４の制御に従った態様で保持し、プログラマブル論理回路１が次の論理的構成へと再構成された後の論理回路ＢＦＢＣに、配線ＬＶＬ０又はＬＶＬ１を介してこの信号を引き渡す論理回路からなっている。個々の論理回路ＢＱＢＣは、例えば、図５に示すように、入力選択回路ＩＳＥＬ２と、機能セルＱＢＣと、出力選択回路ＯＳＥＬ３とを含んでいる。   The logic circuit BQBC holds the signal supplied from the wiring LVL2 or LVL3 in a mode according to the control of the circuit control unit 4, and the logic circuit BFBC after the programmable logic circuit 1 is reconfigured to the next logical configuration And a logic circuit that delivers this signal through the wiring LVL0 or LVL1. Each logic circuit BQBC includes an input selection circuit ISEL2, a functional cell QBC, and an output selection circuit OSEL3, for example, as shown in FIG.

入力選択回路ＩＳＥＬ２は、６３ビットのバスＩｉＢ（１）〜ＩｉＢ（６３）を介して配線ＬＶＬ２又はＬＶＬ３に接続されており、接続先である配線ＬＶＬ２又はＬＶＬ３より供給される信号のうち４ビットの信号を取得し、機能セルＱＢＣへと供給する。ただし、入力選択回路ＩＳＥＬ２は、配線ＬＶＬ２又はＬＶＬ３をなす６３本の信号線のうちどの４本から信号を取得するかを、回路制御部４等より供給される２４ビットの制御信号ＣｏｎｆｉｇＱｉの値に基づいて決定し、決定された信号線から計４ビットの信号を取得して機能セルＱＢＣへと供給するものとする。また、入力選択回路ＩＳＥＬ２は、配線ＬＶＬ２又はＬＶＬ３のいずれの信号線からも信号を取得しないと決定する場合もあり得るものとし、この場合は、論理値“０”を表す信号を機能セルＱＢＣへと供給するものとする。   The input selection circuit ISEL2 is connected to the wiring LVL2 or LVL3 via the 63-bit buses IiB (1) to IiB (63). Of the signals supplied from the wiring LVL2 or LVL3 which is the connection destination, the input selection circuit ISEL2 A signal is acquired and supplied to the functional cell QBC. However, the input selection circuit ISEL2 determines which of the 63 signal lines forming the wiring LVL2 or LVL3 is to be used as the value of the 24-bit control signal ConfigQi supplied from the circuit control unit 4 or the like. It is assumed that a 4-bit signal is acquired from the determined signal line and supplied to the functional cell QBC. In addition, the input selection circuit ISEL2 may determine that a signal is not acquired from any signal line of the wiring LVL2 or LVL3. In this case, a signal representing a logical value “0” is sent to the functional cell QBC. Shall be supplied.

機能セルＱＢＣは、ラッチ回路等からなっており、ＩＳＥＬ２より供給される４ビットの信号の値を保持し、保持された値を有する信号を信号ＱＹ２として出力選択回路ＯＳＥＬ３へと供給する。   The functional cell QBC includes a latch circuit and the like, holds the value of the 4-bit signal supplied from the ISEL2, and supplies the signal having the held value to the output selection circuit OSEL3 as the signal QY2.

出力選択回路ＯＳＥＬ３は、６３ビットのバスＩｏＣ（１）〜ＩｏＣ（６３）を介して配線ＬＶＬ３又はＬＶＬ４に接続されており、機能セルＱＢＣより供給された４ビットの信号ＱＹ２を、配線ＬＶＬ３又はＬＶＬ４を構成する信号線へと供給する。ただし、出力選択回路ＯＳＥＬ３は、配線ＬＶＬ３又はＬＶＬ４のどの信号線に信号ＱＹ２を供給するかを、回路制御部４等より供給される２４ビットの制御信号ＣｏｎｆｉｇＱｏの値に基づいて決定し、決定された信号線にこの信号を供給するものとする。また、出力選択回路ＯＳＥＬ３は、この信号を配線ＬＶＬ３又はＬＶＬ４のいずれの信号線にも供給しないと決定する場合もあり得るものとする。   The output selection circuit OSEL3 is connected to the wiring LVL3 or LVL4 via the 63-bit buses IoC (1) to IoC (63), and the 4-bit signal QY2 supplied from the functional cell QBC is supplied to the wiring LVL3 or LVL4. Are supplied to the signal lines constituting the. However, the output selection circuit OSEL3 determines which signal line of the wiring LVL3 or LVL4 is supplied based on the value of the 24-bit control signal ConfigQo supplied from the circuit control unit 4 or the like. It is assumed that this signal is supplied to the signal line. The output selection circuit OSEL3 may decide not to supply this signal to any signal line of the wiring LVL3 or LVL4.

出力論理回路ＢＯＢＣは、配線ＬＶＬ４より供給された信号を、回路制御部４の制御に従った態様で出力する論理回路からなっている。個々の出力論理回路ＢＯＢＣは、例えば、図６に示すように、入力選択回路ＩＳＥＬ３と、機能セルＯＢＣとを含んでいる。   The output logic circuit BOBC is composed of a logic circuit that outputs a signal supplied from the wiring LVL4 in a manner in accordance with the control of the circuit control unit 4. Each output logic circuit BOBC includes, for example, an input selection circuit ISEL3 and a functional cell OBC as shown in FIG.

入力選択回路ＩＳＥＬ３は、６３ビットのバスＩｉＣ（１）〜ＩｉＣ（６３）を介して配線ＬＶＬ４に接続されており、接続先である配線ＬＶＬ４より供給される信号のうち４ビットの信号を取得し、機能セルＯＢＣへと供給する。ただし、入力選択回路ＩＳＥＬ３は、配線ＬＶＬ４をなす６３本の信号線のうちどの４本から信号を取得するかを、回路制御部４等より供給される２４ビットの制御信号ＣｏｎｆｉｇＯの値に基づいて決定し、決定された信号線から計４ビットの信号を取得して機能セルＯＢＣへと供給するものとする。また、入力選択回路ＩＳＥＬ３は、配線ＬＶＬ４のいずれの信号線からも信号を取得しないと決定する場合もあり得るものとし、この場合は、論理値“０”を表す信号を機能セルＯＢＣへと供給するものとする。   The input selection circuit ISEL3 is connected to the wiring LVL4 via the 63-bit buses IiC (1) to IiC (63), and acquires a 4-bit signal among the signals supplied from the wiring LVL4 that is the connection destination. To the functional cell OBC. However, the input selection circuit ISEL3 determines which of the 63 signal lines forming the wiring LVL4 the signal is acquired from based on the value of the 24-bit control signal ConfigO supplied from the circuit control unit 4 or the like. It is assumed that a 4-bit signal is acquired from the determined signal line and supplied to the functional cell OBC. In addition, the input selection circuit ISEL3 may determine that no signal is acquired from any signal line of the wiring LVL4. In this case, a signal representing a logical value “0” is supplied to the functional cell OBC. It shall be.

機能セルＯＢＣは、ラッチ回路等からなっており、入力選択回路ＩＳＥＬ３より供給される４ビットの信号の値を保持し、又はこの信号を通過させる。保持又は通過のいずれを行うかは、制御信号ＣｏｎｆｉｇＯのうち２５番目〜２８番目のビットの値に基づいて決定する。そして、保持された値を有する信号、又は、通過した信号を、プログラマブル論理回路１の出力信号（信号Ｙ）として外部へ出力する。   The functional cell OBC is composed of a latch circuit or the like, and holds the value of a 4-bit signal supplied from the input selection circuit ISEL3 or passes this signal. Whether to hold or pass is determined based on the value of the 25th to 28th bits of the control signal ConfigO. Then, the signal having the held value or the passed signal is output to the outside as the output signal (signal Y) of the programmable logic circuit 1.

マトリクススイッチＢＬＳＷは、配線ＬＶＬ０〜ＬＶＬ４及び配線ＬＨＬ０〜ＬＨＬ２の相互間を電気的に接続したり切り離したりする機能を有するものであり、回路制御部４等より供給される制御信号（以下では、この制御信号を制御信号ＣｏｎｆｉｇＬと呼ぶ）の値に従って、配線ＬＶＬ０〜ＬＶＬ４の相互間、配線ＬＨＬ０〜ＬＨＬ２の相互間、あるいは配線ＬＶＬ０〜ＬＶＬ４と配線ＬＨＬ０〜ＬＨＬ２との間を電気的に接続したり切り離したりする。   The matrix switch BLSW has a function of electrically connecting and disconnecting the wirings LVL0 to LVL4 and the wirings LHL0 to LHL2, and controls signals supplied from the circuit control unit 4 and the like (hereinafter referred to as this signal). In accordance with the value of the control signal (referred to as control signal ConfigL), the wirings LVL0 to LVL4, the wirings LHL0 to LHL2, or the wirings LVL0 to LVL4 and the wirings LHL0 to LHL2 are electrically connected or disconnected. Or

例えば図７（ａ）に示すように、配線ＬＶＬｍ（ｍは０〜４の整数）と配線ＬＨＬｎ（ｎは０〜２の整数）との間を断続するマトリクススイッチＢＬＳＷは、信号線ＬＶＬｍ−ｊ（ｊは１〜６３の整数）と信号線ＬＨＬｎ−ｋ（ｋは１〜６３の整数）との間を断続する計３９６９個のスイッチ群Ｑより構成されている。それぞれのスイッチ群Ｑは、例えば図７（ｂ）に示すように、電界効果トランジスタ（ＦＥＴ）等のスイッチング素子より構成されている。図７（ｂ）に示す例では、ＦＥＴＱ１が、信号線ＬＶＬｍ−ｊを構成する２個の信号線ＬＶＬｍ−ｊＡとＬＶＬｍ−ｊＢとの間を断続し、ＦＥＴＱ２が、信号線ＬＨＬｎ−ｋを構成する２個の信号線ＬＨＬｎ−ｋＡとＬＨＬｎ−ｋＢとの間を断続し、ＦＥＴＱ３が、信号線ＬＶＬｍ−ｊＡと信号線ＬＨＬｎ−ｋＡとの間を断続し、ＦＥＴＱ４が、信号線ＬＶＬｍ−ｊＡと信号線ＬＨＬｎ−ｋＢとの間を断続し、ＦＥＴＱ５が、信号線ＬＶＬｍ−ｊＢと信号線ＬＨＬｎ−ｋＡとの間を断続し、ＦＥＴＱ６が、信号線ＬＶＬｍ−ｊＢと信号線ＬＨＬｎ−ｋＢとの間を断続する。なお、スイッチ群Ｑが図７（ｂ）に示す構成を有している場合、制御信号ＣｏｎｆｉｇＬは、例えば、スイッチ群Ｑを構成する各ＦＥＴのゲートに印加されればよい。   For example, as shown in FIG. 7A, the matrix switch BLSW that intermittently connects between the wiring LVLm (m is an integer of 0 to 4) and the wiring LHLn (n is an integer of 0 to 2) is connected to the signal line LVLm-j. (J is an integer of 1 to 63) and a signal line LHLn-k (k is an integer of 1 to 63) and is composed of a total of 3969 switch groups Q. Each switch group Q includes switching elements such as a field effect transistor (FET) as shown in FIG. 7B, for example. In the example shown in FIG. 7B, the FET Q1 intermittently connects between the two signal lines LVLm-jA and LVLm-jB constituting the signal line LVLm-j, and the FET Q2 constitutes the signal line LHLn-k. The two signal lines LHLn-kA and LHLn-kB are connected, the FET Q3 is connected between the signal line LVLm-jA and the signal line LHLn-kA, and the FET Q4 is connected to the signal line LVLm-jA. The signal line LHLn-kB is intermittently connected, the FET Q5 is intermittently connected between the signal line LVLm-jB and the signal line LHLn-kA, and the FET Q6 is connected between the signal line LVLm-jB and the signal line LHLn-kB. Intermittently. When the switch group Q has the configuration shown in FIG. 7B, the control signal ConfigL may be applied to the gates of the FETs constituting the switch group Q, for example.

配線ＬＶＬ０〜ＬＶＬ４は、入力論理回路ＢＩＢＣ、論理回路ＢＦＢＣ、論理回路ＢＱＢＣ及び出力論理回路ＢＯＢＣや、マトリクススイッチＢＬＳＷに接続されている。配線ＬＨＬ０〜ＬＨＬ２は、マトリクススイッチＢＬＳＷに接続されている。配線ＬＨＬ０〜ＬＨＬ２は、入力論理回路ＢＩＢＣ、論理回路ＢＦＢＣ、論理回路ＢＱＢＣ及び出力論理回路ＢＯＢＣには直接接続されていない（ただし、マトリクススイッチＢＬＳＷを介して接続される場合はあり得る）。   The wirings LVL0 to LVL4 are connected to the input logic circuit BIBC, the logic circuit BFBC, the logic circuit BQBC, the output logic circuit BOBC, and the matrix switch BLSW. The wirings LHL0 to LHL2 are connected to the matrix switch BLSW. The wirings LHL0 to LHL2 are not directly connected to the input logic circuit BIBC, the logic circuit BFBC, the logic circuit BQBC, and the output logic circuit BOBC (however, they may be connected via the matrix switch BLSW).

従って、マトリクススイッチＢＬＳＷが上述した機能を有する結果、回路制御部４等がマトリクススイッチＢＬＳＷに制御信号ＣｏｎｆｉｇＬを供給することにより、プログラマブル論理回路１内部の配線は変化し、入力論理回路ＢＩＢＣ、論理回路ＢＦＢＣ、論理回路ＢＱＢＣ及び出力論理回路ＢＯＢＣは、配線ＬＶＬ０〜ＬＶＬ４や配線ＬＨＬ０〜ＬＨＬ２を介し、回路制御部４等の制御に従って相互に接続される。この結果、プログラマブル論理回路１は全体として、後述するモジュールの内容により決まる所定の処理を行う機能を有する論理回路として構成される。   Accordingly, as a result of the matrix switch BLSW having the above-described functions, the circuit controller 4 and the like supply the control signal ConfigL to the matrix switch BLSW, whereby the wiring inside the programmable logic circuit 1 changes, and the input logic circuit BIBC, logic circuit The BFBC, the logic circuit BQBC, and the output logic circuit BOBC are connected to each other according to the control of the circuit control unit 4 and the like via the wirings LVL0 to LVL4 and the wirings LHL0 to LHL2. As a result, the programmable logic circuit 1 as a whole is configured as a logic circuit having a function of performing a predetermined process determined by the contents of a module to be described later.

モジュール記憶部２及びモジュールアドレス記憶部３は、それぞれ、例えばＲＡＭ（Random Access Memory）等のメモリより構成されており、各自が記憶している後述のデータを、回路制御部４のアクセスに応答して読み出し、回路制御部４に供給する。   Each of the module storage unit 2 and the module address storage unit 3 is configured by a memory such as a RAM (Random Access Memory), for example, and responds to the access of the circuit control unit 4 with the later-described data stored therein. Are read out and supplied to the circuit controller 4.

モジュール記憶部２は、図１に模式的に示すように、プログラマブル論理回路１の論理的構成を定義するデータ（以下、モジュール）を記憶する。１個のモジュールは、１個のプログラマブル論理回路１が一度に表現できる論理的構成の全体又は一部を示しているものとする。つまり、モジュールは、図２に示す入力論理回路ＢＩＢＣ、論理回路ＢＦＢＣ、論理回路ＢＱＢＣ及び出力論理回路ＢＯＢＣのすべての論理的構成を示すものであってもよく、又は、例えば特許文献２や特許文献３に開示されているものと同様、論理回路ＢＦＢＣの一部や論理回路ＢＱＢＣの一部を、他の論理回路の論理的構成を変更すること無しに論理構成するためのものであってもよい。
なお、モジュール記憶部２の記憶領域を構成する各記憶位置には１０ビットのアドレスが割り当てられており、モジュール記憶部２は、モジュールのアドレス、すなわち、モジュールが記憶されている先頭（あるいは末尾等、モジュール内の一定の部分）の記憶位置のアドレスを特定することにより、当該モジュールを特定することができるものとする。 As schematically shown in FIG. 1, the module storage unit 2 stores data (hereinafter referred to as a module) that defines the logical configuration of the programmable logic circuit 1. One module represents all or part of a logical configuration that can be expressed by one programmable logic circuit 1 at a time. In other words, the module may indicate all logical configurations of the input logic circuit BIBC, the logic circuit BFBC, the logic circuit BQBC, and the output logic circuit BOBC shown in FIG. 2, or, for example, Patent Document 2 and Patent Document 3 may be for logically configuring a part of the logic circuit BFBC or a part of the logic circuit BQBC without changing the logical configuration of other logic circuits. .
Note that a 10-bit address is assigned to each storage position constituting the storage area of the module storage unit 2, and the module storage unit 2 stores the module address, that is, the beginning (or end, etc.) where the module is stored. It is assumed that the module can be specified by specifying the address of the storage location of a certain part in the module.

モジュールアドレス記憶部３の記憶領域は、図８に示すように、１６ビット毎に１個のページを構成している。そして、それぞれのページにはページアドレス（ページ位置）が割り当てられており、このページアドレスにより、モジュールアドレス記憶部３の各ページは上位から下位へと順位づけられている。また、それぞれのページを構成する１６個のビットも、上位から下位へと順位付けられている。   As shown in FIG. 8, the storage area of the module address storage unit 3 forms one page for every 16 bits. A page address (page position) is assigned to each page, and each page of the module address storage unit 3 is ranked from the top to the bottom by this page address. In addition, the 16 bits constituting each page are also ranked from upper to lower.

モジュールアドレス記憶部３のそれぞれのページには、データ構造を図８に模式的に示すように、モジュール記憶部２が記憶するそれぞれのモジュールのアドレス又は分岐処理を行う場合におけるジャンプの幅を示す値（オフセット値）と、６ビットの制御ビットとが格納される。図７に示す例では、各ページの下位１０ビットをモジュールのアドレス又はオフセット値が占め、上位６ビットを制御ビットが占めている。   Each page of the module address storage unit 3 has a value indicating a jump width in the case of performing an address of each module stored in the module storage unit 2 or branch processing, as schematically shown in FIG. (Offset value) and 6 control bits are stored. In the example shown in FIG. 7, the lower 10 bits of each page are occupied by module addresses or offset values, and the upper 6 bits are occupied by control bits.

制御ビットは、例えば、回路制御部４に分岐処理を行わせるか否かを示す２ビット（以下、分岐制御ビットと呼ぶ）と、分岐処理を行わせる場合における分岐条件を示す４ビット（以下、分岐条件定義ビットと呼ぶ）とより構成されている。   The control bits are, for example, 2 bits (hereinafter referred to as a branch control bit) indicating whether or not to cause the circuit control unit 4 to perform a branch process, and 4 bits (hereinafter referred to as a branch condition) when the branch process is performed. Called branch condition definition bits).

分岐制御ビットは、所定の値（例えば２進数“１０”）をとる場合、更に当該分岐制御ビットと同じページに含まれる分岐条件定義ビットが示す条件が満たされた場合は、当該ページのページアドレスを基点として、当該ページに格納されているオフセット値の分ジャンプする（つまり、当該ページのページアドレスと当該ページに格納されているオフセット値との和にあたるページアドレスを有するページ（すなわちジャンプ先のページ）に格納されているデータを読み込む）ことを、回路制御部４に指示する。   When the branch control bit takes a predetermined value (for example, binary number “10”), and when the condition indicated by the branch condition definition bit included in the same page as the branch control bit is satisfied, the page address of the page Jumps by the offset value stored in the page (i.e., a page having a page address corresponding to the sum of the page address of the page and the offset value stored in the page (i.e., the jump destination page). The circuit control unit 4 is instructed to read the data stored in ().

一方、分岐制御ビットは、上述の所定の値以外の値（例えば２進数“００”又は“０１”）をとる場合は、当該分岐制御ビットと同じページに含まれるアドレスにより特定されるモジュールをモジュール記憶部２より読み出し、読み出したモジュールが示す通りにプログラマブル論理回路１を再構成して、当該ページの次のページ（具体的には、例えば当該ページのページアドレスに１を加えた値をページアドレスとするページ）に格納されているデータを読み込むことを、回路制御部４に指示する。   On the other hand, when the branch control bit takes a value other than the above-described predetermined value (for example, binary number “00” or “01”), the module specified by the address included in the same page as the branch control bit is a module. The programmable logic circuit 1 is read out from the storage unit 2 as shown by the read module, and the next page of the page (specifically, for example, a value obtained by adding 1 to the page address of the page is used as the page address) The circuit control unit 4 is instructed to read the data stored in the page.

分岐条件定義ビットは、例えば、値が２進数“００００”をとる場合、「信号Ｃｏｎｄ（０）が値“０”を有していること」をジャンプ（条件ジャンプ）実行の条件とすることを示す。
また、例えば値が２進数“０００１”をとる場合、「信号Ｃｏｎｄ（１）が値“０”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“００１０”をとる場合、「信号Ｃｏｎｄ（２）が値“０”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“００１１”をとる場合、「信号Ｃｏｎｄ（３）が値“０”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“０１００”をとる場合、「信号Ｃｏｎｄ（４）が値“０”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“１０００”をとる場合、「信号Ｃｏｎｄ（０）が値“１”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“１００１”をとる場合、「信号Ｃｏｎｄ（１）が値“１”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“１０１０”をとる場合、「信号Ｃｏｎｄ（２）が値“１”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“１０１１”をとる場合、「信号Ｃｏｎｄ（３）が値“１”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“１１００”をとる場合、「信号Ｃｏｎｄ（４）が値“１”を有していること」を条件ジャンプ実行の条件とすることを示す。
また、例えば値が２進数“０１１１”又は“１１１１”をとる場合は、「当該分岐条件定義ビットと同じページに含まれる分岐制御ビットが上述の所定の値を有している限り必ずジャンプする（無条件ジャンプする）」という条件を示す。 For example, if the branch condition definition bit has a binary number “0000”, “the signal Cond (0) has the value“ 0 ”” is set as a condition for executing a jump (conditional jump). Show.
For example, when the value is a binary number “0001”, it indicates that “the signal Cond (1) has the value“ 0 ”” is set as a condition for executing the conditional jump.
For example, when the value is a binary number “0010”, it indicates that “condition that the signal Cond (2) has the value“ 0 ”” is a condition for executing the conditional jump.
For example, when the value is a binary number “0011”, it indicates that “condition that the signal Cond (3) has the value“ 0 ”” is a condition for executing the conditional jump.
For example, when the value is a binary number “0100”, it indicates that “the signal Cond (4) has the value“ 0 ”” is a condition for executing the conditional jump.
Further, for example, when the value is a binary number “1000”, it indicates that “condition that the signal Cond (0) has the value“ 1 ”” is a condition for executing the conditional jump.
For example, when the value is a binary number “1001”, it indicates that “condition that the signal Cond (1) has the value“ 1 ”” is a condition for executing the conditional jump.
For example, when the value is a binary number “1010”, it indicates that “condition that the signal Cond (2) has the value“ 1 ”” is a condition for executing the conditional jump.
For example, when the value is a binary number “1011”, it indicates that “condition that the signal Cond (3) has the value“ 1 ”” is a conditional jump execution condition.
For example, when the value is a binary number “1100”, it indicates that “condition that the signal Cond (4) has the value“ 1 ”” is a condition for executing the conditional jump.
Further, for example, when the value takes the binary number “0111” or “1111”, “As long as the branch control bit included in the same page as the branch condition definition bit has the above-mentioned predetermined value, a jump is always performed ( Unconditional jump) ”.

なお、信号Ｃｏｎｄ（０）〜Ｃｏｎｄ（４）は、条件の成否を監視する処理を行っている論理回路ＢＦＢＣ、他の処理の結果を保持する処理を行っている論理回路ＢＱＢＣあるいは監視の結果を出力する処理を行っている出力論理回路ＢＯＢＣが回路制御部４に供給する計５ビットの信号である。いかなる場合に論理回路ＢＦＢＣ、論理回路ＢＱＢＣあるいは出力論理回路ＢＯＢＣが信号Ｃｏｎｄ（０）〜Ｃｏｎｄ（４）を供給するかは、例えばモジュールに予め記述されているものとする。また、条件の成否を監視する対象になり得るものとしては、条件ジャンプを実行する条件の他、例えば、他の処理を呼び出す条件、呼び出しを行った素の処理へのリターンを行う条件、等が考えられる。   Note that the signals Cond (0) to Cond (4) indicate the logic circuit BFBC that performs processing for monitoring the success or failure of the condition, the logic circuit BQBC that performs processing for holding the results of other processing, or the monitoring results. The output logic circuit BOBC that is performing output processing supplies a total of 5 bits to the circuit control unit 4. It is assumed that the logic circuit BFBC, the logic circuit BQBC, or the output logic circuit BOBC supplies the signals Cond (0) to Cond (4) in advance, for example, in the module. In addition to conditions for executing conditional jumps, conditions that can be monitored for success or failure of conditions include, for example, conditions for calling other processes, conditions for returning to the original process that made the call, etc. Conceivable.

回路制御部４は、例えばＣＰＵ（Central Processing Unit）等のプロセッサや、このプロセッサが実行するプログラムを記憶するＲＯＭ（Read Only Memory）等の不揮発性メモリなどより構成されるコントローラからなる。あるいは、回路制御部４を構成するコントローラは、専用の電子回路より構成されていてもよい。   The circuit control unit 4 includes a controller including a processor such as a CPU (Central Processing Unit) and a nonvolatile memory such as a ROM (Read Only Memory) that stores a program executed by the processor. Or the controller which comprises the circuit control part 4 may be comprised from the electronic circuit for exclusive use.

回路制御部４は、例えば、図９に示す処理を行う。回路制御部４が、プロセッサ及び不揮発性メモリなどより構成されている場合は、例えばこの不揮発性メモリが記憶するプログラムをこのプロセッサが読み込んで実行することにより、このプロセッサが図９に示す処理を行うものとすればよい。   For example, the circuit control unit 4 performs the processing shown in FIG. When the circuit control unit 4 includes a processor and a nonvolatile memory, for example, the processor reads and executes a program stored in the nonvolatile memory, so that the processor performs the processing illustrated in FIG. It should be.

すなわち、回路制御部４は、例えば、動作を開始するとまず、モジュールアドレス記憶部３の最上位のページアドレスを有するページに格納されているデータ（つまり、制御ビットと、モジュールのアドレス若しくはオフセット値）を読み込む（図９、ステップＳ１）。   That is, for example, when the circuit control unit 4 starts operation, first, data stored in a page having the highest page address in the module address storage unit 3 (that is, a control bit and a module address or offset value). (FIG. 9, step S1).

次に、回路制御部４は、後述のステップＳ５、ステップＳ７又はステップＳ９でモジュールアドレス記憶部３から最も新しくデータを読み込んだページが最後のページであるか否か、すなわち、最下位のページアドレスを与えられたページであるか否かを判別する（ステップＳ２）。そして、最後のページであると判別すると、処理を終了する。
一方、最後のページではないと判別すると、回路制御部４は、モジュールアドレス記憶部３から最も新しく読み込んだデータに含まれる制御ビットが、（ａ）モジュールの読み込み、又は（ｂ）分岐（条件ジャンプや無条件ジャンプ）のいずれの処理を指示するものであるかを判別する（ステップＳ３）。 Next, the circuit control unit 4 determines whether or not the page most recently read from the module address storage unit 3 in step S5, step S7, or step S9 described later is the last page, that is, the lowest page address. It is determined whether or not the page is given (step S2). If it is determined that the page is the last page, the process is terminated.
On the other hand, if it is determined that the page is not the last page, the circuit control unit 4 determines that the control bit included in the data read most recently from the module address storage unit 3 is (a) module read or (b) branch (conditional jump). Or unconditional jump) is determined (step S3).

そして、（ａ）の処理を指示するものであると判別すると、回路制御部４は、モジュールアドレス記憶部３からもっとも新しく読み込んだデータに含まれるアドレスにより特定されるモジュールをモジュール記憶部２より読み込み、このモジュールが表す論理的構成をとるよう、プログラマブル論理回路１を再構成する（ステップＳ４）。ステップＳ４で回路制御部４は、具体的には、例えば上述の制御信号ＣｏｎｆｉｇＩ、ＣｏｎｆｉｇＦｉ、ＣｏｎｆｉｇＦｆ、ＣｏｎｆｉｇＦｏ、ＣｏｎｆｉｇＱｉ、ＣｏｎｆｉｇＱｏ、ＣｏｎｆｉｇＯ及びＣｏｎｆｉｇＬを生成してプログラマブル論理回路１に供給することにより、プログラマブル論理回路１の再構成を行う。   If the circuit control unit 4 determines that the processing of (a) is instructed, the circuit control unit 4 reads from the module storage unit 2 the module specified by the address included in the most recently read data from the module address storage unit 3. The programmable logic circuit 1 is reconfigured to take the logical configuration represented by this module (step S4). In step S4, the circuit control unit 4 specifically generates, for example, the above-described control signals ConfigI, ConfigFi, ConfigFf, ConfigFo, ConfigQi, ConfigQo, ConfigO, and ConfigO, and supplies them to the programmable logic circuit 1. The circuit 1 is reconfigured.

ステップＳ４の処理が終わると、回路制御部４は、モジュールアドレス記憶部３からもっとも新しくデータを読み込んだページの次のページに格納されているデータを読み込み（ステップＳ５）、処理をステップＳ２に戻す。   When the process of step S4 is completed, the circuit control unit 4 reads the data stored in the page next to the page from which the latest data was read from the module address storage unit 3 (step S5), and returns the process to step S2. .

一方、ステップＳ３で、制御ビットが（ｂ）の処理を指示するものであると判別すると、回路制御部４は、当該制御ビットに含まれる分岐条件定義ビットが、（ｃ）無条件ジャンプ、又は（ｄ）条件ジャンプのいずれの処理を指示するものであると判別する（ステップＳ６）。ステップＳ６で回路制御部４は、具体的には、分岐条件定義ビットの値が“０１１１”又は“１１１１”であるか否かを判別し、これらの値のいずれかであれば無条件ジャンプを指示するものであると判別し、その他の値であれば、条件ジャンプを指示するものであると判別する。   On the other hand, if it is determined in step S3 that the control bit indicates the processing of (b), the circuit control unit 4 determines that the branch condition definition bit included in the control bit is (c) unconditional jump, or (D) It is determined that any processing of conditional jump is instructed (step S6). Specifically, in step S6, the circuit control unit 4 determines whether the value of the branch condition definition bit is “0111” or “1111”, and if it is any of these values, an unconditional jump is performed. It is determined that it is an instruction, and if it is any other value, it is determined that a conditional jump is instructed.

そして、無条件ジャンプを指示するものであるとステップＳ６で判別すると、回路制御部４は、当該制御ビットと同じページに含まれていたオフセット値を参照し、当該オフセット値の分ジャンプし（すなわち、ジャンプ先のページに格納されているデータを読み込み）（ステップＳ７）、処理をステップＳ２に戻す。   If it is determined in step S6 that an unconditional jump is instructed, the circuit control unit 4 refers to the offset value included in the same page as the control bit and jumps by the offset value (ie, The data stored in the jump destination page is read) (step S7), and the process returns to step S2.

一方、条件ジャンプを指示するものであるとステップＳ６で判別すると、回路制御部４は、例えばプログラマブル論理回路１が供給する信号Ｃｏｎｄ（０）〜Ｃｏｎｄ（４）を取得する（ステップＳ８）。そして回路制御部４は、分岐条件定義ビットが示す分岐条件が成就しているか否かを、取得した信号Ｃｏｎｄ（０）〜Ｃｏｎｄ（４）が示す値などに基づいて判別する（ステップＳ９）。そして、分岐条件が成就していないと判別すると、モジュールアドレス記憶部３からもっとも新しくデータを読み込んだページの次のページに格納されているデータを読み込み（ステップＳ１０）、処理をステップＳ２に戻す。一方、成就していると判別すると、回路制御部４はステップＳ７に処理を移す。   On the other hand, if it is determined in step S6 that a conditional jump is instructed, the circuit control unit 4 acquires signals Cond (0) to Cond (4) supplied by the programmable logic circuit 1, for example (step S8). Then, the circuit control unit 4 determines whether or not the branch condition indicated by the branch condition definition bit is satisfied based on the value indicated by the acquired signals Cond (0) to Cond (4) (step S9). If it is determined that the branch condition has not been fulfilled, the data stored in the page next to the page from which data is most recently read from the module address storage unit 3 is read (step S10), and the process returns to step S2. On the other hand, if it is determined that it has been fulfilled, the circuit control unit 4 moves the process to step S7.

一方、プログラマブル論理回路１は、外部から入力論理回路ＢＩＢＣに供給された信号や、自己の論理回路ＢＱＢＣが保持している過去の演算結果を用いて、当該信号が供給された時点での自己の論理的構成に従った演算を行う。そして、演算結果を示す信号を論理回路ＢＱＢＣに保持し、あるいは出力論理回路ＢＯＢＣから出力する。   On the other hand, the programmable logic circuit 1 uses the signal supplied from the outside to the input logic circuit BIBC or the past calculation result held by its own logic circuit BQBC, and the programmable logic circuit 1 at the time when the signal is supplied. Perform operations according to the logical structure. Then, a signal indicating the operation result is held in the logic circuit BQBC or output from the output logic circuit BOBC.

上述の動作を行うことにより、このプログラマブル論理回路装置は、プログラマブル論理回路１の再構成を所定の順序で逐次に行えるだけでなく、条件分岐や無条件分岐のような複雑な手順による再構成も円滑に実行できる。   By performing the above-described operation, the programmable logic circuit device can not only reconfigure the programmable logic circuit 1 sequentially in a predetermined order, but also can perform reconfiguration by complicated procedures such as conditional branching and unconditional branching. It can be executed smoothly.

なお、このプログラマブル論理回路装置の構成は上述のものに限られない。
例えば、１個の記憶装置がモジュール記憶部２及びモジュールアドレス記憶部３の機能を行うようにしてもよい。 Note that the configuration of the programmable logic circuit device is not limited to that described above.
For example, one storage device may perform the functions of the module storage unit 2 and the module address storage unit 3.

また、モジュールアドレス記憶部３が記憶するデータのデータ構造は必ずしも上述の通りである必要はなく、例えば、１ページを構成するビットの数は任意である。また、モジュールのアドレス、ページアドレス、オフセット値、分岐制御ビットあるいは分岐条件定義ビットのビット数や、これらがモジュールアドレス記憶部３の個々のページ内で占める位置も任意である。   Further, the data structure of the data stored in the module address storage unit 3 is not necessarily as described above. For example, the number of bits constituting one page is arbitrary. Further, the number of bits of the module address, page address, offset value, branch control bit or branch condition definition bit, and the position occupied by these in each page of the module address storage unit 3 are also arbitrary.

また、回路制御部４がジャンプを実行する条件も上述のものに限られない。例えば、ジャンプ実行の条件は必ずしも信号Ｃｏｎｄ（０）〜Ｃｏｎｄ（４）の値に係るものでなくてもよく、また、信号Ｃｏｎｄのビット数は必ずしも５ビットでなくてもよい。一方で当該条件は、回路制御部４が取得可能な他の任意の情報に係るものであってもよい。
また、信号Ｃｏｎｄは、一つ又は複数の時点においてプログラマブル論理回路１の１個又は複数のノードに生じる信号の値に論理演算等の所定の処理を施した結果得られる値を表すものであってもよく、この場合、プログラマブル論理回路１は、例えば当該論理演算等を行う論理回路を備えていればよい。 Further, the condition for the circuit control unit 4 to execute the jump is not limited to the above. For example, the jump execution condition does not necessarily relate to the values of the signals Cond (0) to Cond (4), and the number of bits of the signal Cond does not necessarily have to be 5 bits. On the other hand, the conditions may relate to other arbitrary information that can be acquired by the circuit control unit 4.
The signal Cond represents a value obtained as a result of performing a predetermined process such as a logical operation on the value of a signal generated in one or a plurality of nodes of the programmable logic circuit 1 at one or a plurality of time points. In this case, the programmable logic circuit 1 only needs to include a logic circuit that performs the logical operation or the like, for example.

また、回路制御部４は、上述したような態様のジャンプ（すなわち相対ジャンプ）のみならず、絶対ジャンプを行ってもよい。この場合、例えば、モジュールアドレス記憶部３が記憶する分岐制御ビットは、例えば、相対ジャンプ、絶対ジャンプ、又はジャンプ不実行の３種類の指示を表し得るものとすればよい。そして、分岐制御ビットが絶対ジャンプを指示するものである場合、回路制御部４は、当該分岐制御ビットを含むページにはオフセット値に代えてジャンプ先のページアドレスが格納されていると解釈する（すなわち、当該ページにはオフセット値に代えてジャンプ先のページアドレスが格納される必要がある）ものとすればよい。   Further, the circuit control unit 4 may perform an absolute jump as well as the above-described jump (that is, a relative jump). In this case, for example, the branch control bits stored in the module address storage unit 3 may represent three types of instructions, for example, relative jump, absolute jump, or jump non-execution. If the branch control bit indicates an absolute jump, the circuit control unit 4 interprets that the page including the branch control bit stores the jump destination page address instead of the offset value ( That is, the page address of the jump destination needs to be stored in place of the offset value in the page).

また、このプログラマブル論理回路装置は、後入れ先出し（ＬＩＦＯ）スタックをなす記憶領域を有するメモリを更に備えてもよい。そして、このスタックにモジュールアドレス記憶部２内のページのページアドレスを保管し、呼出し・復帰の機能を実現するために用いてもよい。
具体的には、例えば、制御ビットは更に呼出しの処理を指示するデータや復帰の処理を指示するデータを含み得るものとし、一方で、分岐処理におけるジャンプ先となるページに、繰り返し使用するモジュールのアドレスを格納しておき、当該ページの制御ビットには、復帰を指示するデータを含めておく。そして回路制御部４は、当該ページを呼び出す際（つまり、当該ページの呼び出しを指示するデータが制御ビットに含まれているページのデータを読み込んだ際）には、スタックに現在実行中のページの次のページのページアドレスを格納し、ジャンプ先のページに格納されているデータを読み込んでプログラマブル論理回路１を再構成し、次に、スタックに格納されたページアドレスを読み出して当該ページアドレスが示すページへとジャンプすることにより、復帰の処理を行うものとすればよい。 The programmable logic circuit device may further include a memory having a storage area forming a last-in first-out (LIFO) stack. Then, the page address of the page in the module address storage unit 2 may be stored in this stack and used for realizing a call / return function.
Specifically, for example, the control bit may further include data for instructing the calling process and data for instructing the return process, and on the other hand, the page of the jump destination in the branching process is repeatedly used. The address is stored, and the control bit of the page includes data for instructing the return. Then, when the circuit control unit 4 calls the page (that is, when the page data whose control bit includes data instructing to call the page is read), the circuit control unit 4 stores the page currently being executed in the stack. The page address of the next page is stored, the data stored in the jump destination page is read to reconfigure the programmable logic circuit 1, and then the page address stored in the stack is read and indicated by the page address The return processing may be performed by jumping to the page.

また、プログラマブル論理回路１が実行する処理が他の装置等との同期をとらない形で処理される場合や、処理に要する時間が一定でない場合などに対処するため、モジュールは、論理回路ＢＦＢＣにプログラマブル論理回路１１の処理の終了を監視させ、論理回路ＢＱＢＣに監視結果を保持させ、出力論理回路ＢＯＢＣに処理終了を示すデータを回路制御部４へと供給させるように、プログラマブル論理回路１の論理的構成を定義してもよい。   Further, in order to cope with the case where the processing executed by the programmable logic circuit 1 is processed in a manner that does not synchronize with other devices or the case where the time required for the processing is not constant, the module is connected to the logic circuit BFBC. The logic of the programmable logic circuit 1 is monitored so that the end of the processing of the programmable logic circuit 11 is monitored, the monitoring result is held in the logic circuit BQBC, and the data indicating the end of processing is supplied to the circuit control unit 4 in the output logic circuit BOBC. A specific configuration may be defined.

また、モジュールが、所定のクロック数で終了することが予め分かっている処理をプログラマブル論理回路１に実行させるように論理的構成を定義するものである場合、当該モジュールは、プログラマブル論理回路１を更に、クロック信号のクロック数をカウントするカウンター、及び、当該カウンターがカウントしたクロック数が所定数に達したか否かを判別し、達したと判別したとき処理の終了を示すデータを回路制御部４に供給する論理回路として機能させるように、論理的構成を定義してもよい。   In addition, when the module defines a logical configuration so that the programmable logic circuit 1 executes a process that is known to end in a predetermined number of clocks, the module further includes the programmable logic circuit 1. A counter that counts the number of clocks of the clock signal, and whether or not the number of clocks counted by the counter has reached a predetermined number. A logical configuration may be defined so as to function as a logic circuit supplied to the device.

また、回路制御部４、モジュールアドレス記憶部３及び／又はモジュール記憶部２が、プログラマブル論理回路１より構成されるようにしてもよい。この場合このプログラマブル論理回路装置は、例えば、プログラマブル論理回路１を回路制御部４、モジュールアドレス記憶部３及び／又はモジュール記憶部２として機能させるための論理的構成を定義するモジュールを予め記憶する不揮発性記憶装置（例えば、ＲＯＭ（Read Only Memory）等）を更に備えるものとする。そして、プログラマブル論理回路１は、このプログラマブル論理回路装置の起動直後などのタイミングでこの不揮発性記憶装置が記憶するモジュールを読み出し、このモジュールが定義する通りに自己の論理的構成を変化させるための制御回路等を備えていればよい。   Further, the circuit control unit 4, the module address storage unit 3 and / or the module storage unit 2 may be configured by the programmable logic circuit 1. In this case, the programmable logic circuit device stores, for example, a module that defines in advance a logical configuration for causing the programmable logic circuit 1 to function as the circuit control unit 4, the module address storage unit 3, and / or the module storage unit 2. It is assumed that an additional storage device (for example, ROM (Read Only Memory) or the like) is further provided. Then, the programmable logic circuit 1 reads the module stored in the nonvolatile memory device at a timing such as immediately after starting the programmable logic circuit device, and controls to change its logical configuration as defined by the module. A circuit or the like may be provided.

以上、この発明の実施の形態を説明したが、この発明にかかるプログラマブル論理回路制御装置は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、プログラマブル論理回路１に接続されたコンピュータに、上述のモジュール記憶部２、モジュールアドレス記憶部３及び回路制御部４の動作を実行させるためのプログラムを格納した媒体（ＣＤ−ＲＯＭ、ＭＯ等）からこれらのプログラムをインストールすることにより、上述の処理を実行するプログラマブル論理回路装置を構成することができる。   Although the embodiment of the present invention has been described above, the programmable logic circuit control device according to the present invention can be realized using a normal computer system, not a dedicated system. For example, a medium (CD-ROM, MO, etc.) storing a program for causing the computer connected to the programmable logic circuit 1 to execute the operations of the module storage unit 2, the module address storage unit 3 and the circuit control unit 4 described above. By installing these programs, a programmable logic circuit device that executes the above-described processing can be configured.

また、例えば、通信回線の掲示板（ＢＢＳ）にこのプログラムをアップロードし、これを通信回線を介して配信してもよく、また、このプログラムを表す信号により搬送波を変調し、得られた変調波を伝送し、この変調波を受信した装置が変調波を復調してこのプログラムを復元するようにしてもよい。そして、このプログラムを起動し、ＯＳの制御下に、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。   Further, for example, this program may be uploaded to a bulletin board (BBS) of a communication line and distributed via the communication line. Also, a carrier wave is modulated by a signal representing this program, and the obtained modulated wave is A device that transmits and receives the modulated wave may demodulate the modulated wave to restore the program. The above-described processing can be executed by starting this program and executing it under the control of the OS in the same manner as other application programs.

なお、ＯＳが処理の一部を分担する場合、あるいは、ＯＳが本願発明の１つの構成要素の一部を構成するような場合には、記録媒体には、その部分を除いたプログラムを格納してもよい。この場合も、この発明では、その記録媒体には、コンピュータが実行する各機能又はステップを実行するためのプログラムが格納されているものとする。   When the OS shares a part of the processing, or when the OS constitutes a part of one component of the present invention, a program excluding the part is stored in the recording medium. May be. Also in this case, in the present invention, it is assumed that the recording medium stores a program for executing each function or step executed by the computer.

本発明の実施の形態に係るプログラマブル論理回路装置の構成を示す図である。It is a figure which shows the structure of the programmable logic circuit apparatus which concerns on embodiment of this invention. プログラマブル論理回路の構成を模式的に示す図である。It is a figure which shows the structure of a programmable logic circuit typically. 入力論理回路ＢＩＢＣの構成を示す図である。It is a figure which shows the structure of the input logic circuit BIBC. 論理回路ＢＦＢＣの構成を示す図である。It is a figure which shows the structure of the logic circuit BFBC. 論理回路ＢＱＢＣの構成を示す図である。It is a figure which shows the structure of the logic circuit BQBC. 出力論理回路ＢＯＢＣの構成を示す図である。It is a figure which shows the structure of the output logic circuit BOBC. （ａ）は、マトリクススイッチの構成を示す図であり、（ｂ）は、マトリクススイッチを構成するスイッチ群の構成を示す図である。(A) is a figure which shows the structure of a matrix switch, (b) is a figure which shows the structure of the switch group which comprises a matrix switch. モジュールアドレス記憶部が記憶するデータのデータ構造を模式的に示す図である。It is a figure which shows typically the data structure of the data which a module address memory | storage part memorize | stores. 回路制御部が行う処理の流れを示すフローチャートである。It is a flowchart which shows the flow of the process which a circuit control part performs.

符号の説明Explanation of symbols

１ プログラマブル論理回路
２ モジュール記憶部
３ モジュールアドレス記憶部
４ 回路制御部 DESCRIPTION OF SYMBOLS 1 Programmable logic circuit 2 Module memory | storage part 3 Module address memory | storage part 4 Circuit control part

Claims (9)

供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路に制御信号を供給することにより、当該プログラマブル論理回路の論理的構成を変更するコントローラと、
前記プログラマブル論理回路の論理的構成を定義するデータからなるモジュールを複数記憶するモジュール記憶用メモリと、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納するモジュール使用順序指定用メモリと、を備え、
前記コントローラは、
前記モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得し、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別し、
モジュールのアドレスを指定していると判別したときは、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更し、
他の記憶位置を指定していると判別したときは、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する、
ことを特徴とするプログラマブル論理回路制御装置。 A controller that changes the logical configuration of the programmable logic circuit by supplying a control signal to an external programmable logic circuit having a function of changing the logical configuration according to the supplied control signal;
A module storage memory for storing a plurality of modules comprising data defining a logical configuration of the programmable logic circuit;
A module use order specification memory having a plurality of ordered storage locations, each storing data specifying a module address or other storage location;
The controller is
Obtaining data stored in a storage location of the module use order designation memory;
Determine whether the acquired data specifies the address of the module or other storage location,
When it is determined that the address of the module is specified, control is performed such that the module indicated by the address is acquired from the module storage memory and the logical configuration indicated by the module is taken by the programmable logic circuit. Changing the logical configuration of the programmable logic circuit by generating a signal and supplying the programmable logic circuit;
When it is determined that another storage location is designated, the data stored in the other storage location is obtained from the module use order designation memory.
A programmable logic circuit control device. 前記モジュール使用順序指定用メモリの記憶位置に格納されているデータは、他の記憶位置を指定するものである場合、当該他の記憶位置に格納されているデータを取得する処理に移る条件を指定する条件定義データを含んでおり、
前記コントローラは、
他の記憶位置を指定していると判別したときは、取得したデータに含まれる条件定義データが指定する条件が満たされているか否かを判別し、
満たされていると判別したときは、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得し、
満たされていないと判別したときは、当該他の記憶位置からのデータの取得を中止する、
ことを特徴とする請求項１に記載のプログラマブル論理回路制御装置。 If the data stored in the storage location of the module use order specification memory is to specify another storage location, specify the conditions to move to the process of acquiring the data stored in the other storage location Condition definition data to be included,
The controller is
When it is determined that another storage location is specified, it is determined whether the condition specified by the condition definition data included in the acquired data is satisfied,
When it is determined that it is satisfied, the data stored in the other storage location is acquired from the module use order designation memory,
When it is determined that the data is not satisfied, the acquisition of data from the other storage location is stopped.
The programmable logic circuit control device according to claim 1. 前記条件定義データが指定する条件は、前記プログラマブル論理回路の所定のノードに発生する信号が表す値に係るものであり、
前記コントローラは、他の記憶位置を指定していると判別したときは、前記プログラマブル論理回路の前記ノードより前記信号を取得し、取得した信号が表す値に基づいて、前記モジュール使用順序指定用メモリより取得したデータに含まれる条件定義データが指定する条件が満たされているか否かを判別する、
ことを特徴とする請求項２に記載のプログラマブル論理回路制御装置。 The condition specified by the condition definition data relates to a value represented by a signal generated at a predetermined node of the programmable logic circuit,
When the controller determines that another storage location is designated, the controller obtains the signal from the node of the programmable logic circuit, and based on the value represented by the obtained signal, the module use order designation memory Determine whether the condition specified by the condition definition data included in the acquired data is satisfied,
The programmable logic circuit control device according to claim 2. 前記モジュール使用順序指定用メモリの記憶位置に格納されているデータは、当該データがモジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを識別する識別データを含んでおり、
前記コントローラは、前記モジュール使用順序指定用メモリより取得したデータに含まれる識別データに基づいて、当該取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別する、
ことを特徴とする請求項１、２又は３に記載のプログラマブル論理回路制御装置。 The data stored in the storage location of the module use order specification memory includes identification data that identifies whether the data specifies a module address or another storage location,
The controller determines, based on identification data included in data acquired from the module use order specification memory, whether the acquired data specifies a module address or another storage location. ,
The programmable logic circuit control device according to claim 1, 2, or 3. 供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路の論理的構成を定義するデータからなるモジュールを、当該モジュールを複数記憶するモジュール記憶用メモリから取得し、取得したモジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更するプログラマブル論理回路制御装置であって、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納する外部のモジュール使用順序指定用メモリより、当該モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得する手段と、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別する手段と、
モジュールのアドレスを指定していると判別したとき、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるよう前記プログラマブル論理回路の論理的構成を変更する手段と、
他の記憶位置を指定していると判別したとき、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する手段と、を備える、
ことを特徴とするプログラマブル論理回路制御装置。 A module comprising data defining a logical configuration of an external programmable logic circuit having a function of changing a logical configuration in accordance with a supplied control signal is acquired from a module storage memory storing a plurality of the modules, and the acquired module A programmable logic circuit control device that changes the logical configuration of the programmable logic circuit by generating a control signal that causes the programmable logic circuit to take the logical configuration indicated by ,
It has a plurality of ordered storage locations, and each of these storage locations is used for specifying the module use order from an external module use order specification memory for storing data specifying the address of the module or another storage location. Means for obtaining data stored in a memory location;
Means for determining whether the acquired data specifies a module address or other storage location;
When it is determined that a module address is specified, the programmable logic circuit is configured to acquire the module indicated by the address from the module storage memory and cause the programmable logic circuit to take a logical configuration indicated by the module. Means for changing the logical configuration of the circuit;
Means for obtaining data stored in the other storage location from the module use order designation memory when it is determined that the other storage location is designated,
A programmable logic circuit control device. 供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路に制御信号を供給することにより、当該プログラマブル論理回路の論理的構成を変更するプログラマブル論理回路制御方法であって、
前記プログラマブル論理回路の論理的構成を定義するデータからなるモジュールを複数記憶し、
順序付けられた複数の記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納し、
前記記憶位置に格納されているデータを取得し、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別し、
モジュールのアドレスを指定していると判別したときは、当該アドレスにより示される当該モジュールを取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更し、
他の記憶位置を指定していると判別したときは、当該他の記憶位置に格納されているデータを取得する、
ことを特徴とするプログラマブル論理回路制御方法。 A programmable logic circuit control method for changing a logical configuration of a programmable logic circuit by supplying a control signal to an external programmable logic circuit having a function of changing the logical configuration according to a supplied control signal,
Storing a plurality of modules comprising data defining a logical configuration of the programmable logic circuit;
Storing data specifying the address of the module or other storage location in each of the ordered storage locations;
Obtaining data stored in the storage location;
Determine whether the acquired data specifies the address of the module or other storage location,
When it is determined that the address of the module is specified, the module indicated by the address is acquired, and a control signal is generated to cause the programmable logic circuit to take the logical configuration indicated by the module. Changing the logical configuration of the programmable logic circuit by supplying the programmable logic circuit;
When it is determined that another storage location is specified, the data stored in the other storage location is acquired.
A programmable logic circuit control method. 供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路の論理的構成を定義するデータからなるモジュールを、当該モジュールを複数記憶するモジュール記憶用メモリから取得し、取得したモジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更するプログラマブル論理回路制御方法であって、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納する外部のモジュール使用順序指定用メモリより、当該モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得し、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別し、
モジュールのアドレスを指定していると判別したとき、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるよう前記プログラマブル論理回路の論理的構成を変更し、
他の記憶位置を指定していると判別したとき、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する、
ことを特徴とするプログラマブル論理回路制御方法。 A module comprising data defining a logical configuration of an external programmable logic circuit having a function of changing a logical configuration in accordance with a supplied control signal is acquired from a module storage memory storing a plurality of the modules, and the acquired module A programmable logic circuit control method for changing the logical configuration of the programmable logic circuit by generating a control signal that causes the programmable logic circuit to take the logical configuration indicated by and supplying the control signal to the programmable logic circuit. ,
It has a plurality of ordered storage locations, and each of these storage locations is used for specifying the module use order from an external module use order specification memory for storing data specifying the address of the module or another storage location. Get the data stored in the memory location,
Determine whether the acquired data specifies the address of the module or other storage location,
When it is determined that a module address is specified, the programmable logic circuit is configured to acquire the module indicated by the address from the module storage memory and cause the programmable logic circuit to take a logical configuration indicated by the module. Change the logical configuration of the circuit,
When it is determined that another storage location is specified, the data stored in the other storage location is acquired from the module use order specification memory.
A programmable logic circuit control method. コンピュータを、
供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路に制御信号を供給することにより、当該プログラマブル論理回路の論理的構成を変更するコントローラと、
前記プログラマブル論理回路の論理的構成を定義するデータからなるモジュールを複数記憶するモジュール記憶用メモリと、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納するモジュール使用順序指定用メモリと、して機能させるためのプログラムであって、
前記コントローラは、
前記モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得し、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別し、
モジュールのアドレスを指定していると判別したときは、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更し、
他の記憶位置を指定していると判別したときは、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する、
ことを特徴とするプログラム。 Computer
A controller that changes the logical configuration of the programmable logic circuit by supplying a control signal to an external programmable logic circuit having a function of changing the logical configuration according to the supplied control signal;
A module storage memory for storing a plurality of modules comprising data defining a logical configuration of the programmable logic circuit;
A program for functioning as a module use order designation memory having a plurality of ordered storage locations and storing data for designating module addresses or other storage locations in each of these storage locations. There,
The controller is
Obtaining data stored in a storage location of the module use order designation memory;
Determine whether the acquired data specifies the address of the module or other storage location,
When it is determined that the address of the module is specified, control is performed such that the module indicated by the address is acquired from the module storage memory and the logical configuration indicated by the module is taken by the programmable logic circuit. Changing the logical configuration of the programmable logic circuit by generating a signal and supplying the programmable logic circuit;
When it is determined that another storage location is designated, the data stored in the other storage location is obtained from the module use order designation memory.
A program characterized by that. コンピュータを、供給された制御信号に従って論理的構成を変更する機能を有する外部のプログラマブル論理回路の論理的構成を定義するデータからなるモジュールを、当該モジュールを複数記憶するモジュール記憶用メモリから取得し、取得したモジュールが示す論理的構成を前記プログラマブル論理回路にとらせるような制御信号を生成して前記プログラマブル論理回路に供給することにより、前記プログラマブル論理回路の論理的構成を変更するプログラマブル論理回路制御装置として機能させるためのプログラムであって、
前記コンピュータに、
順序付けられた複数の記憶位置を有し、これらの記憶位置のそれぞれに、モジュールのアドレス又は他の記憶位置を指定するデータを格納する外部のモジュール使用順序指定用メモリより、当該モジュール使用順序指定用メモリの記憶位置に格納されているデータを取得する機能と、
取得したデータが、モジュールのアドレス又は他の記憶位置のいずれを指定するものであるかを判別する機能と、
モジュールのアドレスを指定していると判別したとき、当該アドレスにより示される当該モジュールを前記モジュール記憶用メモリより取得して、当該モジュールが示す論理的構成を前記プログラマブル論理回路にとらせるよう前記プログラマブル論理回路の論理的構成を変更する機能と、
他の記憶位置を指定していると判別したとき、当該他の記憶位置に格納されているデータを前記モジュール使用順序指定用メモリより取得する機能と、を更に行わせる、
ことを特徴とするプログラム。 Obtaining a module comprising data defining a logical configuration of an external programmable logic circuit having a function of changing a logical configuration in accordance with a supplied control signal from a module storage memory storing a plurality of the modules; A programmable logic circuit control device that changes the logical configuration of the programmable logic circuit by generating a control signal that causes the programmable logic circuit to take the logical configuration indicated by the acquired module and supplying the control signal to the programmable logic circuit Is a program for functioning as
In the computer,
It has a plurality of ordered storage locations, and each of these storage locations is used for specifying the module use order from an external module use order specification memory for storing data specifying the address of the module or another storage location. A function for acquiring data stored in a memory storage location;
A function for determining whether the acquired data specifies a module address or another storage location;
When it is determined that a module address is specified, the programmable logic circuit is configured to acquire the module indicated by the address from the module storage memory and cause the programmable logic circuit to take a logical configuration indicated by the module. The ability to change the logical configuration of the circuit;
When it is determined that another storage location is designated, the function of acquiring the data stored in the other storage location from the module use order designation memory is further performed.
A program characterized by that.
JP2003433210A 2003-12-26 2003-12-26 Programmable logic circuit control device, programmable logic circuit control method, and program Expired - Fee Related JP3838367B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003433210A JP3838367B2 (en) 2003-12-26 2003-12-26 Programmable logic circuit control device, programmable logic circuit control method, and program
CNA2004800421344A CN1973259A (en) 2003-12-26 2004-12-27 Programmable logic circuit control apparatus, programmable logic circuit control method and program
TW093141053A TWI290282B (en) 2003-12-26 2004-12-27 Programmable logic circuit control apparatus, programmable logic circuit control method and a computer readable recording medium recording a programmable logic circuit control program
EP04808169A EP1697829A4 (en) 2003-12-26 2004-12-27 Programmable logic circuit control apparatus, programmable logic circuit control method and program
PCT/JP2004/019819 WO2005064456A1 (en) 2003-12-26 2004-12-27 Programmable logic circuit control apparatus, programmable logic circuit control method and program
KR1020067014707A KR20070007270A (en) 2003-12-26 2004-12-27 Programmable logic circuit control apparatus, programmable logic circuit control method and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003433210A JP3838367B2 (en) 2003-12-26 2003-12-26 Programmable logic circuit control device, programmable logic circuit control method, and program

Publications (2)

Publication Number Publication Date
JP2005190343A true JP2005190343A (en) 2005-07-14
JP3838367B2 JP3838367B2 (en) 2006-10-25

Family

ID=34736508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003433210A Expired - Fee Related JP3838367B2 (en) 2003-12-26 2003-12-26 Programmable logic circuit control device, programmable logic circuit control method, and program

Country Status (6)

Country Link
EP (1) EP1697829A4 (en)
JP (1) JP3838367B2 (en)
KR (1) KR20070007270A (en)
CN (1) CN1973259A (en)
TW (1) TWI290282B (en)
WO (1) WO2005064456A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304802A (en) * 2006-05-10 2007-11-22 Fuji Xerox Co Ltd Data processing device and its program
JP2009129163A (en) * 2007-11-22 2009-06-11 Fuji Xerox Co Ltd Data processing apparatus and data processing program

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4806417B2 (en) * 2005-11-25 2011-11-02 パナソニック株式会社 Logical block control system and logical block control method
CN100444133C (en) * 2006-06-13 2008-12-17 深圳市研祥智能科技股份有限公司 Method of computer access expansion memory
CN100456232C (en) * 2007-03-19 2009-01-28 中国人民解放军国防科学技术大学 Storage access and dispatching device aimed at stream processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11296345A (en) * 1998-04-08 1999-10-29 Hitachi Ltd Processor
JP2001068993A (en) * 1999-08-25 2001-03-16 Fuji Xerox Co Ltd Information processing system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023564A (en) * 1996-07-19 2000-02-08 Xilinx, Inc. Data processing system using a flash reconfigurable logic device as a dynamic execution unit for a sequence of instructions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11296345A (en) * 1998-04-08 1999-10-29 Hitachi Ltd Processor
JP2001068993A (en) * 1999-08-25 2001-03-16 Fuji Xerox Co Ltd Information processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304802A (en) * 2006-05-10 2007-11-22 Fuji Xerox Co Ltd Data processing device and its program
JP2009129163A (en) * 2007-11-22 2009-06-11 Fuji Xerox Co Ltd Data processing apparatus and data processing program

Also Published As

Publication number Publication date
KR20070007270A (en) 2007-01-15
EP1697829A1 (en) 2006-09-06
TWI290282B (en) 2007-11-21
CN1973259A (en) 2007-05-30
EP1697829A4 (en) 2007-05-02
JP3838367B2 (en) 2006-10-25
WO2005064456A1 (en) 2005-07-14
TW200601029A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
US10740435B2 (en) Programmable logic integrated circuit, design support system, and configuration method
US9425802B1 (en) Methods and apparatus for configuring and reconfiguring a partial reconfiguration region
WO2001095099A1 (en) System for managing circuitry of variable function information processing circuit and method for managing circuitry of variable function information processing circuit
US9560232B2 (en) Image processing apparatus, method of controlling the same, and storage medium for configuring a reconfigurable device
JP3838367B2 (en) Programmable logic circuit control device, programmable logic circuit control method, and program
JP3836109B2 (en) Programmable logic circuit control device, programmable logic circuit control method, and program
JP2006302132A (en) Signal processor, reconfigurable logic circuit device and reconfigurable sequential circuit
US20160086640A1 (en) Reconfigurable semiconductor integrated circuit and electronic device
JP4468452B2 (en) Computer device with a reconfigurable architecture to incorporate global cellular automata
JPH1117524A (en) Programmable logic circuit system and re-configuration method for programmable logic circuit device
JP2006303730A (en) Semiconductor integrated circuit device, and design apparatus for semiconductor integrated circuit device
JP2004200311A (en) Logic verifying device
JP2007094603A (en) Programmable device control unit and programmable device control method
US7996657B2 (en) Reconfigurable computing circuit
JP4905660B2 (en) PROGRAMMABLE DEVICE CONTROL DEVICE, PROGRAMMABLE LOGIC CIRCUIT DEVICE, AND PROGRAMMABLE DEVICE CONTROL METHOD
US11115024B2 (en) Integrated circuit, test method for testing integrated circuit, and electronic device
US20050289421A1 (en) Semiconductor chip
US20230052788A1 (en) Software-Defined Synthesizable Testbench
JP2008219728A (en) Reconstructible arithmetic processing circuit
US7606969B2 (en) Programmable logic devices
JP4269889B2 (en) Data processing device
JP2001196921A (en) Programmable integrated circuit device
JP2023125556A (en) Control device and control method
JP2004302856A (en) Integrated circuit device and data configuring device for device thereof
JP2007058689A (en) Control board device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

AA92 Notification of invalidation

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees