JP2005184341A - 信号切替装置およびそれを用いた信号処理装置 - Google Patents
信号切替装置およびそれを用いた信号処理装置 Download PDFInfo
- Publication number
- JP2005184341A JP2005184341A JP2003420964A JP2003420964A JP2005184341A JP 2005184341 A JP2005184341 A JP 2005184341A JP 2003420964 A JP2003420964 A JP 2003420964A JP 2003420964 A JP2003420964 A JP 2003420964A JP 2005184341 A JP2005184341 A JP 2005184341A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- control terminal
- input
- signal switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】 入力された単相の制御信号Cbをシフト回路26によってシフトし、信号切替素子21の切替えに必要な第1電圧(アース電位)と第2電圧の間を遷移する第1信号Ccとして第1制御端子21dに入力する。また、抵抗28を介して入力端子と信号切替素子21の第2制御端子21eとの間を接続する。第2制御端子21eとアース間に設けられたスイッチ回路27は、第1信号Ccの電圧が第1電圧のとき開いて、抵抗28から第2制御端子21eに入力される第2信号Cdの電圧を第2電圧とし、第1信号Ccの電圧が第2電圧のとき閉じて、第2制御端子21eに入力される第2信号Cdの電圧をアース電位の第1電圧にする。
【選択図】 図1
Description
Terminal)のように、回路数が1で接続端子数が少ないものを用いている。
信号を入出力するための複数の信号端子(21a〜21c)、第1制御端子(21d)および第2制御端子(21e)とを有し、前記第1制御端子にアース電位の第1電圧(Va)が印加され且つ前記第2制御端子に前記第1電圧に対して第1の電位差(Vs)をもつ第2電圧(Vb)が印加されたとき前記複数の信号端子の接続状態を第1状態とし、前記第1制御端子に前記第2電圧が印加され且つ前記第2制御端子に前記第1電圧が印加されたとき前記複数の信号端子の接続状態を前記第1状態と異なる第2状態にする信号切替素子(21)と、
前記第1電圧および第2電圧に対してそれぞれ第2の電位差(Vu)のある第3電圧(Vc)と第4電圧(Vd)との間で遷移する単相2値の制御信号(Cb)を入力端子(25a)で受け、該制御信号を前記第1電圧と第2電圧との間で遷移する第1信号(Cc)に変換して前記信号切替素子の前記第1制御端子に入力するとともに、前記第1信号に対して反転する第2信号(Cd)を前記信号切替素子の第2制御端子に入力する2相変換回路(25)とを備えた信号切替装置であって、
前記2相変換回路が、
前記入力端子に入力された制御信号を前記第2の電位差分シフトすることにより、前記第1電圧と第2電圧の間を遷移する前記第1信号として前記信号切替素子の前記第1制御端子に入力するシフト回路(26)と、
前記入力端子と前記信号切替素子の前記第2制御端子との間を接続する抵抗回路(28)と、
前記信号切替素子の第2制御端子とアース間に設けられ、前記シフト回路から出力された前記第1信号の電圧が前記第1電圧のとき開いて、前記抵抗回路から前記第2制御端子に入力される前記第2信号の電圧を前記第2電圧とし、前記シフト回路から出力された前記第1信号の電圧が前記第2電圧のとき閉じて、前記第2制御端子に入力される前記第2信号の電圧をアース電位の第1電圧とするスイッチ回路(27)とによって構成されていることを特徴としている。
前記2相変換回路の前記シフト回路は、前記第2の電位差分の降伏電圧を有し前記入力端子に一端側を接続されたツェナダイオード(26a)と、該ツェナダイオードの他端側とアース間に接続された抵抗(26b)とからなり、該ツェナダイオードの他端側から前記第1信号を出力するように構成され、
前記2相変換回路の前記スイッチ回路は、前記信号切替素子の前記第2制御端子とアースにそれぞれコレクタとエミッタが接続されたトランジスタからなり、該トランジスタのベースで前記第1信号を受けて、前記第2制御端子とアース間を開閉し、前記第2制御端子に入力される前記第2信号の電圧を前記第1信号に対して反転させるように構成されていることを特徴としている。
前記第1の電位差と第2の電位差が等しく設定され、
前記2相変換回路の前記抵抗回路は、前記入力端子と前記信号切替素子の前記第2制御端子との間に直列に接続された単一の抵抗で構成されていることを特徴としている。
前記第2電圧、第3電圧および第4電圧が負であって、
アース電位の第5電圧(Ve)と該第5電圧より前記第1の電位差分高い正の第6電圧(Vf)との間で遷移する汎用ロジック制御信号(Ca)をシフトして、前記第3電圧と第4電圧の間を遷移する前記制御信号(Cb)に変換して前記2相変換回路の入力端子に入力するインタフェース回路(23)を備えたことを特徴としている。
シールドケース(41)と、
前記シールドケース内に設けられ、高周波信号に対する処理を行う受動型の複数の信号処理回路(F1〜F4)と、
前記複数の信号処理回路を切り替えるための複数の信号切替装置(20)とを有する信号処理装置において、
前記複数の信号切替装置を前記請求項1〜4のいずれかに記載の信号切替装置によって構成するとともに、該各信号切替装置の前記信号切替素子と前記2相変換回路とを前記シールドケース内に設け、該2相変換回路に入力するための制御信号を、前記シールドケースを貫通する貫通端子を介して前記シールドケースの外部から供給することを特徴としている。
図1は、本発明を適用した信号切替装置20の構成を示している。
図5は、信号切替装置20を用いてフィルタの切替を行う信号処理装置40の構成例を示している。
Claims (5)
- 信号を入出力するための複数の信号端子(21a〜21c)、第1制御端子(21d)および第2制御端子(21e)とを有し、前記第1制御端子にアース電位の第1電圧(Va)が印加され且つ前記第2制御端子に前記第1電圧に対して第1の電位差(Vs)をもつ第2電圧(Vb)が印加されたとき前記複数の信号端子の接続状態を第1状態とし、前記第1制御端子に前記第2電圧が印加され且つ前記第2制御端子に前記第1電圧が印加されたとき前記複数の信号端子の接続状態を前記第1状態と異なる第2状態にする信号切替素子(21)と、
前記第1電圧および第2電圧に対してそれぞれ第2の電位差(Vu)のある第3電圧(Vc)と第4電圧(Vd)との間で遷移する単相2値の制御信号(Cb)を入力端子(25a)で受け、該制御信号を前記第1電圧と第2電圧との間で遷移する第1信号(Cc)に変換して前記信号切替素子の前記第1制御端子に入力するとともに、前記第1信号に対して反転する第2信号(Cd)を前記信号切替素子の第2制御端子に入力する2相変換回路(25)とを備えた信号切替装置であって、
前記2相変換回路が、
前記入力端子に入力された制御信号を前記第2の電位差分シフトすることにより、前記第1電圧と第2電圧の間を遷移する前記第1信号として前記信号切替素子の前記第1制御端子に入力するシフト回路(26)と、
前記入力端子と前記信号切替素子の前記第2制御端子との間を接続する抵抗回路(28)と、
前記信号切替素子の第2制御端子とアース間に設けられ、前記シフト回路から出力された前記第1信号の電圧が前記第1電圧のとき開いて、前記抵抗回路から前記第2制御端子に入力される前記第2信号の電圧を前記第2電圧とし、前記シフト回路から出力された前記第1信号の電圧が前記第2電圧のとき閉じて、前記第2制御端子に入力される前記第2信号の電圧をアース電位の第1電圧とするスイッチ回路(27)とによって構成されていることを特徴とする信号切替装置。 - 前記2相変換回路の前記シフト回路は、前記第2の電位差分の降伏電圧を有し前記入力端子に一端側を接続されたツェナダイオード(26a)と、該ツェナダイオードの他端側とアース間に接続された抵抗(26b)とからなり、該ツェナダイオードの他端側から前記第1信号を出力するように構成され、
前記2相変換回路の前記スイッチ回路は、前記信号切替素子の前記第2制御端子とアースにそれぞれコレクタとエミッタが接続されたトランジスタからなり、該トランジスタのベースで前記第1信号を受けて、前記第2制御端子とアース間を開閉し、前記第2制御端子に入力される前記第2信号の電圧を前記第1信号に対して反転させるように構成されていることを特徴とする請求項1記載の信号切替装置。 - 前記第1の電位差と第2の電位差が等しく設定され、
前記2相変換回路の前記抵抗回路は、前記入力端子と前記信号切替素子の前記第2制御端子との間に直列に接続された単一の抵抗で構成されていることを特徴とする請求項2記載の信号切替装置。 - 前記第2電圧、第3電圧および第4電圧が負であって、
アース電位の第5電圧(Ve)と該第5電圧より前記第1の電位差分高い正の第6電圧(Vf)との間で遷移する汎用ロジック制御信号(Ca)をシフトして、前記第3電圧と第4電圧の間を遷移する前記制御信号(Cb)に変換して前記2相変換回路の入力端子に入力するインタフェース回路(23)を備えたことを特徴とする請求項1または請求項2または請求項3記載の信号切替装置。 - シールドケース(41)と、
前記シールドケース内に設けられ、高周波信号に対する処理を行う複数の信号処理回路(F1〜F4)と、
前記複数の信号処理回路を切り替えるための複数の信号切替装置(20)とを有する信号処理装置において、
前記複数の信号切替装置を前記請求項1〜4のいずれかに記載の信号切替装置によって構成するとともに、該各信号切替装置の前記信号切替素子と前記2相変換回路とを前記シールドケース内に設け、該2相変換回路に入力するための制御信号を、前記シールドケースを貫通する貫通端子を介して前記シールドケースの外部から供給することを特徴とする信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003420964A JP3993164B2 (ja) | 2003-12-18 | 2003-12-18 | 信号切替装置およびそれを用いた信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003420964A JP3993164B2 (ja) | 2003-12-18 | 2003-12-18 | 信号切替装置およびそれを用いた信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005184341A true JP2005184341A (ja) | 2005-07-07 |
JP3993164B2 JP3993164B2 (ja) | 2007-10-17 |
Family
ID=34782333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003420964A Expired - Fee Related JP3993164B2 (ja) | 2003-12-18 | 2003-12-18 | 信号切替装置およびそれを用いた信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3993164B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113933693A (zh) * | 2021-09-28 | 2022-01-14 | 科大智能电气技术有限公司 | 一种适用多类型开入量检测电路及控制方法 |
-
2003
- 2003-12-18 JP JP2003420964A patent/JP3993164B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113933693A (zh) * | 2021-09-28 | 2022-01-14 | 科大智能电气技术有限公司 | 一种适用多类型开入量检测电路及控制方法 |
CN113933693B (zh) * | 2021-09-28 | 2023-10-20 | 科大智能电气技术有限公司 | 一种适用多类型开入量检测电路及控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3993164B2 (ja) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4853560A (en) | Logic circuit and semiconductor integrated circuit device capable of operating by different power supplies | |
US5539334A (en) | Method and apparatus for high voltage level shifting | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
US10333408B1 (en) | Compensation of level-shift capacitance | |
JP4870391B2 (ja) | レベルシフタ及びレベルシフティング方法 | |
US11012073B2 (en) | Level shifter circuit and method of operating the same | |
US8624655B2 (en) | Level shifter circuit and gate driver circuit including the same | |
KR20070088563A (ko) | 신규한 클럭 승압 방식을 사용하는 저전압 cmos 스위치 | |
CN110830027B (zh) | 转压器 | |
US5498980A (en) | Ternary/binary converter circuit | |
JP3993164B2 (ja) | 信号切替装置およびそれを用いた信号処理装置 | |
KR100226486B1 (ko) | 고출력 전압 생성용 반도체 회로 | |
US10659040B2 (en) | Clock voltage step-up circuit | |
US8723582B1 (en) | Level shifter circuit | |
US6249151B1 (en) | Inverter for outputting high voltage | |
KR20170057101A (ko) | 레벨 변환 디바이스 및 방법 | |
US10367495B2 (en) | Half-bridge driver circuit | |
JPH04286498A (ja) | 低減された漏話を有するfm信号のディジタルスイッチングを行なうための方法および装置 | |
US3473149A (en) | Memory drive circuitry | |
WO2018207831A1 (ja) | プログラマブル論理回路とこれを用いた半導体装置 | |
CN110896338A (zh) | 时钟传输模块与网络传输方法 | |
WO2018152719A1 (zh) | 方波产生方法及方波产生电路 | |
US6714055B2 (en) | Output driver devices | |
JP2019080120A (ja) | 高周波スイッチ装置 | |
KR0139330B1 (ko) | 파워 온 리셋 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |