JP2005181703A - 表示パネル及び表示パネルの配線方法 - Google Patents

表示パネル及び表示パネルの配線方法 Download PDF

Info

Publication number
JP2005181703A
JP2005181703A JP2003422681A JP2003422681A JP2005181703A JP 2005181703 A JP2005181703 A JP 2005181703A JP 2003422681 A JP2003422681 A JP 2003422681A JP 2003422681 A JP2003422681 A JP 2003422681A JP 2005181703 A JP2005181703 A JP 2005181703A
Authority
JP
Japan
Prior art keywords
cathode
anode
wiring
display panel
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003422681A
Other languages
English (en)
Inventor
Koji Ogusu
幸治 小楠
Naoki Matsumoto
直樹 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003422681A priority Critical patent/JP2005181703A/ja
Publication of JP2005181703A publication Critical patent/JP2005181703A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 表示パネルに生じる輝度むらを、より簡単な構成で抑制することができる表示パネルを提供する。
【解決手段】 陰極側配線23を、陰極14の配置方向に沿って直線的に配置し、陽極側配線25を、少なくとも陰極側配線23が配置されている部分では陰極側配線23に沿う方向に配置して表示パネル27を構成する。
【選択図】 図1

Description

本発明は、複数の陽極線と複数の陰極線との各交点に複数の発光素子をマトリクス状に配置して構成される表示パネル、及びその表示パネルの配線方法に関する。
発光素子をマトリクス状に配置して構成される表示パネルの実装構造としては、ガラス基板の一辺側で電極を取り出し、そのガラス基板上にドライバICを実装したり、テープの上にドライバICを実装したTCP(Tape Carrier Package)パッケージをガラス基板にACF(Anisotropic Conductive Film)実装するものが一般的に行われている。多数の電極をガラス基板の一辺側で取り出すことにより、パネルサイズを実装後の状態において小型化することができ、また、製造工程を簡素化することができるなどの利点がある。特許文献1には、そのような技術の一例が開示されている。
図7は、例えば特許文献2に開示されている従来の有機EL(Electro Luminescence) 素子を用いた表示パネルの駆動方式を示す。表示パネル1において、複数のEL素子2は、複数の陽極線3(1)〜3(m,例えば256)と複数の陰極線4(1)〜4(n,例えば64)との交点にマトリクス状に配置されている。
そして、陽極線3または陰極線4の何れか一方(例えば陰極線4)を、一定周期で走査スイッチ5(1)〜5(n)を切替えて順次グランドに接続するように走査すると共に、その走査周期に同期して、他方(例えば陽極線3)駆動スイッチ6(1)〜6(m)を切替えて電流源7(1)〜7(n)に順次接続することで任意の交点位置のEL素子2を発光させるようにしている。尚、走査スイッチ5(1)〜5(n)は走査ドライバIC9として構成されており、駆動スイッチ6(1)〜6(m)及び電流源7(1)〜7(m)は、信号ドライバIC8として構成されている。
例えば、EL素子2(1,1)と、EL素子2(1,2)とを発光させる場合には、図8に示すように、走査スイッチ5(1)をグランド側に切り換えて陰極線4(1)をグランド電位に設定すると共に、駆動スイッチ6(1),6(2)を電流源7(1),7(2)側に切り換えると共に、駆動スイッチ6(3)〜6(256)をグランド側に切り換える。すると、EL素子2(1,1)及び2(1,2)のみに駆動電流が供給されて発光するようになる。
斯様な走査スイッチ5及び駆動スイッチ6の切替えを高速で繰り返して任意の位置のEL素子2を発光させ、人間の目には複数のEL素子2が同時に発光しているように視認させることで表示パネル1に画像データを表示させるようにしている。また、非選択の陰極線4(2)〜4(64)には、電源電圧と同電位の逆バイアス電圧Vccを印加することで、その他のEL素子2が誤発光することを防止している。
また、図8は、特許文献2に開示されている表示パネルと略同様の実装構造を示すものである。ガラス基板11上に、図8(a)中上下方向に複数の陽極12を形成し、その上に有機系の材料を封止して発光層13を形成する。陽極12は、ITO(Indium Tin Oxide)などの透明性を有する材質で形成されている。発光層13の上層には、図8(a)中左右方向に複数の陰極14を形成する。陰極14は、例えばAl(アルミニュウム)などの材質形成されている。そして、陽極12と陰極14との交点に有機EL素子が形成されている。
ガラス基板11の下方には、テープ15上にドライバIC16が実装されたTCPがACF接続されている。ここで、ドライバIC16は、走査ドライバIC9と信号ドライバIC8とを統合したものである。ドライバIC16と陽極12との接続は、ITOよりなる配線電極部17をガラス基板11の一辺側(テープ15側)に延伸することで行われている。一方、ドライバIC16と陰極14との接続は、ITOよりなる配線電極18を別途形成し、その配線電極18と陰極14の左,右何れかの一端とを奇数本目と偶数本目とで交互に接続して、ガラス基板11の一辺側に引き回している。
特開平6−11721号公報 特開平11−311978号公報
斯様な実装構成を採用すると、陰極14側の配線電極18の引き回しが長くならざるを得ず、配線抵抗が大きくなってしまう。すると、表示パネル1を発光駆動する場合に、以下のような問題が生じる。
図7においては、陰極14側の配線電極18に相当する部分を抵抗10として示している。そして、配線電極18の抵抗値が大きくなると、そこでの電圧降下が大きくなり、EL素子2に十分な高さの電圧が印加できなくなる。例えば、抵抗値R=200Ωと仮定し、1つの陰極線14上の全てのEL素子2が発光する場合、陰極線14に流れる電流値が50mAであるとすると、配線電極18における電圧降下は10Vになる。電源電圧Vccが20Vであれば、EL素子2には実質的に10Vの電圧しか印加することができず、所期の発光輝度を得ることができなくなってしまう。
また、例えEL素子2に十分な発光輝度を得るための電圧を印加できるとしても、輝度むらの発生という問題がある。即ち、配線電極18の抵抗が大きい場合、1つの陰極線4上において同時に発光するEL素子2の数が異なる場合には、各陰極線4毎に配線電極18において生じる電圧降下量が異なる。例えば、電流源7の駆動電流値Iであるとすると、EL素子2が1個だけ発光する場合の電圧降下VR はRIであるが、一列全てのEL素子2が256個発光する場合の電圧降下VR は256RIとなる。具体数値例を挙げると、
電流値I=100μA,抵抗R=200Ω
であるとすれば、電圧降下VR は0V〜5.1Vの範囲で変動することになる。
また、図9は、電流源7の詳細な電気的構成を示すものである。即ち、電流源7は、2つのトランジスタ19,20を中心とするカレントミラー回路で構成されるが、トランジスタ19,20の特性上、定電流回路であるにもかかわらず、出力電圧によって電流値Iが多少変動する。例えば、図10に示すように、出力電圧が大きくなるに従って、出力電流が小さくなる傾向を示す。従って、負荷側において電圧降下が発生する場合、出力電圧は
(出力電圧)=(一定電流を流すために素子が必要とする電圧)+(電圧降下分)
となる。
このため、電圧降下分が変動すると出力電圧が変動し、その結果、出力電流値が変動することになる。
EL素子2は電流値に比例した輝度で発光するため、電流源7の出力電流値Iが変動するとEL素子2の発光輝度が変動することになる。その結果、例えば図11に示すように、表示パネル1に表示面積が異なる3つの帯状パターンA,B,Cを表示させると、表示面積が大きいパターンAでは電圧降下VR が大きくなることから駆動電流値Iが減少し、EL素子2の発光輝度が比較的小さくなる。
一方、表示面積が小さいパターンCでは電圧降下VR が小さいことから駆動電流値Iは減少せず、EL素子2の発光輝度は大きくなる。尚、図11のパターンB,Cでは、輝度の低下をハッチングの粗密によって表している(また、帯状パターン以外の領域は発光させているわけではなく、輝度の比較とは無関係とする)。斯様にして表示パネル1に所謂輝度むらが発生するという問題があった。
斯様な問題を解決するには、例えば図12に示すように、ドライバIC16の出力端子を二辺に設けて配線を行うことで解決できるが、この場合、TCP用のテープ15のサイズが大きくなるため、コストアップしてしまう。
本発明は上記事情に鑑みてなされたものであり、その目的は、表示パネルに生じる輝度むらを、より簡単な構成で抑制することができる表示パネル、及び表示パネルの配線方法を提供することにある。
請求項1記載の表示パネルによれば、陰極側配線を、陰極線の配置方向に沿って直線的に配置し、陽極側配線を、少なくとも陰極側配線が配置されている部分では当該陰極側配線に沿う方向に配置する。斯様に構成すれば、陰極側配線の配線長が短くなり配線抵抗を極力小さくすることができるので、発光輝度の低下や輝度むらを従来よりも低減することができる。
請求項2記載の表示パネルによれば、陽極側配線を表示領域外に配置するので、陽極側配線の配置スペースを2次元的に確保することができる。
請求項3記載の表示パネルによれば、第1基板上に陽極線,発光素子の発光層,陰極線を順次積層し、その上層の第2基板に陰極側配線と陽極側配線との少なくとも何れか一方を配置し、第2基板側の配線と電極とを空間的に配線接続して、陰極側配線の配線長を極力短くする。尚、ここで「電極」とは、陰極又は陽極、若しくはそれら双方を言う。
斯様に構成すれば、第2基板を利用して配線を行うことで、請求項1と同様に陰極側配線の配線抵抗を極力小さくすることが可能となり、発光輝度の低下や輝度むらを従来よりも低減することができる。そして、第2基板を設けることで配線の自由度が向上するので、表示パネル全体をより小型に構成することができる。
請求項4記載の表示パネルによれば、第1基板上に積層された陽極線,発光素子の発光層,陰極線よりなる積層体を絶縁性の保護膜で覆うので、積層体と第2基板との間に絶縁確保用のスペースを設ける必要がなくなり、表示パネルをより薄型に構成することができる。
請求項5記の表示パネルによれば、第2基板の配線が配置される側に凹部が形成されているので、請求項4のように絶縁性の保護膜を使用せずとも、第1,第2基板間の絶縁を図ることができると共に、表示パネルを薄型に構成することができる。
請求項6記載の表示パネルによれば、陰極線の両端を、第2基板に配置される配線用電極を利用して短絡接続する。斯様に構成すれば、陰極線側の配線抵抗が低下するので、輝度むらの発生を更に抑制することができる。
(第1実施例)
以下、本発明を、有機EL素子を画素として構成される表示パネルに適用した場合の第1実施例について図1を参照して説明する。尚、図7及び図8と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第1実施例では、ガラス基板11に代わるガラス基板21に対して、ドライバIC(陽極側駆動部,陰極側駆動部)16が搭載されたテープ22を、図1中左辺側に配置している。そして、陰極(陰極線)14とドライバIC16の端子とを接続するための陰極側配線23(ITOで構成されている)は、陰極14の配線方向に連続するように直線的に配置され、ドライバIC16の端子と最短距離で接続されている。
一方、陽極12に代わる陽極(陽極線)24は、図1中左から右にかけて配置される順に電極長が次第に長くなるように形成されており、且つ、隣の電極より長く形成されている部分が、交互に上下方向に伸びるように配置されている。そして、左端側の陽極24(1)は、その上端に陽極側配線25(1)(ITOで構成されている)が接続され、その陽極側配線25(1)は、陰極側配線23に対して平行となるようにしてドライバIC16方向に配置されている。
また、陽極24(1)の右隣に位置する陽極24(2)は、その下端に陽極側配線25(2)が接続され、その陽極側配線25(2)は、同様に陰極側配線23に対して平行となるように配置されている。その隣の陽極24(3)は、上端に陽極側配線25(3)が接続され、更にその隣の陽極24(4)は、上端に陽極側配線25(4)が接続され、その配置形式が繰り返されている。その結果、全ての陰極側配線23及び陽極側配線25の他端は、ガラス基板21の左辺側に位置しており、そこで、テープ22側の配線とACF26を介して接続されている。以上において、ドライバIC16及びテープ22を除いたものが、表示パネル27を構成している。尚、表示パネル27の駆動方式については、周知技術と異なる点はない。
以上のように本実施例によれば、陰極側配線23を、陰極14の配置方向に沿って直線的に配置し、陽極側配線25を、少なくとも陰極側配線23が配置されている部分では陰極側配線23に対して平行に配置して表示パネル27を構成した。従って、陰極側配線23の配線長が短くなり配線抵抗が極力小さくなるので、発光輝度の低下や輝度むらを従来よりも低減することができる。また、陽極側配線25を表示パネル27の表示領域外に配置したので、1枚のガラス基板21上において陽極側配線25の配置スペースを2次元的に確保することができる。
(第2実施例)
図2及び図3は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第2実施例では、第1実施例で用いたガラス基板21よりも縦方向(図2(a)中上下方向)寸法が小さいガラス基板(第1基板)28を用いている。また、陰極14を覆うように絶縁性の保護膜29が成膜されている。そして、カバーガラス(第2基板)30の保護膜29に対向する側には陽極側配線31が形成配置されており、ガラス基板28側に図8と同様にして形成されている陽極12及び陽極側配線34との電気的な接続は、ACF33を介して行われている。
図3は、表示パネルの作成工程を示すものである。先ず、ガラス基板28上に、スパッタ法やフォトリソグラフィ法等を用いてITOなどの透明電極膜により、陽極12,陰極側配線23,及び陽極側配線34を形成する(図3(a)参照)。陽極12は、ガラス基板28の縦方向に延びるストライプ状をなすようにパターニングされている。図3(a)の平面図に示すように、陰極側配線23は、後程形成される陰極14の位置に合わせてガラス基板28の左端側に配置され、その陰極側配線23を間に挟んで上下に陽極側配線34が配置されている。
また、カバーガラス30の上端側と下端側には、ガラス基板28側の陽極12と陽極側配線34とを接続するための陽極側配線31が、ITOなどの透明電極膜によって形成される(図3(b)参照)。
次に、ガラス基板28側に、蒸着法によって有機層36を成膜する(図3(c)参照)。有機層36は、例えば、陽極側から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が順次成膜されてなるものであり、発光層は蛍光色素を含有し、発光層において電子と正孔とが再結合する際に発生するエネルギーによって発光が行われる。
続いて、有機層36の上に、蒸着法やレーザによるパターニング法などを用いて、アルミニュウムなどの金属で陰極14を形成する(図3(d)参照)。この場合、陰極14は、陽極12と直交する方向に延びるストライプ状にパターニングされる。そして、陰極14と陽極12との交点に、有機EL素子が形成されることになる。
それから、ガラス基板28上の陽極12、有機層36及び陰極14よりなる積層体37を、保護膜29によって覆うようにする(図3(e)参照)。保護膜29は、例えば成膜材料としてH2Oを用いたALE(Atomic Layer Epitaxicy)法によって形成する。例えば、原材料としてH2OとTMA(テトラ・メチル・アルミニュウム)を用い、Al23よりなる保護膜29を形成する。即ち、成膜室内にH2OとTMAとを交互に供給することで、両者の反応によりAl23膜を成長させる。成膜条件は、例えば、成膜温度を100度とし、
TMA:1秒導入→N2パージ→H2O:1秒導入→N2パージ→
を1サイクルとして5000サイクル繰り返すことで、保護膜29の膜厚は約250nmとなる。
次に、ガラス基板28側にカバーガラス30を重ね合わせ、ACF39によって空間的に接続する。この時、陽極12と陽極側配線31,陽極側配線31と陽極側配線34もACF39によって電気的に接続されることになる(図3(f)参照)。以上が表示パネル40を構成している。そして最後に、ガラス基板28上の陰極側配線23,陽極側配線31と、テープ32上の配線と陽極側配線34とをACF33を用いて接続することで、電極の再配置を行っている。
以上のように第2実施例によれば、ガラス基板28上に陽極12,発光素子の発光層を含む有機層36,陰極14を順次積層し、カバーガラス30に陽極側配線31を配置し、陽極側配線31と陽極12とをACF33により空間的に配線接続することで、陰極側配線23の配線長を極力短くした。
即ち、第1実施例と同様に陰極側配線23の配線抵抗を極力小さくして、表示パネル40の発光輝度の低下や輝度むらを従来よりも低減することができる。そして、カバーガラス30を利用することで配線の自由度が向上するので、表示パネル40において画素たる有機EL素子がマトリクス状に配置されている表示領域に対し、表示領域外となる部分、所謂絵画における額縁に相当する部分が小さくなり、表示パネル40の全体をより小型に構成することができる。
また、ガラス基板28上に積層された陽極12,有機層36,陰極14よりなる積層体37を絶縁性の保護膜29で覆ったので、積層体37とカバーガラス30側の陽極側配線31との間に絶縁確保用のスペースを設ける必要がなくなり、表示パネル40をより薄型に構成することができる。
(第3実施例)
図4は本発明の第3実施例を示すものであり、第2実施例と異なる部分についてのみ説明する。第3実施例の基本的構成は第2実施例と同様であるが、第3実施例では、第2実施例において陰極14が陰極側配線23との接続を行った左端部とは逆側の右端部も、テープ32上の配線と接続を行うように構成している。
即ち、カバーガラス30には、陰極14の右端部とテープ32上の配線とを接続するための陰極側配線41が形成されており、両者間はACF(図示せず)によって接続されている。その他の構成は第2実施例と同様であり、以上が表示パネル42を構成している。
以上のように第3実施例によれば、陰極14の両端を、カバーガラス30に配置される陰極側配線41を利用して短絡接続したので、陰極線14側の配線抵抗が等価的に低下するようになり、表示パネル42における輝度むらの発生を更に抑制することができる。
(第4実施例)
図5は本発明の第4実施例を示すものであり、第2実施例と異なる部分についてのみ説明する。第4実施例の構成は、第2実施例の表示パネル40より積層体37を覆う保護膜29を取り除いている。そして、カバーガラス30に代えて、陽極側配線31が配置される側に凹部43aが形成されているカバーガラス(第2基板)43を用いている。即ち、カバーガラス43は所謂掘り込みガラスであり、陽極側配線31は、その凹部43aの内部に配置されている。そして、カバーガラス43とガラス基板28側とは、ACF44により接続されている。その他の構成は第2実施例と同様であり、以上が表示パネル44を構成している。
以上のように第4実施例によれば、カバーガラス43の陽極側配線31が配置される側に凹部43aを形成したので、第3実施例のように保護膜29を使用せずとも、ガラス基板28側の配線とカバーガラス43側の配線との絶縁を図ることができると共に、表示パネル44を薄型に構成することができる。
(第5実施例)
図6は本発明の第5実施例を示すものであり、第1実施例と異なる部分についてのみ説明する。第5実施例の構成は、第1実施例のようにドライバIC16が搭載されるTCP構造を用いることなく、ガラス基板21よりも左右方向寸法が長いガラス基板45にドライバIC16も搭載し、全ての配線をガラス基板45上で行っている。即ち、これらは所謂COG(Chip On Glass)構造をなしている。その他の構成は第1実施例と同様であり、以上が表示パネル46を構成している。
以上のように構成された第5実施例によれば、第1実施例と同様の効果が得られる。
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
画素を構成する素子は、有機EL素子に限ることなく、電流駆動によって自発光する素子であれば良い。
基板の素材はガラスに限ることなく、少なくとも発光表示を行う側に透明性を有する素材を用いれば良い。
例えば第1実施例において、陽極側配線25は、必ずしも陰極側配線23に対して平行に配置する必要はなく、少なくとも陰極側配線23が配置されている部分でその陰極側配線23に沿う方向に配置すれば良く、要は両者が接触しなければ良い。
第2実施例において、陰極側配線をカバーガラス30側に配置しても良い。
第3実施例と第4実施例とを組み合わせて実施しても良い。
本発明を、有機EL素子を画素として構成される表示パネルに適用した場合の第1実施例であり、(a)は表示パネルをガラス基板側から見た図、(b)は(a)のA−A’断面を模式的に示す図 本発明の第2実施例であり、(a),(b)は図1(a),(b)相当図(c)は(a)のB−B’断面を模式的に示す図 表示パネルの作成工程を示す図 本発明の第3実施例を示す図2相当図 本発明の第4実施例を示す図2相当図 本発明の第5実施例を示す図1相当図 従来技術の表示パネルの駆動方式を説明する電気的構成図 図1相当図 図7における電流源の詳細な電気的構成を示す図 カレントミラー回路の電圧−電流出力特性を示す図 表示パネルにおいて発光表示面積の相違により発生する輝度むらを説明する図 ドライバICの出力端子を二辺に設けて配線を行う構成を示す図
符号の説明
図面中、14は陽極、14は陰極、16はドライバIC、21はガラス基板、23は陰極側配線、24は陽極、25は陽極側配線、27は表示パネル、28はガラス基板(第1基板)、29は保護膜、30はカバーガラス(第2基板)、31,34は陽極側配線、36は有機層(発光層)、37は積層体、40は表示パネル、41は陰極側配線、42は表示パネル、43はカバーガラス(第2基板)、43aは凹部、44は表示パネル、45はガラス基板、46は表示パネルを示す。

Claims (12)

  1. 複数の陽極線と複数の陰極線との各交点に複数の発光素子をマトリクス状に配置して構成され、前記発光素子が、陽極側駆動部及び陰極側駆動部により前記複数の陽極線及び陰極線を介して電流駆動されることで発光する表示パネルにおいて、
    前記複数の陰極線と前記陰極側駆動部とを接続するための陰極側配線を、前記陰極線の配置方向に沿って直線的に配置し、
    前記複数の陽極線と前記陽極側駆動部とを接続するための陽極側配線を、少なくとも前記陰極側配線が配置されている部分で、当該陰極側配線に沿う方向に配置したことを特徴とする表示パネル。
  2. 前記陽極側配線を、表示領域外に配置したことを特徴とする請求項1記載の表示パネル。
  3. 複数の陽極線と複数の陰極線との各交点に複数の発光素子をマトリクス状に配置して構成され、前記発光素子が、陽極側駆動部及び陰極側駆動部により前記複数の陽極線及び陰極線を介して電流駆動されることで発光する表示パネルにおいて、
    第1基板上に、前記陽極線,前記発光素子の発光層,前記陰極線を順次積層し、その上層に第2基板を配置するように構成され、
    前記第2基板に、前記複数の陰極線と前記陰極側駆動部とを接続するための陰極側配線と、前記複数の陽極線と前記陽極側駆動部とを接続するための陽極側配線との少なくとも何れか一方を配置し、
    前記第2基板側の配線と電極とを空間的に配線接続することで、前記陰極側配線の配線長が極力短くなるように構成したことを特徴とする表示パネル。
  4. 前記第1基板上に積層された前記陽極線,前記発光素子の発光層,前記陰極線よりなる積層体が、絶縁性の保護膜で覆われていることを特徴とする請求項3記載の表示パネル。
  5. 前記第2基板は、配線が配置される側に凹部が形成されていることを特徴とする請求項3又は4記載の表示パネル。
  6. 前記陰極線の両端を、前記第2基板に配置される配線用電極を利用して短絡接続することを特徴とする請求項3乃至5の何れかに記載の表示パネル。
  7. 複数の陽極線と複数の陰極線との各交点に複数の発光素子をマトリクス状に配置して構成され、前記発光素子が、陽極側駆動部及び陰極側駆動部により前記複数の陽極線及び陰極線を介して電流駆動されることで発光する表示パネルの配線方法において、
    前記複数の陰極線と前記陰極側駆動部とを接続するための陰極側配線を、前記陰極線の配置方向に沿って直線的に配置し、
    前記複数の陽極線と前記陽極側駆動部とを接続するための陽極側配線を、少なくとも前記陰極側配線が配置されている部分で、当該陰極側配線に沿う方向に配置することを特徴とする表示パネルの配線方法。
  8. 前記陽極側配線を、表示領域外に配置することを特徴とする請求項7記載の表示パネルの配線方法。
  9. 複数の陽極線と複数の陰極線との各交点に複数の発光素子をマトリクス状に配置して構成され、前記発光素子が、陽極側駆動部及び陰極側駆動部により前記複数の陽極線及び陰極線を介して電流駆動されることで発光する表示パネルの配線方法において、
    第1基板上に、前記陽極線,前記発光素子の発光層,前記陰極線を順次積層し、
    前記陰極線の上層に第2基板を配置し、
    前記第2基板に、前記複数の陰極線と前記陰極側駆動部とを接続するための陰極側配線と、前記複数の陽極線と前記陽極側駆動部とを接続するための陽極側配線との少なくとも何れか一方を配置し、
    前記第2基板側の配線と電極とを空間的に配線接続することで、前記陰極側配線の配線長を極力短くすることを特徴とする表示パネルの配線方法。
  10. 前記第1基板上に積層された前記陽極線,前記発光素子の発光層,前記陰極線よりなる積層体を、前記第2基板を配置する前に、絶縁性の保護膜で覆うことを特徴とする請求項9記載の表示パネルの配線方法。
  11. 前記第2基板は、配線が配置される側に凹部が形成されているものを用いることを特徴とする請求項9又は10記載の表示パネルの配線方法。
  12. 前記陰極線の両端を、前記第2基板に配置される配線用電極を利用して短絡接続することを特徴とする請求項9乃至11の何れかに記載の表示パネルの配線方法。

JP2003422681A 2003-12-19 2003-12-19 表示パネル及び表示パネルの配線方法 Pending JP2005181703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003422681A JP2005181703A (ja) 2003-12-19 2003-12-19 表示パネル及び表示パネルの配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003422681A JP2005181703A (ja) 2003-12-19 2003-12-19 表示パネル及び表示パネルの配線方法

Publications (1)

Publication Number Publication Date
JP2005181703A true JP2005181703A (ja) 2005-07-07

Family

ID=34783478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003422681A Pending JP2005181703A (ja) 2003-12-19 2003-12-19 表示パネル及び表示パネルの配線方法

Country Status (1)

Country Link
JP (1) JP2005181703A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147961A (ja) * 2005-11-28 2007-06-14 Denso Corp 液晶表示器およびそれを用いた液晶表示装置
JP2011118341A (ja) * 2009-12-01 2011-06-16 Samsung Mobile Display Co Ltd 有機電界発光表示装置
WO2012057113A1 (ja) * 2010-10-29 2012-05-03 株式会社オプトエレクトロニクス 情報表示装置及び情報表示システム
WO2019031662A1 (ko) * 2017-08-08 2019-02-14 엘지전자(주) 디스플레이 디바이스

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147961A (ja) * 2005-11-28 2007-06-14 Denso Corp 液晶表示器およびそれを用いた液晶表示装置
JP4569453B2 (ja) * 2005-11-28 2010-10-27 株式会社デンソー 液晶表示器およびそれを用いた液晶表示装置
JP2011118341A (ja) * 2009-12-01 2011-06-16 Samsung Mobile Display Co Ltd 有機電界発光表示装置
US9449547B2 (en) 2009-12-01 2016-09-20 Samsung Display Co., Ltd. Organic light emitting display
WO2012057113A1 (ja) * 2010-10-29 2012-05-03 株式会社オプトエレクトロニクス 情報表示装置及び情報表示システム
WO2019031662A1 (ko) * 2017-08-08 2019-02-14 엘지전자(주) 디스플레이 디바이스
KR20190016328A (ko) * 2017-08-08 2019-02-18 엘지전자 주식회사 디스플레이 디바이스
US11024612B2 (en) 2017-08-08 2021-06-01 Lg Electronics Inc. Display device
KR102275576B1 (ko) 2017-08-08 2021-07-12 엘지전자 주식회사 디스플레이 디바이스

Similar Documents

Publication Publication Date Title
KR100804859B1 (ko) 표시 장치 및 어레이 기판
KR100642491B1 (ko) 유기전계발광 소자
JP4688732B2 (ja) 有機電界発光素子及びその製造方法
EP3514832A2 (en) Electroluminescence display device
JP2006086504A (ja) 有機電界発光素子及びその製造方法
US10411076B2 (en) EL display device
US8525406B2 (en) Organic light emitting diode display
JPH09106887A (ja) 有機エレクトロルミネセンス素子およびその駆動方法
JP2009169070A (ja) カラー画像表示装置、シャドーマスクおよびシャドーマスクを使用したカラー画像表示装置の製造方法
JP2009111047A (ja) カラー画像表示装置、シャドーマスクおよびシャドーマスクを使用したカラー画像表示装置の製造方法
US20060132009A1 (en) Image displaying device
JP2007140276A (ja) アクティブマトリクス型表示装置
JP4217834B2 (ja) ディスプレイパネル
JP4706296B2 (ja) ディスプレイパネル
JP2005181703A (ja) 表示パネル及び表示パネルの配線方法
JP2003295785A (ja) 有機el表示装置およびその駆動装置
JP4687179B2 (ja) ディスプレイパネル
US20060290643A1 (en) Organic electroluminscent display device
JP2012252822A (ja) 発光装置および電子機器
JP2008233285A (ja) 表示装置
KR100747236B1 (ko) 유기 전계발광 표시장치 및 그 제조방법
JP2005266077A (ja) 表示パネル及び表示パネルの配線方法
JP4491207B2 (ja) ディスプレイ表示装置及びディスプレイ表示装置の駆動方法
KR100623450B1 (ko) 유기 전계발광 표시소자 및 그 제조방법
US11864424B2 (en) Pixel having capacitor overlapping with opening area and display device including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112