JP2005176427A

JP2005176427A - Inverter

Info

Publication number: JP2005176427A
Application number: JP2003409315A
Authority: JP
Inventors: Hirotoshi Kawamura; 博年河村
Original assignee: Shinko Electric Co Ltd
Current assignee: Shinko Electric Co Ltd
Priority date: 2003-12-08
Filing date: 2003-12-08
Publication date: 2005-06-30
Anticipated expiration: 2023-12-08
Also published as: JP4524557B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inverter which can detect or control the fundamental wave components of output voltage accurately. <P>SOLUTION: Insulating amplifiers InsOP1 and InsOP2 separate the grounds of input and output and amplify the line voltage of three-phase AC. A low-pass filter 311 takes out the fundamental wave components of the output voltage of the insulating amplifiers InsOP1 and InsOP2. An A/D converter 318 performs the A/D conversion of the fundamental wave components. An integrator 313 computes a phase value by integrating the frequency command signal of a tested inverter. A correction signal generator 314 adds the signal of the reverse property of a low-pass filter 311 to the phase value by means of an adder 315, and gets the reference phase value θ of a three-phase/two-phase converter 312. The three-phase/two-phase converter 312 changes the coordinate of the fundamental wave components of the three-phase AC voltage, on the basis of the phase value θ thereby converting it into two-phase voltage, and a multiplier 316 multiplies the two-phase voltage by the signal from the correction signal generator 314, thereby correcting the properties. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、出力電圧のＰＷＭ制御を行うインバータに係り、特に出力電圧の基本波成分を正確に検出する回路を設けたインバータに関する。 The present invention relates to an inverter that performs PWM control of an output voltage, and more particularly to an inverter provided with a circuit that accurately detects a fundamental wave component of an output voltage.

従来、出力電圧のＰＷＭ制御を行うインバータの応用例として、次のシステムが開発されている。すなわち、該システムは、モータを負荷とするインバータの試験を、実際にモータを接続せずに、擬似負荷を用いて行うインバータ試験装置であり、制御の自由度に制約があり、構成が複雑になりがちなＬ（インダクタ）、Ｒ（抵抗）並びにスイッチ群の組み合わせからなる擬似負荷に代えて、別のインバータを一系統設けて、別に設けられたインバータを疑似負荷として該インバータの出力電圧の振幅・位相を制御することにより、実際の負荷であるモータを模擬的に運転した状態を作り出し、任意の運転条件で任意の負荷におけるインバータの試験を行うことができるシステムである（例えば、特許文献１、特許文献２参照）。該システムは、被試験インバータの出力電圧を検出して、別に設けられたインバータの出力電圧を制御する。
特開２００３−１５３５４６号公報特開２００３−１５３５４７号公報 Conventionally, the following system has been developed as an application example of an inverter that performs PWM control of an output voltage. In other words, the system is an inverter test device that performs a test of an inverter using a motor as a load by using a pseudo load without actually connecting the motor, and has a limited degree of freedom in control and a complicated configuration. Instead of a pseudo load consisting of a combination of L (inductor), R (resistor), and a switch group that tends to be used, another inverter is provided as a system, and the inverter provided separately is used as a pseudo load, and the amplitude of the output voltage of the inverter By controlling the phase, it is a system that can create a state in which a motor that is an actual load is simulated and can test an inverter under an arbitrary load under an arbitrary operating condition (for example, Patent Document 1) , See Patent Document 2). The system detects the output voltage of the inverter under test and controls the output voltage of an inverter provided separately.
JP 2003-153546 A JP 2003-153547 A

インバータを試験する際に、被試験インバータの出力電圧の基本波成分を正確に検出することが必要である。従来は、被試験インバータの出力電圧がＰＷＭ波形であるために、フィルタ等を用いて基本波成分のみを取り出し、フィルタを通した後の電圧とフィルタを流れる電流とを検出して、それらから、出力電圧値を算出している。具体的には、図１１に示す被試験インバータ１の出力電圧Ｖu、Ｖv、Ｖwをフィルタ７に通した電圧Ｖu’ 、Ｖv’、Ｖw’を、出力電圧検出回路３１の入力端Ｉpu、Ｉpv、Ｉpwに入力し、出力電圧検出回路３１の出力端Ｏvdd、Ｏvqdから２軸の回転座標系（ｄ-ｑ座標系）のｄ軸、ｑ軸における電圧検出結果である二相電圧Ｖｄ、Ｖq をモータ模擬運転制御部１１ａの入力端Ｉvp1、Ｉvp2へ出力して、被試験インバータの出力電圧の検出を行っている。
しかしながら、この手法を用いて出力電圧の基本波成分を算出する際に、高い周波数においては電流検出の精度が悪くなり、また、フィルタ７のコイルのインダクタンスが周波数や温度や電流値によって変化し、正確に出力電圧の基本波成分を検出するのが難しいという問題があった。 When testing the inverter, it is necessary to accurately detect the fundamental wave component of the output voltage of the inverter under test. Conventionally, since the output voltage of the inverter under test is a PWM waveform, only the fundamental wave component is extracted using a filter or the like, the voltage after passing through the filter and the current flowing through the filter are detected, and from these, The output voltage value is calculated. Specifically, the voltages Vu ′, Vv ′, Vw ′ obtained by passing the output voltages Vu, Vv, Vw of the inverter under test 1 shown in FIG. 11 through the filter 7 are used as the input terminals Ipu, Ipv, Ipw is input to the output terminals Ovdd and Ovqd of the output voltage detection circuit 31, and the two-phase voltages Vd and Vq, which are voltage detection results on the d-axis and q-axis of the two-axis rotation coordinate system (dq coordinate system), are output to the motor. Output to the input terminals Ivp1 and Ivp2 of the simulated operation control unit 11a to detect the output voltage of the inverter under test.
However, when calculating the fundamental wave component of the output voltage using this method, the accuracy of current detection deteriorates at a high frequency, and the inductance of the coil of the filter 7 varies depending on the frequency, temperature, and current value. There is a problem that it is difficult to accurately detect the fundamental wave component of the output voltage.

また、上記の問題を解決する装置として、フィルタ７のインダクタンスの値を周波数、電流値、温度等に応じて補正をかけて制御を行う装置が考えられるが、現実には正確な補正が困難であるといった問題もあった。 Further, as an apparatus for solving the above problem, an apparatus that controls the inductance value of the filter 7 according to the frequency, current value, temperature, etc. can be considered, but in reality it is difficult to correct accurately. There was also a problem.

本発明は、上記事情を考慮してなされたもので、その目的は、出力電圧の基本波成分を正確に検出、または制御することができるインバータを提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to provide an inverter capable of accurately detecting or controlling a fundamental wave component of an output voltage.

上記目的を達成するために、この発明では、以下の手段を提案している。
請求項１に係る発明は、出力電圧を検出する出力電圧検出手段を備えるインバータであって、前記出力電圧検出手段が、前記出力電圧を増幅する増幅手段と、前記増幅手段の出力電圧から基本波成分を取り出す第１のローパスフィルタと、前記第１のローパスフィルタの出力信号を所定の位相値に基づいて三相／二相変換を行う第１の相変換手段と、前記第１の相変換手段の基準となる位相値および前記第１の相変換手段の出力信号の振幅に対して前記第１のローパスフィルタの周波数特性の補正を行う特性補正手段とを備えたことを特徴とする。
この発明によれば、インバータの出力電圧検出回路が、ローパスフィルタを介してインバータの出力電圧の基本波成分を検出し、そのフィルタの逆特性を有する信号処理にて特性の補正を行うので、インバータの出力電圧の基本波成分を正確に検出することができる。 In order to achieve the above object, the present invention proposes the following means.
The invention according to claim 1 is an inverter provided with an output voltage detecting means for detecting an output voltage, wherein the output voltage detecting means amplifies the output voltage, and a fundamental wave from the output voltage of the amplifying means. A first low-pass filter for extracting a component, a first phase conversion means for performing three-phase / two-phase conversion on the output signal of the first low-pass filter based on a predetermined phase value, and the first phase conversion means Characteristic correction means for correcting the frequency characteristic of the first low-pass filter with respect to the reference phase value and the amplitude of the output signal of the first phase conversion means.
According to this invention, the output voltage detection circuit of the inverter detects the fundamental wave component of the output voltage of the inverter through the low-pass filter, and corrects the characteristic by signal processing having the inverse characteristic of the filter. The fundamental component of the output voltage can be accurately detected.

請求項２に係る発明は、請求項１に記載のインバータであって、前記特性補正手段が、前記インバータの出力電圧位相信号を発生する位相信号発生手段と、前記第１のローパスフィルタの振幅と位相の周波数特性の逆の特性の特性補正信号を出力する補正信号発生手段と、前記位相信号発生手段からの出力と前記補正信号発生手段からの出力信号とを加算して、前記第１のローパスフィルタの周波数特性の補正をかけて、前記第１の相変換手段の基準の位相値として出力する第１の加算手段と、前記第１の相変換手段から出力された電圧と前記補正信号発生手段からの出力信号とを乗算して、前記第１のローパスフィルタの周波数特性の補正をかけて電圧検出結果として出力する複数の乗算手段とを備えたことを特徴とする。
この発明によれば、インバータの出力電圧検出回路が、インバータの出力電圧の基本波成分のローパスフィルタによる処理結果および出力電圧位相信号が示す位相情報を、周波数指令信号が規定する周波数におけるローパスフィルタの周波数特性の補正を行うので、インバータの出力電圧の基本波成分を正確に検出することができる。 The invention according to claim 2 is the inverter according to claim 1, wherein the characteristic correction means includes phase signal generation means for generating an output voltage phase signal of the inverter, and amplitude of the first low-pass filter. A correction signal generating means for outputting a characteristic correction signal having a characteristic opposite to the frequency characteristic of the phase; and the output from the phase signal generating means and the output signal from the correction signal generating means are added together to obtain the first low-pass A first adding means for correcting the frequency characteristic of the filter and outputting it as a reference phase value of the first phase converting means; a voltage output from the first phase converting means; and the correction signal generating means And a plurality of multiplication means for multiplying the output signal from the output signal and correcting the frequency characteristic of the first low-pass filter and outputting the result as a voltage detection result.
According to this invention, the output voltage detection circuit of the inverter has the processing result of the fundamental wave component of the output voltage of the inverter by the low-pass filter and the phase information indicated by the output voltage phase signal of the low-pass filter at the frequency specified by the frequency command signal. Since the frequency characteristic is corrected, the fundamental wave component of the output voltage of the inverter can be accurately detected.

請求項３に係る発明は、請求項１または請求項２に記載のインバータであって、前記増幅手段が、入出力のグランドを分離して信号を伝達する、絶縁アンプであることを特徴とする。
この発明によれば、インバータの出力電圧検出回路が、絶縁アンプによって、入出力のグランドを分離して信号を伝達するので、主回路系と制御系との相互干渉を回避することが可能になる。 A third aspect of the present invention is the inverter according to the first or second aspect, wherein the amplifying means is an isolation amplifier that separates an input / output ground and transmits a signal. .
According to the present invention, since the output voltage detection circuit of the inverter separates the input and output grounds by the isolation amplifier and transmits the signal, it is possible to avoid mutual interference between the main circuit system and the control system. .

請求項４に係る発明は、出力電圧を検出する出力電圧検出手段と、前記出力電圧検出手段の出力を受けて前記出力電圧の制御を行う出力電圧制御手段とを備えるインバータであって、前記出力電圧検出手段が、前記出力電圧を増幅する複数の増幅手段と、前記増幅手段の出力信号から基本波成分を取り出す複数の第２のローパスフィルタと、前記第２のローパスフィルタの振幅と位相の周波数特性を補正する特性補正手段とを備えたことを特徴とする。
この発明によれば、インバータの出力電圧検出回路がローパスフィルタを介して出力電圧の基本波成分を取り出し、その検出結果に対して周波数特性の補正をするので、インバータの出力電圧の基本波成分を正確に検出することができる。 The invention according to claim 4 is an inverter comprising output voltage detection means for detecting an output voltage, and output voltage control means for receiving the output of the output voltage detection means and controlling the output voltage, wherein the output A plurality of amplifying means for amplifying the output voltage; a plurality of second low-pass filters for extracting a fundamental wave component from an output signal of the amplifying means; and amplitude and phase frequencies of the second low-pass filter. And a characteristic correction means for correcting the characteristic.
According to the present invention, the output voltage detection circuit of the inverter takes out the fundamental wave component of the output voltage through the low pass filter and corrects the frequency characteristic for the detection result. It can be detected accurately.

請求項５に係る発明は、請求項４に記載のインバータであって、前記増幅手段が、入出力のグランドを分離して信号を伝達する、絶縁アンプであることを特徴とする。
この発明によれば、インバータの出力電圧検出回路が、絶縁アンプによって、入出力のグランドを分離して信号を伝達するので、主回路系と制御系との相互干渉を回避することが可能になる。 The invention according to claim 5 is the inverter according to claim 4, wherein the amplifying means is an isolation amplifier that separates the input and output grounds and transmits a signal.
According to the present invention, since the output voltage detection circuit of the inverter separates the input and output grounds by the isolation amplifier and transmits the signal, it is possible to avoid mutual interference between the main circuit system and the control system. .

請求項６に係る発明は、請求項４または請求項５に記載のインバータであって、前記特性補正手段が、前記インバータの出力電圧の基本波周波数において同一の特性を有し、各相電圧指令信号に対して信号処理を行う複数の第３のローパスフィルタと、前記第３のローパスフィルタの出力から、前記第２のローパスフィルタの出力を減算し、特性の補正をかける複数の減算手段と、前記加算手段からの出力を受けて偏差を補償する複数の第１の制御演算手段とを備えたことを特徴とする。
この発明によれば、インバータの出力電圧検出回路が、インバータの出力電圧から基本波成分を取り出すローパスフィルタを通した信号に、インバータの出力電圧を定義する各相電圧指令信号をインバータの出力周波数について上記のローパスフィルタと同一の特性を有するローパスフィルタを通して逆極性にて加算する構成としたため、上記のローパスフィルタの周波数特性を相殺することができる。 The invention according to claim 6 is the inverter according to claim 4 or claim 5, wherein the characteristic correcting means has the same characteristic at the fundamental frequency of the output voltage of the inverter, and each phase voltage command A plurality of third low-pass filters for performing signal processing on the signal, and a plurality of subtracting means for subtracting the output of the second low-pass filter from the output of the third low-pass filter to correct the characteristics; And a plurality of first control calculation means for compensating for a deviation by receiving an output from the adding means.
According to this invention, the output voltage detection circuit of the inverter passes the low-pass filter that extracts the fundamental wave component from the output voltage of the inverter, and outputs the phase voltage command signal that defines the output voltage of the inverter for the output frequency of the inverter. Since the addition is performed with a reverse polarity through a low-pass filter having the same characteristics as the low-pass filter, the frequency characteristics of the low-pass filter can be canceled.

請求項７に係る発明は、請求項１ないし請求項３のいずれかの項に記載のインバータであって、出力電圧を定義する電圧指令信号と前記出力電圧検出手段の出力とを加減算して出力する複数の第２の加算手段と、前記加算手段の出力を受けて偏差を補償する複数の第１の制御演算手段と、前記第１の制御演算手段の出力の二相／三相変換を行う第２の相変換手段と、前記第２の相変換手段の出力に基づいて、前記インバータの出力電圧の制御を行うＰＷＭ制御手段と、前記インバータの出力電圧の位相および振幅の過渡的な応答遅れを補償する複数の過渡応答補償手段とを有する出力電圧制御手段を備えたことを特徴とする。
この発明によれば、インバータが、出力電圧の位相および振幅の過渡的な応答遅れを補償する過渡応答補償手段を有する出力電圧制御手段を備えたため、出力電圧制御手段が、定常状態にて出力電圧の位相および振幅を補正できるが、過渡的な応答遅れを発生するという問題を回避することができる。 A seventh aspect of the present invention is the inverter according to any one of the first to third aspects, wherein the voltage command signal defining the output voltage and the output of the output voltage detecting means are added and subtracted and output. A plurality of second addition means, a plurality of first control calculation means for receiving the output of the addition means to compensate for the deviation, and two-phase / three-phase conversion of the output of the first control calculation means Second phase conversion means; PWM control means for controlling the output voltage of the inverter based on the output of the second phase conversion means; and a transient response delay in the phase and amplitude of the output voltage of the inverter Output voltage control means having a plurality of transient response compensation means for compensating for the above.
According to the present invention, since the inverter includes the output voltage control means having the transient response compensation means for compensating for the transient response delay in the phase and amplitude of the output voltage, the output voltage control means can output the output voltage in a steady state. The phase and amplitude of the signal can be corrected, but the problem of generating a transient response delay can be avoided.

請求項８に係る発明は、請求項７に記載のインバータであって、前記過渡応答補償手段が、前記第１のローパスフィルタと同特性を有し、前記電圧指令信号から基本波成分を取り出して前記第２の加算手段に出力する第４のローパスフィルタと、前記電圧指令信号に基づきフォワード補償値を演算する第２の制御演算手段と、前記第１の制御演算手段の出力と前記第２の制御演算手段の出力とを加算して前記第２の相変換手段に出力する第３の加算手段とからなることを特徴とする。
この発明によれば、出力電圧制御手段が、電圧指令信号に出力電圧検出手段のローパスフィルタと同特性のローパスフィルタを挿入することにより、出力電圧制御手段および出力電圧検出手段の過渡応答特性が等しくなり、双方の過渡応答特性のズレが生ずるために第１の制御演算手段の一例である比例積分演算器が過電圧を出力する問題がなくなり、且つ、加算手段および第２の制御演算手段の一例であるフォワード補償器からなるフォワード補償系を追加することにより、上記ローパスフィルタを挿入することによって、出力電圧を定義する電圧指令信号の変化に対する出力電圧の追従性が悪化する問題を回避することができる。 The invention according to claim 8 is the inverter according to claim 7, wherein the transient response compensation means has the same characteristics as the first low-pass filter, and extracts a fundamental wave component from the voltage command signal. A fourth low-pass filter that outputs to the second addition means; a second control calculation means that calculates a forward compensation value based on the voltage command signal; an output of the first control calculation means; It comprises a third addition means for adding the output of the control arithmetic means and outputting to the second phase conversion means.
According to this invention, the output voltage control means inserts the low-pass filter having the same characteristics as the low-pass filter of the output voltage detection means into the voltage command signal, so that the transient response characteristics of the output voltage control means and the output voltage detection means are equal. Therefore, there is no problem that the proportional-plus-integral arithmetic unit, which is an example of the first control arithmetic unit, outputs an overvoltage because of the difference between the transient response characteristics, and the example of the adding unit and the second control arithmetic unit is By adding a forward compensation system comprising a certain forward compensator, it is possible to avoid the problem that the followability of the output voltage with respect to the change of the voltage command signal defining the output voltage is deteriorated by inserting the low pass filter. .

本発明によれば、インバータの出力電圧の基本波成分を正確に検出、または制御することができる効果がある。 According to the present invention, there is an effect that the fundamental wave component of the output voltage of the inverter can be accurately detected or controlled.

以下、本発明の第１の実施形態を図面を参照して説明する。
図３は本発明の第１の実施形態によるインバータ試験装置を示す回路構成図である。この図において、インバータ試験装置は、被試験インバータ１（第１のインバータ）（以下、インバータ１と言う）と、疑似負荷用インバータ２（第２のインバータ）（以下、インバータ２と言う）を応用しモータを模擬する擬似負荷２１と、直流電源５と、チョッパ回路６とから構成される。インバータ１は、交流出力端子からＰＷＭ変調された矩形波電圧ＰＷＭ1 を出力し、負荷電流を制御する。直流電源５は、試験電圧調整用のチョッパ回路６に直流電圧Ｅ1を供給し、チョッパ回路６は入力された直流電圧を調整して直流電圧Ｅ2としてインバータ１に出力する。また、直流電源５は、インバータ２にも直流電圧Ｅ1を供給する。 A first embodiment of the present invention will be described below with reference to the drawings.
FIG. 3 is a circuit configuration diagram showing the inverter test apparatus according to the first embodiment of the present invention. In this figure, the inverter test apparatus applies an inverter under test 1 (first inverter) (hereinafter referred to as inverter 1) and a pseudo load inverter 2 (second inverter) (hereinafter referred to as inverter 2). And a pseudo load 21 simulating a motor, a DC power source 5, and a chopper circuit 6. The inverter 1 outputs a rectangular wave voltage PWM1 PWM-modulated from the AC output terminal and controls the load current. The DC power supply 5 supplies the DC voltage E1 to the chopper circuit 6 for adjusting the test voltage, and the chopper circuit 6 adjusts the input DC voltage and outputs it to the inverter 1 as the DC voltage E2. The DC power supply 5 also supplies a DC voltage E1 to the inverter 2.

擬似負荷２１は、インバータ２と、フィルタ７と、トランス８と、変流器１０と、モータ模擬運転制御部１１ａと、インバータ１の交流出力端に接続される出力電圧検出回路３１ａとから構成され、インバータ１に接続されて、実際のモータを模擬する。トランス８は、その巻数比によってインバータ１に対してモータ模擬を行うために必要な電圧を得ると同時に、インバータ１とインバータ２の中性点電位差による電流を防止する。尚、トランス８は、直流電圧Ｅ1と直流電圧Ｅ2が互いに絶縁され、制御に必要な電圧関係があれば不要となる。 The pseudo load 21 includes an inverter 2, a filter 7, a transformer 8, a current transformer 10, a motor simulation operation control unit 11 a, and an output voltage detection circuit 31 a connected to the AC output terminal of the inverter 1. It is connected to the inverter 1 to simulate an actual motor. The transformer 8 obtains a voltage necessary for simulating the motor with respect to the inverter 1 based on the turn ratio, and at the same time, prevents a current due to a neutral point potential difference between the inverter 1 and the inverter 2. The transformer 8 is unnecessary if the DC voltage E1 and the DC voltage E2 are insulated from each other and have a voltage relationship necessary for control.

次に、擬似負荷２１が実際のモータを模擬する原理を説明する。
インバータ１から出力された矩形波電圧ＰＷＭ1が、インダクタンスＬからなるフィルタ７により正弦波に変換されてトランス８の１次側に加えられる。一方、インバータ２が、交流出力端子からＰＷＭ変調された矩形波電圧ＰＷＭ2を出力し、この矩形波電圧ＰＷＭ2は、トランス８の２次側に加えられる。これによりインバータ１とインバータ２がトランス８を介して接続されることとなり、インバータ２の出力電圧の振幅・位相を制御することにより、インバータ１から見たインピーダンスが変化し、実際の負荷であるモータを模擬的に運転した状態とすることができる。つまり、電流制御されるインバータ１の出力電圧が実際のモータの端子電圧と同じになるようにインバータ２を制御し、これにより、任意の運転条件で任意の負荷におけるインバータ１の試験を行うことができる。
尚、従来における擬似負荷２１においては、矩形波電圧ＰＷＭ2を、インダクタンスｌ、コンデンサｃ、抵抗ｒからなるフィルタ９を介して基本波の正弦波を取り出して、トランス８の２次側に加えていたが、電圧を正弦波状にするとフィルタ９の形状が大きくなり、且つ、電圧降下も大きくなるので、実用的には電圧を正弦波状にすることが困難であった。本実施形態においては、フィルタ９を使用せずにフィルタ７のみによって電圧制御が可能なため、フィルタ９を削除して低コスト化と小型化を実現している。 Next, the principle that the pseudo load 21 simulates an actual motor will be described.
The rectangular wave voltage PWM1 output from the inverter 1 is converted into a sine wave by the filter 7 including the inductance L and applied to the primary side of the transformer 8. On the other hand, the inverter 2 outputs a PWM-modulated rectangular wave voltage PWM2 from the AC output terminal, and this rectangular wave voltage PWM2 is applied to the secondary side of the transformer 8. As a result, the inverter 1 and the inverter 2 are connected via the transformer 8, and by controlling the amplitude and phase of the output voltage of the inverter 2, the impedance viewed from the inverter 1 changes, and the motor that is the actual load Can be set in a simulated driving state. In other words, the inverter 2 is controlled so that the output voltage of the inverter 1 that is current-controlled is the same as the terminal voltage of the actual motor, thereby allowing the inverter 1 to be tested at any load under any operating condition. it can.
In the conventional pseudo load 21, the rectangular wave voltage PWM2 is extracted from the sine wave of the fundamental wave through the filter 9 including the inductance l, the capacitor c, and the resistance r, and applied to the secondary side of the transformer 8. However, when the voltage is made sinusoidal, the shape of the filter 9 becomes large and the voltage drop also becomes large. Therefore, it was difficult to make the voltage sinusoidal in practice. In the present embodiment, voltage control is possible only by the filter 7 without using the filter 9, and therefore the filter 9 is deleted to realize cost reduction and size reduction.

図１は、出力電圧検出回路３１ａの構成を示すブロック図である。出力電圧検出回路３１ａは、絶縁アンプＩnsＯＰ1、ＩnsＯＰ2（増幅手段）と、ローパスフィルタ３１１（第１のローパスフィルタ）と、三相／二相変換器３１２（第１の相変換手段）と、積分器３１３（位相信号発生手段）と、補正信号発生器３１４（補正信号発生手段）と、加算器３１５（第１の加算手段）と、乗算器３１６（乗算手段）と(積分器３１３〜乗算器３１６は、特性補正手段)、Ａ／Ｄコンバータ３１８とから構成される。ローパスフィルタ３１１は図４（ａ）、（ｂ）に示すような周波数特性を有し、絶縁アンプＩnsＯＰ1、ＩnsＯＰ2の出力信号から基本波成分を取り出して、Ａ／Ｄコンバータ３１８を介して、三相／二相変換器３１２に出力する。
尚、本実施形態における出力電圧検出回路３１ａの構成は、図１０に示す、従来における出力電圧検出回路３１に比して、三相／二相変換器３１２の出力を、積分器３１３、補正信号発生器３１４、加算器３１５および乗算器３１６を用いて、周波数指令信号Ｉcfrによって補正をかけるところが異なる。 FIG. 1 is a block diagram showing the configuration of the output voltage detection circuit 31a. The output voltage detection circuit 31a includes isolation amplifiers InsOP1, InsOP2 (amplifying means), a low-pass filter 311 (first low-pass filter), a three-phase / two-phase converter 312 (first phase conversion means), and an integrator 313 (phase signal generation means), correction signal generator 314 (correction signal generation means), adder 315 (first addition means), multiplier 316 (multiplication means), and (integrator 313 to multiplier 316) Includes a characteristic correction unit) and an A / D converter 318. The low-pass filter 311 has frequency characteristics as shown in FIGS. 4A and 4B. The low-pass filter 311 extracts a fundamental wave component from the output signals of the insulation amplifiers InsOP1 and InsOP2, and passes through the A / D converter 318 to form a three-phase signal. / Output to two-phase converter 312.
The configuration of the output voltage detection circuit 31a in the present embodiment is the same as that of the conventional output voltage detection circuit 31 shown in FIG. The difference is that correction is performed by the frequency command signal Icfr using the generator 314, the adder 315, and the multiplier 316.

インバータ１の各相（Ｕ、Ｖ、Ｗ）電圧Ｖu、Ｖv、Ｖwは、それぞれ入力端Ｉｐu、Ｉｐv、Ｉｐwから、絶縁アンプＩnsＯＰ1、ＩnsＯＰ2に入力される。具体的に、入力端Ｉｐuが絶縁アンプＩnsＯＰ1の一方の入力端に接続され、入力端Ｉｐwが絶縁アンプＩnsＯＰ2の一方の入力端に接続され、入力端Ｉｐvが絶縁アンプＩnsＯＰ1およびＩnsＯＰ2の他方の入力端に共通に接続されて、三相電圧Ｖu、Ｖv、Ｖw を線間電圧に変換して、絶縁アンプＩnsＯＰ1、ＩnsＯＰ2 に入力する構成としている。 The phase (U, V, W) voltages Vu, Vv, Vw of the inverter 1 are input from the input terminals Ipu, Ipv, Ipw to the isolation amplifiers InsOP1, InsOP2, respectively. Specifically, the input terminal Ipu is connected to one input terminal of the insulation amplifier InsOP1, the input terminal Ipw is connected to one input terminal of the insulation amplifier InsOP2, and the input terminal Ipv is the other input terminal of the insulation amplifiers InsOP1 and InsOP2. The three-phase voltages Vu, Vv, and Vw are converted into line voltages and input to the insulation amplifiers InsOP1 and InsOP2.

尚、出力電圧検出回路３１においては三相電圧Ｖ’u、Ｖ’v、Ｖ’w の各相電圧を絶縁アンプＩnsＯＰ5、ＩnsＯＰ6 、ＩnsＯＰ7に入力しているが、三相／二相変換器３１２の処理は線間電圧、相電圧のどちらでも行えるため、この箇所に関しては基本的に差異はない。 In the output voltage detection circuit 31, the three-phase voltages V′u, V′v, V′w are input to the insulation amplifiers InsOP 5, InsOP 6, InsOP 7, but the three-phase / two-phase converter 312. Since this process can be performed with either the line voltage or the phase voltage, there is basically no difference in this part.

絶縁アンプＩnsＯＰ1、ＩnsＯＰ2は、パワーエレクトロニクスの分野において、主回路系と制御系との相互干渉を防ぐため、入出力間のグランドを分離し、信号伝達を行うアンプである。本実施形態においては、絶縁アンプＩnsＯＰ1、ＩnsＯＰ2は、インバータ１の中性点と出力電圧検出回路３１ａのグランドを分離して信号伝達を行う。具体的に、絶縁アンプ絶縁アンプＩnsＯＰ1、ＩnsＯＰ2の入力側のグランドがインバータ１の中性点と接続され、絶縁アンプＩnsＯＰ1、ＩnsＯＰ2の出力側のグランドが出力電圧検出回路３１ａのグランドと接続される。 Insulation amplifiers InsOP1 and InsOP2 are amplifiers that perform signal transmission by separating a ground between input and output in order to prevent mutual interference between a main circuit system and a control system in the field of power electronics. In the present embodiment, the isolation amplifiers InsOP1 and InsOP2 transmit signals by separating the neutral point of the inverter 1 and the ground of the output voltage detection circuit 31a. Specifically, the ground on the input side of the isolation amplifier isolation amplifiers InsOP1 and InsOP2 is connected to the neutral point of the inverter 1, and the ground on the output side of the isolation amplifiers InsOP1 and InsOP2 is connected to the ground of the output voltage detection circuit 31a.

三相／二相変換器３１２は、ＤＳＰによって実現され、Ａ／Ｄコンバータ３１８から出力された三相電圧を、入力された位相値(座標基準)に基づいて三相／二相変換（ｄ−ｑ変換）し、二相電圧Ｖd、Ｖq を算出する。 The three-phase / two-phase converter 312 is realized by a DSP, and converts the three-phase voltage output from the A / D converter 318 into a three-phase / two-phase conversion (d−) based on the input phase value (coordinate reference). q conversion) to calculate two-phase voltages Vd and Vq.

ここで、三相／二相変換器３１２が三相／二相変換を行う際に基準となる位相値(座標基準)は、モータ模擬運転制御部１１ａにおいてモータの回転速度から決定される周波数指令信号を、積分器３１３が積分して得た値を用いるが、本実施形態においては、上述した位相値および三相／二相変換器３１２の出力信号の二相電圧Ｖd、Ｖqに、ローパスフィルタ３１１が有する振幅と位相の周波数特性が入っているので、次のように特性補正を行う。特性補正を行う部分（特性補正手段）は、積分器３１３と、補正信号発生器３１４と、加算器３１５と、複数の乗算器３１６とから構成される。 Here, the phase value (coordinate reference) used as a reference when the three-phase / two-phase converter 312 performs the three-phase / two-phase conversion is a frequency command determined by the motor simulation operation control unit 11a from the rotation speed of the motor. A value obtained by integrating the signal by the integrator 313 is used. In this embodiment, the low-pass filter is used for the phase value and the two-phase voltages Vd and Vq of the output signal of the three-phase / two-phase converter 312 described above. Since the frequency characteristics of the amplitude and phase of 311 are included, the characteristics are corrected as follows. A portion for performing characteristic correction (characteristic correction means) includes an integrator 313, a correction signal generator 314, an adder 315, and a plurality of multipliers 316.

補正信号発生器３１４は、ローパスフィルタ３１１に比して振幅については図４(ｃ)に示すように、また、位相については図４（ｄ）に示すように、逆の周波数特性を有する補正信号を発生し、加算器３１５と乗算器３１６に出力する。積分器３１３は、モータの回転速度から決定される周波数指令信号を入力端Ｉcfrから入力され、該信号を積分して位相値を算出し、加算器３１５に出力する。加算器３１５は、積分器３１３から出力された該位相値と補正信号発生器３１４から出力された位相の補正信号とを加算し補正を行い、三相／二相変換器３１２に、変換の基準となる位相値θを出力する。 As shown in FIG. 4C, the correction signal generator 314 has an amplitude that is opposite to that of the low-pass filter 311 and has a reverse frequency characteristic as shown in FIG. Is output to the adder 315 and the multiplier 316. The integrator 313 receives a frequency command signal determined from the rotation speed of the motor from the input terminal Icfr, integrates the signal to calculate a phase value, and outputs the phase value to the adder 315. The adder 315 performs correction by adding the phase value output from the integrator 313 and the phase correction signal output from the correction signal generator 314, and sends a correction reference to the three-phase / two-phase converter 312. The phase value θ is output.

三相／二相変換器３１２は、上記の補正された位相値θを加算器３１５から入力され、それに基づいて三相／二相変換を行い、二相電圧Ｖd、Ｖqを乗算器３１６に出力する。乗算器３１６は、三相／二相変換器３１２から出力された二相電圧Ｖd、Ｖqと補正信号発生器３１４から出力された振幅の位相の補正信号とを乗算し補正を行い、出力端ＯvddおよびＯvqdから、インバータ１の出力電圧の検出結果として、補正後の二相電圧Ｖd’、Ｖq’をモータ模擬運転制御部１１ａの入力端Ｉpv1、Ｉpv2に出力する。 The three-phase / two-phase converter 312 receives the corrected phase value θ from the adder 315, performs three-phase / two-phase conversion based on the input, and outputs the two-phase voltages Vd and Vq to the multiplier 316. To do. The multiplier 316 multiplies the two-phase voltages Vd and Vq output from the three-phase / two-phase converter 312 and the amplitude correction signal output from the correction signal generator 314 to perform correction, and outputs the output terminal Ovdd. And Ovqd outputs the corrected two-phase voltages Vd ′ and Vq ′ to the input terminals Ipv1 and Ipv2 of the simulated motor operation control unit 11a as the detection result of the output voltage of the inverter 1.

モータ模擬運転制御部１１ａは、インバータ１から出力される矩形波電圧ＰＷＭ1のＵ相及びＷ相について変流器１０によって検出された電流ｉu ，ｉwと、出力電圧検出回路３１ａから出力される二相電圧Ｖｄ’，Ｖq’と、オペレータによって、負荷としてのモータの運転条件およびモータ定数とが入力され、これらの定数に基づいてインバータ２を制御する。ここで、モータ運転条件とは、モータ負荷状態、またはモータ回転速度等である。このモータ運転条件およびモータ定数から模擬するモータの端子電圧を算出し、それを電圧指令信号とする。図２は、モータ模擬運転制御部１１ａの電圧指令信号関連の部分を示すブロック図である。モータ模擬運転制御部１１ａの電圧指令信号関連の部分は、複数の加算器４４（第２の加算手段）と、比例積分演算器（ＰＩ：Proportional Integral）４５（第１の制御演算手段）と、二相／三相変換器４６（第２の相変換手段）と、インバータ２を制御するＰＷＭ制御部４７（ＰＷＭ制御手段）とから構成されている。 The motor simulation operation control unit 11a includes currents iu and iw detected by the current transformer 10 for the U phase and the W phase of the rectangular wave voltage PWM1 output from the inverter 1, and two phases output from the output voltage detection circuit 31a. The operating conditions and motor constants of the motor as a load are input by the voltages Vd ′ and Vq ′ and the operator, and the inverter 2 is controlled based on these constants. Here, the motor operating condition is a motor load state, a motor rotation speed, or the like. A terminal voltage of the motor to be simulated is calculated from the motor operating conditions and motor constants, and is used as a voltage command signal. FIG. 2 is a block diagram showing portions related to the voltage command signal of the motor simulation operation control unit 11a. A portion related to the voltage command signal of the motor simulation operation control unit 11a includes a plurality of adders 44 (second addition means), a proportional integral calculator (PI: Proportional Integral) 45 (first control calculation means), A two-phase / three-phase converter 46 (second phase conversion means) and a PWM control unit 47 (PWM control means) for controlling the inverter 2 are configured.

加算器４４は、ユーザーによって入力されたモータ定数およびモータ運転条件から算出される電圧指令信号Ｖd * ，Ｖq *が正入力端に入力され、また、出力電圧検出回路３１ａから二相電圧Ｖｄ’，Ｖq’が負入力端に入力される。加算器４４はこれらの信号の加算結果を比例積分演算器４５に出力する。比例積分演算器４５は、該信号について比例積分演算を行い、ＤＳＰ(Digital Signal Processor)によって実現される二相／三相変換器４６に出力する。二相／三相変換器４６は、これら二相電圧Ｖd * ，Ｖq * が入力され、二相／三相変換を行い、相電圧指令信号Ｖou* ，Ｖov* ，Ｖow* を得てＰＷＭ制御部４７に出力する。ＰＷＭ制御部４７は、この相電圧指令信号に基づいてインバータ２のゲート信号を生成し、出力端Ｏgtから出力してインバータ２の制御を行う。 The adder 44 receives voltage command signals Vd * and Vq * calculated from motor constants and motor operating conditions input by the user at the positive input terminal, and outputs the two-phase voltages Vd ′, Vd ′ from the output voltage detection circuit 31a. Vq ′ is input to the negative input terminal. The adder 44 outputs the addition result of these signals to the proportional integration calculator 45. The proportional-integral calculator 45 performs a proportional-integral calculation on the signal and outputs it to a two-phase / three-phase converter 46 realized by a DSP (Digital Signal Processor). The two-phase / three-phase converter 46 receives these two-phase voltages Vd *, Vq *, performs two-phase / three-phase conversion, obtains phase voltage command signals Vou *, Vov *, Vow *, and a PWM controller. Output to 47. The PWM controller 47 generates a gate signal of the inverter 2 based on the phase voltage command signal, and outputs the gate signal from the output terminal Ogt to control the inverter 2.

また、モータ模擬運転制御部１１ａに、角度センサ模擬制御部１２が設けられている。角度センサ模擬制御部１２は、インバータ１からセンサ駆動用信号Ｓeを入力し、模擬角度センサ信号Ｓθをインバータ１へ出力する。インバータ１は模擬角度センサ信号Ｓθに基づいて電圧、電流の制御を行う。尚、インバータ１内のスイッチング素子のＩＧＢＴ（Insulated Gate Bipolar Transistor）Ｔｒ1〜Ｔｒ6の切換回路は、インバータ１内に含まれている。 In addition, an angle sensor simulation control unit 12 is provided in the motor simulation operation control unit 11a. The angle sensor simulation control unit 12 receives the sensor driving signal Se from the inverter 1 and outputs the simulated angle sensor signal Sθ to the inverter 1. The inverter 1 controls the voltage and current based on the simulated angle sensor signal Sθ. Note that switching circuits of IGBTs (Insulated Gate Bipolar Transistors) Tr1 to Tr6 of switching elements in the inverter 1 are included in the inverter 1.

次に、第１の実施形態の動作を図３を参照して説明する。
インバータ試験装置の各部の電源が投入され、試験がスタートすると、直流電源５が、チョッパ回路６に直流電圧Ｅ1を供給する。チョッパ回路６は直流電圧Ｅ1を調整して、インバータ１へ直流電圧Ｅ2を供給する。インバータ１は角度センサ模擬制御部１２へセンサ駆動用信号Ｓeを出力し、角度センサ模擬制御部１２は模擬角度センサ信号Ｓθをインバータ１へ出力する。インバータ１は模擬角度センサ信号Ｓθに基づいて電圧、電流の制御を行い、フィルタ７を介して矩形波電圧ＰＷＭ1をトランス８に供給する。 Next, the operation of the first embodiment will be described with reference to FIG.
When the power of each part of the inverter test apparatus is turned on and the test is started, the DC power supply 5 supplies the DC voltage E1 to the chopper circuit 6. The chopper circuit 6 adjusts the DC voltage E1 and supplies the DC voltage E2 to the inverter 1. The inverter 1 outputs a sensor driving signal Se to the angle sensor simulation control unit 12, and the angle sensor simulation control unit 12 outputs a simulation angle sensor signal Sθ to the inverter 1. The inverter 1 controls the voltage and current based on the simulated angle sensor signal Sθ, and supplies the rectangular wave voltage PWM 1 to the transformer 8 via the filter 7.

一方、擬似負荷２１内部では、インバータ２が直流電源５から直流電圧Ｅ1を供給される。出力電圧検出回路３１ａは、インバータ１の出力電圧を検出し、二相電圧Ｖｄ ′，Ｖq ′を出力する。モータ模擬運転制御部１１ａは、モータ運転条件、モータ定数、二相電圧Ｖｄ ′，Ｖq ′、電流ｉu ，ｉwを受けて、インバータ２を制御するゲート信号を算出し、インバータ２を制御する。インバータ２は、上記定数によりモータを模擬するように制御され、矩形波電圧ＰＷＭ2を出力しトランス８に供給する。以上の動作により、実際のモータを模擬する動作を行う。 On the other hand, in the pseudo load 21, the inverter 2 is supplied with the DC voltage E1 from the DC power source 5. The output voltage detection circuit 31a detects the output voltage of the inverter 1 and outputs two-phase voltages Vd 'and Vq'. The motor simulation operation control unit 11a receives the motor operation conditions, motor constants, two-phase voltages Vd ', Vq', and currents iu, iw, calculates a gate signal for controlling the inverter 2, and controls the inverter 2. The inverter 2 is controlled so as to simulate a motor based on the above constants, and outputs a rectangular wave voltage PWM2 and supplies it to the transformer 8. With the above operation, an operation for simulating an actual motor is performed.

次に、この実施形態における出力電圧検出回路３１ａの動作を図１と図３を参照して説明する。
三相電圧Ｖu、Ｖv、Ｖw が、線間電圧に変換されて、絶縁アンプＩnsＯＰ1、ＩnsＯＰ2 に入力される。絶縁アンプＩnsＯＰ1、ＩnsＯＰ2によって該線間電圧が増幅される。この絶縁アンプＩnsＯＰ1、ＩnsＯＰ2の出力が、ローパスフィルタ３１１およびＡ／Ｄコンバータ３１８を介して、三相／二相変換器３１２に入力される。 Next, the operation of the output voltage detection circuit 31a in this embodiment will be described with reference to FIGS.
The three-phase voltages Vu, Vv, Vw are converted into line voltages and input to the insulation amplifiers InsOP1, InsOP2. The line voltage is amplified by the insulation amplifiers InsOP1 and InsOP2. The outputs of the isolation amplifiers InsOP 1 and InsOP 2 are input to the three-phase / two-phase converter 312 via the low-pass filter 311 and the A / D converter 318.

一方、モータ模擬運転制御部１１ａにおいて算出された周波数指令信号が積分器３１３に入力され、該信号を積分し算出した位相値が、補正信号発生器３１４からの補正信号と加算器３１５にて加算され、位相の周波数特性を補正され、三相／二相変換器３１２に、変換の基準となる位相値θとして入力される。三相／二相変換器３１２は、上述した位相値θを基準として、二相電圧Ｖd、Ｖqを得て、乗算器３１６に入力する。乗算器３１６は補正信号発生器３１４からの補正信号と乗算を行い、振幅の周波数特性の補正を行い、補正後の二相電圧Ｖd ′，Ｖq ′を得て、モータ模擬運転制御部１１ａへ出力する。 On the other hand, the frequency command signal calculated in the motor simulation operation control unit 11a is input to the integrator 313, and the phase value calculated by integrating the signal is added by the correction signal from the correction signal generator 314 and the adder 315. Then, the frequency characteristic of the phase is corrected and input to the three-phase / two-phase converter 312 as a phase value θ serving as a reference for conversion. The three-phase / two-phase converter 312 obtains two-phase voltages Vd and Vq with the above-described phase value θ as a reference, and inputs them to the multiplier 316. The multiplier 316 multiplies the correction signal from the correction signal generator 314, corrects the frequency characteristics of the amplitude, obtains corrected two-phase voltages Vd 'and Vq', and outputs them to the motor simulation operation control unit 11a. To do.

次に、この実施形態におけるモータ模擬運転制御部１１ａの動作を図２と図３を参照して説明する。
電圧指令信号Ｖd * 、Ｖq * と、出力電圧検出回路３１ａから出力された二相電圧Ｖｄ’，Ｖq’とが、加算器４４で突き合わされ、比例積分演算器４５で変換されて、二相／三相変換器４６によって、二相／三相変換されることにより、相電圧指令信号Ｖou* ，Ｖov* ，Ｖow* が得られて、相電圧指令信号に基づいてＰＷＭ制御部４７によりインバータ２のゲート信号が生成される。モータ模擬運転制御部１１ａはこのゲート信号によって、インバータ２の制御を行う。 Next, the operation of the motor simulation operation control unit 11a in this embodiment will be described with reference to FIGS.
The voltage command signals Vd * and Vq * and the two-phase voltages Vd ′ and Vq ′ output from the output voltage detection circuit 31a are compared with each other by the adder 44, converted by the proportional-plus-integral calculator 45, and the two-phase / The phase voltage command signals Vou *, Vov *, Vow * are obtained by the two-phase / three-phase conversion by the three-phase converter 46, and the PWM control unit 47 controls the inverter 2 based on the phase voltage command signal. A gate signal is generated. The motor simulation operation control unit 11a controls the inverter 2 by this gate signal.

上記実施形態によれば、インバータ試験装置が、被試験インバータの出力電圧の基本波成分をローパスフィルタによって検出し、そのローパスフィルタの振幅と位相の周波数特性を補正する回路を備えたので、被試験インバータの出力電圧の基本波成分を正確に検出することができる。 According to the above embodiment, the inverter test apparatus includes a circuit that detects the fundamental wave component of the output voltage of the inverter under test by the low-pass filter and corrects the frequency characteristics of the amplitude and phase of the low-pass filter. The fundamental wave component of the output voltage of the inverter can be accurately detected.

尚、本実施形態においては、絶縁アンプＩnsＯＰ1並びＩnsＯＰ2の後にローパスフィルタ３１１を置く構成としたが、ローパスフィルタ３１１の次に絶縁アンプＩnsＯＰ1並びＩnsＯＰ2を置く構成としてもよい。 In the present embodiment, the low-pass filter 311 is placed after the insulation amplifiers InsOP1 and InsOP2. However, the insulation amplifier InsOP1 and InnsOP2 may be placed next to the low-pass filter 311.

また、本実施形態においては、三相／二相変換器３１２の次に乗算器３１６を置く構成としたが、乗算器３１６の後に三相／二相変換器３１２を置く構成としてもよい。 In this embodiment, the multiplier 316 is placed after the three-phase / two-phase converter 312, but the three-phase / two-phase converter 312 may be placed after the multiplier 316.

次に、この発明の第２の実施形態について図５、図６、図７を参照して説明する。
第２の実施形態によるインバータ試験装置のブロック構成（図７）は図３と類似しているが、出力電圧検出回路３１ｂ並びにモータ模擬運転制御部１１ｂの構成および動作が第１の実施形態における出力電圧検出回路３１ａ並びにモータ模擬運転制御部１１ａと異なっている。図５は、第２の実施形態による出力電圧検出回路３１ｂの構成を示すブロック図である。図６は、第２の実施形態によるモータ模擬運転制御部１１ｂの電圧指令信号関連の部分の構成を示すブロック図である。図７は、同実施形態のインバータ試験装置の構成を示すブロック図である。
以下、図に従ってこの実施形態の構成を説明する。 Next, a second embodiment of the present invention will be described with reference to FIG. 5, FIG. 6, and FIG.
Although the block configuration (FIG. 7) of the inverter test apparatus according to the second embodiment is similar to that of FIG. 3, the configurations and operations of the output voltage detection circuit 31b and the motor simulation operation control unit 11b are the outputs in the first embodiment. This is different from the voltage detection circuit 31a and the motor simulation operation control unit 11a. FIG. 5 is a block diagram showing the configuration of the output voltage detection circuit 31b according to the second embodiment. FIG. 6 is a block diagram showing the configuration of the voltage command signal related portion of the motor simulation operation control unit 11b according to the second embodiment. FIG. 7 is a block diagram showing the configuration of the inverter test apparatus according to the embodiment.
The configuration of this embodiment will be described below with reference to the drawings.

出力電圧検出回路３１ｂは、第１の実施形態による出力電圧検出回路３１ａと比較して、モータ模擬運転制御部１１ｂによって算出された相電圧指令信号Ｖu*、Ｖv*、Ｖw*が入力され、出力電圧の検出結果として三相電圧を出力することが異なっている。また、それに対応して、モータ模擬運転制御部１１ｂは、モータ模擬運転制御部１１ａと比較して、出力電圧の検出結果として三相電圧を受けることが図２および図３と異なっている。 Compared with the output voltage detection circuit 31a according to the first embodiment, the output voltage detection circuit 31b receives the phase voltage command signals Vu *, Vv *, Vw * calculated by the motor simulation operation control unit 11b and outputs them. The difference is that a three-phase voltage is output as a voltage detection result. Correspondingly, the motor simulation operation control unit 11b is different from the motor simulation operation control unit 11a in that it receives a three-phase voltage as a detection result of the output voltage, as compared with FIG. 2 and FIG.

出力電圧検出回路３１ｂは、抵抗Ｒ321〜323と、絶縁アンプＩnsＯＰ3、ＩnsＯＰ4（増幅手段）と、ローパスフィルタ３２１（第２のローパスフィルタ）と、加算器３２２と、減算器３２３（減算手段）と、ローパスフィルタ３２４（第３のローパスフィルタ）と、比例積分演算器３２５と、Ａ／Ｄコンバータ３２６とから構成される。ローパスフィルタ３２１は、インバータ１の出力電圧から基本波成分を取り出してＡ／Ｄコンバータ３２６を介して、加算器３２２に出力する。加算器３２２は、平衡三相交流の性質より、二線によって扱っていた出力電圧を三線に扱うように復元する演算を行う。 The output voltage detection circuit 31b includes resistors R321 to 323, insulation amplifiers InsOP3 and InsOP4 (amplifying means), a low-pass filter 321 (second low-pass filter), an adder 322, a subtractor 323 (subtracting means), A low-pass filter 324 (third low-pass filter), a proportional-plus-integral calculator 325, and an A / D converter 326 are included. The low-pass filter 321 extracts the fundamental wave component from the output voltage of the inverter 1 and outputs it to the adder 322 via the A / D converter 326. The adder 322 performs an operation of restoring the output voltage handled by the two wires so as to be handled by the three wires due to the property of the balanced three-phase alternating current.

インバータ１の各相（Ｕ、Ｖ、Ｗ）電圧Ｖu、Ｖv、Ｖwは、それぞれ入力端Ｉｐu、Ｉｐv、Ｉｐwから、抵抗Ｒ321〜323の一方の端に入力される。また、相電圧Ｖu、Ｖwはそれぞれ絶縁アンプＩnsＯＰ3およびＩnsＯＰ4の一方の端に入力される。抵抗Ｒ321〜323の他方の端は共通に接続されると共に絶縁アンプＩnsＯＰ3およびＩnsＯＰ4の他方の端に接続される。絶縁アンプＩnsＯＰ3およびＩnsＯＰ4はローパスフィルタ３２１と接続される。ローパスフィルタ３２１はＡ／Ｄコンバータ３２６を介して、加算器３２２と接続される。 Each phase (U, V, W) voltage Vu, Vv, Vw of the inverter 1 is input from the input terminals Ipu, Ipv, Ipw to one terminal of the resistors R321 to R323. The phase voltages Vu and Vw are respectively input to one ends of the insulation amplifiers InsOP3 and InsOP4. The other ends of the resistors R321 to 323 are connected in common and connected to the other ends of the insulation amplifiers InsOP3 and InsOP4. The insulation amplifiers InsOP3 and InsOP4 are connected to a low-pass filter 321. The low pass filter 321 is connected to the adder 322 via the A / D converter 326.

ここで、Ａ／Ｄコンバータ３２６の出力信号並びに加算器３２２が演算した結果の信号Ｖuu、Ｖvv、Ｖwwに、ローパスフィルタ３２１が有する振幅と位相の周波数特性が入っているので、次のように特性補正を行う。特性補正を行う部分（特性補正手段）は、３個の減算器３２３と、３個のローパスフィルタ３２４と、３個の比例積分演算器３２５とから構成される。 Here, since the output signal of the A / D converter 326 and the signals Vuu, Vvv, and Vww calculated by the adder 322 contain the frequency characteristics of the amplitude and phase of the low-pass filter 321, the characteristics are as follows: Make corrections. The portion for performing characteristic correction (characteristic correction means) is composed of three subtracters 323, three low-pass filters 324, and three proportional-integral calculators 325.

ローパスフィルタ３２４は、インバータ１の出力電圧の基本波の周波数付近において振幅と位相の周波数特性がローパスフィルタ３２１と同一の特性を有する。また、相電圧指令信号Ｖu*、Ｖv*、Ｖw*を入力端Ｉpcu、Ｉpcv、Ｉpcwから入力され、処理結果を減算器３２３に出力する。減算器３２３は、ローパスフィルタ３２４の出力信号から、三相交流電圧Ｖuu、Ｖvv、Ｖwwを減算し、比例積分制御器３２５に出力する。比例積分制御器３２５は、該信号について比例積分演算を行い、三相電圧Ｖ’uu、Ｖ’vv、Ｖ’wwを得て、出力端Ｏvuud、Ｏvvvd、Ｏvwwdからモータ模擬運転制御部１１ｂの入力端Ｉpv1、Ｉpv2、Ｉpv3に出力する。 The low-pass filter 324 has the same characteristics as the low-pass filter 321 in amplitude and phase frequency characteristics in the vicinity of the frequency of the fundamental wave of the output voltage of the inverter 1. The phase voltage command signals Vu *, Vv *, Vw * are input from the input terminals Ipcu, Ipcv, Ipcw, and the processing result is output to the subtracter 323. The subtractor 323 subtracts the three-phase AC voltages Vuu, Vvv, Vww from the output signal of the low-pass filter 324 and outputs the result to the proportional-integral controller 325. The proportional-integral controller 325 performs a proportional-integral operation on the signal, obtains three-phase voltages V′uu, V′vv, V′ww, and inputs the motor simulation operation control unit 11b from the output terminals Ovuud, Ovvvd, Ovwwd. Output to the ends Ipv1, Ipv2, and Ipv3.

モータ模擬運転制御部１１ｂの電圧指令信号関連の部分は、図６に示すように、インバータ２を制御するＰＷＭ制御部４７から構成されている。ＰＷＭ制御部４７は、入力端Ｉpv1、Ｉpv2、Ｉpv3から入力された三相電圧Ｖ’uu、Ｖ’vv、Ｖ’ww に基づいてインバータ２のゲート信号を生成し、出力端Ｏgtから出力してインバータ２の制御を行う。 As shown in FIG. 6, the portion related to the voltage command signal of the motor simulation operation control unit 11 b includes a PWM control unit 47 that controls the inverter 2. The PWM control unit 47 generates a gate signal of the inverter 2 based on the three-phase voltages V′uu, V′vv, V′ww inputted from the input terminals Ipv1, Ipv2, Ipv3, and outputs it from the output terminal Ogt. The inverter 2 is controlled.

次に、第２の実施形態の出力電圧検出回路３１ｂの動作を図５および図６並びに図７を参照して説明する。
インバータ１から出力された相電圧Ｖu、Ｖwが、絶縁アンプＩnsＯＰ3およびＩnsＯＰ4に増幅される。増幅された信号はローパスフィルタ３２１およびＡ／Ｄコンバータ３２６を介して加算器３２２に入力される。 Next, the operation of the output voltage detection circuit 31b of the second embodiment will be described with reference to FIG. 5, FIG. 6, and FIG.
The phase voltages Vu and Vw output from the inverter 1 are amplified to the insulation amplifiers InsOP3 and InsOP4. The amplified signal is input to the adder 322 via the low pass filter 321 and the A / D converter 326.

ここで、加算器３２２が、平衡三相交流の性質より、二線によって扱っていた出力電圧を三線に扱うように復元する演算の原理の説明を行う。三相交流電圧Ｖuu、Ｖvv、Ｖwwの間に下記の関係がある。
Ｖuu＋Ｖvv＋Ｖww＝０・・・(式1)
(式1）を変形すると、
Ｖvv＝−Ｖuu−Ｖww ・・・(式2)
となり、加算器３２２にＶuuおよびＶwwを逆極性にて入力し加算することにより、Ｖvvが算出される。 Here, an explanation will be given of the principle of calculation in which the adder 322 restores the output voltage handled by the two wires so as to be handled by the three wires from the property of the balanced three-phase alternating current. The following relationships exist among the three-phase AC voltages Vuu, Vvv, and Vww.
Vuu + Vvv + Vww = 0 (Formula 1)
When (Equation 1) is transformed,
Vvv = -Vuu-Vww (Formula 2)
Thus, Vvv and Vww are input to the adder 322 with opposite polarities and added to calculate Vvv.

次に、モータ模擬運転制御部１１ｂから相電圧指令信号Ｖu*、Ｖv*、Ｖw*がローパスフィルタ３２４に入力される。ローパスフィルタ３２４の出力信号から、上述した三相交流電圧Ｖuu、Ｖvv、Ｖwwが減算器３２３にて減算される。このとき、ローパスフィルタ３２１と同一の周波数特性を有するローパスフィルタ３２４を通した信号から、ローパスフィルタ３２１を通した三相交流電圧Ｖuu、Ｖvv、Ｖwwを減算するため、ローパスフィルタ３２１の振幅と位相の周波数特性が補正される。比例積分演算器３２５は該信号を変換し、三相電圧Ｖ’uu、Ｖ’vv、Ｖ’wwを得て、モータ模擬運転制御部１１ｂに出力する。モータ模擬運転制御部１１ｂは、この三相電圧Ｖ’uu、Ｖ’vv、Ｖ’wwに基づいてインバータ２のゲート信号を生成し、インバータ２の制御を行う。 Next, phase voltage command signals Vu *, Vv *, and Vw * are input to the low-pass filter 324 from the motor simulation operation control unit 11b. From the output signal of the low-pass filter 324, the above-described three-phase AC voltages Vuu, Vvv, Vww are subtracted by the subtractor 323. At this time, since the three-phase AC voltages Vuu, Vvv, Vww that have passed through the low-pass filter 321 are subtracted from the signal that has passed through the low-pass filter 324 having the same frequency characteristics as the low-pass filter 321, the amplitude and phase of the low-pass filter 321 are reduced. The frequency characteristic is corrected. The proportional-plus-integral calculator 325 converts the signal to obtain three-phase voltages V′uu, V′vv, V′ww, and outputs them to the motor simulation operation control unit 11b. The motor simulation operation control unit 11b generates a gate signal for the inverter 2 based on the three-phase voltages V'uu, V'vv, V'ww, and controls the inverter 2.

上記実施形態によれば、インバータ試験装置が、被試験インバータの出力電圧の基本波成分をローパスフィルタによって検出し、出力電圧指令信号を前記ローパスフィルタと基本波周波数に対して同一の振幅と位相の周波数特性を有するローパスフィルタによって信号処理した信号を加減算し、この２つの信号の偏差をなくすように制御することによって振幅と位相の周波数特性を補正するようにしたので、被試験インバータの出力電圧の基本波成分を正確に制御することができる。
ここで、本実施形態における演算処理は加減減算処理と比例積分演算処理のみであり、第１の実施形態における座標変換の処理がないため、所要時間を要する演算処理を行うことなく、より簡単に出力電圧の制御を行うことができる。 According to the above embodiment, the inverter test apparatus detects the fundamental wave component of the output voltage of the inverter under test by the low-pass filter, and the output voltage command signal has the same amplitude and phase with respect to the fundamental wave frequency with the low-pass filter. Since the signal processed by the low-pass filter having the frequency characteristic is added and subtracted, and the frequency characteristic of the amplitude and phase is corrected by controlling so as to eliminate the deviation between the two signals, the output voltage of the inverter under test is corrected. The fundamental wave component can be accurately controlled.
Here, the arithmetic processing in this embodiment is only addition / subtraction / subtraction processing and proportional-integral arithmetic processing, and since there is no coordinate conversion processing in the first embodiment, it is easier to perform without requiring arithmetic processing requiring time. The output voltage can be controlled.

尚、本実施形態においては、ローパスフィルタ３２１とローパスフィルタ３２４はインバータ１の出力電圧の基本周波数付近の周波数について同一の特性を有していれば、全く同一の特性を有するものでなくてもよい。 In the present embodiment, the low-pass filter 321 and the low-pass filter 324 may not have exactly the same characteristics as long as they have the same characteristics with respect to frequencies near the fundamental frequency of the output voltage of the inverter 1. .

また、本実施例においては、加算器３２３の加算前の2つの信号に対して、インバータ１の出力電圧の基本波の周波数付近において同等の特性を有するローパスフィルタ３２１またはローパスフィルタ３２４が、それぞれ、信号処理を行う構成となっている。そこで、構成の簡略化のため、加算器３２３と比例積分演算器３２５との間にローパスフィルタ３２１または３２４と同等のローパスフィルタを介挿し、ローパスフィルタ３２１および３２４をこれに統合し、加算後の信号をそれによって処理することが考えられる。しかし、現実には、ローパスフィルタ３２１は、Ａ／Ｄコンバータ３２６のアンチエイリアスフィルタとして入力信号の帯域制限も行っているため、ローパスフィルタ３２１と３２４とを別々に設けて周波数特性の補正を実現している。 In the present embodiment, the low-pass filter 321 or the low-pass filter 324 having the same characteristics in the vicinity of the frequency of the fundamental wave of the output voltage of the inverter 1 with respect to the two signals before the addition of the adder 323, The signal processing is performed. Therefore, for simplification of the configuration, a low pass filter equivalent to the low pass filter 321 or 324 is inserted between the adder 323 and the proportional-plus-integral operation unit 325, and the low pass filters 321 and 324 are integrated into this. It is conceivable to process the signal thereby. In reality, however, the low-pass filter 321 also limits the bandwidth of the input signal as an anti-aliasing filter of the A / D converter 326. Therefore, the low-pass filter 321 and 324 are separately provided to correct the frequency characteristics. Yes.

次に、この発明の第３の実施形態について図８および図９を参照して説明する。
第３の実施形態によるインバータ試験装置のブロック構成（図９）は図３と類似しているが、モータ模擬運転制御部１１ｃ（出力電圧制御手段）の構成および動作が第１の実施形態におけるモータ模擬運転制御部１１ａと異なっている。尚、出力電圧検出回路３１ａの構成および動作は、第１の実施形態における出力電圧検出回路３１ａと同様である。図８は、第３の実施形態による第３の実施形態によるモータ模擬運転制御部１１ｃの電圧指令信号関連の部分の構成を示すブロック図である。図９は、同実施形態のインバータ試験装置の構成を示すブロック図である。
以下、図に従ってこの実施形態の構成を説明する。 Next, a third embodiment of the present invention will be described with reference to FIGS.
Although the block configuration (FIG. 9) of the inverter test apparatus according to the third embodiment is similar to that of FIG. 3, the configuration and operation of the motor simulation operation control unit 11c (output voltage control means) are the same as those of the motor according to the first embodiment. This is different from the simulated operation control unit 11a. The configuration and operation of the output voltage detection circuit 31a are the same as those of the output voltage detection circuit 31a in the first embodiment. FIG. 8 is a block diagram illustrating a configuration of a voltage command signal related portion of the motor simulation operation control unit 11c according to the third embodiment according to the third embodiment. FIG. 9 is a block diagram showing the configuration of the inverter test apparatus according to the embodiment.
The configuration of this embodiment will be described below with reference to the drawings.

モータ模擬運転制御部１１ｃの電圧指令信号関連の部分は、第１の実施形態によるモータ模擬運転制御部１１ａの電圧指令信号関連の部分と比較して、インバータ１の基本波周波数について、出力電圧検出回路３１ａにおけるローパスフィルタ３１１と同特性のローパスフィルタ４８（第４のローパスフィルタ）と、フォワード補償器４９（第２の制御演算手段）と、加算器５０（第３の加算手段）と（以上、過渡応答補償手段）が追加されていることが異なっている。ローパスフィルタ４８が、電圧指令信号のＶd*、Ｖq* の入力端と加算器４４との間に介挿され、加算器５０が、比例積分演算器４５と二相／三相変換器４６との間に介挿され、フォワード補償器４９が、電圧指令信号のＶd*、Ｖq* の入力端と加算器５０との間に介挿される。尚、加算器５０の入力端は、双方共に正入力である。フォワード補償器４９は比例演算を基本として、負荷電流iu、iwからトランス８、フィルタ７の電圧降下分を算出して加算したり、インバータアームの上下短絡防止期間による電圧誤差分を算出して加算する構成とすれば、なおよい。 The voltage command signal related part of the motor simulation operation control unit 11c is compared with the voltage command signal related part of the motor simulation operation control unit 11a according to the first embodiment, and the output voltage detection is performed for the fundamental frequency of the inverter 1. A low-pass filter 48 (fourth low-pass filter) having the same characteristics as the low-pass filter 311 in the circuit 31a, a forward compensator 49 (second control calculation means), an adder 50 (third addition means) (and The difference is that a transient response compensation means) is added. A low-pass filter 48 is inserted between the Vd * and Vq * input terminals of the voltage command signal and the adder 44, and an adder 50 is connected between the proportional-plus-integral calculator 45 and the two-phase / three-phase converter 46. A forward compensator 49 is interposed between the input terminals of the voltage command signals Vd * and Vq * and the adder 50. Note that both input terminals of the adder 50 are positive inputs. The forward compensator 49 calculates and adds the voltage drop of the transformer 8 and the filter 7 from the load currents iu and iw based on the proportional calculation, or calculates and adds the voltage error due to the vertical short-circuit prevention period of the inverter arm. It is even better if it is configured to do so.

次に、第３の実施形態のモータ模擬運転制御部１１ｃの電圧指令信号関連の部分の動作を図８および図９を参照して説明する。先ず、フォワード補償器４９および加算器５０が介挿されない状態において説明する。
電圧指令信号Ｖd*、Ｖq* が、ローパスフィルタ４８を介して、加算器４４の正入力端に入力される。以下の処理は、第１の実施形態におけるモータ模擬運転制御部１１ａと同じなので、説明を省略する。上述したローパスフィルタ４８は、インバータ１の基本波周波数について、出力電圧検出回路３１ａにおけるローパスフィルタ３１１と同特性なので、ローパスフィルタ４８を介挿することにより、出力電圧検出回路３１ａおよびモータ模擬運転制御部１１ｃにおける電圧指令信号の過渡応答特性が等しくなるため、比例積分演算器４５が出力信号検出回路３１ａの応答遅れのために過渡的に過電圧を出力することを回避できる。 Next, the operation of the portion related to the voltage command signal of the motor simulation operation control unit 11c of the third embodiment will be described with reference to FIG. 8 and FIG. First, a description will be given in a state where the forward compensator 49 and the adder 50 are not inserted.
The voltage command signals Vd * and Vq * are input to the positive input terminal of the adder 44 through the low pass filter 48. Since the following process is the same as that of the motor simulation operation control unit 11a in the first embodiment, the description thereof is omitted. Since the low-pass filter 48 described above has the same characteristics as the low-pass filter 311 in the output voltage detection circuit 31a with respect to the fundamental frequency of the inverter 1, the output voltage detection circuit 31a and the motor simulation operation control unit are inserted by inserting the low-pass filter 48. Since the transient response characteristics of the voltage command signal in 11c become equal, it is possible to avoid the proportional-integral computing unit 45 from transiently outputting an overvoltage due to the response delay of the output signal detection circuit 31a.

しかし、ローパスフィルタ４８が介挿されることにより、比例積分演算器４５と直列にローパスフィルタが介挿されることと同じになり、電圧制御ループの補償器の応答が悪くなり、結果として電圧指令信号Ｖd*、Ｖq* の変化に対する出力電圧の追従性が悪くなる。この問題を回避するために、前述した、フォワード補償器４９および加算器５０を介挿する。次に、フォワード補償器４９および加算器５０が介挿された回路について動作を説明する。 However, the insertion of the low-pass filter 48 is equivalent to the insertion of the low-pass filter in series with the proportional-plus-integral calculator 45, and the response of the compensator of the voltage control loop is deteriorated. As a result, the voltage command signal Vd *, The followability of the output voltage with respect to the change of Vq * is deteriorated. In order to avoid this problem, the forward compensator 49 and the adder 50 described above are inserted. Next, the operation of the circuit in which the forward compensator 49 and the adder 50 are inserted will be described.

先ず、ステップ状の、電圧指令信号Ｖd*、Ｖq* が、ローパスフィルタ４８とフォワード補償器４９とに分岐して入力される。該信号は、フォワード補償器４９にて比例演算されて、加算器５０にて比例積分演算器４５の出力と加算される。フォワード補償器４９および加算器５０からなるループには、信号を遅延させる効果がないので、比例積分演算器４５の出力電圧の立ち上がりが遅れることがない。よって、このローパスフィルタを追加することによって出力電圧制御の過渡応答を犠牲にすることを回避できる。 First, stepped voltage command signals Vd * and Vq * are branched and input to a low-pass filter 48 and a forward compensator 49. The signal is proportionally calculated by the forward compensator 49 and added to the output of the proportional-integral calculator 45 by the adder 50. Since the loop composed of the forward compensator 49 and the adder 50 has no effect of delaying the signal, the rise of the output voltage of the proportional integration calculator 45 is not delayed. Therefore, it is possible to avoid sacrificing the transient response of the output voltage control by adding this low-pass filter.

上記実施形態によれば、インバータ試験装置が、モータを模擬するインバータのゲート信号を生成する回路において、被試験用インバータの出力電圧を検出する回路中のローパスフィルタと同特性のローパスフィルタを備え、且つ、比例積分演算器の電圧制御の過渡応答を改善するためのフォワード補償器を設けた回路を備えたので、定常状態のみならず、過渡状態においても、応答遅れなく、振幅、位相共に補正して、被試験インバータの出力電圧の基本波成分を正確に制御することができる。
第１の実施形態および第２の実施形態においては、定常状態では、振幅、位相共に補正が可能であるが、過渡的な応答遅れが生ずるので、本実施形態においては、その問題を回避して、より、正確に出力電圧の制御を行うことができる。 According to the above embodiment, the inverter test apparatus includes a low-pass filter having the same characteristics as the low-pass filter in the circuit that detects the output voltage of the inverter under test in the circuit that generates the gate signal of the inverter that simulates the motor. In addition, a circuit equipped with a forward compensator to improve the voltage control transient response of the proportional-plus-integral operation unit is provided, so that not only in the steady state but also in the transient state, both the amplitude and phase are corrected without a response delay. Thus, the fundamental wave component of the output voltage of the inverter under test can be accurately controlled.
In the first embodiment and the second embodiment, both the amplitude and phase can be corrected in the steady state. However, since a transient response delay occurs, this problem is avoided in this embodiment. Therefore, the output voltage can be controlled more accurately.

尚、以上の各実施形態においては、被試験用インバータ自身の出力電圧を制御する代わりにモータを模擬するインバータの出力電圧を制御して被試験用インバータを試験するインバータ試験装置を想定したが、応用はこれに限定されない。例えば、ＰＷＭ制御されるインバータ自身の出力電圧を正確に制御するために、該インバータの出力電圧を正確に検出、または制御する必要のある応用に適用できる。また、第２の実施形態に対しても同様のフォワード補償をして電圧制御の過渡応答を改善することが可能である。 In each of the above embodiments, an inverter test apparatus that tests the inverter under test by controlling the output voltage of the inverter that simulates the motor instead of controlling the output voltage of the inverter under test itself is assumed. The application is not limited to this. For example, in order to accurately control the output voltage of the inverter that is PWM-controlled, the present invention can be applied to an application that needs to accurately detect or control the output voltage of the inverter. Further, it is possible to improve the transient response of the voltage control by performing the same forward compensation for the second embodiment.

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲での設計変更も含まれる。 As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change in the range which does not deviate from the summary of this invention is also included.

本発明の第１の実施形態の構成における出力電圧検出回路３１ａの構成を示すブロック図である。It is a block diagram which shows the structure of the output voltage detection circuit 31a in the structure of the 1st Embodiment of this invention. 同実施形態のモータ模擬運転制御部１１ａの電圧指令信号関連の部分を示すブロック図である。It is a block diagram which shows the part regarding the voltage command signal of the motor simulation operation control part 11a of the embodiment. 同実施形態のインバータ試験装置の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter test apparatus of the same embodiment. 同実施形態のローパスフィルタ３１１の特性および逆特性を示す図である。It is a figure which shows the characteristic and reverse characteristic of the low-pass filter 311 of the embodiment. 本発明の第２の実施形態の構成における出力電圧検出回路３１ｂの構成を示すブロック図である。It is a block diagram which shows the structure of the output voltage detection circuit 31b in the structure of the 2nd Embodiment of this invention. 同実施形態のモータ模擬運転制御部１１ｂの電圧指令信号関連の部分を示すブロック図である。It is a block diagram which shows the part regarding the voltage command signal of the motor simulation operation control part 11b of the embodiment. 同実施形態のインバータ試験装置の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter test apparatus of the same embodiment. 本発明の第３の実施形態の構成におけるモータ模擬運転制御部１１ｃの電圧指令信号関連の部分を示すブロック図である。It is a block diagram which shows the part regarding the voltage command signal of the motor simulation operation control part 11c in the structure of the 3rd Embodiment of this invention. 同実施形態のインバータ試験装置の構成を示すブロック図である。It is a block diagram which shows the structure of the inverter test apparatus of the same embodiment. 従来のインバータ試験装置の出力電圧検出回路３１の構成を示すブロック図である。It is a block diagram which shows the structure of the output voltage detection circuit 31 of the conventional inverter test apparatus. 従来のインバータ試験装置のブロック図である。It is a block diagram of the conventional inverter test apparatus.

Explanation of symbols

１被試験インバータ（インバータ）
２疑似負荷用インバータ（インバータ）
５直流電源
６チョッパ回路
７、９フィルタ
８トランス
１０変流器
１１ａ、１１ｂモータ模擬運転制御部
１１ｃモータ模擬運転制御部（出力電圧制御手段）
１２角度センサ模擬制御部
２１擬似負荷
３１、３１ａ、３１ｂ出力電圧検出回路（出力電圧検出手段）
４４、加算器（第２の加算手段）
４５，３２５比例積分演算器（ＰＩ：Proportional Integral）（第１の制御演算手段）
４６二相／三相変換器（第２の相変換手段）
４７ＰＷＭ制御部（ＰＷＭ制御手段）
４８ローパスフィルタ（第４のローパスフィルタ）
４９フォワード補償器（第２の制御演算手段）
５０加算器（第３の加算手段）
３１１ローパスフィルタ（第１のローパスフィルタ）
３１２三相／二相変換器（第１の相変換手段）
３１３積分器（位相信号発生手段）
３１４補正信号発生器（補正信号発生手段）
３１５加算器（第１の加算手段）
３１６乗算器（乗算手段）
３１８、３２６Ａ／Ｄコンバータ
３２１ローパスフィルタ（第２のローパスフィルタ）
３２２加算器
３２３減算器（減算手段）
３２４ローパスフィルタ（第３のローパスフィルタ）

1 Inverter under test (inverter)
2 Pseudo load inverter (inverter)
5 DC power supply 6 Chopper circuit 7, 9 Filter 8 Transformer 10 Current transformer 11a, 11b Motor simulation operation control unit 11c Motor simulation operation control unit (output voltage control means)
12 Angle sensor simulation control unit 21 Pseudo load 31, 31a, 31b Output voltage detection circuit (output voltage detection means)
44, adder (second adding means)
45,325 Proportional Integral (PI) (first control calculation means)
46 Two-phase / three-phase converter (second phase conversion means)
47 PWM control unit (PWM control means)
48 Low-pass filter (fourth low-pass filter)
49 Forward compensator (second control calculation means)
50 adder (third addition means)
311 Low-pass filter (first low-pass filter)
312 Three-phase / two-phase converter (first phase conversion means)
313 integrator (phase signal generating means)
314 Correction signal generator (correction signal generation means)
315 Adder (first adding means)
316 multiplier (multiplication means)
318, 326 A / D converter 321 Low-pass filter (second low-pass filter)
322 Adder 323 Subtractor (subtraction means)
324 Low-pass filter (third low-pass filter)

Claims

An inverter comprising output voltage detection means for detecting an output voltage,
The output voltage detecting means is
Amplifying means for amplifying the output voltage;
A first low-pass filter for extracting a fundamental wave component from the output voltage of the amplification means;
First phase conversion means for performing three-phase / two-phase conversion on the output signal of the first low-pass filter based on a predetermined phase value;
Characteristic correcting means for correcting the frequency characteristic of the first low-pass filter with respect to the phase value serving as a reference of the first phase converting means and the amplitude of the output signal of the first phase converting means;
An inverter comprising:

The characteristic correcting means is
Phase signal generating means for generating an output voltage phase signal of the inverter;
Correction signal generating means for outputting a characteristic correction signal having characteristics opposite to the frequency characteristics of the amplitude and phase of the first low-pass filter;
The output from the phase signal generation means and the output signal from the correction signal generation means are added to correct the frequency characteristics of the first low-pass filter, and the reference phase of the first phase conversion means First addition means for outputting as a value;
The voltage output from the first phase conversion means and the output signal from the correction signal generation means are multiplied to correct the frequency characteristic of the first low-pass filter and output as a voltage detection result. Multiplication means;
The inverter according to claim 1, comprising:

The inverter according to claim 1 or 2, wherein the amplifying means is an isolation amplifier that transmits a signal by separating an input / output ground.

Output voltage detecting means for detecting the output voltage;
Output voltage control means for receiving the output of the output voltage detection means and controlling the output voltage;
An inverter comprising:
The output voltage detecting means is
A plurality of amplification means for amplifying the output voltage;
A plurality of second low-pass filters for extracting a fundamental wave component from the output signal of the amplification means;
Characteristic correcting means for correcting the frequency characteristics of the amplitude and phase of the second low-pass filter;
An inverter comprising:

The inverter according to claim 4, wherein the amplifying means is an isolation amplifier that transmits a signal by separating an input / output ground.

The characteristic correcting means is
A plurality of third low-pass filters having the same characteristics at the fundamental frequency of the output voltage of the inverter and performing signal processing on each phase voltage command signal;
A plurality of subtracting means for subtracting the output of the second low-pass filter from the output of the third low-pass filter and applying characteristic correction;
A plurality of first control arithmetic means for receiving the output from the adding means and compensating for the deviation;
The inverter according to claim 4, wherein the inverter is provided.

A plurality of second addition means for adding and subtracting the voltage command signal defining the output voltage and the output of the output voltage detection means;
A plurality of first control arithmetic means for receiving the output of the adding means and compensating for the deviation;
Second phase conversion means for performing two-phase / three-phase conversion of the output of the first control calculation means;
PWM control means for controlling the output voltage of the inverter based on the output of the second phase conversion means;
A plurality of transient response compensation means for compensating for a transient response delay in the phase and amplitude of the output voltage of the inverter;
The inverter according to any one of claims 1 to 3, further comprising output voltage control means including

The transient response compensation means includes
A fourth low-pass filter that has the same characteristics as the first low-pass filter, extracts a fundamental wave component from the voltage command signal, and outputs the fundamental wave component to the second adding unit;
Second control calculation means for calculating a forward compensation value based on the voltage command signal;
A third addition means for adding the output of the first control calculation means and the output of the second control calculation means to output to the second phase conversion means;
The inverter according to claim 7, comprising: