JP2005167290A - Method of manufacturing laminated ceramic electronic component - Google Patents

Method of manufacturing laminated ceramic electronic component Download PDF

Info

Publication number
JP2005167290A
JP2005167290A JP2005069464A JP2005069464A JP2005167290A JP 2005167290 A JP2005167290 A JP 2005167290A JP 2005069464 A JP2005069464 A JP 2005069464A JP 2005069464 A JP2005069464 A JP 2005069464A JP 2005167290 A JP2005167290 A JP 2005167290A
Authority
JP
Japan
Prior art keywords
ceramic
electronic component
thickness
layer
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005069464A
Other languages
Japanese (ja)
Inventor
Yukio Hamachi
幸生 浜地
Nobuyuki Wada
信之 和田
Takeshi Yamana
毅 山名
Takanori Nakamura
孝則 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005069464A priority Critical patent/JP2005167290A/en
Publication of JP2005167290A publication Critical patent/JP2005167290A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a small laminated ceramic electronic component, which has high reliability and no structure defect, and in which an internal electrode and ceramic layers can be made thin. <P>SOLUTION: In the method of manufacturing the laminated ceramic electronic component, which obtains a laminated body comprising a plurality of laminated ceramic layers and an internal electrode which is positioned between the ceramic layers and is obtained by sintering metal powder, the mean particle diameter of the ceramic material powder is 25-250 nm, the mean particle diameter of the conductive metal powder is 10-200 nm, the thickness of the ceramic layer is 3 μm or less, the thickness of the internal electrode layer is 0.2-0.7 μm, and the mean particle diameter of a ceramic grain which constitutes the ceramic layers is greater than 0.5 μm. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、たとえばニッケルまたはニッケル合金のような卑金属からなる内部電極を有する積層セラミックコンデンサのような、積層セラミック電子部品の製造方法に関する。  The present invention relates to a method for manufacturing a multilayer ceramic electronic component such as a multilayer ceramic capacitor having an internal electrode made of a base metal such as nickel or a nickel alloy.

従来より、複数の積層されたセラミック層と、このセラミック層間に形成された内部電極とを備えた積層セラミック電子部品が、種々実用化されてきている。その代表的なものとして、例えば、セラミック層としてセラミック誘電体を用いた積層セラミックコンデンサが挙げられる。    Conventionally, various laminated ceramic electronic components including a plurality of laminated ceramic layers and internal electrodes formed between the ceramic layers have been put into practical use. A typical example is a multilayer ceramic capacitor using a ceramic dielectric as a ceramic layer.

従来、この積層セラミックコンデンサは、誘電体材料を空気中で1300℃程度の高温で焼成する必要があったため、内部電極としてパラジウム、白金などの貴金属またはこれらの合金が使用されてきた。しかし、これらの電極材料は非常に高価であり、製品コストに占める電極材料の割合が高く、コストダウンが困難であった。   Conventionally, in this multilayer ceramic capacitor, it has been necessary to fire a dielectric material at a high temperature of about 1300 ° C. in the air, so that noble metals such as palladium and platinum or alloys thereof have been used as internal electrodes. However, these electrode materials are very expensive, the ratio of the electrode material to the product cost is high, and it is difficult to reduce the cost.

上記問題を解決するため、積層セラミックコンデンサの内部電極材料の卑金属化が進められ、焼成時に、電極を酸化させないために中性または還元性雰囲気で焼成できる、耐還元性を考慮した誘電体材料が種々開発されてきた。このような卑金属内部電極材料としては、コバルト、ニッケル、銅などがあるが、コストや耐酸化性の問題からニッケルが主に用いられている。   In order to solve the above problems, the internal electrode material of the multilayer ceramic capacitor has been made to be a base metal, and a dielectric material in consideration of reduction resistance that can be fired in a neutral or reducing atmosphere so as not to oxidize the electrode during firing. Various developments have been made. Such base metal internal electrode materials include cobalt, nickel, copper, etc., but nickel is mainly used from the viewpoint of cost and oxidation resistance.

現在、積層セラミックコンデンサは、更なる小型化・大容量化が求められており、セラミック誘電体材料については高誘電率化、薄層化が検討され、同時に電極材料については、電極の薄層化が検討されている。   Currently, multilayer ceramic capacitors are required to be smaller and have larger capacities. Ceramic dielectric materials are being studied for higher dielectric constants and thinner layers. At the same time, electrode materials are being made thinner. Is being considered.

積層セラミックコンデンサの内部電極は、一般に、金属粉末を含むペーストをスクリーン印刷などの印刷法により付与することによって形成される。このようなペーストに含有される金属粉末として、たとえばニッケル粉末が用いられるとき、ニッケル粉末としては、液相法や化学気相法によって作製された平均粒子径が0.25μmを超えるものが多く使用されている。しかしながら、このように粒子が大きいと、内部電極の薄膜化が困難である。   The internal electrode of the multilayer ceramic capacitor is generally formed by applying a paste containing metal powder by a printing method such as screen printing. For example, when nickel powder is used as the metal powder contained in such a paste, a nickel powder having a mean particle diameter of more than 0.25 μm produced by a liquid phase method or a chemical vapor phase method is often used. Has been. However, when the particles are large in this way, it is difficult to reduce the thickness of the internal electrode.

また、平均粒子径が0.25μm程度もあるニッケル粉末を使用した場合には、誘電体セラミックの誘電特性を引き出すためには、電極厚みを0.8μm以上とすることが必要であった。   Further, when nickel powder having an average particle diameter of about 0.25 μm is used, it is necessary to set the electrode thickness to 0.8 μm or more in order to bring out the dielectric characteristics of the dielectric ceramic.

また、セラミック誘電体層を薄くすることは、積層セラミックコンデンサの静電容量を大きくするための最も有効な手段であるが、たとえば、内部電極の厚み0.8μmに対して、セラミック層の厚みが3μm以下になると、電極とセラミックの収縮率の違いによりデラミネーションといった積層コンデンサにとって致命的な構造欠陥が頻繁に生じる。   Further, thinning the ceramic dielectric layer is the most effective means for increasing the capacitance of the multilayer ceramic capacitor. For example, the thickness of the ceramic layer is less than the thickness of the internal electrode of 0.8 μm. When the thickness is 3 μm or less, a fatal structural defect such as delamination frequently occurs due to a difference in contraction rate between the electrode and the ceramic.

また、JISで定める、高誘電率系のF特性、E特性や、温度補償用のSL特性、CG特性の積層セラミックコンデンサにおいて、セラミック層の厚みを3μm以下のような薄層にすると、電気特性が悪化し、高性能の積層セラミックコンデンサが得られない場合がある。   In addition, in a multilayer ceramic capacitor having high dielectric constant F characteristics, E characteristics, temperature compensation SL characteristics, and CG characteristics as defined by JIS, if the thickness of the ceramic layer is made as thin as 3 μm or less, the electrical characteristics In some cases, a high performance multilayer ceramic capacitor cannot be obtained.

そこで本発明の目的は、積層セラミックコンデンサのような積層セラミック電子部品において、構造欠陥がなく、内部電極およびセラミック層の薄層化を可能とする技術を提供し、小型の積層セラミック電子部品を高い信頼性をもって提供しようとするものである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a technology capable of reducing the thickness of internal electrodes and ceramic layers without causing structural defects in a multilayer ceramic electronic component such as a multilayer ceramic capacitor. It is intended to provide with reliability.

上記目的を達成するため、本発明は、セラミック原料粉末、有機バインダーおよび溶媒を混合してセラミックスラリーを作製する工程と、前記セラミックスラリーを成形してセラミックグリーンシートを得る工程と、前記セラミックグリーンシートに、導電性金属粉末を含む導電性ペースト膜を形成する工程と、前記セラミックグリーンシート、および前記導電性ペースト膜を形成したセラミックグリーンシートを積層して、プレスして生の積層体を得る工程と、前記生の積層体をN2雰囲気中にて加熱し脱バインダーする工程と、前記脱バインダーした積層体を焼成する工程とを備えることにより、複数の積層されたセラミック層と、該セラミック層間に位置されかつ金属粉末を焼結させて得られた内部電極とを含む積層体を得る、積層セラミック電子部品の製造方法において、前記セラミック原料粉末の平均粒径が25〜250nmであり、前記導電性金属粉末の平均粒径が10〜200nmであり、前記セラミック層の厚みが3μm以下であり、前記内部電極層の厚みが0.2〜0.7μmであり、前記セラミック層を構成するセラミックグレインの平均粒径が0.5μmを超えることを特徴とする。 To achieve the above object, the present invention comprises a step of mixing a ceramic raw material powder, an organic binder and a solvent to prepare a ceramic slurry, a step of forming the ceramic slurry to obtain a ceramic green sheet, and the ceramic green sheet. A step of forming a conductive paste film containing conductive metal powder, a step of laminating the ceramic green sheet and the ceramic green sheet formed with the conductive paste film, and pressing to obtain a raw laminate And a step of heating the raw laminate in a N 2 atmosphere to remove the binder, and a step of firing the removed binder, a plurality of laminated ceramic layers, and the ceramic layers And a laminated body including an internal electrode obtained by sintering metal powder. In the manufacturing method of the Mick electronic component, the average particle diameter of the ceramic raw material powder is 25 to 250 nm, the average particle diameter of the conductive metal powder is 10 to 200 nm, and the thickness of the ceramic layer is 3 μm or less, The thickness of the internal electrode layer is 0.2 to 0.7 μm, and the average grain size of the ceramic grains constituting the ceramic layer exceeds 0.5 μm.

また、前記セラミック電子部品の代表的な形態は、前記積層体の相対向する各端面上に形成される外部電極をさらに備え、前記セラミック層はセラミック誘電体からなり、複数の前記内部電極が、いずれかの前記外部電極に電気的に接続されるように、それぞれの端縁を前記端面に露出させた状態でそれぞれ形成され、それによって、積層セラミックコンデンサを構成していることを特徴とする。   In addition, a representative form of the ceramic electronic component further includes external electrodes formed on the opposing end faces of the laminate, the ceramic layer is made of a ceramic dielectric, and the plurality of internal electrodes are Each of the outer edges is formed so as to be electrically connected to any one of the external electrodes, thereby forming a multilayer ceramic capacitor.

また、前記金属粉末は卑金属からなることを特徴とし、特に前記卑金属はニッケルを含む金属であることを特徴とする。   Further, the metal powder is made of a base metal, and in particular, the base metal is a metal containing nickel.

さらに、前記内部電極は、前記金属粉末を含むペーストが印刷法により付与される工程を経て形成されたものであることを特徴とする。   Furthermore, the internal electrode is formed through a process in which a paste containing the metal powder is applied by a printing method.

そして、前記セラミック層を構成するセラミックグレインは、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成および結晶系が同一の1種類のセラミックグレインからなることを特徴とする。   The ceramic grains constituting the ceramic layer have a uniform composition and crystal system in each ceramic grain, and are composed of one kind of ceramic grains having the same composition and crystal system.

また、前記セラミック層を構成するセラミックグレインは、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成の異なる2種類以上のセラミックグレインからなることを特徴とする。   The ceramic grains constituting the ceramic layer are characterized by being composed of two or more kinds of ceramic grains having a uniform composition and crystal system in each ceramic grain and having different compositions.

本発明によれば、内部電極の厚みが0.2〜0.7μmであるため、セラミック層の厚みが3μm以下に薄くなった場合でも、積層セラミック電子部品のデラミネーションの発生を抑制することができる。したがって、本発明を積層セラミックコンデンサに適用した場合、積層セラミックコンデンサの小型化や大容量化を図るうえで極めて有効となる。   According to the present invention, since the thickness of the internal electrode is 0.2 to 0.7 μm, it is possible to suppress the occurrence of delamination of the multilayer ceramic electronic component even when the thickness of the ceramic layer is reduced to 3 μm or less. it can. Therefore, when the present invention is applied to a multilayer ceramic capacitor, it is extremely effective in reducing the size and capacity of the multilayer ceramic capacitor.

またセラミック層を構成するセラミックグレインの平均粒径が0.5μmを超えるため、セラミック層の厚みが3μm以下のように薄くなった場合でも、必要な誘電特性を確保できる。   Further, since the average grain size of the ceramic grains constituting the ceramic layer exceeds 0.5 μm, the necessary dielectric characteristics can be ensured even when the thickness of the ceramic layer is as thin as 3 μm or less.

また、本発明において、内部電極を形成するために金属粉末を含むペーストが使用され、このペースト中の金属粉末として、平均粒径が10〜200nmの範囲のものが使用されると、内部電極における金属粉末の充填密度および平滑性が向上するため、上述した0.2〜0.7mというような薄い厚みの内部電極であっても、セラミック層を構成するセラミックの誘電特性のような電気的特性を十分に引き出し得るカバレッジを実現し、内部電極としての機能を十分果たすことが可能となる。また、内部電極を形成するため、スクリーン印刷などの印刷法を問題なく適用できるため、内部電極の形成工程を能率的に進めることができる。   In the present invention, a paste containing metal powder is used to form the internal electrode. When the metal powder in the paste has an average particle size in the range of 10 to 200 nm, Since the packing density and smoothness of the metal powder are improved, even if the internal electrode is as thin as 0.2 to 0.7 m as described above, the electrical characteristics such as the dielectric characteristics of the ceramic constituting the ceramic layer Thus, it is possible to realize a coverage that can sufficiently draw out and sufficiently fulfill the function as an internal electrode. Further, since the internal electrode is formed, a printing method such as screen printing can be applied without any problem, so that the internal electrode forming process can be efficiently performed.

上述した金属粉末として、卑金属からなる粉末が用いられると、材料コストの低減を図ることができ、また、卑金属としてニッケルを含む金属が用いられると、銅などに比べてより高い耐酸化性を期待することができる。   When a powder made of a base metal is used as the metal powder described above, the material cost can be reduced, and when a metal containing nickel is used as the base metal, higher oxidation resistance is expected than copper. can do.

また、平均粒径が25〜250nmのセラミック原料粉末が使用されると、セラミック層のセラミック充填率および平滑性が向上するため、3μm以下の薄層のセラミック層においても高い信頼性を持つことが可能となる。   In addition, when ceramic raw material powder having an average particle size of 25 to 250 nm is used, the ceramic filling rate and smoothness of the ceramic layer are improved, so that even a thin ceramic layer of 3 μm or less has high reliability. It becomes possible.

このように、金属粉末の平均粒径、内部電極厚み、セラミック原料粉末の平均粒径、セラミックグレインの平均粒径、およびセラミック層厚みの組み合わせを適正化することによって、初めて、薄膜多層の積層セラミック部品、特に小型・大容量の積層セラミックコンデンサの製造が可能となる。   Thus, by optimizing the combination of the average particle size of the metal powder, the thickness of the internal electrode, the average particle size of the ceramic raw material powder, the average particle size of the ceramic grain, and the ceramic layer thickness, the thin film multilayer ceramic is first used. It is possible to manufacture parts, especially small and large capacity multilayer ceramic capacitors.

また、セラミック層を構成するセラミックグレインについて、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ、組成および結晶系が同一の1種類、または異なる2種類以上のセラミックグレインとすることによって、電気特性の優れた信頼性の高い積層セラミック電子部品を製造することができる。   Further, the ceramic grains constituting the ceramic layer have a uniform composition and crystal system within each ceramic grain, and the same composition and crystal system, or two or more different types of ceramic grains are used. Thus, a highly reliable multilayer ceramic electronic component having excellent electrical characteristics can be manufactured.

以下、本発明が図1に示すような構造の積層セラミックコンデンサ1に適用された場合の実施形態について説明する。   Hereinafter, an embodiment when the present invention is applied to a multilayer ceramic capacitor 1 having a structure as shown in FIG. 1 will be described.

図1を参照して、積層セラミックコンデンサ1は、複数の積層されたセラミック誘電体からなるセラミック層2を有する積層体3と、この積層体3の第1および第2の端面4および5上にそれぞれ設けられる第1および第2の外部電極6および7とを備える。積層セラミックコンデンサ1は、全体として直方体形状のチップタイプの積層セラミック電子部品を構成する。   Referring to FIG. 1, a laminated ceramic capacitor 1 includes a laminated body 3 having a ceramic layer 2 made of a plurality of laminated ceramic dielectrics, and first and second end faces 4 and 5 of the laminated body 3. First and second external electrodes 6 and 7 are provided, respectively. The multilayer ceramic capacitor 1 constitutes a cuboid chip type multilayer ceramic electronic component as a whole.

積層体3の内部には、第1の内部電極8と第2の内部電極9とが交互に配置される。第1の内部電極8は、第1の外部電極6に電気的に接続されるように、各端縁を第1の端面4に露出させた状態でセラミック層2間の特定の複数の界面に沿ってそれぞれ形成され、第2の内部電極9は、第2の外部電極7に電気的に接続されるように、各端縁を第2の端面5に露出させた状態でセラミック層2間の特定の複数の界面に沿ってそれぞれ形成される。   In the laminated body 3, the first internal electrodes 8 and the second internal electrodes 9 are alternately arranged. The first inner electrode 8 is connected to a plurality of specific interfaces between the ceramic layers 2 with each end edge exposed to the first end face 4 so as to be electrically connected to the first outer electrode 6. And the second internal electrode 9 is formed between the ceramic layers 2 with each edge exposed to the second end face 5 so as to be electrically connected to the second external electrode 7. Each is formed along a specific plurality of interfaces.

この積層セラミックコンデンサ1を製造するため、出発原料として、チタン酸バリウムなどの主原料、すなわちセラミック原料粉末と特性改質などを目的とした添加剤とが用意される。セラミック原料粉末としては、好ましくは、後述する理由により、たとえば仮焼温度を調整するあるいは湿式合成方法を用いるなどして、平均粒径が25〜250nmのものが用いられる。主原料のセラミック原料粉末は所望の組成になるように、従来からの固相法として知られる酸化物や炭酸化物を湿式混合したもの、あるいは水熱合成や加水分解法として知られる湿式合成によって作製したものを乾燥し、仮焼したものが用いられる。   In order to manufacture the multilayer ceramic capacitor 1, a main raw material such as barium titanate, that is, a ceramic raw material powder and an additive for the purpose of property modification are prepared as starting materials. As the ceramic raw material powder, those having an average particle diameter of 25 to 250 nm are preferably used for the reasons described later, for example, by adjusting the calcination temperature or using a wet synthesis method. The main raw material ceramic raw material powder is prepared by wet mixing of oxides and carbonates known as conventional solid phase methods or wet synthesis known as hydrothermal synthesis and hydrolysis methods so as to have the desired composition What was dried and calcined is used.

これら原料粉末および添加物は所定量づつ秤量され、湿式混合を経て混合粉とされる。より具体的には、各添加物は酸化物粉末あるいは炭酸化物粉末の形態でセラミック原料粉末に混合する方法によって添加され湿式混合される。このとき、各添加物は溶媒に可溶な状態とするため、アルコキシドとしたり、アセチルアセテートまたは金属石鹸のような化合物としてもよい。また、各添加成分を含む溶液をセラミック原料粉末表面に付与し、熱処理するなどの方法も可能である。   These raw material powders and additives are weighed in predetermined amounts, and are mixed into a mixed powder through wet mixing. More specifically, each additive is added and wet-mixed by a method of mixing with the ceramic raw material powder in the form of oxide powder or carbonate powder. At this time, in order to make each additive soluble in a solvent, it may be an alkoxide or a compound such as acetyl acetate or metal soap. In addition, a method of applying a solution containing each additive component to the surface of the ceramic raw material powder and performing a heat treatment is also possible.

次いで、上述の混合粉に有機バインダーおよび溶媒を添加することによって、セラミックスラリーが調製され、このセラミックスラリーを用いて、誘電体セラミック層2となるセラミックグリーンシートが作製される。グリーンシートの厚みは、後述する理由により、焼成後における厚みが3μm以下になるように設定される。   Next, a ceramic slurry is prepared by adding an organic binder and a solvent to the above-mentioned mixed powder, and a ceramic green sheet to be the dielectric ceramic layer 2 is produced using this ceramic slurry. The thickness of the green sheet is set so that the thickness after firing is 3 μm or less for the reason described later.

次いで、特定のセラミックグリーンシート上に、内部電極8および9となるべき導電性ペースト膜がスクリーン印刷などの印刷法によって形成される。この導電性ペースト膜の厚みは、焼成後における厚みが0.2〜0.7μmとなるように設定される。   Next, a conductive paste film to be the internal electrodes 8 and 9 is formed on a specific ceramic green sheet by a printing method such as screen printing. The thickness of the conductive paste film is set so that the thickness after firing is 0.2 to 0.7 μm.

上述の導電性ペースト膜を構成するペーストは金属粉末、バインダーおよび溶剤を含むもので、金属粉末としては、後述する理由により、平均粒径が10〜200nmのものを用いるのが好ましい。一例として、Ni粉末、エチルセルロースバインダーおよびテルピネオールなどの溶剤を含むペーストが用いられる。このペーストは、平均粒径が10〜200nmといった極めて小さい粒径のNi粉末の凝集を解きまたは防止し、これらを良好に分散させるため、たとえば3本ロールミルなどでを用いて入念に調製される。   The above-mentioned paste constituting the conductive paste film contains a metal powder, a binder and a solvent, and it is preferable to use a metal powder having an average particle diameter of 10 to 200 nm for the reason described later. As an example, a paste containing a solvent such as Ni powder, ethyl cellulose binder and terpineol is used. This paste is carefully prepared using, for example, a three-roll mill in order to dissolve or prevent the aggregation of Ni powder having an extremely small particle diameter of 10 to 200 nm and to disperse them well.

上述した金属粉末、より特定的にはNi粉末は、たとえば、化学気相法、水素アーク放電法、またはガス中蒸発法によって好適に作製することができる。   The metal powder mentioned above, more specifically Ni powder, can be suitably produced by, for example, chemical vapor deposition, hydrogen arc discharge, or gas evaporation.

化学気相法は、塩化ニッケルを加熱することによって、蒸発させ、得られた塩化ニッケル蒸気を不活性ガスで搬送しながら、所定の温度で水素と接触させながら反応させ、それによってニッケル粉を生成する方法である。ニッケル粉はこのニッケル粉を含む反応ガスを冷却することによって捕集される。   In chemical vapor deposition, nickel chloride is heated to evaporate, and the resulting nickel chloride vapor is reacted in contact with hydrogen at a predetermined temperature while being conveyed with an inert gas, thereby producing nickel powder. It is a method to do. The nickel powder is collected by cooling the reaction gas containing the nickel powder.

水素アーク法は水素ガスを含む雰囲気でアーク放電を行い、ニッケルを溶融・蒸発させることによって、気相からニッケル微粉末を生成する方法である。アークまたはプラズマの熱により、溶融したニッケル中に過飽和量の水素を溶解させると、溶融ニッケルから水素が放出する際に局所的な高温状態を形成し、ニッケルの蒸発が促進され、ニッケル蒸気が放出される。このニッケル蒸気を凝集・冷却することによりニッケル微粉末が生成される。   The hydrogen arc method is a method of generating nickel fine powder from a gas phase by performing arc discharge in an atmosphere containing hydrogen gas and melting and evaporating nickel. When supersaturated hydrogen is dissolved in molten nickel by the heat of the arc or plasma, a local high temperature state is formed when hydrogen is released from the molten nickel, which promotes nickel evaporation and releases nickel vapor. Is done. Nickel fine powder is produced by agglomerating and cooling the nickel vapor.

ガス中蒸発法は、不活性ガス(Ar、He、Xeなど)を充填した容器内でニッケルインゴットを高周波誘導加熱などの加熱手段により溶融し、ニッケル蒸気が生成するまで加熱を行い、生成したニッケル蒸気を雰囲気中の不活性ガスと接触させることによって冷却・固化を行い、それによってニッケル微粉末を生成する方法である。   In the gas evaporation method, a nickel ingot is melted by a heating means such as high frequency induction heating in a container filled with an inert gas (Ar, He, Xe, etc.) and heated until nickel vapor is generated. This is a method for producing nickel fine powder by cooling and solidifying by bringing vapor into contact with an inert gas in the atmosphere.

次いで、上述のように導電性ペースト膜を形成したセラミックグリーンシートを含む複数のセラミックグリーンシートが積層され、プレスされた後、必要に応じてカットされる。このようにして、複数のセラミックグリーンシート、およびセラミックグリーンシート間にそれぞれ形成された複数の内部電極8および9となる導電性ペースト膜を積層したものであって、内部電極8および9となる導電性ペースト膜の各端縁を端面4または5に露出させている、生の状態の積層体3が作製される。   Next, a plurality of ceramic green sheets including the ceramic green sheet on which the conductive paste film is formed as described above are stacked, pressed, and then cut as necessary. In this way, a plurality of ceramic green sheets and a conductive paste film that becomes a plurality of internal electrodes 8 and 9 formed between the ceramic green sheets, respectively, are laminated, and a conductive material that becomes the internal electrodes 8 and 9 is laminated. The laminated body 3 in a raw state in which each edge of the conductive paste film is exposed to the end face 4 or 5 is produced.

次いで、この積層体3は還元性雰囲気下で焼成される。このとき、後述する理由により、セラミック層2を構成する焼成後のセラミックグレインの平均粒径は0.5μmを超えるように焼成条件が設定される。   Next, the laminate 3 is fired in a reducing atmosphere. At this time, for the reasons described later, the firing conditions are set so that the average grain size of the fired ceramic grains constituting the ceramic layer 2 exceeds 0.5 μm.

次いで、焼成された積層体3における第1および第2の内部電極8および9の露出した各端縁にそれぞれ電気的に接続されるように、積層体3の第1および第2の端面4および5上に、それぞれ、第1および第2の外部電極6および7が形成される。   Next, the first and second end faces 4 and 4 of the laminate 3 are electrically connected to the exposed edges of the first and second internal electrodes 8 and 9 in the fired laminate 3, respectively. First and second external electrodes 6 and 7 are formed on 5 respectively.

外部電極6および7の材料組成は、特に限定されるものではない。具体的には、内部電極8および9と同じ材料を使用することができる。また、たとえば、Ag、Pd、Ag−Pd、Cu、Cu合金などの種々の導電性金属粉末の焼結層、または、上記導電性金属粉末とB23−Li2O−SiO2−BaO系、B23−SiO2−BaO系、Li2O−SiO2−BaO系、B23−SiO2−ZnO系などの種々のガラスフリットとを配合した焼結層によって構成されることができる。このような外部電極6および7の材料組成は、積層セラミックコンデンサ1の用途、使用場所などを考慮して適宜選択される。 The material composition of the external electrodes 6 and 7 is not particularly limited. Specifically, the same material as the internal electrodes 8 and 9 can be used. Also, for example, a sintered layer of various conductive metal powders such as Ag, Pd, Ag-Pd, Cu, Cu alloy, or the conductive metal powder and B 2 O 3 —Li 2 O—SiO 2 —BaO. configured system, B 2 O 3 -SiO 2 -BaO-based, Li 2 O-SiO 2 -BaO-based, the sintered layer containing a combination of the various glass frit, such as B 2 O 3 -SiO 2 -ZnO system be able to. The material composition of the external electrodes 6 and 7 is appropriately selected in consideration of the application and use place of the multilayer ceramic capacitor 1.

なお、外部電極6および7は、前述のように、その材料となる金属粉末ペーストを焼成後の積層体3上に塗布して焼き付けることによって形成されてもよいが、焼成前の積層体3上に塗布して、積層体3の焼成と同時に焼き付けることによって形成されるようにしてもよい。   As described above, the external electrodes 6 and 7 may be formed by applying and baking a metal powder paste as a material on the fired laminate 3. However, the external electrodes 6 and 7 may be formed on the laminate 3 before firing. It may be formed by being applied to and baked simultaneously with the firing of the laminate 3.

その後、必要に応じて、外部電極6および7は、Ni、Cu、Ni−Cu合金などからなるめっき層10および11によってそれぞれ被覆される。
また、さらに、これらめっき層10および11上にはんだ、錫などからなる第2のめっき層12および13が形成されてもよい。
Thereafter, if necessary, the external electrodes 6 and 7 are respectively covered with plating layers 10 and 11 made of Ni, Cu, Ni—Cu alloy or the like.
Furthermore, second plating layers 12 and 13 made of solder, tin or the like may be formed on these plating layers 10 and 11.

本発明において、内部電極8および9の厚みについて、また、本発明に係る実施形態では、内部電極8および9を形成するために使用されるペーストに含まれるNi粉末、セラミック層2を形成するための焼結前のセラミック原料粉末およびセラミック層を構成するセラミックグレインのそれぞれの平均粒径、ならびにセラミック層2の厚みについて、前述したような範囲が規定される。なお、本明細書において、平均粒径とは、粉末およびセラミックグレインの電子顕微鏡写真を画像解析して求めた個数基準の粒度分布における50%粒子相当径(D50)を意味している。   In the present invention, the thickness of the internal electrodes 8 and 9, and in the embodiment according to the present invention, to form the Ni powder and ceramic layer 2 contained in the paste used to form the internal electrodes 8 and 9. The above-mentioned ranges are defined for the average particle diameter of the ceramic raw material powder before sintering and the ceramic grain constituting the ceramic layer, and the thickness of the ceramic layer 2. In the present specification, the average particle size means a 50% particle equivalent diameter (D50) in a number-based particle size distribution obtained by image analysis of powder and ceramic grain electron micrographs.

本発明において、内部電極8および9の厚みを0.7μm以下と規定したのは、0.7μmを超えるとセラミック層2の厚みが3μm以下のように薄くされた場合に、ニッケルを含む内部電極8および9とセラミック層2との収縮率の差によって生じるデラミネーションの発生が避けられないためである。言い換えると、内部電極8および9の厚みを0.7μm以下にすることによって、上述のように、セラミック層2の厚みを問題なく、3μm以下とすることができ、積層セラミックコンデンサ1の小型化や大容量化に貢献できる。   In the present invention, the thickness of the internal electrodes 8 and 9 is defined as 0.7 μm or less because when the thickness exceeds 0.7 μm, the thickness of the ceramic layer 2 is reduced to 3 μm or less. This is because the occurrence of delamination caused by the difference in shrinkage between 8 and 9 and the ceramic layer 2 is inevitable. In other words, by reducing the thickness of the internal electrodes 8 and 9 to 0.7 μm or less, the thickness of the ceramic layer 2 can be reduced to 3 μm or less without any problem as described above. Can contribute to large capacity.

他方、内部電極8および9の厚みを0.2μm以上と規定したのは、0.2μm未満にすると、焼成時において内部電極8および9に含まれるニッケルがセラミック層2に含まれるセラミックと反応し、それによってニッケルの酸化が生じたり、この酸化によってデラミネーションがおこり、内部電極としての機能を果たせなくなるためである。   On the other hand, the thickness of the internal electrodes 8 and 9 is defined to be 0.2 μm or more. When the thickness is less than 0.2 μm, nickel contained in the internal electrodes 8 and 9 reacts with the ceramic contained in the ceramic layer 2 at the time of firing. This is because nickel is oxidized or deoxidation is caused by this oxidation, and the function as an internal electrode cannot be performed.

また、セラミック誘電体のセラミックグレインの平均粒径を0.5μmを超え、またセラミック層の厚み方向でのセラミックグレイン径はセラミック層の厚み以下と規定したのは以下の理由による。   Moreover, the average grain size of the ceramic grains of the ceramic dielectric exceeds 0.5 μm, and the ceramic grain diameter in the thickness direction of the ceramic layer is defined to be equal to or smaller than the thickness of the ceramic layer for the following reason.

すなわち、セラミック層を3μm以下の厚みにした場合には、セラミックグレインの平均粒径が0.5μm以下では、積層セラミックコンデンサを焼成し、冷却時における内部電極層とセラミック層の熱収縮率の差によって生じる熱応力のため、セラミックの誘電特性が劣化するためである。焼成温度やセラミック組成を適宜な条件に選択することによって、セラミックの平均粒径が0.5μmを超えるようにした場合にはセラミック層の誘電特性は向上し、積層セラミックコンデンサの小型化や大容量化に貢献できる。   That is, when the ceramic layer has a thickness of 3 μm or less, if the average grain size of the ceramic grains is 0.5 μm or less, the multilayer ceramic capacitor is fired and the difference in thermal shrinkage between the internal electrode layer and the ceramic layer during cooling is reduced. This is because the dielectric characteristics of the ceramic deteriorate due to the thermal stress caused by the above. By selecting the firing temperature and ceramic composition under appropriate conditions, when the average particle size of the ceramic exceeds 0.5 μm, the dielectric properties of the ceramic layer improve, and the multilayer ceramic capacitor can be made smaller and larger in capacity. Can contribute to

また、セラミックグレインの粒径がセラミック層の厚みを超える場合には、焼成によってデラミネーションが発生し好ましくない。ただし、セラミック層の厚み方向でのセラミックグレインの粒径がセラミック層の厚み以下の場合は、セラミック層内の面内方向のセラミックグレインの粒径がセラミック層の厚み以上であっても、特性上は問題ない。   Further, when the grain size of the ceramic grains exceeds the thickness of the ceramic layer, delamination is generated by firing, which is not preferable. However, if the grain size of the ceramic grain in the thickness direction of the ceramic layer is less than or equal to the thickness of the ceramic layer, even if the grain size of the ceramic grain in the in-plane direction within the ceramic layer is greater than or equal to the thickness of the ceramic layer, Is no problem.

また、JISで定める高誘電率系のF特性やE特性の積層セラミックコンデンサの場合には、セラミック層を構成するセラミックグレインは、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成および結晶系が同一の1種類のセラミックグレインからなることが好ましい。これにより、セラミック層の誘電率が高くなるとともに、信頼性の高い積層セラミックコンデンサを得ることができる。   Further, in the case of a multilayer ceramic capacitor having a high dielectric constant F characteristic or E characteristic defined by JIS, the ceramic grains constituting the ceramic layer have a uniform composition and crystal system within each ceramic grain. And it is preferable to consist of one kind of ceramic grains having the same composition and crystal system. Thereby, the dielectric constant of the ceramic layer is increased and a highly reliable multilayer ceramic capacitor can be obtained.

また、JISで定める温度補償用のSL特性やCG特性の積層セラミックコンデンサの場合には、セラミック層を構成するセラミックグレインは、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成の異なる2種類以上のセラミックグレインからなることが好ましい。これにより、セラミック層のQが高くなるとともに、誘電率温度特性の平坦なものが得られる。   In the case of a multilayer ceramic capacitor having SL characteristics or CG characteristics for temperature compensation defined by JIS, the ceramic grains constituting the ceramic layer have a uniform composition and crystal system in each ceramic grain, and It is preferably made of two or more kinds of ceramic grains having different compositions. As a result, the Q of the ceramic layer is increased and a flat dielectric constant temperature characteristic is obtained.

また、内部電極に使用するNi粉末の平均粒径を、好ましくは、10〜200nmに限定したのは以下の理由による。   The average particle diameter of the Ni powder used for the internal electrode is preferably limited to 10 to 200 nm for the following reason.

すなわち、Ni粉末の平均粒径が10nm未満になった場合には、スクリーン印刷などの印刷法に適応可能な粘度を持って、ペーストを作製することが困難になる。また、仮に、そのような粘度の高いペーストを用いてスクリーン印刷したとしても、高粘度のために、内部電極8および9となる導電性ペースト膜を平滑に形成することが困難で、かすれやピンホールを生じ、これらが原因であるカバレッジの低下、電極切れが発生する。   That is, when the average particle size of the Ni powder is less than 10 nm, it becomes difficult to produce a paste having a viscosity applicable to a printing method such as screen printing. Moreover, even if screen printing is performed using such a high-viscosity paste, it is difficult to form a conductive paste film that will be the internal electrodes 8 and 9 smoothly due to the high viscosity, which may cause blurring or pinning. Holes are generated, resulting in lower coverage and electrode breakage.

他方、Ni粉末の平均粒径が200nmを超える場合には、ニッケル粒子が大きすぎるため、内部電極8および9となる導電性ペースト膜を平滑に形成することが困難になり、カバレッジを低下させてしまう。また、内部電極8および9とセラミック層2との間の界面での凹凸が大きくなる。   On the other hand, when the average particle diameter of the Ni powder exceeds 200 nm, the nickel particles are too large, so that it becomes difficult to smoothly form the conductive paste film that becomes the internal electrodes 8 and 9, and the coverage is reduced. End up. Further, the unevenness at the interface between the internal electrodes 8 and 9 and the ceramic layer 2 becomes large.

次に、セラミック素子を形成するためのセラミック原料の平均粒径を、好ましくは、25〜250nmに限定したのは以下の理由による。   Next, the average particle size of the ceramic raw material for forming the ceramic element is preferably limited to 25 to 250 nm for the following reason.

すなわち、セラミック原料の平均粒径を25nm未満にした場合、セラミック原料粉末は強い凝集を示し均質なグリーンシートが得られず、素子厚を3.0μmにした場合には多くのショート不良を招く。一方、250nmを超えると、グリーンシート表面の平滑性が悪くなり、内部電極8および9とセラミック層2との間の界面での凹凸が大きくなる。   That is, when the average particle size of the ceramic raw material is less than 25 nm, the ceramic raw material powder exhibits strong agglomeration and a homogeneous green sheet cannot be obtained, and when the element thickness is 3.0 μm, many short-circuit defects are caused. On the other hand, when it exceeds 250 nm, the smoothness of the green sheet surface is deteriorated, and the unevenness at the interface between the internal electrodes 8 and 9 and the ceramic layer 2 is increased.

以上説明した実施の形態は積層セラミック電子部品が積層セラミックコンデンサである場合についてのものであったが、実質的に同様な構造を含む、たとえば多層セラミック基板などの他の積層セラミック電子部品に対しても、本発明を適用することができる。   The embodiment described above is for the case where the multilayer ceramic electronic component is a multilayer ceramic capacitor. However, for example, the multilayer ceramic electronic component includes substantially the same structure, for example, other multilayer ceramic electronic components such as a multilayer ceramic substrate. Also, the present invention can be applied.

また、内部電極を形成するためのペーストに含まれる金属粉末としては、上述したようなニッケル粉末の他、ニッケル合金、あるいは銅もしくは銅合金のような他の卑金属、さらには貴金属の粉末であってもよい。   Further, the metal powder contained in the paste for forming the internal electrode includes nickel powder as described above, nickel alloy, other base metal such as copper or copper alloy, and noble metal powder. Also good.

次に、本発明をより具体的な実施例に基づき詳細に説明する。
なお、本発明の範囲内における実施可能な形態は、このような実施例のみに限定されるものではない。
Next, the present invention will be described in detail based on more specific examples.
In addition, the form which can be implemented in the range of this invention is not limited only to such an Example.

(実施例1)本実施例において作製しようとする積層セラミックコンデンサは、図1に示すような構造の積層セラミックコンデンサである。   (Embodiment 1) The multilayer ceramic capacitor to be manufactured in this embodiment is a multilayer ceramic capacitor having a structure as shown in FIG.

1.試料の作製:まず、セラミック原料粉末としての表1に示す平均粒径の異なる(Ba,Sr)TiO3粉末を加水分解法で作製した。表2には表1に示す各粉末を主原料として、実施例で用いたセラミックの組成を示す。各添加成分は添加物成分を含む溶液を(Ba、Sr)TiO3の表面に付与し、500℃で熱処理した。今回は上述した各添加物は有機溶媒に可溶な状態とするため、アルコキシドとする他、アセチルアセトネートまたは金属石鹸のような化合物とした。表2に示す所望の組成に調整されたセラミック原料粉末はその後に仮焼し、その仮焼温度を調整して、表3に示すように平均粒径が15nm、25nm、200nm、および300nmのセラミック原料を準備した。 1. Preparation of sample: First, (Ba, Sr) TiO3 powders having different average particle diameters shown in Table 1 as ceramic raw material powders were prepared by hydrolysis. Table 2 shows the compositions of the ceramics used in the examples with the powders shown in Table 1 as the main raw materials. For each additive component, a solution containing the additive component was applied to the surface of (Ba, Sr) TiO 3 and heat-treated at 500 ° C. In order to make each additive mentioned above soluble in an organic solvent this time, in addition to alkoxide, a compound such as acetylacetonate or metal soap was used. The ceramic raw material powder adjusted to the desired composition shown in Table 2 is then calcined, the calcining temperature is adjusted, and as shown in Table 3, ceramics having an average particle size of 15 nm, 25 nm, 200 nm, and 300 nm Raw materials were prepared.

次に、表3に示したチタン酸バリウム系の各セラミック組成物の粉末に、ポリビニルブチラール系バインダおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、セラミックスラリーを調製した。このセラミックスラリーにドクターブレード法を適用することによって、セラミックグリーンシートを成形した。このとき、ドクターブレードのスリット巾を調整することによって4.2および1.4μmの厚みのセラミックグリーンシートを作製した。なお、セラミックグリーンシートにおける4.2μmおよび1.4μmの各厚みは、後述する評価結果からわかるように、積層工程および焼成工程を経た後でのセラミック層における3μmおよび1μmの各厚みに相当する。   Next, an organic solvent such as a polyvinyl butyral binder and ethanol was added to the powder of each barium titanate ceramic composition shown in Table 3, and wet mixed by a ball mill to prepare a ceramic slurry. A ceramic green sheet was formed by applying a doctor blade method to the ceramic slurry. At this time, ceramic green sheets with thicknesses of 4.2 and 1.4 μm were prepared by adjusting the slit width of the doctor blade. The thicknesses of 4.2 μm and 1.4 μm in the ceramic green sheet correspond to the thicknesses of 3 μm and 1 μm in the ceramic layer after passing through the laminating step and the firing step, as can be seen from the evaluation results described later.

他方、平均粒径が5nm、15nm、50nm、100nm、180nmおよび250nmというように変えられた球状のNi粉末をそれぞれ作製した。より具体的には、これらNi粉末のうち、平均粒径が5nmおよび15nmのものは前述したガス中蒸発法で作製し、平均粒径が50nmおよび100nmのものは水素アーク放電法で作製し、平均粒径が180nmおよび250nmのものは化学気相法で作製した。   On the other hand, spherical Ni powders having average particle diameters changed to 5 nm, 15 nm, 50 nm, 100 nm, 180 nm, and 250 nm were prepared. More specifically, among these Ni powders, those having an average particle size of 5 nm and 15 nm are prepared by the gas evaporation method described above, and those having an average particle size of 50 nm and 100 nm are prepared by the hydrogen arc discharge method, Samples having an average particle size of 180 nm and 250 nm were prepared by a chemical vapor phase method.

次に、これら各Ni粉末42wt%と、エチルセルロース系バインダー6wt%をテルピネオール94wt%に溶解して作製した有機ビヒクル44wt%とテルピネオール14wt%を加えて、3本ロールミルにより入念に分散混合処理を行うことによって、良好に分散したNi粉末を含有するペーストを調製した。   Next, 42 wt% of each Ni powder and 6 wt% of an ethyl cellulose binder were dissolved in 94 wt% of terpineol, and 44 wt% of an organic vehicle and 14 wt% of terpineol were added, and then carefully dispersed and mixed by a three roll mill. To prepare a paste containing a well-dispersed Ni powder.

次に、前述の各セラミックグリーンシート上に、これらNiペーストをスクリーン印刷し、内部電極となる導電性ペースト膜を形成した。このとき、スクリーンパターンの厚みを変更することによって、導電性ペースト膜の厚みが、1.2μm、1.0μm、0.6μm、0.3μm、および0.15μmとそれぞれなる各試料を作製した。なお、導電性ペースト膜の乾燥後における1.2μm、1.0μm、0.6μm、0.3μm、および0.15μmの各厚みは、後述する評価結果からわかるように、積層工程および焼成工程を経た後での内部電極における0.8μm、0.7μm、0.4μm、0.2μm、および0.1μmの各厚みに相当する。   Next, these Ni pastes were screen-printed on each of the ceramic green sheets described above to form a conductive paste film serving as an internal electrode. At this time, by changing the thickness of the screen pattern, samples each having a conductive paste film thickness of 1.2 μm, 1.0 μm, 0.6 μm, 0.3 μm, and 0.15 μm were prepared. The thicknesses of 1.2 μm, 1.0 μm, 0.6 μm, 0.3 μm, and 0.15 μm after drying the conductive paste film are determined by the laminating step and the firing step, as can be seen from the evaluation results described later. This corresponds to the thicknesses of 0.8 μm, 0.7 μm, 0.4 μm, 0.2 μm, and 0.1 μm in the internal electrode after the passage.

次いで、セラミックグリーンシートを、上述の導電性ペースト膜の引き出されている側が互い違いとなるように複数層積層し、熱プレスして一体化した。その後、一体化したプレス体を所定の寸法にカットし、生の積層体としての生チップを得た。この生チップを、N2雰囲気中にて300℃の温度に加熱し、バインダーを燃焼させた後、酸素分圧10-9〜10-12MPaのH2−N2−H2Oガスからなる還元性雰囲気中において、表4の焼成温度に示す1000〜1200℃の範囲内の焼成温度で2時間保持するプロファイルで焼成した。 Next, a plurality of ceramic green sheets were laminated so that the side from which the above-described conductive paste film was drawn was alternated, and integrated by hot pressing. Thereafter, the integrated press body was cut into a predetermined size to obtain a raw chip as a raw laminate. This raw chip is heated to a temperature of 300 ° C. in an N 2 atmosphere to burn the binder, and then consists of H 2 —N 2 —H 2 O gas having an oxygen partial pressure of 10 −9 to 10 −12 MPa. In a reducing atmosphere, firing was performed with a profile that was maintained for 2 hours at a firing temperature in the range of 1000 to 1200 ° C. shown in Table 4.

焼成後の積層体の両端面にB23−Li2O−SiO2−BaO系のガラスフリットを含有する銀ペーストを塗布し、N2雰囲気中において600℃の温度で焼き付け、内部電極と電気的に接続された外部電極を形成した。 A silver paste containing B 2 O 3 —Li 2 O—SiO 2 —BaO-based glass frit was applied to both end faces of the fired laminate, and baked at a temperature of 600 ° C. in an N 2 atmosphere. An electrically connected external electrode was formed.

このようにして得られた積層セラミックコンデンサの外形寸法は、幅が5.0mm、長さが5.7mm、厚さが2.4mmであり、内部電極間に介在するセラミック層の厚みは3μmまたは1μmであった。また、有効セラミック誘電体層の総数は5であり、1層当たりの対向電極の面積は16.3×10-62であった。 The outer dimensions of the multilayer ceramic capacitor thus obtained are 5.0 mm in width, 5.7 mm in length, and 2.4 mm in thickness, and the thickness of the ceramic layer interposed between the internal electrodes is 3 μm or It was 1 μm. The total number of effective ceramic dielectric layers was 5, and the area of the counter electrode per layer was 16.3 × 10 −6 m 2 .

2.試料の評価:次いで、これら得られた積層セラミックコンデンサ試料について、以下のような要領で、その積層構造、電気特性および信頼性を評価した。
結果を表4に示す。なお、表4の試料番号に*印を付したものは、本発明の範囲外のものである。
2. Evaluation of samples: Next, the obtained multilayer ceramic capacitor samples were evaluated for the multilayer structure, electrical characteristics, and reliability in the following manner.
The results are shown in Table 4. In addition, what added * mark to the sample number of Table 4 is outside the scope of the present invention.

得られた積層セラミックコンデンサに含まれる誘電体セラミックの平均粒径は、積層セラミックコンデンサの断面研磨面を化学エッチング処理し、走査型電子顕微鏡で観察することによって求めた。   The average particle size of the dielectric ceramic contained in the obtained multilayer ceramic capacitor was determined by chemically etching the cross-section polished surface of the multilayer ceramic capacitor and observing it with a scanning electron microscope.

内部電極層およびセラミック誘電体層の厚みは、積層セラミックコンデンサの断面研磨面を、走査型電子顕微鏡で観察することによって求めた。   The thicknesses of the internal electrode layer and the ceramic dielectric layer were determined by observing the cross-sectional polished surface of the multilayer ceramic capacitor with a scanning electron microscope.

積層セラミックコンデンサの層間剥離(デラミネーション)については、試料断面を研磨し、顕微鏡観察することによって目視判定し、全試料数に対する層間剥離の発生した試料数の比率(デラミ発生率)を求めた。   The delamination of the multilayer ceramic capacitor was visually determined by polishing a sample cross section and observing under a microscope, and the ratio of the number of samples with delamination to the total number of samples (delamination rate) was obtained.

内部電極の被覆面積率(カバレッジ)は、試料の内部電極面を剥離し、電極面に穴が空いている様子を顕微鏡写真に撮り、これを画像解析処理することによって定量化した。   The covering area ratio (coverage) of the internal electrode was quantified by peeling the internal electrode surface of the sample, taking a microscopic photograph of a hole in the electrode surface, and performing image analysis processing.

以上の構造評価の結果で良好と判断された試料について、以下の電気特性を評価した。   The following electrical characteristics were evaluated for the samples judged to be good as a result of the above structural evaluation.

静電容量(C)および誘電体損失(tanδ)は自動ブリッジ式測定器を用い、JIS C 5102に従って測定し、得られた静電容量から比誘電率(ε)を算出した。   Capacitance (C) and dielectric loss (tan δ) were measured according to JIS C 5102 using an automatic bridge-type measuring device, and the relative dielectric constant (ε) was calculated from the obtained capacitance.

高温負荷試験として、温度150℃において10kV/mmの直流電圧を印加しながら、その絶縁抵抗の経時変化を測定し、各試料の絶縁抵抗値(R)が105Ω以下になった時点を故障として、故障に至る平均寿命時間を求めた。 As a high-temperature load test, the time-dependent change of the insulation resistance was measured while applying a DC voltage of 10 kV / mm at a temperature of 150 ° C., and the failure occurred when the insulation resistance value (R) of each sample became 10 5 Ω or less. As a result, the average life time until failure was obtained.

表4において、*印が付された試料A1からA4およびA19は、内部電極の厚みが0.8μmでり、高い比率でデラミネーションが発生している。また、同様に*印が付されている試料A17、A18およびA26、A27は、内部電極厚みが0.1μmであり、これについても高い比率でデラミネーションが発生している。後者のデラミネーションはニッケルの酸化によるものである。これに対して試料A6〜A16およびA20〜A25のように、内部電極の厚みが0.2〜0.7μmの範囲内にあるときはデラミネーションは発生しないか、ほとんど発生していない。   In Table 4, samples A1 to A4 and A19 marked with * have an internal electrode thickness of 0.8 μm, and delamination occurs at a high ratio. Similarly, samples A17, A18 and A26, A27 marked with * have an internal electrode thickness of 0.1 μm, and delamination occurs at a high rate. The latter delamination is due to nickel oxidation. On the other hand, when the thickness of the internal electrode is in the range of 0.2 to 0.7 μm as in the samples A6 to A16 and A20 to A25, delamination does not occur or hardly occurs.

*印が付されている試料A15、A16およびA20はセラミックグレインの平均粒径が0.5μm以下である。セラミックグレインの平均粒径が小さい場合には誘電率が上記のものに比べて非常に小さく、信頼性も低い。素子厚が3μm以下のような薄層において、セラミックグレインの粒径が小さい場合には電気特性が劣化することが分かる。   Samples A15, A16, and A20 marked with * have an average grain size of ceramic grains of 0.5 μm or less. When the average grain size of the ceramic grains is small, the dielectric constant is very small compared to the above and the reliability is low. It can be seen that in a thin layer having an element thickness of 3 μm or less, the electrical characteristics deteriorate when the grain size of the ceramic grains is small.

試料A5ではセラミック層を構成するセラミックグレインの径がセラミック層の厚み以上であり、高い比率でデラミネーションが発生している。一方、試料A8ではセラミック層を構成するセラミックグレインの粒径はセラミック層の厚み方向では、同じ3μmであり、セラミック層の面内方向での大きさは5μmである。試料A8に示されるように、セラミック層の面内方向でのセラミックグレインの粒径が大きくても、セラミック層の厚み方向におけるセラミックグレインの粒径がセラミック層の厚み以下であれば、デラミネーションもなく、電気特性的にも問題はない。   In sample A5, the diameter of the ceramic grains constituting the ceramic layer is equal to or greater than the thickness of the ceramic layer, and delamination occurs at a high ratio. On the other hand, in sample A8, the grain size of the ceramic grains constituting the ceramic layer is the same 3 μm in the thickness direction of the ceramic layer, and the size in the in-plane direction of the ceramic layer is 5 μm. As shown in Sample A8, even if the grain size of the ceramic grain in the in-plane direction of the ceramic layer is large, delamination is also possible if the grain size of the ceramic grain in the thickness direction of the ceramic layer is equal to or less than the thickness of the ceramic layer. There is no problem in terms of electrical characteristics.

以上の結果より、セラミック層の厚みが3μm以下の場合において、内部電極の厚みは0.2〜0.7μmであり、かつセラミックグレインの平均粒径が0.5μmを超え、またセラミック層の厚み方向でのセラミックグレインの粒径がセラミック層の厚み以下であるものは、デラミネーションが抑制され、セラミックの電気特性に優れるものであることが分かる。   From the above results, when the thickness of the ceramic layer is 3 μm or less, the thickness of the internal electrode is 0.2 to 0.7 μm, the average grain size of the ceramic grains exceeds 0.5 μm, and the thickness of the ceramic layer It can be seen that when the grain size of the ceramic grains in the direction is equal to or less than the thickness of the ceramic layer, delamination is suppressed and the electrical characteristics of the ceramic are excellent.

次に、内部電極の厚みを問題なく0.2〜0.7μmにすることができるニッケル粉末の特性、特に平均粒径について説明する。試料A21は、ニッケル粉末の粒径が250nmであり、カバレッジの低下、信頼性の低下が生じている。
また、試料A13ではニッケル粉末の粒径が5nmであり、カバレッジの低下およびわずかにデラミネーションが発生している。
Next, the characteristics of the nickel powder that can make the thickness of the internal electrode 0.2 to 0.7 μm without any problem, particularly the average particle diameter, will be described. In sample A21, the particle size of the nickel powder is 250 nm, and the coverage and reliability are reduced.
In sample A13, the particle diameter of the nickel powder is 5 nm, and the coverage is reduced and slight delamination occurs.

これに対して、試料A6〜A12およびA22〜A25のように、ニッケル粉末の平均粒径を10〜200nmにすることで、カバレッジの低下が少なく、信頼性に優れたものが得られる。   On the other hand, like the samples A6 to A12 and A22 to A25, by setting the average particle size of the nickel powder to 10 to 200 nm, the coverage is less lowered and the reliability is excellent.

次に、セラミック層を形成するための焼成前のセラミック原料粉末の平均粒径について説明する。試料A12およびA25ではセラミック原料粉末の平均粒径が300nmであり、カバレッジの低下および信頼性の低下が生じている。また、試料A13、A14およびA22ではセラミック原料粉末の平均粒径が15nmであり、わずかにデラミネーションが認められる。   Next, the average particle diameter of the ceramic raw material powder before firing for forming the ceramic layer will be described. In Samples A12 and A25, the average particle size of the ceramic raw material powder is 300 nm, which results in a decrease in coverage and a decrease in reliability. In Samples A13, A14 and A22, the average particle size of the ceramic raw material powder is 15 nm, and slight delamination is observed.

これに対して、試料A6〜A11およびA23、A24では、セラミック原料粉末の平均粒径を25〜250nmにすることで、デラミネーションがなく、誘電特性に優れたものが得られる。   On the other hand, in samples A6 to A11, A23, and A24, by making the average particle size of the ceramic raw material powder 25 to 250 nm, there is no delamination and excellent dielectric properties can be obtained.

また、積層セラミックコンデンサのセラミック層を構成するセラミックグレインを透過型分析電子顕微鏡で観察、分析した。また、セラミック層を構成するセラミックを粉砕し粉末X線回折分析を行なった。得られた回折パターンはリートベルト解析し結晶相の同定を行なった。その結果、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成および結晶系が同一の1種類のセラミックグレインからなることが確認された。   The ceramic grains constituting the ceramic layer of the multilayer ceramic capacitor were observed and analyzed with a transmission analytical electron microscope. Further, the ceramic constituting the ceramic layer was pulverized and subjected to powder X-ray diffraction analysis. The obtained diffraction pattern was subjected to Rietveld analysis to identify the crystal phase. As a result, it was confirmed that each ceramic grain had a uniform composition and crystal system, and consisted of one kind of ceramic grain having the same composition and crystal system.

(実施例2)まず、セラミック原料粉末としての表5に示すチタン酸バリウム系原料組成を湿式合成法で調整した。すなわち、BaCl2、SrCl2、CaCl2、MgCl2およびCeCl3の各水溶液を混合し、炭酸ソーダ(Na2CO3)を加えてpH調整し、BaCO3、SrCO3、CaCO3、MgCO3,Ce2(CO33として沈殿させた。TiCl4、ZrOCl2・8H2Oの各水溶液を混合し、これに安定剤である30%過酸化水素水を加え、さらに苛性ソーダ(NaOH)を加えてpHを調整し、Ti、Zrを含む沈殿物を得た。さらに、各沈殿物のスラリーを十分に混合し、洗浄脱水を行ったスラリーを110℃で乾燥し乾燥原料を得た。その後、乾燥原料を700℃および1100℃で仮焼し、表6に示す平均粒径が100nmおよび400nmの原料粉末を準備した。 (Example 2) First, a barium titanate-based material composition shown in Table 5 as a ceramic material powder was prepared by a wet synthesis method. That is, BaCl 2 , SrCl 2 , CaCl 2 , MgCl 2, and CeCl 3 aqueous solutions are mixed, sodium carbonate (Na 2 CO 3 ) is added to adjust pH, and BaCO 3 , SrCO 3 , CaCO 3 , MgCO 3 , MgCO 3 , Precipitated as Ce 2 (CO 3 ) 3 . Mix each aqueous solution of TiCl 4 and ZrOCl 2 · 8H 2 O, add 30% hydrogen peroxide water as a stabilizer, adjust the pH by adding caustic soda (NaOH), and precipitate containing Ti and Zr. I got a thing. Furthermore, the slurry of each deposit was fully mixed and the slurry which performed washing | cleaning dehydration was dried at 110 degreeC, and the dry raw material was obtained. Thereafter, the dried raw material was calcined at 700 ° C. and 1100 ° C. to prepare raw material powders having average particle sizes of 100 nm and 400 nm shown in Table 6.

次に、実施例1と同様の方法によって、4.2μmおよび1.4μmの厚みのセラミックグリーンシートを作製した。なお、セラミックグリーンシートにおける4.2μmおよび1.4μmの各厚みは、焼成工程を経た後でのセラミック層における3μmおよび1μmの各厚みに相当する。   Next, ceramic green sheets having a thickness of 4.2 μm and 1.4 μm were prepared in the same manner as in Example 1. In addition, each thickness of 4.2 micrometers and 1.4 micrometers in a ceramic green sheet is corresponded to each thickness of 3 micrometers and 1 micrometer in a ceramic layer after passing through a baking process.

その後、実施例1と同様にして、Niペーストを作製し、得られたセラミックグリーンシート上に厚みが1.2μm、1.0μm、0.6μm、0.3μm、および0.15μmの導電性ペースト膜を形成した。なお、導電性ペースト膜の各厚み1.2μm、1.0μm、0.6μm、0.3μm、および0.15μmは、焼成工程を経た後での内部電極における0.8μm、0.7μm、0.4μm、0.2μm、および0.1μmの各厚みに相当する。   Thereafter, a Ni paste was prepared in the same manner as in Example 1, and conductive pastes having thicknesses of 1.2 μm, 1.0 μm, 0.6 μm, 0.3 μm, and 0.15 μm were formed on the obtained ceramic green sheet. A film was formed. The thicknesses of the conductive paste films of 1.2 μm, 1.0 μm, 0.6 μm, 0.3 μm, and 0.15 μm are 0.8 μm, 0.7 μm, 0 in the internal electrode after the baking process, respectively. Corresponding to thicknesses of 4 μm, 0.2 μm and 0.1 μm.

その後、実施例1と同様にして、積層セラミックコンデンサを作製し、評価した。結果を表7に示す。なお、表7の試料番号に*印を付したものは、本発明の範囲外のものである。   Thereafter, in the same manner as in Example 1, a multilayer ceramic capacitor was produced and evaluated. The results are shown in Table 7. In addition, what added * mark to the sample number of Table 7 is outside the scope of the present invention.

表7において、*印が付された試料B1およびB8は、内部電極の厚みが0.8μmであり、高い比率でデラミネーションが発生している。また、同様に*印が付されている試料B7およびB15は、内部電極厚みが0.1μmであり、これについても高い比率でデラミネーションが発生している。*印が付されている試料B14ではセラミック層の平均グレイン径が0.5μm以下であり、誘電率が低く、信頼性が悪い。   In Table 7, the samples B1 and B8 marked with * have an internal electrode thickness of 0.8 μm, and delamination occurs at a high ratio. Similarly, samples B7 and B15 marked with * have an internal electrode thickness of 0.1 μm, and delamination occurs at a high ratio. In Sample B14 marked with *, the average grain diameter of the ceramic layer is 0.5 μm or less, the dielectric constant is low, and the reliability is poor.

これに対して、内部電極厚みが0.2〜0.7μmである試料B2〜B6およびB9〜B13ではデラミネーションは発生しないか、ほとんど発生していない。
試料B2ではセラミック原料粉末の平均粒径が250nmを超えており、上記の試料のなかでは、信頼性がやや悪い。試料B6およびB9ではNi粉末の平均粒径が200nmを超えており、カバレッジの低下が見られる。また試料B13ではNi粉末粒径が10nm未満であり、カバレッジの低下およびわずかにデラミネーションが認められた。
On the other hand, in the samples B2 to B6 and B9 to B13 having an internal electrode thickness of 0.2 to 0.7 μm, delamination does not occur or hardly occurs.
In sample B2, the average particle size of the ceramic raw material powder exceeds 250 nm, and the reliability is somewhat poor in the above samples. In samples B6 and B9, the average particle diameter of the Ni powder exceeds 200 nm, and a decrease in coverage is observed. In Sample B13, the Ni powder particle size was less than 10 nm, and a decrease in coverage and slight delamination were observed.

以上の結果より、実施例2においても実施例1同様に、セラミック層の厚みが3μm以下の場合において、内部電極の厚みは0.2〜0.7μmであり、かつセラミックグレインの平均粒径が0.5μmを超え、またセラミック層の厚み方向でのセラミックグレインの粒径がセラミック層の厚み以下であるものは、デラミネーションが抑制され、セラミックの電気特性に優るものであることが分かる。   From the above results, also in Example 2, as in Example 1, when the thickness of the ceramic layer is 3 μm or less, the thickness of the internal electrode is 0.2 to 0.7 μm, and the average grain size of the ceramic grains is It can be seen that when the grain size exceeds 0.5 μm and the grain size of the ceramic grains in the thickness direction of the ceramic layer is equal to or less than the thickness of the ceramic layer, delamination is suppressed and the ceramic has excellent electrical characteristics.

また、積層セラミックコンデンサのセラミック層を構成するセラミックグレインを透過型分析電子顕微鏡で観察、分析した。また、セラミック層を構成するセラミックを粉砕し粉末X線回折分析を行なった。得られた回折パターンはリートベルト解析し結晶相の同定を行なった。その結果、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成および結晶系が同一の1種類のセラミックグレインからなることが確認された。   The ceramic grains constituting the ceramic layer of the multilayer ceramic capacitor were observed and analyzed with a transmission analytical electron microscope. Further, the ceramic constituting the ceramic layer was pulverized and subjected to powder X-ray diffraction analysis. The obtained diffraction pattern was subjected to Rietveld analysis to identify the crystal phase. As a result, it was confirmed that each ceramic grain had a uniform composition and crystal system, and consisted of one kind of ceramic grain having the same composition and crystal system.

(実施例3)まず、セラミック原料粉末としての表8に示す(Ca,Sr)(Ti,Zr)O3系原料組成を固相法で調整した。
すなわち、CaCO3、SrCO3、TiO2、ZrO2およびMnO2を用意し、ジルコニア玉石を用いたボールミルで湿式混合粉砕した後、乾燥し乾燥原料を得た。
その後、乾燥原料を1000℃および1200℃で仮焼し、表9に示す平均粒径が150nmおよび500nmの原料粉末を準備した。
(Example 3) First, the (Ca, Sr) (Ti, Zr) O 3 -based material composition shown in Table 8 as a ceramic material powder was prepared by a solid phase method.
That is, CaCO 3 , SrCO 3 , TiO 2 , ZrO 2 and MnO 2 were prepared, wet mixed and pulverized with a ball mill using zirconia cobblestone, and then dried to obtain a dry raw material.
Thereafter, the dried raw material was calcined at 1000 ° C. and 1200 ° C. to prepare raw material powders having average particle diameters shown in Table 9 of 150 nm and 500 nm.

次に、実施例1と同様の方法によって、4.2μmおよび1.4μmの厚みのセラミックグリーンシートを作製した。なお、セラミックグリーンシートにおける4.2μmおよび1.4μmの各厚みは、焼成工程を経た後でのセラミック層における3μmおよび1μmの各厚みに相当する。    Next, ceramic green sheets having a thickness of 4.2 μm and 1.4 μm were prepared in the same manner as in Example 1. In addition, each thickness of 4.2 micrometers and 1.4 micrometers in a ceramic green sheet is corresponded to each thickness of 3 micrometers and 1 micrometer in a ceramic layer after passing through a baking process.

その後、実施例1と同様にして、Niペーストを作製し、得られたセラミックグリーンシート上に厚みが1.2μm、1.0μm、0.6μm、0.3μm、および0.15μmの導電性ペースト膜を形成した。なお、導電性ペースト膜の各厚み1.2μm、1.0μm、0.6μm、0.3μm、および0.15μmは、焼成工程を経た後での内部電極における0.8μm、0.7μm、0.4μm、0.2μm、および0.1μmの各厚みに相当する。   Thereafter, a Ni paste was prepared in the same manner as in Example 1, and conductive pastes having thicknesses of 1.2 μm, 1.0 μm, 0.6 μm, 0.3 μm, and 0.15 μm were formed on the obtained ceramic green sheet. A film was formed. The thicknesses of the conductive paste films of 1.2 μm, 1.0 μm, 0.6 μm, 0.3 μm, and 0.15 μm are 0.8 μm, 0.7 μm, 0 in the internal electrode after the baking process, respectively. Corresponding to thicknesses of 4 μm, 0.2 μm and 0.1 μm.

その後、実施例1と同様にして、積層セラミックコンデンサを作製し、評価した。結果を表10に示す。なお、表10の試料番号に*印を付したものは、本発明の範囲外のものである。   Thereafter, in the same manner as in Example 1, a multilayer ceramic capacitor was produced and evaluated. The results are shown in Table 10. In addition, what added * mark to the sample number of Table 10 is a thing outside the scope of the present invention.

表10において、*印が付された試料C1およびC9は、内部電極の厚みが0.8μmであり、高い比率でデラミネーションが発生している。また、同様に*印が付されている試料C8およびC13は、内部電極厚みが0.1μmであり、これについても高い比率でデラミネーションが発生している。*印が付されている試料C2ではセラミック層の平均グレイン径が0.5μm以下であり、誘電率およびQ値が低く、また信頼性が悪い。   In Table 10, in Samples C1 and C9 marked with *, the thickness of the internal electrode is 0.8 μm, and delamination occurs at a high ratio. Similarly, samples C8 and C13 marked with * have an internal electrode thickness of 0.1 μm, and delamination occurs at a high ratio. In the sample C2 marked with *, the average grain diameter of the ceramic layer is 0.5 μm or less, the dielectric constant and the Q value are low, and the reliability is poor.

これに対して、内部電極厚みが0.2〜0.7μmである試料C3〜C7およびC10〜C12ではデラミネーションは発生していない。ただし、試料C3ではセラミック原料粉末の平均粒径が250nmを超えており、上記の試料のなかでは、信頼性がやや悪い。   On the other hand, delamination did not occur in samples C3 to C7 and C10 to C12 having internal electrode thicknesses of 0.2 to 0.7 μm. However, in sample C3, the average particle size of the ceramic raw material powder exceeds 250 nm, and the reliability is somewhat poor in the above samples.

以上の結果より、実施例3においても実施例1と同様に、セラミック層の厚みが3μm以下の場合において、内部電極の厚みは0.2〜0.7μmであり、かつセラミックグレインの平均粒径が0.5μmを超え、またセラミック層の厚み方向でのセラミックグレインの粒径がセラミック層の厚み以下であるものは、デラミネーションが抑制され、セラミックの電気特性に優れるものであることが分かる。   From the above results, also in Example 3, as in Example 1, when the thickness of the ceramic layer is 3 μm or less, the thickness of the internal electrode is 0.2 to 0.7 μm, and the average grain size of the ceramic grains Is larger than 0.5 μm and the grain size of the ceramic grains in the thickness direction of the ceramic layer is equal to or less than the thickness of the ceramic layer, it is understood that delamination is suppressed and the ceramic has excellent electrical characteristics.

また、積層セラミックコンデンサのセラミック層を構成するセラミックグレインを透過型分析電子顕微鏡で観察、分析した。また、セラミック層を構成するセラミックを粉砕し粉末X線回折分析を行なった。得られた回折パターンはリートベルト解析し結晶相の同定を行なった。その結果、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成の異なる2種類以上のセラミックグレインからなることが確認された。   The ceramic grains constituting the ceramic layer of the multilayer ceramic capacitor were observed and analyzed with a transmission analytical electron microscope. Further, the ceramic constituting the ceramic layer was pulverized and subjected to powder X-ray diffraction analysis. The obtained diffraction pattern was subjected to Rietveld analysis to identify the crystal phase. As a result, it was confirmed that each ceramic grain was composed of two or more kinds of ceramic grains having a uniform composition and crystal system and different compositions.

本発明の一実施例による積層セラミックコンデンサを示す断面図である。1 is a cross-sectional view illustrating a multilayer ceramic capacitor according to an embodiment of the present invention.

符号の説明Explanation of symbols

1 積層セラミックコンデンサ
2 セラミック層
3 積層体
4、5 端面
6、7 外部電極
8、9 内部電極
10、11、12、13 めっき層

DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor 2 Ceramic layer 3 Laminated body 4, 5 End surface 6, 7 External electrode 8, 9 Internal electrode 10, 11, 12, 13 Plating layer

Claims (7)

セラミック原料粉末、有機バインダーおよび溶媒を混合してセラミックスラリーを作製する工程と、前記セラミックスラリーを成形してセラミックグリーンシートを得る工程と、前記セラミックグリーンシートに、導電性金属粉末を含む導電性ペースト膜を形成する工程と、前記セラミックグリーンシート、および前記導電性ペースト膜を形成したセラミックグリーンシートを積層して、プレスして生の積層体を得る工程と、前記生の積層体をN2雰囲気中にて加熱し脱バインダーする工程と、前記脱バインダーした積層体を焼成する工程とを備えることにより、複数の積層されたセラミック層と、該セラミック層間に位置されかつ金属粉末を焼結させて得られた内部電極とを含む積層体を得る、積層セラミック電子部品の製造方法において、
前記セラミック原料粉末の平均粒径が25〜250nmであり、
前記導電性金属粉末の平均粒径が10〜200nmであり、
前記セラミック層の厚みが3μm以下であり、
前記内部電極層の厚みが0.2〜0.7μmであり、
前記セラミック層を構成するセラミックグレインの平均粒径が0.5μmを超えることを特徴とする、積層セラミック電子部品の製造方法。
A step of preparing a ceramic slurry by mixing ceramic raw material powder, an organic binder and a solvent, a step of forming the ceramic slurry to obtain a ceramic green sheet, and a conductive paste containing a conductive metal powder in the ceramic green sheet A step of forming a film, a step of laminating the ceramic green sheet and the ceramic green sheet on which the conductive paste film is formed, and pressing to obtain a raw laminate, and the raw laminate in an N 2 atmosphere A plurality of laminated ceramic layers, and a metal powder positioned between the ceramic layers and sintered by providing a step of heating and debinding in the step and a step of firing the debonded laminate. In a method for producing a multilayer ceramic electronic component, wherein a laminate including the obtained internal electrode is obtained
The ceramic raw material powder has an average particle size of 25 to 250 nm,
The conductive metal powder has an average particle size of 10 to 200 nm,
The ceramic layer has a thickness of 3 μm or less;
The internal electrode layer has a thickness of 0.2 to 0.7 μm,
The method for producing a multilayer ceramic electronic component, wherein an average grain size of ceramic grains constituting the ceramic layer exceeds 0.5 μm.
前記積層体の相対向する各端面上に形成される外部電極をさらに備え、前記セラミック層はセラミック誘電体からなり、複数の前記内部電極が、いずれかの前記外部電極に電気的に接続されるように、それぞれの端縁を前記端面に露出させた状態でそれぞれ形成され、それによって、積層セラミックコンデンサを構成していることを特徴とする、請求項1に記載の積層セラミック電子部品の製造方法。   It further comprises external electrodes formed on the opposing end faces of the laminate, the ceramic layer is made of a ceramic dielectric, and the plurality of internal electrodes are electrically connected to any one of the external electrodes 2. The method of manufacturing a multilayer ceramic electronic component according to claim 1, wherein each end edge is formed in a state of being exposed to the end face, thereby forming a multilayer ceramic capacitor. 3. . 前記金属粉末は卑金属からなることを特徴とする、請求項1または2に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the metal powder is made of a base metal. 前記卑金属はニッケルを含む金属であることを特徴とする、請求項3に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 3, wherein the base metal is a metal containing nickel. 前記内部電極は、前記金属粉末を含むペーストが印刷法により付与される工程を経て形成されたものであることを特徴とする、請求項1から4のいずれかに記載の積層セラミック電子部品の製造方法。   5. The multilayer ceramic electronic component according to claim 1, wherein the internal electrode is formed through a process in which a paste containing the metal powder is applied by a printing method. 6. Method. 前記セラミック層を構成するセラミックグレインは、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成および結晶系が同一の1種類のセラミックグレインからなることを特徴とする、請求項1から5のいずれかに記載の積層セラミック電子部品の製造方法。   The ceramic grains constituting the ceramic layer are composed of one kind of ceramic grains having a uniform composition and crystal system in each ceramic grain and having the same composition and crystal system. A method for producing a multilayer ceramic electronic component according to any one of 1 to 5. 前記セラミック層を構成するセラミックグレインは、個々のセラミックグレイン内で一様な組成および結晶系を有し、かつ組成の異なる2種類以上のセラミックグレインからなることを特徴とする、請求項1から5のいずれかに記載の積層セラミック電子部品の製造方法。   6. The ceramic grains constituting the ceramic layer are composed of two or more kinds of ceramic grains having a uniform composition and a crystal system in each ceramic grain and having different compositions. The manufacturing method of the multilayer ceramic electronic component in any one of.
JP2005069464A 2005-03-11 2005-03-11 Method of manufacturing laminated ceramic electronic component Pending JP2005167290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005069464A JP2005167290A (en) 2005-03-11 2005-03-11 Method of manufacturing laminated ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005069464A JP2005167290A (en) 2005-03-11 2005-03-11 Method of manufacturing laminated ceramic electronic component

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11192303A Division JP2001023852A (en) 1999-07-06 1999-07-06 Laminated ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2005167290A true JP2005167290A (en) 2005-06-23

Family

ID=34737796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005069464A Pending JP2005167290A (en) 2005-03-11 2005-03-11 Method of manufacturing laminated ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2005167290A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084914A (en) * 2006-09-26 2008-04-10 Matsushita Electric Ind Co Ltd Laminated capacitor
JP2011091083A (en) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same, flat conductive fine powder for multilayer ceramic electronic component, and flat conductive fine powder dispersant liquid for multilayer ceramic electronic component
JP2012094809A (en) * 2010-10-26 2012-05-17 Samsung Electro-Mechanics Co Ltd Multilayer ceramic electronic component and manufacturing method for the same
WO2012077585A1 (en) * 2010-12-06 2012-06-14 株式会社村田製作所 Multilayer ceramic electronic component
JP2013093374A (en) * 2011-10-24 2013-05-16 Murata Mfg Co Ltd Electronic component
US11201009B2 (en) 2018-08-06 2021-12-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic electronic component

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084914A (en) * 2006-09-26 2008-04-10 Matsushita Electric Ind Co Ltd Laminated capacitor
JP2011091083A (en) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same, flat conductive fine powder for multilayer ceramic electronic component, and flat conductive fine powder dispersant liquid for multilayer ceramic electronic component
JP2012094809A (en) * 2010-10-26 2012-05-17 Samsung Electro-Mechanics Co Ltd Multilayer ceramic electronic component and manufacturing method for the same
WO2012077585A1 (en) * 2010-12-06 2012-06-14 株式会社村田製作所 Multilayer ceramic electronic component
JP5477479B2 (en) * 2010-12-06 2014-04-23 株式会社村田製作所 Multilayer ceramic electronic components
JPWO2012077585A1 (en) * 2010-12-06 2014-05-19 株式会社村田製作所 Multilayer ceramic electronic components
JP2013093374A (en) * 2011-10-24 2013-05-16 Murata Mfg Co Ltd Electronic component
US11201009B2 (en) 2018-08-06 2021-12-14 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic electronic component

Similar Documents

Publication Publication Date Title
US6295196B1 (en) Monolithic ceramic electronic component
JP3644235B2 (en) Multilayer ceramic electronic components
JP4110978B2 (en) Dielectric ceramic, manufacturing method thereof, and multilayer ceramic capacitor
EP1612816B1 (en) Dielectric composition for a multilayer ceramic capacitor
TWI441212B (en) X8r dielectric composition for use with nickel electrodes
JP4428187B2 (en) Dielectric ceramic composition and electronic component
JP2004262717A (en) Dielectric ceramic, method of manufacturing the same and laminated ceramic capacitance
JP5343974B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
JP4100173B2 (en) Dielectric ceramic and multilayer ceramic capacitors
JP4942822B2 (en) X8R dielectric composition for nickel electrodes
JP2007261876A (en) Dielectric particles, dielectric porcelain composition and its producing method
TW202124332A (en) Ceramic electronic component and method for manufacturing the same
JP5251913B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
JP2005167290A (en) Method of manufacturing laminated ceramic electronic component
JP2004155649A (en) Dielectric ceramic, method of producing the same, and multilayer ceramic capacitor
TW201945320A (en) Multilayer ceramic capacitor and ceramic material powder
JP4549203B2 (en) Multilayer ceramic capacitor
JP5229685B2 (en) Dielectric ceramic and multilayer ceramic capacitor
JP5800408B2 (en) Multilayer ceramic capacitor
JP2009096671A (en) Dielectric ceramic and multi-layer ceramic capacitor
JP7480459B2 (en) Ceramic electronic components and their manufacturing method
JP2004079686A (en) Dielectric ceramic and stacked ceramic capacitor using the same
JP4441951B2 (en) Multilayer ceramic electronic components
JP2004292186A (en) Dielectric ceramic and multilayer ceramic capacitor
WO2024070428A1 (en) Ceramic electronic component and metho for producing ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050315

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070711

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070807

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071218