JP2005166804A - Process and equipment for forming interconnect line - Google Patents
Process and equipment for forming interconnect line Download PDFInfo
- Publication number
- JP2005166804A JP2005166804A JP2003401562A JP2003401562A JP2005166804A JP 2005166804 A JP2005166804 A JP 2005166804A JP 2003401562 A JP2003401562 A JP 2003401562A JP 2003401562 A JP2003401562 A JP 2003401562A JP 2005166804 A JP2005166804 A JP 2005166804A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plating
- plating film
- heat treatment
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、配線形成方法及び装置に関し、特に半導体ウェーハやプリント配線板などの基板の表面に設けた微細な配線溝を有する回路パターン(配線用凹部)内に、銅や銀等の配線金属を埋込んで埋込み配線を形成するのに使用される配線形成方法及び装置に関する。 The present invention relates to a wiring forming method and apparatus, and in particular, a wiring metal such as copper or silver is provided in a circuit pattern (recess for wiring) having a fine wiring groove provided on the surface of a substrate such as a semiconductor wafer or a printed wiring board. The present invention relates to a wiring forming method and apparatus used for forming a buried wiring by embedding.
従来、半導体ウェーハやプリント配線板などの微細な回路パターンが設けられた基板上の配線は、主にアルミニウムで形成されていたが、近年は、回路パターンの微細化に対応して、アルミニウムより電気抵抗の低く、エレクトロマイグレーション耐性が高い銅も利用されるようになってきている。 Conventionally, wiring on a substrate provided with a fine circuit pattern, such as a semiconductor wafer or a printed wiring board, has been mainly formed of aluminum. Copper having low resistance and high electromigration resistance is also being used.
この種の配線形成プロセスとして、配線溝やコンタクトホール内に配線金属を埋込むようにした、いわゆるダマシンプロセスが使用されている。これは、具体的には、絶縁膜(層間絶縁膜)に予め形成した配線溝やコンタクトホールに、配線金属の絶縁膜への拡散を防止するためのバリア層(TiN,TaN,WNなど)をスパッタリング法ないしはCVD法によって形成し、このバリア層の表面に、給電層としてのシード層を形成し、次いで銅や銀等の配線金属を、めっき法等の方法により埋込んだ後、絶縁膜上に形成された余分な金属並びにバリア層を化学機械的研磨(CMP)などの方法によって除去し平坦化することにより埋込み配線を形成する方法である。
As this type of wiring formation process, a so-called damascene process in which wiring metal is embedded in wiring grooves and contact holes is used. Specifically, a barrier layer (TiN, TaN, WN, etc.) for preventing diffusion of the wiring metal into the insulating film is formed in the wiring groove or contact hole previously formed in the insulating film (interlayer insulating film). Formed by sputtering or CVD, a seed layer as a power feeding layer is formed on the surface of the barrier layer, and then a wiring metal such as copper or silver is embedded by a method such as plating, and then on the insulating film. The buried metal is formed by removing the excess metal and the barrier layer formed in
半導体装置の配線には、一般に、相対的に幅の広い幅広配線と幅の狭い微細配線とが同一面内に混在する。このような場合に、めっきによって、配線溝の内部に配線金属を埋込む際には、微細配線用の配線溝の内部を中心に先に配線金属が埋込まれ、引き続いて、幅広配線用の配線溝の内部に配線金属が埋込まれることが、めっき液の性質上、一般的に知られている。この結果、微細配線上に堆積されるめっき膜の膜厚は、幅広配線上に堆積されるめっき膜の膜厚よりかなり厚くなり、例えば、配線溝の深さと同程度の膜厚に達することもある。 In general, a wide wiring having a relatively wide width and a fine wiring having a narrow width are mixed in the same plane. In such a case, when the wiring metal is embedded in the wiring groove by plating, the wiring metal is embedded first around the wiring groove for fine wiring, and subsequently, for the wide wiring. It is generally known from the nature of the plating solution that a wiring metal is embedded in the wiring groove. As a result, the film thickness of the plating film deposited on the fine wiring is considerably thicker than the film thickness of the plating film deposited on the wide wiring, and may reach, for example, the same thickness as the wiring groove depth. is there.
また、配線金属をめっきにより堆積させた後、めっき膜に熱処理(アニール)を施して配線金属の再結晶を促すことが行われている。このように、めっき膜に熱処理を施すことで、配線金属の比抵抗値をバルクの値近くまで改善して、安定した状態に維持することができる。 In addition, after depositing a wiring metal by plating, heat treatment (annealing) is performed on the plating film to promote recrystallization of the wiring metal. In this way, by performing the heat treatment on the plating film, the specific resistance value of the wiring metal can be improved to a value close to the bulk value and can be maintained in a stable state.
しかしながら、上記のように微細配線の上にめっき膜が厚く堆積した状態で、めっき膜に配線金属の結晶化のための熱処理を施すと、所謂“吸い上げ現象”により、微細配線の内部にボイドと呼ばれる空洞欠陥が生じることがある。このように、配線の内部にボイドが生じると、配線の信頼性や製造の歩留りに大きな支障を来すことになる。 However, when the plating film is thickly deposited on the fine wiring as described above and the plating film is subjected to a heat treatment for crystallization of the wiring metal, voids are formed inside the fine wiring due to a so-called “sucking phenomenon”. Called cavity defects may occur. As described above, when a void is generated inside the wiring, the reliability of the wiring and the manufacturing yield are greatly hindered.
これは、めっきにより堆積した銅等の配線金属が熱処理により結晶化する際に凝縮することが一因と考えられる。特に、微細配線にあっては、その上に堆積した厚いめっき膜の凝縮力によって、狭く細い配線溝の内部に埋込まれた配線金属を吸い上げてしまい、配線の底部毎に空洞(ボイド)が発生してしまうと考えられている。
更に、微細配線の上に堆積した厚いめっき膜が、熱処理や再結晶化に伴ってめっき膜の内部より発生する不純物の逃げ場を塞ぐことや、バリア層とめっき膜との密着性の影響も、その要因の一部である考えられる。
This is thought to be due to the fact that wiring metal such as copper deposited by plating condenses when it is crystallized by heat treatment. In particular, in the case of fine wiring, the condensing power of the thick plating film deposited on the fine wiring sucks up the wiring metal embedded in the narrow and thin wiring grooves, and voids are formed at the bottom of the wiring. It is thought to occur.
In addition, the thick plating film deposited on the fine wiring blocks the escape area of impurities generated from the inside of the plating film due to heat treatment and recrystallization, and the influence of the adhesion between the barrier layer and the plating film It is considered to be part of that factor.
本発明は上記事情に鑑みてなされたもので、相対的に幅の広い幅広配線と幅の狭い微細配線とが同一面内に混在する場合であっても、基板の表面に、ボイドがなく、しかも比抵抗値の小さい高品質の配線を容易に形成できるようにした配線形成方法及び装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, even if a relatively wide wide wiring and a narrow fine wiring are mixed in the same plane, there is no void on the surface of the substrate, In addition, it is an object to provide a wiring forming method and apparatus capable of easily forming a high-quality wiring having a small specific resistance value.
請求項1に記載の発明は、配線金属を埋込んで配線を形成する配線溝を有する基板の表面に第1のめっきによる第1のめっき膜を形成し、前記第1のめっき膜の熱処理を行い、前記熱処理後の第1のめっき膜の表面に第2のめっきによる第2のめっき膜を形成し、前記第2のめっき膜の熱処理を行うことを特徴とする配線形成方法である。 According to the first aspect of the present invention, a first plating film is formed by first plating on a surface of a substrate having a wiring groove for forming a wiring by embedding a wiring metal, and heat treatment of the first plating film is performed. And forming a second plating film by second plating on the surface of the first plating film after the heat treatment, and performing a heat treatment on the second plating film.
このように、微細配線の上部に厚くめっき膜を堆積する前段階の、該めっき膜の制約を除去した状態で、少なくとも一度、めっき膜の熱処理(アニール)を施すことで、主に配線溝の内部に埋込まれて微細配線を形成する配線金属の結晶化をボイドが発生しないようにして確実に行い、めっき膜を更に積み上げた後、再びめっき膜に熱処理を施して、配線溝の内部に埋め込まれて幅広配線を形成する配線金属を含めた配線金属の結晶化を行うことで、熱処理の際に、所謂“吸い上げ現象”等によって、微細配線の内部にボイドが生じることを防止し、しかも、比抵抗値の小さい高品質の配線を形成することができる。 In this way, the heat treatment (annealing) of the plating film is performed at least once in the state where the restriction of the plating film is removed before the thick plating film is deposited on the fine wiring. The wiring metal that is embedded inside to form fine wiring is securely crystallized so as not to generate voids, and after the plating film is further stacked, heat treatment is performed on the plating film again to form the inside of the wiring groove. By crystallizing the wiring metal including the wiring metal that is embedded to form a wide wiring, it is possible to prevent voids from being generated inside the fine wiring due to the so-called “sucking phenomenon” during heat treatment, High-quality wiring with a small specific resistance value can be formed.
請求項2に記載の発明は、前記第2のめっきによる第2のめっき膜の形成と、該第2のめっき膜の熱処理を複数回繰り返すことを特徴とする請求項1記載の配線形成方法である。このように、第2のめっき膜の形成と、該第2のめっき膜の熱処理を複数回繰り返すことにより、配線の品質を更に向上させることができる。
The invention according to
請求項3に記載の発明は、前記めっき膜の熱処理に先立って、前記めっき膜を形成した基板の表面を洗浄及び/または乾燥することを特徴とする請求項1または2記載の配線形成方法である。
請求項4に記載の発明は、前記めっき膜は、銅または銅合金からなることを特徴とする請求項1乃至3のいずれかに記載の配線形成方法である。これにより、アルミニウムより低い電気抵抗で、エレクトロンマイグレーション耐性を高めた銅または銅合金からなる配線を形成することができる。
The invention according to
The invention according to
請求項5に記載の発明は、前記第1のめっきで形成する第1のめっき膜で、相対的に幅の狭い微細配線を形成する微細配線用配線溝の内部をほぼ埋込むことを特徴とする請求項1乃至4のいずれかに記載の配線形成方法である。これにより、内部にボイドが発生することを防止した配線を効率的に形成することができる。
The invention according to
請求項6に記載の発明は、配線金属を埋込んで配線を形成する配線溝を有する基板の表面に第1のめっき膜を、該第1のめっき膜の表面に第2のめっき膜をそれぞれ形成するめっきセルと、前記第1のめっき膜の熱処理と、前記第2のめっき膜の熱処理をそれぞれ行う熱処理ユニットと前記めっきセルの間で基板を搬送する搬送ロボットとを有することを特徴とする配線形成装置である。
第1のめっき膜及び第2のめっき膜を同一めっきセルで形成してもよく、また第1のめっき膜の熱処理及び第2のめっき膜の熱処理を同一の熱処理ユニットで行うようにしてもよい。
請求項7に記載の発明は、前記めっき膜を形成した基板の表面を洗浄及び/または乾燥する洗浄・乾燥ユニットを更に有することを特徴とする請求項6記載の配線形成装置である。
According to the sixth aspect of the present invention, the first plating film is formed on the surface of the substrate having the wiring groove for forming the wiring by embedding the wiring metal, and the second plating film is formed on the surface of the first plating film. A plating cell to be formed, a heat treatment unit for performing heat treatment of the first plating film, and a heat treatment of the second plating film, and a transport robot for transporting the substrate between the plating cells. This is a wiring forming apparatus.
The first plating film and the second plating film may be formed in the same plating cell, and the heat treatment of the first plating film and the heat treatment of the second plating film may be performed in the same heat treatment unit. .
The invention according to
請求項8に記載の発明は、前記めっきセルで使用するめっき液を分析するめっき液分析部及び/または前記めっきセルにめっき液を供給するめっき液供給部を更に有することを特徴とする請求項6または7記載の配線形成装置である。
請求項9に記載の発明は、前記洗浄・乾燥ユニットで使用する洗浄液を分析する洗浄液分析部及び/または前記洗浄・乾燥ユニットに洗浄液を供給する洗浄液供給部を更に有することを特徴とする請求項7記載の配線形成装置である。
The invention described in claim 8 further includes a plating solution analysis unit that analyzes a plating solution used in the plating cell and / or a plating solution supply unit that supplies the plating solution to the plating cell. The wiring forming apparatus according to 6 or 7.
The invention described in claim 9 further includes a cleaning liquid analyzer that analyzes a cleaning liquid used in the cleaning / drying unit and / or a cleaning liquid supply unit that supplies the cleaning liquid to the cleaning / drying unit. 7. The wiring forming apparatus according to 7.
請求項10に記載の発明は、前記熱処理ユニットは、枚葉式の熱処理ユニットであることを特徴とする請求項6乃至9のいずれかに記載の配線形成装置である。この熱処理ユニットとして、短時間アニール(Rapid Thermal Annealing: RTA)を行うのに有用な、例えばハロゲンランプアニール装置を使用することで、アニール処理をより短時間で行うことができる。
The invention according to
本発明によれば、半導体装置の配線形成の信頼性が向上でき、内部にボイドがなく、しかも比抵抗値の小さい高品質な埋込み配線を持つ半導体装置を提供することができる。 According to the present invention, it is possible to improve the reliability of wiring formation of a semiconductor device, and to provide a semiconductor device having high-quality embedded wiring that has no void inside and has a small specific resistance value.
以下、本発明の実施の形態を図面を参照して説明する。
図1は、銅配線基板Wの製造例を工程順に示す。先ず、図1(a)に示すように、半導体素子を形成した半導体基材1上の導電層1aの上にSiO2からなる酸化膜やLow−k材膜等の絶縁膜(層間絶縁膜)2を堆積し、リソグラフィ・エッチング技術によりコンタクトホール3と配線溝4を形成し、その上にTaN等からなるバリア層5、更にその上に電解めっきの給電層としてシード層7を形成する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a manufacturing example of the copper wiring board W in the order of steps. First, as shown in FIG. 1A, an insulating film (interlayer insulating film) such as an oxide film made of SiO 2 or a low-k material film on a
そして、図1(b)に示すように、基板Wの表面に銅めっきを施すことで、基板Wのコンタクトホール3及び配線溝4内に銅を充填するとともに、絶縁膜2上に銅めっき膜6を堆積する。その後、化学的機械的研磨(CMP)により、絶縁膜2上の銅めっき膜6、シード層7及びバリア層5を除去して、コンタクトホール3及び配線溝4に充填させた銅めっき膜6の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図1(c)に示すように、銅めっき膜6からなる配線が形成される。
Then, as shown in FIG. 1B, the
図2は、本発明の実施の形態の配線形成装置の全体配置図を示す。この配線形成装置は、メインフレーム10内への基板の搬入及び搬出を行うロード・アンロードステーション12を備えている。メインフレーム10の内部には、基板の表面に形成しためっき膜に熱処理(アニール)を行う熱処理ユニット14と、基板の表面を薬液や純水等の洗浄液で洗浄しスピン乾燥させる2基の洗浄・乾燥ユニット16と、基板を仮置きする基板ステージ18及び4基のめっきセル20が配置されている。また、メインフレーム10の内部には、ロード・アンロードステーション12と基板ステージ18との間で基板の受渡しを行う走行自在な第1搬送ロボット22と、基板ステージ18、熱処理ユニット14、洗浄・乾燥ユニット16及びめっきセル20の間で基板の受渡しを行う走行自在な第2搬送ロボット24と、吸気または排気を行う吸気または排気ダクト26が備えられている。
FIG. 2 shows an overall layout of the wiring forming apparatus according to the embodiment of the present invention. The wiring forming apparatus includes a load /
ここで、メインフレーム10には遮光処理が施され、これによって、このメインフレーム10内での以下の各工程を遮光状態で、つまり、配線に照明光等の光が当たることなく行えるようになっている。このように、配線に光を当たることを防止することで、例えば銅からなる配線に光が当たって光電位差が生じ、この光電位差によって配線が腐食してしまうことを防止することができる。
Here, the
更に、メインフレーム10の側方に位置して、めっきセル20で使用するめっき液の成分を分析するめっき液分析部28、めっきセル20にめっき液を供給するめっき液供給部30、電装制御部32、洗浄・乾燥ユニット16で使用する薬液等の洗浄液の成分を分析する洗浄液分析部(図示せず)及び洗浄・乾燥ユニット16に洗浄液を供給する洗浄液供給部(図示せず)が付設されている。
Further, located on the side of the
ここで、熱処理ユニット14として、この例では、枚葉式の熱処理ユニットが使用されている。この熱処理ユニット14として、短時間アニール(Rapid Thermal Annealing: RTA)を行うのに有用な、例えばハロゲンランプアニール装置を使用することで、この熱処理ユニット14による熱処理(アニール処理)をより短時間で行うことができる。
なお、めっき液分析部28、めっき液供給部30及び電装制御部32等をメインフレーム10上に内蔵するようにしてもよい。
Here, in this example, a single-wafer type heat treatment unit is used as the
Note that the plating
次に、この配線形成装置で銅配線を形成する例を、図3及び図4を更に参照して説明する。
先ず、図1(a)に示す、表面に堆積した絶縁膜2にコンタクトホール3と配線溝4を形成し、その上にバリア層5、更にその上に電解めっきの給電層としてシード層7を形成した基板Wを用意し、この基板Wを収納した基板カセットをロード・アンロードステーション12に搭載する。ここで、例えば半導体装置の配線には、一般に、相対的に幅の広い幅広配線と幅の狭い微細配線とが同一面内に多数混在しており、このため、図4(a)に示すように、基板Wの表面に堆積した絶縁膜2には、内部に配線金属を埋込んで幅広配線を形成する幅広配線用配線溝4aと、微細配線を形成する微細配線用配線溝4bとが混在しており、この上にバリア層5とシード層7が形成される。
Next, an example of forming a copper wiring with this wiring forming apparatus will be described with further reference to FIGS.
First, as shown in FIG. 1A, a
そして、ロード・アンロードステーション12に搭載した基板カセットから1枚の基板を第1搬送ロボット22で取り出してメインフレーム10内に搬入し、基板ステージ18に搬送して載置保持する(ステップ1)。第2搬送ロボット22は、基板ステージ18に載置保持された基板を、いずれかのめっきセル20に搬送する。
Then, one substrate is taken out from the substrate cassette mounted on the load / unload
このめっきセル20では、基板Wの表面に、例えば第1のめっき液を使用した第1のめっきを行い(ステップ2)、これによって、図4(b)に示すように、シード層7の表面に、銅からなる第1のめっき膜6aを形成する。そして、この第1のめっき膜6aで微細配線用配線溝4bの内部をほぼ充填した時点で、第1のめっきを終了する。この時、第1のめっき液として、例えば下記の第2のめっきを行う第2のめっき液と異なる組成の硫酸銅めっき液を使用する場合には、硫酸銅濃度が低く、硫酸濃度が高い、均一電着性及び被覆性の優れた組成のめっき液を使用し、下記の第2のめっきを行う第2のめっき液と同じ組成の硫酸銅めっき液を使用する場合には、電流密度を下げてめっきを行う。これによって、特にアスペクト比の高い微細配線用配線溝4b(図4参照)の内部に銅を確実に充填することができる。
In the plating
この時、めっきセル20に供給してめっきに使用するめっき液の組成をめっき液分析部28で分析し、不足する成分を補給することで、めっき液供給部30から一定の組成のめっき液をめっきセル20に供給する。このことは、めっきセル20にめっき液を供給して下記の第2のめっきを行う場合も同様である。
At this time, the composition of the plating solution supplied to the plating
次に、第1のめっき膜6aを形成した基板Wを、第2搬送ロボット24で洗浄・乾燥ユニット16に搬送して、基板Wの表面の薬液や純水等の洗浄水による洗浄を行ってスピン乾燥させるか、またはめっきセル20にスピン乾燥機能が備えられている場合には、このめっきセル20で基板Wのスピン乾燥(液切り)を行い(ステップ3)、この乾燥後の基板Wを熱処理ユニット14に搬送する。
Next, the substrate W on which the
この時、洗浄・乾燥ユニット16で薬液等の洗浄液を使用した洗浄を行う場合には、洗浄・乾燥ユニット16に供給して洗浄に使用する洗浄液の組成を洗浄液分析部(図示せず)で分析し、不足する成分を補給することで、洗浄液供給部(図示せず)から一定の組成の洗浄液を洗浄・乾燥ユニット16に供給する。このことは、洗浄・乾燥ユニット16に洗浄液を供給して、下記の第2のめっき膜を形成した基板表面の洗浄を行う場合も同様である。
At this time, when cleaning using a cleaning liquid such as a chemical solution is performed in the cleaning / drying
この熱処理ユニット14では、基板Wの表面に形成した第1のめっき膜6aの熱処理(アニール)を行い(ステップ4)、これによって、主に微細配線用配線溝4bの内部に埋込まれて微細配線を形成する配線金属(銅)を結晶化させる。この熱処理(アニール)は、基板を、例えば400℃となるように加熱し、例えば数十秒〜60秒程度、加熱を継続して終了する。同時に、必要に応じて、熱処理ユニット14の内部に酸化防止用のガスを導入し、このガスを基板Wの表面に沿って流すことで、第1のめっき膜6aの酸化を防止する。基板の加熱温度は、一般的には、100〜600℃、好ましくは300〜400℃である。
In this
このように、微細配線の上部に厚くめっき膜を堆積する前段階の、該めっき膜の制約を除去した状態で、つまり、下記のように、第2のめっき膜6bを成膜して銅の埋込みを完了する前の、第1のめっき膜6aで微細配線用配線溝4bの内部をほぼ充填した時点で、少なくとも一度、めっき膜6aの熱処理(アニール)を施すことで、主に微細配線用配線溝4bの内部に埋込まれて微細配線を形成する配線金属の結晶化をボイドが発生しないようにして確実に行うことができる。
As described above, in a state where the restriction of the plating film is removed before the thick plating film is deposited on the fine wiring, that is, as described below, the
この熱処理を行った基板Wを、第2搬送ロボット24で、いずれかのめっきセル20に搬送し、このめっきセル20で、基板Wの表面に、例えば第2のめっき液を使用した第2のめっきを行う(ステップ5)。これによって、図4(c)に示すように、第1のめっき膜6aの表面に、銅からなる第2のめっき膜6bを形成し、この第2のめっき膜6bの膜厚が所定の値に達したときに、めっき(銅の埋込み)を完了する。この時、第2のめっき液として、例えば上記の第1のめっきを行う第1のめっき液と異なる組成の硫酸銅めっき液を使用する場合には、硫酸銅濃度が高く、硫酸濃度が低い、レベリング性の優れた組成のめっき液を使用し、上記の第1のめっきを行う第1のめっき液と同じ組成の硫酸銅めっき液を使用する場合には、電流密度を上げてめっきを行う。これによって、特に幅広配線用配線溝4a(図4参照)の内部により短い時間で、しかもより平坦に銅を充填することができる。
The substrate W that has been subjected to the heat treatment is transported to one of the
この時、めっきセル20に供給するめっき液の組成をめっき液分析部28で分析し、めっき液供給部30から一定の組成のめっき液をめっきセル20に供給することは前述と同様である。
At this time, the composition of the plating solution supplied to the plating
次に、第2のめっき膜6bを形成して銅の埋込みを完了した基板Wを、第2搬送ロボット24で洗浄・乾燥ユニット16に搬送して、基板Wの表面の薬液や純水等の洗浄水による洗浄を行ってスピン乾燥させるか、またはめっきセル20にスピン乾燥機能が備えられている場合には、このめっきセル20で基板Wのスピン乾燥(液切り)を行い(ステップ6)、この乾燥後の基板Wを熱処理ユニット14に搬送する。
Next, the substrate W on which the
この時、洗浄・乾燥ユニット16で薬液等の洗浄液を使用した洗浄を行う場合には、洗浄・乾燥ユニット16に供給する洗浄液の組成を洗浄液分析部(図示せず)で分析し、洗浄液供給部(図示せず)から一定の組成の洗浄液を洗浄・乾燥ユニットに供給することは前述と同様である。
At this time, when the cleaning / drying
この熱処理ユニット14では、基板Wの表面に形成した第2のめっき膜6bの熱処理(アニール)を行い(ステップ7)、これによって、主に幅広配線用配線溝4aの内部に埋込まれ、更に基板Wの表面に堆積させた配線金属(銅)を結晶化させる。この熱処理(アニール)は、前述と同様に、基板を、例えば400℃となるように加熱し、例えば数十秒〜60秒程度、加熱を継続して終了し、同時に、必要に応じて、熱処理ユニット14の内部に酸化防止用のガスを導入して、第2のめっき膜6bの酸化を防止する。基板の加熱温度は、一般的には、100〜600℃、好ましくは300〜400℃である。
In this
このように、第1のめっき膜6aを形成し、この第1のめっき膜6aに熱処理(アニール)を施して、主に微細配線用配線溝4bの内部に埋込まれて微細配線を形成する配線金属を結晶化させた後、この結晶化した第1のめっき膜(配線金属)6aの表面に第2のめっき膜6bを形成し、この第2のめっき膜6bに再び熱処理を施して、幅広配線用配線溝4aの内部に埋め込まれて幅広配線を形成する配線金属を含めた配線金属の結晶化を行うことで、所謂“吸い上げ現象”等によって、微細配線の内部にボイドが生じることを防止し、しかも、比抵抗値の小さい高品質の配線を形成することができる。
In this way, the
次に、この熱処理後の基板Wを第2搬送ロボット24で基板ステージ18に搬送して保持し、この基板ステージ18で保持した基板Wを第1搬送ロボット22でロード・アンロードステーション12のカセットに戻す(ステップ8)。
しかる後、絶縁膜2上に形成された余分な金属並びにバリア層を化学機械的研磨(CMP)などの方法によって除去し平坦化することにより、図1(c)に示すように、銅めっき膜(第1のめっき膜6aと第2のめっき膜6b)6からなる配線を形成する。
Next, the substrate W after the heat treatment is transported to the
Thereafter, the excess metal and barrier layer formed on the insulating
なお、上記の例では、めっき膜の形成、基板の洗浄・乾燥、及びめっき膜の熱処理を2回繰り返した例を示している。図3に波線で示すように、第2のめっきによって形成した第2のめっき膜を第1のめっき膜として、この第1のめっき膜(第2のめっき膜)の表面に第2のめっき膜(第3のめっき膜)を形成して、基板の表面を洗浄・乾燥し、しかる後、第2のめっき膜(第3のめっき膜)を熱処理する工程を、必要に応じて、1回以上繰り返すようにしてもよい。このように、めっき膜の形成、基板の洗浄・乾燥、及びめっき膜の熱処理を3回繰り返すことで、より高品質な配線を得るようにすることができる。
また、配線金属として、銅を使用した例を示しているが、銅の他に、銅合金を使用してもよい。
The above example shows an example in which the formation of the plating film, the cleaning / drying of the substrate, and the heat treatment of the plating film are repeated twice. As shown by the wavy line in FIG. 3, the second plating film formed by the second plating is used as the first plating film, and the second plating film is formed on the surface of the first plating film (second plating film). (Third plating film) is formed, the surface of the substrate is washed and dried, and then the second plating film (third plating film) is heat treated at least once as necessary. It may be repeated. Thus, a higher quality wiring can be obtained by repeating the formation of the plating film, the cleaning / drying of the substrate, and the heat treatment of the plating film three times.
Moreover, although the example which uses copper as a wiring metal is shown, you may use a copper alloy other than copper.
2 絶縁膜
3 コンタクトホール
4 配線溝
4a 幅広配線用配線溝
4b 微細配線用配線溝
5 バリア層
6 銅めっき膜
6a 第1のめっき膜
6b 第2のめっき膜
7 シード層
10 メインフレーム
12 ロード・アンロードステーション
14 熱処理ユニット
16 洗浄・乾燥ユニット
18 基板ステージ
20 めっきセル
22,24 搬送ロボット
28 めっき液分析部
30 めっき液供給部
2 Insulating
Claims (10)
前記第1のめっき膜の熱処理を行い、
前記熱処理後の第1のめっき膜の表面に第2のめっきによる第2のめっき膜を形成し、
前記第2のめっき膜の熱処理を行うことを特徴とする配線形成方法。 Forming a first plating film by first plating on a surface of a substrate having a wiring groove for forming a wiring by embedding a wiring metal;
Heat-treating the first plating film;
Forming a second plating film by second plating on the surface of the first plating film after the heat treatment;
A wiring forming method, wherein the second plating film is heat-treated.
前記第1のめっき膜の熱処理と、前記第2のめっき膜の熱処理をそれぞれ行う熱処理ユニットと、
前記めっきセルと前記熱処理ユニットの間で基板を搬送する搬送ロボットを有することを特徴とする配線形成装置。 A plating cell for forming a first plating film on a surface of a substrate having a wiring groove for forming wiring by embedding a wiring metal, and a second plating film on the surface of the first plating film;
A heat treatment unit for performing heat treatment of the first plating film and heat treatment of the second plating film;
A wiring forming apparatus comprising a transfer robot for transferring a substrate between the plating cell and the heat treatment unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003401562A JP2005166804A (en) | 2003-12-01 | 2003-12-01 | Process and equipment for forming interconnect line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003401562A JP2005166804A (en) | 2003-12-01 | 2003-12-01 | Process and equipment for forming interconnect line |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005166804A true JP2005166804A (en) | 2005-06-23 |
Family
ID=34725462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003401562A Pending JP2005166804A (en) | 2003-12-01 | 2003-12-01 | Process and equipment for forming interconnect line |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005166804A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9142489B2 (en) | 2012-08-10 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor devices including a non-planar conductive pattern, and methods of forming semiconductor devices including a non-planar conductive pattern |
KR20160132139A (en) * | 2011-04-15 | 2016-11-17 | 노벨러스 시스템즈, 인코포레이티드 | Method and apparatus for filling interconnect structures |
-
2003
- 2003-12-01 JP JP2003401562A patent/JP2005166804A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160132139A (en) * | 2011-04-15 | 2016-11-17 | 노벨러스 시스템즈, 인코포레이티드 | Method and apparatus for filling interconnect structures |
KR102018915B1 (en) * | 2011-04-15 | 2019-09-05 | 노벨러스 시스템즈, 인코포레이티드 | Method and apparatus for filling interconnect structures |
US9142489B2 (en) | 2012-08-10 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor devices including a non-planar conductive pattern, and methods of forming semiconductor devices including a non-planar conductive pattern |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100822651B1 (en) | Semiconductor production device and production method for semiconductor device | |
US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
US7374584B2 (en) | Interconnects forming method and interconnects forming apparatus | |
KR20160123253A (en) | Methods for forming cobalt or nickel interconnects | |
JP2002075995A (en) | Semiconductor device and its manufacturing method | |
Pacco et al. | Controlled cobalt recess for advanced interconnect metallization | |
JP2001085437A (en) | Minute gap control for electric plating copper and optimal annealing technology for self anneal control | |
US20140220777A1 (en) | Processing system for combined metal deposition and reflow anneal for forming interconnect structures | |
JP4169950B2 (en) | Manufacturing method of semiconductor device | |
JP3727277B2 (en) | Manufacturing method of semiconductor device | |
JP2002289559A (en) | Production method for integrated circuit | |
US20090298279A1 (en) | Method for reducing metal irregularities in advanced metallization systems of semiconductor devices | |
JP2004235415A (en) | Manufacturing method of semiconductor device | |
JP2005166804A (en) | Process and equipment for forming interconnect line | |
US20080073787A1 (en) | Method forming metal interconnection filling recessed region using electro-plating technique | |
US7202161B2 (en) | Substrate processing method and apparatus | |
KR101076927B1 (en) | Structure of copper wiring in semiconductor device and method of forming the same | |
US7344979B2 (en) | High pressure treatment for improved grain growth and void reduction | |
KR100456259B1 (en) | Method of forming a copper wiring in a semiconductor device | |
JP2007107101A (en) | Plating apparatus and plating method for substrate | |
CN112687610B (en) | Interconnect structure and method of forming the same | |
KR100525906B1 (en) | Method of forming a copper wiring in a semiconductor device | |
US7781329B2 (en) | Reducing leakage in dielectric materials including metal regions including a metal cap layer in semiconductor devices | |
US9627317B2 (en) | Wafer with improved plating current distribution | |
KR100602100B1 (en) | Method of forming interconnection line for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061129 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Effective date: 20090212 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |