JP2005159329A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005159329A JP2005159329A JP2004311655A JP2004311655A JP2005159329A JP 2005159329 A JP2005159329 A JP 2005159329A JP 2004311655 A JP2004311655 A JP 2004311655A JP 2004311655 A JP2004311655 A JP 2004311655A JP 2005159329 A JP2005159329 A JP 2005159329A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- manufacturing
- film
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000000203 mixture Substances 0.000 claims abstract description 75
- 239000000463 material Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 50
- 238000007599 discharging Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 133
- 230000004888 barrier function Effects 0.000 claims description 31
- 229920005989 resin Polymers 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 28
- 239000012212 insulator Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- 229910052786 argon Inorganic materials 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 229910052734 helium Inorganic materials 0.000 claims description 11
- 229910052743 krypton Inorganic materials 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 229910052724 xenon Inorganic materials 0.000 claims description 9
- 239000000178 monomer Substances 0.000 claims description 8
- 229910052754 neon Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 125000001153 fluoro group Chemical group F* 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 5
- 125000004429 atom Chemical group 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 5
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 239000004952 Polyamide Substances 0.000 claims description 2
- 229920002647 polyamide Polymers 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 64
- 239000002699 waste material Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 277
- 239000010410 layer Substances 0.000 description 65
- 239000007789 gas Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 21
- 239000002904 solvent Substances 0.000 description 18
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 14
- 239000012535 impurity Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229920000642 polymer Polymers 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000011368 organic material Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 8
- 239000011261 inert gas Substances 0.000 description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 125000001424 substituent group Chemical group 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 229920003986 novolac Polymers 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 229920000877 Melamine resin Polymers 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 125000000217 alkyl group Chemical group 0.000 description 3
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000005871 repellent Substances 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000004640 Melamine resin Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000019441 ethanol Nutrition 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- -1 silver halide Chemical class 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- OLLFKUHHDPMQFR-UHFFFAOYSA-N dihydroxy(diphenyl)silane Chemical compound C=1C=CC=CC=1[Si](O)(O)C1=CC=CC=C1 OLLFKUHHDPMQFR-UHFFFAOYSA-N 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 229920001519 homopolymer Polymers 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、インクジェット法に代表される液滴吐出法を用いた半導体装置の作製方法、特に半導体装置を構成する絶縁膜を形成する技術に関するものである。 The present invention relates to a method for manufacturing a semiconductor device using a droplet discharge method typified by an inkjet method, and more particularly to a technique for forming an insulating film constituting the semiconductor device.
近年、薄膜トランジスタを用いた半導体装置は、携帯電話を始めとする携帯端末からテレビを始めとする大型の液晶表示装置にまで用途が拡大し、活発に研究が行われている。 2. Description of the Related Art In recent years, semiconductor devices using thin film transistors have been used for a wide range of applications from portable terminals such as mobile phones to large liquid crystal display devices such as televisions, and are actively researched.
液滴吐出法は、金属材料を吐出して回路のパターン等を直接描画することが可能であるためマスクが不要、基板の大面積化が容易、材料の利用効率が高い、または少ない設備投資と製造装置の小型化が可能である等の多くの利点を有している。そのため、カラーフィルタやプラズマディスプレイの配線や電極等の作製に応用されている。 With the droplet discharge method, it is possible to directly draw a circuit pattern by discharging a metal material, so a mask is unnecessary, the area of the substrate can be easily increased, the material utilization efficiency is high, or the equipment investment is low. It has many advantages, such as being able to downsize the manufacturing apparatus. Therefore, it is applied to the production of wirings and electrodes for color filters and plasma displays.
従来の半導体装置の作製方法は、回路等のパターンの形成に複雑な工程を用いている。例えば、一例として下層の配線と上層の配線が絶縁膜を介して接続された半導体装置の作製工程について、以下に簡単に説明する。 A conventional manufacturing method of a semiconductor device uses a complicated process for forming a pattern such as a circuit. For example, a manufacturing process of a semiconductor device in which a lower layer wiring and an upper layer wiring are connected through an insulating film as an example will be briefly described below.
まず、絶縁表面上に配線の基となる導電膜を形成し、前記導電膜上にスピンコート法を用いてレジストを全面に形成する。続いて、この導電膜のうち配線に用いる領域を特定して、露光・現像によりレジストパターンを形成し、レジストパターンをマスクとして前記導電膜を選択的にエッチングすることによって目的とする配線を形成する。次に、配線上にCVD法やスパッタ法またはスピンコート法等で絶縁膜を形成し、その後、前記絶縁膜上にレジストを形成する。続いて、上記と同様に露光・現像処理を行って形成したレジストパターンをマスクとして、下層の配線が露出するように前記絶縁膜を選択的にエッチングして、開口部を形成する。次に、前記開口部を充填するように、導電膜を形成し、前記導電膜上にレジストを形成する。その後、露光・現像処理を行ったレジストパターンをマスクとして、前記導電膜をエッチングして、下層の配線と接続された上層の配線を形成する。 First, a conductive film serving as a wiring base is formed on an insulating surface, and a resist is formed on the entire surface of the conductive film by a spin coating method. Subsequently, a region to be used for the wiring is specified in the conductive film, a resist pattern is formed by exposure and development, and the conductive film is selectively etched using the resist pattern as a mask to form a target wiring. . Next, an insulating film is formed on the wiring by CVD, sputtering, spin coating, or the like, and then a resist is formed on the insulating film. Subsequently, using the resist pattern formed by performing exposure / development processing as described above as a mask, the insulating film is selectively etched so as to expose the lower layer wiring, thereby forming an opening. Next, a conductive film is formed so as to fill the opening, and a resist is formed on the conductive film. Thereafter, the conductive film is etched using the resist pattern subjected to the exposure / development process as a mask to form an upper layer wiring connected to the lower layer wiring.
上記の作製工程において、絶縁膜は、スパッタ法、CVD法またはスピンコート法等により形成する。スパッタ法やCVD法により形成する絶縁膜の表面形状は、成膜前の表面形状に依存する。従って、成膜前の表面形状に段差がある場合は、絶縁膜を形成した後に配線を積層形成すると、段差に起因した断切れ等が生じるといった問題があった。また、スパッタ法やCVD法は、真空装置を用いる気相プロセスである。従って、1辺が1メートルを超えるような大型基板上に絶縁膜を形成する場合、必然的に装置が大型化し、費用の増大を招いていた。 In the above manufacturing process, the insulating film is formed by a sputtering method, a CVD method, a spin coating method, or the like. The surface shape of the insulating film formed by sputtering or CVD depends on the surface shape before film formation. Therefore, in the case where there is a step in the surface shape before film formation, there is a problem in that disconnection or the like due to the step occurs when wiring is formed after forming the insulating film. The sputtering method and the CVD method are gas phase processes using a vacuum apparatus. Therefore, when an insulating film is formed on a large substrate having one side exceeding 1 meter, the apparatus is inevitably increased in size, resulting in an increase in cost.
一方、スピンコート法により絶縁膜を形成した場合、絶縁膜の表面形状は成膜前の表面形状に依存しない。しかし、基板の面積が大きくなると、基板の中央部に比べ端部の膜厚が厚くなり、絶縁膜の膜厚の均一性が保てないという問題がある。また、スピンコート法は遠心加速度によって液体樹脂を基板上に拡散し、余分な樹脂は基板の端から落とし、基板表面に薄い樹脂のフィルムを形成する。そのため、材料の利用効率が悪く、且つ余分な樹脂が廃棄物として生じていた。 On the other hand, when an insulating film is formed by spin coating, the surface shape of the insulating film does not depend on the surface shape before film formation. However, when the area of the substrate becomes large, the film thickness at the end portion becomes thicker than the central portion of the substrate, and there is a problem that the uniformity of the film thickness of the insulating film cannot be maintained. In the spin coating method, the liquid resin is diffused on the substrate by centrifugal acceleration, and excess resin is dropped from the edge of the substrate to form a thin resin film on the substrate surface. For this reason, the material utilization efficiency is poor, and excess resin is generated as waste.
上記実情を鑑み、本発明は成膜前の表面形状に起因した断切れが生じない半導体装置の作製方法の提供を課題とする。また、大型基板上に絶縁膜を形成する場合において、大型化した装置を必要とせず、費用の増大を抑制した半導体装置の作製方法の提供を課題とする。さらに、材料の利用効率の向上と、廃棄物量の減少を実現させた半導体装置の作製方法の提供を課題とする。 In view of the above circumstances, an object of the present invention is to provide a method for manufacturing a semiconductor device in which breakage due to a surface shape before film formation does not occur. It is another object of the present invention to provide a method for manufacturing a semiconductor device in which an increase in cost is suppressed without forming a large device when an insulating film is formed over a large substrate. It is another object of the present invention to provide a method for manufacturing a semiconductor device that can improve the material utilization efficiency and reduce the amount of waste.
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。 In order to solve the above-described problems of the prior art, the following measures are taken in the present invention.
本発明は、絶縁体を含む組成物を吐出して第1の絶縁膜を形成し、第1の絶縁膜上に第2の絶縁膜を形成し、第2の絶縁膜に露光・現像を行いマスクパターンを形成し、第2の絶縁膜をマスクとして、第1の絶縁膜をエッチングして開口部を形成することを特徴としている。ここで、第2の絶縁膜はスピンコート等の公知の方法を用いて形成してもよいが、液滴吐出法を用いて形成することにより必要最小限の材料で絶縁膜を形成することができる。なお、本発明において、液滴吐出法とは、導電膜や絶縁膜等の材料を含んだ組成物の液滴(ドットともいう)を選択的に吐出(噴射)して任意の場所に形成する方法であり、その方式によってはインクジェット法とも呼ばれている。 The present invention discharges a composition containing an insulator to form a first insulating film, forms a second insulating film on the first insulating film, and performs exposure and development on the second insulating film. A mask pattern is formed, and the opening is formed by etching the first insulating film using the second insulating film as a mask. Here, the second insulating film may be formed by using a known method such as spin coating. However, the insulating film can be formed with a minimum necessary material by using a droplet discharge method. it can. Note that in the present invention, a droplet discharge method is a method of selectively discharging (jetting) a droplet (also referred to as a dot) of a composition containing a material such as a conductive film or an insulating film to form an arbitrary place. This method is also called an ink jet method depending on the method.
また、本発明は上記構成において、第1の絶縁膜を形成した後、再度絶縁体を含む組成物を選択的に吐出して、マスクとなる絶縁膜を任意の位置に形成することを特徴としている。選択的にマスクを形成することにより、露光・現像の工程が不要となる。なお、マスクとして用いる材料は絶縁膜に限られず、エッチングの際に第1の絶縁膜とのエッチングレートの選択比がとれる場合は、第2の絶縁膜の代わりに導電体等を含む組成物を吐出して導電膜をマスクとして用いてもよい。 In the above structure, the present invention is characterized in that after the first insulating film is formed, the composition containing the insulator is selectively discharged again to form an insulating film serving as a mask at an arbitrary position. Yes. By selectively forming a mask, exposure / development steps are not required. Note that the material used for the mask is not limited to the insulating film, and a composition containing a conductor or the like can be used instead of the second insulating film if the etching rate with the first insulating film can be selected during etching. The conductive film may be used as a mask by discharging.
本発明は、組成物を吐出して絶縁膜を形成する半導体装置の作製方法であり、その特徴として、絶縁膜上にマスクを形成してエッチングを行うことにより開口部を設けた絶縁膜を作製する点、さらに、前記絶縁膜に不活性ガスを添加する点が挙げられる。不活性ガスとは、具体的には、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選択された一種または複数種であり、これらのガスが絶縁膜中に1×1019乃至5×1021atom/cm3の濃度、好ましくは2×1019乃至2×1021atom/cm3の濃度で含まれるように形成することを特徴とする。 The present invention is a method for manufacturing a semiconductor device in which an insulating film is formed by discharging a composition. As a feature of the method, an insulating film provided with an opening is formed by forming a mask over the insulating film and performing etching. Furthermore, the point which adds an inert gas to the said insulating film is mentioned. Specifically, the inert gas is one or more selected from helium (He), neon (Ne), argon (Ar), krypton (Kr), and xenon (Xe). The insulating film is formed so as to be contained at a concentration of 1 × 10 19 to 5 × 10 21 atom / cm 3 , preferably 2 × 10 19 to 2 × 10 21 atom / cm 3 .
本発明は、上記構成において、開口部をテーパー状に形成することを特徴とし、具体的には30度以上75度未満のテーパー形状に形成することを特徴とする。テーパー状に形成することにより、開口部の側面に不活性ガスの添加が容易となる。 The present invention is characterized in that, in the above configuration, the opening is formed in a taper shape, specifically, formed in a taper shape of 30 degrees or more and less than 75 degrees. By forming in a tapered shape, it becomes easy to add an inert gas to the side surface of the opening.
また、本発明は、形成した開口部の側面に導電体を含む組成物を吐出して、バリア層を形成することを特徴としている。ここで、バリア層として用いる膜は導電膜に限られるわけではなく、絶縁膜をバリア層として用いてもよい。例えば、配線とのショートが発生する可能性がある領域にバリア層を形成する場合は、樹脂材料等で形成することが好ましい。 Further, the present invention is characterized in that a barrier layer is formed by discharging a composition containing a conductor to the side surface of the formed opening. Here, the film used as the barrier layer is not limited to the conductive film, and an insulating film may be used as the barrier layer. For example, when a barrier layer is formed in a region where a short circuit with a wiring may occur, it is preferably formed of a resin material or the like.
また、本発明の絶縁膜は、有機材料または珪素と酸素との結合で骨格構造が形成された材料で作製することを特徴とする。ここで有機材料とは、アクリルやポリイミド、ベンゾシクロブテン、ポリアミド等を指す。さらに、珪素と酸素との結合で骨格構造が形成された材料とは、代表的にはシロキサン系ポリマー等の重合によってできた化合物材料を指す。具体的には、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、または、置換基にフッ素、アルキル基、若しくは芳香族炭化水素のうち少なくとも一種を有する材料を指す。 The insulating film of the present invention is manufactured using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen. Here, the organic material refers to acrylic, polyimide, benzocyclobutene, polyamide, or the like. Furthermore, a material in which a skeleton structure is formed by a bond of silicon and oxygen typically refers to a compound material made by polymerization of a siloxane polymer or the like. Specifically, it refers to a material having a skeleton structure formed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, and an aromatic hydrocarbon as a substituent. .
また、本発明は、組成物を吐出して絶縁膜を形成した後に、平坦化処理を行うことを特徴としている。平坦化処理の方法としては、公知の方法を用いればよい。具体的にはリフロー平坦化、CMP平坦化、バイアススパッタ平坦化やエッチバック平坦化等の平坦化法またはこれらを組み合わせて行う。 In addition, the present invention is characterized in that a planarization treatment is performed after an insulating film is formed by discharging a composition. A known method may be used as the planarization method. Specifically, planarization methods such as reflow planarization, CMP planarization, bias sputter planarization, etch back planarization, or a combination thereof are performed.
また、本発明は、上記構成において、組成物を吐出して形成された絶縁膜に設けられた開口部に、導電体を含む組成物を吐出して、開口部を充填する導電膜を形成することを特徴としている。導電膜としては、銀、金、銅又はインジウム錫酸化物を含む材料で形成することを特徴としている。 Further, according to the present invention, in the above structure, a conductive film that fills the opening is formed by discharging a composition containing a conductor into an opening provided in an insulating film formed by discharging the composition. It is characterized by that. The conductive film is formed of a material containing silver, gold, copper, or indium tin oxide.
本発明は、組成物を吐出して絶縁膜を形成するため、吐出する際に任意ピッチで任意の位置へ必要な量だけ材料を塗布することが可能である。従って、作製した絶縁膜は、成膜前の表面形状に依存せず、配線層における断切れを防止することができる。また、必要な量だけの絶縁膜を塗布するため、材料の利用効率の向上、および廃棄物量の減少を実現できる。また、大型基板上に絶縁膜を形成する場合において、大型化した装置を必要としないため、費用の増大を抑制できる。 In the present invention, since an insulating film is formed by discharging a composition, a necessary amount of material can be applied to an arbitrary position at an arbitrary pitch when discharging. Therefore, the manufactured insulating film does not depend on the surface shape before film formation and can prevent disconnection in the wiring layer. In addition, since only the necessary amount of the insulating film is applied, it is possible to improve the material utilization efficiency and reduce the amount of waste. Further, in the case where an insulating film is formed over a large substrate, an increase in cost can be suppressed because a large-sized device is not required.
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(実施の形態1)
本発明の実施の形態について、図1(A)〜(E)を用いて説明する。
(Embodiment 1)
Embodiment Modes of the present invention will be described with reference to FIGS.
まず、基板100を用意する。基板100は、ガラス基板、石英基板、半導体基板、金属基板、ステンレス基板または本作製工程の処理温度に耐えうるプラスチック基板を用いる。この際、基板100は、絶縁体からなる下地膜や半導体層、または導電膜が既に形成されていてもよい。次に、基板100上に絶縁体からなる組成物を吐出して絶縁膜101を形成する。
First, the
ノズル109から吐出する組成物として、絶縁体を溶媒に溶解又は分散させたものを用いる。絶縁体としては、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いることができる。なお、これらの樹脂材料を用いる場合、その粘度は、溶媒を用いて溶解又は分散することで調整するとよい。また、撥液性の材料としてフッ素原子が含まれた樹脂や炭化水素のみで構成された樹脂等を用いることができる。より詳しくは、分子内にフッ素原子を含有するモノマーを含む樹脂、或いは全て炭素と水素原子のみから構成されるモノマーを含む樹脂が挙げられる。他にも、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物等を用いることができる。有機材料を用いると、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。但し、有機材料を用いた場合は、脱ガス発生の防止のため、下層と上層に珪素を含む無機材料で薄膜を形成するとよい。具体的には、プラズマCVD法やスパッタリング法により、窒化酸化珪素膜や窒化珪素膜を形成するとよい。
A composition in which an insulator is dissolved or dispersed in a solvent is used as the composition discharged from the
また、シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。このシロキサン系ポリマーは、平坦性に優れており、透明性や耐熱性をも有し、シロキサン系ポリマーからなる絶縁体を形成後に300度〜600度程度以下の温度で加熱処理を行うことができる。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。また、溶媒の種類や濃度を調整してシロキサン系ポリマーの粘度を制御することができる。そのため、シロキサン系ポリマーは、使用目的によって使い分けることにより様々な用途に活用できる。 In addition, the siloxane-based polymer has a skeleton structure formed by a bond of silicon and oxygen, and has at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. The material is given as a representative example, and various materials within the above conditions can be used. This siloxane-based polymer is excellent in flatness, has transparency and heat resistance, and can be subjected to heat treatment at a temperature of about 300 ° C. to 600 ° C. or less after forming an insulator made of a siloxane-based polymer. . By this heat treatment, for example, hydrogenation and baking treatment can be performed simultaneously. In addition, the viscosity of the siloxane polymer can be controlled by adjusting the type and concentration of the solvent. Therefore, the siloxane-based polymer can be used for various purposes by properly using the siloxane-based polymer.
溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いることができる。組成物の粘度は50cp以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。なお、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜50mPa・S、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・S、金を溶媒に溶解又は分散させた組成物の粘度は10〜20mPa・Sである。 As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone can be used. The viscosity of the composition is preferably 50 cp or less, in order to prevent the drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. Note that the viscosity of the composition and the like may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 50 mPa · S, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · S, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is 10 to 20 mPa · S.
以上のように、組成物を液滴吐出法により選択的に基板100に吐出して第1の絶縁膜101を形成する(図1(A))。液滴吐出法を用いることによって、基板上の必要な部分(例えば基板の端部以外の全面)に選択的に絶縁膜を形成することができるため、材料の利用効率を向上することができる。つまり、基板の全面に絶縁膜を形成する場合であっても、実際には基板の端部には絶縁膜が不要であるときには端部に絶縁膜を設けなくすることができる。
As described above, the composition is selectively discharged onto the
次に、第1の絶縁膜101上に、組成物を吐出して絶縁体からなるレジスト(第2の絶縁膜)102を形成する(図1(B))。ここでは、第2の絶縁膜として紫外線に反応するフォトレジストを吐出して形成する。このレジストとしては、感光剤を含む組成物を用いればよく、例えば、代表的なポジ型レジストである、ノボラック樹脂、ジフェニルシランジオール及び酸発生剤などを、溶媒に溶解又は分散させたものを用いる。溶媒としては、公知の溶媒を用いる。なお、レジスト102はスピンコート法で形成してもよいが、液滴吐出法を用いることによってレジストが不要な基板の端部まで形成しなくともよい。従って、必要な領域にのみレジストを形成することができるため、材料の利用効率を向上することができる。
Next, a resist (second insulating film) 102 made of an insulator is formed over the first insulating
次いで、露光・現像の工程(図1(C))を行うことにより、レジスト102を所望の形状に形成する(図1(D))。なお、ここではポジ型レジストを用いて露光・現像の工程を行っているが、ネガ型レジストを用いて行ってもよい。 Next, an exposure / development process (FIG. 1C) is performed to form the resist 102 in a desired shape (FIG. 1D). Here, the exposure / development process is performed using a positive resist, but a negative resist may be used.
そして、加工したレジスト102をマスクとして、マスクに覆われていない第1の絶縁膜101をエッチングして開口部103、104を形成する(図1(E))。
Then, using the processed resist 102 as a mask, the first insulating
このエッチング処理は、硫酸、硝酸、リン酸、フッ酸などの薬液で腐食を行うウエットエッチング、または代表的にはRIE(reactive・ion・etching、反応性イオンエッチング)を用いるドライエッチングのどちらを用いてもよく、その目的や用途に応じて適宜選択すればよい。エッチングガスは、被加工物に応じて適宜選択すればよく、CF4、NF3、SF6などのフッ素系やCl2、BCl3などの塩素系のエッチングガスを用いて行う。 For this etching process, either wet etching that corrodes with a chemical solution such as sulfuric acid, nitric acid, phosphoric acid, or hydrofluoric acid, or dry etching that typically uses RIE (reactive ion etching) is used. It may be selected appropriately according to the purpose and application. The etching gas may be appropriately selected depending on the workpiece, and is performed using a fluorine-based etching gas such as CF 4 , NF 3 , or SF 6 or a chlorine-based etching gas such as Cl 2 or BCl 3 .
具体的に、第1の絶縁膜をシロキサン系ポリマーで形成する場合、用いるエッチング用ガスに不活性気体を添加するとよい。添加する不活性元素としては、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種をもちいることができる。本実施の形態では、CF4、O2、He、Arとを用いてエッチングを行う。なお、基板100上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させ、オーバーエッチングをかけるとよい。1回のエッチングでテーパー形状としてもよいし、複数のエッチングによってテーパー形状としてもよい。
Specifically, when the first insulating film is formed using a siloxane-based polymer, an inert gas may be added to the etching gas used. As the inert element to be added, one or more selected from He, Ne, Ar, Kr, and Xe can be used. In this embodiment mode, etching is performed using CF 4 , O 2 , He, and Ar. In order to perform etching without leaving a residue on the
次に、剥離液を用いて、マスクとして機能した第2の絶縁膜102を除去する。第2の絶縁膜の除去には、プラズマ化したガスと絶縁膜を反応させ、絶縁膜を気化させて取り除くプラズマアッシャ、O3(オゾン)を分解して反応性ガスの酸素ラジカルに変えて、この酸素ラジカルとレジストを反応させて、絶縁膜を気化させるオゾンアッシャ、絶縁膜を溶かすのに最適な薬液の槽を搭載したウェットステーション等を用いることができる。プラズマアッシャ、オゾンアッシャを用いた場合、実際の絶縁膜が含有する重金属などの不純物は除去されないので、ウェットステーションで洗浄することが好ましい。このようにウェット処理をドライアッシングの工程のあとに続けて行うことにより、レジストの残渣を残さず除去できる。
Next, the second
以上のように、組成物を吐出して絶縁膜を形成することにより、大型化した装置を必要とせずに絶縁膜を形成可能することが可能であり、材料の消費も必要最低限で済む。また、同時にマスクとなるレジストもスピンコートではなく液滴吐出法により形成することにより、材料の利用効率を向上することができる。 As described above, by forming the insulating film by discharging the composition, the insulating film can be formed without the need for a large-sized device, and the consumption of materials can be minimized. At the same time, the resist used as a mask is formed not by spin coating but by a droplet discharge method, whereby the material utilization efficiency can be improved.
(実施の形態2)
本発明の実施の形態2について、図2を用いて説明する。実施の形態2では、マスクとして用いる絶縁体を選択的に吐出して形成した場合の絶縁膜の作製方法を示す。
(Embodiment 2)
A second embodiment of the present invention will be described with reference to FIG. In Embodiment Mode 2, a method for manufacturing an insulating film in the case where an insulator used as a mask is selectively discharged is described.
はじめに、実施の形態1と同様に基板100上に組成物を吐出して第1の絶縁膜101を形成する(図2(A))。
First, as in Embodiment Mode 1, the composition is discharged over the
次に、第1の絶縁膜101上に、第1の絶縁膜とは異なる組成物を選択的に吐出して、レジストやポリイミド等の絶縁体からなるマスク(第2の絶縁膜)202を形成する(図2(B))。マスク202としては、第1の絶縁膜101とのエッチングの選択比が取れるものであればよい。
Next, a mask (second insulating film) 202 made of an insulator such as resist or polyimide is formed on the first insulating
次に、第2の絶縁膜202をマスクとして、マスクに覆われていない部分の第1の絶縁膜101に選択的にエッチング処理を施し、開口部203、204を形成する。このエッチング処理方法は、実施の形態1と同様に行えばよい。また開口部の形成には、液滴吐出法を用いてもよく、この場合、ノズル109からウエットエッチング液を吐出することで行う。但し、開口部のアスペクト比を制御するため、水などの溶媒で適宜洗浄する工程を設けるとよい。勿論、この洗浄の工程も液滴吐出法を用いて、ノズルから吐出する液滴を水に交換するか、または、溶液が充填されたヘッドを交換すると、同一の装置で連続処理が可能となり、処理時間の短縮が図れる。
Next, using the second
次に、剥離液を用いて、マスクとして機能した第2の絶縁膜202を除去する。以上の工程により、絶縁膜101に開口部203、204が形成される(図2(C))。
Next, the second
次に、開口部203、204に、導電体を含む組成物を吐出して、導電膜205、206を形成する(図2(D))。
Next, a composition containing a conductor is discharged into the
導電膜を形成する組成物としては、導電体を溶媒に溶解又は分散させたものを用いる。導電体は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Zr、Baなどの酸化物、ハロゲン化銀の微粒子、又は分散性ナノ粒子に相当する。または、透明導電膜として用いられるインジウム錫酸化物(ITO、Indium Tin Oxide)、ITOと酸化珪素から構成されるITSO、有機インジウム、有機スズ、酸化亜鉛(ZnO、Zinc Oxide)、窒化チタン(TiN、Titanium Nitride)等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適である。より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。 As a composition for forming the conductive film, a composition obtained by dissolving or dispersing a conductor in a solvent is used. Conductors include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd and Zn, and oxides such as Fe, Ti, Si, Ge, Zr, and Ba Correspond to silver halide fine particles or dispersible nanoparticles. Alternatively, indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of ITO and silicon oxide, organic indium, organic tin, zinc oxide (ZnO, Zinc Oxide), titanium nitride (TiN, Titanium Nitride). However, it is preferable to use a composition in which any one of gold, silver, and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value as the composition discharged from the discharge port. More preferably, low resistance silver or copper is used. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities.
またこの場合、吐出する導電体からなる組成物は、ヘッドに具備された各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.5〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。 In this case, the composition comprising the conductive material to be ejected depends on the diameter of each nozzle provided in the head, the desired pattern shape, etc., but it is necessary to prevent the nozzle from clogging and to produce a high-definition pattern. The diameter of the body particles is preferably as small as possible, preferably 0.1 μm or less. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.5 to 10 μm. However, when formed in a gas evaporation method, the nanomolecules protected with the dispersant are as fine as about 7 nm. When the surface of each particle is covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.
以上のように、組成物を選択的に吐出してマスクとなる絶縁膜を任意の位置に形成することにより、露光、現像の工程を省略することができる。また、組成物を選択的に吐出して導電体を形成することにより、配線の形成においても露光、現像の工程を省略することができる。従って、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く配線層を形成することが可能である。 As described above, the steps of exposure and development can be omitted by selectively discharging the composition to form an insulating film serving as a mask at an arbitrary position. In addition, by forming the conductor by selectively discharging the composition, the steps of exposure and development can be omitted in the formation of the wiring. Therefore, it is possible to form a wiring layer on a large-area substrate having a side exceeding 1 meter at a low cost and with a high yield.
(実施の形態3)
実施の形態3は、本発明におけるもう一つの特徴である、液滴吐出法で作製した絶縁膜に不活性元素を添加する場合について図3を用いて説明する。
(Embodiment 3)
Embodiment 3 describes another case of adding an inert element to an insulating film manufactured by a droplet discharge method, which is another feature of the present invention, with reference to FIGS.
比較的原子半径の大きい不活性元素を添加すると、絶縁膜に歪みを与えて、表面を改質又は高密度化して水分や酸素などの不純物元素の侵入を防止することができる。また、不純物元素を添加することにより、後に液体を用いた工程(ウエット工程)を行った場合にも、絶縁膜中に溶液成分が侵入したり、反応したりすることを防止する。さらに、絶縁膜中から、水分や気体が放出されることを防止する。特に、経時変化により、水分や気体が放出されることを防止する。上記の効果により、信頼性を向上させることができる。 When an inert element having a relatively large atomic radius is added, the insulating film is distorted and the surface is modified or densified to prevent entry of impurity elements such as moisture and oxygen. Further, by adding an impurity element, a solution component can be prevented from entering or reacting in the insulating film even when a process using a liquid (wet process) is performed later. Furthermore, moisture and gas are prevented from being released from the insulating film. In particular, moisture and gas are prevented from being released due to changes over time. Due to the above effects, reliability can be improved.
絶縁膜に不活性元素を添加する方法について、図3を用いて説明する。基板300に液滴吐出法を用いて絶縁膜301を形成し、該絶縁膜301に開口部303、304を形成する工程までは、図1または図2を用いて示した方法と同様に行う。また、開口部303、304もエッチング条件を制御することにより、下に向かうにつれ直径が小さくなるテーパー状に形成する(図3(A))。
A method for adding an inert element to the insulating film will be described with reference to FIGS. The steps up to the step of forming the insulating
次いで、テーパー状に形成した絶縁膜301に不活性元素305の添加を行い、絶縁膜の表面に高密度化した部分310を形成する。不活性元素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等の公知の方法により行えばよく、また、添加する不活性元素としては、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選択された1種又は複数種を用いる。好ましくは、比較的原子半径が大きく、且つ安価なアルゴン(Ar)を用いるとよい。さらに、不活性元素を添加しても、絶縁体の透過率が低下しない材料を用いるとよい。
Next, an inert element 305 is added to the insulating
比較的原子半径の大きい不活性元素を添加することによって歪みを与え、表面(側壁を含む)を改質、または高密度化して水分や酸素の侵入を防止する。 Distortion is imparted by adding an inert element having a relatively large atomic radius, and the surface (including side walls) is modified or densified to prevent moisture and oxygen from entering.
テーパー角が十分でない場合、開口部側面や端部側面に十分に不活性元素がドーピングされないので、さらに斜め方向からドーピングを行ったり、プラズマ処理によって開口部側面や端部側面に不活性元素を添加するプロセスを加えればよい。 If the taper angle is not sufficient, the opening side and end sides are not sufficiently doped with inert elements, so doping is performed from an oblique direction, and inert elements are added to the opening side and end sides by plasma treatment. Add a process to do.
また、絶縁膜に含まれる不活性元素が、絶縁膜中に1×1019乃至5×1021atoms/cm3の濃度、好適には2×1019乃至2×1021atoms/cm3の濃度で含まれるように形成するとよい。その後、必要に応じて、絶縁膜の上層に導電膜、半導体又は絶縁膜を形成する。 The inert element contained in the insulating film has a concentration of 1 × 10 19 to 5 × 10 21 atoms / cm 3 , preferably 2 × 10 19 to 2 × 10 21 atoms / cm 3 in the insulating film. It is good to form so that it may be included. Thereafter, a conductive film, a semiconductor, or an insulating film is formed on the insulating film as necessary.
本実施の形態により、不活性元素を添加し、絶縁膜の表面改質を行うことにより、後に液体を用いた工程(ウエット工程とも呼ぶ)を行った場合に絶縁膜中に溶液成分が侵入することや、反応してしまうことを防ぐことができる。加えて、後に加熱処理工程を行った場合に絶縁膜から水分やガスが放出されることを防ぐ。さらに、経時変化により絶縁膜から水分やガスが放出されることを防ぎ、半導体装置の信頼性の向上が可能となる。 In accordance with this embodiment mode, an inert element is added to modify the surface of the insulating film, so that a solution component enters the insulating film when a process using liquid (also referred to as a wet process) is performed later. And reaction can be prevented. In addition, when a heat treatment process is performed later, moisture and gas are prevented from being released from the insulating film. Further, moisture and gas are prevented from being released from the insulating film due to changes over time, and the reliability of the semiconductor device can be improved.
(実施の形態4)
本実施の形態では、液滴吐出法を用いてバリア層を形成する場合に関し、図4および図5を用いて説明する。
(Embodiment 4)
In this embodiment, the case where a barrier layer is formed by a droplet discharge method will be described with reference to FIGS.
なお、図4は、絶縁膜に形成された開口部においてバリア層を形成した場合を示しており、図5は、絶縁膜上および導電膜表面上にバリア層を形成した場合を示している。 4 shows a case where a barrier layer is formed in the opening formed in the insulating film, and FIG. 5 shows a case where a barrier layer is formed on the insulating film and the conductive film surface.
まず、上記実施の形態で示したように、基板450上に組成物を吐出して絶縁膜451を形成し、エッチングにより絶縁膜上に開口部453、454を設ける(図4(A))。なお、ここでは、開口部453、454は図2と同様にテーパー状に形成するとよい。
First, as shown in the above embodiment mode, the composition is discharged over the
次に、開口部453、454および絶縁膜の端部に選択的に組成物を吐出してバリア層460を形成する(図4(B))。バリア層460を形成することにより、開口部453、454における絶縁膜451の表面や絶縁膜451の端部の保護と安定化が図れる。つまり、バリア層は内部を腐食性ガス、水分、金属イオンの汚染などから保護する役目を果たす。また、バリア層を導電膜で形成することにより、後に開口部453、454を覆って形成される配線の段切れを防ぐことができる。
Next, a
図5(A)、(B)は、開口部に導電膜505を形成した後に、導電膜上にバリア層を形成した場合を示している。
5A and 5B illustrate a case where a barrier layer is formed over the conductive film after the
まず、上記実施の形態で示したように絶縁膜に開口部を形成する。次に開口部に組成物を吐出して導電体を充填し、導電膜505、506を形成する。そして、導電膜505、506上および絶縁膜501の端部に液滴吐出法によりバリア層520を形成する。
First, as shown in the above embodiment mode, an opening is formed in the insulating film. Next, the composition is discharged into the opening to fill the conductor, so that the
バリア層を形成する組成物は、水分や酸素の侵入を防止する性質を有し、且つ、液滴吐出法で形成が可能な粘度が50cp以下の組成物を用いるのが好ましい。これらの性質を有するものとしては、公知の導電性材料や、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料等が挙げられる。なおこれらの樹脂材料を用いる場合、その粘度は、溶媒を用いて溶解又は分散することで調整するとよい。また、撥液性の樹脂が好ましく、例えば、フッ素原子が含まれた樹脂、あるいは炭化水素のみで構成された樹脂が挙げられる。より詳しくは、分子内にフッ素原子を含有するモノマーを含む樹脂、或いは全て炭素と水素原子のみから構成されるモノマーを含む樹脂が挙げられる。 As the composition for forming the barrier layer, it is preferable to use a composition having a property of preventing entry of moisture and oxygen and having a viscosity of 50 cp or less that can be formed by a droplet discharge method. Examples of those having these properties include known conductive materials and resin materials such as epoxy resins, acrylic resins, phenol resins, novolac resins, melamine resins, and urethane resins. In addition, when using these resin materials, the viscosity is good to adjust by melt | dissolving or disperse | distributing using a solvent. In addition, a liquid-repellent resin is preferable, and examples thereof include a resin containing a fluorine atom or a resin composed only of hydrocarbon. More specifically, a resin containing a monomer containing a fluorine atom in the molecule, or a resin containing a monomer composed entirely of carbon and hydrogen atoms can be given.
なお、バリア層を導電性材料で形成する際には、配線とのショートが生じないように形成する必要がある。従って、配線とのショートが発生する可能性がある領域においては、バリア層は樹脂材料で形成することが好ましい。 Note that when the barrier layer is formed of a conductive material, the barrier layer needs to be formed so as not to cause a short circuit with the wiring. Therefore, the barrier layer is preferably formed of a resin material in a region where a short circuit with the wiring may occur.
また、バリア層の形成に際し、開口部の側面の角度によっては、段切れを起こす可能性がある。従って、開口部の側面は、ならだかな傾斜面になるように形成することが必要であり、具体的には、30度を超え75度未満のテーパー形状に形成するとよい。さらに、段切れを防止するために、1滴又は複数滴を吐出後に焼成して、組成物を固化する処理、つまり、吐出と焼成を繰り返し行うとよい。 Further, when the barrier layer is formed, there is a possibility that step breakage occurs depending on the angle of the side surface of the opening. Therefore, it is necessary to form the side surface of the opening so as to be a gentle inclined surface, and specifically, it may be formed in a tapered shape exceeding 30 degrees and less than 75 degrees. Further, in order to prevent disconnection, it is preferable to repeat the process of firing after discharging one or a plurality of drops to solidify the composition, that is, discharging and firing.
また図4、図5において、実施の形態3で示したように、バリア層を形成する前に不活性元素を添加して、絶縁膜の表面改質を行うとなお好ましい。 In FIGS. 4 and 5, it is more preferable to perform surface modification of the insulating film by adding an inert element before forming the barrier layer as shown in Embodiment Mode 3.
上記のように、不活性元素が添加された絶縁膜またはバリア層が積層された絶縁膜を、層間の絶縁膜又は開口部を含む層間の絶縁膜として用いるとよい。その結果、水分や酸素等の侵入物に起因した素子の劣化を防止することができる。なお、本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 As described above, an insulating film to which an inert element is added or an insulating film in which a barrier layer is stacked may be used as an interlayer insulating film or an interlayer insulating film including an opening. As a result, it is possible to prevent deterioration of the element due to intruders such as moisture and oxygen. Note that this embodiment mode can be freely combined with the above embodiment modes.
(実施の形態5)
実施の形態5について、図6を用いて説明する。図6は、組成物を吐出して形成した絶縁膜に平坦化処理を行う場合を示している。
(Embodiment 5)
The fifth embodiment will be described with reference to FIG. FIG. 6 shows a case where a planarization process is performed on an insulating film formed by discharging a composition.
通常、スパッタ法やCVD法で基板に膜を形成した場合の膜の表面状態は、膜の形成前の基板の表面状態に依存する。そのため、膜を形成する前に基板に段差がある場合は、膜を形成した後も表面に段差が生じてしまう。 Usually, when a film is formed on a substrate by sputtering or CVD, the surface state of the film depends on the surface state of the substrate before the film is formed. Therefore, if there is a step in the substrate before the film is formed, the step is generated on the surface even after the film is formed.
一方、液滴吐出法は、組成物を吐出する際に吐出量を制御できる。従って、あらかじめ場所によって吐出量を決めておけば、膜を形成する前に段差がある場合であっても、その段差を緩和することが可能である。しかし、吐出する際、溶媒の種類や粘度または1回に吐出する量により表面に凹凸が生じることが考えられる。表面に凹凸が増えると、配線を積層形成していく場合に、段差部での被覆性(ステップカバレッジ)の悪化により、配線層の断線によるオープン不良や、配線層間の絶縁不良によるショート不良が発生する。また、フォトリソグラフィ工程において、段差部でレジストの膜厚が変動し、露光時にレンズの焦点が部分的に合わなくなるため、微細なパターンの形成が難しくなる。そのため、吐出した組成物の凹凸が無視できない場合には、液滴吐出法により絶縁膜を形成した後に平坦化処理を行うことが好ましい。平坦化処理に関して、具体的に以下に図6を用いて説明する。 On the other hand, the droplet discharge method can control the discharge amount when discharging the composition. Therefore, if the discharge amount is determined in advance depending on the location, even if there is a step before the film is formed, the step can be reduced. However, when discharging, it is conceivable that irregularities occur on the surface depending on the type and viscosity of the solvent or the amount discharged at one time. When unevenness increases on the surface, open wiring due to disconnection of the wiring layer and short-circuit failure due to insulation failure between wiring layers occur due to deterioration of the coverage (step coverage) at the stepped portion when wiring is formed in layers. To do. Further, in the photolithography process, the resist film thickness fluctuates in the stepped portion, and the lens is partially out of focus at the time of exposure, so that it is difficult to form a fine pattern. Therefore, when the unevenness of the discharged composition cannot be ignored, it is preferable to perform a planarization process after forming an insulating film by a droplet discharge method. The planarization process will be specifically described below with reference to FIG.
まず、基板600に絶縁体を吐出して、絶縁膜601を形成する(図6(A))。次に、絶縁膜601に平坦化処理を行う。平坦化処理としては、リフロー平坦化、CMP平坦化、バイアススパッタ平坦化やエッチバック平坦化等の平坦化法またはこれらを組み合わせて行う。なお、ここでは、CMPにより平坦化を行う場合に関して例を示す。
First, an insulator is discharged onto the
CMPは支持用のヘッド(キャリア)602に取付けたウェハ605と研磨用の定盤606に取付けられた研磨布(パッド)603とそこに供給される研磨液(スラリー)604の間の機械的研磨と化学作用の兼ね合いにより、基板表面の研磨を行う(図6(B))。そうすることによって、絶縁膜表面の凹凸を平坦化することができる(図6(C))。
CMP is mechanical polishing between a
以上のように、組成物を吐出して絶縁膜を形成した後に、CMP等の平坦化処理を行うことにより、絶縁膜表面の平坦化を実現することができる。 As described above, the surface of the insulating film can be planarized by performing planarization treatment such as CMP after discharging the composition to form the insulating film.
本実施の形態で示したように、液滴吐出法により形成した絶縁膜に平坦化処理を行うことにより、表面の凹凸が平坦化されるため、配線を多層に積層して形成する場合等には非常に有効である。また、平坦化を行うことにより電極等の断切れやショートを防止し、歩留まりの向上が実現できる。 As shown in this embodiment mode, by performing planarization treatment on an insulating film formed by a droplet discharge method, surface unevenness is planarized. Therefore, when wiring is formed by stacking multiple layers, etc. Is very effective. Further, by performing planarization, breakage or short-circuiting of electrodes or the like can be prevented, and yield can be improved.
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。 Note that this embodiment mode can be freely combined with the above embodiment modes.
絶縁膜の作製に本発明を適応した半導体装置の作製方法について、図面を用いて説明する。 A method for manufacturing a semiconductor device to which the present invention is applied for manufacturing an insulating film will be described with reference to drawings.
本実施例1では、非晶質半導体(アモルファスシリコン、a−Si)を用いた薄膜トランジスタの作製方法について説明する。 In Embodiment 1, a method for manufacturing a thin film transistor using an amorphous semiconductor (amorphous silicon, a-Si) will be described.
まず、非晶質半導体(アモルファスシリコン、a−Si)を用いたトップゲート型(順スタガ型)の薄膜トランジスタの作製方法について、図7、図8を用いて説明する。 First, a method for manufacturing a top-gate (forward staggered) thin film transistor using an amorphous semiconductor (amorphous silicon, a-Si) will be described with reference to FIGS.
はじめに、基板800上に、組成物を吐出して導電膜801、802を形成し、次いで、導電膜801、802を覆うようにN型非晶質半導体803、非晶質半導体804を形成し、その上から絶縁膜805を積層形成する。絶縁膜805はプラズマCVD法またはスパッタリング法で形成してもよいが、ここでは、液滴吐出法により作製する。また、このとき絶縁膜805に凹部が形成されるように吐出量を制御する(図7(A))。
First,
次いで、絶縁膜805上に、組成物を吐出してゲート電極806を形成する。このとき、絶縁膜805には凹部が形成されており、該凹部を土手として活用することにより、着弾精度を向上させることができ、任意の箇所に正確に導電体を形成することができる。
Next, a
次に、組成物を吐出してレジストやポリイミド等の絶縁体からなるマスク807を形成する(図7(B))。そして、該マスク807を用いてN型非晶質半導体803、非晶質半導体804及び絶縁膜805を同時にパターニングして、N型非晶質半導体808、非晶質半導体809及び絶縁膜810を形成する。
Next, the composition is discharged to form a
続いて、組成物を吐出して絶縁膜811を形成し、その上に絶縁膜811を形成するために用いた組成物とは異なる組成物を吐出してポリイミド等の絶縁体からなるマスク812を形成する(図7(C))。ここでは、絶縁膜811として、シロキサン系の材料を用いかつSi−CH3またはSi−C結合を1×1020個/cm3有し、またはCを1×1020個/cm3以上含み、かつ3μm以上のクラックが100μm四方に1つもないものを用いる。
Subsequently, a composition is discharged to form an insulating
次に、マスクに覆われていない部分をエッチングして、開口部813、814を形成し、マスク812を除去する(図7(D))。ここで、エッチング処理は、硫酸、硝酸、リン酸、フッ酸などの薬液で腐食を行うウエットエッチング、または代表的にはRIE(reactive・ion・etching、反応性イオンエッチング)を用いるドライエッチングのどちらを用いてもよく、その目的や用途に応じて適宜選択すればよい。エッチングガスは、被加工物に応じて適宜選択すればよく、CF4、NF3、SF6などのフッ素系やCl2、BCl3などの塩素系のエッチングガスを用いて行う。
Next, portions not covered with the mask are etched to form
次いで、絶縁膜811に不活性元素を添加して表面改質を行う851〜853(図8(A))。不活性元素を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等の方法が挙げられ、また、添加する不活性元素としては、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選択された1種または複数種を用いればよい。 Next, surface modification is performed by adding an inert element to the insulating film 811 (FIG. 8A). Examples of a method for adding an inert element include an ion doping method, an ion implantation method, a plasma treatment method, and the like, and examples of an inert element to be added include helium (He), neon (Ne), and argon ( One or more selected from Ar), krypton (Kr), and xenon (Xe) may be used.
次に、開口部813、814を充填するように、導電性材料を含む組成物を吐出して、導電膜815、816を形成する。続いて、導電膜816に接するように、導電性材料を含む組成物を吐出して、導電膜817を形成する(図8(B))。ここで導電膜817は画素電極として機能する。
Next, a
続いて、配向膜821を形成する。そして、カラーフィルタ822、対向電極823、及び配向膜824が形成された基板825を準備し、基板800と825とを、シール材の加熱硬化により貼り合わせる。その後、液晶826を注入することにより、液晶素子を用い表示機能を具備した半導体装置が完成する。基板800、825には、偏光板827、828が貼り付けられている(図8(C))。
Subsequently, an
続いて、非晶質半導体を用いたチャネル保護型の薄膜トランジスタを形成し、該薄膜トランジスタに接続する配線の作製に本発明を適用した半導体装置の作製方法について、図9を用いて説明する。 Next, a method for manufacturing a semiconductor device in which a channel protective thin film transistor using an amorphous semiconductor is formed and the present invention is applied to manufacturing a wiring connected to the thin film transistor will be described with reference to FIGS.
はじめに、基板900上に組成物を吐出してゲート電極901を形成する。ゲート電極901は、基板900の上に、導電性材料を含む組成物を選択的に吐出することで形成可能である。ここで、基板900としては、ガラス、石英、プラスチック、アルミナなど絶縁物質で形成される基板、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板などを適用することができる。また、プラスチックやアルミナなどの基板表面には、酸化シリコン、窒化シリコン、酸化窒化シリコンなど、基板側から不純物などが拡散することを防ぐことができる絶縁膜を形成しておくことが望ましい。
First, the composition is discharged onto the
次に、ゲート電極901上に絶縁膜902を形成する。絶縁膜902はプラズマCVD法またはスパッタ法などの薄膜形成法で形成してもよいが、本実施例では液滴吐出法により形成する。液滴吐出法により形成することにより、CVD法やスパッタ法で作製した場合に比べ、あまり段差が生じることがなく、平坦性のよいものが形成できる。
Next, an insulating
次いで、絶縁膜902上に非晶質半導体を形成し、該非晶質半導体を覆うように、全面に絶縁膜を形成する。次に、マスクを用いて前記絶縁膜のみをパターニングして、エッチングストッパとなる絶縁膜904を形成する。次に絶縁膜904を覆うように、全面にN型非晶質半導体を形成後、マスクを用いて前記非晶質半導体及び前記N型非晶質半導体を同時にパターニングして、非晶質半導体膜905と、N型非晶質半導体膜906、907を形成する。続いて、N型非晶質半導体906、907に接続する導電膜908、909を形成する(図9(A))。
Next, an amorphous semiconductor is formed over the insulating
続いて、組成物を吐出して絶縁膜910を形成し、絶縁膜910上の任意の場所にポリイミド等の絶縁体からなるマスク911を形成する(図9(B)。なお、ここではマスク911に絶縁膜を用いているが、絶縁膜910とのエッチングの選択比がとれるなら導電体でマスクを形成してもよい。
その後マスクに覆われていない部分をエッチングすることにより、導電膜909の一部が露出するように開口部912を形成する。
Subsequently, the composition is discharged to form an insulating
After that, an
次に開口部912を充填するように、導電性材料を含む組成物を吐出して、導電膜913を形成する(図9(D))。続いて、導電膜913と接するように、導電性材料を含む組成物を吐出して、導電膜914、915を形成する。導電膜914、915は、透光性を有する導電性材料により形成し、具体的には、インジウム錫酸化物(ITO、indium Tin Oxide)、ITOと酸化珪素から構成されるITSOを用いて形成する。次に、導電膜915に接するように、電界発光層916、導電膜917を形成する。導電膜917は陰極、導電膜915は陽極として機能する。
Next, a
続いて、全面を覆うように、遮蔽体920を形成する。上記工程を経て、発光素子から発せられる光が基板900側に出射する、いわゆる下面出射を行う半導体装置が完成する(図9(E))。なお、この構成は、非晶質半導体をチャネル部とするトランジスタをN型トランジスタとした場合に相当する。
Subsequently, a
なお、土手として機能する絶縁層918は、アクリル、ポリイミド等の有機材料、酸化珪素、酸化窒化珪素、シロキサン系等の無機材料のどちらでもよく、また、感光性、非感光性材料のどちらでもよい。好適には、絶縁膜918は、後に形成する電界発光層916が段切れしないように、曲率半径が連続的に変化する形状に形成するとよい。発光素子から発せられる光は、基板側に光が出射する上面出射と、その反対に光が出射する下面出射、一対の電極を透明材料、又は光を透過できる厚さで形成することで基板側とその反対の両方に光が出射する両面出射とがあり、いずれを適用してもよい。また、電界発光層916は、単層型、積層型、また層の界面がない混合型のいずれでもよい。さらに、電界発光層916は、シングレット材料、トリプレット材料、又はそれらを組み合わせた材料のいずれを用いてもよい。また、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。また、電界発光層916は蒸着法等の公知の方法により形成されるが、タクトタイムや作製費用の点から液滴吐出法で形成するとよい。そうすると、絶縁層や薄膜の作製に液滴吐出法を用いる本発明では、さらなるタクトタイムの削減、作製費用の削減が実現される。
Note that the insulating
ここで、半導体装置とは、画像表示デバイス、発光デバイス、照明装置などの光源を含む。また、画素部及び駆動回路を基板とカバー材との間に封入したパネル、前記パネルにFPCが取り付けられたモジュール、該FPCの先にドライバICが設けられたモジュール、パネルにCOG方式等によりドライバICが実装されたモジュール、モニタに用いるディスプレイなどを範疇に含む。 Here, the semiconductor device includes a light source such as an image display device, a light emitting device, and a lighting device. In addition, a panel in which a pixel portion and a drive circuit are enclosed between a substrate and a cover material, a module in which an FPC is attached to the panel, a module in which a driver IC is provided at the end of the FPC, a driver by a COG method or the like on the panel The category includes a module in which an IC is mounted, a display used for a monitor, and the like.
さらに、上記のトランジスタにおいては、非晶質半導体をチャネル部としたトランジスタを図示したが、本発明はこれに限定されず、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体(以下SASと表記)を用いてもよい。SASを用いたトランジスタは、その移動度が2〜10cm2/V・secと、非晶質半導体を用いたトランジスタの2〜20倍の電界効果移動度を有し、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。このようなSASに関する記述は、例えば、特許3065528号公報で開示されている。本実施例は、上記の実施の形態と自由に組み合わせることが可能である。 Further, in the above-described transistor, a transistor using an amorphous semiconductor as a channel portion is illustrated, but the present invention is not limited to this, and exists so that crystal grains are dispersed in the amorphous semiconductor. A semi-amorphous semiconductor (hereinafter referred to as SAS) may be used. A transistor using a SAS has a mobility of 2 to 10 cm 2 / V · sec, a field effect mobility of 2 to 20 times that of a transistor using an amorphous semiconductor, and has an amorphous and crystalline structure ( A semiconductor having an intermediate structure (including single crystal and polycrystal). This semiconductor is a semiconductor having a third state which is stable in terms of free energy, and is a crystalline material having short-range order and lattice distortion, and having a grain size of 0.5 to 20 nm. It can be dispersed in a semiconductor. Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. Such a description regarding SAS is disclosed in, for example, Japanese Patent No. 3065528. This embodiment can be freely combined with the above embodiment modes.
本発明の絶縁層の作製方法が適用された半導体装置について、図面を用いて説明する。 A semiconductor device to which the method for manufacturing an insulating layer of the present invention is applied is described with reference to drawings.
まず、図11(A)に示すように基板400上に酸化珪素膜、窒化珪素膜又は酸化窒化珪素膜などの絶縁膜からなる下地絶縁膜401を形成する。基板400の材料としては、ガラス基板、石英基板、半導体基板、金属基板、又はプラスチック基板を用いる。下地絶縁膜401は、前記絶縁膜の単層構造でも前記絶縁膜を2層以上積層させた構造であってもよい。続いて、下地絶縁膜の上に非晶質半導体膜を形成する。非晶質半導体膜は公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて形成する。次いで前記非晶質シリコン膜をレーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の結晶化法により結晶化させる。そして得られた結晶質半導体膜を所望の形状にパターニングして、半導体膜404を形成する。
First, as illustrated in FIG. 11A, a
次に半導体膜404を覆うゲート絶縁膜402を形成する。ゲート絶縁膜402として酸化珪素膜等の絶縁膜をプラズマCVD法やスパッタ法で形成する。また、液滴吐出法で作製してもよい。液滴吐出法で形成する場合は、吐出量を制御することにより、段差を緩和することができる。
Next, a
ゲート絶縁膜402上に、導電性材料を含む組成物を選択的に吐出して、ゲート電極403を形成する。この場合、液滴吐出手段に用いるノズルの径は、0.1〜50μm(好適には0.6〜26μm)に設定し、該ノズルから吐出される組成物の吐出量は0.00001pl〜50pl(好適には0.0001〜10pl)に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜2mm程度に設定する
A
次にゲート電極403をマスクとして、半導体膜404に不純物をドーピングすることにより、ソース領域405とドレイン領域406を形成する。
Next, a
次に、液滴吐出法を用いて絶縁膜410を形成する。絶縁膜410の材料は、酸化珪素膜等の珪素を含む材料、アクリルや透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料等を用いて、単層又は積層して形成する。シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基若しくは芳香族炭化水素のうち少なくとも1種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。有機材料と、珪素と酸素との結合で骨格構造が形成された材料は、平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。また、珪素と酸素との結合で骨格構造が形成された材料は、また透明性や耐熱性をも有し、成膜後に300度程度の加熱処理を行うことができる。この加熱処理により、水素化と焼成の処理を同時に行うことができる。
Next, the insulating
次いで、絶縁膜410上に、選択的にマスクとなるレジスト409を形成する(図11(A))。レジスト409は後のエッチングの際に絶縁膜410とエッチングの選択比がとれるものであればよい。
Next, a resist 409 serving as a mask is selectively formed over the insulating film 410 (FIG. 11A). Any resist 409 may be used as long as the etching selectivity between the insulating
続いて、マスクに覆われていない部分をエッチングして、下層側とのコンタクトを形成する開口部411、412を形成する。
Subsequently, the portions not covered by the mask are etched to form
本実施例では、絶縁膜410のエッチングと、ゲート絶縁膜402のエッチングと、2段階のエッチングを行う例を示すが、これに限定されない。ここでは、シロキサン系ポリマーを絶縁膜410に用い、酸素を多く含む膜をゲート絶縁膜402に用いた場合を示す。
In this embodiment, an example in which the etching of the insulating
本実施例では、ゲート絶縁膜402と選択比が取れる条件で絶縁膜410のエッチング(ウエットエッチングまたはドライエッチング)を行う。絶縁膜410のエッチングにおいて、用いるエッチング用ガスに不活性気体を添加する。添加する不活性元素としては、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種を用いることができる。また、本発明においては、不活性元素の中でも比較的原子半径の大きいAr、Kr、Xeから選ばれた一種または複数種を総流量に対して26%以上50%以下でエッチングガスに添加する。中でも比較的原子半径が大きく、且つ、安価なアルゴンを用いることが好ましい。本実施例では、CF4、O2、He、Arとを用いる。ドライエッチングを行う際のエッチング条件は、CF4の流量を380sccm、O2の流量を290sccm、Heの流量を500sccm、Arの流量を500sccm、RFパワーを3000W、圧力を25Paとする。なお本実施例のエッチング装置のチャンバーは体積約0.335m3のものを用いる。上記条件によりエッチング残渣を低減することができる。
In this embodiment, the insulating
絶縁膜410上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。1回のエッチングでテーパー形状としてもよいし、複数のエッチングによってテーパー形状にしてもよい。ここでは、さらにCF4、O2、Heを用いて、CF4の流量を550sccm、O2の流量を450sccm、Heの流量を350sccm、RFパワーを3000W、圧力を25Paとし、2回目のドライエッチングを行ってテーパー形状とする。
In order to etch without leaving a residue on the insulating
次いで、ゲート絶縁膜402をエッチングし、ソース領域、ドレイン領域に達する開口部を形成する。エッチングに用いるマスクは、再度マスクを形成しても、そのまま先に形成したレジストマスクを用いてもよく、また、エッチングされた絶縁膜410をマスクとしてもよい。本実施例では、レジスト409、絶縁膜410をマスクとして、ゲート絶縁膜402のエッチングを行い、不純物領域まで達する開口部411、412を形成する。エッチング用ガスには、CHF3、Ar、Heなどを用いると良い。本実施例においては、用いるエッチング用ガスに不活性気体を添加する。添加する不活性元素としては、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種を用いることができる。また本実施例は、エッチング用ガスに比較的原子半径の大きいAr、Kr、Xeから選ばれた一種または複数種の不活性気体を、総流量に対して60%以上85%以下、より好ましくは65%以上85%以下となるように添加する。中でも比較的原子半径が大きく、且つ、安価なアルゴンを用いることが好ましい。本実例では、エッチング用ガスにCHF3とArを用いた、エッチングガスによって絶縁膜412のエッチング処理を行う。なお、半導体層上により残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させ、オーバーエッチングを行うと良い。
Next, the
次に、レジスト409を除去する。レジスト409は有機物であるため、酸化による除去(つまり有機物をCO2とH2Oに変化させる)により効率よく除去できる。プラズマ化したガスと絶縁膜を反応させ、絶縁膜を気化させて取り除くプラズマアッシャ、O3(オゾン)を分解して反応性ガスの酸素ラジカルに変えて、この酸素ラジカルとレジストを反応させて、絶縁膜を気化させるオゾンアッシャ等を用いる。アッシャとしてはとしては酸化速度が大きく、ダメージが少ないものが好ましい。また、レジストの除去にはウェット方式を用いてもよい。絶縁膜を溶かすのに最適な薬液の槽を搭載したウェットステーション等を用いる。プラズマアッシャ、オゾンアッシャを用いた場合、実際の絶縁膜が含有する重金属などの不純物は除去されないので、ウェットステーションで洗浄することが好ましい。 Next, the resist 409 is removed. Since the resist 409 is organic, it can be efficiently removed by removal by oxidation (that is, changing the organic to CO 2 and H 2 O). A plasma asher that reacts the plasma gas with the insulating film, vaporizes the insulating film to remove it, decomposes O 3 (ozone) and converts it into oxygen radicals of the reactive gas, reacts the oxygen radicals with the resist, An ozone asher or the like that vaporizes the insulating film is used. As an asher, one having a high oxidation rate and little damage is preferable. Further, a wet method may be used for removing the resist. A wet station or the like equipped with a chemical bath optimal for dissolving the insulating film is used. When a plasma asher or an ozone asher is used, impurities such as heavy metals contained in an actual insulating film are not removed.
次に、不活性元素のドーピング処理を行い、絶縁膜の表面に高密度化した部分408を形成する(図11(B))。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。不活性元素として、典型的にはアルゴン(Ar)を用いる。比較的原子半径の大きい不活性元素を添加することによって歪みを与え、表面(側壁を含む)を改質、または高密度化して水分や酸素の侵入を防止する。また、高密度化した部分に含まれる不活性元素は、1×1019〜5×1021/cm3、代表的には2×1019〜2×1021/cm3の濃度範囲とする。なお、開口部16の表面(側面を含む)にドーピングされるようにテーパー形状としている。テーパー角θは、30°を越え75°未満とすることが望ましい。
Next, an inert element doping treatment is performed to form a densified
次に開口部411、412に、組成物を吐出することにより導電体を充填し、導電膜413、414を形成する。続いて、液滴吐出法を用いて第1の電極(画素電極)として機能する導電膜415を形成する(図11(C))。第1の電極の材料として陽極を形成する場合は、仕事関数の大きい材料を用いることが望ましい。
Next, a conductive material is filled into the
次いで、第1の電極の端部を覆う絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)416を形成し、前記導電膜415に接するように電界発光層417を形成し、該電界発光層417に接するように導電膜418を積形成する。そうすると、導電膜415、電界発光層417および導電膜418からなる発光素子が完成する。最後に、全面に保護膜として機能する絶縁層419を形成する。
Next, an insulator (referred to as a bank, partition wall, barrier, bank, or the like) 416 is formed to cover an end portion of the first electrode, and an
続いて、スクリーン印刷法またはディスペンサ法により、シール材421を形成し、該シール材を用いて、基板400と基板420を貼り合せる。上記工程を経て、図11(D)に示すような、発光素子を有する半導体装置が完成する。
Subsequently, a
また、上記のような、発光素子を含む半導体装置には、アナログのビデオ信号、デジタルのビデオ信号のどちらを用いてもよい。但し、デジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明により完成された半導体装置には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 For the semiconductor device including a light emitting element as described above, either an analog video signal or a digital video signal may be used. However, when a digital video signal is used, it differs depending on whether the video signal uses voltage or current. That is, when the light emitting element emits light, a video signal input to the pixel includes a constant voltage signal and a constant current signal. A video signal having a constant voltage includes a constant voltage applied to the light emitting element and a constant current flowing through the light emitting element. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is constant voltage driving, and a constant current flowing through the light emitting element is constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element. The semiconductor device completed according to the present invention may use either a voltage video signal or a current video signal, and may use either constant voltage driving or constant current driving. This embodiment can be freely combined with the above embodiment modes and embodiments.
本実施例では、端部を金属層で覆った例を図12に示す。周縁部以外の部分は、実施例2で示した図11(D)と同一であるのでここでは詳細な説明は省略する。なお、図12において、図11と同一の箇所には同一の符号を用いている。 In this embodiment, an example in which the end is covered with a metal layer is shown in FIG. Since portions other than the peripheral portion are the same as those in FIG. 11D shown in the second embodiment, detailed description thereof is omitted here. In FIG. 12, the same reference numerals are used for the same portions as in FIG.
本実施例では、図12に示すように、層間絶縁膜410の端部に組成物を吐出してバリア層430を形成する。ここで用いる組成物は、水分や酸素の浸入を防止する性質を有し、且つ液滴吐出法で形成が可能な粘度が50cp以下の組成物を用いればよい。これらの性質を有するものとしては、例えば公知の導電性材料や、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。なおこれらの樹脂材料を用いる場合、その粘度は溶媒を用いて溶解または分散することにより調整するとよい。また、撥液性の樹脂が好ましく、例えばフッ素原子が含まれた樹脂、あるいは炭化水素のみで構成された樹脂が挙げられる。より詳しくは、分子内にフッ素原子を含有するモノマーを含む樹脂、或いは全て炭素と水素原子のみから構成されるモノマーを含む樹脂が挙げられる。
In this embodiment, as shown in FIG. 12, a
なおバリア層430を導電性材料で形成する際には、配線とのショートが生じないように形成する必要がある。従って、配線とのショートが発生する可能性がある領域においては、バリア層430、は樹脂材料で形成することが好ましい。
また、周縁部の拡大断面図を図12(B)に示す。絶縁膜410において、段差のある端部の側面をバリア層430で覆っている。ここで、バリア層430の形成に際し、端部の角度によっては、断切れを起こす可能性がある。従って、端部はなだらかな傾斜面になるように形成することが必要であり、具体的には、30〜70度のテーパー形状に形成するとよい。さらに、この断切れを防止するために、1滴または複数滴を吐出後に焼成して、組成物を固化する処理を繰り返し行うとよい。
Note that when the
An enlarged cross-sectional view of the peripheral edge is shown in FIG. In the insulating
以上のように、絶縁膜上にバリア層を形成することにより、発光素子に直接接する絶縁体に水分や酸素等が浸入することを防止し、発光素子の劣化を防止することが可能となる。従って、ダークスポットやシュリンクを引き起こさず、製品としての信頼性を向上させた半導体装置を提供することができる。
また、本実施例は最良の形態と他の実施例と自由に組み合わせることができる。
As described above, by forming a barrier layer over an insulating film, moisture, oxygen, or the like can be prevented from entering an insulator that is in direct contact with the light-emitting element, and deterioration of the light-emitting element can be prevented. Therefore, it is possible to provide a semiconductor device with improved reliability as a product without causing dark spots or shrinkage.
Further, this embodiment can be freely combined with the best mode and other embodiments.
本実施例では、多結晶半導体(ポリシリコン、p−Si)を用いたトップゲート型の薄膜トランジスタの作製工程において、当該薄膜トランジスタが含む不純物領域に接する導電体とゲート電極との間に配置された絶縁層の作製方法に本発明を適用した半導体装置の作製方法について、図10を用いて説明する。 In this embodiment, in a manufacturing process of a top-gate thin film transistor using a polycrystalline semiconductor (polysilicon, p-Si), insulation disposed between a conductor in contact with an impurity region included in the thin film transistor and a gate electrode A method for manufacturing a semiconductor device in which the present invention is applied to a method for manufacturing a layer will be described with reference to FIGS.
まず、基板150上に半導体を形成し、半導体上に絶縁膜151を形成した後、当該絶縁膜151上に導電膜164〜166を液滴吐出法により形成する。なお必要に応じて基板150上に下地膜となる絶縁膜を形成して、基板150からの不純物の侵入を防止するとよい。次に、導電膜164〜166をマスクとして、半導体に不純物を添加して、不純物が添加された不純物領域155〜160と、チャネル形成領域152〜154を形成する(図10(A))。
First, a semiconductor is formed over the
続いて、液滴吐出法により絶縁膜177を形成した後、さらに前記絶縁膜177とは異なる絶縁膜からなるマスクを形成し、該マスクに覆われていない部分の絶縁膜177をエッチングすることにより開口部171〜176を形成する(図10(B)。次に、導電性材料を含む組成物を選択的に吐出し、開口部171〜176を充填するように導電膜181〜186を形成する。以上の工程により図10(C)に示す半導体装置を作製することができる。なお、絶縁膜177および導電膜181〜186は、上記実施の形態または実施例で示した材料を用いて作製することができる。
Subsequently, after an insulating film 177 is formed by a droplet discharge method, a mask made of an insulating film different from the insulating film 177 is formed, and a portion of the insulating film 177 not covered with the mask is etched.
また、上記の工程を繰り返すことによって、第2層目から第5層目まで積層して形成すると、図10(D)に図示するような多層配線を有する半導体装置が完成する。 Further, by repeating the above steps to form the second to fifth layers, a semiconductor device having a multilayer wiring as shown in FIG. 10D is completed.
図10(D)に示すような、配線をいくつも積層した多層配線構造を有する半導体装置は、CPU(中央演算処理装置)、画像処理回路、メモリ等の機能回路を多数組み込む必要があるとき、非常に有効である。また、多層配線構造とすることにより、1層目に形成した半導体素子のゲート電極、又はソース、ドレイン配線と同じ層で配線を引き回す必要がないため、半導体装置の小型化、軽量化に非常に有効である。 When a semiconductor device having a multilayer wiring structure in which a number of wirings are stacked as shown in FIG. 10D needs to incorporate a large number of functional circuits such as a CPU (central processing unit), an image processing circuit, and a memory, It is very effective. In addition, since the multi-layer wiring structure eliminates the need to route the wiring in the same layer as the gate electrode or source / drain wiring of the semiconductor element formed in the first layer, it is extremely effective in reducing the size and weight of the semiconductor device. It is valid.
さらに、液滴吐出法により配線層を形成していくことによって、従来の作製方法に比べると、多層になればなる程、製造プロセスが簡略化でき且つ低コストで作製することが可能となる。 Further, by forming the wiring layer by the droplet discharge method, the manufacturing process can be simplified and manufactured at a lower cost as the number of layers increases as compared with the conventional manufacturing method.
なお、本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 Note that this embodiment can be freely combined with the above embodiment modes and embodiments.
本実施例は、実施例1、実施例2における液晶表示用パネルまたはEL表示用パネルをモジュール化した状態を、図13を用いて説明する。 In this embodiment, a state in which the liquid crystal display panel or the EL display panel in Embodiments 1 and 2 is modularized will be described with reference to FIG.
実施例1または実施例2(図8、図9、または図11)で示したパネルには、液晶やELを駆動・制御するためのドライバLSI、コントローラ、階調駆動電圧発生回路などの電気回路系が実装されている。また電気回路のうち、信号処理系と制御系はプリント基板(PCB)に配置され、ドライバIC群は画素部の周辺に実装される。実装方式としては、TCP(tape carrier package)タイプのドライバを搭載するTAB(Tape Automated Bonding)方式と、ドライバLSIのベアチップをパネルに直付けするCOG(Chip On Glass)方式とがあり、どちらを用いてもよい。 The panel shown in Embodiment 1 or Embodiment 2 (FIG. 8, FIG. 9, or FIG. 11) includes an electric circuit such as a driver LSI, a controller, and a gradation drive voltage generation circuit for driving and controlling liquid crystal and EL. A system has been implemented. Among the electric circuits, a signal processing system and a control system are arranged on a printed circuit board (PCB), and a driver IC group is mounted around the pixel portion. There are two mounting methods: TAB (Tape Automated Bonding) that mounts a TCP (tape carrier package) type driver and COG (Chip On Glass) that directly attaches a driver LSI bare chip to the panel. May be.
なお、図13はTAB方式で実装した場合を示している。画素部131は、実施例1または実施例2で示したように、液晶を表示媒体として利用したものであっても良いし、EL素子を表示媒体として利用するものであっても良い。ドライバIC132a、132b…132n及びドライバIC133a、133b、133c…133m、133nは、単結晶の半導体を用いて形成した集積回路の他に、多結晶の半導体を用いたTFTで同様なものを形成しても良い。また電気回路のうち、信号処理系と制御系はプリント基板135に配置されている。
FIG. 13 shows a case where the TAB method is used. As shown in the first or second embodiment, the
また、上記パネルはCOG方式で実装してもよく、ドライバICをパネル上に直接実装し、外部からの接続端子を少なくすることができる。この場合、周辺駆動回路を基板上に一体形成するが、これらを構成する素子としては、p−Si形半導体をチャネル部としたトランジスタを用いるとよい。これは、実施例2で示したように、p−Si形半導体を用いて画素部と駆動回路部をp−Siを用いて一体形成した場合に有効である。 Further, the panel may be mounted by a COG method, and a driver IC can be directly mounted on the panel, thereby reducing the number of external connection terminals. In this case, the peripheral driver circuit is integrally formed on the substrate. As an element constituting these, a transistor having a p-Si type semiconductor as a channel portion may be used. This is effective when the pixel portion and the drive circuit portion are integrally formed using p-Si using a p-Si type semiconductor as shown in the second embodiment.
また、他にもセミアモルファス半導体(以下、SAS)をチャネル部としたトランジスタを用いてもよい。SASをチャネル部としたトランジスタは、移動度が非晶質半導体(a−Si)をチャネル部としたトランジスタよりも高く、駆動回路を構成することが十分な特性を有する。 In addition, a transistor using a semi-amorphous semiconductor (hereinafter, SAS) channel portion may be used. A transistor using a SAS as a channel portion has a higher mobility than a transistor using an amorphous semiconductor (a-Si) as a channel portion, and has sufficient characteristics to form a driver circuit.
なお、本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 Note that this embodiment can be freely combined with the above embodiment modes and embodiments.
実施例5のモジュールを用いて様々な電子機器を完成させることができる。その具体例について図14を用いて説明する。 Various electronic devices can be completed using the module of the fifth embodiment. A specific example will be described with reference to FIG.
図14(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。この表示装置は、筐体2001に実施例5で示した液晶またはEL素子を利用した表示用モジュール2006が組み込まれている。また、実施例に示した作製方法により形成した配線構造を有する半導体装置をその表示部2003に用いることにより作製される。なお、本発明の作製方法を用いることにより、作製プロセスが簡略化され、大型の装置を用いなくとも大面積に適用可能となる。従って、低コストで大型の表示装置の作製が実現できる。なお、表示装置には、実施例1または実施例2で示した液晶表示装置、発光装置などがあり、具体的には、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 14A illustrates a display device, which includes a
図14(B)は、コンピュータであり、筐体2201、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の作製方法を用いることにより、表示部2203への適用が可能である。また、本発明は本体内部のCPU,メモリなどの半導体装置にも適用が可能である。実施例4(図10)で示したような多層配線を形成することにより、コンピュータの小型・軽量化を実現できる。
FIG. 14B illustrates a computer, which includes a
図14(C)は携帯端末のうちの携帯電話を示しており、筐体2301、表示部2302等を含む。上記携帯電話を始めとするPDAやデジタルカメラなどの電子機器は携帯端末であるため、表示画面が小さい。従って、実施例5で示したような表示部と同一の基板上に、多結晶半導体をチャネルとして薄膜トランジスタを用いた駆動回路や実施例4で示したような多層配線、またはCPU等の機能回路を形成して、小型・軽量化を図ることが好ましい。
FIG. 14C illustrates a cellular phone among portable terminals, which includes a
以上の様に、本発明により作製された半導体装置の適用範囲は極めて広く、本発明の半導体装置をあらゆる分野の電子機器に適用することが可能である。また、本実施例6の電子機器は実施の形態1乃至5及び実施例1乃至5を実施して作製された半導体装置を用いることにより完成させることができる。 As described above, the applicable range of the semiconductor device manufactured according to the present invention is so wide that the semiconductor device of the present invention can be applied to electronic devices in various fields. Further, the electronic device of Example 6 can be completed by using the semiconductor device manufactured by implementing Embodiment Modes 1 to 5 and Examples 1 to 5.
Claims (12)
前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜に露光・現像をおこないマスクパターンを形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングして開口部を形成することを特徴とする半導体装置の作製方法。 Forming a first insulating film by discharging a composition containing an insulator;
Forming a second insulating film on the first insulating film;
A mask pattern is formed by performing exposure and development on the second insulating film,
A method for manufacturing a semiconductor device, wherein the opening is formed by etching the first insulating film using the second insulating film as a mask.
前記第1の絶縁膜上に、組成物を選択的に吐出して第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングして、開口部を形成することを特徴とする半導体装置の作製方法。 Forming a first insulating film by discharging a composition containing an insulator;
A second insulating film is formed by selectively discharging a composition over the first insulating film,
A method for manufacturing a semiconductor device, wherein the opening is formed by etching the first insulating film using the second insulating film as a mask.
前記第1の絶縁膜に形成する開口部をテーパー状に形成し、前記第1の絶縁膜に不活性元素を添加することを特徴とする半導体装置の作製方法。 In claim 1 or claim 2,
A manufacturing method of a semiconductor device, wherein an opening formed in the first insulating film is tapered and an inert element is added to the first insulating film.
前記不活性元素は、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。 In claim 3,
The method for manufacturing a semiconductor device, wherein the inert element is one or more selected from helium (He), neon (Ne), argon (Ar), krypton (Kr), and xenon (Xe). .
前記開口部の側面に、選択的に組成物を吐出して、バリア層を形成することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 4,
A method for manufacturing a semiconductor device, wherein a barrier layer is formed by selectively discharging a composition to a side surface of the opening.
前記バリア層は、分子内にフッ素原子を含有するモノマーを含む樹脂、または炭素と水素原子のみから構成されるモノマーを含む樹脂で作製することを特徴とする半導体装置の作製方法。 In claim 5,
The method for manufacturing a semiconductor device is characterized in that the barrier layer is formed using a resin including a monomer containing a fluorine atom in a molecule or a resin including a monomer including only carbon and hydrogen atoms.
前記第1の絶縁膜はポリイミド、アクリル、ベンゾシクロブテン、ポリアミドから選ばれた一種、または複数種で形成することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 6,
The method for manufacturing a semiconductor device is characterized in that the first insulating film is formed of one or more selected from polyimide, acrylic, benzocyclobutene, and polyamide.
前記第1の絶縁膜は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 6,
The method for manufacturing a semiconductor device is characterized in that the first insulating film is formed of a material in which a skeleton structure is formed by a bond of silicon and oxygen.
前記第1の絶縁膜は、前期不活性元素が1×1019乃至5×1021atom/cm3の濃度で含まれるように形成することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 8,
The method for manufacturing a semiconductor device is characterized in that the first insulating film is formed so as to contain an inert element at a concentration of 1 × 10 19 to 5 × 10 21 atom / cm 3 .
絶縁体を含む組成物を吐出して第1の絶縁膜を形成した後に、平坦化処理を行うことを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 9,
A method for manufacturing a semiconductor device, including performing a planarization treatment after forming a first insulating film by discharging a composition containing an insulator.
前記第1の絶縁膜の開口部に導電体を含む組成物を吐出して、前記開口部を充填する導電膜を形成することを特徴とする半導体装置の作製方法。 In any one of Claims 1 to 10,
A method for manufacturing a semiconductor device, wherein a conductive film that fills the opening is formed by discharging a composition containing a conductor into the opening of the first insulating film.
前記導電膜は、銀、金、銅またはインジウム錫酸化物を含む材料で作製することを特徴とする半導体装置の作製方法。
In claim 11,
The method for manufacturing a semiconductor device is characterized in that the conductive film is formed using a material containing silver, gold, copper, or indium tin oxide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004311655A JP4451270B2 (en) | 2003-10-28 | 2004-10-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367051 | 2003-10-28 | ||
JP2004311655A JP4451270B2 (en) | 2003-10-28 | 2004-10-27 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005159329A true JP2005159329A (en) | 2005-06-16 |
JP2005159329A5 JP2005159329A5 (en) | 2007-11-29 |
JP4451270B2 JP4451270B2 (en) | 2010-04-14 |
Family
ID=34741063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004311655A Expired - Fee Related JP4451270B2 (en) | 2003-10-28 | 2004-10-27 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4451270B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007061690A (en) * | 2005-08-29 | 2007-03-15 | Ulvac Japan Ltd | Method of applying ink |
JP2007103947A (en) * | 2005-10-06 | 2007-04-19 | Seiko Epson Corp | Method for manufacturing thin film transistor and electron device |
JP2012018956A (en) * | 2010-07-06 | 2012-01-26 | Canon Inc | Method for manufacturing wiring board |
WO2014034512A1 (en) * | 2012-08-30 | 2014-03-06 | シャープ株式会社 | Thin film transistor substrate and display device |
JP2021153194A (en) * | 2011-01-12 | 2021-09-30 | 株式会社半導体エネルギー研究所 | Manufacturing method for transistor |
-
2004
- 2004-10-27 JP JP2004311655A patent/JP4451270B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007061690A (en) * | 2005-08-29 | 2007-03-15 | Ulvac Japan Ltd | Method of applying ink |
JP2007103947A (en) * | 2005-10-06 | 2007-04-19 | Seiko Epson Corp | Method for manufacturing thin film transistor and electron device |
JP4730275B2 (en) * | 2005-10-06 | 2011-07-20 | セイコーエプソン株式会社 | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
JP2012018956A (en) * | 2010-07-06 | 2012-01-26 | Canon Inc | Method for manufacturing wiring board |
JP2021153194A (en) * | 2011-01-12 | 2021-09-30 | 株式会社半導体エネルギー研究所 | Manufacturing method for transistor |
JP7033687B2 (en) | 2011-01-12 | 2022-03-10 | 株式会社半導体エネルギー研究所 | How to make a transistor |
WO2014034512A1 (en) * | 2012-08-30 | 2014-03-06 | シャープ株式会社 | Thin film transistor substrate and display device |
US9595544B2 (en) | 2012-08-30 | 2017-03-14 | Sharp Kabushiki Kiasha | Thin film transistor substrate and display device |
Also Published As
Publication number | Publication date |
---|---|
JP4451270B2 (en) | 2010-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101079753B1 (en) | Method for manufacturing semiconductor device | |
US7510905B2 (en) | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device | |
US8518728B2 (en) | Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same | |
US7579270B2 (en) | Method for manufacturing a semiconductor device | |
JP4667051B2 (en) | Method for manufacturing semiconductor device | |
KR101072409B1 (en) | Light-emitting device and method for manufacturing the same | |
JP4939756B2 (en) | Method for manufacturing semiconductor device | |
US20050122351A1 (en) | Liquid droplet ejection system and control program of ejection condition of compositions | |
US9237657B2 (en) | Wiring substrate, semiconductor device, and method for manufacturing thereof | |
US7510093B2 (en) | Method of manufacturing a wiring substrate, method of manufacturing an electro-optical device, method of manufacturing an electronic apparatus | |
JP4451270B2 (en) | Method for manufacturing semiconductor device | |
JP4554292B2 (en) | Method for manufacturing thin film transistor | |
JP4932150B2 (en) | Manufacturing method of semiconductor element | |
JP2006128239A (en) | Method of forming wiring pattern, method of forming film pattern, semiconductor device, electrooptic device, and electronic equipment | |
JP4712352B2 (en) | Method for manufacturing light emitting device | |
JP2005165304A (en) | Liquid crystal display and manufacturing method thereof | |
JP4963156B2 (en) | Method for manufacturing semiconductor device | |
JP2007266596A (en) | Circuit pattern and method for manufacturing thin-film transistor, and electronic device mounted with the thin-film transistor | |
JP2003163194A (en) | Polishing method and method for manufacturing semiconductor device | |
JP4712332B2 (en) | Method for manufacturing thin film transistor | |
JP4718818B2 (en) | Method for manufacturing thin film transistor | |
JP2005100979A (en) | Display device and its method of manufacture | |
JP2005159324A (en) | Wiring board, semiconductor device, and their manufacturing methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |