JP2005158971A - Semiconductor light emitting device and its manufacturing method - Google Patents

Semiconductor light emitting device and its manufacturing method Download PDF

Info

Publication number
JP2005158971A
JP2005158971A JP2003394651A JP2003394651A JP2005158971A JP 2005158971 A JP2005158971 A JP 2005158971A JP 2003394651 A JP2003394651 A JP 2003394651A JP 2003394651 A JP2003394651 A JP 2003394651A JP 2005158971 A JP2005158971 A JP 2005158971A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor light
transparent crystal
light emitting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003394651A
Other languages
Japanese (ja)
Other versions
JP4669216B2 (en
Inventor
Kenichiro Tanaka
健一郎 田中
Masao Kubo
雅男 久保
Kazuyuki Yamae
和幸 山江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2003394651A priority Critical patent/JP4669216B2/en
Publication of JP2005158971A publication Critical patent/JP2005158971A/en
Application granted granted Critical
Publication of JP4669216B2 publication Critical patent/JP4669216B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device and its manufacturing method by which emission intensity can be increased than heretofore. <P>SOLUTION: The manufacturing method includes a stacking step wherein a plurality of semiconductors 12 are respectively stacked on a plurality of transparent crystal substrates 11 in one plane 10a of a wafer 10 with the transparent crystal substrates 11, and a roughening step to roughen at least the whole rear surface 11b of a surface 11a to which the semiconductors 12 are respectively stacked in the transparent crystal substrates 11, by blasting with a particulate blasting material 2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、例えば、窒化ガリウム系化合物半導体をサファイアなどの透明結晶基板に形成して構成される半導体発光素子の製造方法およびその半導体発光素子に関するものである。   The present invention relates to a method for manufacturing a semiconductor light emitting device configured by forming a gallium nitride compound semiconductor on a transparent crystal substrate such as sapphire, and the semiconductor light emitting device.

近年、注目されている半導体発光素子は、1.95〜6eVの高エネルギーバンドギャップを有し、青色、緑色や紫外の発光を可能とする窒化ガリウム系化合物半導体(Inx GAY Al1-X-Y N,0≦X,0≦Y,X+Y≦1)を、サファイアなどの透明結晶基板に形成して構成される。 Recently, semiconductor light-emitting device has attracted attention has a high energy band gap of the 1.95~6EV, blue, green or purple gallium nitride compound allows the emission outside the semiconductor (In x GA Y Al 1- XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1) is formed on a transparent crystal substrate such as sapphire.

しかし、この種の半導体発光素子は、特許文献1で指摘されているように、透明結晶基板とエピタキシャル膜との屈折率の違いにより、外部量子効率が悪くなるという欠点を有している。   However, as pointed out in Patent Document 1, this type of semiconductor light emitting device has a drawback that the external quantum efficiency is deteriorated due to the difference in refractive index between the transparent crystal substrate and the epitaxial film.

特許文献1では、その欠点を克服する方法として、窒化ガリウム系化合物半導体の最上層を非鏡面とすることにより、その面での多重反射を抑制し、干渉を少なくして、発光を効率よく外部に取り出す技術を提案している。具体的には、C面(0001)から0.2〜15°ずらしたサファイアのオフ基板上に、窒化ガリウム系化合物半導体を成長させることにより非鏡面とする方法(以下「第1の方法」という)と、エッチングまたは研磨により非鏡面とする方法(以下「第2の方法」という)とが示されている。   In Patent Document 1, as a method for overcoming the drawback, the uppermost layer of the gallium nitride compound semiconductor is made a non-mirror surface, thereby suppressing multiple reflections on the surface, reducing interference, and efficiently emitting light. The technology to take out is proposed. Specifically, a method for forming a non-mirror surface by growing a gallium nitride compound semiconductor on a sapphire off-substrate shifted by 0.2 to 15 ° from the C-plane (0001) (hereinafter referred to as “first method”). ) And a method of making a non-mirror surface by etching or polishing (hereinafter referred to as “second method”).

なお、特許文献2には、半導体ウエハの表面に格子状露出部を残すパターンの耐ブラストマスクを形成する工程と、ノズルから半導体ウエハに微粒子ブラスト材をブラストして格子状露出部に基板の所定深さにまで至る分割用溝を形成する工程とを含む半導体ウエハの分割方法が開示されている。
特開平6−291368号公報 特開2001−284290号公報
Patent Document 2 discloses a step of forming a blast-resistant mask having a pattern that leaves a lattice-like exposed portion on the surface of a semiconductor wafer, and a blast material is blasted from a nozzle onto the semiconductor wafer to form a predetermined substrate on the lattice-like exposed portion. A method for dividing a semiconductor wafer including a step of forming a dividing groove reaching a depth is disclosed.
JP-A-6-291368 JP 2001-284290 A

しかしながら、上記第1の方法では、非鏡面とはなるものの、粗面化としてはその度合いが低いため、同文献(段落0013)に記載されているように、良くて10%程度の発光強度の向上にとどまっている。   However, in the first method, although it is non-specular, the degree of roughening is low, and as described in the same document (paragraph 0013), the emission intensity is about 10% at the best. It is only improving.

第2の方法では、同文献(段落0016)に記載されているように、第1の方法よりも5%低下した発光強度になっている。また、第2の方法のように、エッチングまたは研磨で非鏡面とする場合、残留応力やクラックの発生により、半導体発光素子の強度の信頼性が低下するという問題がある。また、微小な半導体発光素子の表面を精度良く加工することは困難である。   In the second method, as described in the same document (paragraph 0016), the emission intensity is 5% lower than that in the first method. Further, when the non-mirror surface is formed by etching or polishing as in the second method, there is a problem that the reliability of the strength of the semiconductor light emitting element is lowered due to the occurrence of residual stress or cracks. In addition, it is difficult to accurately process the surface of a minute semiconductor light emitting element.

本発明は、上記事情に鑑みてなされたものであり、従来よりも発光強度を増強することができる半導体発光素子の製造方法およびその半導体発光素子を提供することを目的とする。   This invention is made | formed in view of the said situation, and it aims at providing the manufacturing method of the semiconductor light-emitting device which can increase luminescence intensity conventionally, and its semiconductor light-emitting device.

上記課題を解決するための請求項1記載の発明は、半導体発光素子の製造方法であり、透明結晶基板を複数含むウエハの一の面に、前記複数の透明結晶基板に対して複数の半導体をそれぞれ積層する積層工程と、前記複数の透明結晶基板の各々におけるその半導体が積層される面に対する少なくとも裏面の全面を、ブラスト材のブラストにより粗面化する粗面化工程とを含むことを特徴とする。   The invention according to claim 1 for solving the above problem is a method for manufacturing a semiconductor light emitting device, wherein a plurality of semiconductors are provided on one surface of a wafer including a plurality of transparent crystal substrates with respect to the plurality of transparent crystal substrates. Each of the plurality of transparent crystal substrates, and a roughening step of roughening at least the entire back surface of the plurality of transparent crystal substrates with respect to the surface on which the semiconductor is laminated by blasting a blast material. To do.

この方法では、各透明結晶基板の半導体積層面に対する少なくとも裏面の全面が粗面となることにより、従来の非鏡面の対象となる半導体の最上層よりも大きい、透明結晶基板と外界との界面でのそれら両者の屈折率の違いによる反射を抑制することができ、しかも、ブラスト材のブラストにより、従来の第1の方法および第2の方法に比べて、上記裏面全面の粗面化の度合いが高くなるから、従来よりも発光強度を増強することができる。   In this method, at least the entire back surface with respect to the semiconductor lamination surface of each transparent crystal substrate is a rough surface, so that the interface between the transparent crystal substrate and the outside world is larger than the uppermost layer of the semiconductor that is the target of the conventional non-mirror surface. The reflection due to the difference in refractive index between them can be suppressed, and the degree of roughening of the entire back surface is improved by blasting of the blast material as compared with the conventional first method and second method. Since it becomes higher, the emission intensity can be enhanced than before.

請求項2記載の発明は、請求項1記載の半導体発光素子の製造方法において、前記積層工程と前記粗面化工程との間に、前記複数の透明結晶基板および半導体を個々に分割するための分割用溝を形成する溝形成工程を含み、この溝形成工程で、前記分割用溝を井戸状に形成することを特徴とする。この方法でも、従来よりも発光強度を増強することができる。   According to a second aspect of the present invention, in the method for manufacturing a semiconductor light emitting device according to the first aspect, the plurality of transparent crystal substrates and the semiconductor are individually divided between the stacking step and the roughening step. Including a groove forming step of forming a dividing groove, wherein the dividing groove is formed in a well shape. Even with this method, the emission intensity can be enhanced as compared with the conventional case.

請求項3記載の発明は、請求項1記載の半導体発光素子の製造方法において、前記積層工程と前記粗面化工程との間に、前記複数の透明結晶基板および半導体を個々に分割するための分割用溝を形成する溝形成工程を含み、この溝形成工程で、前記ウエハの一の面に対する裏面に、前記分割用溝を断面V字状に形成するとともに、前記複数の透明結晶基板の各々におけるその半導体が積層される面に対する側面の角度を、その半導体層からの光に対する当該側面での反射を抑制する鋭角にすることを特徴とする。この方法では、各透明結晶基板の側面の角度が半導体層からの光に対する当該側面での反射を抑制する鋭角になることにより、透明結晶基板の側面と外界との界面での反射を抑制することができるので、発光強度を一層増強することができる。   According to a third aspect of the present invention, in the method of manufacturing a semiconductor light emitting device according to the first aspect, the plurality of transparent crystal substrates and the semiconductor are individually divided between the stacking step and the roughening step. A groove forming step of forming a dividing groove, wherein the dividing groove is formed in a V-shaped cross section on the back surface of the one surface of the wafer, and each of the plurality of transparent crystal substrates is formed. The angle of the side surface with respect to the surface on which the semiconductor is laminated is set to an acute angle that suppresses reflection of light from the semiconductor layer on the side surface. In this method, the angle at the side surface of each transparent crystal substrate becomes an acute angle that suppresses reflection at the side surface with respect to light from the semiconductor layer, thereby suppressing reflection at the interface between the side surface of the transparent crystal substrate and the outside world. Therefore, the emission intensity can be further enhanced.

請求項4記載の発明は、請求項3記載の半導体発光素子の製造方法において、前記溝形成工程で、前記複数の透明結晶基板の断面形状が台形状になるように、前記ウエハの一の面に対する裏面に、前記分割用溝を断面V字状に形成することを特徴とする。この方法でも、発光強度を一層増強することができる。   According to a fourth aspect of the present invention, in the method for manufacturing a semiconductor light emitting device according to the third aspect, the one surface of the wafer is formed so that the cross-sectional shape of the plurality of transparent crystal substrates is trapezoidal in the groove forming step. The dividing groove is formed in a V-shaped cross section on the back surface of the substrate. Even with this method, the emission intensity can be further enhanced.

請求項5記載の発明は、請求項3または4記載の半導体発光素子の製造方法において、前記粗面化工程で、前記複数の透明結晶基板の各々におけるその半導体が積層される面に対する裏面および側面の全面を、ブラスト材のブラストにより粗面化することを特徴とする。この方法では、各透明結晶基板の側面の全面も粗面となることにより、発光強度をより一層増強することができる。   According to a fifth aspect of the present invention, in the method for manufacturing a semiconductor light emitting device according to the third or fourth aspect, in the roughening step, the back surface and the side surface of the plurality of transparent crystal substrates with respect to the surface on which the semiconductor is laminated. The entire surface is roughened by blasting of a blast material. In this method, the entire side surface of each transparent crystal substrate is also roughened, so that the emission intensity can be further enhanced.

請求項6記載の発明は、請求項2から5のいずれかに記載の半導体発光素子の製造方法において、前記溝形成工程で、前記分割用溝をレーザにより形成することを特徴とする。この方法でも、従来よりも発光強度を増強することができるほか、分割用溝をレーザにより形成することにより、残留応力やクラックの発生を無くすことができる。   A sixth aspect of the present invention is the method of manufacturing a semiconductor light emitting device according to any one of the second to fifth aspects, wherein the dividing grooves are formed by a laser in the groove forming step. Even with this method, the emission intensity can be enhanced as compared with the conventional case, and the generation of residual stress and cracks can be eliminated by forming the dividing groove with a laser.

請求項7記載の発明は、請求項2から5のいずれかに記載の半導体発光素子の製造方法において、前記溝形成工程で、前記分割用溝をブレードにより形成することを特徴とする。この方法でも、従来よりも発光強度を増強することができる。   According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor light emitting device according to any one of the second to fifth aspects, the dividing groove is formed by a blade in the groove forming step. Even with this method, the emission intensity can be enhanced as compared with the conventional case.

請求項8記載の発明は、請求項1から7のいずれかに記載の半導体発光素子の製造方法において、前記粗面化工程での前記ブラスト材のブラストの前に、前記複数の各透明結晶基板の少なくとも裏面の全面における粗面化の凹凸差を大きくするためのマスクを形成することを特徴とする。この方法では、各透明結晶基板の少なくとも裏面の全面における粗面化の度合いを高くすることができるので、発光強度をより一層増強することができる。   The invention according to claim 8 is the method for manufacturing a semiconductor light emitting device according to any one of claims 1 to 7, wherein each of the plurality of transparent crystal substrates is provided before blasting of the blast material in the roughening step. A mask for increasing the roughening unevenness difference on at least the entire back surface of the substrate is formed. In this method, since the degree of roughening on at least the entire back surface of each transparent crystal substrate can be increased, the emission intensity can be further enhanced.

請求項9記載の発明は、請求項1から8のいずれかに記載の半導体発光素子の製造方法において、前記粗面化工程の前または後に、前記複数の透明結晶基板および半導体を個々に分割することを特徴とする。この方法でも、従来よりも発光強度を増強することができる。   The invention according to claim 9 is the method for manufacturing a semiconductor light emitting device according to any one of claims 1 to 8, wherein the plurality of transparent crystal substrates and the semiconductor are individually divided before or after the roughening step. It is characterized by that. Even with this method, the emission intensity can be enhanced as compared with the conventional case.

請求項10記載の発明の半導体発光素子は、請求項1から9のいずれかに記載の半導体発光素子の製造方法により製造されたことを特徴とする。この発明では、従来よりも発光強度を増強することができる半導体発光素子を提供することができる。   A semiconductor light-emitting device according to a tenth aspect of the invention is manufactured by the method for manufacturing a semiconductor light-emitting device according to any one of the first to ninth aspects. According to the present invention, it is possible to provide a semiconductor light emitting device capable of enhancing the light emission intensity as compared with the prior art.

本発明によれば、従来よりも発光強度を増強することができる。   According to the present invention, it is possible to enhance the emission intensity as compared with the prior art.

(実施形態1)
図1は本発明による実施形態1の半導体発光素子の製造方法の説明図、図2,図3は本発明による各実施形態の半導体発光素子の製造方法において特徴となる各工程の説明図、図4は実施形態1の半導体発光素子の反射抑制の説明図、図5は半導体発光素子の効果の説明図である。
(Embodiment 1)
FIG. 1 is an explanatory diagram of a method for manufacturing a semiconductor light emitting device according to a first embodiment of the present invention, and FIGS. 2 and 3 are explanatory diagrams of steps characteristic to the method for manufacturing a semiconductor light emitting device according to each of the embodiments of the present invention. 4 is an explanatory view of reflection suppression of the semiconductor light emitting element of Embodiment 1, and FIG. 5 is an explanatory view of the effect of the semiconductor light emitting element.

先ず、本発明による各実施形態の半導体発光素子の製造方法について、特徴となる共通の各工程を説明する。各実施形態の半導体発光素子の製造方法には、図2,図3に示すように、透明結晶基板11を複数含むウエハ10の一の面10aに、複数の透明結晶基板11に対して複数の半導体12をそれぞれ積層する積層工程と、複数の透明結晶基板11の各々におけるその半導体12が積層される面(以下「半導体積層面」という)11aに対する少なくとも裏面11bの全面を、微粒子ブラスト材(図1(c)の2参照)のブラストにより粗面化する粗面化工程とが含まれる。   First, common processes that characterize the method for manufacturing a semiconductor light emitting device of each embodiment according to the present invention will be described. In the method for manufacturing the semiconductor light emitting device of each embodiment, as shown in FIGS. 2 and 3, a plurality of transparent crystal substrates 11 are formed on one surface 10 a of a wafer 10 including a plurality of transparent crystal substrates 11. A step of laminating each of the semiconductors 12, and at least the entire surface of the back surface 11 b with respect to a surface (hereinafter referred to as “semiconductor laminated surface”) 11 a of each of the plurality of transparent crystal substrates 11 on which the semiconductor 12 is laminated, 1 (c) 2) and a roughening step of roughening by blasting.

次に、実施形態1の半導体発光素子の製造方法について説明すると、先ず図1(a)に示すように積層工程に入る。ウエハ10には例えば厚さ約330μmのサファイアを使用し、その一の面10aに各半導体12を積層する。一の面10aは、特許文献1と同様にc面(0001)に設定してもよいが、実施形態1ではa面(11−20)に設定する。半導体12は、有機金属気相成長法で形成される窒化ガリウム系化合物半導体であり、例えば、バッファ層、n型コンタクト層、n型クラッド層、活性層、p型クラッド層、p型コンタクト層によりなる主要層120と、電極121とにより構成される。活性層には、使用用途によって、適宜に組成、材料、構造が変更されるため、特に限定されないが、GaN障壁層とInGaN井戸層が交互に積層される単一または多重量子井戸構造とする。また、半導体層2には、フォトリソグラフィなどにより所望のパターンが形成される。   Next, the manufacturing method of the semiconductor light emitting device of Embodiment 1 will be described. First, as shown in FIG. For example, sapphire having a thickness of about 330 μm is used for the wafer 10, and each semiconductor 12 is laminated on one surface 10 a thereof. The first surface 10a may be set to the c-plane (0001) as in Patent Document 1, but in the first embodiment, it is set to the a-plane (11-20). The semiconductor 12 is a gallium nitride compound semiconductor formed by metal organic vapor phase epitaxy, and includes, for example, a buffer layer, an n-type contact layer, an n-type cladding layer, an active layer, a p-type cladding layer, and a p-type contact layer. The main layer 120 and the electrode 121 are formed. The active layer is not particularly limited because the composition, material, and structure are appropriately changed depending on the application, but it is a single or multiple quantum well structure in which GaN barrier layers and InGaN well layers are alternately stacked. In addition, a desired pattern is formed on the semiconductor layer 2 by photolithography or the like.

次いで、図1(b)に示すように溝形成工程に移る。実施形態1では、分割用溝10c(図1(c)参照)の形成前に、分割用溝10cを利用して行われるウエハ10のブレーキングを補助するための少なくとも深さ2μmの補助ラインを、レーザにより、ウエハ10の一の面10aにおける各半導体12の周囲に格子状に形成する。具体的には、Nd:YAGレーザの3倍高調波(波長355nm)を図1(b)の直交方向D1で照射する。レーザは、例えば、出力3.0W、周波数60kHz、走査速度3mm/秒に設定される。なお、補助ラインは必ずしも形成する必要はない。   Next, the process proceeds to the groove forming step as shown in FIG. In the first embodiment, before forming the dividing groove 10c (see FIG. 1C), an auxiliary line having a depth of at least 2 μm for assisting the braking of the wafer 10 performed using the dividing groove 10c is provided. The laser 10 is formed in a lattice shape around each semiconductor 12 on one surface 10a of the wafer 10. Specifically, the third harmonic (wavelength 355 nm) of the Nd: YAG laser is irradiated in the orthogonal direction D1 in FIG. For example, the laser is set to an output of 3.0 W, a frequency of 60 kHz, and a scanning speed of 3 mm / second. The auxiliary line is not necessarily formed.

この後、ウエハ10の一の面10aに対する裏面10bに、分割用溝10cを、各透明結晶基板11の断面形状が台形状になるように断面V字状に形成するとともに、各透明結晶基板11における半導体積層面11aに対する側面11cの角度θを、半導体層12からの光に対する側面11cでの反射を抑制する鋭角にする。ここで、分割用溝11cは、ブレードにより形成するようにしてもよいが、実施形態1ではレーザにより形成する。具体的には、ウエハ10に対して、裏面10b側から図1(b)の傾斜方向D2で、Nd:YAGレーザの3倍高調波を照射することにより、半導体積層面11aに対する側面11cの角度θが例えば60°の鋭角となる分割用溝10cを、裏面10b側から見て上記補助ラインに対応する格子状となるように形成する。分割用溝10cは、深さが150μmよりも浅ければ、ウエハ10の分割時に結晶内にクラック等のダメージが生じうるので、150μm以上であって上記補助ラインと連通しない深さに設定される。また、格子ピッチは、一般的な300μm程度でもよいが、例えば1mm程度に設定され、レーザは、例えば、出力4.0W、周波数30kHz、走査速度1mm/秒に設定される。透明結晶基板11の裏面11bが発光観測面となる。   Thereafter, the dividing grooves 10c are formed on the back surface 10b with respect to the one surface 10a of the wafer 10 so as to have a V-shaped cross section so that the cross-sectional shape of each transparent crystal substrate 11 is trapezoidal. The angle θ of the side surface 11c with respect to the semiconductor laminated surface 11a is set to an acute angle that suppresses reflection of light from the semiconductor layer 12 on the side surface 11c. Here, the dividing groove 11c may be formed by a blade, but in the first embodiment, it is formed by a laser. Specifically, by irradiating the wafer 10 with the third harmonic of the Nd: YAG laser in the inclination direction D2 of FIG. 1B from the back surface 10b side, the angle of the side surface 11c with respect to the semiconductor stacked surface 11a The dividing grooves 10c having an acute angle θ of 60 °, for example, are formed so as to have a lattice shape corresponding to the auxiliary lines when viewed from the back surface 10b side. If the depth of the dividing groove 10c is shallower than 150 μm, damage such as cracks may occur in the crystal when the wafer 10 is divided. Therefore, the dividing groove 10c is set to a depth that is 150 μm or more and does not communicate with the auxiliary line. . The grating pitch may be generally about 300 μm, but is set to about 1 mm, for example, and the laser is set to, for example, an output of 4.0 W, a frequency of 30 kHz, and a scanning speed of 1 mm / second. The back surface 11b of the transparent crystal substrate 11 becomes a light emission observation surface.

なお、分割用溝10cと補助ラインは連通してもよい。この場合には、裏面10bに接着シートなどを張るか吸引によりウエハ10がばらばらにならないように処置をすればよい。   The dividing groove 10c and the auxiliary line may communicate with each other. In this case, an adhesive sheet or the like may be stretched on the back surface 10b or a measure may be taken so that the wafer 10 does not fall apart by suction.

次いで、図1(c)に示すように粗面化工程に移る。実施形態1では、各透明結晶基板11における半導体積層面11aに対する裏面11bおよび側面11cの全面を、微粒子ブラスト材2のブラストにより粗面化して微小な凹凸を形成する。モース硬度が8〜9のサファイアなどの高硬度材を透明結晶基板11に使用する場合には、微粒子ブラスト材2は、ビッカース硬度を2000以上にするために、アルミナ、炭化珪素、ボロンまたはダイアモンドなどが望ましい。実施形態1では、例えば、粒子径20μmのアルミナが使用され、ブラスト圧力は0.5Mpa、照射時間は10秒に設定される。   Next, the process proceeds to a roughening step as shown in FIG. In the first embodiment, the entire back surface 11b and side surface 11c of the transparent crystal substrate 11 with respect to the semiconductor lamination surface 11a are roughened by blasting of the fine particle blast material 2 to form minute irregularities. When a high hardness material such as sapphire having a Mohs hardness of 8-9 is used for the transparent crystal substrate 11, the fine particle blast material 2 is made of alumina, silicon carbide, boron, diamond, etc. in order to make the Vickers hardness 2000 or more. Is desirable. In Embodiment 1, for example, alumina having a particle diameter of 20 μm is used, the blast pressure is set to 0.5 Mpa, and the irradiation time is set to 10 seconds.

次いで、図1(d)に示すように、複数の透明結晶基板11および半導体12を、分割用溝10cおよび補助ラインを利用して個々に分割することにより、発光ダイオードなどの半導体発光素子1を複数得る分割工程に移る。なお、分割は、粗面化工程における微粒子ブラスト材2の衝撃を利用するようにしてもよく、また、分割用溝10cをブラストで形成する場合には、そのブラストによる微粒子ブラスト材を粗面化にも兼用し、さらにその微粒子ブラスト材の衝撃を分割に利用するようにしてもよい。   Next, as shown in FIG. 1D, the plurality of transparent crystal substrates 11 and the semiconductors 12 are individually divided using the dividing grooves 10c and the auxiliary lines, so that the semiconductor light emitting element 1 such as a light emitting diode is obtained. Move to the division step to obtain multiple. The division may be performed by using the impact of the fine particle blast material 2 in the roughening step, and when the dividing groove 10c is formed by blast, the fine particle blast material by the blast is roughened. Further, the impact of the fine particle blast material may be used for the division.

次に、半導体発光素子1の特徴について説明する。図4(a)に示すように、半導体12の活性層から出た光は、屈折率の大きな物質(サファイア)から小さな物質(外界)へと進行するので、透明結晶基板11が図のような平角状であってその裏面および側面が平面である場合、その界面となる側面に対して臨界角以下で入射する光が多くなるため、多くの光がその側面で反射することになる。この後、側面で反射した光は、屈折率の大きな物質(サファイア)から小さな物質(外界)へと進行するので、上記と同様に多くの光が裏面で反射することになる。つまり、半導体12の光源を理想的な点光源の集合体と考えたとき、透明結晶基板11の側面または裏面の法線に対して、点光源からの光のなす角度θ1 ,θ2 が臨界角以上の角度になれば、その点光源からの光は、透明結晶基板11の側面または裏面で反射する。そして、図4(a)のように、透明結晶基板11の側面および裏面で反射する多重反射となれば、活性層から出た光は、GaN系化合物半導体層で吸収されて減衰するので、光の取り出し効率が悪くなる。例えば、外界の屈折率が1であり、透明結晶基板(サファイア)11の屈折率が1.77であるすれば、法線に対する臨界角は約35°になる。 Next, features of the semiconductor light emitting device 1 will be described. As shown in FIG. 4A, the light emitted from the active layer of the semiconductor 12 travels from a material having a high refractive index (sapphire) to a material having a small refractive index (external world). In the case of a flat rectangular shape and the back and side surfaces thereof are flat surfaces, a large amount of light is incident on the side surface serving as the interface at a critical angle or less, so that a lot of light is reflected on the side surface. Thereafter, the light reflected from the side surface proceeds from a material having a large refractive index (sapphire) to a small material (external world), and thus a large amount of light is reflected from the back surface as described above. That is, when the light source of the semiconductor 12 is considered as an ideal collection of point light sources, the angles θ 1 and θ 2 formed by the light from the point light source with respect to the normal of the side surface or back surface of the transparent crystal substrate 11 are critical. If the angle is equal to or larger than the angle, the light from the point light source is reflected on the side surface or the back surface of the transparent crystal substrate 11. Then, as shown in FIG. 4A, if multiple reflections are reflected at the side and back surfaces of the transparent crystal substrate 11, the light emitted from the active layer is absorbed and attenuated by the GaN-based compound semiconductor layer. The efficiency of taking out becomes worse. For example, if the refractive index of the outside world is 1 and the refractive index of the transparent crystal substrate (sapphire) 11 is 1.77, the critical angle with respect to the normal is about 35 °.

これに対して、半導体発光素子1では、図4(b)に示すように、半導体12の活性層から出た光は、屈折率の大きな物質(サファイア)から小さな物質(外界)へと進行しようとするが、角度θが60°となる断面台形状になっているため、透明結晶基板11の側面11cの法線に対して点光源からの光のなす角度(入射角)θ3 が小さくなり、その法線に対して臨界角未満の入射角となる点光源を多くすることができるので、半導体層12からの光に対する側面11cでの反射を抑制することができる。また、側面11cが粗面になっているので、半導体層12からの光をより多く外界に射出させることができる。さらに、半導体12の活性層から出た光のうち、一部の光が側面11cで反射して裏面11bに到来したとしても、裏面11bが粗面になっているので、その到来した光を外界に射出させることができる。なお、角度θは、半導体発光素子1のサイズおよび透明結晶基板11の厚みなどに依存するので、上記60°に限定されるものではない。 On the other hand, in the semiconductor light emitting device 1, as shown in FIG. 4B, the light emitted from the active layer of the semiconductor 12 will travel from a material having a high refractive index (sapphire) to a material having a small refractive index (outside). However, since the cross section is trapezoidal with an angle θ of 60 °, the angle (incident angle) θ 3 formed by the light from the point light source with respect to the normal line of the side surface 11c of the transparent crystal substrate 11 becomes small. Since the number of point light sources having an incident angle smaller than the critical angle with respect to the normal line can be increased, reflection of light from the semiconductor layer 12 on the side surface 11c can be suppressed. Moreover, since the side surface 11c is a rough surface, more light from the semiconductor layer 12 can be emitted to the outside. Furthermore, even if a part of the light emitted from the active layer of the semiconductor 12 is reflected by the side surface 11c and arrives at the back surface 11b, the back surface 11b is rough, and thus the incoming light is Can be injected. The angle θ is not limited to the above 60 ° because it depends on the size of the semiconductor light emitting element 1 and the thickness of the transparent crystal substrate 11.

これにより、半導体発光素子1では、図5に示すように、発光強度が7.91mWとなる光出力“A”が得られ、図4(a)の場合の4.58mWとなる光出力“D”よりも、光の取り出し効率を飛躍的に高めることができる。また、分割用溝10cをV字状に加工したものだけの場合の6.04mWとなる光出力“B”よりも光の取り出し効率が高くなっている。   As a result, in the semiconductor light emitting device 1, as shown in FIG. 5, an optical output “A” with an emission intensity of 7.91 mW is obtained, and an optical output “D” of 4.58 mW in the case of FIG. It is possible to dramatically increase the light extraction efficiency than “. In addition, the light extraction efficiency is higher than the light output “B” of 6.04 mW in the case where only the dividing groove 10c is processed into a V shape.

以上、実施形態1によれば、各透明結晶基板11の半導体積層面11aに対する裏面11bおよび側面11cの全面が粗面となることにより、従来の非鏡面の対象となる半導体の最上層よりも大きい、透明結晶基板11と外界との界面でのそれら両者の屈折率の違いによる反射を抑制することができ、しかも、微粒子ブラスト材2のブラストにより、従来の第1の方法および第2の方法に比べて、裏面11bおよび側面11cの全面の粗面化の度合いが高くなるから、従来よりも発光強度を一層増強することができる。   As described above, according to the first embodiment, the entire surface of the back surface 11b and the side surface 11c with respect to the semiconductor laminated surface 11a of each transparent crystal substrate 11 is a rough surface, which is larger than the uppermost semiconductor layer that is the target of the conventional non-mirror surface. The reflection due to the difference in refractive index between the transparent crystal substrate 11 and the outside can be suppressed, and the blasting of the fine particle blast material 2 allows the conventional first method and second method to be used. In comparison, since the degree of roughening of the entire back surface 11b and side surface 11c is increased, the emission intensity can be further enhanced as compared with the conventional case.

また、各透明結晶基板11の側面11cの角度がその半導体積層面11aからの光に対する当該側面11cでの反射を抑制する鋭角になることになり、透明結晶基板11の側面11cと外界との界面での反射を抑制することができるので、発光強度を一層増強することができる。   Further, the angle of the side surface 11c of each transparent crystal substrate 11 becomes an acute angle that suppresses reflection at the side surface 11c with respect to light from the semiconductor laminated surface 11a, and the interface between the side surface 11c of the transparent crystal substrate 11 and the outside world. Therefore, the light emission intensity can be further enhanced.

さらに、分割用溝10cをレーザにより形成することにより、残留応力やクラックの発生を無くすことができる。また、微粒子ブラスト材2を噴射することにより、レーザ加工時に生じた汚れを除去することも可能となる。   Furthermore, by forming the dividing groove 10c with a laser, the occurrence of residual stress and cracks can be eliminated. In addition, by spraying the fine particle blasting material 2, it is possible to remove dirt generated during laser processing.

なお、実施形態1では、透明結晶基板11は、断面台形状になっているが、半球状でもよい。この構造の場合、点光源から発した光の取り出し効率を最もよくすることが可能となる。   In the first embodiment, the transparent crystal substrate 11 has a trapezoidal cross section, but may be hemispherical. In the case of this structure, the extraction efficiency of light emitted from the point light source can be maximized.

また、分割用溝10cを形成するため、ウエハ10に対して、Nd:YAGレーザの3倍高調波を照射するようにしたが、これに限らず(以下の各実施形態においても)、波長532nmの2倍高調波、波長266nmの4倍高調波または波長213nmの5倍高調波を照射するようにしてもよく、あるいはパルス幅が極めて短い1ps以下の超短パルスレーザを照射するようにしてもよい。超短パルスレーザの場合、レーザ波長として、近赤外レーザであるTi:サファイアレーザ(波長800nm)やNd:YAGレーザ(波長1064nm)でも加工することが可能である。   In order to form the dividing groove 10c, the wafer 10 is irradiated with the third harmonic of the Nd: YAG laser. However, the present invention is not limited to this, and the wavelength is 532 nm. 2nd harmonic, 4th harmonic of wavelength 266nm or 5th harmonic of wavelength 213nm, or an ultrashort pulse laser with an extremely short pulse width of 1ps or less. Good. In the case of an ultrashort pulse laser, it is possible to process with a Ti: sapphire laser (wavelength 800 nm) or an Nd: YAG laser (wavelength 1064 nm), which is a near infrared laser, as a laser wavelength.

また、分割用溝10c形成用のレーザの出力は、4.0Wを例示したが、これに限らず(以下の各実施形態においても)、2.0Wより小さければ所要の深さまで分割用溝を形成することができず、20Wより大きければ熱によって透明結晶基板11の結晶にダメージが入ってしまうので、2.0〜20W程度の範囲内に設定するのが望ましい。   In addition, although the output of the laser for forming the dividing groove 10c is 4.0 W, the present invention is not limited to this (in each of the following embodiments), and if it is smaller than 2.0 W, the dividing groove is formed to a required depth. If it cannot be formed and is larger than 20 W, the crystal of the transparent crystal substrate 11 is damaged by heat, so it is desirable to set it within a range of about 2.0 to 20 W.

また、分割用溝10c形成用のレーザの周波数は、30kHzを例示したが、これに限らず(以下の各実施形態においても)、5kHzより低ければ所要の深さまで分割用溝を形成することができず、60kHzより高ければ熱によって透明結晶基板11の結晶にダメージが入ってしまうので、5〜60kHz程度の範囲内に設定するのが望ましい。   Further, the frequency of the laser for forming the dividing groove 10c is exemplified as 30 kHz. However, the frequency is not limited to this (in each of the following embodiments), and the dividing groove may be formed to a required depth if it is lower than 5 kHz. If it is higher than 60 kHz, the crystal of the transparent crystal substrate 11 is damaged by heat, so it is desirable to set it within a range of about 5 to 60 kHz.

また、分割用溝10c形成用のレーザの走査速度は、1mm/秒を例示したが、これに限らず(以下の各実施形態においても)、1mm/秒より遅ければ、熱によって透明結晶基板11の結晶にダメージが入り、また加工時間が長くなる一方、20mm/秒程度より速ければ所要の深さまで分割用溝を形成することができないので、1〜20mm/秒程度の範囲内に設定するのが望ましい。   In addition, the scanning speed of the laser for forming the dividing groove 10c is 1 mm / second, but is not limited thereto (also in the following embodiments). If it is slower than 1 mm / second, the transparent crystal substrate 11 is heated by heat. The crystal is damaged and the processing time becomes longer. On the other hand, if it is faster than about 20 mm / second, the dividing groove cannot be formed to the required depth, so it is set within the range of about 1 to 20 mm / second. Is desirable.

また、微粒子ブラスト材2の粒子径は、20μmを例示したが、これに限らず(以下の各実施形態においても)、10μmより小さければ粗面化の凹凸の度合いが低くなり、100μmより大きければ、透明結晶基板11の結晶への衝撃ダメージが大きくなるので、10〜100μm程度の範囲内に設定するのが望ましい。このとき、微粒子ブラスト材2の粒子径と表面の粗面化の度合いは比例するので、粒子径が大きいほど凹凸の度合いが大きくなる。   Further, the particle diameter of the fine particle blast material 2 is exemplified as 20 μm, but is not limited thereto (also in the following embodiments). If the particle size is smaller than 10 μm, the degree of roughening unevenness is reduced, and if larger than 100 μm. Since the impact damage to the crystal of the transparent crystal substrate 11 becomes large, it is desirable to set within a range of about 10 to 100 μm. At this time, the particle size of the fine particle blasting material 2 is proportional to the degree of roughening of the surface, so the degree of unevenness increases as the particle size increases.

また、微粒子ブラスト材2のブラスト圧力は、0.5Mpaを例示したが、これに限らず(以下の各実施形態においても)、0.3Mpaより低ければ加工速度が遅くなり、0.7MPaより高ければ、透明結晶基板11の結晶への衝撃ダメージが大きくなるので、0.3〜0.7MPa程度の範囲内に設定するのが望ましい。   Further, the blast pressure of the fine particle blast material 2 is exemplified as 0.5 Mpa. However, the blast pressure is not limited to this (in each of the following embodiments), and if it is lower than 0.3 Mpa, the processing speed is slow and higher than 0.7 MPa. In this case, since the impact damage to the crystal of the transparent crystal substrate 11 becomes large, it is desirable to set it within a range of about 0.3 to 0.7 MPa.

さらに、微粒子ブラスト材2の照射時間は、10秒を例示したが、これに限らず(以下の各実施形態においても)、5秒よりも短ければ粗面化の凹凸の度合いが低くなり、20秒よりも長ければ、透明結晶基板11の結晶への衝撃ダメージが大きくなるので、5〜20秒程度程度の範囲内に設定するのが望ましい。   Further, although the irradiation time of the fine particle blast material 2 is exemplified as 10 seconds, it is not limited thereto (also in the following embodiments), and if it is shorter than 5 seconds, the degree of unevenness of roughening becomes low, and 20 If it is longer than 2 seconds, impact damage to the crystal of the transparent crystal substrate 11 becomes large, so it is desirable to set it within a range of about 5 to 20 seconds.

(実施形態2)
図6は本発明による実施形態2の半導体発光素子の製造方法の説明図である。
(Embodiment 2)
FIG. 6 is an explanatory view of the method for manufacturing the semiconductor light emitting device of the second embodiment according to the present invention.

実施形態2の半導体発光素子の製造方法は、図6に示すように、実施形態1との相違点として、溝形成工程で、分割用溝10cを井戸(ストレート)状に形成することを特徴とする。つまり、図6(b)に示すように溝形成工程に移れば、実施形態1と同様に補助ラインを形成し、この後、ウエハ10に対して、裏面10b側から同図の垂直方向D3で、Nd:YAGレーザの3倍高調波を照射することにより、井戸状の分割用溝10c(図6(c)参照)を、裏面10b側から見て上記補助ラインに対応する格子状となるように形成する。レーザは、例えば、出力6.0W、周波数30kHz、走査速度1mm/秒に設定される。ただし、粗面化工程では、図6(c),(d)に示すように、裏面11bの全面が微粒子ブラスト材2のブラストにより粗面化される。   As shown in FIG. 6, the manufacturing method of the semiconductor light emitting device of the second embodiment is characterized in that the dividing grooves 10c are formed in a well (straight) shape in the groove forming step as a difference from the first embodiment. To do. In other words, as shown in FIG. 6B, when the groove forming process is started, auxiliary lines are formed in the same manner as in the first embodiment, and thereafter, with respect to the wafer 10 from the back surface 10b side in the vertical direction D3 in FIG. By irradiating the third harmonic of the Nd: YAG laser, the well-shaped dividing groove 10c (see FIG. 6C) is formed in a lattice shape corresponding to the auxiliary line when viewed from the back surface 10b side. To form. For example, the laser is set to an output of 6.0 W, a frequency of 30 kHz, and a scanning speed of 1 mm / second. However, in the roughening step, as shown in FIGS. 6C and 6D, the entire surface of the back surface 11 b is roughened by blasting of the fine particle blast material 2.

以上、実施形態2によれば、先の図5に示すように、発光強度が5.97mWとなる光出力“C”が得られ、図4(a)の場合の4.58mWとなる光出力“D”よりも、光の取り出し効率を高めることができる。   As described above, according to the second embodiment, as shown in FIG. 5, the light output “C” having the emission intensity of 5.97 mW is obtained, and the light output of 4.58 mW in the case of FIG. The light extraction efficiency can be increased more than “D”.

なお、実施形態2では、裏面11bの全面を微粒子ブラスト材2のブラストにより粗面化するようになっているが、これに限らず、実施形態1と同様に、裏面11bおよび側面11cの全面を微粒子ブラスト材2のブラストにより粗面化するべく、微粒子ブラスト材2を鉛直下向きに限らず斜め下向きにして側面11cに噴射するようにしてもよい。このように、裏面11bおよび側面11cの全面を微粒子ブラスト材2のブラストにより粗面化すれば、図5に示す光出力“C”よりも光の取り出し効率を高めることが期待できる。   In the second embodiment, the entire surface of the back surface 11b is roughened by blasting of the fine particle blast material 2. However, the present invention is not limited to this, and the entire surface of the back surface 11b and the side surface 11c is not limited to this. In order to roughen the surface by blasting the fine particle blast material 2, the fine particle blast material 2 may be sprayed to the side surface 11c not only vertically downward but obliquely downward. Thus, if the entire surface of the back surface 11b and the side surface 11c is roughened by blasting of the fine particle blast material 2, it can be expected that the light extraction efficiency is higher than the light output “C” shown in FIG.

これに対して、実施形態1では、裏面11bおよび側面11cの全面を微粒子ブラスト材2のブラストにより粗面化するようにしたが、実施形態2と同様に、裏面11bの全面を微粒子ブラスト材2のブラストにより粗面化するようにしてもよい。この場合でも、図5の光出力“C”,“D”の関係から、光の取り出し効率が実施形態1よりも悪くなるものの、図4(a)の場合の光出力“D”よりも光の取り出し効率を高めることができる。   In contrast, in the first embodiment, the entire surface of the back surface 11b and the side surface 11c is roughened by the blasting of the fine particle blast material 2, but the entire surface of the back surface 11b is formed in the fine particle blast material 2 as in the second embodiment. The surface may be roughened by blasting. Even in this case, the light extraction efficiency is worse than that of the first embodiment due to the relationship between the light outputs “C” and “D” in FIG. 5, but the light output is higher than the light output “D” in the case of FIG. The take-out efficiency can be increased.

(実施形態3)
図7は本発明による実施形態3の半導体発光素子の製造方法の説明図である。
(Embodiment 3)
FIG. 7 is an explanatory view of the method for manufacturing the semiconductor light emitting device of the third embodiment according to the present invention.

実施形態3の半導体発光素子の製造方法は、図7に示すように、実施形態1,2(図7の例では実施形態1)との相違点として、同実施形態と同様の図7(b)に示す粗面化工程の前に分割工程に移り、複数の透明結晶基板11および半導体12を個々に分割することを特徴とする。   As shown in FIG. 7, the manufacturing method of the semiconductor light emitting device of Embodiment 3 differs from Embodiments 1 and 2 (Embodiment 1 in the example of FIG. 7) as shown in FIG. It moves to a division | segmentation process before the roughening process shown in FIG.

実施形態3では、実施形態1と同様の積層工程の後、分割工程に移り、複数の透明結晶基板11および半導体12を個々に分割し、製造途中における平角状の個々の半導体発光素子1を、図7(a)に示すような真空などによるチャックが可能な装置3で固定し、傾斜方向D2で、Nd:YAGレーザの3倍高調波を照射することにより、半導体積層面11aに対する側面11cの角度θが例えば60°の鋭角となるようにする。   In the third embodiment, after the same stacking process as in the first embodiment, the process proceeds to a dividing process, in which the plurality of transparent crystal substrates 11 and the semiconductors 12 are individually divided, and each rectangular semiconductor light emitting element 1 in the middle of manufacture is obtained. By fixing with a device 3 capable of chucking by vacuum or the like as shown in FIG. 7A and irradiating a third harmonic of the Nd: YAG laser in the tilt direction D2, the side surface 11c of the semiconductor stacked surface 11a is irradiated. The angle θ is set to an acute angle of 60 °, for example.

実施形態3によれば、分割用溝10cにより側面を形成する実施形態1,2に比べ、レーザにより側面11cを直接形成するので、高精度で側面11c全面を所望の角度に設定することができる。なお、半導体発光素子1の形状は、図7の形状に限定されない。   According to the third embodiment, as compared with the first and second embodiments in which the side surface is formed by the dividing groove 10c, the side surface 11c is directly formed by the laser, so that the entire side surface 11c can be set at a desired angle with high accuracy. . The shape of the semiconductor light emitting element 1 is not limited to the shape shown in FIG.

なお、上記各実施形態において、残存する微粒子ブラスト材2を除去するため、溶剤を用いた超音波洗浄やウオータージェットによる洗浄、酸やアルカリによる化学的エッチングを実行するようにしてもよい。   In each of the above embodiments, in order to remove the remaining fine particle blasting material 2, ultrasonic cleaning using a solvent, cleaning with a water jet, or chemical etching with acid or alkali may be performed.

また、実施形態1では、分割用溝10cの形成にレーザを使用したが、図8(a)に示すような刃先の角度が60°のブレード4を使用して断面V字状の分割用溝10cを形成するようにしてもよい。同様に、実施形態2では、分割用溝10cの形成にレーザを使用したが、図8(b)に示すような刃先の角度が90°のブレード5を使用して井戸状の分割用溝10cを形成するようにしてもよい。   In the first embodiment, the laser is used to form the dividing groove 10c. However, the dividing groove having a V-shaped cross section using the blade 4 having a blade angle of 60 ° as shown in FIG. 8A. 10c may be formed. Similarly, in the second embodiment, a laser is used to form the dividing groove 10c. However, a well-shaped dividing groove 10c is formed using a blade 5 having a blade angle of 90 ° as shown in FIG. 8B. May be formed.

また、実施形態1,2において、分割用溝10cの形成時に完全にブレーキングし、その後で、製造途中の各半導体発光素子1を例えば装置3で固定して、透明結晶基板11における半導体積層面11aに対する少なくとも裏面11bに微粒子ブラスト材2を噴射するようにしてもよい。   Further, in the first and second embodiments, the semiconductor laminated surface in the transparent crystal substrate 11 is completely braked when the dividing groove 10c is formed, and then each semiconductor light emitting element 1 being manufactured is fixed by, for example, the device 3. You may make it inject | pour the fine particle blast material 2 to the back surface 11b at least with respect to 11a.

さらに、図9に示すように、粗面化工程での微粒子ブラスト材2のブラストの前に、複数の各透明結晶基板11の少なくとも裏面11bの全面における粗面化の凹凸差を大きくするため、例えば100μmの格子ピッチのマスク(ブラストマスク)6を形成するようにしてもよい。この方法では、各透明結晶基板11の少なくとも裏面11bの全面における粗面化の度合いを高くすることができるので、発光強度をより一層増強することができる。   Furthermore, as shown in FIG. 9, before the blasting of the fine particle blast material 2 in the roughening step, in order to increase the unevenness difference of the roughening on the entire surface of at least the back surface 11b of each of the plurality of transparent crystal substrates 11, For example, a mask (blast mask) 6 having a lattice pitch of 100 μm may be formed. In this method, since the degree of roughening on the entire surface of at least the back surface 11b of each transparent crystal substrate 11 can be increased, the emission intensity can be further enhanced.

本発明による実施形態1の半導体発光素子の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor light-emitting device of Embodiment 1 by this invention. 本発明による各実施形態の半導体発光素子の製造方法において特徴となる各工程の説明図である。It is explanatory drawing of each process characterized by the manufacturing method of the semiconductor light-emitting device of each embodiment by this invention. 本発明による各実施形態の半導体発光素子の製造方法において特徴となる各工程の説明図である。It is explanatory drawing of each process characterized by the manufacturing method of the semiconductor light-emitting device of each embodiment by this invention. 実施形態1の半導体発光素子の反射抑制の説明図である。6 is an explanatory diagram of reflection suppression of the semiconductor light-emitting element of Embodiment 1. FIG. 半導体発光素子の効果の説明図である。It is explanatory drawing of the effect of a semiconductor light-emitting device. 本発明による実施形態2の半導体発光素子の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor light-emitting device of Embodiment 2 by this invention. 本発明による実施形態3の半導体発光素子の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor light-emitting device of Embodiment 3 by this invention. 実施形態1,2の変形例の説明図である。It is explanatory drawing of the modification of Embodiment 1,2. 実施形態1〜3の変形例の説明図である。It is explanatory drawing of the modification of Embodiment 1-3.

符号の説明Explanation of symbols

1 半導体発光素子
10 ウエハ
10a 一の面
10b 裏面
10c 分割用溝
11 透明結晶基板
11a 半導体積層面
11b 裏面
11c 側面
12 半導体
120 主要層
121 電極
2 微粒子ブラスト材
DESCRIPTION OF SYMBOLS 1 Semiconductor light-emitting device 10 Wafer 10a One surface 10b Back surface 10c Dividing groove 11 Transparent crystal substrate 11a Semiconductor laminated surface 11b Back surface 11c Side surface 12 Semiconductor 120 Main layer 121 Electrode 2 Fine particle blast material

Claims (10)

透明結晶基板を複数含むウエハの一の面に、前記複数の透明結晶基板に対して複数の半導体をそれぞれ積層する積層工程と、前記複数の透明結晶基板の各々におけるその半導体が積層される面に対する少なくとも裏面の全面を、ブラスト材のブラストにより粗面化する粗面化工程とを含むことを特徴とする半導体発光素子の製造方法。   A laminating step of laminating a plurality of semiconductors on the plurality of transparent crystal substrates on one surface of a wafer including a plurality of transparent crystal substrates, and a surface on which the semiconductors are laminated in each of the plurality of transparent crystal substrates A method of manufacturing a semiconductor light emitting device, comprising: a roughening step of roughening at least the entire back surface by blasting of a blast material. 前記積層工程と前記粗面化工程との間に、前記複数の透明結晶基板および半導体を個々に分割するための分割用溝を形成する溝形成工程を含み、この溝形成工程で、前記分割用溝を井戸状に形成することを特徴とする請求項1記載の半導体発光素子の製造方法。   A groove forming step for forming a dividing groove for individually dividing the plurality of transparent crystal substrates and the semiconductor between the laminating step and the roughening step; 2. The method of manufacturing a semiconductor light emitting device according to claim 1, wherein the groove is formed in a well shape. 前記積層工程と前記粗面化工程との間に、前記複数の透明結晶基板および半導体を個々に分割するための分割用溝を形成する溝形成工程を含み、この溝形成工程で、前記ウエハの一の面に対する裏面に、前記分割用溝を断面V字状に形成するとともに、前記複数の透明結晶基板の各々におけるその半導体が積層される面に対する側面の角度を、その半導体層からの光に対する当該側面での反射を抑制する鋭角にすることを特徴とする請求項1記載の半導体発光素子の製造方法。   A groove forming step for forming a dividing groove for dividing the plurality of transparent crystal substrates and the semiconductor individually between the laminating step and the roughening step, and in the groove forming step, The dividing groove is formed in a V-shaped cross section on the back surface with respect to one surface, and the angle of the side surface with respect to the surface on which the semiconductor is laminated in each of the plurality of transparent crystal substrates is set with respect to the light from the semiconductor layer. 2. The method of manufacturing a semiconductor light-emitting element according to claim 1, wherein an acute angle is used to suppress reflection at the side surface. 前記溝形成工程で、前記複数の透明結晶基板の断面形状が台形状になるように、前記ウエハの一の面に対する裏面に、前記分割用溝を断面V字状に形成することを特徴とする請求項3記載の半導体発光素子の製造方法。   In the groove forming step, the dividing grooves are formed in a V-shaped cross section on the back surface of one surface of the wafer so that the cross-sectional shapes of the plurality of transparent crystal substrates are trapezoidal. A method for manufacturing a semiconductor light emitting device according to claim 3. 前記粗面化工程で、前記複数の透明結晶基板の各々におけるその半導体が積層される面に対する裏面および側面の全面を、ブラスト材のブラストにより粗面化することを特徴とする請求項2から4のいずれかに記載の半導体発光素子の製造方法。   5. The roughening step comprises roughening the entire back surface and side surfaces of each of the plurality of transparent crystal substrates with respect to the surface on which the semiconductor is laminated by blasting a blast material. The manufacturing method of the semiconductor light-emitting device in any one of. 前記溝形成工程で、前記分割用溝をレーザにより形成することを特徴とする請求項2から5のいずれかに記載の半導体発光素子の製造方法。   6. The method of manufacturing a semiconductor light emitting element according to claim 2, wherein the dividing groove is formed by a laser in the groove forming step. 前記溝形成工程で、前記分割用溝をブレードにより形成することを特徴とする請求項2から5のいずれかに記載の半導体発光素子の製造方法。   6. The method of manufacturing a semiconductor light emitting element according to claim 2, wherein the dividing groove is formed by a blade in the groove forming step. 前記粗面化工程での前記ブラスト材のブラストの前に、前記複数の各透明結晶基板の少なくとも裏面の全面における粗面化の凹凸差を大きくするためのマスクを形成することを特徴とする請求項1から7のいずれかに記載の半導体発光素子の製造方法。   Before the blasting of the blasting material in the roughening step, a mask for increasing the unevenness of roughening on at least the entire back surface of each of the plurality of transparent crystal substrates is formed. Item 8. A method for producing a semiconductor light emitting device according to any one of Items 1 to 7. 前記粗面化工程の前または後に、前記複数の透明結晶基板および半導体を個々に分割することを特徴とする請求項1から8のいずれかに記載の半導体発光素子の製造方法。   9. The method of manufacturing a semiconductor light emitting element according to claim 1, wherein the plurality of transparent crystal substrates and the semiconductor are individually divided before or after the roughening step. 請求項1から9のいずれかに記載の半導体発光素子の製造方法により製造されたことを特徴とする半導体発光素子。   A semiconductor light emitting device manufactured by the method for manufacturing a semiconductor light emitting device according to claim 1.
JP2003394651A 2003-11-25 2003-11-25 Manufacturing method of semiconductor light emitting device Expired - Fee Related JP4669216B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394651A JP4669216B2 (en) 2003-11-25 2003-11-25 Manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394651A JP4669216B2 (en) 2003-11-25 2003-11-25 Manufacturing method of semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2005158971A true JP2005158971A (en) 2005-06-16
JP4669216B2 JP4669216B2 (en) 2011-04-13

Family

ID=34720654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394651A Expired - Fee Related JP4669216B2 (en) 2003-11-25 2003-11-25 Manufacturing method of semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4669216B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142277A (en) * 2005-11-21 2007-06-07 Matsushita Electric Works Ltd Method for manufacturing light emitting element
JP2007324326A (en) * 2006-05-31 2007-12-13 Aisin Seiki Co Ltd Light-emitting diode chip and wafer division processing method
JP2008270819A (en) * 2007-04-23 2008-11-06 Cree Inc Beveled led chip which has transparent substrate
US7745240B2 (en) 2006-07-14 2010-06-29 Eudyna Devices Inc. Manufacturing method of light-emitting element with surface layer removal
CN102446735A (en) * 2010-09-30 2012-05-09 株式会社迪思科 Sapphire wafer dividing method
JP2012227234A (en) * 2011-04-18 2012-11-15 Nichia Chem Ind Ltd Light-emitting device, and method of manufacturing the same
JP2013004957A (en) * 2011-06-17 2013-01-07 National Cheng Kung Univ Light-emitting element structure and manufacturing method of the same
WO2013148955A1 (en) * 2012-03-28 2013-10-03 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
WO2014050585A1 (en) * 2012-09-28 2014-04-03 株式会社アライドマテリアル Crucible for growing sapphire single crystal, and method for producing crucible for growing sapphire single crystal
JP2017017110A (en) * 2015-06-29 2017-01-19 国立研究開発法人情報通信研究機構 Semiconductor light emitting element emitting deep ultraviolet light, light emitting module including semiconductor light emitting element, and manufacturing method of semiconductor light emitting element
US10096742B2 (en) 2012-03-28 2018-10-09 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
US10615324B2 (en) 2013-06-14 2020-04-07 Cree Huizhou Solid State Lighting Company Limited Tiny 6 pin side view surface mount LED

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142277A (en) * 2005-11-21 2007-06-07 Matsushita Electric Works Ltd Method for manufacturing light emitting element
JP2007324326A (en) * 2006-05-31 2007-12-13 Aisin Seiki Co Ltd Light-emitting diode chip and wafer division processing method
US7745240B2 (en) 2006-07-14 2010-06-29 Eudyna Devices Inc. Manufacturing method of light-emitting element with surface layer removal
JP2008270819A (en) * 2007-04-23 2008-11-06 Cree Inc Beveled led chip which has transparent substrate
JP2011193032A (en) * 2007-04-23 2011-09-29 Cree Inc Beveled led chip with transparent substrate
CN102446735A (en) * 2010-09-30 2012-05-09 株式会社迪思科 Sapphire wafer dividing method
JP2012227234A (en) * 2011-04-18 2012-11-15 Nichia Chem Ind Ltd Light-emitting device, and method of manufacturing the same
JP2013004957A (en) * 2011-06-17 2013-01-07 National Cheng Kung Univ Light-emitting element structure and manufacturing method of the same
WO2013148955A1 (en) * 2012-03-28 2013-10-03 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
US9595636B2 (en) 2012-03-28 2017-03-14 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
US10096742B2 (en) 2012-03-28 2018-10-09 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
WO2014050585A1 (en) * 2012-09-28 2014-04-03 株式会社アライドマテリアル Crucible for growing sapphire single crystal, and method for producing crucible for growing sapphire single crystal
JP5947389B2 (en) * 2012-09-28 2016-07-06 株式会社アライドマテリアル Crucible for growing sapphire single crystal and method for producing crucible for growing sapphire single crystal
JPWO2014050585A1 (en) * 2012-09-28 2016-08-22 株式会社アライドマテリアル Crucible for growing sapphire single crystal and method for producing crucible for growing sapphire single crystal
US10615324B2 (en) 2013-06-14 2020-04-07 Cree Huizhou Solid State Lighting Company Limited Tiny 6 pin side view surface mount LED
JP2017017110A (en) * 2015-06-29 2017-01-19 国立研究開発法人情報通信研究機構 Semiconductor light emitting element emitting deep ultraviolet light, light emitting module including semiconductor light emitting element, and manufacturing method of semiconductor light emitting element

Also Published As

Publication number Publication date
JP4669216B2 (en) 2011-04-13

Similar Documents

Publication Publication Date Title
TWI427827B (en) Manufacturing method of semiconductor light emitting element
KR100579028B1 (en) Semiconductor element and method for producing the same
JP5556657B2 (en) Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP4642137B2 (en) Method for manufacturing compound semiconductor device wafer
JP3904585B2 (en) Manufacturing method of semiconductor device
TWI327340B (en) Production method for semiconductor device
JP5612336B2 (en) Manufacturing method of semiconductor light emitting device
KR20080106377A (en) Method for fabrication of semiconductor light-emitting device
TW200524180A (en) Light-emitting semiconductor device, manufacturing method thereof, and electrode forming method
JP2011129765A (en) Manufacturing method for semiconductor light-emitting element
KR20070007137A (en) Production method of compound semiconductor light-emitting device wafer
JP2011505699A (en) Gallium nitride thin LED with enhanced light output
JP2017069510A (en) Semiconductor element manufacturing method
JP4669216B2 (en) Manufacturing method of semiconductor light emitting device
JP2005166728A (en) Method of manufacturing nitride-based semiconductor element
JP4683989B2 (en) Compound semiconductor light emitting device wafer manufacturing method
JP4386142B2 (en) Nitride semiconductor device manufacturing method
JP2006245066A (en) Light emitting diode and method of manufacturing light emitting diode
US20120319138A1 (en) Semiconductor light emitting device
JP2008300645A (en) Manufacturing method of nitride based semiconductor led chip
JP5025199B2 (en) Group III nitride semiconductor light emitting device
WO2020177026A1 (en) Light-emitting diode and manufacturing method therefor
JP2008181910A (en) Manufacturing method of gan-based light-emitting diode element
JP2006203251A (en) Production method for semiconductor device
JP2009188433A (en) Manufacturing method of nitride semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090908

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4669216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees