JP2005150521A - Imaging apparatus and manufacturing method thereof - Google Patents

Imaging apparatus and manufacturing method thereof Download PDF

Info

Publication number
JP2005150521A
JP2005150521A JP2003388075A JP2003388075A JP2005150521A JP 2005150521 A JP2005150521 A JP 2005150521A JP 2003388075 A JP2003388075 A JP 2003388075A JP 2003388075 A JP2003388075 A JP 2003388075A JP 2005150521 A JP2005150521 A JP 2005150521A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
layer
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003388075A
Other languages
Japanese (ja)
Inventor
Yoshihiko Fukumoto
嘉彦 福元
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, キヤノン株式会社 filed Critical Canon Inc
Priority to JP2003388075A priority Critical patent/JP2005150521A/en
Publication of JP2005150521A publication Critical patent/JP2005150521A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing

Abstract

<P>PROBLEM TO BE SOLVED: To prevent mixing of free electrons between adjacent pixels in a back face irradiation type imaging apparatus of high resolution and high sensitivity. <P>SOLUTION: The imaging apparatus is provided with a semiconductor substrate 114 having at least 2 main surfaces, a photodiode provided on the first main surface (light incident side) of the semiconductor substrate 114, and a reading means (a transfer MOS transistor and a floating diffusion area 110) provided on the second main surface of the semiconductor substrate for reading an electric signal from the photodiode. The photodiode has at least a first semiconductor area 101 of a first conductive type provided on the first main surface, and a second semiconductor area 102 of a second conductive type arranged inside of the semiconductor substrate more than the first semiconductor area. The photodiode and the reading means are surrounded by a third conductor area 112 of the first conductive type arranged inside of the semiconductor substrate extending from the first main surface side of the semiconductor substrate to the second main surface side. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は撮像装置及びその製造方法に関し、詳しくは半導体の一方の面側(第2面側)で受光し、第2面側に設けられた光電変換手段で光電変換された電気信号を他方の面側(第1面側)に設けられた読み出し手段に移送して読み出す背面照射型の撮像装置及びその製造方法に関する。   The present invention relates to an imaging device and a method of manufacturing the same, and more specifically, receives an electric signal received on one side (second side) of a semiconductor and photoelectrically converted an electric signal by a photoelectric conversion unit provided on the second side. The present invention relates to a back-illuminated imaging device that is transferred to and read out by a reading means provided on the surface side (first surface side), and a manufacturing method thereof.

高感度、高解像度を両立する撮像装置の一つである背面照射型撮像装置の、例えば特許文献1に公開されている従来例を図52に示す。図52において、P型の半導体基体12は、10μm程度の薄さに設定される。この半導体基体12の第1面側には、信号電荷転送のためにN型のCCD(電荷転送素子)拡散層13が設けられる。このCCD拡散層13の近傍には、ゲート酸化膜14を介して多層の転送電極15が配置される。また、半導体基体12のエネルギー線が入射する側(第2面側)には反射防止膜19が形成される。さらに、撮像装置の機械的強度を得るための支持基板21などが設けられる。   FIG. 52 shows a conventional example disclosed in Patent Document 1, for example, of a back-illuminated imaging device that is one of imaging devices that achieve both high sensitivity and high resolution. In FIG. 52, the P-type semiconductor substrate 12 is set to a thickness of about 10 μm. An N-type CCD (charge transfer device) diffusion layer 13 is provided on the first surface side of the semiconductor substrate 12 for signal charge transfer. In the vicinity of the CCD diffusion layer 13, a multilayer transfer electrode 15 is disposed via a gate oxide film 14. Further, an antireflection film 19 is formed on the side of the semiconductor substrate 12 on which the energy rays are incident (second surface side). Further, a support substrate 21 for obtaining the mechanical strength of the imaging device is provided.

このような構成の撮像装置には、第2面側からエネルギー線が照射される。このエネルギー線によって半導体基体12の第2面側には、電子−ホール対が発生する。この自由電子は、半導体基体12中を移動した後、CCD拡散層13のポテンシャル井戸に到達し、信号電荷として蓄積される。このCCD拡散層13の信号電荷は、転送電極15の印加電圧によって転送され、外部へ順次読み出される。17は電荷蓄積部、18は空乏化阻止層、20はALパッドである。
特開2002−151676号公報
The imaging apparatus having such a configuration is irradiated with energy rays from the second surface side. Electron-hole pairs are generated on the second surface side of the semiconductor substrate 12 by the energy rays. The free electrons move through the semiconductor substrate 12, reach the potential well of the CCD diffusion layer 13, and are accumulated as signal charges. The signal charges in the CCD diffusion layer 13 are transferred by the voltage applied to the transfer electrode 15 and sequentially read out. Reference numeral 17 denotes a charge storage unit, 18 denotes a depletion prevention layer, and 20 denotes an AL pad.
JP 2002-151676 A

従来の背面照射型の撮像装置では、図52中の第2面側で発生した自由電子が半導体基体12中を移動してCCD拡散層13に到達する前に、隣り合う画素間で混合し、その結果スメアが生じやすいという問題点がある。このようなスメア発生は、画素ピッチを狭めて撮像装置を多画素化し解像度を向上する上で大きな弊害である。また特に、青色などの短波長のエネルギー線は、第2面側の極浅い領域で電子−ホール対を発生する。そのため、短波長のエネルギー線の場合には、自由電子の移動距離が特に長く、上記の問題が一段と顕著に生じやすい。上記特許文献1に記載されている従来例では、その対策として半導体基体12の濃度よりも濃いP型の埋め込みチャネルストップ層17aを導入しているが、チャネルストップ層17aとCCD拡散層13の間に隙間をもたせてあるため、電荷転送部17からCCD拡散層13への垂直方向の電荷転送時における、隣接画素間の自由電子の混合を完全に防ぐことは困難である。また、仮にチャネルストップ層17aとCCD拡散層13を接触させ、隣接する画素どうしを電気的に完全に隔離するような構成にした場合、CCD電荷転送時における両者間の逆方向電流増加による画質の劣化の問題がある。   In the conventional back-illuminated imaging device, before free electrons generated on the second surface side in FIG. 52 move through the semiconductor substrate 12 and reach the CCD diffusion layer 13, they are mixed between adjacent pixels, As a result, there is a problem that smear is likely to occur. Such smearing is a serious adverse effect on reducing the pixel pitch and increasing the number of pixels in the imaging apparatus to improve the resolution. In particular, short wavelength energy rays such as blue generate electron-hole pairs in a very shallow region on the second surface side. Therefore, in the case of an energy beam with a short wavelength, the moving distance of free electrons is particularly long, and the above problem is more likely to occur. In the conventional example described in Patent Document 1, a P-type buried channel stop layer 17a having a concentration higher than that of the semiconductor substrate 12 is introduced as a countermeasure. However, between the channel stop layer 17a and the CCD diffusion layer 13 is introduced. Therefore, it is difficult to completely prevent free electrons from being mixed between adjacent pixels during charge transfer in the vertical direction from the charge transfer unit 17 to the CCD diffusion layer 13. Also, if the channel stop layer 17a and the CCD diffusion layer 13 are brought into contact with each other and the adjacent pixels are electrically isolated from each other, the image quality can be improved by increasing the reverse current between the two during CCD charge transfer. There is a problem of deterioration.

そこで、本発明では上記問題点に鑑みて、スメア発生が少ない高解像度、高感度の背面照射型の撮像装置を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a high-resolution, high-sensitivity back-illuminated imaging device that generates less smear.

本発明による撮像装置は、少なくとも2つの主面を有する半導体基体と、
前記半導体基体の第1の主面に設けられた光電変換手段と、
前記半導体基体の第2の主面に設けられた、前記光電変換手段からの電気信号を読み出す読み出し手段と、
前記読み出し手段に接続され前記半導体基体上に設けられた配線手段と、を備え、
前記光電変換手段は少なくとも、前記第1の主面に設けられた第1導電型の第1半導体領域と、該第1半導体領域よりも前記半導体基体の内部に配置された第2導電型の第2半導体領域とを有する撮像装置において、
前記光電変換手段と前記読み出し手段は前記半導体基体の第1の主面側から第2の主面側にわたり前記半導体基体内部に配置された第1導電型の第3半導体領域によってその周囲が囲まれていることを特徴とする。
An imaging device according to the present invention comprises a semiconductor substrate having at least two main surfaces;
Photoelectric conversion means provided on the first main surface of the semiconductor substrate;
A reading means for reading an electrical signal from the photoelectric conversion means provided on the second main surface of the semiconductor substrate;
Wiring means connected to the readout means and provided on the semiconductor substrate,
The photoelectric conversion means includes at least a first-conductivity-type first semiconductor region provided on the first main surface, and a second-conductivity-type first semiconductor region disposed inside the semiconductor substrate with respect to the first semiconductor region. In an imaging device having two semiconductor regions,
The photoelectric conversion means and the reading means are surrounded by a third semiconductor region of the first conductivity type disposed inside the semiconductor substrate from the first main surface side to the second main surface side of the semiconductor substrate. It is characterized by.

また本発明の撮像装置は、少なくとも2つの主面を有する半導体基体と、
前記半導体基体の第1の主面に設けられた光電変換手段と、
前記半導体基体の第2の主面に設けられた、前記光電変換手段からの電気信号を読み出す読み出し手段と、
前記読み出し手段に接続され前記半導体基体上に設けられた配線手段と、を備え、
前記光電変換手段は少なくとも、前記第1の主面に設けられた第1導電型の第1半導体領域と、該第1半導体領域よりも前記半導体基体の内部に配置された第2導電型の第2半導体領域とを有する撮像装置において、
前記光電変換手段と前記読み出し手段は前記半導体基体の第1の主面側から第2の主面側にわたり前記半導体基体内部に配置された絶縁性材料領域によってその周囲が囲まれていることを特徴とする。
An imaging device of the present invention includes a semiconductor substrate having at least two main surfaces,
Photoelectric conversion means provided on the first main surface of the semiconductor substrate;
A reading means for reading an electrical signal from the photoelectric conversion means provided on the second main surface of the semiconductor substrate;
Wiring means connected to the readout means and provided on the semiconductor substrate,
The photoelectric conversion means includes at least a first-conductivity-type first semiconductor region provided on the first main surface, and a second-conductivity-type first semiconductor region disposed inside the semiconductor substrate with respect to the first semiconductor region. In an imaging device having two semiconductor regions,
The photoelectric conversion means and the readout means are surrounded by an insulating material region disposed inside the semiconductor substrate from the first main surface side to the second main surface side of the semiconductor substrate. And

また本発明の撮像装置の製造方法は、半導体基板上に、光電変換手段となる第1導電型の第1半導体領域と該第1半導体領域と接する第2導電型の第2半導体領域とを形成する第1工程と、
前記第2半導体領域と接する第1導電型の第3半導体領域を形成する第2工程と、
前記第3半導体領域に、前記光電変換手段からの電気信号を読み出すための読み出し手段を形成するともに、該読み出し手段と前記光電変換手段との周囲を囲み、前記第3半導体領域の表面から前記第1半導体領域にわたって第1導電型の第4半導体領域を形成する第3工程と、を有し、前記第1工程から第3工程により、前記半導体基板上に前記第1半導体領域、第2半導体領域、第3半導体領域及び第4半導体領域を含む半導体基体を形成し、
さらに、前記読み出し手段に接続された配線を前記第3半導体領域上に形成する第4工程と、
前記配線が形成された半導体基体を支持基板に接着する第5工程と、
前記半導体基板を分離又は除去する第6工程と、
を有することを特徴とする。
In the method of manufacturing an imaging device according to the present invention, a first conductive type first semiconductor region to be a photoelectric conversion unit and a second conductive type second semiconductor region in contact with the first semiconductor region are formed on a semiconductor substrate. A first step of
A second step of forming a third semiconductor region of a first conductivity type in contact with the second semiconductor region;
A reading means for reading an electrical signal from the photoelectric conversion means is formed in the third semiconductor region, surrounds the periphery of the reading means and the photoelectric conversion means, and extends from the surface of the third semiconductor region to the second semiconductor region. Forming a fourth semiconductor region of the first conductivity type over one semiconductor region, and the first semiconductor region and the second semiconductor region on the semiconductor substrate by the first to third steps. Forming a semiconductor substrate including a third semiconductor region and a fourth semiconductor region;
A fourth step of forming a wiring connected to the reading means on the third semiconductor region;
A fifth step of bonding the semiconductor substrate on which the wiring is formed to a support substrate;
A sixth step of separating or removing the semiconductor substrate;
It is characterized by having.

以上により、本発明においては隣接画素間の自由電子の混合を効果的に防ぐことが可能となり、スメア発生が少ない高解像度、高感度の背面照射型撮像装置が実現される。   As described above, according to the present invention, it is possible to effectively prevent mixing of free electrons between adjacent pixels, and a high-resolution and high-sensitivity back-illuminated imaging device with less smear is realized.

本発明による撮像装置は、ホトダイオード等の光電変換手段を半導体基体の第2の主面側に形成し、そこで発生した信号電荷を読み出す絶縁ゲート型トランジスタ等の読み出し手段を半導体基体の第1の主面側に形成し、信号電荷が隣接する画素に漏れ出さないための画素分離領域を、該光電変換手段と該読み出し手段を囲むように画素間に配置し、読み出し手段から読み出される電気信号を各画素から半導体層とは異なる配線を介して外部に出力する構成となっており、読み出し手段と光電変換手段を半導体層の第1の主面側と第2の面側に分けて配置することによりホトダイオードの開口率を大きくすることができ、高感度を得ることができる。   In the imaging apparatus according to the present invention, photoelectric conversion means such as a photodiode is formed on the second main surface side of the semiconductor substrate, and readout means such as an insulated gate transistor for reading the signal charge generated there is provided as the first main signal of the semiconductor substrate. A pixel separation region that is formed on the surface side so that signal charges do not leak to adjacent pixels is disposed between the pixels so as to surround the photoelectric conversion unit and the readout unit, and an electrical signal read from the readout unit is The pixel is output to the outside through a wiring different from the semiconductor layer, and the readout means and the photoelectric conversion means are arranged separately on the first main surface side and the second surface side of the semiconductor layer. The aperture ratio of the photodiode can be increased and high sensitivity can be obtained.

さらに、半導体素子の寸法を縮小することなしに画素ピッチを狭めることができるため、低コスト、高歩留りで高解像度を実現することが可能となる。また、この構成により配線の寸法の制約が緩くなり、配線の断線や配線間のショートの発生確率を低減できるため、このことからも高歩留りが可能となる。   Furthermore, since the pixel pitch can be reduced without reducing the size of the semiconductor element, high resolution can be realized at low cost and high yield. Further, this configuration relaxes the restrictions on the dimensions of the wiring and reduces the probability of occurrence of wiring disconnection or short-circuiting between wirings, which also enables high yield.

また、読み出し手段とホトダイオードを半導体層の第1の主面側と第2の主面側に分けて配置することにより、読み出し手段を構成する容量素子の面積をホトダイオードの開口の制約を受けることなく大きくすることができる。これにより信号容量が大きくなり、ダイナミックレンジが大きくできる。また、容量素子の面積に対する周辺長の割合を小さくできることにより、容量素子周辺領域で発生する暗電流によるノイズに対するS/N比が向上され、センサのS/Nが向上できる。さらに、容量素子での信号電荷の劣化が少ないことにより、全てのホトダイオードの信号電荷を同時に容量素子に転送し、その後各々の容量素子の信号電荷を順次読み出すという電子シャッターの機能を、高S/Nを確保しながら実現することが可能となる。   Further, by arranging the reading means and the photodiode separately on the first main surface side and the second main surface side of the semiconductor layer, the area of the capacitive element constituting the reading means is not restricted by the opening of the photodiode. Can be bigger. This increases the signal capacity and increases the dynamic range. Further, since the ratio of the peripheral length to the area of the capacitive element can be reduced, the S / N ratio against noise due to dark current generated in the peripheral area of the capacitive element is improved, and the S / N of the sensor can be improved. In addition, since the signal charge in the capacitive element is less deteriorated, the electronic shutter function of simultaneously transferring the signal charge of all the photodiodes to the capacitive element and then sequentially reading out the signal charge of each capacitive element is achieved with a high S / N can be realized while securing N.

さらに、隣接する画素間に配置された画素分離領域により、光電変換手段で発生した信号電荷の画素間の混合を防ぐことができ、画素ピッチを狭めて高解像とした場合においても極めてスメアが小さい高画質な画像を得ることが可能となる。   Furthermore, the pixel separation region disposed between adjacent pixels can prevent mixing of signal charges generated by the photoelectric conversion means between the pixels, and even when the pixel pitch is narrowed to achieve high resolution, smearing is extremely high. A small high-quality image can be obtained.

また、第2の主面側表面に設けた高濃度層は、シリコン基板エッチングの際のエッチングストップおよびホトダイオードの空乏化阻止層として機能し、前者は半導体層の膜厚均一化を可能として画質の向上に寄与し、後者は半導体表面にて発生する暗電流が信号電荷への混入することを防ぐことにより、低ノイズ高品質の画像を得ることが可能となる。また、半導体層の第2の主面側に設けた表面保護膜は、その光学的膜厚を調整することにより入射光の反射防止膜としての機能も併せ持つものである。   In addition, the high concentration layer provided on the second main surface side surface functions as an etching stop and a photo diode depletion prevention layer when etching the silicon substrate. The latter contributes to improvement, and the latter can obtain a low-noise and high-quality image by preventing the dark current generated on the semiconductor surface from being mixed into the signal charge. The surface protective film provided on the second main surface side of the semiconductor layer also has a function as an antireflection film for incident light by adjusting the optical film thickness.

また本発明によれば、画素分離領域を複数回のイオンインプランテーション工程により形成することで、画素分離領域の幅を小さく形成することが可能となる。これにより、画素の開口率がさらに拡大され、撮像装置の感度をより向上することができる。さらに、画素ピッチを狭めることが可能となり、解像度も向上することができる。   Further, according to the present invention, it is possible to reduce the width of the pixel isolation region by forming the pixel isolation region by a plurality of ion implantation processes. Thereby, the aperture ratio of the pixel is further expanded, and the sensitivity of the imaging device can be further improved. Furthermore, the pixel pitch can be reduced and the resolution can be improved.

また本発明の第3の実施例によれば、シリコン基板エッチングにおけるエッチング工程のプロセスマージンを大きくすることができ、工程の安定化、工程の歩留り向上が実現できる。また、半導体層の膜厚の均一性を向上できるので、高画質の画像を得ることができる。   According to the third embodiment of the present invention, the process margin of the etching process in the silicon substrate etching can be increased, and the process can be stabilized and the process yield can be improved. Moreover, since the uniformity of the film thickness of the semiconductor layer can be improved, a high-quality image can be obtained.

また本発明によれば、高品質のシリコン酸化膜を受光面の保護膜として使用することにより、受光面表面で発生する暗電流の発生を小さく抑制でき、低ノイズの高画質画像を得ることができる。また、表面保護膜の優れた耐久性により信頼性も向上する。   Further, according to the present invention, by using a high-quality silicon oxide film as a protective film for the light receiving surface, it is possible to suppress the generation of dark current generated on the surface of the light receiving surface and to obtain a high-quality image with low noise. it can. Further, the reliability is improved by the excellent durability of the surface protective film.

以下、本発明の実施の形態について図面を用いて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の特徴を最も良く表した撮像装置の一画素の断面構造図である。図1において、光電変換手段となるホトダイオードのn層102と、ホトダイオードのp層101と、ホトダイオードのp層101の表面を濃くしたp層105と、ホトダイオードのp層および素子のウェルを形成するp型のウェル103と、ウェル103上に絶縁層109を介して形成された読み出し手段となる転送MOSトランジスタのゲート領域107と、ゲート領域107の一方の側面下に転送MOSトランジスタのソース領域として形成されるとともに、ホトダイオードのn層102に接続されるn型の信号電荷伝達路111と、転送MOSトランジスタのゲート領域107他方の側面下に転送MOSトランジスタのドレイン領域として形成されたn型の拡散浮遊領域110と、n型の電界緩和領域108と、から構成される。なお、隣接する画素間はp型の画素分離領域112によって仕切られる。   FIG. 1 is a cross-sectional structure diagram of one pixel of an imaging apparatus that best represents the features of the present invention. In FIG. 1, a photodiode n-layer 102 serving as a photoelectric conversion means, a photodiode p-layer 101, a p-layer 105 having a thickened surface of the photodiode p-layer 101, a p-layer for forming the photodiode p-layer, and an element well. A well 103 of a type, a gate region 107 of a transfer MOS transistor serving as a reading means formed on the well 103 via an insulating layer 109, and a source region of the transfer MOS transistor formed on one side of the gate region 107. In addition, an n-type signal charge transfer path 111 connected to the n-layer 102 of the photodiode, and an n-type diffusion floating region formed as a drain region of the transfer MOS transistor under the other side surface of the gate region 107 of the transfer MOS transistor 110 and an n-type electric field relaxation region 108. Note that adjacent pixels are partitioned by a p-type pixel isolation region 112.

拡散浮遊領域110は出力回路の増幅用MOSトランジスタ122のゲートに接続され、増幅用MOSトランジスタ122のソースには、行選択スイッチ用MOSトランジスタ123のドレインが接続され、行選択スイッチ用MOSトランジスタ123のソースには増幅用MOSトランジスタの負荷となる電流源124が接続されてソースフォロワ増幅回路を構成し、画素からの電気信号は出力端子125から出力される。   The diffusion floating region 110 is connected to the gate of the amplification MOS transistor 122 of the output circuit. The drain of the row selection switch MOS transistor 123 is connected to the source of the amplification MOS transistor 122. A current source 124 serving as a load of the amplifying MOS transistor is connected to the source to constitute a source follower amplifier circuit, and an electric signal from the pixel is output from the output terminal 125.

また、拡散浮遊領域110には、拡散浮遊領域110のリセット用のリセットMOSトランジスタ120のソースが接続され、そのドレインはリセット電源121が接続されている。   The diffusion floating region 110 is connected to the reset MOS transistor 120 for resetting the diffusion floating region 110, and the drain is connected to the reset power source 121.

さらに、106はホトダイオードの表面保護膜、104は素子分離のフィールド酸化膜、113は本撮像装置の機械的強度を得るための支持基板である。なお、図1には記載していないが、半導体素子間を接続したり、信号を伝達する配線は、フィールド酸化膜104が形成されている側(半導体基体となる半導体層114の第1の主面側)と支持基板113との間に形成される。   Further, 106 is a surface protective film of the photodiode, 104 is a field oxide film for element isolation, and 113 is a support substrate for obtaining the mechanical strength of the imaging apparatus. Although not shown in FIG. 1, wirings for connecting semiconductor elements and transmitting signals are provided on the side where the field oxide film 104 is formed (the first main layer of the semiconductor layer 114 serving as a semiconductor substrate). Surface side) and the support substrate 113.

図2は半導体層114の第1の主面側の平面図である。1画素は、読み出し手段である信号電荷伝達路111、転送MOSトランジスタのゲート領域107、拡散浮遊領域110、リセットMOSトランジスタ120、増幅用MOSトランジスタ122、行選択スイッチ用MOSトランジスタ123から構成される。複数の画素の各々は、画素分離領域112によって、電気的に分離されている。なお、この平面図は、半導体素子間を接続したり、信号を伝達する配線は省略した図面である。   FIG. 2 is a plan view of the semiconductor layer 114 on the first main surface side. One pixel is composed of a signal charge transfer path 111 as a reading means, a gate region 107 of a transfer MOS transistor, a diffusion floating region 110, a reset MOS transistor 120, an amplification MOS transistor 122, and a row selection switch MOS transistor 123. Each of the plurality of pixels is electrically separated by the pixel separation region 112. This plan view is a drawing in which semiconductor elements are connected and wiring for transmitting signals is omitted.

図3は半導体層114ホトダイオードが形成されている側の面である第2の主面側の平面図である。この図は、ホトダイオードのn層102と画素分離領域112が同一平面上にある面の平面図を示している。ホトダイオードは1画素毎に形成されており、各々の画素は画素分離領域112によって、電気的に分離されている。   FIG. 3 is a plan view of the second main surface, which is the surface on which the semiconductor layer 114 photodiode is formed. This figure shows a plan view of a surface where the n-layer 102 and the pixel isolation region 112 of the photodiode are on the same plane. A photodiode is formed for each pixel, and each pixel is electrically isolated by a pixel isolation region 112.

次に本撮像装置の読み出し動作説明する。光はホトダイオードの表面保護膜106側(半導体層114の第2の主面側)より入射し、光電変換により生成された電子がホトダイオードのn層102に蓄積する。また、光電変換により形成されたホールはグランド電位126に固定されたp型の画素分離領域112、ホトダイオードのp層101、高濃度p層105を介して排出される。この時、転送MOSトランジスタはOFF状態にある。所定の蓄積時間が経過したのち、転送MOSトランジスタの制御電極(ゲート領域)107に正の電圧を印加し、転送MOSトランジスタをON状態にし、ホトダイオードのn層102の蓄積電荷を拡散浮遊領域110に転送する。転送MOSトランジスタをON状態にする前に、予め、リセットMOSトランジスタ120をON状態として、拡散浮遊領域110を所定の電圧にリセットしておく。蓄積電荷が拡散浮遊領域110に転送されると、拡散浮遊領域110の電圧は、転送電荷Qsig と拡散浮遊容量CFDを用いると、転送電荷が電子であるため、Qsig /CFD分の電圧がリセット電圧から低下する。ホトダイオードの蓄積層がp型であるならば、転送電荷は正孔であるため、逆に電圧は上昇する。   Next, the reading operation of the imaging apparatus will be described. Light enters from the surface protective film 106 side of the photodiode (the second main surface side of the semiconductor layer 114), and electrons generated by photoelectric conversion accumulate in the n layer 102 of the photodiode. In addition, holes formed by photoelectric conversion are discharged through the p-type pixel isolation region 112 fixed to the ground potential 126, the p-layer 101 of the photodiode, and the high-concentration p-layer 105. At this time, the transfer MOS transistor is in an OFF state. After a predetermined accumulation time has elapsed, a positive voltage is applied to the control electrode (gate region) 107 of the transfer MOS transistor to turn on the transfer MOS transistor, and the accumulated charge in the n-layer 102 of the photodiode is transferred to the diffusion floating region 110. Forward. Before the transfer MOS transistor is turned on, the reset MOS transistor 120 is turned on in advance to reset the diffusion floating region 110 to a predetermined voltage. When the accumulated charge is transferred to the diffusion floating region 110, the transfer charge Qsig and the diffusion floating capacitance CFD are used as the voltage of the diffusion floating region 110. Since the transfer charge is an electron, the voltage corresponding to Qsig / CFD becomes the reset voltage. Decrease from If the storage layer of the photodiode is p-type, since the transfer charge is a hole, the voltage rises conversely.

この様な光電変換装置においては、ホトダイオードのn層102に蓄積された信号電荷をより高い割合で読み出すことが、高いノイズの除去率を達成するために重要である。
詳しく説明すると、信号を読み出し後のリセット電圧から、Qsig /CFDの電圧だけ低下した拡散浮遊領域110の電圧をVFDsig1とし、転送MOSトランジスタが充分なON状態であるならば、ホトダイオードのn層102には、p型のウェル103と表面の濃いp層105のGND電位に対しVFDsig1の逆バイアスが印加される。この時n層102には、p型のウェル103と表面の濃いp層105から空乏層が延び、ホトダイオードのn層102全体を空乏化させることで、ホトダイオードに信号電荷を殆ど残さずに拡散浮遊領域110に信号電荷を読み出すことができる。
In such a photoelectric conversion device, it is important to read out the signal charge accumulated in the n-layer 102 of the photodiode at a higher rate in order to achieve a high noise removal rate.
More specifically, if the voltage of the diffusion floating region 110 that is lowered by the voltage of Qsig / CFD from the reset voltage after reading the signal is VFDsig1, and the transfer MOS transistor is in a sufficiently ON state, the n-layer 102 of the photodiode is applied. The reverse bias of VFDsig1 is applied to the GND potential of the p-type well 103 and the deep p-layer 105 on the surface. At this time, a depletion layer extends from the p-type well 103 and the deep p-layer 105 to the n-layer 102, and the entire n-layer 102 of the photodiode is depleted, thereby diffusing and floating with almost no signal charge remaining in the photodiode. The signal charge can be read out to the region 110.

この場合、拡散浮遊領域110に信号電荷を読み出すのと同時に、ホトダイオードのリセットも行われる。読み出し後、即ちホトダイオードのn層102にVFDsig1の逆バイアスが印加された状態で、n層に残る電子数が0個ならば、リセット直後の出力信号Vr1とリセット信号にQsig /CFD分だけ重畳された出力信号Vsig1との差分をとることでリセットノイズを完全に除去することができ、Vsig1−Vr1=Qsig /CFD×A(Aは画素毎にある出力回路のゲイン)という出力信号を得ることができる。   In this case, the photodiode is reset at the same time as the signal charge is read out to the diffusion floating region 110. If the number of electrons remaining in the n layer is zero after reading, that is, when the reverse bias of VFDsig1 is applied to the n layer 102 of the photodiode, it is superimposed on the output signal Vr1 and the reset signal immediately after reset by Qsig / CFD. By taking the difference from the output signal Vsig1, the reset noise can be completely removed, and an output signal of Vsig1−Vr1 = Qsig / CFD × A (A is the gain of the output circuit for each pixel) can be obtained. it can.

本実施形態の特徴は、ホトダイオードを半導体層114の第2の主面側に形成し、そこで発生した信号電荷を読み出す読み出し手段(ここでは、転送MOSトランジスタ)を半導体層114の第1の主面側に形成し、信号電荷が隣接する画素に漏れ出さないための画素分離領域112を、ホトダイオードと読み出し手段を囲むように画素間に配置し、読み出し手段から読み出される電気信号を各画素から半導体層114とは異なる配線を介して外部に出力する構成となっている点である。
読み出し手段とホトダイオードを半導体層114の第1の主面側と第2の主面側に分けて配置することによりホトダイオードの開口率を大きくすることができ、高感度を得ることができる。さらに、半導体素子の寸法を縮小することなしに画素ピッチを狭めることができるため、低コスト、高歩留りで高解像度を実現することが可能となる。また、この構成により配線の寸法の制約が緩くなり、配線の断線や配線間のショートの発生確率を低減できるため、このことからも高歩留りが可能となる。
A feature of the present embodiment is that a photodiode is formed on the second main surface side of the semiconductor layer 114, and reading means (here, a transfer MOS transistor) for reading the signal charge generated there is provided on the first main surface of the semiconductor layer 114. The pixel separation region 112 is formed between the pixels so as to surround the photodiode and the reading unit, and an electric signal read from the reading unit is transmitted from each pixel to the semiconductor layer. 114 is configured to output to the outside via a different wiring.
By arranging the reading means and the photodiode separately on the first main surface side and the second main surface side of the semiconductor layer 114, the aperture ratio of the photodiode can be increased, and high sensitivity can be obtained. Furthermore, since the pixel pitch can be reduced without reducing the size of the semiconductor element, high resolution can be realized at low cost and high yield. Further, this configuration relaxes the restrictions on the dimensions of the wiring and reduces the probability of occurrence of wiring disconnection or short-circuiting between wirings, which also enables high yield.

また、読み出し手段とホトダイオードを半導体層114の第1の主面側と第2の主面側に分けて配置することにより、読み出し手段を構成する拡散浮遊領域110の面積を、ホトダイオードの開口の制約を受けることなく大きくすることができる。これにより、拡散浮遊領域110の信号容量が大きくなり、ダイナミックレンジが大きくできる。また、拡散浮遊領域110の面積に対する周辺長の割合が小さくなることにより、拡散浮遊領域110の周辺領域で発生する暗電流によるノイズに対するS/N比が向上され、センサのS/Nが向上できる。さらに、拡散浮遊領域110での信号電荷の劣化が少ないことにより、全てのホトダイオードの信号電荷を同時に拡散浮遊領域110へ転送し、その後各々の拡散浮遊領域110の信号を順次読み出すという電子シャッターの機能を、高S/Nを確保しながら実現することが可能となる。   Further, by arranging the reading means and the photodiode separately on the first main surface side and the second main surface side of the semiconductor layer 114, the area of the diffusion floating region 110 constituting the reading means can be limited by the opening of the photodiode. Can be enlarged without receiving. Thereby, the signal capacity of the diffusion floating region 110 is increased, and the dynamic range can be increased. Further, since the ratio of the peripheral length to the area of the diffusion floating region 110 is reduced, the S / N ratio against noise due to dark current generated in the peripheral region of the diffusion floating region 110 is improved, and the S / N of the sensor can be improved. . Furthermore, since there is little deterioration of the signal charge in the diffusion floating region 110, the function of the electronic shutter is such that the signal charges of all the photodiodes are transferred to the diffusion floating region 110 at the same time, and then the signals of each diffusion floating region 110 are sequentially read out. Can be realized while ensuring high S / N.

さらに、隣接する画素間に配置された画素分離領域112により、ホトダイオードで発生した信号電荷の画素間の混合を防ぐことができ、画素ピッチを狭めて高解像とした場合においても極めてスメアが小さい高画質な画像を得ることが可能となる。   Furthermore, the pixel separation region 112 disposed between adjacent pixels can prevent signal charges generated by the photodiode from being mixed between pixels, and the smear is extremely small even when the pixel pitch is narrowed to achieve high resolution. A high-quality image can be obtained.

また、第2の主面側に設けたp型の高濃度層105は、シリコン基板エッチングの際のエッチングストップおよびホトダイオードの空乏化阻止層として機能し、前者は半導体層114の膜厚均一化を可能として画質の向上に寄与し、後者は半導体表面にて発生する暗電流が信号電荷への混入することを防ぐことにより、低ノイズ高品質の画像を得ることが可能となる。また、半導体層114の第2の主面側に設けた表面保護膜106は、その光学的膜厚を調整することにより入射光の反射防止膜としての機能も併せ持つものである。   In addition, the p-type high concentration layer 105 provided on the second main surface side functions as an etching stop and a photo diode depletion prevention layer during the etching of the silicon substrate, and the former makes the thickness of the semiconductor layer 114 uniform. The latter contributes to the improvement of image quality, and the latter can obtain a low-noise and high-quality image by preventing the dark current generated on the semiconductor surface from being mixed into the signal charge. The surface protective film 106 provided on the second main surface side of the semiconductor layer 114 also has a function as an antireflection film for incident light by adjusting the optical film thickness.

なお、前述に示したものは、電子を蓄積した場合を例にあげて説明しているが、本発明は、正孔を蓄積する場合にも適用でき、また蓄積電荷および転送MOSトランジスタのタイプに限定されるものではない。さらに、蓄積電荷の転送スイッチ等の読み出し手段に使用される半導体スイッチング素子においても、MOSトランジスタに限らず、バイポーラトランジスタ等の半導体スイッチング素子を適用することも可能である。   In the above, the case where electrons are accumulated has been described as an example. However, the present invention can also be applied to the case where holes are accumulated, and the types of accumulated charges and transfer MOS transistors are also applicable. It is not limited. Furthermore, semiconductor switching elements used for reading means such as stored charge transfer switches are not limited to MOS transistors, and semiconductor switching elements such as bipolar transistors can also be applied.

図4〜図11を用いて本発明の第1の実施例について説明する。濃度が1×1018cm−3以下のp型シリコン基板201表面の一部にエッチングや酸化レートの差を利用して、後の工程にてアライメントマークとして使用する段差を形成する(図示せず)。なお、このアライメントマークは、以降の半導体工程に限らず、受光面に形成するカラーフィルターおよびマイクロレンズ形成工程のアライメントマークとしても使用するものである。p型基板201の段差を形成した面側に、イオンインプランテーション(イオン注入)あるいはボロン含有ガラスからのボロン拡散によりボロンを導入し、熱処理を行い、濃度が約5×1019cm−3以上のp型高濃度層202を形成する(図4)。 A first embodiment of the present invention will be described with reference to FIGS. A step used as an alignment mark in a later step is formed on a part of the surface of the p-type silicon substrate 201 having a concentration of 1 × 10 18 cm −3 or less using a difference in etching and oxidation rate (not shown). ). This alignment mark is used not only for the subsequent semiconductor process, but also as an alignment mark for forming a color filter and a microlens on the light receiving surface. Boron is introduced into the surface of the p-type substrate 201 where the step is formed by ion implantation (ion implantation) or boron diffusion from boron-containing glass, and heat treatment is performed, so that the concentration is about 5 × 10 19 cm −3 or more. A p-type high concentration layer 202 is formed (FIG. 4).

さらに、2×1016cm−3程度のp型のエピタキシャル層203および1×1017cm−3程度のn型のエピタキシャル層204を成膜する。p型高濃度層202とp型のエピタキシャル層203の厚さは、両者を合わせて、撮像装置が検出対象とする波長の光が十分に透過する厚さに調整される。また、n型のエピタキシャル層204の厚さは、撮像装置が検出対象とする波長の光が十分に減衰される膜厚に調整される。検出対象の波長が可視光領域の場合、数千オングストロームから15μm程度の膜厚が適正である(図5)。 Further, a p-type epitaxial layer 203 of about 2 × 10 16 cm −3 and an n-type epitaxial layer 204 of about 1 × 10 17 cm −3 are formed. The thicknesses of the p-type high-concentration layer 202 and the p-type epitaxial layer 203 are adjusted to a thickness that allows the light having a wavelength to be detected by the imaging device to be sufficiently transmitted. Further, the thickness of the n-type epitaxial layer 204 is adjusted to a film thickness that sufficiently attenuates light having a wavelength to be detected by the imaging apparatus. When the wavelength to be detected is in the visible light region, a film thickness of about several thousand angstroms to about 15 μm is appropriate (FIG. 5).

次に、イオンインプランテーションを用いボロンを導入し、熱処理を行い、濃度が約1×1016cm−3程度のp型ウェル層205を形成、引き続きホトレジスト工程、イオンインプランテーション(イオン注入)工程、酸化工程を繰り返し、濃度1×1018cm−3程度のp型のチャネルストップ層206、フィールド酸化膜207、濃度1×1018cm−3程度のp型チャネルストップ層208を形成する。p型チャネルストップ層208は、その不純物プロファイルがp型のエピタキシャル層203に到達するまで必要であるので、エピタキシャル層の膜厚によっては、イオンインプランテーション工程には相応の高エネルギー注入が必要となり、かつ注入エネルギーを変えて複数回注入が必要になる場合がある(図6)。 Next, boron is introduced using ion implantation, heat treatment is performed, and a p-type well layer 205 having a concentration of about 1 × 10 16 cm −3 is formed. Subsequently, a photoresist process, an ion implantation (ion implantation) process, repeating an oxidation process to form a concentration of about 1 × 10 18 cm -3 of p-type channel stop layer 206, field oxide film 207, the concentration about 1 × 10 18 cm -3 of p-type channel stop layer 208. Since the p-type channel stop layer 208 is necessary until its impurity profile reaches the p-type epitaxial layer 203, depending on the film thickness of the epitaxial layer, a corresponding high energy implantation is required for the ion implantation process. In some cases, the injection energy is changed and injection is performed a plurality of times (FIG. 6).

さらに通常の半導体製造工程に従い、ゲート酸化膜209、ゲート電極210、n型の電界緩和領域211、信号電荷伝達路212、p型の空乏化阻止層213、n型ソース・ドレイン領域214、n型拡散浮遊領域230を形成する。ここでホトダイオードはn型のエピタキシャル層204とそれに接するp型半導体層203、p型ウェル層205、p型チャネルストップ層208、空乏化阻止層213にて形成される。また、信号電荷伝達路212は、ゲート電極210をマスクとしてイオンインプランテーションの斜め注入によりゲート電極下にn型濃度プロファイルをもたせ、信号電荷を完全転送できるように形成されている(図7)。   Further, in accordance with a normal semiconductor manufacturing process, the gate oxide film 209, the gate electrode 210, the n-type electric field relaxation region 211, the signal charge transfer path 212, the p-type depletion prevention layer 213, the n-type source / drain region 214, the n-type A diffusion floating region 230 is formed. Here, the photodiode is formed by an n-type epitaxial layer 204, a p-type semiconductor layer 203 in contact therewith, a p-type well layer 205, a p-type channel stop layer 208, and a depletion blocking layer 213. The signal charge transfer path 212 is formed so that the signal charge can be completely transferred by providing an n-type concentration profile under the gate electrode by oblique implantation of ion implantation using the gate electrode 210 as a mask (FIG. 7).

この後、通常の半導体製造工程に従い、第1の層間絶縁膜215、コンタクト216、第1金属配線217、第2の層間絶縁膜218、第1金属配線217と第2金属配線220を接続するビア219、第2金属配線220、第3の層間絶縁膜221、第2金属配線220と第3金属配線223を接続するビア222、第3金属配線223、パシベーション膜224を順次形成した(図8)。   Thereafter, in accordance with a normal semiconductor manufacturing process, the first interlayer insulating film 215, the contact 216, the first metal wiring 217, the second interlayer insulating film 218, and the via that connects the first metal wiring 217 and the second metal wiring 220. 219, a second metal wiring 220, a third interlayer insulating film 221, a via 222 connecting the second metal wiring 220 and the third metal wiring 223, a third metal wiring 223, and a passivation film 224 are sequentially formed (FIG. 8). .

次に、支持基板225と半導体基板の配線層を形成した面側(第1の主面側)を樹脂を用いて接着する。支持基板225の材質は、絶縁性であり、500℃程度までの熱膨張係数がSi基板201と同等であり、後のSi基板エッチングの際にエッチャントに耐えること、さらに後のダイシング等の実装工程に耐えうる機械的強度を有すること、が求められる。さらに、撮像装置が対象とする波長に対し遮光性を有するとより望ましい。一方、接着に使用する樹脂は、支持基板225に求められるものと同じく、絶縁性であり、500℃程度までの熱膨張係数がSi基板と同等であり、後のSi基板エッチングの際にエッチャントに耐えること、さらに後の実装工程に耐えうる接着強度を有すること、接着強度の信頼性上の問題がないこと、さらに望ましくは撮像装置が対象とする波長に対し遮光性を有することが求められる。なお、この特性を有するものであれば、樹脂に限定されるものではない(図9)。   Next, the support substrate 225 and the surface side (first main surface side) on which the wiring layer of the semiconductor substrate is formed are bonded using a resin. The material of the support substrate 225 is insulative, and the thermal expansion coefficient up to about 500 ° C. is the same as that of the Si substrate 201. The support substrate 225 can withstand an etchant during subsequent Si substrate etching, and further mounting processes such as dicing later. It is required to have mechanical strength that can withstand. Furthermore, it is more desirable that the imaging apparatus has a light shielding property with respect to a target wavelength. On the other hand, the resin used for bonding is insulative, similar to that required for the support substrate 225, and has a thermal expansion coefficient up to about 500 ° C., which is the same as that of the Si substrate. It is required to have endurance, to have an adhesive strength that can withstand a subsequent mounting process, to have no problem in reliability of the adhesive strength, and more desirably to have a light-shielding property with respect to a target wavelength. In addition, as long as it has this characteristic, it is not limited to resin (FIG. 9).

次に半導体基板201をアルカリウェットエッチングにより選択除去する。エッチャントとしては、例えば、TMAH(テトラメチルアンモニウムヒドロキシド)、またはKOH(水酸化カリウム)と水とIPA(イソプロピルアルコール)の混合液、あるいはEPW(エチレンジアミン・ピロカテコール・水)などがある。いずれのエッチャントも、低濃度p型Siと高濃度p型Siとで選択比を有し、シリコン基板201のエッチングにおいてp型高濃度層202がエッチングストップとして働き、半導体基体となる半導体層227の厚さは精度よく制御される。80℃における各々のエッチャントのp-とp+とのエッチレート比(p-/p+)はTMAHで10程度、KOH・水・IPA混合液で200程度、EPWで約1000であり、EPWを用いた場合が最も半導体層227の膜厚制御性が良い。なお、図4の説明において形成したシリコン基板上のアライメント用の段差は、高濃度ボロンの濃度プロファイルが段差形状をトレースするので、その形状が第2の主面側にそのまま維持され、後のカラーフィルターおよび、マイクロレンズ形成工程において使用することが可能である(図10)。   Next, the semiconductor substrate 201 is selectively removed by alkali wet etching. Examples of the etchant include TMAH (tetramethylammonium hydroxide), a mixed solution of KOH (potassium hydroxide), water and IPA (isopropyl alcohol), or EPW (ethylenediamine / pyrocatechol / water). Each etchant has a selection ratio between low-concentration p-type Si and high-concentration p-type Si. In etching of the silicon substrate 201, the p-type high-concentration layer 202 serves as an etching stop, and the semiconductor layer 227 serving as a semiconductor substrate is formed. The thickness is controlled with high accuracy. The etch rate ratio (p− / p +) between p− and p + of each etchant at 80 ° C. is about 10 for TMAH, about 200 for a KOH / water / IPA mixture, and about 1000 for EPW. When used, the semiconductor layer 227 has the best film thickness controllability. Note that the alignment step on the silicon substrate formed in the description of FIG. 4 is maintained as it is on the second main surface side because the concentration profile of high-concentration boron traces the step shape. It can be used in the filter and microlens formation process (FIG. 10).

シリコン基板エッチング終了後、ウェット雰囲気において500℃以下の温度で受光面を酸化し、シリコン酸化膜の保護膜226を形成する(図11)。   After the etching of the silicon substrate, the light receiving surface is oxidized at a temperature of 500 ° C. or lower in a wet atmosphere to form a silicon oxide protective film 226 (FIG. 11).

さらにその後、図示していないが、保護膜226表面に赤外線カットフィルターやカラーフィルター、マイクロレンズを形成することも可能である。カラーフィルターやマイクロレンズを形成する場合、ホトダイオードに対し高精度の位置合わせが求められる。ここで前述した第2の主面側に刻まれたアライメントマークを使用することにより、高精度の位置合わせが可能となる。   Further, although not shown, an infrared cut filter, a color filter, or a microlens can be formed on the surface of the protective film 226. When forming a color filter or a micro lens, high-precision alignment is required for the photodiode. Here, by using the alignment mark carved on the second main surface side described above, high-accuracy alignment is possible.

本実施例の特徴は、ホトダイオードを半導体層227の第2の主面側に形成し、そこで発生した信号電荷を読み出す手段を半導体層227の第1の主面側に形成し、信号電荷が隣接する画素に漏れ出さないための画素分離領域208をホトダイオードと読み出し手段を囲むように画素間に配置し、読み出し手段から読み出される電気信号を各画素から半導体層227とは異なる配線を介して外部に出力する構成となっている点である。   The feature of this embodiment is that a photodiode is formed on the second main surface side of the semiconductor layer 227, and a means for reading the signal charge generated there is formed on the first main surface side of the semiconductor layer 227, so that the signal charge is adjacent. A pixel isolation region 208 is disposed between the pixels so as not to leak into the pixels to surround the photodiode and the reading unit, and an electric signal read from the reading unit is externally transmitted from each pixel through a wiring different from that of the semiconductor layer 227. This is a configuration that outputs.

読み出し手段とホトダイオードを半導体層227の第1の主面側と第2の主面側とに分けて配置することによりホトダイオードの開口率を大きくすることができ、高感度を得ることができる。さらに、半導体素子の寸法を縮小することなしに画素ピッチを狭めることができるため、低コスト、高歩留りで高解像度を実現することが可能となる。また、この構成により配線の寸法の制約が緩くなり、配線の断線や配線間のショートの発生確率を低減できるため、このことからも高歩留りが可能となる。   By arranging the reading means and the photodiode separately on the first main surface side and the second main surface side of the semiconductor layer 227, the aperture ratio of the photodiode can be increased and high sensitivity can be obtained. Furthermore, since the pixel pitch can be reduced without reducing the size of the semiconductor element, high resolution can be realized at low cost and high yield. Further, this configuration relaxes the restrictions on the dimensions of the wiring and reduces the probability of occurrence of wiring disconnection or short-circuiting between wirings, which also enables high yield.

さらに、隣接する画素間に配置された画素分離領域208により、ホトダイオードで発生した信号電荷の画素間の混合を防ぐことができ、画素ピッチを狭めて高解像とした場合においても極めてスメアが小さい高画質な画像を得ることが可能となる。   Furthermore, the pixel separation region 208 arranged between adjacent pixels can prevent mixing of signal charges generated by the photodiodes between the pixels, and the smear is extremely small even when the pixel pitch is narrowed to achieve high resolution. A high-quality image can be obtained.

また、第2の主面側に設けたp型の高濃度層202は、シリコン基板エッチングの際のエッチングストップおよびホトダイオードの空乏化阻止層として機能し、前者は半導体層227の膜厚均一化を可能として画質の向上に寄与し、後者は半導体表面にて発生する暗電流が信号電荷への混入することを防ぐことにより、低ノイズ高品質の画像を得ることが可能となる。また、半導体層227の第2の主面側に設けた表面保護膜226は、その屈折率および膜厚を調整することにより入射光の反射防止等の光学的機能も併せ持つものである。   In addition, the p-type high concentration layer 202 provided on the second main surface side functions as an etching stop and a photo diode depletion prevention layer during the etching of the silicon substrate, and the former makes the thickness of the semiconductor layer 227 uniform. The latter contributes to the improvement of image quality, and the latter can obtain a low-noise and high-quality image by preventing the dark current generated on the semiconductor surface from being mixed into the signal charge. The surface protective film 226 provided on the second main surface side of the semiconductor layer 227 also has an optical function such as antireflection of incident light by adjusting its refractive index and film thickness.

なお、前述に示したものは、電子を蓄積した場合を例にあげて説明しているが、本実施例は、正孔を蓄積する場合にも適用でき、蓄積電荷および転送MOSトランジスタのタイプに限定されるものではない。さらに、蓄積電荷の転送スイッチ等の読み出し手段に使用される半導体スイッチング素子においても、MOSトランジスタに限らず、バイポーラトランジスタ等の半導体スイッチング素子を適用することも可能である。   In the above, the case where electrons are accumulated has been described as an example, but this embodiment can also be applied to the case where holes are accumulated. It is not limited. Furthermore, semiconductor switching elements used for reading means such as stored charge transfer switches are not limited to MOS transistors, and semiconductor switching elements such as bipolar transistors can also be applied.

図12〜図22を用いて本発明の第2の実施例について説明する。濃度が1×1018cm−3以下のp型シリコン基板201表面の一部にエッチングや酸化レートの差を利用して、後の工程にてアライメントマークとして使用する段差を形成する(図示せず)。なお、このアライメントマークは、以降の半導体工程に限らず、受光面に形成するカラーフィルターおよびマイクロレンズ形成工程のアライメントマークとしても使用するものである。p型基板201の段差を形成した面側に、イオンインプランテーションあるいはボロン含有ガラスからのボロン拡散によりボロンを導入し、熱処理を行い、濃度が約5×1019cm−3以上のp型高濃度層202を形成する(図12)。 A second embodiment of the present invention will be described with reference to FIGS. A step used as an alignment mark in a later step is formed on a part of the surface of the p-type silicon substrate 201 having a concentration of 1 × 10 18 cm −3 or less using a difference in etching and oxidation rate (not shown). ). This alignment mark is used not only for the subsequent semiconductor process, but also as an alignment mark for forming a color filter and a microlens on the light receiving surface. Boron is introduced into the surface of the p-type substrate 201 where the step is formed by ion implantation or boron diffusion from boron-containing glass and heat treatment is performed, and a p-type high concentration having a concentration of about 5 × 10 19 cm −3 or more. Layer 202 is formed (FIG. 12).

さらに、2×1016cm−3程度のp型のエピタキシャル層203および1×1017cm−3程度のn型のエピタキシャル層204を成膜する。p型高濃度層202とp型のエピタキシャル層203の厚さは、両者を合わせて、撮像装置が検出対象とする波長の光が十分に透過する厚さに調整される。n型のエピタキシャル層204の厚さは、最終的に必要なn型エピタキシャル層の膜厚よりも薄く成膜する。続いてレジストパターニングとイオンインプランテーションを用いて画素分離領域208を形成する(図13)。 Further, a p-type epitaxial layer 203 of about 2 × 10 16 cm −3 and an n-type epitaxial layer 204 of about 1 × 10 17 cm −3 are formed. The thicknesses of the p-type high-concentration layer 202 and the p-type epitaxial layer 203 are adjusted to a thickness that allows the light having a wavelength to be detected by the imaging device to be sufficiently transmitted. The n-type epitaxial layer 204 is formed to be thinner than the finally required n-type epitaxial layer. Subsequently, a pixel isolation region 208 is formed by using resist patterning and ion implantation (FIG. 13).

さらに、n型エピタキシャル層204を追加製膜する。膜厚は最終的に必要なn型エピタキシャル層の膜厚よりも薄く成膜する(図14)。   Further, an n-type epitaxial layer 204 is additionally formed. The film thickness is made thinner than the finally required n-type epitaxial layer (FIG. 14).

続いてレジストパターニングとイオンインプランテーションを用いて画素分離領域208を追加形成する(図15)。   Subsequently, a pixel isolation region 208 is additionally formed using resist patterning and ion implantation (FIG. 15).

さらに、n型エピタキシャル層204の追加製膜工程と、レジストパターニングとイオンインプランテーションを用いた画素分離領域208の追加形成工程を、n型のエピタキシャル層204の膜厚が、最終的に必要とする膜厚になるまで複数回繰り返す(図16)。   Furthermore, the film thickness of the n-type epitaxial layer 204 finally requires an additional film-forming process of the n-type epitaxial layer 204 and an additional formation process of the pixel isolation region 208 using resist patterning and ion implantation. Repeat several times until the film thickness is reached (FIG. 16).

以降は第1の実施例と同様の工程により最終的な撮像装置の構造を得る(図17〜図22)。   Thereafter, the final structure of the imaging device is obtained by the same process as in the first embodiment (FIGS. 17 to 22).

本実施例の特徴は、n型エピタキシャル層204と画素分離領域208の形成工程を複数回繰り返して形成する点である。画素分離領域208形成におけるn型エピタキシャル層204の膜厚を薄くすることにより、イオンインプランテーションの加速エネルギーを低くすることができる。このことは、イオンインプランテーション時のマスキング材のホトレジスト膜厚を薄くできるということであり、これによりホトレジストの微細パターニングが容易になり、つまり画素分離領域208の幅を小さく形成することが可能となる。これにより、画素の開口率がさらに拡大され、撮像装置の感度をより向上することができる。さらに、画素ピッチを狭めることが可能となり、解像度も向上することができる。   The feature of this embodiment is that the formation process of the n-type epitaxial layer 204 and the pixel isolation region 208 is repeated a plurality of times. By reducing the film thickness of the n-type epitaxial layer 204 in forming the pixel isolation region 208, the acceleration energy of ion implantation can be lowered. This means that the photoresist film thickness of the masking material at the time of ion implantation can be reduced, which facilitates fine patterning of the photoresist, that is, the width of the pixel isolation region 208 can be reduced. . Thereby, the aperture ratio of the pixel is further expanded, and the sensitivity of the imaging device can be further improved. Furthermore, the pixel pitch can be reduced and the resolution can be improved.

なお、読み出し手段とホトダイオードを半導体層227の第1の主面側と第2の主面側とに分けて配置することによりホトダイオードの開口率を大きくすることができ、高感度を得ることができる。さらに、半導体素子の寸法を縮小することなしに画素ピッチを狭めることができるため、低コスト、高歩留りで高解像度を実現することが可能となる。また、この構成により配線の寸法の制約が緩くなり、配線の断線や配線間のショートの発生確率を低減できるため、このことからも高歩留りが可能となる。   Note that the reading means and the photodiode are arranged separately on the first main surface side and the second main surface side of the semiconductor layer 227, whereby the aperture ratio of the photodiode can be increased and high sensitivity can be obtained. . Furthermore, since the pixel pitch can be reduced without reducing the size of the semiconductor element, high resolution can be realized at low cost and high yield. Further, this configuration relaxes the restrictions on the dimensions of the wiring and reduces the probability of occurrence of wiring disconnection or short-circuiting between wirings, which also enables high yield.

また、第2の主面側に設けたp型の高濃度層202は、シリコン基板エッチングの際のエッチングストップおよびホトダイオードの空乏化阻止層として機能し、前者は半導体層227の膜厚均一化を可能として画質の向上に寄与し、後者は半導体表面にて発生する暗電流が信号電荷への混入することを防ぐことにより、低ノイズ高品質の画像を得ることが可能となる。また、半導体層227の第2の主面側に設けた表面保護膜226は、その屈折率および膜厚を調整することにより入射光の反射防止等の光学的機能も併せ持つものである。   In addition, the p-type high concentration layer 202 provided on the second main surface side functions as an etching stop and a photo diode depletion prevention layer during the etching of the silicon substrate, and the former makes the thickness of the semiconductor layer 227 uniform. The latter contributes to the improvement of image quality, and the latter can obtain a low-noise and high-quality image by preventing the dark current generated on the semiconductor surface from being mixed into the signal charge. The surface protective film 226 provided on the second main surface side of the semiconductor layer 227 also has an optical function such as antireflection of incident light by adjusting its refractive index and film thickness.

なお、前述に示したものは、電子を蓄積した場合を例にあげて説明しているが、本実施例は、正孔を蓄積する場合にも適用でき、蓄積電荷および転送MOSトランジスタのタイプに限定されるものではない。さらに、蓄積電荷の転送スイッチ等の読み出し手段に使用される半導体スイッチング素子においても、MOSトランジスタに限らず、バイポーラトランジスタ等の半導体スイッチング素子を適用することも可能である。   In the above, the case where electrons are accumulated has been described as an example, but this embodiment can also be applied to the case where holes are accumulated. It is not limited. Furthermore, semiconductor switching elements used for reading means such as stored charge transfer switches are not limited to MOS transistors, and semiconductor switching elements such as bipolar transistors can also be applied.

図23〜図31を用いて本発明の第3の実施例について説明する。濃度が1×1016cm−3以上のp型シリコン基板201表面の一部にエッチングや酸化レートの差を利用して、後の工程にてアライメントマークとして使用する段差を形成する(図示せず)。なお、このアライメントマークは、以降の半導体工程に限らず、受光面に形成するカラーフィルターおよびマイクロレンズ形成工程のアライメントマークとしても使用するものである。p型基板201の段差を形成した面側に、弗酸溶液中で陽極化成により多孔質化して多孔質層240を形成する。ここで、弗酸濃度を10%以上とすることが多孔質化を行うという観点から好ましい。陽極化成時に流す電流の量としては弗酸濃度や所望とされる多孔質層の厚さあるいは多孔質層表面の状態等によって適宜決められるが、1mA/cm〜100mA/cmの範囲が好適である。また溶液にエチルアルコール等のアルコールを添加することにより、陽極化成時に発生する反応生成気体の気泡を瞬時に攪拌することなく反応表面から除去でき、均一にかつ効率よく多孔質シリコン層を形成することができる。添加するアルコールの量は弗酸濃度や所望とする多孔質層の膜厚あるいは多孔質層の表面状態によって適宜決められる。また、多孔質化する際に化成電流レベルを、例えば途中で低レベルから高レベルへ変化させる等により多孔質層240に疎密の変化(層中の孔の占める割合の変化)をもたせておくことで、後の工程で多孔質層が分離されやすいように制御することができる(図23)。なお、多孔質シリコンはUhlir等によって1956年に半導体の電解研磨の研究過程において発見されたものである(A.Uhlir,Bell Syst.Tech.J.,vol.35,333(1956))。 A third embodiment of the present invention will be described with reference to FIGS. A step used as an alignment mark in a later step is formed on a part of the surface of the p-type silicon substrate 201 having a concentration of 1 × 10 16 cm −3 or more using a difference in etching and oxidation rate (not shown). ). This alignment mark is used not only for the subsequent semiconductor process, but also as an alignment mark for forming a color filter and a microlens on the light receiving surface. A porous layer 240 is formed on the surface of the p-type substrate 201 where the step is formed by anodizing in a hydrofluoric acid solution. Here, it is preferable that the concentration of hydrofluoric acid is 10% or more from the viewpoint of making porous. As the amount of current flowing at the time of anodization is appropriately determined by the state or the like of the thickness or porous layer surface of the porous layer to be hydrofluoric acid concentration and the desired, preferably in the range of 1mA / cm 2 ~100mA / cm 2 It is. Also, by adding alcohol such as ethyl alcohol to the solution, reaction product gas bubbles generated during anodization can be removed from the reaction surface without instantaneous stirring, and a porous silicon layer can be formed uniformly and efficiently. Can do. The amount of alcohol to be added is appropriately determined depending on the concentration of hydrofluoric acid, the desired thickness of the porous layer, or the surface state of the porous layer. In addition, when the porous layer is made porous, the formation current level is changed from a low level to a high level in the middle, for example, so that the porous layer 240 has a change in density (change in the proportion of pores in the layer). Thus, it can be controlled so that the porous layer is easily separated in a later step (FIG. 23). Porous silicon was discovered by Uhlir et al. In 1956 in the research process of electrolytic polishing of semiconductors (A. Uhlir, Bell Syst. Tech. J., vol. 35, 333 (1956)).

続いて、多孔質層240の表面にエピタキシャル成長により濃度が2×1017cm−3以上のp型高濃度層202を形成する。さらに、2×1016cm−3程度のp型のエピタキシャル層203および1×1017cm−3程度のn型のエピタキシャル層204を成膜する。p型高濃度層202とp型のエピタキシャル層203の厚さは、両者を合わせて、撮像装置が検出対象とする波長の光が十分に透過する厚さに調整される。また、n型のエピタキシャル層204の厚さは、撮像装置が検出対象とする波長の光が十分に減衰される膜厚に調整される。検出対象の波長が可視光領域の場合、数千オングストロームから15μm程度の膜厚が適正である(図24)。 Subsequently, a p-type high concentration layer 202 having a concentration of 2 × 10 17 cm −3 or more is formed on the surface of the porous layer 240 by epitaxial growth. Further, a p-type epitaxial layer 203 of about 2 × 10 16 cm −3 and an n-type epitaxial layer 204 of about 1 × 10 17 cm −3 are formed. The thicknesses of the p-type high-concentration layer 202 and the p-type epitaxial layer 203 are adjusted to a thickness that allows the light having a wavelength to be detected by the imaging device to be sufficiently transmitted. Further, the thickness of the n-type epitaxial layer 204 is adjusted to a film thickness that sufficiently attenuates light having a wavelength to be detected by the imaging apparatus. When the wavelength to be detected is in the visible light region, a film thickness of about several thousand angstroms to about 15 μm is appropriate (FIG. 24).

次に、イオンインプランテーションを用いボロンを導入し、熱処理を行い、濃度が約1×1016cm−3程度のp型ウェル層205を形成、引き続きホトレジスト工程、イオンインプランテーション工程、酸化工程を繰り返し、濃度1×1018cm−3程度のp型のチャネルストップ層206、フィールド酸化膜207、濃度1×1018cm−3程度のp型チャネルストップ層208を形成する。p型チャネルストップ層208は、その不純物プロファイルがp型のエピタキシャル層203に到達するまで必要であるので、エピタキシャル層の膜厚によっては、イオンインプランテーション工程には相応の高エネルギー注入が必要となり、かつ注入エネルギーを変えて複数回注入が必要になる場合がある。あるいはこのp型チャネルストップ層208の形成方法は、第2の実施例に記述した方法で形成することも可能である(図25)。 Next, boron is introduced using ion implantation, heat treatment is performed, and a p-type well layer 205 having a concentration of about 1 × 10 16 cm −3 is formed. Subsequently, a photoresist process, an ion implantation process, and an oxidation process are repeated. to form a concentration of about 1 × 10 18 cm -3 of p-type channel stop layer 206, field oxide film 207, the concentration about 1 × 10 18 cm -3 of p-type channel stop layer 208. Since the p-type channel stop layer 208 is necessary until its impurity profile reaches the p-type epitaxial layer 203, depending on the film thickness of the epitaxial layer, a corresponding high energy implantation is required for the ion implantation process. In some cases, multiple injections are required with different injection energies. Alternatively, the p-type channel stop layer 208 can be formed by the method described in the second embodiment (FIG. 25).

さらに通常の半導体製造工程に従い、ゲート酸化膜209、ゲート電極210、n型の電界緩和領域211、信号電荷伝達路212、p型の空乏化阻止層213、n型ソース・ドレイン領域214、n型拡散浮遊領域230を形成する。ここでホトダイオードはn型のエピタキシャル層204とそれに接するp型半導体層203、p型ウェル層205、p型チャネルストップ層208、p型の空乏化阻止層213にて形成される。また、信号電荷伝達路212は、ゲート電極210をマスクとしてイオンインプランテーションの斜め注入によりゲート電極下にn型濃度プロファイルをもたせ、信号電荷を完全転送できるように形成されている(図26)。   Further, in accordance with a normal semiconductor manufacturing process, the gate oxide film 209, the gate electrode 210, the n-type electric field relaxation region 211, the signal charge transfer path 212, the p-type depletion prevention layer 213, the n-type source / drain region 214, the n-type A diffusion floating region 230 is formed. Here, the photodiode is formed of an n-type epitaxial layer 204, a p-type semiconductor layer 203 in contact therewith, a p-type well layer 205, a p-type channel stop layer 208, and a p-type depletion blocking layer 213. The signal charge transfer path 212 is formed so that the signal charge can be completely transferred by providing an n-type concentration profile under the gate electrode by oblique implantation of ion implantation using the gate electrode 210 as a mask (FIG. 26).

この後、通常の半導体製造工程に従い、第1の層間絶縁膜215、コンタクト216、第1金属配線217、第2の層間絶縁膜218、第1金属配線217と第2金属配線220を接続するビア219、第2金属配線220、第3の層間絶縁膜221、第2金属配線220と第3金属配線223を接続するビア222、第3金属配線223、パシベーション膜224を順次形成した(図27)。   Thereafter, in accordance with a normal semiconductor manufacturing process, the first interlayer insulating film 215, the contact 216, the first metal wiring 217, the second interlayer insulating film 218, and the via that connects the first metal wiring 217 and the second metal wiring 220. 219, a second metal wiring 220, a third interlayer insulating film 221, a via 222 connecting the second metal wiring 220 and the third metal wiring 223, a third metal wiring 223, and a passivation film 224 are sequentially formed (FIG. 27). .

次に、支持基板225と半導体基板の配線層を形成した面側(第1の主面側)を樹脂を用いて接着する。支持基板225の材質は、絶縁性であり、500℃程度までの熱膨張係数がSi基板201と同等であり、後のSi基板エッチングの際にエッチャントに耐えること、さらに後のダイシング等の実装工程に耐えうる機械的強度を有すること、が求められる。さらに、撮像装置が対象とする波長に対し遮光性を有するとより望ましい。一方、接着に使用する樹脂は、支持基板に求められるものと同じく、絶縁性であり、500℃程度までの熱膨張係数がSi基板と同等であり、後のSi基板エッチングの際にエッチャントに耐えること、さらに後の実装工程に耐えうる接着強度を有すること、接着強度の信頼性上の問題がないこと、さらに望ましくは撮像装置が対象とする波長に対し遮光性を有することが求められる。なお、この特性を有するものであれば、樹脂に限定されるものではない(図28)。   Next, the support substrate 225 and the surface side (first main surface side) on which the wiring layer of the semiconductor substrate is formed are bonded using a resin. The material of the support substrate 225 is insulative, and the thermal expansion coefficient up to about 500 ° C. is the same as that of the Si substrate 201. The support substrate 225 can withstand an etchant during subsequent Si substrate etching, and further mounting processes such as dicing later. It is required to have mechanical strength that can withstand. Furthermore, it is more desirable that the imaging apparatus has a light shielding property with respect to a target wavelength. On the other hand, the resin used for bonding is insulative, similar to that required for the support substrate, has a thermal expansion coefficient up to about 500 ° C., and is resistant to an etchant during subsequent etching of the Si substrate. In addition, it is required to have an adhesive strength that can withstand a subsequent mounting process, to have no problem in reliability of the adhesive strength, and more desirably to have a light-shielding property with respect to a target wavelength. In addition, if it has this characteristic, it will not be limited to resin (FIG. 28).

次に、支持基板225あるいはシリコン基板201に力を加えることにより、多孔質層240中の脆弱な部分で多孔質層240を分離させる。あるいはシリコン基板201の研削や研磨やウェットエッチングにより多孔質層240が露出するまでシリコン基板201を除去する(図29)。   Next, by applying a force to the support substrate 225 or the silicon substrate 201, the porous layer 240 is separated at a fragile portion in the porous layer 240. Alternatively, the silicon substrate 201 is removed until the porous layer 240 is exposed by grinding, polishing, or wet etching of the silicon substrate 201 (FIG. 29).

続いて、表面に露出した多孔質層240を選択的にエッチング除去する。エッチングには多孔質シリコンの選択エッチング液である弗酸、あるいは弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液、あるいは、バッファード弗酸あるいはバッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液の少なくとも1種類を用いる。例えば、49%弗酸と30%過酸化水素水との混合液(1:5)で撹拌しながらエッチングした場合、単結晶シリコンに対するエッチング速度は極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、エピタキシャル成長で単結晶成長したp型高濃度層202におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である(図30)。   Subsequently, the porous layer 240 exposed on the surface is selectively removed by etching. For etching, hydrofluoric acid, which is a selective etching solution for porous silicon, or a mixed solution in which at least one of alcohol and hydrogen peroxide is added to hydrofluoric acid, or alcohol and buffered hydrofluoric acid are added to buffered hydrofluoric acid. At least one kind of mixed solution to which at least one of hydrogen peroxide water is added is used. For example, when etching is performed with stirring in a mixed solution of 49% hydrofluoric acid and 30% hydrogen peroxide (1: 5), the etching rate with respect to single crystal silicon is extremely low, and the selectivity with respect to the etching rate of the porous layer Reaches a power of ten or more, and the etching amount (about several tens of angstroms) in the p-type high-concentration layer 202 grown as a single crystal by epitaxial growth is practically negligible (FIG. 30).

多孔質層240のエッチング除去後、ウェット雰囲気において500℃以下の温度で受光面を酸化し、シリコン酸化膜の保護膜226を形成する(図31)。   After removing the porous layer 240 by etching, the light-receiving surface is oxidized at a temperature of 500 ° C. or lower in a wet atmosphere to form a silicon oxide protective film 226 (FIG. 31).

さらにその後、図示していないが、保護膜226表面に赤外線カットフィルターやカラーフィルター、マイクロレンズを形成することも可能である。カラーフィルターやマイクロレンズを形成する場合、ホトダイオードに対し高精度の位置合わせが求められる。ここで、図23の説明において形成したシリコン基板上のアライメント用の段差は、エピタキシャル成長で形成したp型高濃度層202にそのまま転写されるので、これを用いて、カラーフィルターおよび、マイクロレンズ形成工程における高精度の位置合わせが可能となる。
本実施例の特徴は、シリコン基板201を除去し薄膜半導体層227を形成する際に、多孔質シリコンと単結晶シリコンの選択エッチングを利用した点である。単結晶シリコンがエッチングストッパーとして非常に有効に働くため、多孔質シリコンのエッチング工程が非常に容易になる。つまり、多孔質シリコンエッチングのオーバーエッチングを大きくできるので、多孔質シリコンのエッチング残りを防げ、また、エッチング工程の温度管理、時間管理等のマージンを大きくすることができ、工程の安定化、工程の歩留り向上が実現できる。また、半導体層227の膜厚の均一性を向上できるので、高画質の画像を得ることができる。
Further, although not shown, an infrared cut filter, a color filter, or a microlens can be formed on the surface of the protective film 226. When forming a color filter or a micro lens, high-precision alignment is required for the photodiode. Here, since the alignment step on the silicon substrate formed in the description of FIG. 23 is transferred as it is to the p-type high concentration layer 202 formed by epitaxial growth, a color filter and microlens formation step is used by using this. High-precision alignment is possible.
The feature of this embodiment is that selective etching of porous silicon and single crystal silicon is used when the silicon substrate 201 is removed and the thin film semiconductor layer 227 is formed. Since single crystal silicon works very effectively as an etching stopper, the porous silicon etching process becomes very easy. In other words, since the overetching of the porous silicon etching can be increased, the etching residue of the porous silicon can be prevented, and the margin of the temperature management, time management, etc. of the etching process can be increased, the process can be stabilized, Yield improvement can be realized. In addition, since the uniformity of the film thickness of the semiconductor layer 227 can be improved, a high-quality image can be obtained.

なお、読み出し手段とホトダイオードを半導体層227の第1の主面側と第2の主面側とに分けて配置することによりホトダイオードの開口率を大きくすることができ、高感度を得ることができる。さらに、半導体素子の寸法を縮小することなしに画素ピッチを狭めることができるため、低コスト、高歩留りで高解像度を実現することが可能となる。また、この構成により配線の寸法の制約が緩くなり、配線の断線や配線間のショートの発生確率を低減できるため、このことからも高歩留りが可能となる。   Note that the reading means and the photodiode are arranged separately on the first main surface side and the second main surface side of the semiconductor layer 227, whereby the aperture ratio of the photodiode can be increased and high sensitivity can be obtained. . Furthermore, since the pixel pitch can be reduced without reducing the size of the semiconductor element, high resolution can be realized at low cost and high yield. Further, this configuration relaxes the restrictions on the dimensions of the wiring and reduces the probability of occurrence of wiring disconnection or short-circuiting between wirings, which also enables high yield.

また、第2の主面側に設けたp型の高濃度層202は、ホトダイオードの空乏化阻止層として機能し、半導体表面にて発生する暗電流が信号電荷への混入することを防ぐことにより、低ノイズ高品質の画像を得ることが可能となる。また、半導体層227の第2の主面側に設けた表面保護膜226は、その屈折率および膜厚を調整することにより入射光の反射防止等の光学的機能も併せ持つものである。   The p-type high concentration layer 202 provided on the second main surface side functions as a depletion prevention layer of the photodiode, and prevents dark current generated on the semiconductor surface from being mixed into the signal charge. It is possible to obtain a low-noise high-quality image. The surface protective film 226 provided on the second main surface side of the semiconductor layer 227 also has an optical function such as antireflection of incident light by adjusting its refractive index and film thickness.

なお、前述に示したものは、電子を蓄積した場合を例にあげて説明しているが、本実施例は、正孔を蓄積する場合にも適用でき、蓄積電荷および転送MOSトランジスタのタイプに限定されるものではない。さらに、蓄積電荷の転送スイッチ等の読み出し手段に使用される半導体スイッチング素子においても、MOSトランジスタに限らず、バイポーラトランジスタ等の半導体スイッチング素子を適用することも可能である。   In the above, the case where electrons are accumulated has been described as an example, but this embodiment can also be applied to the case where holes are accumulated. It is not limited. Furthermore, semiconductor switching elements used for reading means such as stored charge transfer switches are not limited to MOS transistors, and semiconductor switching elements such as bipolar transistors can also be applied.

図32〜図38を用いて本発明の第4の実施例について説明する。本実施例ではシリコン基板にSOI(本願において、SOIはSemiconductor On Insulatorを意味し、シリコン以外の半導体材料を用いることができるが、本実施例では、Silicon On Insulatorを示すものとする)基板を用いる。SOI基板にはその製造方法により、SIMOX、ELTRAN等があるが、ここではその種類は問わず、SOI構造の基板であれば特に制限されるものではない。なお、SIMOXはK.Izumiによって始めて報告された方法で、Siウエハに酸素イオンを注入したのち、アルゴン・酸素雰囲気中で高温アニールすることで、酸素イオンがSiと結合してSiウエハ内に酸化Si層が形成されるものである。ELTRANは、シリコン基板を多孔質化し、形成された多孔質層上に非多孔質層を形成し、絶縁層を介して他の基板と貼りあわせたのち、多孔質層で分離して他の基板側に非多孔質層を移設する、特開平7−302889号公報等に開示された方法である。   A fourth embodiment of the present invention will be described with reference to FIGS. In this embodiment, an SOI substrate (in this application, SOI means Semiconductor On Insulator, and a semiconductor material other than silicon can be used, but in this embodiment, a silicon on insulator is used) is used as a silicon substrate. . There are SIMOX, ELTRAN, and the like depending on the manufacturing method of the SOI substrate, but the type is not particularly limited as long as it is an SOI structure substrate. SIMOX is a method first reported by K. Izumi. After oxygen ions are implanted into the Si wafer, high temperature annealing is performed in an argon / oxygen atmosphere, so that the oxygen ions are combined with Si and oxidized in the Si wafer. A Si layer is formed. In ELTRAN, a silicon substrate is made porous, a non-porous layer is formed on the formed porous layer, bonded to another substrate through an insulating layer, and then separated by the porous layer. This is a method disclosed in Japanese Patent Laid-Open No. 7-302889 and the like, in which a non-porous layer is transferred to the side.

ここで、250はシリコン基板、251は埋め込み酸化膜、252はSOI層である。埋め込み酸化膜層251は後々、光受光部分の保護膜として機能するとともに、入射光の反射防止膜としての機能も期待されるため、その膜厚は撮像装置が検出対象とする光の波長の反射防止条件を満たす膜厚に設定されるのが望ましい。SOI層252の一部をエッチングにより埋め込み酸化膜251が露出するまで除去して、後の工程にてアライメントマークとして使用する段差を形成する(図示せず)。なお、このアライメントマークは、以降の半導体工程に限らず、受光面に形成するカラーフィルターおよびマイクロレンズ形成工程のアライメントマークとしても使用するものである。SOI層252にイオンインプランテーションあるいはボロン含有ガラスからのボロン拡散によりボロンを導入し、熱処理を行い、濃度が約2×1017cm−3以上のp型高濃度層とする(図32)。 Here, 250 is a silicon substrate, 251 is a buried oxide film, and 252 is an SOI layer. The buried oxide film layer 251 later functions as a protective film for the light receiving portion and is also expected to function as an antireflection film for incident light. Therefore, the thickness of the buried oxide film layer 251 reflects the wavelength of light that is to be detected by the imaging device. It is desirable to set the film thickness to satisfy the prevention condition. A part of the SOI layer 252 is removed by etching until the buried oxide film 251 is exposed, and a step used as an alignment mark in a later process is formed (not shown). This alignment mark is used not only for the subsequent semiconductor process, but also as an alignment mark for forming a color filter and a microlens on the light receiving surface. Boron is introduced into the SOI layer 252 by ion implantation or boron diffusion from a boron-containing glass and heat treatment is performed to form a p-type high concentration layer having a concentration of about 2 × 10 17 cm −3 or more (FIG. 32).

続いて、SOI層252上に2×1016cm−3程度のp型のエピタキシャル層203および1×1017cm−3程度のn型のエピタキシャル層204を成膜する。p型高濃度のSOI層252とp型のエピタキシャル層203の厚さは、両者を合わせて、撮像装置が検出対象とする波長の光が十分に透過する厚さに調整される。また、n型のエピタキシャル層204の厚さは、撮像装置が検出対象とする波長の光が十分に減衰される膜厚に調整される。検出対象の波長が可視光領域の場合、数千オングストロームから15μm程度の膜厚が適正である(図33)。 Subsequently, a p-type epitaxial layer 203 of about 2 × 10 16 cm −3 and an n-type epitaxial layer 204 of about 1 × 10 17 cm −3 are formed on the SOI layer 252. The thicknesses of the p-type high-concentration SOI layer 252 and the p-type epitaxial layer 203 are adjusted to a thickness that allows the light having a wavelength to be detected by the imaging device to be sufficiently transmitted. Further, the thickness of the n-type epitaxial layer 204 is adjusted to a film thickness that sufficiently attenuates light having a wavelength to be detected by the imaging apparatus. When the wavelength to be detected is in the visible light region, a film thickness of about several thousand angstroms to about 15 μm is appropriate (FIG. 33).

次に、イオンインプランテーションを用いボロンを導入し、熱処理を行い、濃度が約1×1016cm−3程度のp型ウェル層205を形成、引き続きホトレジスト工程、イオンインプランテーション工程、酸化工程を繰り返し、濃度1×1018cm−3程度のp型のチャネルストップ層206、フィールド酸化膜207、濃度1×1018cm−3程度のp型チャネルストップ層208を形成する。p型チャネルストップ層208は、その不純物プロファイルがp型のエピタキシャル層203に到達するまで必要であるので、エピタキシャル層の膜厚によっては、イオンインプランテーション工程には相応の高エネルギー注入が必要となり、かつ注入エネルギーを変えて複数回注入が必要になる場合がある。あるいはこのp型チャネルストップ層208の形成方法は、第2の実施例に記述した方法で形成することも可能である(図34)。 Next, boron is introduced using ion implantation, heat treatment is performed, and a p-type well layer 205 having a concentration of about 1 × 10 16 cm −3 is formed. Subsequently, a photoresist process, an ion implantation process, and an oxidation process are repeated. to form a concentration of about 1 × 10 18 cm -3 of p-type channel stop layer 206, field oxide film 207, the concentration about 1 × 10 18 cm -3 of p-type channel stop layer 208. Since the p-type channel stop layer 208 is necessary until its impurity profile reaches the p-type epitaxial layer 203, depending on the film thickness of the epitaxial layer, a corresponding high energy implantation is required for the ion implantation process. In some cases, multiple injections are required with different injection energies. Alternatively, the p-type channel stop layer 208 can be formed by the method described in the second embodiment (FIG. 34).

さらに通常の半導体製造工程に従い、ゲート酸化膜209、ゲート電極210、n型の電界緩和領域211、信号電荷伝達路212、p型の空乏化阻止層213、n型ソース・ドレイン領域214、n型拡散浮遊領域230を形成する。ここでホトダイオードはn型のエピタキシャル層204とそれに接するp型半導体層203、p型ウェル層205、p型チャネルストップ層208、空乏化阻止層213にて形成される。また、信号電荷伝達路212は、ゲート電極210をマスクとしてイオンインプランテーションの斜め注入によりゲート電極下にn型濃度プロファイルをもたせ、信号電荷を完全転送できるように形成されている(図35)。   Further, in accordance with a normal semiconductor manufacturing process, the gate oxide film 209, the gate electrode 210, the n-type electric field relaxation region 211, the signal charge transfer path 212, the p-type depletion prevention layer 213, the n-type source / drain region 214, the n-type A diffusion floating region 230 is formed. Here, the photodiode is formed by an n-type epitaxial layer 204, a p-type semiconductor layer 203 in contact therewith, a p-type well layer 205, a p-type channel stop layer 208, and a depletion blocking layer 213. The signal charge transfer path 212 is formed so that the signal charge can be completely transferred by providing an n-type concentration profile under the gate electrode by oblique implantation of ion implantation using the gate electrode 210 as a mask (FIG. 35).

この後、通常の半導体製造工程に従い、第1の層間絶縁膜215、コンタクト216、第1金属配線217、第2の層間絶縁膜218、第1金属配線217と第2金属配線220を接続するビア219、第2金属配線220、第3の層間絶縁膜221、第2金属配線220と第3金属配線223を接続するビア222、第3金属配線223、パシベーション膜224を順次形成した(図36)。   Thereafter, in accordance with a normal semiconductor manufacturing process, the first interlayer insulating film 215, the contact 216, the first metal wiring 217, the second interlayer insulating film 218, and the via that connects the first metal wiring 217 and the second metal wiring 220. 219, the second metal wiring 220, the third interlayer insulating film 221, the via 222 connecting the second metal wiring 220 and the third metal wiring 223, the third metal wiring 223, and the passivation film 224 are sequentially formed (FIG. 36). .

次に、支持基板225とSOI基板の配線層を形成した面側(第1の主面側)を樹脂を用いて接着する。支持基板225の材質は、絶縁性であり、500℃程度までの熱膨張係数がSi基板201と同等であり、後のSi基板エッチングの際にエッチャントに耐えること、さらに後のダイシング等の実装工程に耐えうる機械的強度を有すること、が求められる。さらに、撮像装置が対象とする波長に対し遮光性を有するとより望ましい。一方、接着に使用する樹脂は、支持基板225に求められるものと同じく、絶縁性であり、500℃程度までの熱膨張係数がSi基板と同等であり、後のSi基板エッチングの際にエッチャントに耐えること、さらに後の実装工程に耐えうる接着強度を有すること、接着強度の信頼性上の問題がないこと、さらに望ましくは撮像装置が対象とする波長に対し遮光性を有することが求められる。なお、この特性を有するものであれば、樹脂に限定されるものではない(図37)。   Next, the surface side (first main surface side) on which the wiring layer of the support substrate 225 and the SOI substrate is formed is bonded using a resin. The material of the support substrate 225 is insulative, and the thermal expansion coefficient up to about 500 ° C. is the same as that of the Si substrate 201. The support substrate 225 can withstand an etchant during subsequent Si substrate etching, and further mounting processes such as dicing later. It is required to have mechanical strength that can withstand. Furthermore, it is more desirable that the imaging apparatus has a light shielding property with respect to a target wavelength. On the other hand, the resin used for bonding is insulative, similar to that required for the support substrate 225, and has a thermal expansion coefficient up to about 500 ° C., which is the same as that of the Si substrate. It is required to have endurance, to have an adhesive strength that can withstand a subsequent mounting process, to have no problem in reliability of the adhesive strength, and more desirably to have a light-shielding property with respect to a target wavelength. In addition, if it has this characteristic, it will not be limited to resin (FIG. 37).

続いて、埋め込み酸化膜251をエッチングストッパーとしてシリコン基板250を選択エッチング除去する。エッチャントとしては、シリコンとシリコン酸化膜のエッチレート選択比が大きいアルカリ系のエッチャントが好適である。例えば、TMAH(テトラメチルアンモニウムヒドロキシド)、またはKOH(水酸化カリウム)と水とIPA(イソプロピルアルコール)の混合液、あるいはEPW(エチレンジアミン・ピロカテコール・水)はシリコンとシリコン酸化膜のエッチング選択比(Si/SiO2)が100程度であり、埋め込み酸化膜251でシリコン基板250のエッチングを有効に止めることができる。その後、図示していないが、受光面となる埋め込み酸化膜251表面に図32にて記述したアライメントマークを利用してカラーフィルターおよびマイクロレンズを形成することも可能である(図38)。 Subsequently, the silicon substrate 250 is selectively removed by etching using the buried oxide film 251 as an etching stopper. As the etchant, an alkaline etchant having a high etch rate selectivity between silicon and a silicon oxide film is suitable. For example, TMAH (tetramethylammonium hydroxide) or a mixed solution of KOH (potassium hydroxide), water and IPA (isopropyl alcohol), or EPW (ethylenediamine / pyrocatechol / water) is an etching selectivity ratio between silicon and a silicon oxide film. (Si / SiO 2 ) is about 100, and the etching of the silicon substrate 250 can be effectively stopped by the buried oxide film 251. Thereafter, although not shown, a color filter and a microlens can be formed on the surface of the buried oxide film 251 serving as a light receiving surface by using the alignment mark described in FIG. 32 (FIG. 38).

本実施例の特徴は、シリコン基板にSOIを用い、シリコン基板250をエッチング除去する際に埋め込み酸化膜251をエッチングストッパーとして利用する点と、受光面の表面保護膜に埋め込み酸化膜251を利用する点である。前者により、受光素子である半導体層227の膜厚はエッチングに左右されず、非常に均一かつ高精度な膜厚が得られ、これにより高画質な画像を得ることができる。一方、埋め込み酸化膜251の形成には高温のシリコン酸化にて形成することができるため、高品質のシリコン酸化膜を保護膜として使用することにより、受光面表面で発生する暗電流の発生を小さく抑制でき、低ノイズの高画質画像を得ることができる。また、表面保護膜の優れた耐久性により信頼性も向上する。   The feature of this embodiment is that SOI is used for the silicon substrate, the buried oxide film 251 is used as an etching stopper when the silicon substrate 250 is removed by etching, and the buried oxide film 251 is used for the surface protection film on the light receiving surface. Is a point. According to the former, the film thickness of the semiconductor layer 227 which is a light receiving element is not affected by etching, and a very uniform and highly accurate film thickness can be obtained, whereby a high quality image can be obtained. On the other hand, since the buried oxide film 251 can be formed by high-temperature silicon oxidation, the use of a high-quality silicon oxide film as a protective film reduces the generation of dark current generated on the light-receiving surface. Therefore, a high-quality image with low noise can be obtained. Further, the reliability is improved by the excellent durability of the surface protective film.

なお、読み出し手段とホトダイオードを半導体層227の第1の主面側と第2の主面側に分けて配置することによりホトダイオードの開口率を大きくすることができ、高感度を得ることができる。さらに、半導体素子の寸法を縮小することなしに画素ピッチを狭めることができるため、低コスト、高歩留りで高解像度を実現することが可能となる。また、この構成により配線の寸法の制約が緩くなり、配線の断線や配線間のショートの発生確率を低減できるため、このことからも高歩留りが可能となる。   Note that by arranging the reading means and the photodiode separately on the first main surface side and the second main surface side of the semiconductor layer 227, the aperture ratio of the photodiode can be increased, and high sensitivity can be obtained. Furthermore, since the pixel pitch can be reduced without reducing the size of the semiconductor element, high resolution can be realized at low cost and high yield. Further, this configuration relaxes the restrictions on the dimensions of the wiring and reduces the probability of occurrence of wiring disconnection or short-circuiting between wirings, which also enables high yield.

また、第2の主面側に設けたp型高濃度のSOI層252は、ホトダイオードの空乏化阻止層として機能し、半導体表面にて発生する暗電流が信号電荷への混入することを防ぐことにより、低ノイズ高品質の画像を得ることが可能となる。また、半導体層227の第2の主面側に設られる表面保護膜251は、その屈折率および膜厚を調整することにより入射光の反射防止等の光学的機能も併せ持つものである。   The p-type high-concentration SOI layer 252 provided on the second main surface side functions as a depletion prevention layer of the photodiode, and prevents dark current generated on the semiconductor surface from being mixed into the signal charge. This makes it possible to obtain a low-noise high-quality image. The surface protective film 251 provided on the second main surface side of the semiconductor layer 227 also has an optical function such as antireflection of incident light by adjusting its refractive index and film thickness.

なお、前述に示したものは、電子を蓄積した場合を例にあげて説明しているが、本実施例は、正孔を蓄積する場合にも適用でき、蓄積電荷および転送MOSトランジスタのタイプに限定されるものではない。さらに、蓄積電荷の転送スイッチ等の読み出し手段に使用される半導体スイッチング素子においても、MOSトランジスタに限らず、バイポーラトランジスタ等の半導体スイッチング素子を適用することも可能である。   In the above, the case where electrons are accumulated has been described as an example, but this embodiment can also be applied to the case where holes are accumulated. It is not limited. Furthermore, semiconductor switching elements used for reading means such as stored charge transfer switches are not limited to MOS transistors, and semiconductor switching elements such as bipolar transistors can also be applied.

図39〜図50を用いて本発明の第5の実施例について説明する。濃度が1×1018cm−3以下のp型シリコン基板201表面の一部にエッチングや酸化レートの差を利用して、後の工程にてアライメントマークとして使用する段差を形成する(図示せず)。なお、このアライメントマークは、以降の半導体工程に限らず、受光面に形成するカラーフィルターおよびマイクロレンズ形成工程のアライメントマークとしても使用するものである。p型基板201の段差を形成した面側に、イオンインプランテーションあるいはボロン含有ガラスからのボロン拡散によりボロンを導入し、熱処理を行い、濃度が約5×1019cm−3以上のp型高濃度層202を形成する(図39)。 A fifth embodiment of the present invention will be described with reference to FIGS. A step used as an alignment mark in a later step is formed on a part of the surface of the p-type silicon substrate 201 having a concentration of 1 × 10 18 cm −3 or less using a difference in etching and oxidation rate (not shown). ). This alignment mark is used not only for the subsequent semiconductor process, but also as an alignment mark for forming a color filter and a microlens on the light receiving surface. Boron is introduced into the surface of the p-type substrate 201 where the step is formed by ion implantation or boron diffusion from boron-containing glass and heat treatment is performed, and a p-type high concentration having a concentration of about 5 × 10 19 cm −3 or more Layer 202 is formed (FIG. 39).

さらに、2×1016cm−3程度のp型のエピタキシャル層203および1×1017cm−3程度のn型のエピタキシャル層204を成膜する。p型高濃度層202とp型のエピタキシャル層203の厚さは、両者を合わせて、撮像装置が検出対象とする波長の光が十分に透過する厚さに調整される。また、n型のエピタキシャル層204の厚さは、撮像装置が検出対象とする波長の光が十分に減衰される膜厚に調整される。検出対象の波長が可視光領域の場合、数千オングストロームから15μm程度の膜厚が適正である(図40)。 Further, a p-type epitaxial layer 203 of about 2 × 10 16 cm −3 and an n-type epitaxial layer 204 of about 1 × 10 17 cm −3 are formed. The thicknesses of the p-type high-concentration layer 202 and the p-type epitaxial layer 203 are adjusted to a thickness that allows the light having a wavelength to be detected by the imaging device to be sufficiently transmitted. Further, the thickness of the n-type epitaxial layer 204 is adjusted to a film thickness that sufficiently attenuates light having a wavelength to be detected by the imaging apparatus. When the wavelength to be detected is in the visible light region, a film thickness of about several thousand angstroms to about 15 μm is appropriate (FIG. 40).

次に、n型のエピタキシャル層204の一部をドライエッチングを用いてエッチング除去する。このときのエッチングの深さは少なくともp型エピタキシャル層203に届き、望ましくはp型高濃度層202に到達するものである。続いて、このエッチング除去した部分に絶縁性材料260を埋め込む。例えばシリコン酸化膜やシリコン窒化膜のような化学的に安定した絶縁材料が望ましく、さらには、検出対象とする光の波長に対して十分な遮光性あるいは反射性を有する絶縁材料であるとより望ましい。本実施例ではボロンを含有するシリコン酸化膜を用いた(図41)。   Next, part of the n-type epitaxial layer 204 is removed by dry etching. The etching depth at this time reaches at least the p-type epitaxial layer 203, and preferably reaches the p-type high concentration layer 202. Subsequently, an insulating material 260 is embedded in the etched portion. For example, a chemically stable insulating material such as a silicon oxide film or a silicon nitride film is desirable, and further, it is more desirable to be an insulating material having sufficient light-shielding property or reflectivity with respect to the wavelength of light to be detected. . In this example, a silicon oxide film containing boron was used (FIG. 41).

さらに通常の半導体製造工程に従い、ゲート酸化膜209、ゲート電極210、n型の電界緩和領域211、信号電荷伝達路212、p型の空乏化阻止層213、n型ソース・ドレイン領域214、n型拡散浮遊領域230を形成する。ここでホトダイオードはn型のエピタキシャル層204とそれに接するp型半導体層203、p型ウェル層205、p型チャネルストップ層208、空乏化阻止層213にて形成される。また、信号電荷伝達路212は、ゲート電極210をマスクとしてイオンインプランテーションの斜め注入によりゲート電極下にn型濃度プロファイルをもたせ、信号電荷を完全転送できるように形成されている。なお、ここまでに至る製造工程における熱処理工程において、絶縁性材料260に含まれるボロンが熱拡散によりn型のエピタキシャル層204に拡散し、p型拡散層261が形成される。このp型拡散層261の不純物濃度は、センサ動作時に印加される電圧範囲内において、p型拡散層261とn型のエピタキシャル層204との間で形成される空乏層が絶縁性材料260に到達しないために必要な濃度に調整される。例えばここでは5×1017cm−3とした。また、ここでは図示していないが、p型拡散層261はp型エピタキシャル層203およびp型高濃度層202と共に任意の電位に固定され、不要な電荷を排出する経路として機能するとともに、p型ウェル204の電位を安定して固定するのにも有効に機能するものである(図42)。 Further, in accordance with a normal semiconductor manufacturing process, the gate oxide film 209, the gate electrode 210, the n-type electric field relaxation region 211, the signal charge transfer path 212, the p-type depletion prevention layer 213, the n-type source / drain region 214, the n-type A diffusion floating region 230 is formed. Here, the photodiode is formed by an n-type epitaxial layer 204, a p-type semiconductor layer 203 in contact therewith, a p-type well layer 205, a p-type channel stop layer 208, and a depletion blocking layer 213. The signal charge transfer path 212 is formed so that the signal charge can be completely transferred by providing an n-type concentration profile under the gate electrode by oblique implantation of ion implantation using the gate electrode 210 as a mask. Note that in the heat treatment process in the manufacturing process up to here, boron contained in the insulating material 260 is diffused into the n-type epitaxial layer 204 by thermal diffusion, and the p-type diffusion layer 261 is formed. The impurity concentration of the p-type diffusion layer 261 is such that a depletion layer formed between the p-type diffusion layer 261 and the n-type epitaxial layer 204 reaches the insulating material 260 within a voltage range applied during sensor operation. It is adjusted to the concentration necessary to avoid it. For example, 5 × 10 17 cm −3 is used here. Although not shown here, the p-type diffusion layer 261 is fixed to an arbitrary potential together with the p-type epitaxial layer 203 and the p-type high concentration layer 202, functions as a path for discharging unnecessary charges, and is p-type. This also functions effectively to stably fix the potential of the well 204 (FIG. 42).

以降の工程は第1実施例の図8から図11に至るまでの工程と同じである(図43〜図47)。   The subsequent steps are the same as the steps from FIG. 8 to FIG. 11 of the first embodiment (FIGS. 43 to 47).

図48は半導体層227の第1の主面側の平面図である。1画素は、読み出し手段である信号電荷伝達路212、転送MOSトランジスタのゲート領域210、拡散浮遊領域230、リセットMOSトランジスタ120、増幅用MOSトランジスタ122、行選択スイッチ用MOSトランジスタ123から構成される。複数の画素の各々は、画素分離領域260によって、電気的に分離されている。なお、この平面図は、半導体素子間を接続したり、信号を伝達する配線は省略した図面である。   FIG. 48 is a plan view of the semiconductor layer 227 on the first main surface side. One pixel includes a signal charge transfer path 212 as a reading means, a gate region 210 of a transfer MOS transistor, a diffusion floating region 230, a reset MOS transistor 120, an amplification MOS transistor 122, and a row selection switch MOS transistor 123. Each of the plurality of pixels is electrically separated by the pixel separation region 260. This plan view is a drawing in which semiconductor elements are connected and wiring for transmitting signals is omitted.

図49は半導体層227ホトダイオードが形成されている側の面である第2の主面側の平面図である。この図は、ホトダイオードのn層204と画素分離領域260が同一平面上にある面の平面図を示している。ホトダイオードは1画素毎に形成されており、各々の画素は画素分離領域260によって、電気的に分離されている。   FIG. 49 is a plan view of the second main surface side, which is the surface on which the semiconductor layer 227 photodiode is formed. This figure shows a plan view of a surface where the n-layer 204 of the photodiode and the pixel isolation region 260 are on the same plane. A photodiode is formed for each pixel, and each pixel is electrically isolated by a pixel isolation region 260.

本実施例の特徴は、隣接画素間の分離領域に絶縁性材料260を用いた点である。これにより、隣接画素間の信号電荷の混合が完全に阻止される。さらに、絶縁性材料260に遮光性材料を使用すると、受光部に斜め入射した光等により隣接画素から洩れ入る光を防ぐことも可能となり、スミアの発生を防ぐことが可能となる。さらに、本実施例で記述したように絶縁性材料260と半導体層の界面に空乏化阻止領域を形成すると、この界面において発生する暗電流が信号電荷と混合することを阻止することが可能となり、ノイズの抑制に有効である。   A feature of this embodiment is that an insulating material 260 is used in a separation region between adjacent pixels. Thereby, mixing of signal charges between adjacent pixels is completely prevented. Further, when a light-shielding material is used for the insulating material 260, it is possible to prevent light leaking from adjacent pixels due to light obliquely incident on the light receiving portion, and it is possible to prevent smear. Furthermore, as described in this embodiment, when a depletion prevention region is formed at the interface between the insulating material 260 and the semiconductor layer, it becomes possible to prevent the dark current generated at this interface from mixing with the signal charge, Effective for noise suppression.

なお、本実施例で記述した構造は、第3の実施例および第4の実施例における製造方法にも適用できるものである。   Note that the structure described in this embodiment can also be applied to the manufacturing methods in the third and fourth embodiments.

これにより、読み出し手段とホトダイオードを半導体層227の第1の主面側と第2の主面側に分けて配置することによりホトダイオードの開口率を大きくすることができ、高感度を得ることができる。さらに、半導体素子の寸法を縮小することなしに画素ピッチを狭めることができるため、低コスト、高歩留りで高解像度を実現することが可能となる。また、この構成により配線の寸法の制約が緩くなり、配線の断線や配線間のショートの発生確率を低減できるため、このことからも高歩留りが可能となる。   Thereby, the reading means and the photodiode are separately arranged on the first main surface side and the second main surface side of the semiconductor layer 227, whereby the aperture ratio of the photodiode can be increased and high sensitivity can be obtained. . Furthermore, since the pixel pitch can be reduced without reducing the size of the semiconductor element, high resolution can be realized at low cost and high yield. Further, this configuration relaxes the restrictions on the dimensions of the wiring and reduces the probability of occurrence of wiring disconnection or short-circuiting between wirings, which also enables high yield.

さらに、隣接する画素間に配置された画素分離領域260により、ホトダイオードで発生した信号電荷の画素間の混合を防ぐことができ、画素ピッチを狭めて高解像とした場合においても極めてスメアが小さい高画質な画像を得ることが可能となる。   Furthermore, the pixel separation region 260 disposed between adjacent pixels can prevent the signal charge generated by the photodiode from being mixed between pixels, and the smear is extremely small even when the pixel pitch is narrowed to achieve high resolution. A high-quality image can be obtained.

また、第2の主面側に設けたp型の高濃度層202は、シリコン基板エッチングの際のエッチングストップおよびホトダイオードの空乏化阻止層として機能し、前者は半導体層227の膜厚均一化を可能として画質の向上に寄与し、後者は半導体表面にて発生する暗電流が信号電荷への混入することを防ぐことにより、低ノイズ高品質の画像を得ることが可能となる。また、半導体層227の第2の主面側に設けた表面保護膜226は、その屈折率および膜厚を調整することにより入射光の反射防止等の光学的機能も併せ持つものである。   In addition, the p-type high concentration layer 202 provided on the second main surface side functions as an etching stop and a photo diode depletion prevention layer during the etching of the silicon substrate, and the former makes the thickness of the semiconductor layer 227 uniform. The latter contributes to the improvement of image quality, and the latter can obtain a low-noise and high-quality image by preventing the dark current generated on the semiconductor surface from being mixed into the signal charge. The surface protective film 226 provided on the second main surface side of the semiconductor layer 227 also has an optical function such as antireflection of incident light by adjusting its refractive index and film thickness.

なお、前述に示したものは、電子を蓄積した場合を例にあげて説明しているが、本実施例は、正孔を蓄積する場合にも適用でき、蓄積電荷および転送MOSトランジスタのタイプに限定されるものではない。さらに、蓄積電荷の転送スイッチ等の読み出し手段に使用される半導体スイッチング素子においても、MOSトランジスタに限らず、バイポーラトランジスタ等の半導体スイッチング素子を適用することも可能である。   In the above, the case where electrons are accumulated has been described as an example, but this embodiment can also be applied to the case where holes are accumulated. It is not limited. Furthermore, semiconductor switching elements used for reading means such as stored charge transfer switches are not limited to MOS transistors, and semiconductor switching elements such as bipolar transistors can also be applied.

本実施例では、第1の実施例から第5の実施例のホトダイオードおよび転送MOSトランジスタを有する画素と、この画素から信号を読み出すための読み出し回路とを備えた撮像装置を作製した。図50は一画素の構成を示す図であり、図51は3行3列に配置された画素と、読み出し回路とを示す撮像装置の構成を示す図である。   In this example, an imaging device including a pixel having the photodiode and transfer MOS transistor of the first to fifth examples and a readout circuit for reading a signal from the pixel was manufactured. FIG. 50 is a diagram illustrating a configuration of one pixel, and FIG. 51 is a diagram illustrating a configuration of an imaging apparatus that illustrates pixels arranged in 3 rows and 3 columns and a readout circuit.

図50において、705は一画素、PDはホトダイオード、Q1はホトダイオードPDからの電気信号を拡散浮遊領域に転送する転送MOSトランジスタの転送スイッチQ1、Q2は拡散浮遊領域をリセットするためのリセットMOSトランジスタのリセットスイッチ、Q3は拡散浮遊領域がゲートに接続され、ソース側の負荷として接続される定電流源812(図51に図示)からなるソースフォロワ増幅回路の入力MOSトランジスタ、Q4は読み出し画素を選択するための選択スイッチである。   In FIG. 50, reference numeral 705 denotes one pixel, PD denotes a photodiode, Q1 denotes a transfer switch Q1 of a transfer MOS transistor for transferring an electric signal from the photodiode PD to a diffusion floating region, and Q2 denotes a reset MOS transistor for resetting the diffusion floating region. The reset switch Q3 has a diffusion floating region connected to the gate and an input MOS transistor of a source follower amplifier circuit composed of a constant current source 812 (shown in FIG. 51) connected as a source side load, and Q4 selects a readout pixel. This is a selection switch.

図50及び図51の基本的な動作を以下に説明する。
1) リセットスイッチQ2によりソースフォロワの入力ゲートにリセット電圧を入力するリセット動作と、選択スイッチQ4による、行選択を行う。
2) ソースフォロワの入力ノードの浮遊拡散領域のゲートをフローティングにし、リセットノイズおよびソースフォロワMOSの閾値電圧のバラツキなどの固定パタンノイズからなるノイズ成分の読み出しを行い、その情報を信号蓄積部805に一旦保持する。
3) その後、転送スイッチQ1を開閉し、光信号により生成されたホトダイオードの蓄積電荷をソースフォロワの入力ノードに転送し、前述のノイズ成分と光信号成分の和を読み出し、信号蓄積部805に保持する。
4) 共通信号線への転送スイッチ808,808′を介して、共通信号線809,809′に、ノイズ成分の信号と、ノイズ成分と光信号成分の和の信号とをそれぞれ共通信号線1(808),共通信号線2(808’)の転送スイッチを導通して、読み出し、それぞれ各出力アンプ810を介して出力811,811’として出力する。
The basic operation of FIGS. 50 and 51 will be described below.
1) A reset operation for inputting a reset voltage to the input gate of the source follower by the reset switch Q2 and row selection by the selection switch Q4 are performed.
2) The gate of the floating diffusion region of the input node of the source follower is floated, and noise components including fixed pattern noise such as reset noise and variation in threshold voltage of the source follower MOS are read out, and the information is stored in the signal storage unit 805. Hold once.
3) Thereafter, the transfer switch Q1 is opened and closed, the accumulated charge of the photodiode generated by the optical signal is transferred to the input node of the source follower, the sum of the noise component and the optical signal component described above is read, and held in the signal storage unit 805 To do.
4) The common signal lines 809 and 809 ′ are connected to the common signal line 1 (the sum of the noise component and the sum of the noise component and the optical signal component) via the transfer switches 808 and 808 ′ to the common signal line. 808), the transfer switch of the common signal line 2 (808 ′) is turned on, read out, and output as outputs 811 and 811 ′ through the output amplifiers 810, respectively.

その後、出力811と出力811′との差をとることでリセットノイズおよび固定パタンノイズを除去して、光信号成分を取り出し、S/Nの高い画像信号を得ることができる。   Thereafter, by taking the difference between the output 811 and the output 811 ′, the reset noise and the fixed pattern noise are removed, the optical signal component is extracted, and an image signal having a high S / N can be obtained.

上記方法で読み出しを行い、信号とノイズ評価を行った。その結果、各ビット毎のダイナミックレンジ(S/N)=75〜85dBという高いS/Nを得た。   Reading was performed by the above method, and signal and noise were evaluated. As a result, a high S / N of dynamic range (S / N) = 75 to 85 dB for each bit was obtained.

本発明は半導体の一方の面側(第2主面側)で受光し、第2面側に設けられた光電変換手段で光電変換された電気信号を他方の面側(第1面側)に設けられた読み出し手段に移送して読み出す背面照射型の撮像装置に適用できる。   The present invention receives light on one surface side (second main surface side) of a semiconductor, and outputs an electric signal photoelectrically converted by a photoelectric conversion means provided on the second surface side to the other surface side (first surface side). The present invention can be applied to a back-illuminated imaging device that is transferred to a reading means provided and read.

本発明の特徴を最もよく表す断面構造図である。1 is a cross-sectional structure diagram that best represents the features of the present invention. 半導体層114の第1の主面側の平面図である。3 is a plan view of a first main surface side of a semiconductor layer 114. FIG. 半導体層114ホトダイオードが形成されている側の面である第2の主面側の平面図である。It is a top view of the 2nd main surface side which is a surface by which the semiconductor layer 114 photodiode is formed. 本発明による第1の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 1st Example by this invention. 本発明による第1の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 1st Example by this invention. 本発明による第1の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 1st Example by this invention. 本発明による第1の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 1st Example by this invention. 本発明による第1の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 1st Example by this invention. 本発明による第1の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 1st Example by this invention. 本発明による第1の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 1st Example by this invention. 本発明による第1の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 1st Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第2の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of 2nd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第3の実施例の製造工程を示した断面構造図である。It is sectional structure drawing which showed the manufacturing process of the 3rd Example by this invention. 本発明による第4の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 4th Example by this invention. 本発明による第4の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 4th Example by this invention. 本発明による第4の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 4th Example by this invention. 本発明による第4の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 4th Example by this invention. 本発明による第4の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 4th Example by this invention. 本発明による第4の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 4th Example by this invention. 本発明による第4の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 4th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 本発明による第5の実施例の製造工程を示した断面構造図である。It is sectional drawing which showed the manufacturing process of the 5th Example by this invention. 半導体層227の第1の主面側の平面図である。3 is a plan view of a first main surface side of a semiconductor layer 227. FIG. 半導体層227ホトダイオードが形成されている側の面である第2の主面側の平面図である。It is a top view of the 2nd main surface side which is a surface by which the semiconductor layer 227 photodiode is formed. 本発明を用いた画素の等価回路図である。It is an equivalent circuit diagram of a pixel using the present invention. 本発明を用いたエリアセンサの読み出し回路を含めた等価回路図である。It is an equivalent circuit diagram including the readout circuit of the area sensor using the present invention. 背面照射型撮像装置の従来の例の断面構造図である。It is a cross-section figure of the conventional example of a back irradiation type imaging device.

符号の説明Explanation of symbols

101 ホトダイオードのp層
102 ホトダイオードのn層
103 p型のウェル
104 素子分離のフィールド酸化膜
105 高濃度のp層
106 ホトダイオードの表面保護膜
107 ゲート領域
108 n型の電界緩和領域
109 絶縁層
110 n型の拡散浮遊領域
111 n型の信号電荷伝達路
112 p型の画素分離領域
113 支持基板
114 半導体層
120 リセットMOSトランジスタ
121 リセット電源
122 出力回路の増幅用MOSトランジスタ
123 出力回路の行選択スイッチ用MOSトランジスタ
124 出力回路の電流源
125 出力端子
201 p型シリコン基板201
202 p型高濃度層
203 p型のエピタキシャル層
204 n型のエピタキシャル層
205 p型ウェル層
206 p型のチャネルストップ層
207 フィールド酸化膜
208 p型チャネルストップ層
209 ゲート酸化膜
210 ゲート電極
211 n型の電界緩和領域
212 信号電荷伝達路
213 p型の空乏化阻止層
214 n型ソース・ドレイン領域
215 第1の層間絶縁膜
216 コンタクト
217 第1金属配線
218 第2の層間絶縁膜
219 第1金属配線と第2金属配線を接続するビア
220 第2金属配線
222 第2金属配線と第3金属配線を接続するビア
223 第3金属配線
224 パシベーション膜
225 支持基板
226 保護膜
227 半導体層
230 n型拡散浮遊領域
240 多孔質層
250 シリコン基板
251 埋め込み酸化膜
252 SOI層
260 絶縁性材料
261 p型拡散層
701 電源
702 リセットスイッチ線
703 選択スイッチ線
704 信号出力線
705 ホトダイオード
706 転送スイッチ線
Q1 転送スイッチ
Q2 リセットスイッチ
Q3 入力MOSトランジスタ
Q4 選択スイッチ
801 電源
802 リセットスイッチ線
803 選択スイッチ線
804 信号出力線
805 信号蓄積部
806 水平シフトレジスタ
808 共通信号線1への転送スイッチ
808’ 共通信号線2への転送スイッチ
809 共通信号線1
809′ 共通信号線2
810 出力アンプ
811 出力
811’ 出力
812 定電流源
813 転送スイッチ線
DESCRIPTION OF SYMBOLS 101 Photodiode p layer 102 Photodiode n layer 103 p-type well 104 Element isolation field oxide film 105 High-concentration p layer 106 Photodiode surface protection film 107 Gate region 108 n-type electric field relaxation region 109 Insulating layer 110 n-type Diffusion floating region 111 n-type signal charge transfer path 112 p-type pixel isolation region 113 support substrate 114 semiconductor layer 120 reset MOS transistor 121 reset power source 122 output circuit amplification MOS transistor 123 output circuit row selection switch MOS transistor 124 current source of output circuit 125 output terminal 201 p-type silicon substrate 201
202 p-type high concentration layer 203 p-type epitaxial layer 204 n-type epitaxial layer 205 p-type well layer 206 p-type channel stop layer 207 field oxide film 208 p-type channel stop layer 209 gate oxide film 210 gate electrode 211 n-type Electric field relaxation region 212 signal charge transfer path 213 p-type depletion blocking layer 214 n-type source / drain region 215 first interlayer insulating film 216 contact 217 first metal wiring 218 second interlayer insulating film 219 first metal wiring 220 connecting the second metal wiring to the second metal wiring 222 via connecting the second metal wiring to the third metal wiring 223 third metal wiring 224 passivation film 225 support substrate 226 protective film 227 semiconductor layer 230 n-type diffusion floating Region 240 Porous layer 250 Silicon substrate 25 Embedded oxide film 252 SOI layer 260 Insulating material 261 P-type diffusion layer 701 Power supply 702 Reset switch line 703 Selection switch line 704 Signal output line 705 Photodiode 706 Transfer switch line Q1 Transfer switch Q2 Reset switch Q3 Input MOS transistor Q4 selection switch 801 Power supply 802 Reset switch line 803 Selection switch line 804 Signal output line 805 Signal storage unit 806 Horizontal shift register 808 Transfer switch to common signal line 1 808 ′ Transfer switch to common signal line 2 809 Common signal line 1
809 'common signal line 2
810 Output amplifier 811 Output 811 'Output 812 Constant current source 813 Transfer switch line

Claims (14)

  1. 少なくとも2つの主面を有する半導体基体と、
    前記半導体基体の第1の主面に設けられた光電変換手段と、
    前記半導体基体の第2の主面に設けられた、前記光電変換手段からの電気信号を読み出す読み出し手段と、
    前記読み出し手段に接続され前記半導体基体上に設けられた配線手段と、を備え、
    前記光電変換手段は少なくとも、前記第1の主面に設けられた第1導電型の第1半導体領域と、該第1半導体領域よりも前記半導体基体の内部に配置された第2導電型の第2半導体領域とを有する撮像装置において、
    前記光電変換手段と前記読み出し手段は前記半導体基体の第1の主面側から第2の主面側にわたり前記半導体基体内部に配置された第1導電型の第3半導体領域によってその周囲が囲まれていることを特徴とする撮像装置。
    A semiconductor substrate having at least two major surfaces;
    Photoelectric conversion means provided on the first main surface of the semiconductor substrate;
    A reading means for reading an electrical signal from the photoelectric conversion means provided on the second main surface of the semiconductor substrate;
    Wiring means connected to the readout means and provided on the semiconductor substrate,
    The photoelectric conversion means includes at least a first-conductivity-type first semiconductor region provided on the first main surface, and a second-conductivity-type first semiconductor region disposed inside the semiconductor substrate with respect to the first semiconductor region. In an imaging device having two semiconductor regions,
    The photoelectric conversion means and the reading means are surrounded by a third semiconductor region of the first conductivity type disposed inside the semiconductor substrate from the first main surface side to the second main surface side of the semiconductor substrate. An imaging device characterized by comprising:
  2. 少なくとも2つの主面を有する半導体基体と、
    前記半導体基体の第1の主面に設けられた光電変換手段と、
    前記半導体基体の第2の主面に設けられた、前記光電変換手段からの電気信号を読み出す読み出し手段と、
    前記読み出し手段に接続され前記半導体基体上に設けられた配線手段と、を備え、
    前記光電変換手段は少なくとも、前記第1の主面に設けられた第1導電型の第1半導体領域と、該第1半導体領域よりも前記半導体基体の内部に配置された第2導電型の第2半導体領域とを有する撮像装置において、
    前記光電変換手段と前記読み出し手段は前記半導体基体の第1の主面側から第2の主面側にわたり前記半導体基体内部に配置された絶縁性材料領域によってその周囲が囲まれていることを特徴とする撮像装置。
    A semiconductor substrate having at least two major surfaces;
    Photoelectric conversion means provided on the first main surface of the semiconductor substrate;
    A reading means for reading an electrical signal from the photoelectric conversion means provided on the second main surface of the semiconductor substrate;
    Wiring means connected to the readout means and provided on the semiconductor substrate,
    The photoelectric conversion means includes at least a first-conductivity-type first semiconductor region provided on the first main surface, and a second-conductivity-type first semiconductor region disposed inside the semiconductor substrate with respect to the first semiconductor region. In an imaging device having two semiconductor regions,
    The photoelectric conversion means and the readout means are surrounded by an insulating material region disposed inside the semiconductor substrate from the first main surface side to the second main surface side of the semiconductor substrate. An imaging device.
  3. 前記絶縁性材料領域は、シリコン原子を含む絶縁性材料からなることを特徴とする請求項2に記載の撮像装置。 The imaging apparatus according to claim 2, wherein the insulating material region is made of an insulating material containing silicon atoms.
  4. 前記絶縁性材料領域と前記半導体基体との境界部には、第1導電型の半導体領域が形成されており、該半導体領域の不純物濃度は1×1018cm−3よりも高濃度であり、前記第1半導体領域の不純物濃度は9×1016cm−3〜9×1017cm−3であり、前記第2半導体領域の不純物濃度は8×1016cm−3よりも低濃度であることを特徴とする請求項2又は3に記載の撮像装置。 A semiconductor region of the first conductivity type is formed at the boundary between the insulating material region and the semiconductor substrate, and the impurity concentration of the semiconductor region is higher than 1 × 10 18 cm −3 , The impurity concentration of the first semiconductor region is 9 × 10 16 cm −3 to 9 × 10 17 cm −3 , and the impurity concentration of the second semiconductor region is lower than 8 × 10 16 cm −3. The imaging apparatus according to claim 2 or 3, wherein
  5. 前記光電変換手段の前記第1の主面上には化学的に安定な保護膜が形成されていることを特徴とする請求項1〜4のいずれか1項に記載の撮像装置。 The imaging apparatus according to claim 1, wherein a chemically stable protective film is formed on the first main surface of the photoelectric conversion unit.
  6. 前記読み出し手段は信号転送用の絶縁ゲート型トランジスタを含み、
    前記光電変換手段の前記第2半導体領域と接続され、前記光電変換手段からの信号を転送する信号伝達路となる第2導電型の第4半導体領域を有し、該第4半導体領域の一部は前記絶縁ゲート型トランジスタの主電極領域となる請求項1〜5のいずれか1項に記載の撮像装置。
    The readout means includes an insulated gate transistor for signal transfer,
    A fourth semiconductor region of a second conductivity type connected to the second semiconductor region of the photoelectric conversion means and serving as a signal transmission path for transferring a signal from the photoelectric conversion means; a part of the fourth semiconductor region The imaging device according to claim 1, which becomes a main electrode region of the insulated gate transistor.
  7. 半導体基板上に、光電変換手段となる第1導電型の第1半導体領域と該第1半導体領域と接する第2導電型の第2半導体領域とを形成する第1工程と、
    前記第2半導体領域と接する第1導電型の第3半導体領域を形成する第2工程と、
    前記第3半導体領域に、前記光電変換手段からの電気信号を読み出すための読み出し手段を形成するともに、該読み出し手段と前記光電変換手段との周囲を囲み、前記第3半導体領域の表面から前記第1半導体領域にわたって第1導電型の第4半導体領域を形成する第3工程と、を有し、前記第1工程から第3工程により、前記半導体基板上に前記第1半導体領域、第2半導体領域、第3半導体領域及び第4半導体領域を含む半導体基体を形成し、
    さらに、前記読み出し手段に接続された配線を前記第3半導体領域上に形成する第4工程と、
    前記配線が形成された半導体基体を支持基板に接着する第5工程と、
    前記半導体基板を分離又は除去する第6工程と、
    を有することを特徴とする撮像装置の製造方法。
    Forming a first conductive type first semiconductor region serving as a photoelectric conversion unit and a second conductive type second semiconductor region in contact with the first semiconductor region on a semiconductor substrate;
    A second step of forming a third semiconductor region of a first conductivity type in contact with the second semiconductor region;
    A reading means for reading an electrical signal from the photoelectric conversion means is formed in the third semiconductor region, surrounds the periphery of the reading means and the photoelectric conversion means, and extends from the surface of the third semiconductor region to the second semiconductor region. Forming a fourth semiconductor region of the first conductivity type over one semiconductor region, and the first semiconductor region and the second semiconductor region on the semiconductor substrate by the first to third steps. Forming a semiconductor substrate including a third semiconductor region and a fourth semiconductor region;
    A fourth step of forming a wiring connected to the reading means on the third semiconductor region;
    A fifth step of bonding the semiconductor substrate on which the wiring is formed to a support substrate;
    A sixth step of separating or removing the semiconductor substrate;
    A method for manufacturing an imaging apparatus, comprising:
  8. 前記第6工程後に、前記半導体基体の前記光電変換手段の受光面に保護膜を形成する工程を有することを特徴とする請求項7に記載の撮像装置の製造方法。 The method of manufacturing an imaging device according to claim 7, further comprising a step of forming a protective film on a light receiving surface of the photoelectric conversion unit of the semiconductor substrate after the sixth step.
  9. 前記第4半導体領域は、複数回のイオンインプランテーション工程によって形成されることを特徴とする請求項7に記載の撮像装置の製造方法。 The method of manufacturing an imaging device according to claim 7, wherein the fourth semiconductor region is formed by a plurality of ion implantation processes.
  10. 前記第4半導体領域は、前記半導体基体の一部をエッチング除去し、該エッチング除去部に第1導電型の不純物を含む絶縁性材料を埋め込み、該不純物を拡散することで形成することを特徴とする請求項7に記載の撮像装置の製造方法。 The fourth semiconductor region is formed by etching away a part of the semiconductor substrate, embedding an insulating material containing an impurity of the first conductivity type in the etching removal portion, and diffusing the impurity. The manufacturing method of the imaging device of Claim 7.
  11. 前記半導体基板に高濃度の不純物層を形成する工程を有し、該工程後に前記第1工程から第3工程を行って、該高濃度の不純物層上に前記半導体基体を形成し、その後前記第4工程及び第5工程を行い、
    前記第6工程において、前記半導体基板を前記高濃度の不純物層をエッチングストッパーとしてエッチング除去することを特徴とする請求項7に記載の撮像装置の製造方法。
    Forming a high-concentration impurity layer on the semiconductor substrate, and performing the first to third steps after the step to form the semiconductor substrate on the high-concentration impurity layer; Perform 4 steps and 5th step,
    8. The method of manufacturing an imaging device according to claim 7, wherein, in the sixth step, the semiconductor substrate is removed by etching using the high-concentration impurity layer as an etching stopper.
  12. 前記半導体基板に多孔質層を形成する工程を有し、該工程後に前記第1工程から第3工程を行って、該多孔質層上に前記半導体基体を形成し、その後前記第4工程及び第5工程を行い、
    前記第6工程において、前記多孔質層を分離して前記半導体基板を分離、又は前記多孔質層まで前記半導体基板を除去することを特徴とする請求項7に記載の撮像装置の製造方法。
    Forming a porous layer on the semiconductor substrate, and performing the first to third steps after the step to form the semiconductor substrate on the porous layer; Perform 5 steps,
    The method of manufacturing an imaging device according to claim 7, wherein in the sixth step, the porous layer is separated to separate the semiconductor substrate, or the semiconductor substrate is removed up to the porous layer.
  13. 前記第6工程後に、前記半導体基体に残った前記多孔質層を除去する工程を有する請求項12に記載の撮像装置の製造方法。 The method of manufacturing an imaging apparatus according to claim 12, further comprising a step of removing the porous layer remaining on the semiconductor substrate after the sixth step.
  14. 前記半導体基板に、支持基板上に絶縁層を介して半導体層が形成されたSOI(Semiconductor On Insulator)基板を用い、前記第1工程から第3工程を行って、該SOI基板の薄膜半導体層上に前記半導体基体を形成し、前記第4工程及び第5工程を行った後に、前記第6工程で前記SOI基板の前記支持基板を除去することを特徴とする請求項7に記載の撮像装置の製造方法。 An SOI (Semiconductor On Insulator) substrate in which a semiconductor layer is formed on a supporting substrate via an insulating layer is used as the semiconductor substrate, and the first to third steps are performed on the thin film semiconductor layer of the SOI substrate. The imaging device according to claim 7, wherein after forming the semiconductor substrate and performing the fourth and fifth steps, the support substrate of the SOI substrate is removed in the sixth step. Production method.
JP2003388075A 2003-11-18 2003-11-18 Imaging apparatus and manufacturing method thereof Pending JP2005150521A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003388075A JP2005150521A (en) 2003-11-18 2003-11-18 Imaging apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003388075A JP2005150521A (en) 2003-11-18 2003-11-18 Imaging apparatus and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2005150521A true JP2005150521A (en) 2005-06-09

Family

ID=34695266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003388075A Pending JP2005150521A (en) 2003-11-18 2003-11-18 Imaging apparatus and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2005150521A (en)

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026660A1 (en) * 2006-09-01 2008-03-06 Sharp Kabushiki Kaisha Solid state image pickup device and electronic information apparatus
JP2008103667A (en) * 2006-09-20 2008-05-01 Fujifilm Corp Rear irradiation type imaging element, manufacturing method of same and imaging apparatus equipped with same
JP2008514011A (en) * 2004-09-17 2008-05-01 カリフォルニア インスティチュート オブ テクノロジー Manufacturing method of back-illuminated CMOS or CCD image sensor (IMAGER) made of SOI wafer
WO2008065952A1 (en) * 2006-11-30 2008-06-05 Sharp Kabushiki Kaisha Solid-state imaging device, its manufacturing method, and electronic information device
JP2008182185A (en) * 2007-01-24 2008-08-07 Taiwan Semiconductor Manufacturing Co Ltd Backside illuminated semiconductor device and its manufacturing method
JP2008277511A (en) * 2007-04-27 2008-11-13 Fujifilm Corp Image pickup device and imaging apparatus
JP2008282923A (en) * 2007-05-09 2008-11-20 Fujifilm Corp Semiconductor substrate, semiconductor device, method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device
WO2009023603A1 (en) * 2007-08-10 2009-02-19 Semicoa Back-illuminated, thin photodiode arrays with trench isolation
JP2009182223A (en) * 2008-01-31 2009-08-13 Fujifilm Corp Back-surface irradiation solid-state imaging element
JP2010003928A (en) * 2008-06-20 2010-01-07 Toshiba Corp Solid-state image pickup device and method for manufacturing the same
JP2010016382A (en) * 2008-07-03 2010-01-21 Samsung Electronics Co Ltd Cmos image sensor, and its manufacturing method
JP2010021588A (en) * 2009-10-26 2010-01-28 Sony Corp Backside illumination type solid-state image pickup element, electronic equipment module, and camera module
JP2010021587A (en) * 2009-10-26 2010-01-28 Sony Corp Backside illumination type solid-state image pickup element, electronic equipment module, and camera module
JP2010028132A (en) * 2009-10-26 2010-02-04 Sony Corp Back-illuminated solid-state image pickup device, electronic-equipment module, and camera module
CN101667547A (en) * 2008-07-03 2010-03-10 三星电子株式会社 Image sensor and fabricating method thereof
JP2010093229A (en) * 2008-09-10 2010-04-22 Sony Corp Method for manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and manufacturing substrate for solid-state imaging apparatus
WO2010053881A1 (en) * 2008-11-04 2010-05-14 Array Optronix, Inc. Devices and methods for ultra thin photodiode arrays on bonded supports
WO2010077315A1 (en) * 2008-12-17 2010-07-08 Eastman Kodak Company Back illuminated sensor with low crosstalk
JP2010206173A (en) * 2009-02-06 2010-09-16 Canon Inc Photoelectric conversion device and camera
US7825001B2 (en) 2007-02-19 2010-11-02 Fujifilm Corporation Electronic device, method for manufacturing the same, and silicon substrate for electronic device
WO2010151326A1 (en) * 2009-06-26 2010-12-29 Eastman Kodak Company Image sensor with biased frontside and backside
WO2011013290A1 (en) * 2009-07-30 2011-02-03 信越半導体株式会社 Method for manufacturing semiconductor device
EP2320463A1 (en) * 2009-11-10 2011-05-11 STmicroelectronics SA Method for manufacturing a back illuminated imaging device
JP2011119620A (en) * 2009-12-07 2011-06-16 Canon Inc Method for manufacturing solid-state imaging apparatus
JP2011119543A (en) * 2009-12-04 2011-06-16 Canon Inc Solid-state imaging device, and method of manufacturing the same
EP2337076A1 (en) * 2009-12-16 2011-06-22 STmicroelectronics SA Microelectronic device, in particular back illuminated imaging device and method for manufacturing same
JP2011138927A (en) * 2009-12-28 2011-07-14 Sony Corp Solid-state image pickup device, method of manufacturing the same, and electronic apparatus
EP2216818A3 (en) * 2009-02-10 2011-08-17 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
CN102270646A (en) * 2010-06-01 2011-12-07 格科微电子(上海)有限公司 Backside illuminated CMOS imaging sensor
CN102460702A (en) * 2009-06-26 2012-05-16 全视科技有限公司 Imager with biased material and backside well
US8338263B1 (en) 2011-06-20 2012-12-25 Omnivision Technologies, Inc. Etching narrow, tall dielectric isolation structures from a dielectric layer
EP2549536A1 (en) * 2011-07-22 2013-01-23 Espros Photonics AG Semiconductor structure for photon detection
JP2013149991A (en) * 2013-03-04 2013-08-01 Soytec Substrate with charged region in insulating buried layer
US8723285B2 (en) 2009-02-06 2014-05-13 Canon Kabushiki Kaisha Photoelectric conversion device manufacturing method thereof, and camera
US8729655B2 (en) 2011-06-20 2014-05-20 Omnivision Technologies, Inc. Etching narrow, tall dielectric isolation structures from a dielectric layer
JP2015164210A (en) * 2015-04-16 2015-09-10 ソニー株式会社 Solid state image sensor, and electronic apparatus
JP2017168869A (en) * 2017-06-19 2017-09-21 ソニー株式会社 Solid imaging device and electronic apparatus
EP2064742B1 (en) * 2006-09-19 2019-07-31 Teledyne e2v Semiconductors SAS Colour image sensor with improved optical crosstalk
WO2020017338A1 (en) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 Light receiving element and range finding module

Cited By (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008514011A (en) * 2004-09-17 2008-05-01 カリフォルニア インスティチュート オブ テクノロジー Manufacturing method of back-illuminated CMOS or CCD image sensor (IMAGER) made of SOI wafer
JP2008060476A (en) * 2006-09-01 2008-03-13 Sharp Corp Solid state imaging apparatus, and electronic information apparatus
WO2008026660A1 (en) * 2006-09-01 2008-03-06 Sharp Kabushiki Kaisha Solid state image pickup device and electronic information apparatus
EP2064742B1 (en) * 2006-09-19 2019-07-31 Teledyne e2v Semiconductors SAS Colour image sensor with improved optical crosstalk
JP2008103667A (en) * 2006-09-20 2008-05-01 Fujifilm Corp Rear irradiation type imaging element, manufacturing method of same and imaging apparatus equipped with same
JP4639212B2 (en) * 2006-09-20 2011-02-23 富士フイルム株式会社 Manufacturing method of back-illuminated image sensor
WO2008065952A1 (en) * 2006-11-30 2008-06-05 Sharp Kabushiki Kaisha Solid-state imaging device, its manufacturing method, and electronic information device
JP2008140942A (en) * 2006-11-30 2008-06-19 Sharp Corp Solid-state image pickup device and its manufacturing method, and electronic information equipment
JP2008182185A (en) * 2007-01-24 2008-08-07 Taiwan Semiconductor Manufacturing Co Ltd Backside illuminated semiconductor device and its manufacturing method
JP4646957B2 (en) * 2007-01-24 2011-03-09 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. Back-illuminated semiconductor device and manufacturing method thereof
US7825001B2 (en) 2007-02-19 2010-11-02 Fujifilm Corporation Electronic device, method for manufacturing the same, and silicon substrate for electronic device
JP2008277511A (en) * 2007-04-27 2008-11-13 Fujifilm Corp Image pickup device and imaging apparatus
JP2008282923A (en) * 2007-05-09 2008-11-20 Fujifilm Corp Semiconductor substrate, semiconductor device, method for manufacturing semiconductor substrate, and method for manufacturing semiconductor device
WO2009023603A1 (en) * 2007-08-10 2009-02-19 Semicoa Back-illuminated, thin photodiode arrays with trench isolation
US8101981B2 (en) 2007-08-10 2012-01-24 Array Optronix, Inc. Back-illuminated, thin photodiode arrays with isolating etched trenches between elements
JP2009182223A (en) * 2008-01-31 2009-08-13 Fujifilm Corp Back-surface irradiation solid-state imaging element
JP4599417B2 (en) * 2008-01-31 2010-12-15 富士フイルム株式会社 Back-illuminated solid-state image sensor
JP2010003928A (en) * 2008-06-20 2010-01-07 Toshiba Corp Solid-state image pickup device and method for manufacturing the same
JP2010016382A (en) * 2008-07-03 2010-01-21 Samsung Electronics Co Ltd Cmos image sensor, and its manufacturing method
CN101667547A (en) * 2008-07-03 2010-03-10 三星电子株式会社 Image sensor and fabricating method thereof
JP2010093229A (en) * 2008-09-10 2010-04-22 Sony Corp Method for manufacturing solid-state imaging apparatus, solid-state imaging apparatus, and manufacturing substrate for solid-state imaging apparatus
US8633556B2 (en) 2008-09-10 2014-01-21 Sony Corporation Solid-state imaging device and method for making the same, and manufacturing substrate for solid-state imaging device
WO2010053881A1 (en) * 2008-11-04 2010-05-14 Array Optronix, Inc. Devices and methods for ultra thin photodiode arrays on bonded supports
WO2010077315A1 (en) * 2008-12-17 2010-07-08 Eastman Kodak Company Back illuminated sensor with low crosstalk
CN102246302B (en) * 2008-12-17 2013-08-28 美商豪威科技股份有限公司 Back illuminated sensor with low crosstalk
US8723285B2 (en) 2009-02-06 2014-05-13 Canon Kabushiki Kaisha Photoelectric conversion device manufacturing method thereof, and camera
JP2010206173A (en) * 2009-02-06 2010-09-16 Canon Inc Photoelectric conversion device and camera
US8953076B2 (en) 2009-02-06 2015-02-10 Canon Kabushiki Kaisha Photoelectric conversion device and camera having a photodiode cathode formed by an n-type buried layer
US8670059B2 (en) 2009-02-06 2014-03-11 Canon Kabushiki Kaisha Photoelectric conversion device having an n-type buried layer, and camera
US8928784B2 (en) 2009-02-10 2015-01-06 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US10141365B2 (en) 2009-02-10 2018-11-27 Sony Corporation Solid-state imaging device having improved light-collection, method of manufacturing the same, and electronic apparatus
EP2657972A1 (en) * 2009-02-10 2013-10-30 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
EP2216818A3 (en) * 2009-02-10 2011-08-17 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
CN102460702A (en) * 2009-06-26 2012-05-16 全视科技有限公司 Imager with biased material and backside well
WO2010151326A1 (en) * 2009-06-26 2010-12-29 Eastman Kodak Company Image sensor with biased frontside and backside
WO2011013290A1 (en) * 2009-07-30 2011-02-03 信越半導体株式会社 Method for manufacturing semiconductor device
JP2011035069A (en) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd Method for manufacturing semiconductor device
JP2010028132A (en) * 2009-10-26 2010-02-04 Sony Corp Back-illuminated solid-state image pickup device, electronic-equipment module, and camera module
JP2010021588A (en) * 2009-10-26 2010-01-28 Sony Corp Backside illumination type solid-state image pickup element, electronic equipment module, and camera module
JP2010021587A (en) * 2009-10-26 2010-01-28 Sony Corp Backside illumination type solid-state image pickup element, electronic equipment module, and camera module
US20110108939A1 (en) * 2009-11-10 2011-05-12 Stmicroelectronics (Crolles 2) Sas Method for forming a back-side illuminated image sensor
FR2954587A1 (en) * 2009-11-10 2011-06-24 St Microelectronics Sa Method for forming a rear-side light image sensor
US8436440B2 (en) * 2009-11-10 2013-05-07 Stmicroelectronics (Crolles 2) Sas Method for forming a back-side illuminated image sensor
EP2320463A1 (en) * 2009-11-10 2011-05-11 STmicroelectronics SA Method for manufacturing a back illuminated imaging device
JP2011119543A (en) * 2009-12-04 2011-06-16 Canon Inc Solid-state imaging device, and method of manufacturing the same
JP2011119620A (en) * 2009-12-07 2011-06-16 Canon Inc Method for manufacturing solid-state imaging apparatus
EP2337076A1 (en) * 2009-12-16 2011-06-22 STmicroelectronics SA Microelectronic device, in particular back illuminated imaging device and method for manufacturing same
FR2955205A1 (en) * 2009-12-16 2011-07-15 St Microelectronics Sa Microelectronic device, in particular rear-side illumination image sensor and method of manufacture
US8524522B2 (en) 2009-12-16 2013-09-03 Stmicroelectronics S.A. Microelectronic device, in particular back side illuminated image sensor, and production process
JP2011138927A (en) * 2009-12-28 2011-07-14 Sony Corp Solid-state image pickup device, method of manufacturing the same, and electronic apparatus
CN102270646A (en) * 2010-06-01 2011-12-07 格科微电子(上海)有限公司 Backside illuminated CMOS imaging sensor
US8729655B2 (en) 2011-06-20 2014-05-20 Omnivision Technologies, Inc. Etching narrow, tall dielectric isolation structures from a dielectric layer
US8338263B1 (en) 2011-06-20 2012-12-25 Omnivision Technologies, Inc. Etching narrow, tall dielectric isolation structures from a dielectric layer
EP2549536A1 (en) * 2011-07-22 2013-01-23 Espros Photonics AG Semiconductor structure for photon detection
US8901690B2 (en) 2011-07-22 2014-12-02 Espros Photonics Ag Semiconductor structure for photon detection
JP2013149991A (en) * 2013-03-04 2013-08-01 Soytec Substrate with charged region in insulating buried layer
JP2015164210A (en) * 2015-04-16 2015-09-10 ソニー株式会社 Solid state image sensor, and electronic apparatus
JP2017168869A (en) * 2017-06-19 2017-09-21 ソニー株式会社 Solid imaging device and electronic apparatus
WO2020017338A1 (en) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 Light receiving element and range finding module

Similar Documents

Publication Publication Date Title
US10515988B2 (en) Solid-state image sensing device and electronic device
KR101664975B1 (en) Solid-state image pickup device and method of manufacturing same
US8835981B2 (en) Solid-state image sensor
US8786742B2 (en) Solid-state imager device, drive method of solid-state imager device and camera apparatus
US8084837B2 (en) Solid-state image pickup device
US8319262B2 (en) Substrate bias for CMOS imagers
US7148525B2 (en) Using high-k dielectrics in isolation structures method, pixel and imager device
JP3621400B2 (en) Solid-state imaging device and manufacturing method thereof
KR100762614B1 (en) Cmos imaging for automatic exposure control and correlated double sampling
KR101093926B1 (en) Method of producing solid-state imaging device
EP2197032B1 (en) Solid-state imaging device
EP2139039B1 (en) CMOS image sensor with a special MOS transistor
JP6541080B2 (en) Solid-state imaging device
US8354292B2 (en) CMOS image sensor having a crosstalk prevention structure and method of manufacturing the same
JP4444596B2 (en) Method for manufacturing hybrid element isolation structure of image sensor
US9034682B2 (en) Backside illuminated image sensor and method of manufacturing the same
KR100485892B1 (en) Cmos image sensor and the method for fabricating thereof
JP4715203B2 (en) Photodetector circuit
TWI407558B (en) Semiconductor device and method of manufacturing the same
KR100875812B1 (en) Method of manufacturing storage gate pixel structure
US6211509B1 (en) Solid-state image sensor
KR100461975B1 (en) Method for forming trench isolation layer in image sensor
KR100758321B1 (en) Image sensor with embedded photodiode region and fabrication method thereof
US6927089B2 (en) CMOS imager and method of formation
TWI405329B (en) Cmos image sensor having double gate insulator therein