JP2005149265A

JP2005149265A - 演算処理システム及び演算処理装置

Info

Publication number: JP2005149265A
Application number: JP2003387643A
Authority: JP
Inventors: Kentaro Murayama; 謙太朗村山
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2003-11-18
Filing date: 2003-11-18
Publication date: 2005-06-09

Abstract

【課題】中央演算処理装置が処理を中断することなく、被処理データの処理をプロセッサ群に最適に割り当てることが可能な演算処理システム及び演算処理装置を提供する。
【解決手段】被処理データ供給源７より発せられた被処理データに、情報付加モジュール６により被処理データの演算に適した動作情報を付加し、情報伝送路８を介して演算処理装置２へ伝送し、演算処理装置内のパケットコントローラ５により動作情報と被処理データに分割し、動作情報を動作情報メモリ４に、被処理データを演算処理部３に伝送し、演算処理部で動作情報メモリに収められた動作情報に従って演算処理を行うように、演算処理システムを構成する。
【選択図】図１

Description

この発明は、演算処理システム及び演算処理装置に関する。

従来、ＣＰＵや演算器やコプロセッサやＤＳＰといったプロセッサ群の組み合わせで、被処理データに対し，所望の処理を実行していた。プロセッサ群中の全体を制御する中央演算処理装置が、全体の振る舞いを制御するためのＯＳを走らせながら、各種処理を実行し、その他のプロセッサ群は、その中央演算処理装置では負荷の重くなる処理を助ける。特に組み込みシステムにおいて、被処理データは、通常入力されるモジュールにより、多くの場合、処理手順が決定される。例えば、ディジタルスチルカメラ付き録音機において、イメージセンサより入力された画像データは、画像処理を行われた後に圧縮処理が行われ、メモリカードに格納される。また、同様にマイクより入力された音声データは、処理が行われた後に圧縮処理が行われ、メモリカードに格納される。
特開平１１−２７２６３１号公報

以上のように、通常、全体を制御する中央演算処理装置が、入力された被処理データの処理内容を判断し、他のコプロセッサなどに演算条件を設定したのちに、被処理データを伝送する。このときに、中央演算処理装置は、その時点で実行している他の処理を中断する必要がある。この中断は、中央演算処理装置の演算処理能力低下の要因である。

これに対し、特開平１１−２７２６３１号公報では、デジタルシグナルプロセッサを中央演算処理装置として扱い、コプロセッサで処理されるデータをデジタルシグナルプロセッサコアの制御下にあるダイレクトメモリアクセス回路によりデータメモリに伝送し、コプロセッサにデジタルシグナルプロセッサコアがコマンドを送り、コプロセッサがそのコマンドに従ってデジタルシグナルプロセッサと並列に処理を行う。そしてコプロセッサが処理を完了すると、インタラプトコマンドをデジタルシグナルプロセッサに送ることによりデジタルシグナルプロセッサをインタラプトするようにしたデータ処理システムについて開示がなされている。このような構成とすることにより、コプロセッサとデジタルシグナルプロセッサを並列に実行できるが、デジタルシグナルプロセッサがコマンドを送ることによる処理の中断や、インタラプトコマンドによる処理の中断が発生する。

本発明は、上記の課題を解決するためになされるものであり、中央演算処理装置が処理を中断することなく、被処理データの処理をプロセッサ群に最適に割り当てることが可能な演算処理システム及び演算処理装置を提供することを目的とする。

上記問題点を解決するため、請求項１に係る発明は、演算、制御、処理に関する動作情報を被処理データに対して付加する情報付加モジュールと、前記動作情報を付加して伝送された前記被処理データに対して、該動作情報に基づいて演算処理を実行する演算処理装置とを含んで演算処理システムを構成するものである。

このように構成した演算処理システムでは、被処理データに動作情報を付加して演算処理装置に伝送するので、動作情報を演算処理装置側で別途調達する必要がなくなる。

請求項２に係る発明は、請求項１に係る演算処理システムにおいて、前記情報付加モジュールは、前記動作情報を常に被処理データに付加することを特徴とするものである。

このように構成した演算処理システムでは、情報付加モジュールは被処理データに常に動作情報を付加するように構成されているので、情報付加モジュールに複雑な制御機構を設ける必要はなくなる。

請求項３に係る発明は、請求項１に係る演算処理システムにおいて、前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記動作情報を被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、動作情報を更新する必要がある場合にのみ、動作情報を付加する。したがって、不必要な場合は動作情報を省略するために、情報伝送効率を向上させることができる。

請求項４に係る発明は、請求項１に係る演算処理システムにおいて、前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記動作情報を伝送する手順を含む通信手段を、更に有していることを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、動作情報を更新する必要がある場合にのみ、動作情報を付加し、また動作周波数や、動作電圧などの情報もプロトコル中に伝送手段として持たせることができる。これにより、不必要な場合は動作情報を省略するために、情報伝送効率を向上させることができ、また他の情報も伝送できるようにしているので、より最適な条件で演算処理を実行でき、消費電力の削減が可能となる。

請求項５に係る発明は、請求項１に係る演算処理システムにおいて、前記情報付加モジュールは、複数の前記動作情報及び該複数の動作情報がそれぞれ対応する複数の演算処理装置の識別情報を演算条件情報群として更に付加することを特徴とするものである。

このように構成した演算処理システムにおいては、複数の演算処理装置を利用するためのそれぞれの動作情報と、演算順序が被処理データに付加することができる。したがって、複数の演算処理装置を組として、その組をある一つの演算処理装置群として扱え、これにより、それぞれの演算に最適な演算処理装置を割り当てることが可能となる。

請求項６に係る発明は、請求項５に係る演算処理システムにおいて、前記情報付加モジュールは、前記演算条件情報群を常に付加することを特徴とするものである

このように構成した演算処理システムにおいては、情報付加モジュールは、常に演算条件情報群を被処理データに付加する。これにより、情報付加モジュールに複雑な制御機構を備える必要がなくなる。

請求項７に係る発明は、請求項５に係る演算処理システムにおいて、前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記演算条件情報群が異なるときのみ、前記演算条件情報群を付加することを特徴とすものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、演算条件情報群を更新する必要がある場合にのみ、演算条件情報群を付加する。したがって、不必要な場合は演算条件情報群を省略するために、情報伝送効率を向上させることができる。

請求項８に係る発明は、請求項５に係る演算処理システムにおいて、前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記演算条件情報群を伝送する手順を含む通信手段を、更に有していることを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、演算条件情報群を更新する必要がある場合にのみ、演算条件情報群を付加し、また動作周波数や、動作電圧などの情報もプロトコル中に伝送手段として持たせることができる。これにより、不必要な場合は演算条件情報群を省略するために、情報伝送効率を向上させることができ、また他の情報も伝送できるようにしているので、より最適な条件で演算処理を実行でき、消費電力の削減が可能となる。

請求項９に係る発明は、請求項１に係る演算処理システムにおいて、前記動作情報が所定のアドレスに記憶される記憶手段を更に有し、前記情報付加モジュールは、前記動作情報に代えて、この動作情報に対応する前記アドレスを指し示すポインタを前記被処理データに付加することを特徴とするものである。

このように構成した演算処理システムでは、ポインタが被処理データに付加される。これにより、動作情報そのものを伝送するよりも、ポインタを伝送したほうがサイズが小さいために情報伝送効率が高くなる。また、情報付加モジュール自体に動作情報を付加するための記憶装置のサイズが小さくすむ。

請求項10に係る発明は、請求項９に係る演算処理システムにおいて、前記情報付加モジュールは、前記ポインタを常に被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、常にポインタを被処理データに付加する。これにより、情報付加モジュールに複雑な制御機構を備える必要がなくなる。

請求項11に係る発明は、請求項９に係る演算処理システムにおいて、前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記ポインタを被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、ポインタを更新する必要がある場合にのみ、ポインタを付加する。したがって、不必要な場合はポインタを省略するために、情報伝送効率を向上させることができる。

請求項12に係る発明は、請求項９に係る演算処理システムにおいて、前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記ポインタを伝送する手順を含む通信手段を、更に有していることを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、ポインタを更新する必要がある場合にのみ、ポインタを付加し、また動作周波数や、動作電圧などの情報もプロトコル中に伝送手段として持たせることができる。これにより、不必要な場合はポインタを省略するために、情報伝送効率を向上させることができ、また他の情報も伝送できるようにしているので、より最適な条件で演算処理を実行でき、消費電力の削減が可能となる。

請求項13に係る発明は、請求項１に係る演算処理システムにおいて、前記動作情報が所定のアドレスに記憶された記憶手段を更に有し、前記情報付加モジュールは、前記動作情報に代えて、該動作情報が格納されている前記アドレスを指し示すポインタを複数まとめたポインタ群を前記被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、複数の演算処理装置を利用するため、それぞれの動作情報の記憶されている位置を指し示すポインタと、演算順序が被処理データに付加することができる。これにより、複数の演算処理装置を組として、その組をある一つの演算処理装置群として扱え、それぞれの演算に最適な演算処理装置を割り当てることが可能となる。

請求項14に係る発明は、請求項13に係る演算処理システムにおいて、前記情報付加モジュールは、前記ポインタ群を常に被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、常にポインタ群を被処理データに付加する。これにより、情報付加モジュールに複雑な制御機構を備える必要がなくなる。

請求項15に係る発明は、請求項13に係る演算処理システムにおいて、前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記ポインタ群を被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、ポインタ群を更新する必要がある場合にのみ、ポインタ群を付加する。したがって、不必要な場合はポインタ群を省略するために、情報伝送効率を向上させることができる。

請求項16に係る発明は、請求項13に係る演算処理システムにおいて、前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記動作情報に係るポインタを前記被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、ポインタ群のうち更新する必要があるポインタのみを、ポインタ群として被処理データに付加する。したがって、不必要なポインタは省略するために、情報伝送効率を向上させることができる。

請求項17に係る発明は、請求項13に係る演算処理システムにおいて、前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記ポインタ群を伝送する手順を含む通信手段を、更に有していることを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、ポインタ群を更新する必要がある場合にのみ、ポインタ群を付加し、また動作周波数や、動作電圧などの情報もプロトコル中に伝送手段として持たせることができる。これにより、不必要な場合はポインタ群を省略するために、情報伝送効率を向上させることができ、また他の情報も伝送できるようにしているので、より最適な条件で演算処理を実行でき、消費電力の削減が可能となる。

請求項18に係る発明は、請求項１に係る演算処理システムにおいて、前記動作情報が所定のアドレスに記憶された第１の記憶手段と、所定のデータ処理に用いられる前記動作情報の組合せに関し、その各々の前記動作情報に対応するアドレスを指し示す複数のポインタを一つの群として所定のアドレスに記憶した第２の記憶手段とを更に有し、前記情報付加モジュールは、前記動作情報に代えて、前記第２の記憶手段の所定のアドレスを指し示すポインタを、前記被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、第１の記憶手段の中のある場所を示すポインタを被処理データに付加し、被処理データに付加されたこのポインタは、第２の記憶手段の中の複数のポインタが群として収められているある場所を示す。そして、この中のポインタ群はそれぞれ演算処理装置の動作情報の位置を指し示す。これにより、情報付加モジュールが、単一のポインタを示すだけで、複数の演算処理装置の動作情報を設定できるために、情報伝送効率を向上させることができる。

請求項19に係る発明は、請求項18に係る演算処理システムにおいて、前記情報付加モジュールは、前記第２の記憶手段の所定のアドレスを指し示すポインタを、常に被処理データに付加することを特徴とするものである。

請求項20に係る発明は、請求項18に係る演算処理システムにおいて、前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記第２の記憶手段の所定のアドレスを指し示すポインタを、被処理データに付加することを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、ポインタを更新する必要がある場合にのみ、ポインタを付加する。したがって、不必要な場合はポインタ群を省略するために、情報伝送効率を向上させることができる。

請求項21に係る発明は、請求項18に係る演算処理システムにおいて、前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記第２の記憶手段の所定のアドレスを指し示すポインタを伝送する手順を含む通信手段を、更に有していることを特徴とするものである。

このように構成した演算処理システムにおいては、情報付加モジュールは、ポインタを更新する必要がある場合にのみ、ポインタを付加し、また動作周波数や、動作電圧などの情報もプロトコル中に伝送手段として持たせることができる。これにより、不必要な場合はポインタ群を省略するために、情報伝送効率を向上させることができ、また他の情報も伝送できるようにしているので、より最適な条件で演算処理を実行でき、消費電力の削減が可能となる。

請求項22に係る発明は、情報付加モジュールにより被処理データに対して付加された演算、制御、処理に関する動作情報に基づき、前記被処理データに対して演算処理を実行するように演算処理装置を構成するものである。

このように構成した演算処理装置は、必ずしも中央演算処理装置で演算条件を決定する必要がなくなる。これにより、演算処理装置が自身の演算制御を被処理データに含まれる動作情報にすべてゆだねることにより、中央演算処理装置が動作情報を設定することによるパフォーマンスの低下を防止することができる。

本発明によれば、被処理データに動作情報を付加して演算処理装置に伝送するようにし、動作情報を演算処理装置側で別途調達する必要をなくして、中央演算処理装置が動作情報を設定することによるパフォーマンスの低下を防止することができる。

次に、発明を実施するための最良の形態について説明する。

（実施例１）
まず、本発明に係る演算処理システムの実施例１について、図１に基づいて説明する。本実施例に係る演算処理システムは、演算処理部と動作情報保持メモリとパケットコントローラとからなる演算処理装置を含んだシステムである。次に、図１に示した演算処理システムの構成について説明する。１はＣＰＵである。2 は演算処理装置である。3 は演算処理部である。4 は動作情報保持メモリである。5 はパケットコントローラである。6 は情報付加モジュールである。7 は被処理データ供給源である。8 は情報伝送路である。そして、情報伝送路８には、ＣＰＵ１, 演算処理装置２，情報付加モジュール６が接続されている。また、演算処理装置２は、動作情報保持メモリ４及び演算処理部３とパケットコントローラ５とで構成されている。また、各情報付加モジュール６は被処理データ供給源７に接続して構成されている。

次に、このように構成されている実施例１に係る演算処理システムの動作について説明する。被処理データは、被処理データ供給源７より発せられ、情報付加モジュール６により、その被処理データの演算に適した動作情報が付加されて、情報伝送路８を通じて演算処理装置２へ伝送される。演算処理装置２では、情報伝送路８を通じて受信された被処理データを内部のパケットコントローラ５により動作情報と被処理データに分割を行い、動作情報を動作情報保持メモリ４に、被処理データを演算処理部３に伝送する。演算処理部３では、動作情報保持メモリ４に収められた動作情報に従って演算を行う。

以上のように動作させることにより、以下のような利点が得られる。まず、従来、演算処理装置では、その動作条件をＣＰＵ１を用いて設定していたために、ＣＰＵ１は被処理データが伝送されてくるたびに、実行中の処理を中断せざるを得なかった。また、これがＣＰＵ１の処理能力の低下を招く要因となっていた。これに対し、本実施例では、情報付加モジュール６により動作情報が被処理データに付加されているため、あえてＣＰＵ１を動作条件の設定のために用いる必要がない。よって、ＣＰＵ１の処理能力を低下させることなく、動作条件の変更が実行できる。更に、ＣＰＵ１の割り込み要因を減らすことにより、ＣＰＵ１で実行されるソフトウェア設計が容易となる。

次に、本実施例の変形例について説明する。上記実施例１においては、情報付加モジュール６が常に被処理データに動作情報を付加する構成のものを示したが、この変形例においては、各情報付加モジュール６が、情報伝送路８を監視し、動作情報保持メモリ４が書き換えられていないかどうかを判断する。もし、動作情報保持メモリ４が書き換えられたならば、動作情報を次に被処理データを伝送する際に付加する。書き換えられていない場合は、動作情報の付加を行わずに伝送するように構成するものである。

このように構成した変形例においては、次のような利点が得られる。まず、動作情報を必要な場合にのみ被処理データに付加して伝送することにより冗長な伝送を行わないため、情報伝送路の利用効率が向上する。また、情報付加モジュール６が動作情報を付加しない場合には、被処理データが演算処理部３に伝達するまでの時間を削減できる。

更に、実施例１の他の変形例について説明する。上記実施例１においては、情報付加モジュール６は動作情報を伝送するのみであったが、本変形例においては、各情報付加モジュール６と演算処理装置２との通信は、ある定められたプロトコルを持ち、他の情報も伝送できるように構成したものである。図２は、本変形例において、情報付加モジュール６と演算処理装置２との間で通信している様子を示す概念図である。この図２では、情報付加モジュール６が、演算処理装置２に利用許可を申請し、動作周波数を設定し、更に動作情報を伝送した後に、処理データを伝送している様子を示している。このように、通信プロトコル中に、動作情報を伝送する手段を備えており、また、それのみならず動作周波数や動作電圧といった情報を伝送させたり、通信の際に生じた誤りを検出し訂正する符号を更に付加する手段を更に持っている。また、演算処理装置２から、通信の成立の是非や自身の状態を返答する手段を持っている。

この変形例においては、上記のように構成し、動作させることにより、以下のような利点を持つものである。すなわち、上記実施例１においては、動作情報のみを伝送していたが、本変形例においては更に動作周波数や動作電圧など他の情報を伝送する手段を持つために、被処理データをより適切な条件で演算させることができ、消費電力を削減できる。また、通信プロトコルに誤り検出、訂正符号を付加させることにより、情報伝送路８の確実性が低い場合でも、安全に構成を変更できる。更に、通信先である演算処理装置２からの返答により、通信拒絶の可否や次に通信を開始してよい時間を指定でき、情報伝送路８の情報伝送効率がよくなる。

（実施例２）
次に、実施例２について説明する。図３は、本実施例に係る動作情報保持メモリと演算処理部とパケットコントローラからなる演算処理装置を含んだシステムを示す図で、１はＣＰＵ、２は演算処理装置、３は演算処理部、４は動作情報保持メモリ、５はパケットコントローラ、６は情報付加モジュール、７は被処理データ供給源、８は情報伝送路である。そして、情報伝送路８に、ＣＰＵ１, 演算処理装置２，情報付加モジュール６が接続されており、また、演算処理装置２は、動作情報保持メモリ４及び演算処理部３及びパケットコントローラ５からなる。また、各情報付加モジュール６は被処理データ供給源７に接続されている。動作情報保持メモリ４には、３つの動作情報を収めることができ、それぞれイ，ロ，ハに区分されており、事前にＣＰＵ１もしくは、情報付加モジュール６により、それぞれ動作情報が収められている。

次に、このように構成されている実施例２の動作について説明する。被処理データは、被処理データ供給源７より発せられ、情報付加モジュール６によりその被処理データの演算に適した動作情報の位置を示すポインタを付加されて、情報伝送路８を通じて演算処理装置２へ伝送される。ポインタは、動作情報保持メモリ４のイ，ロ，ハのどれかを指し示す。パケットコントローラ５は、ポインタと被処理データを分割する。演算処理装置２はポインタにより示された動作情報を選択する。選択された動作情報に従って、演算処理部３の構成を変更し、被処理データの演算を行う。この間、ＣＰＵ１は実行中の他の処理を中断する必要はない。

以上のように構成し、動作させることにより、実施例２においては次のような利点が得られる。上記実施例１で挙げた利点に加えて、情報付加モジュール６が動作情報をそのまま付加するのではなく位置を指し示すポインタを伝送するため、付加する情報量が減り、情報伝送路８の利用効率が更に向上する。また、事前にＣＰＵ１が動作情報保持メモリ４に動作情報を書き込む場合においては、情報付加モジュール６に、動作情報を保管する必要がないために回路規模を小さくできる。また、被処理データが演算処理部３に伝達するまでの時間を削減できる。

次に、本実施例２の変形例について説明する。上記実施例２においては、情報付加モジュール６が常に被処理データに動作情報の位置を指し示すポインタを付加していたが、本変形例においては、各情報付加モジュール６が情報伝送路８を監視し、演算処理装置２に対し他のモジュールからのアクセスの有無を監視することにより、再度動作情報の位置を指し示すポインタを伝送する必要性を判断し、動作情報の位置を指し示すポインタの付加の是非を決定する。

このように構成した変形例においては、次のような利点が得られる。まず、動作情報の位置を指し示すポインタを必要な場合にのみ被処理データに付加して伝送するために、情報伝送路８の利用効率が向上する。また、情報付加モジュール６が、動作情報の位置を指し示すポインタを付加しない場合には、被処理データが演算処理部に伝達するまでの時間を削減できる。

更に、本実施例の他の変形例について説明する。本変形例においては、各情報付加モジュール６と演算処理装置２との通信を定められた通信プロトコルを持つように構成するものである。図４は、本変形例における情報付加モジュール６と演算処理装置２との通信プロトコルに基づき、情報付加モジュール６と演算処理装置２との間で通信している様子を示した概念図である。この図４では、情報付加モジュール６が、演算処理装置２に利用許可を申請し、動作情報保持メモリ４に自身の望む動作情報が保持されているか確認してから、ポインタを設定し、処理データを伝送している様子が示されている。

このように、通信プロトコル中に動作情報や動作情報の位置を指し示すポインタを伝送する手段を備え、また、それのみならず動作周波数や動作電圧といった情報を伝送させたり、通信の際に生じた誤りを検出し訂正する符号を更に付加する手段を持っている。また、演算処理装置２から、通信の成立の是非や自身の状態を返答する手段を更に持っている。

この変形例においては、上記のように構成し、動作させることにより、以下のような利点が得られる。すなわち、本変形例においては、更に動作周波数や動作電圧など他の情報を伝送する手段を持つために、被処理データをより適切な条件で演算させることができ、消費電力を削減できる。また、通信プロトコルに誤りを検出し訂正する符号を付加させることにより情報伝送路の確実性が低い場合でも、安全に構成を変更できる。更に、通信先である演算処理装置２からの返答により、通信拒絶の可否や次に通信を開始してよい時間を指定でき、情報伝送路８の情報伝送効率がよくなる。更に動作情報保持メモリ４に全動作情報が収められていない場合においても、動作情報保持メモリが更に動作情報を付加すれば、ＣＰＵの介入の必要がないためにＣＰＵのパフォーマンス低下を防げる。

（実施例３）
次に、実施例３について説明する。図５は、本実施例に係る動作情報保持メモリと演算処理部とパケットコントローラからなる演算処理装置を含んだシステムを示す図で、１はＣＰＵ、２は演算処理装置、２-1はデジタルシグナルプロセッサ、２-2は定数乗算器、２-3は除算器、３は演算処理部、４は動作情報保持メモリ、５はパケットコントローラ、６は情報付加モジュール、７は被処理データ供給源、８は情報伝送路、10はメモリ、11はＴＶ出力部と無線出力部とからなるデータ出力装置である。

そして、情報伝送路８には、ＣＰＵ１, 演算処理装置２，情報付加モジュール６，メモリ10，データ出力装置11が接続されている。また、演算処理装置２を構成するデジタルシグナルプロセッサ２-1，定数乗算器２-2及び除算器２-3は、それぞれ動作情報保持メモリ４と演算処理部３とパケットコントローラ５とで構成されている。また、各情報付加モジュール６は被処理データ供給源７に接続されている。更に、情報伝送路８に接続する全てのモジュールには、それぞれ独立したＩＤが割り当てられており、全てのモジュール間の通信はこのパケットの構造をとっている。なお、メモリ10は、例えばＣＰＵ１で実行されるＯＳ等のプログラムの保管や途中の計算結果を保管するワークメモリとして利用される。また、同様に演算処理装置２でも、途中の計算結果の保管場所として利用できる。

図６は、情報付加モジュール６と、演算処理装置２との通信で用いられるパケット構造を示す図である。図６において、101 はヘッダ、102 は被処理データ、103 は経路情報、104 は動作情報群部である。そして、このパケットの被処理データ102 に付加されたヘッダ101 は、経路情報103 及び動作情報群部104 からなる。経路情報103 は、そのパケットがどの順番で演算されるかをＩＤを利用して表現されており、動作情報群部104 は、各ＩＤのモジュールにおいて利用される動作情報である。動作情報は、演算処理装置２の動作情報であり、例えばデジタルシグナルプロセッサ２-1のプログラムの位置を示すポインタであったり、定数乗算器２-2の定数のように、それぞれ対応するＩＤのモジュール毎により、意味する内容はそれぞれ異なる。

次に、このように構成されている実施例３の動作について説明する。図６で示されているパケットの構造例では、まずＩＤが５の定数乗算器２-2にパケットが伝送され、その定数がパケット中の、ＩＤの５に対応する動作情報の場所から読み出され決定される。その後、ＩＤが４のデジタルシグナルプロセッサ２-1へパケットが伝送され、同様にデジタルシグナルプロセッサ２-1のプログラムがパケット中の、ＩＤの４に対応する動作情報の場所より読み出される。その後は、ＩＤが０に対応するＣＰＵ１にパケットが伝達されて、ＩＤが０に対応する動作情報よりプログラムが実行される。最後に、演算結果がＩＤが７のデータ出力装置（ＴＶ出力部）11に伝達される。また、パケット中のＩＤが７の動作情報よりデータ出力装置の設定がされる。

以上のように構成し、動作させることにより、実施例３においては、次のような利点が得られる。経路情報103 により、演算経路が設定されているために、それぞれの演算処理装置（デジタルシグナルプロセッサ２-1，定数乗算器２-2，除算器２-3）の出力結果を、ＣＰＵ１を介することなく伝達することができる。よって、必ずしもＣＰＵ１の実行中の処理を中断することがないために、ＣＰＵ１のパフォーマンスが改善する。

次に、本実施例３の変形例について説明する。上記実施例３においては、情報付加モジュール６が常に被処理データに経路情報103 及び動作情報群部104 を付加していたが、本変形例は、各情報付加モジュール６が情報伝送路８を監視し、演算処理装置２に対し他のモジュールからのアクセスがないかを監視することにより、再度、経路情報103 及び動作情報群部104 を伝送する必要の有無を判断し、付加の是非を決定するように構成するものである。

この変形例の特徴により、被処理データに一度経路情報103 を付加して伝送すると、２回目以降は経路情報103 を付加する必要がない。また、ヘッダ101 中の演算条件についても、それぞれのＩＤを持つ演算装置が以前の演算条件を保持するために、２回目以降に動作情報群部104 を付加する必要がない。これにより直前に行われた演算と同じ演算を実行する場合、ヘッダを付加しなくてもよい。

このように構成し、動作させる変形例においては、次のような利点が得られる。まず、上記実施例３の特徴に加えて、ヘッダ101 を必要な場合にのみ被処理データ102 に付加して伝送するために、情報伝送路８の利用効率が向上する。更に、２回目以降にヘッダ101 を付加し伝送する必要がないために、被処理データ102 をヘッダ分のディレイなしに演算することが可能である。

次に、本実施例３の更に他の変形例について説明する。本変形例は、各情報付加モジュール６と演算を実行するＣＰＵ１と演算処理装置２との通信は、定められた通信プロトコルを持つようにしたものである。図７は、本変形例における情報付加モジュール６と演算処理装置２及びＣＰＵ１との通信プロトコルの構成を示す説明図である。図７で示す構成例では、まず情報付加モジュール６が、利用許可を申請した後に、演算経路を設定しようとするが、演算処理装置２が低消費電力状態に入っていたなど何らかの理由で応答できないために、拒絶され、更に演算条件を設定しようとして拒絶された後に、一定時間経過後に演算経路と演算条件を同時に設定し、被処理データを伝送している様子を示している。

このように、通信プロトコル中に動作情報などの演算条件や演算経路を伝送する手段を備えている。また、それのみならず動作周波数や動作電圧といった情報を伝送させたり、通信の際に生じた誤りを検出し訂正する符号を更に付加する手段を持っており、また通信の成立の是非や自身の状態を返答する手段を更に持っている。

以上のように構成し、動作させるようにした上記他の変形例においては、次のような利点が得られる。すなわち、本変形例においては、更に動作周波数や動作電圧など他の情報を伝送する手段を持つために、被処理データをより適切な条件で演算させることができ、消費電力を削減できる。また、通信プロトコルに誤りを検出し訂正する符号を付加させることにより情報伝送路８の確実性が低い場合でも、安全に構成を変更できる。更に、通信先である演算処理装置２からの返答により、通信拒絶の可否や次に通信を開始してよい時間を指定でき、情報伝送路８の効率がよくなる。更に動作情報保持メモリ４に動作情報が収められていない場合においても、プロトコル中に再度動作情報の充填を依頼できるような手段があれば、ＣＰＵ１の介入の必要がない。更に、単一の演算処理装置のみならず、複数の演算処理装置を含めた演算系を構成させることができる。

次に、本実施例３の更に他の変形例について説明する。図８は、本変形例の演算処理装置を含んだシステムであり、１はＣＰＵ、２は演算処理装置、２-1はデジタルシグナルプロセッサ、２-2は定数乗算器、２-3は除算器、３は演算処理部、４は動作情報保持メモリ、５はパケットコントローラ、６は情報付加モジュール、７は被処理データ供給源、８Ａは情報伝送路群、10はメモリ、11はＴＶ出力部と無線出力部とからなるデータ出力装置、12は情報伝送路制御装置である。

図９は、情報伝送路制御装置12の構成を示す説明図である。図９において、８Ａは情報伝送路群、８はそれぞれ情報伝送路であり、12は情報伝送路制御装置である。次に、図８に示した変形例の構成について、更に詳細に説明する。演算処理装置２を構成するデジタルシグナルプロセッサ２-1，定数乗算器２-2及び除算器２-3は、動作情報保持メモリ４及び演算処理部３及びパケットコントローラ５で構成されている。また、ＣＰＵ１，演算処理装置２，情報付加モジュール６，情報伝送路制御装置12，メモリ10，データ出力装置11はそれぞれ情報伝送路８を持ち、各情報伝送路８で情報伝送路群８Ａを構成している。また、各情報付加モジュール６は被処理データ供給源７に接続されている。更に、情報伝送路群８Ａを構成する各情報伝送路８を持つすべてのモジュールには、それぞれ独立したＩＤが割り当てられている。

このように構成された変形例において、情報伝送路制御装置12は、それぞれの情報伝送路８を流れるパケットを監視し、パケットを認識すると情報伝送路群８Ａを、その経路情報に従って固定する。図９は、図６で示されたパケットが伝送された場合の情報伝送制御装置の情報伝送路を固定した様子を示している。また、情報伝送路制御装置12は情報伝送路を一度固定すると、その状態を保持する。この状態において、ＩＤ：１とＩＤ：２は更に接続が可能であり、図６のパケットで示された情報伝送と同時にＩｄ：１とＩｄ：２の間で情報伝送が可能である。

以上のように構成し、動作させる変形例においては、次のような利点が得られる。すなわち、情報伝送路８を、並列に動作させることができるために、演算処理装置（デジタルシグナルプロセッサ２-1，定数乗算器２-2，除算器２-3）で実行される演算と並列に別のモジュールが情報伝送可能である。また、情報伝送路群８Ａの制御を情報伝送路制御装置12によって、集中管理ができるために、各モジュールの構成をシンプルにできる。

（実施例４）
次に、実施例４について説明する。図10は、動作情報保持メモリと演算処理部とパケットコントローラからなる演算処理装置を含んだシステムを示す図で、１はＣＰＵ、２は演算処理装置、２-1はデジタルシグナルプロセッサ、２-2は定数乗算器、２-3は除算器、３は演算処理部、４は動作情報保持メモリ、５はパケットコントローラ、６は情報付加モジュール、７は被処理データ供給源、８-1は処理データ伝送路、８-2は動作情報伝送路、10はメモリ、11はＴＶ出力部と無線出力部とからなるデータ出力装置、13は演算条件メモリである。そして、処理データ伝送路８-1には、ＣＰＵ１，情報付加モジュール６，演算処理装置２，メモリ10，データ出力装置11が接続され、動作情報伝送路８-2には、演算条件メモリ13，パケットコントローラ５が接続されている。また全ての演算を実行するモジュールの動作情報は、動作情報伝送路８-2を通じて供給されるようになっている。

図11は、図10に示した実施例４における演算条件メモリ13の内容を示す模式図である。次に、この演算条件メモリ13の特徴について説明する。全ての演算を実行するモジュールの演算条件が、演算条件メモリ13中に３通りずつ、動作Ａ，Ｂ，Ｃとして収められている。ＩＤ４の動作Ａ，動作Ｂ，動作Ｃに関しては、このうちの１つが選択され、ＩＤ４の演算を実行するモジュールに与えられる。

図12は、図10に示した実施例４における情報付加モジュール６の出力するパケット構造の内容を示す図である。図12において、101 はヘッダ、102 は被処理データ、103 は経路情報である。105 はポインタ群である。パケットのヘッダ101 には、演算を実行する経路を示す経路情報103 と、それぞれの演算を実行するモジュールの演算条件の位置を示すポインタ群105 が収められている。

このように構成されている実施例４においては、それぞれの演算処理装置（デジタルシグナルプロセッサ２-1，定数乗算器２-2，除算器２-3）は、受け取ったポインタ群の内、自身の関連のあるポインタにより、演算条件メモリ13より動作情報を読み込み、演算を実施する。

以上のように構成し、動作させるようにした実施例４においては、次に示すような利点が得られる。まず、付加されるヘッダ101 が、ポインタで構成されるためにサイズが小さくなり、処理データ伝送路８-1の伝送効率がよい。また、情報付加モジュール６は動作情報に関する情報をポインタで伝送するために、動作情報を記録するメモリが小さくてすむので、それぞれの情報付加モジュールのサイズを小さくできる。

次に、本実施例４の変形例について説明する。上記実施例４では、経路情報103 とポインタ群105 を情報付加モジュール６が常に伝送するように構成していたが、この変形例は、情報付加モジュール６が処理データ伝送路８-2を監視し、前回に自身が構成を変更してから他のモジュールが構成を変更していなければ、経路情報103 とポインタ群105 を伝送しないように構成するものである。

このように構成し、動作させるようにした変形例においては、次のような利点が得られる。すなわち、上記実施例４に対し、２回目以降は伝送する情報が減るために、処理データ伝送路８-2の効率が向上する。また、伝送経路情報103 とポインタ群105 を付加しない場合には、被処理データが演算を実行するモジュールに伝達するまでの時間を削減できる。

次に、本実施例４の他の変形例について説明する。本変形例は、各情報付加モジュール６と演算を実行するＣＰＵ１と演算処理装置２との通信は、定められた通信プロトコルを持つように構成するものである。図13は、本変形例における情報付加モジュール６と演算処理装置２との通信プロトコルの構成例を示す説明図である。また、通信プロトコルの構成によっては、必ずしも図12に示すようなパケット構成を取る必要がなく、経路情報のみやポインタ群のみの伝送をすることも可能である。

図13に示す構成例では、まず情報付加モジュール６が、利用許可を申請し、次に演算経路を設定しようとしたが、演算処理装置２が低消費電力状態に入っていたなど何らかの理由で応答できないために拒絶され、更にポインタ群を伝送しようとして拒絶された後に、一定時間経過後に演算経路とポインタ群を同時に設定し、被処理データを伝送している様子を示している。このように、通信プロトコル中に演算条件ポインタ群や演算経路を伝送する手段を備えている。また、それのみならず動作周波数や動作電圧といった情報を伝送させたり、通信の際に生じた誤りを検出し訂正する符号を更に付加する手段を持っている。また、通信の成立の是非や自身の状態を返答する手段を更に持っている。

以上のように構成し、動作させるようにした変形例においては、次のような利点が得られる。すなわち、本変形例においては、更に動作周波数や動作電圧など他の情報を伝送する手段を持つために、被処理データをより適切な条件で動作させることができ、消費電力を削減できる。また、通信プロトコルに誤りを検出し訂正する符号を付加させることにより情報伝送路の確実性が低い場合でも、安全に構成を変更できる。更に、通信先である演算処理装置からの返答により、通信拒絶の可否や次に通信を開始してよい時間を指定でき、情報伝送路の効率がよくなる。更に動作情報保持メモリに全動作情報が収められない場合においても、ＣＰＵ１の介入の必要がない。

（実施例５）
次に、実施例５について説明する。図14は、本実施例５に係る動作情報保持メモリと演算処理部とパケットコントローラからなる演算処理装置を含んだシステムを示す図で、１はＣＰＵ、２は演算処理装置、２-1は、デジタルシグナルプロセッサ、２-2は定数乗算器、３は演算処理部、４は動作情報保持メモリ、５はパケットコントローラ、６は情報付加モジュール、７は被処理データ供給源、８-1は処理データ伝送路、８-2は動作情報伝送路、10はメモリ、11はＴＶ出力部と無線出力部とからなるデータ出力装置、13は演算条件メモリ、14はパケットアナライザ、15はポインタ群メモリである。

そして、処理データ伝送路８-1に、ＣＰＵ１，演算処理装置２，情報付加モジュール６，メモリ10，データ出力装置11，パケットアナライザ14，ポインタ群メモリ15が接続され、動作情報伝送路８-2に、演算を実行するモジュールである、ＣＰＵ１，演算処理装置２（デジタルシグナルプロセッサ２-1，定数乗算器２-2）が接続されている。

図14で示されているこの実施例に係るシステムでは、ＣＰＵを含む全ての演算を実行するモジュールは、動作情報を動作情報伝送路８-2を通じて供給される。パケットアナライザ14は、処理データ伝送路８-1を常に監視しており、パケットのヘッダに含まれるポインタをポインタ群メモリ15に伝送する。ポインタ群メモリ15は、与えられたポインタより複数のポインタを群として演算条件メモリ13へ伝送するようになっている。

図15は、本実施例５の情報付加モジュールが伝送するポインタと動作情報の関係を示したものである。演算条件メモリ13の中には、全て演算を実行するモジュールの演算条件を、図15に示すように群として持っている。ポインタ群メモリ15の中に、そのポインタをまとめた群が複数収められている。情報付加モジュール６は、被処理データに一連の演算内容を指すポインタ群の位置を指し示すポインタを付加して伝送する。ポインタ群は、その一連の処理の演算を実行するモジュールのそれぞれの演算条件がどこに収められているかを示すポインタを、モジュール毎にまとめたものである。ポインタ群に含まれるポインタが、それぞれ演算条件メモリ13の中の演算条件を示す。パケットアナライザ14は、情報付加モジュールが伝送したパケットを解釈し、そのパケットのポインタの指し示すポインタ群を選択する。選択されたポインタ群に含まれるポインタは、それぞれ指し示す演算条件を演算条件メモリ13より選択し、各モジュールの演算条件を決定する。

図16は、情報付加モジュール６が伝送するパケットの構造である。図16において、101 はヘッダ、102 は被処理データ、103 は経路情報、106 はポインタである。このヘッダ101 中のポインタ106 がポインタ群メモリ15中のポインタ群を選択する。ここでは、ポインタ106 には、経路情報“５４０５”に対応する処理系Ｎのポインタが示されている。

以上のように構成し、動作させるようにした実施例５においては、次に示すような利点が得られる。すなわち、付加されるヘッダが、単一のポインタで構成されるためにパケットのサイズが小さくなり、処理データ伝送路８-1の伝送効率がよくなる。

次に、本実施例５の変形例について説明する。上記実施例５では、伝送経路情報とポインタを常に伝送していたが、この変形例では、情報付加モジュール６が処理データ伝送路８-1を監視し、前回に自身が構成を変更してから他のモジュールが構成を変更していなければ、伝送経路情報とポインタを伝送しないように構成するものである。

以上のように構成し、動作させる変形例においては、次に示すような利点が得られる。すなわち、上記実施例５に対し、２回目以降は伝送する情報が減るために、処理データ伝送路の効率が向上する。また、伝送経路情報とポインタを付加しない場合には、被処理データが演算を実行するモジュールに伝達するまでの時間を削減できる。

次に、更に他の変形例について説明する。本変形例においては、各情報付加モジュール６と演算を実行する演算処理装置２及びＣＰＵ１との通信は定められた通信プロトコルを持つようにしたものである。図17は、本変形例の情報付加モジュール６と演算処理装置２及びＣＰＵ１との通信プロトコルの構成例である。図17に示す通信プロトコルでは、まず情報付加モジュール６が、演算処理装置２が低消費電力状態に入っていたなど何らかの理由で応答できないために、演算経路を設定しようとして拒絶され、更にポインタを伝送しようとして拒絶された後に、一定時間経過後に演算経路とポインタを同時に設定し、被処理データを伝送している様子を示している。

このように、この変形例では、通信プロトコル中にポインタや演算経路を伝送する手段を備えている。また、それのみならず動作周波数や動作電圧といった情報を伝送させたり、通信の際に生じた誤りを検出し訂正する符号を更に付加する手段を持っている。また、通信の成立の是非や自身の状態を返答する手段を更に持っている。

以上のように構成し、動作させる変形例においては、次に示すような利点が得られる。すなわち、本変形例においては、更に動作周波数や動作電圧など他の情報を伝送する手段を持つために、被処理データをより適切な条件で演算させることができ、消費電力を削減できる。また、通信プロトコルに誤りを検出し訂正する符号を付加させることにより、情報伝送路の確実性が低い場合でも、安全に構成を変更できる。更に、通信先である演算処理装置からの返答により、通信拒絶の可否や次に通信を開始してよい時間を指定でき、情報伝送路の効率がよくなる。更に動作情報保持メモリに全動作情報が収められない場合においても、ＣＰＵ１の介入の必要がない。

本発明に係る演算処理システムの実施例１の構成を示すブロック図である。図１に示した実施例１の変形例における情報付加モジュールと演算処理装置との通信プロトコルの構成例を示す概念図である。本発明の実施例２に係る演算処理システムの構成を示すブロック図である。図３に示した実施例１の変形例における情報付加モジュールと演算処理装置との通信プロトコルの構成例を示す概念図である。本発明の実施例３に係る演算処理システムの構成を示すブロック図である。図５に示した実施例３における情報付加モジュールと演算処理装置との通信で用いられるパケット構造を示す図である。図５に示した実施例３の変形例における情報付加モジュールとＣＰＵ及び演算処理装置との通信プロトコルの構成例を示す概念図である。図５に示した実施例３の他の変形例の構成を示すブロック図である。図８に示した変形例における情報伝送制御装置において伝送路を固定した態様を示す図である。本発明の実施例４に係る演算処理システムの構成を示すブロック図である。図10に示した実施例４における演算条件メモリの内容を示す模式図である。図10に示した実施例４における情報付加モジュールの出力するパケット構造を示す図である。図10に示した実施例４の変形例における情報付加モジュールとＣＰＵ及び演算処理装置との通信プロトコルの構成例を示す概念図である。本発明の実施例５に係る演算処理システムの構成を示すブロック図である。図14に示した実施例５における情報付加モジュールが伝送するポインタと動作情報の関係を示す説明図である。図14に示した実施例５における情報付加モジュールが伝送するパケット構造を示す図である。図14に示した実施例５の変形例における情報付加モジュールとＣＰＵ及び演算処理装置との通信プロトコルの構成例を示す概念図である。

符号の説明

１ＣＰＵ
２演算処理装置
２-1 デジタルシグナルプロセッサ
２-2 定数乗算器
２-3 除算器
３演算処理部
４動作情報保持メモリ
５パケットコントローラ
６情報付加モジュール
７被処理データ供給源
８情報伝送路
８-1 処理データ伝送路
８-2 動作情報伝送路
８Ａ情報伝送路群
10 メモリ
11 データ出力装置
12 情報伝送路制御装置
13 演算条件メモリ
14 パケットアナライザ
15 ポインタ群メモリ

Claims

演算、制御、処理に関する動作情報を被処理データに対して付加する情報付加モジュールと、前記動作情報を付加して伝送された前記被処理データに対して、該動作情報に基づいて演算処理を実行する演算処理装置とを含む演算処理システム。
前記情報付加モジュールは、前記動作情報を常に被処理データに付加することを特徴とする請求項１に係る演算処理システム。
前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記動作情報を被処理データに付加することを特徴とする請求項１に係る演算処理システム。
前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記動作情報を伝送する手順を含む通信手段を、更に有していることを特徴とする請求項１に係る演算処理システム。
前記情報付加モジュールは、複数の前記動作情報及び該複数の動作情報がそれぞれ対応する複数の演算処理装置の識別情報を演算条件情報群として更に付加することを特徴とする請求項１に係る演算処理システム。
前記情報付加モジュールは、前記演算条件情報群を常に付加することを特徴とする請求項５に係る演算処理システム。
前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記演算条件情報群が異なるときのみ、前記演算条件情報群を付加することを特徴とする請求項５に係る演算処理システム。
前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記演算条件情報群を伝送する手順を含む通信手段を、更に有していることを特徴とする請求項５に係る演算処理システム。
前記動作情報が所定のアドレスに記憶される記憶手段を更に有し、前記情報付加モジュールは、前記動作情報に代えて、この動作情報に対応する前記アドレスを指し示すポインタを前記被処理データに付加することを特徴とする請求項１に係る演算処理システム。
前記情報付加モジュールは、前記ポインタを常に被処理データに付加することを特徴とする請求項９に係る演算処理システム。
前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記ポインタを被処理データに付加することを特徴とする請求項９に係る演算処理システム。
前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記ポインタを伝送する手順を含む通信手段を、更に有していることを特徴とする請求項９に係る演算処理システム。
前記動作情報が所定のアドレスに記憶された記憶手段を更に有し、前記情報付加モジュールは、前記動作情報に代えて、該動作情報が格納されている前記アドレスを指し示すポインタを複数まとめたポインタ群を前記被処理データに付加することを特徴とする請求項１に係る演算処理システム。
前記情報付加モジュールは、前記ポインタ群を常に被処理データに付加することを特徴とする請求項13に係る演算処理システム。
前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記ポインタ群を被処理データに付加することを特徴とする請求項13に係る演算処理システム。
前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記動作情報に係るポインタを前記被処理データに付加することを特徴とする請求項13に係る演算処理システム。
前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記ポインタ群を伝送する手順を含む通信手段を、更に有していること請求項13に係る演算処理システム。
前記動作情報が所定のアドレスに記憶された第１の記憶手段と、所定のデータ処理に用いられる前記動作情報の組合せに関し、その各々の前記動作情報に対応するアドレスを指し示す複数のポインタを一つの群として所定のアドレスに記憶した第２の記憶手段とを更に有し、前記情報付加モジュールは、前記動作情報に代えて、前記第２の記憶手段の所定のアドレスを指し示すポインタを、前記被処理データに付加することを特徴とする請求項１に係る演算処理システム。
前記情報付加モジュールは、前記第２の記憶手段の所定のアドレスを指し示すポインタを、常に被処理データに付加することを特徴とする請求項18に係る演算処理システム。
前記情報付加モジュールは、先行する被処理データと後行する被処理データとに対する前記動作情報が異なるときのみ、前記第２の記憶手段の所定のアドレスを指し示すポインタを、被処理データに付加することを特徴とする請求項18に係る演算処理システム。
前記情報付加モジュールと前記演算処理装置との間の通信手順を定めた通信プロトコル中に、前記第２の記憶手段の所定のアドレスを指し示すポインタを伝送する手順を含む通信手段を、更に有していることを特徴とする請求項18に係る演算処理システム。
情報付加モジュールにより被処理データに対して付加された演算、制御、処理に関する動作情報に基づき、前記被処理データに対して演算処理を実行するように構成したことを特徴とする演算処理装置。