JP2005142509A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の製造工程に用いる超純水に含まれるイオン化アミンを検知することのできる技術を提供する。
【解決手段】イオン化アミンが含まれた超純水を用いてウエハを長時間洗浄すると、ウエハ表面が徐徐に削れるため、エリプソメータを用いて測定されるウエハ表面の見かけ上の自然酸化膜の膜厚が厚くなって表れる。そこで、超純水を用いてウエハを洗浄する前に、超純水を用いてＳｉが露出した検査ウエハを洗浄し、その表面に成膜された自然酸化膜の膜厚をエリプソメータを用いて測定し、その結果から検査ウエハの削れ量および超純水中に含まれるイオン化アミン量を検知し、さらにイオン化アミンの製品への影響を予測して、製品の着工を判断する。
【選択図】図６

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の製造工程に用いる純水の品質を検査する方法に適用して有効な技術に関するものである。

半導体デバイスの製造は集積回路の微細加工であることから、半導体ウエハ（以下、単にウエハと略す）の表面および界面に存在する不純物（コンタミネーション）を洗浄などにより除去し、清浄に保つことが求められる。ウエハ表面の異物は配線の断線や短絡を引き起こす可能性があり、特に、重金属成分はデバイスの電気特性に大きな影響を与えてしまうことから確実に除去することが求められている。

ところで、純水は、薬液を用いた洗浄工程後やウエットエッチング工程後に薬液を洗い流し、清浄なウエハ表面を得るために用いられたり、洗浄工程やウエットエッチング工程などに用いる薬液の調合工程に用いられる。これらのような工程で用いられる純水は、河川水または地下水（井戸水を含む）などを利用した原水中の微粒子、有機物および高分子イオンなどを、例えばＲＯ（Reverse Osmosis；逆浸透）膜を用いたＲＯ装置によって除去し、さらにイオン交換樹脂を用いて原水中の他のイオンを除去した後、ＲＯ装置およびイオン交換樹脂によって除去できなかった原水中の他の微粒子および生菌などをＵＦ装置（Ultra-filtration Equipment；限界濾過装置）によって除去することで製造されている。このような純水の製造方法については、たとえば特開平４−７８４８３号公報（特許文献１）において開示されている。また特開２００３−１４２４４７号公報（特許文献２）には、例えばＵＦ装置の有する中空糸膜を熱溶着またはアミンを含まない材料で接着する技術が開示されている。
特開平４−７８４８３号公報 特開２００３−１４２４４７号公報

ところで、純度の高い純水（以下、超純水と称する）の製造工程の最終工程で用いられるＵＦ装置は、一般にエポキシ樹脂などを原料とする接着剤により毛管状の中空糸膜を複数本束ねてモジュール化したフィルタを有している。中空糸膜を束ねる接着剤にはアミンが含まれており、アミンの一部はイオン化して存在する。しかしこのイオン化したアミン（以下、イオン化アミンと略す）は、ＵＦ装置に通水することで親水化して超純水に溶け出し、ウエハを形成するＳｉ（シリコン）をエッチングすることから、半導体デバイスの特性不良を発生させる原因の一つとなっている。

例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のゲート絶縁膜を形成する直前のウエハの洗浄工程にイオン化アミンを含む超純水を用いると、ウエハを形成するＳｉがエッチングされてウエハの表面に凹凸が形成され、このような状況下で形成されたゲート絶縁膜に耐圧不良が生じてしまう。

このため、超純水を分析してＵＦ装置から流出するイオン化アミンを検出し、超純水の異常をいち早く見つけ出すことが望まれている。これまでも超純水の分析は行われており、例えばＩＣＰ−ＭＳ（Inductively Coupled Plasma-Mass Spectrometer）、イオンクロマト、ＴＯＣ（Total Organic Carbon）、溶存酸素、全反射Ｘ線、ライフタイム、ＳＣＡ（Simple Component Analysis）、比抵抗、微粒子測定等が分析方法として用いられてきた。しかしながら、本発明者らが検討したところ、上記した分析方法では超純水中のイオン化アミンは検出できないことが明らかとなった。またＡＦＭ（Atomic Force Microscope）、ＳＥＭ（Scanning Electron Microscope）またはＴＥＭ（Transmission Electron Microscope）等を用いて、ウエハ表面の凹凸を観察することも検討されたが、これらの観察は日数および費用を要し、製品完成後に初めて超純水の異常が判明することが多く、超純水中のイオン化アミンによる製品歩留まり低下が回避できなかった。

本発明者らが行った実験によれば、上記したイオン化アミンはＲＯ装置およびイオン交換樹脂などからも流出していることがわかった。このようなＵＦ装置以外から発生したイオン化アミンも超純水中に溶け出してしまう可能性を含んでいる。

本発明の目的は、半導体装置の製造工程に用いる超純水に含まれるイオン化アミンを検知することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、半導体ウエハに対して純水を用いて洗浄を実行する工程の前に、Ｓｉが露出した検査ウエハに対して純水を用いて洗浄を実行する工程と、検査ウエハの表面の自然酸化膜の膜厚をエリプソメータを用いて測定する工程と、自然酸化膜の膜厚から、半導体ウエハに対して洗浄を実行するか否かを判断する工程とを有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

超純水を用いて洗浄された検査ウエハの表面の自然酸化膜の膜厚をエリプソメータを用いて測定することにより、半導体装置の製造工程に用いる超純水に含まれるイオン化アミンを検知することができ、さらに短時間で超純水の製品への着工を判断することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態１は、例えばフラッシュメモリ（半導体装置）の製造方法に適用したものである。このフラッシュメモリの製造方法を図１〜図１７に従って工程順に説明する。

図１に示すように、本実施の形態１のフラッシュメモリが形成される半導体基板（円形の薄い板に加工したウエハ）１は、例えば５Ｖ系のｎチャネル型のＭＩＳＦＥＴ（以下、ｎＭＩＳと略す）が形成される領域１Ａ、５Ｖ系のｐチャネル型のＭＩＳＦＥＴ（以下、ｐＭＩＳと略す）が形成される領域１Ｂ、フラッシュメモリのメモリセルとなるＭＩＳＦＥＴ（以下、ＭＩＳと略す）が形成される領域１Ｃ、高耐圧系片側オフセットｎＭＩＳが形成される領域１Ｄ、高耐圧系負荷用ｎＭＩＳが形成される領域１Ｅ２および高耐圧系片側オフセットｐＭＩＳが形成される領域１Ｆからなる。

まず、ｐ型の単結晶Ｓｉからなる半導体基板１を希フッ酸（ＨＦ）および超純水を用いて洗浄した後、その表面に酸化処理を施すことにより、酸化シリコン膜２Ａを形成する。続いて、その酸化シリコン膜２Ａの上部に窒化シリコン膜（図示は省略）を堆積し、これをエッチングして、酸化シリコン膜２Ａの上部に選択的に窒化シリコン膜を残す。

次いで、上記窒化シリコン膜をマスクとして、半導体基板１にｎ型の導電型を有する不純物（例えばＰ（リン））をイオン注入法等により導入する。続いて、酸化処理により、その上部に窒化シリコン膜が存在しない領域の酸化シリコン膜２Ａの膜厚を選択的に増加させた後、例えば熱リン酸を用いて上記窒化シリコン膜を除去する。さらに続いて、半導体基板１をＮＨ₄ＯＨ（水酸化アンモニウム）／Ｈ₂Ｏ₂（過酸化水素）／Ｈ₂Ｏ、希フッ酸および超純水を用いて洗浄した後、半導体基板１に熱処理を施し、上記不純物を拡散させることにより、ｎ型アイソレーション領域ＮｉＳＯを形成する。

次に、図２に示すように、半導体基板１を希フッ酸および超純水を用いて洗浄した後、その表面に酸化処理を施すことにより酸化シリコン膜２を形成する。続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜（図示は省略）をマスクとして、半導体基板１にｎ型の導電型を有する不純物（例えばＰ）をイオン注入法等により導入する。次いで、そのフォトレジスト膜を除去した後、新たにフォトリソグラフィ技術によってパターニングされたフォトレジスト膜（図示は省略）をマスクとして、半導体基板１にｐ型の導電型を有する不純物（例えばＢＦ₂（二フッ化ホウ素））をイオン注入法等により導入する。続いて、半導体基板１をＮＨ₄ＯＨ／Ｈ₂Ｏ₂／Ｈ₂Ｏ、希フッ酸および超純水を用いて洗浄した後、熱処理により上記不純物を拡散させ、ｎ型ウェル３およびｐ型ウェル４を形成する。

次に、図３に示すように、半導体基板１の表面に酸化処理を施すことにより酸化シリコン膜（図示は省略）を形成する。続いて、その酸化シリコン膜の上部に窒化シリコン膜（図示は省略）を堆積した後、フォトレジスト膜（図示は省略）をマスクとしてその窒化シリコン膜をエッチングすることにより、その酸化シリコン膜の上部に選択的に窒化シリコン膜を残す。続いて、そのフォトレジスト膜を除去した後、半導体基板１をＮＨ₄ＯＨ／Ｈ₂Ｏ₂／Ｈ₂Ｏを用いて洗浄した後、さらにＨＣｌ（塩化水素）／Ｈ₂Ｏ₂／Ｈ₂Ｏを用いて洗浄する。次いで、選択酸化法により、半導体基板１の表面に素子分離用のフィールド絶縁膜６を形成する。

次に、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとして、ｐ型の導電型を有する不純物（例えばＢＦ₂）をイオン注入法等により導入する。次いで、熱処理により、その不純物を拡散させることにより、ｐ型チャネルストッパ領域７を形成する。その後、半導体基板１上に残っている窒化シリコン膜を、例えば熱リン酸を用いて除去する。

続いて、半導体基板１を希フッ酸および超純水を用いて洗浄する。本実施の形態１における超純水は、超純水製造システムによって製造される。超純水製造システムについては、例えば本発明者らによる既出願特願２００１−３１４８１３号および特願２００３−１４２４４７号に記載されているので省略する。

ここで、超純水を用いた半導体基板１の洗浄工程において、超純水中にイオン化アミンが含まれていると、イオン化アミンにより半導体基板１を形成するＳｉがエッチングされて、半導体基板１の表面に凹凸が形成されてしまう。さらに、この凹凸は後の工程で半導体基板１の表面に形成されるゲート絶縁膜の形状にも影響を与え、ゲート絶縁膜の耐圧低下を引き起こしてしまう。一方、イオン化アミンが含まれない超純水を用いた場合は、半導体基板１の表面に凹凸は形成されない。それにより、半導体基板１の表面に形成されるゲート絶縁膜は所望する耐圧を得ることができるので、例えば領域１ＣにフラッシュメモリのメモリセルとなるＭＩＳを形成した場合においては、メモリセルへの書き込み特性および消去特性が劣化してしまうことを防ぐことができる。

そこで、超純水を用いて半導体基板１を洗浄する前に、Ｓｉが露出した検査ウエハを超純水により洗浄し、その表面に成膜された自然酸化（ＳｉＯ_x）膜の膜厚をエリプソメータを用いて測定することにより、その結果から検査ウエハの削れ量および超純水中に含まれるイオン化アミン量を検知し、さらにイオン化アミンの製品への影響を予測して、製品（半導体基板１）に対して洗浄を実行するか否かを判断する検査工程を設ける。

図４は、イオン化アミンが含まれない超純水を用いた洗浄工程後の検査ウエハの界面形状およびエリプソメータの円偏光状態を説明する模式図、図５は、イオン化アミンが含まれた超純水を用いた洗浄工程後の検査ウエハの界面形状およびエリプソメータの円偏光状態を説明する模式図である。エリプソメータは、光（レーザ）がＳｉからなるウエハの表面で反射する際の円偏光状態の変化を観測して、ウエハ上の膜の厚さを測定する測定装置であり、ウエハの表面状態の違いにより反射する光の位相差（Δ）および振幅幅（ψ）が変動する。

図４に示すように、検査ウエハＳＷの表面が平坦な場合は、Δおよびψをパラメータとしてエリプソメータにて測定される検査ウエハＳＷ表面の自然酸化膜ＳＩの膜厚は０.３〜０.４ｎｍ程度となる。これに対し、図５に示すように、検査ウエハＳＷの表面が削れて凹凸が形成された場合は、Δおよびψをパラメータとしてエリプソメータにて測定される検査ウエハＳＷ表面の見かけ上の自然酸化膜ＳＩの膜厚は０.４ｎｍよりも厚くなり、かつそのバラツキも相対的に大きくなる。従って、エリプソメータを用いて検査ウエハＳＷ表面の自然酸化膜ＳＩの膜厚を測定することにより、検査ウエハＳＷの削れ量および超純水中に含まれるイオン化アミン量が検知できるので、このエリプソメータによる測定を製品（半導体基板１）の着工開始の判断手段とすることができる。

また、超純水による洗浄を長時間行うと、ウエハ表面の状態がより顕著に現れる。図６は、イオン化アミンが含まれた超純水またはイオン化アミンが含まれない超純水を用いて洗浄した場合のエリプソメータを用いて測定した検査ウエハ表面の自然酸化膜の膜厚と水洗時間との関係を示すグラフ図である。イオン化アミンを含まない超純水を用いて検査ウエハを１００分洗浄しても自然酸化膜の膜厚はほとんど変化しない。一方、イオン化アミンを含む超純水を用いて検査ウエハを洗浄すると、洗浄時間が長くなるに従い自然酸化膜の膜厚が厚くなり、１００分洗浄すると自然酸化膜の膜厚は約０.５ｎｍ以上となる。これは、自然酸化膜の実際の膜厚が厚くなっているのではなく、ウエハ表面が徐徐に削れていくため、エリプソメータを用いて測定される見かけ上の自然酸化膜の膜厚が厚くなって表れるものである。

そこでまず、検査ウエハ（第１ウエハ）を超純水により長時間、例えば１００分程度洗浄し、乾燥した後、エリプソメータを用いて検査ウエハ表面の自然酸化膜の膜厚を測定する。この自然酸化膜の膜厚が０.３〜０.４ｎｍ程度であれば、イオン化アミンの影響が無いと判断することができて、希フッ酸で半導体基板１をウエットエッチングした後、超純水により半導体基板１を洗浄することができる。続いて、スピン乾燥法により半導体基板１を乾燥させることにより、洗浄工程を完了する。

１００分程度の洗浄により自然酸化膜の膜厚が約０.５ｎｍ以上となった場合は、イオン化アミンの影響が有ると判断されて、製品（半導体基板１）は着工されない。この場合、例えば超純水製造システムに備わるＵＦ装置を洗浄する、あるいはＵＦ装置の後段にイオンフィルタを配置するなどの対策が執られて、超純水中からイオン化アミンが除去される。その後、再度検査ウエハ（第２ウエハ）を用いて超純水中に含まれるイオン化アミン量を調べ、イオン化アミンの影響が無いと判断されると、製品（半導体基板１）は着工される。

これまで本発明者らは、ウエハを超純水で洗浄し、さらにウエハ表面にゲート絶縁膜、電極および配線を順次形成してＴＥＧ（Test Element Group）を完成させた後、このＴＥＧにおいてゲート絶縁膜の耐圧を測定することにより、超純水の評価を行っていた。しかし、この方法は、ＴＥＧの製造に２週間程度掛かり、ゲート絶縁膜の耐圧を測定するまでに時間を要するため、製品へのフィードバックが遅れて製品歩留まり低下が回避できないという問題があった。これに対し、本実施の形態１であるエリプソメータを用いて検査ウエハ表面の自然酸化膜の膜厚を測定し、この自然酸化膜の膜厚により超純水の評価を行う検査方法は数時間で評価できるので、製品へのフィードバックが早く、不良の発生を抑えることができる。

エリプソメータを用いて検査ウエハ表面の自然酸化膜の膜厚を測定する検査は、例えば定期ＱＣ（Quality Control）として１日１回またはＵＦ装置を交換した後に行われる。なお、イオン化アミンはＵＦ装置のみでなく、超純水製造システムに備わるＲＯ装置またはイオン交換樹脂などからも流出しており、上記検査はＲＯ膜またはイオン交換樹脂などを交換した後にも行われる。

次に、上記フィールド絶縁膜６（図３参照）の形成に用いた窒化シリコン膜を除去し、半導体基板１を洗浄した後、半導体基板１の表面に酸化処理を施すことにより、例えば膜厚２０ｎｍ程度のゲート絶縁膜８を形成する。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）を用いたウエットエッチングにより、領域１Ｃにおけるゲート絶縁膜８を選択的に除去する。ここで、そのウエットエッチング工程に前述した超純水の検査工程を行うことができる。検査によりイオン化アミンの影響が無いと判断されると、製品（半導体基板１）が着工される。まず、エッチング液でゲート絶縁膜８をウエットエッチングする。続いて、超純水により半導体基板１を洗浄した後、スピン乾燥法により半導体基板１を乾燥させることにより、ゲート絶縁膜８のウエットエッチング工程を完了する。

次に、上記フォトレジスト膜を除去した後、半導体基板１を洗浄する。ここで、その洗浄工程に前述した超純水の検査工程を行うことができる、検査によりイオン化アミンの影響が無いと判断されると、製品（半導体基板１）が着工される。まず、超純水により半導体基板１を洗浄した後、ＩＰＡ蒸気乾燥法により半導体基板１を乾燥させることにより、半導体基板１の洗浄工程を完了する。

次に、図７に示すように、半導体基板１の表面に酸化処理を施すことにより、領域１Ｃにおけるｐ型ウェル４の表面に膜厚１０ｎｍ程度のゲート絶縁膜（トンネル酸化膜）９を形成する。なお、ゲート絶縁膜９の膜厚は１０ｎｍ以下としてもよく、例えば５ｎｍ程度とすることができる。

続いて、例えばＣＶＤ（Chemical Vapor Deposition）法により半導体基板１の主面（デバイス面）上に膜厚２００ｎｍ程度の多結晶Ｓｉ膜１０を堆積する。なお、この多結晶Ｓｉ膜１０は、例えばＣＶＤ法で半導体基板１上に非晶質（アモルファス）Ｓｉを堆積した後、この非晶質Ｓｉに熱処理を施すことにより、非晶質Ｓｉを多結晶Ｓｉへと変化させることで形成してもよい。

続いて、上記多結晶Ｓｉ膜１０の表面に、例えば塗布法によりリンガラス膜（図示は省略）を堆積した後、半導体基板１に熱処理を施すことにより、多結晶Ｓｉ膜１０にＰを導入する。次いで、そのリンガラス膜を除去した後、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）を用いて多結晶Ｓｉ膜１０をパターニングする。これにより、領域１Ｃに多結晶Ｓｉ膜１０を残し、領域１Ｄ，１Ｅ２，１Ｆにおいては、それぞれ多結晶Ｓｉ膜１０からなるゲート電極１０Ｄ，１０Ｅ２，１０Ｆを形成することができる。次いで、その多結晶Ｓｉ膜１０のパターニングに用いたフォトレジスト膜を除去した後、約９５０℃の熱処理により、多結晶Ｓｉ膜１０（ゲート電極１０Ｄ，１０Ｅ２，１０Ｆを含む）の表面に酸化シリコン膜１１を形成する。

図８は、ゲート絶縁膜を形成する前の洗浄工程に用いた超純水のアミン強度とゲート絶縁膜のリーク電流との関係を示すグラフ図である。ここでは、半導体基板とゲート絶縁膜上に形成されたゲート電極との間に電圧を印加して流れる電流を測定し、電圧が８Ｖの時の電流をリーク電流とした。図示するように、アミン強度が高くなるに従いリーク電流も増加している。これは、超純水中に含まれるイオン化アミン量が多くなるに従いウエハ表面の凹凸がより顕著となり、この凹凸の影響によりゲート絶縁膜のリーク電流が増加したと考えられる。

図９は、超純水を用いて検査ウエハを洗浄した後、エリプソメータを用いて測定された検査ウエハ表面の自然酸化膜の膜厚とゲート絶縁膜のリーク電流との関係を示すグラフ図である。ゲート絶縁膜は、検査ウエハを洗浄した超純水と同じ超純水を用いて洗浄されたウエハ表面に形成されている。リーク電流は、前記図８で説明した電流と同じ方法で測定されている。図示するように、前記図８に示した超純水のアミン強度とゲート絶縁膜のリーク電流との関係と同様の傾向が得られていおり、自然酸化膜の膜厚が厚くなるに従いリーク電流も増加している。すなわち、エリプソメータを用いて測定されるウエハ表面の自然酸化膜の膜厚は、超純水中に含まれるイオン化アミン量と相関があると考えられ、ウエハ表面の自然酸化膜の膜厚を測定することによって、超純水中に含まれるイオン化アミン量を定量化でき、また、イオン化アミンの影響を予測できることがわかる。

次に、図１０に示すように、半導体基板１上に窒化シリコン膜１３、酸化シリコン膜１４および窒化シリコン膜１５を順次堆積する。この時、窒化シリコン膜１３，１５はＣＶＤ法による堆積を例示できる。酸化シリコン膜１４は、半導体基板１に酸化処理を施すことにより形成することを例示できる。また、酸化シリコン膜１１，１４および窒化シリコン膜１３，１５をまとめて層間容量膜１６とする。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクにして層間容量膜１６をドライエッチングし、領域１Ａ，１Ｂにおける層間容量膜１６を除去する。

その後、酸化処理を施すことにより、領域１Ａにおけるｐ型ウェル４の表面および領域１Ｂにおけるｎ型ウェル３の表面に酸化シリコン膜（図示は省略）を形成する。続いて、領域１Ａにおけるｐ型ウェル４および領域１Ｂにおけるｎ型ウェル３に、例えばＢＦ₂を導入する。

次に、上記層間容量膜１６のドライエッチングに用いたフォトレジスト膜を除去した後、図１１に示すように、半導体基板１の表面に酸化処理を施すことにより、領域１Ａにおけるｐ型ウェル４の表面および領域１Ｂにおけるｎ型ウェル３の表面に、例えば膜厚１３.５ｎｍ程度のゲート絶縁膜１７をそれぞれ形成する。

続いて、半導体基板１の主面上に、多結晶Ｓｉ膜１８、ＷＳｉ_x（タングステンシリサイド）膜１９および酸化シリコン膜２０を順次堆積する。多結晶Ｓｉ膜１８を堆積した後に、例えば塗布法によりリンガラス膜（図示は省略）を堆積した後、半導体基板１に熱処理を施すことにより、多結晶Ｓｉ膜１８にＰを導入してもよい。

次に、図１２に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクにして酸化シリコン膜２０をパターニングする。続いて、そのフォトレジスト膜を除去した後、酸化シリコン膜２０をマスクにしてＷＳｉ_x膜１９および多結晶Ｓｉ膜１８をドライエッチングする。これにより、領域１Ａ，１Ｂにおいては、それぞれＷＳｉ_x膜１９および多結晶Ｓｉ膜１８からなるゲート電極２９Ａ，２９Ｂを形成することができ、領域１Ｃにおいては、ＷＳｉ_x膜１９および多結晶Ｓｉ膜からなる制御ゲート電極２２を形成することができる。また、領域１Ｅ２，１Ｄ，１Ｆにおいて、層間容量膜１６は窒化シリコン膜１３を残してエッチングされる。

次に、図１３に示すように、領域１Ｃにおいて、酸化シリコン膜２０をマスクとして多結晶Ｓｉ膜１０をドライエッチングすることにより、浮遊ゲート電極２４を形成することができる。この時、領域１Ｃ以外の領域は、フォトレジスト膜にて覆われているので、エッチング雰囲気に曝されてしまうことを防ぐことができる。ここで、浮遊ゲート電極２４、層間容量膜１６および制御ゲート電極２２をまとめてゲート電極２５とする。続いて、酸化処理によりゲート電極２５，２９Ａ，２９Ｂの側面および上面に酸化シリコン膜３０を形成する。

次に、図１４に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとして、ゲート電極２５の片側のｐ型ウェル４にｎ型不純物（例えばＰ）をイオン注入法等により導入した後、熱処理を施す。

続いて、上記フォトレジスト膜を除去した後、新たに領域１Ａ，１Ｃ，１Ｅ２，１Ｄ上にフォトレジスト膜（図示は省略）を形成する。そして、そのフォトレジスト膜をマスクとして、ｎ型ウェル３にｐ型不純物（例えばＢＦ₂）をイオン注入法等により導入することにより、ｐ^-型半導体領域３１を形成する。

続いて、上記領域１Ａ，１Ｃ，１Ｅ２，１Ｄを覆うフォトレジスト膜を除去した後、新たに領域１Ｂ，１Ｆ上にフォトレジスト膜（図示は省略）を形成する。そして、そのフォトレジスト膜をマスクとして、ｐ型ウェル４にｎ型不純物（例えばＰ）をイオン注入法等により導入することにより、ｎ^-型半導体領域３２を形成する。その後、領域１Ｂ，１Ｆを覆うフォトレジスト膜を除去する。

次に、図１５に示すように、例えばＣＶＤ法にて、半導体基板１上に酸化シリコン膜を堆積する。続いて、その酸化シリコン膜をゲート電極２９Ａ，２９Ｂ，２５，１０Ｅ２，１０Ｄ，１０Ｆの側壁に残し、サイドウォールスペーサ３３を形成する。

続いて、領域１Ｂ，１Ｆ上およびゲート電極２９Ａ，２５，１０Ｅ２，１０Ｄ上にフォトレジスト膜（図示は省略）を形成する。この時、ゲート電極１０Ｄの片側のｎ^-型半導体領域３２の所定の範囲がそのフォトレジスト膜で覆われるようにする。そして、そのフォトレジスト膜をマスクとして、ｐ型ウェル４にｎ型不純物（例えばＰ）をイオン注入法等により導入する。

次に、上記フォトレジスト膜を除去した後、新たに領域１Ａ，１Ｃ，１Ｅ２，１Ｄ上およびゲート電極２９Ｂ，１０Ｆ上にフォトレジスト膜（図示は省略）を形成する。この時、ゲート電極１０Ｆの片側のｐ^-型半導体領域３１の所定の範囲がそのフォトレジスト膜で覆われるようにする。そして、そのフォトレジスト膜をマスクとして、ｎ型ウェル３にｐ型不純物（例えばＢＦ₂）をイオン注入法等により導入する。続いて、そのフォトレジスト膜を除去した後、半導体基板１に９００℃程度の熱処理を施すことにより、ｐ⁺型半導体領域３４およびｎ⁺型半導体領域３５，３５Ａを形成する。これにより、領域1Ａにおいては５Ｖ系ｎＭＩＳＱＡ、領域１Ｂにおいては５Ｖ系ｐＭＩＳＱＢ、領域１ＣにおいてはフラッシュメモリのメモリセルとなるＭＩＳＱＣ、領域１Ｅ２においては高耐圧系負荷用ｎＭＩＳＱＥ２、領域１Ｄにおいては高耐圧系片側オフセットｎＭＩＳＱＤおよび領域１Ｆにおいては高耐圧系片側オフセットｐＭＩＳＱＦを形成することができる。

次に、図１６に示すように、例えばＣＶＤ法により、半導体基板１上に膜厚１５０ｎｍ程度の酸化シリコン膜３６を堆積する。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしたドライエッチングにより、その酸化シリコン膜３６にｎ⁺型半導体領域３５Ａに達するコンタクトホール３８Ａを開口する。

次に、上記フォトレジスト膜を除去した後、例えばＣＶＤ法により半導体基板１上に非晶質Ｓｉ膜を堆積し、コンタクトホール３８Ａ内をその非晶質Ｓｉ膜で埋め込む。続いて、この非晶質Ｓｉ膜に熱処理を施すことにより多結晶Ｓｉ膜を形成する。その後、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしてドライエッチングによりその多結晶Ｓｉ膜をパターニングし、配線ＴＧを形成する。次いで、半導体基板１に熱処理を施すことにより、その配線ＴＧの表面に酸化シリコン膜３６Ａを形成する。

次に、図１７に示すように、例えばＣＶＤ法により半導体基板１上にＢＰＳＧ膜３７を堆積した後、Ｎ₂雰囲気中にて半導体基板１に対して約９００℃の熱処理を施すことにより、そのＢＰＳＧ膜３７の表面を平坦化する。

続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）を用いたドライエッチングにより、ＢＰＳＧ膜３７、酸化シリコン膜３６およびゲート絶縁膜８，１７をエッチングすることにより、コンタクトホール３８を穿孔する。

次に、上記コンタクトホール３８の穿孔に用いたフォトレジスト膜を除去した後、例えばスパッタリング法にて、上記コンタクトホール３８内およびＢＰＳＧ膜３７上に膜厚３０ｎｍ程度のＭｏＳｉ（モリブデンシリサイド）膜を堆積することにより、バリア導体膜を形成する。続いて、そのバリア導体膜上に、例えばスパッタリング法にてコンタクトホール３８を埋め込む金属膜を堆積する。この金属膜はＡｌ（アルミニウム）を主成分とし、Ｃｕ（銅）を含むものである。さらに続いて、その金属膜上にＭｏＳｉ膜を堆積することにより、反射防止膜を形成する。ここで、上記バリア導体膜は、上記金属膜中のＡｌがＢＰＳＧ膜３７および酸化シリコン膜３６中に拡散することを防ぐ機能を有する。また、上記反射防止膜は、後の工程で反射防止膜上にフォトレジスト膜を形成する際に、光が乱反射することを防ぐ機能を有する。

続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）を用いたドライエッチングにより、上記反射防止膜、金属膜およびバリア導体膜をパターニングすることにより配線３９を形成し、本実施の形態１のフラッシュメモリを製造する。

なお、本実施の形態１では、フラッシュメモリの製造における超純水を用いた洗浄工程に適用した場合について説明したが、例えばＵＦ装置を製造する半導体製造装置メーカにおいて、ＵＦ装置の出荷時に、本実施の形態１であるエリプソメータを用いて検査ウエハ表面の自然酸化膜の膜厚を測定し、超純水の評価を行うことにより、ＵＦ装置の出荷検査を行うこともできる。

このように、本実施の形態１によれば、イオン化アミンを含む超純水でＳｉが露出した検査ウエハを長時間洗浄した後、エリプソメータを用いて検査ウエハ表面の自然酸化膜の膜厚を測定することにより、超純水中に含まれるイオン化アミンを検知することができる。これにより、イオン化アミンの製品への影響を予測でき、製品の着工開始の判断手段とすることができる。

（実施の形態２）
本実施の形態２である検査ウエハを用いた製造ラインの雰囲気の変動または異常の検知方法を図１８および図１９を用いて説明する。図１８は、検査ウエハを放置したライン、放置方法、エリプソメータを用いて測定した検査ウエハ表面の自然酸化膜の膜厚の経時変化をまとめた評価結果である。図１９は、エリプソメータを用いて測定した検査ウエハ表面の自然酸化膜の膜厚と放置時間との関係を示すグラフ図である。

まず、２枚の検査ウエハを希フッ酸および超純水を用いて洗浄する。２枚の検査ウエハの洗浄装置および洗浄方法は同じであり、超純水による洗浄は、例えば１００分行う。２枚の検査ウエハをＰＰ（ポリプロピレン）ケース内のフッ素樹脂で表面加工された製治具に入れて、１枚の検査ウエハを１Ｆ（１階）ラインに放置し、他の１枚の検査ウエハを２Ｆ（２階）ラインに放置する。２枚の検査ウエハを所定時間放置した後、エリプソメータを用いてこれら検査ウエハ表面の自然酸化膜の膜厚を測定する。その結果をモニタし、１Ｆおよび２Ｆラインの雰囲気の変動等を監視する。

図１８，１９に示す結果からは、２Ｆラインに放置した検査ウエハ表面の自然酸化膜の膜厚は放置時間が経つに従って厚くなり、３６時間放置した時の膜厚は、１Ｆラインに放置した検査ウエハ表面の自然酸化膜の膜厚の約２倍になっている。このことから、１Ｆラインと２Ｆラインとの雰囲気が異なり、２Ｆラインの雰囲気が変動していることを検知することができる。

なお、本実施の形態２では、エリプソメータを用いて検査ウエハ表面の自然酸化膜の膜厚を測定することにより、製造ラインの雰囲気の変動または異常を検知する方法を説明したが、ケース、治具などの違いも検知することができる。

このように、本実施の形態２によれば、エリプソメータを用いて検査ウエハ表面の自然酸化膜の膜厚を測定することにより、製造ラインの雰囲気の変動または異常を検知することができる。これにより、製造ラインの雰囲気の変動または異常による製品の劣化を防ぐことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態では、製造した超純水をフラッシュメモリの製造工程中の半導体基板の洗浄工程に用いる場合について説明したが、フラッシュメモリ以外の半導体装置（例えばロジックＬＳＩ）の製造工程中の洗浄工程にも適用可能である。

本発明の検査方法は、半導体装置の製造工程に用いる超純水に含まれるイオン化アミンの検出および製造ラインにおける雰囲気の変動および異常を検知に適用することができる。

本発明の実施の形態１である半導体装置の製造方法を示す要部断面図である。 図１に続く半導体装置の製造工程中の要部断面図である。 図２に続く半導体装置の製造工程中の要部断面図である。 イオン化アミンが含まれない超純水を用いた洗浄工程後の検査ウエハの界面形状およびエリプソメータの円偏光状態を説明する模式図である。 イオン化アミンが含まれた超純水を用いた洗浄工程後の検査ウエハの界面形状およびエリプソメータの円偏光状態を説明する模式図である。 イオン化アミンが含まれた超純水またはイオン化アミンが含まれない超純水を用いて洗浄した場合のエリプソメータにて測定した検査ウエハ表面の自然酸化膜の膜厚と水洗時間との関係を示すグラフ図である。 図３に続く半導体装置の製造工程中の要部断面図である。 ゲート絶縁膜を形成する前の洗浄工程に用いた超純水のアミン強度とゲート絶縁膜のリーク電流との関係を示すグラフ図である。 エリプソメータを用いて測定された検査ウエハ表面の自然酸化膜の膜厚とゲート絶縁膜のリーク電流との関係を示すグラフ図である。 図７に続く半導体装置の製造工程中の要部断面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 検査ウエハを放置したライン、放置方法、検査ウエハ表面の自然酸化膜の膜厚の経時変化をまとめた評価結果である。 検査ウエハ表面の自然酸化膜の膜厚と放置時間との関係を示すグラフ図である。

符号の説明

１ 半導体基板
１Ａ〜１Ｆ 領域
２ 酸化シリコン膜
２Ａ 酸化シリコン膜
３ ｎ型ウェル
４ ｐ型ウェル
６ フィールド絶縁膜
７ ｐ型チャネルストッパ領域
８ ゲート絶縁膜
９ ゲート絶縁膜（トンネル酸化膜）
１０ 多結晶Ｓｉ膜
１０Ｄ ゲート電極
１０Ｅ２ ゲート電極
１０Ｆ ゲート電極
１１ 酸化シリコン膜
１３ 窒化シリコン膜
１４ 酸化シリコン膜
１５ 窒化シリコン膜
１６ 層間容量膜
１７ ゲート絶縁膜
１８ 多結晶Ｓｉ膜
１９ ＷＳｉ_x膜
２０ 酸化シリコン膜
２２ 制御ゲート電極
２４ 浮遊ゲート電極
２５ ゲート電極
２９Ａ ゲート電極
２９Ｂ ゲート電極
３０ 酸化シリコン膜
３１ ｐ^-型半導体領域
３２ ｎ^-型半導体領域
３３ サイドウォールスペーサ
３４ ｐ⁺型半導体領域
３５ ｎ⁺型半導体領域
３５Ａ ｎ⁺型半導体領域
３６ 酸化シリコン膜
３６Ａ 酸化シリコン膜
３７ ＢＰＳＧ膜
３８ コンタクトホール
３８Ａ コンタクトホール
３９ 配線
ＮｉＳＯ ｎ型アイソレーション領域
ＱＡ ５Ｖ系ｎＭＩＳ
ＱＢ ５Ｖ系ｐＭＩＳ
ＱＣ ＭＩＳ
ＧＤ 高耐圧系片側オフセットｎＭＩＳ
ＱＥ２ 高耐圧系負荷用ｎＭＩＳ
ＱＦ 高耐圧系片側オフセットｐＭＩＳ
ＳＷ 検査ウエハ
ＳＩ 自然酸化膜
ＴＧ 配線

Claims (5)

1. 半導体ウエハに対して純水を用いて洗浄を実行する工程の前に、
   （ａ）Ｓｉが露出した第１ウエハに対して前記純水を用いて洗浄を実行する工程と、
   （ｂ）前記第１ウエハの表面の自然酸化膜の膜厚をエリプソメータを用いて測定する工程と、
   （ｃ）前記自然酸化膜の膜厚から、前記半導体ウエハに対して洗浄を実行するか否かを判断する工程とを有することを特徴とする半導体装置の製造方法。
2. フラッシュメモリ部を形成する半導体ウエハに対して純水を用いて洗浄を実行する工程の前に、
   （ａ）Ｓｉが露出した第１ウエハに対して前記純水を用いて洗浄を実行する工程と、
   （ｂ）前記第１ウエハの表面の自然酸化膜の膜厚をエリプソメータを用いて測定する工程と、
   （ｃ）前記自然酸化膜の膜厚から、前記半導体ウエハに対して洗浄を実行するか否かを判断する工程とを有することを特徴とする半導体装置の製造方法。
3. 半導体ウエハに対して第１純水を用いて洗浄を実行する工程の前に、
   （ａ）Ｓｉが露出した第１ウエハに対して前記第１純水を用いて洗浄を実行する工程と、
   （ｂ）前記第１ウエハの表面の第１自然酸化膜の膜厚をエリプソメータを用いて測定する工程と、
   （ｃ）前記第１自然酸化膜の膜厚から、前記半導体ウエハに対して洗浄を実行するか否かを判断する工程とを有し、
   前記第１自然酸化膜の膜厚が約０.５ｎｍ以上の場合は、前記第１純水を製造するシステム内に設けられたＵＦ装置、ＲＯ膜またはイオン交換樹脂を交換し、その後前記システムにより第２純水を製造し、さらに、
   （ｄ）Ｓｉが露出した第２ウエハに対して前記第２純水を用いて洗浄を実行する工程と、
   （ｅ）前記第２ウエハの表面の第２自然酸化膜の膜厚をエリプソメータを用いて測定する工程と、
   （ｆ）前記第２自然酸化膜の膜厚から、前記半導体ウエハに対して洗浄を実行するか否かを判断する工程とを有することを特徴とする半導体装置の製造方法。
4. （ａ）Ｓｉが露出した第１ウエハに対して純水を用いて洗浄を実行する工程と、
   （ｂ）前記第１ウエハを所定時間放置し、前記第１ウエハの表面の自然酸化膜の膜厚をエリプソメータを用いて測定する工程とを有し、
   前記自然酸化膜の膜厚から、前記第１ウエハが置かれた雰囲気の変動または異常を検知することを特徴とする半導体装置の製造方法。
5. （ａ）Ｓｉが露出した第１ウエハに対して純水を用いて洗浄を実行する工程と、
   （ｂ）前記第１ウエハの表面の自然酸化膜の膜厚をエリプソメータを用いて測定する工程とを有し、
   前記自然酸化膜の膜厚の規格を満たすＵＦ装置が設置された純水製造システムを、半導体装置の製造工程に用いることを特徴とする半導体装置の製造方法。

Images