JP2005141740A - チャージ割り当てアウェアスケジューラ - Google Patents
チャージ割り当てアウェアスケジューラ Download PDFInfo
- Publication number
- JP2005141740A JP2005141740A JP2004313933A JP2004313933A JP2005141740A JP 2005141740 A JP2005141740 A JP 2005141740A JP 2004313933 A JP2004313933 A JP 2004313933A JP 2004313933 A JP2004313933 A JP 2004313933A JP 2005141740 A JP2005141740 A JP 2005141740A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- executable
- frequency
- data
- charge allocation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【解決手段】チャージ割り当てアウェアスケジューリングに関連するシステム、方法、媒体、及び他の実施形態が開示される。1つの例示的なシステムの実施形態は、プロセッサ(130)のチャージ割り当てステータス(120)を決定し、プロセッサ上で実行されるのを待機しているエグゼキュータブルの特性(プロパティ)を検査し、及び、プロセッサ(130)のチャージ割り当てステータス(120)とエグゼキュータブルの特性に基づいてプロセッサ(130)によって実行されるエグゼキュータブルを選択するように構成されたスケジューリングロジック(110)を備える。
【選択図】図1
Description
V=IR(ここで、Vは電圧、Iは電流、Rは抵抗)
P=VI(ここで、Pは電力)
P≒fV2(ここで、fは周波数)
Pd≒Cef*Vdd 2*f(ここで、Pdは動的な電力、Cefはスイッチ静電容量、Vddは供給電圧)
120 チャージ割り当てステータス
130 プロセッサ
150 データストア(プロセスキュー)
Claims (10)
- スケジューリングロジック(110)であって、
周波数増減可能プロセッサ(130)のチャージ割り当てステータス(120)を決定し、
前記プロセッサ(130)上での実行のためにスケジューリングされる1つ以上のエグゼキュータブルの1つ以上の選択されたプロパティを検査し、
前記プロセッサ(130)の前記チャージ割り当てステータス(120)および前記1つ以上の選択されたプロパティに少なくとも部分的に基づいて、前記プロセッサ(130)によって実行されるエグゼキュータブルを選択し、及び、
前記エグゼキュータブルの実行をスケジューリングさせる信号を生成するように構成されたスケジューリングロジック(110)、
を備える、システム。 - 前記チャージ割り当てステータス(120)を、前記プロセッサの動作周波数、前記プロセッサの動作周波数の履歴、前記プロセッサの動作周波数の変化量、および周波数シフト標識のうちの1つ以上のものを評価することによって決定することができる、請求項1に記載のシステム。
- 前記スケジューリングロジック(110)は、
前記プロセッサ(130)に関連したプロセッサデータ(225)を検査し、及び、
前記プロセッサデータ(225)と、前記プロセッサ(130)の前記チャージ割り当てステータス(120)と、1つ以上の前記選択されたプロパティとに少なくとも部分的に基づいて、前記プロセッサ(130)によって実行される前記エグゼキュータブルを選択するようにさらに構成される、請求項1に記載のシステム。 - 前記1つ以上の選択されたプロパティは、
エグゼキュータブルの識別情報、
エグゼキュータブルがプロセッサ周波数の減少に関連付けられているかどうか、
エグゼキュータブルがプロセッサ周波数の増加に関連付けられているかどうか、
エグゼキュータブルが安定したプロセッサ周波数に関連付けられているかどうか、及び、
1つまたは複数の電力属性
とのうちの1つ以上を記述することからなる、請求項1に記載のシステム。 - 1つ以上のエグゼキュータブルが前記プロセッサ(130)によって実行される順序に関連したスケジュールデータを記憶するように構成されたスケジュールデータストア(150)を備え、
前記スケジューリングロジック(110)は、
前記プロセッサの前記チャージ割り当てステータス(120)と、前記スケジュールデータと、前記1つ以上の選択されたプロパティとに少なくとも部分的に基づいて、前記1つ以上のエグゼキュータブルの実行順序を決定し、及び、
前記スケジュールデータストア(150)における前記スケジュールデータの選択的な配列を引き起こす1つ以上の信号を生成するようにさらに構成されることからなる、請求項1に記載のシステム。 - 前記スケジューリングロジック(110)は、前記プロセッサ(130)の前記チャージ割り当てステータス(120)の変化に応答して、前記スケジュールデータストアの前記スケジュールデータの並べ替えを選択的に引き起こすようにさらに構成される、請求項5に記載のシステム。
- テストプロセッサ(325)であって、
エグゼキュータブルを実行し、
該テストプロセッサ(325)と実行中の前記エグゼキュータブルとのうちの1つ以上のものの1つ以上のプロパティを監視し、及び、
該テストプロセッサ(325)上での実行に関連した1つ以上の属性に関して前記エグゼキュータブルを特徴付ける1つ以上の特徴付けデータを作成するように構成されたテストプロセッサ(325)
を備える、請求項5に記載のシステム。 - 方法(400)であって、
周波数増減可能プロセッサの動作周波数を決定するステップ(410)と、
プロセスに関連した電力データを検査するステップ(420)と、
前記プロセッサの前記動作周波数および前記電力データに少なくとも部分的に基づいて、前記プロセスを前記プロセッサによって処理されるように選択的にスケジューリングするステップ(430)、
とを含む方法。 - 前記周波数増減可能プロセッサに関連したプロセッサデータを検査するステップ(530)と、
前記プロセッサデータと、前記プロセッサの動作周波数と、前記電力データとに少なくとも部分的に基づいて、前記プロセスを処理するように選択的にスケジューリングするステップ(540)、
とを含む、請求項8に記載の方法。 - システム(700)であって、
1つ以上の周波数増減可能メインプロセッサ(735)と、
1つ以上の前記メインプロセッサ(735)に動作可能に接続されたメモリ(710)であって、1つ以上の前記メインプロセッサが該メモリにアクセス可能であることからなる、メモリと、
1つ以上の前記メインプロセッサに動作可能に接続されたチャージ割り当てアウェアスケジューリングロジック(715)
を備え、
前記チャージ割り当てアウェアスケジューリングロジックは、前記1つ以上のプロセッサのうちの1つ以上のもののチャージ割り当てステータスを決定するよう構成され、
前記チャージ割り当てアウェアスケジューリングロジックは、前記メモリ(710)に記憶された1つ以上のエグゼキュータブルに関連した電力属性を検査するよう構成され、ここで、前記エグゼキュータブルは、前記1つ以上のメインプロセッサのうちの1つ以上のものにおいて実行されるようスケジューリングされ、
前記チャージ割り当てアウェアスケジューリングロジックは、1つ以上の前記メインプロセッサの前記チャージ割り当てステータスおよび前記エグゼキュータブルに関連した前記電力属性に少なくとも部分的に基づいて、前記1つ以上のメインプロセッサのうちの1つ以上のものによって実行されるエグゼキュータブルを選択し、
前記チャージ割り当てアウェアスケジューリングロジックは、前記エグゼキュータブルの実行をスケジューリングさせる信号を生成するように構成されることからなる、システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/700,035 US20050097554A1 (en) | 2003-11-03 | 2003-11-03 | Charge rationing aware scheduler |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005141740A true JP2005141740A (ja) | 2005-06-02 |
Family
ID=34551100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004313933A Pending JP2005141740A (ja) | 2003-11-03 | 2004-10-28 | チャージ割り当てアウェアスケジューラ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050097554A1 (ja) |
JP (1) | JP2005141740A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013093052A (ja) * | 2013-02-04 | 2013-05-16 | Nec Infrontia Corp | コンピュータ装置、cpuクロック調整方法 |
JP2013239199A (ja) * | 2005-09-30 | 2013-11-28 | Synopsys Inc | マルチコアアーキテクチャにおけるスケジューリング |
JPWO2012120654A1 (ja) * | 2011-03-08 | 2014-07-07 | 富士通株式会社 | タスクスケジューリング方法およびマルチコアシステム |
JP2014521140A (ja) * | 2011-07-07 | 2014-08-25 | クアルコム,インコーポレイテッド | 主体的な負荷操作により熱負荷をあらかじめ回避するための方法およびシステム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050232034A1 (en) * | 2004-04-19 | 2005-10-20 | Tatung Co., Ltd. | Auxiliary device for operating M-DOC series flash memory and non-X86 system processor in synchronism |
US9063785B2 (en) * | 2004-11-03 | 2015-06-23 | Intel Corporation | Temperature-based thread scheduling |
US20060107262A1 (en) * | 2004-11-03 | 2006-05-18 | Intel Corporation | Power consumption-based thread scheduling |
US8756407B2 (en) * | 2008-09-30 | 2014-06-17 | International Business Machines Corporation | Configuration rule prototyping tool |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1157641C (zh) * | 1997-09-03 | 2004-07-14 | 松下电器产业株式会社 | 处理器 |
US6091255A (en) * | 1998-05-08 | 2000-07-18 | Advanced Micro Devices, Inc. | System and method for tasking processing modules based upon temperature |
US6622253B2 (en) * | 2001-08-02 | 2003-09-16 | Scientific-Atlanta, Inc. | Controlling processor clock rate based on thread priority |
-
2003
- 2003-11-03 US US10/700,035 patent/US20050097554A1/en not_active Abandoned
-
2004
- 2004-10-28 JP JP2004313933A patent/JP2005141740A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239199A (ja) * | 2005-09-30 | 2013-11-28 | Synopsys Inc | マルチコアアーキテクチャにおけるスケジューリング |
US9286262B2 (en) | 2005-09-30 | 2016-03-15 | Synopsys, Inc. | Scheduling in a multicore architecture |
US9442886B2 (en) | 2005-09-30 | 2016-09-13 | Synopsys, Inc. | Scheduling in a multicore architecture |
JPWO2012120654A1 (ja) * | 2011-03-08 | 2014-07-07 | 富士通株式会社 | タスクスケジューリング方法およびマルチコアシステム |
JP2014521140A (ja) * | 2011-07-07 | 2014-08-25 | クアルコム,インコーポレイテッド | 主体的な負荷操作により熱負荷をあらかじめ回避するための方法およびシステム |
JP2013093052A (ja) * | 2013-02-04 | 2013-05-16 | Nec Infrontia Corp | コンピュータ装置、cpuクロック調整方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050097554A1 (en) | 2005-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103605568B (zh) | 一种多线程管理方法及装置 | |
TWI569206B (zh) | 用於狀態機引擎之結果產生 | |
US10592210B2 (en) | Dynamic evaluation and adaption of hardware hash function | |
US9384053B2 (en) | Task allocation optimization system, task allocation optimization method, and non-transitory computer readable medium storing task allocation optimization program | |
US20160371067A1 (en) | Determination of branch convergence in a sequence of program instruction | |
CN104007954B (zh) | 处理器和用于处理器的控制方法 | |
US9690682B2 (en) | Program information generating system, method, and computer program product | |
JP6358042B2 (ja) | 情報処理システム、制御装置および情報処理システムの制御方法 | |
US20130132916A1 (en) | Behavioral synthesis method, behavioral synthesis program and behavioral synthesis apparatus | |
CN111104210A (zh) | 一种任务处理方法、装置及计算机系统 | |
JP2005141740A (ja) | チャージ割り当てアウェアスケジューラ | |
CN110209597A (zh) | 处理访问请求的方法、装置、设备和存储介质 | |
EP3274823A1 (en) | Category based execution scheduling | |
US7058912B2 (en) | Notifying status of execution of jobs used to characterize cells in an integrated circuit | |
TW201531942A (zh) | 用於資料處理裝置之可配置執行緒排序 | |
JP4870956B2 (ja) | 組み込み用プログラム生成方法、組み込み用プログラム開発システム、及び情報テーブル部 | |
EP3200083A1 (en) | Resource scheduling method and related apparatus | |
CN109992382A (zh) | 任务调度方法、装置及任务调度器 | |
US10956159B2 (en) | Method and processor for implementing an instruction including encoding a stopbit in the instruction to indicate whether the instruction is executable in parallel with a current instruction, and recording medium therefor | |
KR101981628B1 (ko) | 버스 통신 기반의 프레임 스케줄링 방법 및 그를 위한 장치 | |
CN113296788A (zh) | 指令调度方法、装置、设备、存储介质及程序产品 | |
JP6776914B2 (ja) | 並列化方法、並列化ツール | |
TWI756974B (zh) | 機器學習系統及其資源配置方法 | |
CN113900928B (zh) | 一种io负载自动化测试方法、装置 | |
US20230418667A1 (en) | Computing device for handling tasks in a multi-core processor, and method for operating computing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |