JP2005141260A - 駆動装置及び駆動回路及び画像表示装置 - Google Patents
駆動装置及び駆動回路及び画像表示装置 Download PDFInfo
- Publication number
- JP2005141260A JP2005141260A JP2005031034A JP2005031034A JP2005141260A JP 2005141260 A JP2005141260 A JP 2005141260A JP 2005031034 A JP2005031034 A JP 2005031034A JP 2005031034 A JP2005031034 A JP 2005031034A JP 2005141260 A JP2005141260 A JP 2005141260A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- row
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】 行配線と複数の列配線とにより形成されたマトリクスの交点に変調素子が配されたマトリクスパネルの駆動装置であって、前記行配線に行信号を供給するための行駆動回路と、前記複数の列配線に、階調情報に応じて変調された変調信号を供給するための列駆動回路と、を備え、前記行駆動回路の出力端子の電位情報を帰還させて前記行信号の電圧を補正するための第1の補正回路と、前記出力端子と前記マトリクスパネルとの間の接続部材の抵抗とそこに流れる電流による電圧降下を補正するための第2の補正回路と、を具備する。
【選択図】 図1
Description
行配線ドライバーは数Aの電流駆動能力を要求される。
行配線と複数の列配線とにより形成されたマトリクスの交点に変調素子が配されたマトリクスパネルの駆動装置であって、
前記行配線に行信号を供給するための行駆動回路と、
前記複数の列配線に、階調情報に応じて変調された変調信号を供給するための列駆動回路と、を備え、
前記行駆動回路の出力端子の電位情報を帰還させて前記行信号の電圧を補正するための第1の補正回路と、
前記出力端子と前記マトリクスパネルとの間の接続部材の抵抗とそこに流れる電流による電圧降下を補正するための第2の補正回路と、
を具備することを特徴とする。
前記駆動用出力端子側と基準電圧源側とに一対の主電極が接続された駆動用トランジスタと、前記駆動用トランジスタから出力される出力電圧を制御するための制御回路と、前記駆動用トランジスタに流れる電流を検出するための検出用トランジスタと、を備え、前記駆動用出力端子からの出力電圧を補正するための補正回路を具備し、
前記補正回路は、前記検出用トランジスタに流れる電流を検出して前記制御回路に帰還させる帰還ループを有することを特徴とする。
前記駆動用出力端子側と基準電圧源側とに一対の主電極が接続された駆動用トランジスタと、前記駆動用トランジスタから出力される出力電圧を制御するための制御回路と、前記駆動用トランジスタに流れる電流を検出するための検出用トランジスタと、を備え、前記駆動用出力端子からの出力電圧を補正するための補正回路を具備し、
前記補正回路は、前記駆動用出力端子の出力電圧を検出して前記制御回路に帰還させる第1の帰還ループと、前記検出用トランジスタに流れる電流を検出して前記制御回路に帰還させる第2の帰還ループとを有することを特徴とする。
前記マトリックスパネルを駆動する駆動手段と、
前記マトリクスパネルと前記駆動手段とを電気的に接続し、前記変調素子を駆動するための信号を供給するための接続部材と、
を具備する画像表示装置において、
前記駆動手段が、
前記信号を供給する駆動用出力端子側と基準電圧源側とに一対の主電極が接続された駆動用トランジスタと、前記駆動用トランジスタから出力される出力電圧を制御するための制御回路と、前記駆動用トランジスタに流れる電流を検出するための検出用トランジスタと、を備え、前記駆動用出力端子からの出力電圧を補正するための補正回路を具備し、
前記補正回路は、前記検出用トランジスタに流れる電流を検出して前記制御回路に帰還させる帰還ループを有することを特徴とする。
、より精度の高い補正が行える。
〜300オングストローム程度の金属よりなる上電極である。MIM型においては、上電極3023と下電極3021の間に適宜の電圧を印加することにより、上電極3023の表面より電子放出を起させる。
図7〜図22を参照して、本発明の第1の実施の形態に係る駆動装置及び駆動装置を備えた画像表示装置について説明する。
SWはオフにする(S405)。そして、入力された駆動データから259を引いた値を用いて、PWMデータを算出し(S406)、列配線ドライバーに対し出力する。
TPUTとV2の入力端子が接続され、TV1がHiになると出力端子OUTPUTとV1の入力端子が接続される。
る。
、パルスの時間方向への分配により抑制されていることがわかる。
また、更に別の実施の形態について以下に説明する。基本的な構成は第1の実施の形態と同様である。
以上の各実施の形態では、多出力の行選択ドライバーを共通の比較手段である1つの演算増幅器205でRon補正する例を述べた。本実施の形態は、図26のように各行配線駆動出力毎に演算増幅器503を設け、制御入力端子504に出力バッファの出力端子の電位情報を入力する。こうすれば、出力501が一定になるように直接FET502のゲート電圧を演算増幅器503で駆動することができ、出力に補正がかかる。
本実施の形態では、マトリクスパネルとしての冷陰極ディスプレイの列配線駆動に新Vn駆動を用い、行選択ドライバーの出力トランジスタのオン抵抗によって起こる行選択電圧の電圧降下を、フィードフォワード制御により行選択ドライバーの電源電圧を制御することにより補正する例を示す。
コンバータ602へ出力する。このとき出力端子207の先の引き出し配線による電圧降下がある場合は、その分の抵抗も電圧降下演算器で演算することにより、引き出し配線での電圧降下の影響も補正できる。
図28に、本発明の第5の実施の形態を示す。上記第1の実施の形態では、主としてオン抵抗による電圧降下分の補正を行う構成を示したが、本実施の形態では、他の配線抵抗成分による電圧降下に対しても補正ができる。
ルミ配線等は低抵抗である必要が無く、したがってチップ上のサイズは小さくて良い。
図29に、本発明の第6の実施の形態を示す。
本実施形態の骨子は、行配線と複数の列配線とにより形成されたマトリクスの交点に変調素子が配されたマトリクスパネルの駆動装置であって、前記行配線に行信号を供給するための行駆動回路(図30)と、前記複数の列配線に、階調情報に応じて変調された変調
信号を供給するための列駆動回路と、を備え、前記行駆動回路の出力端子207の電位情報を帰還させて前記行信号の電圧を補正するための第1の補正回路(206,205,214,203)と、前記出力端子と前記マトリクスパネルとの間の接続部材の抵抗とそこに流れる電流による電圧降下を補正するための第2の補正回路(216,215,205,214,203と、を具備することを特徴とする。ここで、前記第2の補正回路としては、前記接続部材に流れる電流を検出して、前記接続部材の抵抗値に応じて予め設定された抵抗値を有する調整用素子218を用いて検出された電流を基に電圧に変換し、それを基に前記行信号の電圧を補正するとよい。
上述した、補正回路を含む駆動回路の主要部を図33に示す。本実施の形態は、発光素子又は電子放出素子に接続部材を介して接続される駆動用出力端子を有する駆動回路において、前記駆動用出力端子側と基準電圧源側とに一対の主電極が接続された駆動用トランジスタと、前記駆動用トランジスタ(電源制御用トランジスタ)から出力される出力電圧を制御するための制御回路としての演算増幅器と、前記駆動用トランジスタに流れる電流を検出するための検出用トランジスタ(レファレンス電圧制御トランジスタ)と、を備え、前記駆動用出力端子からの出力電圧を補正するための補正回路を具備し、前記補正回路は、前記検出用トランジスタに流れる電流を検出して前記制御回路としての演算増幅器に帰還させる帰還ループを有する。
ランジスタ214から出力される出力電圧を制御するための制御回路としての演算増幅器205と、前記駆動用トランジスタ214に流れる電流を検出するための検出用トランジスタ215と、を有し、前記駆動用出力端子207の出力電圧を検出して前記演算増幅器205に帰還させる第1の帰還ループ802と、前記検出用トランジスタ215に流れる電流を検出して前記演算増幅器205に帰還させる第2の帰還ループ803と、を備え、前記駆動用出力端子207からの出力電圧を補正するための補正回路を具備している。
設定する。
本実施の形態は、行配線と複数の列配線とにより形成されたマトリクスの交点に変調素子が配されたマトリクスパネルの駆動装置であって、前記行配線に行信号を供給するための行駆動回路と、前記複数の列配線に、階調情報に応じて変調された変調信号を供給するための列駆動回路と、を備え、前記行駆動回路の出力端子の電位情報を帰還させて前記行信号の電圧を補正するための第1の補正回路と、前記出力端子と前記マトリクスパネルとの間の接続部材の抵抗とそこに流れる電流による電圧降下を補正するための第2の補正回
路として、前記階調情報に応じて、前記行信号を補正するためのフィードフォワード回路を備えていることを特徴とする。
2 列配線
3 行配線
4、5 配線抵抗
101 マルチ電子源
102 変調回路(列配線ドライバー)
103 走査回路(行配線ドライバー)
104 タイミング発生回路
105 データ変換回路
106 マルチ電源回路
107 シフトレジスタ
108 PWM回路
109 出力段回路
110 ラッチ
111 V1スタート回路
112 V2スタート回路
113 V3スタート回路
114 V4スタート回路
115 V1エンド回路
116 V2エンド回路
117 V3エンド回路
118 V4エンド回路
119 V1PWM発生回路
120 V2PWM発生回路
121 V3PWM発生回路
122 V4PWM発生回路
201 シフトレジスタ
202 出力電圧補正回路
203 出力バッファ
204 オン抵抗(Ron)
205 制御回路(演算増幅器)
206 マルチプレクサ
207 出力端子
210 マルチプレクサの入力端子
211 PチェンネルFET
212 マルチプレクサの出力端子
213 NチェンネルFET
214 電源制御用FET
215 レファレンス電圧制御トランジスタ
216 電流制限抵抗
217 出力電流検出抵抗
218 レファレンス電圧制限抵抗
220 入力端子
221 プリバッファのPチェンネルFET
222 最終バッファのPチェンネルFET
223 プリバッファのNチェンネルFET
224 レファレンス入力
225 演算増幅器
226 最終バッファのNチェンネルFET
227 電源電圧制御用PチェンネルFET
228 出力端子
230 行選択信号入力子
231 PNPトランジスタ
232 NPNトランジスタ
233 入力端子
234 PNPトランジスタ
235 出力端子
240 低階調の場合の変調信号波形
241 中階調の場合の変調信号波形
242 中階調の場合の変調信号波形
243 高階調の場合の変調信号波形
300 フィードバックオン/オフスイッチ
500 PチャンネルFET
501 行選択信号出力端子
502 NチャンネルFET
503 演算増幅器
504 NチャンネルFET
505 行選択信号入力端子
600 電流変換器
601 加算器
602 D/Aコンバータ
603 電圧降下演算器
700 シフトレジスタ
701 信号線
703 ボンディングパッド
704 出力バッファ
705 検出用ボンディングパッド
706 スイッチ
707 演算増幅器
708 ボンディングワイヤ
709 リード
710 出力電圧補正回路
711 ボンディングワイヤ
712 リード
713 フレキシブル配線
714 行配線
715 リード
716 ボンディングパッド
717 ボンディングパッド
800 変調素子
801 接続部材
802 第一の帰還ループ
803 第二の帰還ループ
804 基準電圧源
3001 基板
3004 導電性薄膜
3005 電子放出部
3010 基板
3011 エミッタ配線
3012 エミッタコーン
3013 絶縁層
3014 ゲート電極
3020 基板
3021 下電極
3022 絶縁層
3023 上電極
Claims (5)
- 行配線と複数の列配線とにより形成されたマトリクスの交点に変調素子が配されたマトリクスパネルの駆動装置であって、
前記行配線に行信号を供給するための行駆動回路と、
前記複数の列配線に、階調情報に応じて変調された変調信号を供給するための列駆動回路と、を備え、
前記行駆動回路の出力端子の電位情報を帰還させて前記行信号の電圧を補正するための第1の補正回路と、
前記出力端子と前記マトリクスパネルとの間の接続部材の抵抗とそこに流れる電流による電圧降下を補正するための第2の補正回路と、
を具備することを特徴とする駆動装置。 - 発光素子又は電子放出素子に接続部材を介して接続される駆動用出力端子を有する駆動回路において、
前記駆動用出力端子側と基準電圧源側とに一対の主電極が接続された駆動用トランジスタと、前記駆動用トランジスタから出力される出力電圧を制御するための制御回路と、前記駆動用トランジスタに流れる電流を検出するための検出用トランジスタと、を備え、前記駆動用出力端子からの出力電圧を補正するための補正回路を具備し、
前記補正回路は、前記検出用トランジスタに流れる電流を検出して前記制御回路に帰還させる帰還ループを有することを特徴とする駆動回路。 - 発光素子又は電子放出素子に接続部材を介して接続される駆動用出力端子を有する駆動回路において、
前記駆動用出力端子側と基準電圧源側とに一対の主電極が接続された駆動用トランジスタと、前記駆動用トランジスタから出力される出力電圧を制御するための制御回路と、前記駆動用トランジスタに流れる電流を検出するための検出用トランジスタと、を備え、前記駆動用出力端子からの出力電圧を補正するための補正回路を具備し、
前記補正回路は、前記駆動用出力端子の出力電圧を検出して前記制御回路に帰還させる第1の帰還ループと、前記検出用トランジスタに流れる電流を検出して前記制御回路に帰還させる第2の帰還ループとを有することを特徴とする駆動回路。 - 複数の行配線及び複数の列配線と、前記複数の行配線と前記複数の列配線とにより形成されたマトリクスの交点にそれぞれ配された複数の変調素子と、を有するマトリックスパネルと、
前記マトリックスパネルを駆動する駆動手段と、
前記マトリクスパネルと前記駆動手段とを電気的に接続し、前記変調素子を駆動するための信号を供給するための接続部材と、
を具備する画像表示装置において、
前記駆動手段が、
前記信号を供給する駆動用出力端子側と基準電圧源側とに一対の主電極が接続された駆動用トランジスタと、前記駆動用トランジスタから出力される出力電圧を制御するための制御回路と、前記駆動用トランジスタに流れる電流を検出するための検出用トランジスタと、を備え、前記駆動用出力端子からの出力電圧を補正するための補正回路を具備し、
前記補正回路は、前記検出用トランジスタに流れる電流を検出して前記制御回路に帰還させる帰還ループを有することを特徴とする画像表示装置。 - 前記接続部材の抵抗値に応じて予め設定された抵抗値を有する調整用素子を用いて、検出された前記検出用トランジスタに流れる電流を電圧に変換し、それを基に出力電圧を補正することを特徴とする請求項4に記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005031034A JP3796510B2 (ja) | 2002-06-26 | 2005-02-07 | 駆動装置及び駆動回路及び画像表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002185741 | 2002-06-26 | ||
JP2005031034A JP3796510B2 (ja) | 2002-06-26 | 2005-02-07 | 駆動装置及び駆動回路及び画像表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003012944A Division JP3715967B2 (ja) | 2002-06-26 | 2003-01-22 | 駆動装置及び駆動回路及び画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005141260A true JP2005141260A (ja) | 2005-06-02 |
JP3796510B2 JP3796510B2 (ja) | 2006-07-12 |
Family
ID=34702728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005031034A Expired - Fee Related JP3796510B2 (ja) | 2002-06-26 | 2005-02-07 | 駆動装置及び駆動回路及び画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3796510B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007003931A (ja) * | 2005-06-24 | 2007-01-11 | Sharp Corp | 駆動回路 |
JP2007072319A (ja) * | 2005-09-08 | 2007-03-22 | Hitachi Displays Ltd | 表示装置 |
JP2009163255A (ja) * | 2009-03-03 | 2009-07-23 | Casio Comput Co Ltd | 表示装置の駆動方法 |
CN112201190A (zh) * | 2020-10-09 | 2021-01-08 | Oppo(重庆)智能科技有限公司 | 控制方法、处理器、直流电压元件、显示屏和电子设备 |
-
2005
- 2005-02-07 JP JP2005031034A patent/JP3796510B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007003931A (ja) * | 2005-06-24 | 2007-01-11 | Sharp Corp | 駆動回路 |
JP4494298B2 (ja) * | 2005-06-24 | 2010-06-30 | シャープ株式会社 | 駆動回路 |
US8077189B2 (en) | 2005-06-24 | 2011-12-13 | Sharp Kabushiki Kaisha | Drive circuit |
JP2007072319A (ja) * | 2005-09-08 | 2007-03-22 | Hitachi Displays Ltd | 表示装置 |
JP2009163255A (ja) * | 2009-03-03 | 2009-07-23 | Casio Comput Co Ltd | 表示装置の駆動方法 |
CN112201190A (zh) * | 2020-10-09 | 2021-01-08 | Oppo(重庆)智能科技有限公司 | 控制方法、处理器、直流电压元件、显示屏和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP3796510B2 (ja) | 2006-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3715967B2 (ja) | 駆動装置及び駆動回路及び画像表示装置 | |
US7746338B2 (en) | Scanning circuit and image display device | |
US7283131B2 (en) | Image display apparatus | |
JP5261900B2 (ja) | 画素回路 | |
US9626914B2 (en) | Display device and output buffer circuit for driving the same | |
US20100328365A1 (en) | Semiconductor device | |
KR20090093859A (ko) | 표시패널의 구동회로 및 표시장치 | |
JP5752113B2 (ja) | 表示装置及びその駆動方法 | |
WO2015132834A1 (ja) | 有機el表示装置 | |
JP3796510B2 (ja) | 駆動装置及び駆動回路及び画像表示装置 | |
US10971082B2 (en) | Data driver and organic light emitting display device including the same | |
US6946799B2 (en) | Drive circuit | |
JP6035473B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
CN114792511A (zh) | 像素驱动电路、驱动控制方法和显示面板 | |
JP4817915B2 (ja) | 画像表示装置及びその駆動方法 | |
US20110234552A1 (en) | Image display apparatus | |
US20090195528A1 (en) | Drive circuit of display panel and display apparatus | |
JP2007108774A (ja) | 有機薄膜el表示装置及びその駆動方法 | |
JP2009159624A (ja) | 駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |