JP2005136201A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2005136201A
JP2005136201A JP2003370799A JP2003370799A JP2005136201A JP 2005136201 A JP2005136201 A JP 2005136201A JP 2003370799 A JP2003370799 A JP 2003370799A JP 2003370799 A JP2003370799 A JP 2003370799A JP 2005136201 A JP2005136201 A JP 2005136201A
Authority
JP
Japan
Prior art keywords
fuse
film
oxide film
pad electrode
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003370799A
Other languages
Japanese (ja)
Other versions
JP4599826B2 (en
Inventor
Kiyotaka Kobayashi
清高 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003370799A priority Critical patent/JP4599826B2/en
Publication of JP2005136201A publication Critical patent/JP2005136201A/en
Application granted granted Critical
Publication of JP4599826B2 publication Critical patent/JP4599826B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form an oxide film-covered fuse in the topmost wiring layer with corrosion reduced of the fuse. <P>SOLUTION: An opening 5 is formed in an oxide film 3 and a nitride film 4 successively formed on a pad electrode 2b for the exposure of the surface of the pad electrode 2b. An opening 6 is formed in the nitride film 4 just above a fuse 2a for the exposure of the surface of the oxide film 3 just above the fuse 2a, and then a flat surface 7 is formed on the oxide film 3 just above the fuse 2a. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、ヒューズの腐食防止方法に適用して好適なものである。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and is particularly suitable when applied to a method for preventing corrosion of a fuse.

従来の半導体装置では、ＳＲＡＭなどのメモリセルを救済するためのヒューズ機能として最上層配線層を用いて形成する方法がある。その場合、救済時のレーザーによるヒューズカットを容易に行えるように、ヒューズ上に形成されたパッシベーション膜であるシリコン窒化膜を除去し、ヒューズ上をシリコン酸化膜のみで構成する方法がある。
また、例えば、特許文献１には、ヒューズの切断不良を低減するために、ヒューズ上に形成されたシリコン窒化膜に溶断用窓を設ける方法が開示されている。
特開２００３−６８８５６号公報 In a conventional semiconductor device, there is a method in which the uppermost wiring layer is formed as a fuse function for relieving a memory cell such as an SRAM. In that case, there is a method in which the silicon nitride film, which is a passivation film formed on the fuse, is removed, and the fuse is composed of only a silicon oxide film so that the fuse can be easily cut by a laser during relief.
For example, Patent Document 1 discloses a method of providing a fusing window in a silicon nitride film formed on a fuse in order to reduce defective cutting of the fuse.
JP 2003-68856 A

しかしながら、従来の半導体装置では、最上層配線層をヒューズ機能として用いると、もう１つのパッシベーション膜である高密度プラズマＣＶＤにて形成されたヒューズ上のシリコン酸化膜が凸状になりその凸部にパッケージからの応力が集中し、ヒューズが腐食するという問題があった。
そこで、本発明の目的は、酸化膜で覆われたヒューズの腐食を低減させることを可能としつつ、ヒューズを最上層配線層に形成することが可能な半導体装置および半導体装置の製造方法を提供することである。 However, in the conventional semiconductor device, when the uppermost wiring layer is used as a fuse function, the silicon oxide film on the fuse formed by high density plasma CVD, which is another passivation film, becomes convex, and the convex portion There was a problem that stress from the package was concentrated and the fuse was corroded.
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device and a semiconductor device manufacturing method capable of forming the fuse in the uppermost wiring layer while enabling the corrosion of the fuse covered with the oxide film to be reduced. That is.

上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、絶縁層上に形成されたパッド電極と、前記パッド電極と同一層上に形成されたヒューズと、前記パッド電極および前記ヒューズを覆う酸化膜と、前記酸化膜上に形成された窒化膜と、前記酸化膜および前記窒化膜に形成され、前記パッド電極の表面を露出させる第１開口部と、前記窒化膜に形成され、前記ヒューズ上の酸化膜を露出させる第２開口部と、前記ヒューズ上の酸化膜に形成された平坦面とを備えることを特徴とする。   In order to solve the above-described problem, according to a semiconductor device of one embodiment of the present invention, a pad electrode formed over an insulating layer, a fuse formed over the same layer as the pad electrode, and the pad electrode And an oxide film covering the fuse, a nitride film formed on the oxide film, a first opening formed in the oxide film and the nitride film and exposing a surface of the pad electrode, and the nitride film And a second opening for exposing the oxide film on the fuse and a flat surface formed on the oxide film on the fuse.

これにより、ヒューズ上のシリコン酸化膜に形成される凸部を除去することができ、パッケージからの応力がヒューズ上のシリコン酸化膜に集中することを防止することができる。このため、レーザーによるヒューズカットを容易とするために、最上層配線層に形成されたヒューズ上の窒化膜を除去した場合においても、ヒューズの腐食を抑制することが可能となる。   Thereby, the convex part formed in the silicon oxide film on the fuse can be removed, and the stress from the package can be prevented from concentrating on the silicon oxide film on the fuse. For this reason, in order to facilitate the fuse cutting by the laser, the corrosion of the fuse can be suppressed even when the nitride film on the fuse formed in the uppermost wiring layer is removed.

また、本発明の一態様に係る半導体装置によれば、絶縁層上に形成されたパッド電極と、前記パッド電極と同一層上に形成されたヒューズと、前記パッド電極および前記ヒューズを覆う酸化膜と、前記酸化膜の表面を平坦化する平坦化膜と、前記平坦化膜上に形成された窒化膜と、前記酸化膜、前記平坦化膜および前記窒化膜に形成され、前記パッド電極の表面を露出させる第１開口部と、前記窒化膜に形成され、前記ヒューズ上の平坦化膜を露出させる第２開口部とを備えることを特徴とする。   According to the semiconductor device of one embodiment of the present invention, the pad electrode formed on the insulating layer, the fuse formed on the same layer as the pad electrode, and the oxide film covering the pad electrode and the fuse A planarization film for planarizing the surface of the oxide film; a nitride film formed on the planarization film; and a surface of the pad electrode formed on the oxide film, the planarization film, and the nitride film. And a second opening that is formed in the nitride film and exposes the planarization film on the fuse.

これにより、ヒューズ上のシリコン酸化膜に凸部が形成されることを防止することができ、パッケージからの応力がヒューズ上のシリコン酸化膜に集中することを防止することができる。このため、レーザーによるヒューズカットを容易とするために、最上層配線層に形成されたヒューズ上の窒化膜を除去した場合においても、ヒューズの腐食を抑制することが可能となる。   Thereby, it is possible to prevent the convex portion from being formed in the silicon oxide film on the fuse, and it is possible to prevent the stress from the package from being concentrated on the silicon oxide film on the fuse. For this reason, in order to facilitate the fuse cutting by the laser, the corrosion of the fuse can be suppressed even when the nitride film on the fuse formed in the uppermost wiring layer is removed.

また、本発明の一態様に係る半導体装置の製造方法によれば、パッド電極およびヒューズを絶縁層上に形成する工程と、前記パッド電極および前記ヒューズ上に酸化膜を形成する工程と、前記酸化膜上に窒化膜を形成する工程と、前記パッド電極の表面を露出させる第１開口部を前記酸化膜および前記窒化膜に形成する工程と、前記ヒューズ上の酸化膜を露出させる第２開口部を前記窒化膜に形成する工程と、前記ヒューズ上の酸化膜を平坦化する工程とを備えることを特徴とする。   According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the step of forming the pad electrode and the fuse on the insulating layer, the step of forming the oxide film on the pad electrode and the fuse, and the oxidation Forming a nitride film on the film; forming a first opening in the oxide film and the nitride film to expose a surface of the pad electrode; and a second opening exposing the oxide film on the fuse. Forming a nitride film on the fuse, and planarizing an oxide film on the fuse.

これにより、ヒューズ上に形成されるシリコン酸化膜の凸部を除去することができ、最上層配線層に形成されたヒューズ上の窒化膜を除去した場合においても、ヒューズの腐食を抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、パッド電極およびヒューズを絶縁層上に形成する工程と、前記パッド電極および前記ヒューズ上に酸化膜を形成する工程と、前記酸化膜上に平坦化膜を形成する工程と、前記平坦化膜が形成された前記酸化膜の表面を平坦化する工程と、前記平坦化された酸化膜上に窒化膜を形成する工程と、前記パッド電極の表面を露出させる開口部を前記酸化膜、前記平坦化膜および前記窒化膜に形成する工程と、前記ヒューズ上の前記窒化膜を除去する工程とを備えることを特徴とする。 As a result, the protrusion of the silicon oxide film formed on the fuse can be removed, and even when the nitride film on the fuse formed on the uppermost wiring layer is removed, the corrosion of the fuse can be suppressed. It becomes possible.
According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the step of forming the pad electrode and the fuse on the insulating layer, the step of forming the oxide film on the pad electrode and the fuse, and the oxidation Forming a planarizing film on the film; planarizing a surface of the oxide film on which the planarizing film is formed; forming a nitride film on the planarized oxide film; The method includes a step of forming an opening exposing the surface of the pad electrode in the oxide film, the planarization film, and the nitride film, and a step of removing the nitride film on the fuse.

これにより、ヒューズ上に形成されるシリコン酸化膜の凸部が形成されることを防止することができ、最上層配線層に形成されたヒューズ上の窒化膜を除去した場合においても、ヒューズの腐食を抑制することが可能となる。   As a result, it is possible to prevent the protrusions of the silicon oxide film formed on the fuse from being formed, and even when the nitride film on the fuse formed on the uppermost wiring layer is removed, the corrosion of the fuse Can be suppressed.

以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、絶縁層１上には、パッド電極２ｂおよびヒューズ２ａが形成されている。なお、パッド電極２ｂおよびヒューズ２ａは、ＳＲＡＭなどのメモリセルを備える半導体チップの最上層配線層に形成することができる。また、パッド電極２ｂおよびヒューズ２ａの膜厚は、例えば、５０００Å程度とすることができる。 Hereinafter, a semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
In FIG. 1A, a pad electrode 2b and a fuse 2a are formed on an insulating layer 1. The pad electrode 2b and the fuse 2a can be formed in the uppermost wiring layer of a semiconductor chip including a memory cell such as an SRAM. The film thickness of the pad electrode 2b and the fuse 2a can be set to, for example, about 5000 mm.

そして、高密度プラズマＣＶＤにより、パッド電極２ｂおよびヒューズ２ａ間の隙間が埋め込まれるように、パッド電極２ｂおよびヒューズ２ａ上に酸化膜３を形成する。なお、酸化膜３の膜厚は、例えば、９０００〜１００００Å程度とすることができる。
ここで、高密度プラズマＣＶＤを用いて酸化膜３を形成することにより、ギャップフィル特性を向上させることが可能となり、パッド電極２ｂおよびヒューズ２ａのアスペクト比が高く、配線間スペーズが狭い場合においても、パッド電極２ｂおよびヒューズ２ａ間の隙間を効率よく精度よく埋め込むことができる。 Then, oxide film 3 is formed on pad electrode 2b and fuse 2a by high-density plasma CVD so that the gap between pad electrode 2b and fuse 2a is buried. The film thickness of the oxide film 3 can be set to, for example, about 9000 to 10000 mm.
Here, by forming the oxide film 3 using high-density plasma CVD, it becomes possible to improve the gap fill characteristics, and even when the pad electrode 2b and the fuse 2a have a high aspect ratio and the inter-wiring spacing is narrow. The gap between the pad electrode 2b and the fuse 2a can be embedded efficiently and accurately.

そして、例えば、プラズマＣＶＤにより、酸化膜３上に窒化膜４を形成する。なお、窒化膜４の膜厚は、例えば、６０００Å程度とすることができる。
次に、図１（ｂ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、パッド電極２ｂ上の酸化膜３および窒化膜４に開口部５を形成し、パッド電極２ｂに表面を露出させる。また、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、ヒューズ２ａ上の窒化膜４に開口部６を形成し、ヒューズ２ａ上の酸化膜３を露出させる。 Then, for example, the nitride film 4 is formed on the oxide film 3 by plasma CVD. The film thickness of the nitride film 4 can be about 6000 mm, for example.
Next, as shown in FIG. 1B, an opening 5 is formed in the oxide film 3 and the nitride film 4 on the pad electrode 2b by using a photolithography technique and a dry etching technique, and a surface is formed on the pad electrode 2b. To expose. Further, by using a photolithography technique and a dry etching technique, an opening 6 is formed in the nitride film 4 on the fuse 2a, and the oxide film 3 on the fuse 2a is exposed.

次に、図１（ｃ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、ヒューズ２ａ上の酸化膜３を薄膜化し、ヒューズ２ａ上の酸化膜３に平坦面７を形成する。なお、ヒューズ２ａ上の酸化膜３の膜厚は、例えば、３０００Å〜４０００Å程度とすることができる。
これにより、ヒューズ２ａ上の酸化膜３に形成される凸部を除去することができ、パッケージからの応力がヒューズ２ａ上の酸化膜３に集中することを防止することができる。このため、ヒューズ２ａのレーザカットを容易とするために、最上層配線層に形成されたヒューズ２ａ上の窒化膜４を除去した場合においても、ヒューズ２ａの腐食を抑制することが可能となる。 Next, as shown in FIG. 1C, the oxide film 3 on the fuse 2a is thinned by using a photolithography technique and a dry etching technique, and a flat surface 7 is formed on the oxide film 3 on the fuse 2a. . The film thickness of the oxide film 3 on the fuse 2a can be, for example, about 3000 to 4000 mm.
Thereby, the convex part formed in the oxide film 3 on the fuse 2a can be removed, and the stress from the package can be prevented from concentrating on the oxide film 3 on the fuse 2a. Therefore, corrosion of the fuse 2a can be suppressed even when the nitride film 4 on the fuse 2a formed in the uppermost wiring layer is removed to facilitate laser cutting of the fuse 2a.

また、ヒューズ２ａ上の酸化膜３の膜厚を２０００Å〜４０００Å程度とすることにより、ヒューズ２ａのレーザカットを可能としつつ、ヒューズ２ａの腐食を抑制することが可能となる。
図２は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）において、絶縁層１１上には、パッド電極１２ｂおよびヒューズ１２ａが形成されている。なお、パッド電極１２ｂおよびヒューズ１２ａは、ＳＲＡＭなどのメモリセルを備える半導体チップの最上層配線層に形成することができる。なお、パッド電極１２ｂおよびヒューズ１２ａの膜厚は、例えば、５０００Å程度とすることができる。 Further, by setting the film thickness of the oxide film 3 on the fuse 2a to about 2000 to 4000 mm, it is possible to suppress the corrosion of the fuse 2a while enabling the laser cutting of the fuse 2a.
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
In FIG. 2A, a pad electrode 12 b and a fuse 12 a are formed on the insulating layer 11. The pad electrode 12b and the fuse 12a can be formed in the uppermost wiring layer of a semiconductor chip including a memory cell such as an SRAM. The film thickness of the pad electrode 12b and the fuse 12a can be, for example, about 5000 mm.

そして、高密度プラズマＣＶＤにより、パッド電極１２ｂおよびヒューズ１２ａ間の隙間が埋め込まれるように、パッド電極１２ｂおよびヒューズ１２ａ上に酸化膜１３ａを形成する。なお、酸化膜１３ａの膜厚は、例えば、７０００Å程度とすることができる。
そして、例えば、ＴＥＯＳを用いたプラズマＣＶＤにより、酸化膜１３ａ上に平坦化膜１３ｂを形成する。なお、平坦化膜１３ｂ膜厚は、例えば、３０００Åとすることができる。 Then, an oxide film 13a is formed on the pad electrode 12b and the fuse 12a by high-density plasma CVD so that the gap between the pad electrode 12b and the fuse 12a is buried. The film thickness of the oxide film 13a can be set to about 7000 mm, for example.
Then, for example, the planarizing film 13b is formed on the oxide film 13a by plasma CVD using TEOS. The film thickness of the planarizing film 13b can be set to 3000 mm, for example.

次に、図２（ｂ）に示すように、平坦化膜１３ｂおよび酸化膜１３ａの表面を研磨することにより、酸化膜１３ａの表面を平坦化する。なお、平坦化膜１３ｂおよび酸化膜１３ａの表面を研磨する方法としては、例えば、ＣＭＰ（化学的機械的研磨）を用いることができる。
次に、図２（ｃ）に示すように、例えば、プラズマＣＶＤにより、平坦化された酸化膜１３ａ上に窒化膜１４を形成する。なお、窒化膜１４の膜厚は、例えば、６０００Å程度とすることができる。 Next, as shown in FIG. 2B, the surfaces of the planarizing film 13b and the oxide film 13a are polished to planarize the surface of the oxide film 13a. As a method for polishing the surfaces of the planarizing film 13b and the oxide film 13a, for example, CMP (chemical mechanical polishing) can be used.
Next, as shown in FIG. 2C, a nitride film 14 is formed on the planarized oxide film 13a by, for example, plasma CVD. The film thickness of the nitride film 14 can be set to about 6000 mm, for example.

次に、図２（ｄ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、パッド電極１２ｂ上の酸化膜１３ａ、平坦化膜１３ｂおよび窒化膜１４に開口部１５を形成し、パッド電極１２ｂに表面を露出させる。また、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、ヒューズ１２ａ上の窒化膜１４に開口部１６を形成し、ヒューズ１２ａ上の酸化膜１３ａを露出させる。なお、ヒューズ２ａ上の酸化膜１３ａおよび平坦化膜１３ｂの合計の膜厚は、例えば、３０００Å〜４０００Å程度とすることができる。   Next, as shown in FIG. 2D, an opening 15 is formed in the oxide film 13a, the planarizing film 13b, and the nitride film 14 on the pad electrode 12b by using a photolithography technique and a dry etching technique. The surface is exposed to the pad electrode 12b. Further, by using a photolithography technique and a dry etching technique, an opening 16 is formed in the nitride film 14 on the fuse 12a, and the oxide film 13a on the fuse 12a is exposed. Note that the total film thickness of the oxide film 13a and the planarizing film 13b on the fuse 2a can be, for example, about 3000 to 4000 mm.

これにより、ヒューズ１２ａ上の酸化膜１３ａに凸部が形成されることを防止することができ、パッケージからの応力がヒューズ１２ａ上の酸化膜１３ａに集中することを防止することができる。このため、ヒューズ１２ａのレーザカットを容易とするために、最上層配線層に形成されたヒューズ１２ａ上の窒化膜１４を除去した場合においても、ヒューズ１２ａの腐食を抑制することが可能となる。   Thereby, it is possible to prevent the convex portion from being formed on the oxide film 13a on the fuse 12a, and it is possible to prevent the stress from the package from being concentrated on the oxide film 13a on the fuse 12a. For this reason, in order to facilitate laser cutting of the fuse 12a, corrosion of the fuse 12a can be suppressed even when the nitride film 14 on the fuse 12a formed in the uppermost wiring layer is removed.

本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device which concerns on 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１、１１ 絶縁層、２ａ、１２ａ ヒューズ、２ｂ、１２ｂ パッド電極、３、１３ａ 酸化膜、１３ｂ 平坦化膜、４、１４ 窒化膜、５、６、１５、１６ 開口部、７ 平坦面   1, 11 Insulating layer, 2a, 12a Fuse, 2b, 12b Pad electrode, 3, 13a Oxide film, 13b Planarizing film, 4, 14 Nitride film, 5, 6, 15, 16 Opening, 7 Flat surface

Claims (4)

絶縁層上に形成されたパッド電極と、
前記パッド電極と同一層上に形成されたヒューズと、
前記パッド電極および前記ヒューズを覆う酸化膜と、
前記酸化膜上に形成された窒化膜と、
前記酸化膜および前記窒化膜に形成され、前記パッド電極の表面を露出させる第１開口部と、
前記窒化膜に形成され、前記ヒューズ上の酸化膜を露出させる第２開口部と、
前記ヒューズ上の酸化膜に形成された平坦面とを備えることを特徴とする半導体装置。 A pad electrode formed on the insulating layer;
A fuse formed on the same layer as the pad electrode;
An oxide film covering the pad electrode and the fuse;
A nitride film formed on the oxide film;
A first opening formed in the oxide film and the nitride film and exposing a surface of the pad electrode;
A second opening formed in the nitride film and exposing the oxide film on the fuse;
A semiconductor device comprising: a flat surface formed on an oxide film on the fuse. 絶縁層上に形成されたパッド電極と、
前記パッド電極と同一層上に形成されたヒューズと、
前記パッド電極および前記ヒューズを覆う酸化膜と、
前記酸化膜の表面を平坦化する平坦化膜と、
前記平坦化膜上に形成された窒化膜と、
前記酸化膜、前記平坦化膜および前記窒化膜に形成され、前記パッド電極の表面を露出させる第１開口部と、
前記窒化膜に形成され、前記ヒューズ上の平坦化膜を露出させる第２開口部とを備えることを特徴とする半導体装置。 A pad electrode formed on the insulating layer;
A fuse formed on the same layer as the pad electrode;
An oxide film covering the pad electrode and the fuse;
A planarizing film for planarizing the surface of the oxide film;
A nitride film formed on the planarizing film;
A first opening formed in the oxide film, the planarizing film, and the nitride film and exposing a surface of the pad electrode;
A semiconductor device comprising: a second opening formed in the nitride film and exposing a planarization film on the fuse. パッド電極およびヒューズを絶縁層上に形成する工程と、
前記パッド電極および前記ヒューズ上に酸化膜を形成する工程と、
前記酸化膜上に窒化膜を形成する工程と、
前記パッド電極の表面を露出させる第１開口部を前記酸化膜および前記窒化膜に形成する工程と、
前記ヒューズ上の酸化膜を露出させる第２開口部を前記窒化膜に形成する工程と、
前記ヒューズ上の酸化膜を平坦化する工程とを備えることを特徴とする半導体装置の製造方法。 Forming a pad electrode and a fuse on the insulating layer;
Forming an oxide film on the pad electrode and the fuse;
Forming a nitride film on the oxide film;
Forming a first opening in the oxide film and the nitride film to expose the surface of the pad electrode;
Forming a second opening in the nitride film to expose the oxide film on the fuse;
And a step of flattening the oxide film on the fuse. パッド電極およびヒューズを絶縁層上に形成する工程と、
前記パッド電極および前記ヒューズ上に酸化膜を形成する工程と、
前記酸化膜上に平坦化膜を形成する工程と、
前記平坦化膜が形成された前記酸化膜の表面を平坦化する工程と、
前記平坦化された酸化膜上に窒化膜を形成する工程と、
前記パッド電極の表面を露出させる開口部を前記酸化膜、前記平坦化膜および前記窒化膜に形成する工程と、
前記ヒューズ上の前記窒化膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。 Forming a pad electrode and a fuse on the insulating layer;
Forming an oxide film on the pad electrode and the fuse;
Forming a planarization film on the oxide film;
Flattening the surface of the oxide film on which the flattening film is formed;
Forming a nitride film on the planarized oxide film;
Forming an opening exposing the surface of the pad electrode in the oxide film, the planarizing film, and the nitride film;
And a step of removing the nitride film on the fuse.
JP2003370799A 2003-10-30 2003-10-30 Semiconductor device and manufacturing method of semiconductor device Expired - Fee Related JP4599826B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003370799A JP4599826B2 (en) 2003-10-30 2003-10-30 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003370799A JP4599826B2 (en) 2003-10-30 2003-10-30 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005136201A true JP2005136201A (en) 2005-05-26
JP4599826B2 JP4599826B2 (en) 2010-12-15

Family

ID=34647699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003370799A Expired - Fee Related JP4599826B2 (en) 2003-10-30 2003-10-30 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4599826B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321209A (en) * 1994-05-25 1995-12-08 Nec Kyushu Ltd Semiconductor memory and manufacture
JPH09298244A (en) * 1996-03-05 1997-11-18 Nippon Steel Corp Semiconductor device and manufacture thereof
JPH1154508A (en) * 1997-07-30 1999-02-26 Sanyo Electric Co Ltd Semiconductor device and manufacture thereof
JP2000332114A (en) * 1999-05-17 2000-11-30 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JP2003037167A (en) * 2001-07-25 2003-02-07 Seiko Epson Corp Semiconductor device
JP2003068856A (en) * 2001-08-27 2003-03-07 Seiko Epson Corp Fuse element, and semiconductor device and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321209A (en) * 1994-05-25 1995-12-08 Nec Kyushu Ltd Semiconductor memory and manufacture
JPH09298244A (en) * 1996-03-05 1997-11-18 Nippon Steel Corp Semiconductor device and manufacture thereof
JPH1154508A (en) * 1997-07-30 1999-02-26 Sanyo Electric Co Ltd Semiconductor device and manufacture thereof
JP2000332114A (en) * 1999-05-17 2000-11-30 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JP2003037167A (en) * 2001-07-25 2003-02-07 Seiko Epson Corp Semiconductor device
JP2003068856A (en) * 2001-08-27 2003-03-07 Seiko Epson Corp Fuse element, and semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
JP4599826B2 (en) 2010-12-15

Similar Documents

Publication Publication Date Title
JP4951228B2 (en) Semiconductor wafer with improved step coverage and manufacturing method thereof
TWI515826B (en) Through silicon via and method of fabricating same
JP4995551B2 (en) Semiconductor device and manufacturing method of semiconductor device
US7419906B2 (en) Method for manufacturing a through conductor
US10943853B2 (en) Semiconductor device and manufacturing method thereof
JP2004080044A (en) Method for forming metal wiring for use in semiconductor device using buffer layer of trench sidewall and device manufactured thereby
US6559029B2 (en) Method of fabricating semiconductor device having trench isolation structure
CN114446876A (en) Wafer cutting method
US7799617B2 (en) Semiconductor device and method of manufacturing same
JP4634180B2 (en) Semiconductor device and manufacturing method thereof
JP4599826B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2005354057A (en) Method of forming metal lower electrode of capacitor and method of selectively etching metal film for the same
JP2005183866A (en) Semiconductor wafer and dicing method
JP2006269519A (en) Semiconductor device and its manufacturing method
JP2006019427A (en) Semiconductor chip, manufacturing method thereof, and semiconductor device
JPH11121413A (en) Semiconductor device and manufacture thereof
JP4400087B2 (en) Semiconductor device and manufacturing method thereof
KR100327580B1 (en) Method for forming metal line of a semiconductor device
JP2020043263A (en) Semiconductor device and method for manufacturing the same
JP2006005237A (en) Method of manufacturing semiconductor device
JP2004303991A (en) Semiconductor device and manufacturing method thereof
US20220108895A1 (en) Method of manufacturing semiconductor device
KR100559037B1 (en) Metal line and method for fabricating of the same
JP2007027234A (en) Semiconductor device and its manufacturing method
JP2010027690A (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees