JP2005124248A - Switching power supply circuit - Google Patents
Switching power supply circuit Download PDFInfo
- Publication number
- JP2005124248A JP2005124248A JP2003353227A JP2003353227A JP2005124248A JP 2005124248 A JP2005124248 A JP 2005124248A JP 2003353227 A JP2003353227 A JP 2003353227A JP 2003353227 A JP2003353227 A JP 2003353227A JP 2005124248 A JP2005124248 A JP 2005124248A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- output
- energy
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本願発明は、単一の電源電圧から正および負の電圧をそれぞれ生成して出力することのできるスイッチング電源回路に関するものである。 The present invention relates to a switching power supply circuit capable of generating and outputting positive and negative voltages from a single power supply voltage.
従来、電子機器、たとえばオーディオ機器においては、十分なダイナミックレンジと高音質とを確保するために、単一の電源電圧以外に正および負の電源電圧を必要とする場合があり、このような場合、いわゆる昇圧型のスイッチング電源回路や反転型のスイッチング電源回路を、正の電圧および負の電圧を出力する回路としてそれぞれ用いるのが一般的である。しかしながら、この構成では、正の電圧用および負の電圧用にスイッチング電源回路をそれぞれ設ける必要があるため、昇圧型のスイッチング電源回路で通常用いられるインダクタンスやスイッチング素子あるいはそれらの周辺回路が複数必要となり、コスト高になるといった問題点がある。 Conventionally, electronic devices such as audio devices may require positive and negative power supply voltages in addition to a single power supply voltage in order to ensure a sufficient dynamic range and high sound quality. In general, a so-called step-up type switching power supply circuit and an inverting type switching power supply circuit are respectively used as circuits for outputting a positive voltage and a negative voltage. However, in this configuration, since it is necessary to provide switching power supply circuits for positive voltage and negative voltage, respectively, it is necessary to provide a plurality of inductances, switching elements or their peripheral circuits that are normally used in a boost type switching power supply circuit. There is a problem that the cost becomes high.
そこで、特許文献1に示すように、正の電圧および負の電圧をそれぞれ共通のインダクタンスを用いて出力することのできるスイッチング電源回路が提案されている。
このスイッチング電源回路の構成を簡単に説明すると、図6に示すように、このスイッチング電源回路は、直流電圧Vinが入力される入力電源端子20とグランドとの間に直列に接続されたスイッチング素子21およびチョークコイル22と、スイッチング素子21をオン/オフ制御する制御回路23と、スイッチング素子21およびチョークコイル22の中点(A点)に接続された結合コンデンサ24と、結合コンデンサ24および正極の出力端子25の間に介在されたコイル26と、結合コンデンサ24およびコイル26の接続点とグランドとの間に接続されたダイオード27と、出力端子25およびグランドの間に接続されたコンデンサ28と、中点(A点)および負極の出力端子29の間に介在されたダイオード30と、出力端子29およびグランドの間に接続された平滑コンデンサ31と、この平滑コンデンサ31に並列接続された抵抗32と、によって概略構成されている。
The configuration of the switching power supply circuit will be briefly described. As shown in FIG. 6, the switching power supply circuit includes a
なお、結合コンデンサ24〜平滑コンデンサ28はチョークコイル22に蓄積される直流エネルギーを出力端子25から正電圧で出力させる回路であり、ダイオード30および平滑コンデンサ31はチョークコイル22に蓄積される直流エネルギーを出力端子29から負電圧で出力させる回路である。また、抵抗32は、出力端子29の出力電圧を検出し、制御回路23に入力する回路である。制御回路23は、出力端子29の出力電圧の検出値に基づいてスイッチング素子21をオン/オフ制御する。
The
この構成によると、スイッチング素子21がオンになると、入力電源端子20から入力される直流電圧Vinがチョークコイル22に印加され、スイッチング素子21のオン期間にチョークコイル22に直流エネルギーが蓄積される。そして、スイッチング素子21がオフになると、チョークコイル22へのエネルギー供給が遮断され、スイッチング素子21のオフ期間にチョークコイル22に蓄積された直流エネルギーが、結合コンデンサ24〜コンデンサ28で構成される正電圧出力回路と、ダイオード30および平滑コンデンサ31からなる負電圧出力回路とに放出される。
According to this configuration, when the
負電圧出力回路においては、スイッチング素子21がオフ状態のときには、チョークコイル22には、A点がグランドレベルよりも低電位になる電圧が発生し、ダイオード30が導通状態となることから、チョークコイル22に蓄積されたエネルギーが平滑コンデンサ31に放出され、当該平滑コンデンサ31は、出力端子29に接続された側がマイナス電位となるように充電される。一方、スイッチング素子21がオン状態のときには、チョークコイル22には、A点がグランドレベルよりも高電位になる電圧が発生し、ダイオード30が非導通状態となることから、平滑コンデンサ31の蓄積電荷は出力端子29に放電される。以下、スイッチング素子21がオン・オフを繰り返す毎に平滑コンデンサ31の充電と放電とが繰り返されるが、平滑コンデンサ31の出力端子29に接続された側の電位は負電位に保持されるから、負極の出力端子29からはA点に生じる負電圧が平滑コンデンサ31で平滑されて出力される。
In the negative voltage output circuit, when the
正電圧出力回路においては、スイッチング素子21がオフ状態のときには、A点がグランドレベルよりも低電位になり、ダイオード27が導通状態となることから、チョークコイル22に蓄積されたエネルギーが結合コンデンサ24に放出され、当該結合コンデンサ24は、チョークコイル26に接続された側がプラス電位となるように充電される。一方、スイッチング素子21がオン状態のときには、A点がグランドレベルよりも高電位になるため、結合コンデンサ24のチョークコイル26に接続された側のプラス電位がさらに高電位となり(すなわち、A点の正電圧が昇圧され)、この電位状態で結合コンデンサ24の蓄積された電荷がチョークコイル26と平滑コンデンサ28との直列回路で放電される。以下、スイッチング素子21がオン・オフを繰り返す毎に結合コンデンサ24の充電と放電とが繰り返されるが、結合コンデンサ24のチョークコイル26に接続された側の電位は正電位に保持されるから、正極の出力端子27からはA点に生じる正電圧が結合コンデンサ24によって昇圧され、その昇圧された正電圧がコイル26とコンデンサ28とからなるローパスフィルタで平滑されて出力される。
In the positive voltage output circuit, when the
しかしながら、図6に示すスイッチング電源回路は、チョークコイル22に正電圧出力回路と負電圧出力回路とが並列に接続され、スイッチング素子21をオン、オフ制御することによりチョークコイル22への直流エネルギーの蓄積と放出とを繰り返した際、各エネルギー放出期間に同時に正電圧出力回路と負電圧出力回路とでそれぞれ正電圧と負電圧とが生成される構成であるので、正および負のそれぞれの電圧を個別に制御することができないといった欠点がある。そのため、正および負の電圧がそれぞれ負荷による変動を起こした場合、これらの変動を個別に抑えることができなくなる。特に、抵抗32により負側の出力電圧の検出値に基づいてスイッチング素子21のオン・オフ制御を行う構成であるため、負電圧側の負荷変動に対して出力制御がなされると、その制御内容が正側の出力電圧にも影響し、正電圧の出力値が不必要に変動することになる。
However, in the switching power supply circuit shown in FIG. 6, a positive voltage output circuit and a negative voltage output circuit are connected in parallel to the
本願発明は、上記した事情のもとで考え出されたものであって、負荷に対する正および負の電源電圧を個別にかつ安定して出力させることのできるスイッチング電源回路を提供することを、その課題とする。 The present invention has been conceived under the circumstances described above, and provides a switching power supply circuit capable of individually and stably outputting positive and negative power supply voltages to a load. Let it be an issue.
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。 In order to solve the above problems, the present invention takes the following technical means.
本願発明によって提供されるスイッチング電源回路は、直流電源から正電圧電源と負電圧電源とを生成し、正電圧電源から出力される正電圧と負電圧電源から出力される負電圧とを2つの出力端からそれぞれ出力するスイッチング電源回路であって、前記直流電源の負極側の出力端と正極側の出力端とにそれぞれ第1のスイッチ手段と第2のスイッチ手段とを介して並列に接続され、前記第1,第2のスイッチ手段をオン状態にすることにより前記直流電源から供給されるエネルギーを蓄積し、前記第1のスイッチ手段のみをオン状態にすることにより蓄積したエネルギーを当該第2のスイッチ手段との接続点から負電圧で出力し、前記第2のスイッチ手段のみをオン状態にすることにより蓄積したエネルギーを当該第1のスイッチ手段との接続点から正電圧で出力するエネルギー蓄積手段と、前記第1のスイッチ手段と前記正電圧の出力端との間に設けられ、前記エネルギー蓄積手段から出力される正電圧を平滑する第1の平滑手段と、前記第2のスイッチ手段と前記負電圧の出力端との間に設けられ、前記エネルギー蓄積手段から出力される負電圧を平滑する第2の平滑手段と、前記2つの出力端から出力される正電圧と負電圧とに基づいてオン・オフ切換の制御信号を生成し、この制御信号に基づいて、前記エネルギー蓄積手段がエネルギーの蓄積およびその蓄積エネルギーの正電圧出力とエネルギーの蓄積およびその蓄積エネルギーの負電圧出力とを交互に繰り返すように、前記第1,第2のスイッチ手段のオン・オフ切換を制御する制御手段と、を備えたことを特徴としている。 The switching power supply circuit provided by the present invention generates a positive voltage power source and a negative voltage power source from a DC power source, and outputs two outputs, a positive voltage output from the positive voltage power source and a negative voltage output from the negative voltage power source. A switching power supply circuit that outputs from each end, and is connected in parallel to the negative-side output terminal and the positive-side output terminal of the DC power supply via first switch means and second switch means, respectively, Energy supplied from the DC power source is stored by turning on the first and second switch means, and energy stored by turning on only the first switch means is stored in the second state. A negative voltage is output from the connection point with the switch means, and the energy stored by turning on only the second switch means is transferred to the first switch means. An energy storage means for outputting a positive voltage from a connection point; a first smoothing provided between the first switch means and the positive voltage output terminal for smoothing the positive voltage output from the energy storage means Means, a second smoothing means provided between the second switch means and the negative voltage output terminal for smoothing the negative voltage output from the energy storage means, and output from the two output terminals On / off switching control signal is generated based on the positive voltage and the negative voltage that are generated, and based on this control signal, the energy storage means stores energy and the positive voltage output of the stored energy and energy storage and Control means for controlling on / off switching of the first and second switch means so as to alternately repeat the negative voltage output of the stored energy. There.
本願発明の好ましい実施の形態として、前記エネルギー蓄積手段はチョークコイルで構成し、前記第1,第2の平滑手段はコンデンサで構成するとよい。また、前記制御手段は、前記2つの出力端から出力される正電圧と負電圧との差電圧に基づく第1の出力電圧波形を有する第1の信号と予め定める基準波信号とを比較することによって第1のパルス信号を生成する第1のパルス信号生成手段と、前記2つの出力端から出力される正電圧と負電圧との差電圧に基づく第2の出力電圧波形を有する第2の信号と前記基準波信号とを比較することによって第2のパルス信号を生成する第2のパルス信号生成手段とを有し、前記第1のパルス信号生成手段で生成された第1のパルス信号により上記第1のスイッチ手段のオン・オフ切換を制御し、前記第2のパルス信号生成手段で生成された第2のパルス信号により上記第2のスイッチ手段のオン・オフ切換を制御するようにするとよい。 As a preferred embodiment of the present invention, the energy storage means may be constituted by a choke coil, and the first and second smoothing means may be constituted by a capacitor. Further, the control means compares a first signal having a first output voltage waveform based on a differential voltage between a positive voltage and a negative voltage output from the two output terminals with a predetermined reference wave signal. And a second signal having a second output voltage waveform based on a difference voltage between a positive voltage and a negative voltage output from the two output terminals. And a second pulse signal generating means for generating a second pulse signal by comparing the reference wave signal with the first pulse signal generated by the first pulse signal generating means. The on / off switching of the first switch means may be controlled, and the on / off switching of the second switch means may be controlled by the second pulse signal generated by the second pulse signal generating means. .
本願発明によれば、第1,第2のスイッチ手段がオン状態になると、直流電源から供給されるエネルギーがエネルギー蓄積手段に蓄積される。また、第1スイッチ手段がオフ状態で第2のスイッチ手段がオン状態になると、エネルギー蓄積手段に蓄積されたエネルギーは第1のスイッチ手段との接続点から正電圧で第1の平滑手段に放出され、第1スイッチ手段がオン状態で第2のスイッチ手段がオフ状態になると、エネルギー蓄積手段に蓄積されたエネルギーは第2のスイッチ手段との接続点から負電圧で第2の平滑手段に放出される。そして、正電圧は第1の平滑手段で平滑されて正電圧の出力端から出力され、負電圧は第2の平滑手段で平滑されて負電圧の出力端から出力される。 According to the present invention, when the first and second switch means are turned on, the energy supplied from the DC power supply is stored in the energy storage means. Further, when the first switch means is in the off state and the second switch means is in the on state, the energy stored in the energy storage means is released to the first smoothing means with a positive voltage from the connection point with the first switch means. When the first switch means is on and the second switch means is off, the energy stored in the energy storage means is released to the second smoothing means as a negative voltage from the connection point with the second switch means. Is done. The positive voltage is smoothed by the first smoothing means and output from the positive voltage output terminal, and the negative voltage is smoothed by the second smoothing means and output from the negative voltage output terminal.
第1,第2のスイッチ手段は、制御手段によりエネルギー蓄積手段がエネルギーの蓄積およびその蓄積エネルギーの正電圧出力とエネルギーの蓄積およびその蓄積エネルギーの負電圧出力とを交互に繰り返すように、すなわち、第1,第2のスイッチ手段のオン・オフ状態が(オン,オン)、(オフ,オン)、(オン,オン)、(オン,オフ)の順に切り換わるようにオン・オフ制御される。したがって、正電圧出力と負電圧出力とが交互に繰り返されるので、実質的に正電圧と負電圧とが同時に出力される。また、第1,第2のスイッチ手段のオン・オフ切換の制御信号は、2つの出力端から出力される正電圧と負電圧とに基づいて生成されるので、正電圧出力端側の負荷若しくは負電圧出力端側の負荷の変動により各出力端の出力電圧が変動した場合にも、各変動に応じて第1,第2のスイッチ手段に対する制御信号を格別に生成することができ、これにより正電圧出力と負電圧出力とを独立して制御することができる。 The first and second switch means are configured so that the energy storage means alternately repeats the storage of energy and the positive voltage output of the stored energy and the storage of energy and the negative voltage output of the stored energy by the control means, that is, On / off control is performed so that the on / off states of the first and second switch means are switched in the order of (on, on), (off, on), (on, on), (on, off). Therefore, since the positive voltage output and the negative voltage output are alternately repeated, the positive voltage and the negative voltage are substantially output at the same time. The on / off switching control signals of the first and second switch means are generated based on the positive voltage and the negative voltage output from the two output terminals, so that the load on the positive voltage output terminal side or Even when the output voltage at each output end fluctuates due to fluctuations in the load on the negative voltage output end side, control signals for the first and second switch means can be generated exceptionally according to each fluctuation, thereby Positive voltage output and negative voltage output can be controlled independently.
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the accompanying drawings.
図1は、本願発明にかかるスイッチング電源回路のブロック構成図である。このスイッチング電源回路は、入力電源PWを所定のタイミングでオン/オフ制御することにより負荷に対して正および負の電源電圧をそれぞれ出力する際、正および負の電源電圧をそれぞれ個別にかつ安定して出力させるものである。 FIG. 1 is a block diagram of a switching power supply circuit according to the present invention. This switching power supply circuit stabilizes the positive and negative power supply voltages individually when outputting positive and negative power supply voltages to the load by controlling on / off of the input power supply PW at a predetermined timing. Output.
このスイッチング電源回路は、入力電源PWから供給されるエネルギーを蓄積するエネルギー蓄積部1と、エネルギー蓄積部1から放出されたエネルギーに基づく正の電源電圧を平滑化する正電源平滑部2と、エネルギー蓄積部1から放出されたエネルギーに基づく負の電源電圧を平滑化する負電源平滑部3と、エネルギー蓄積部1におけるエネルギーの蓄積および放出を行うための第1ないし第4スイッチSW1,SW2,SW3,SW4と、第1および第2スイッチSW1,SW2を所定のタイミングでオン/オフ制御するタイミングパルス発生部4とを備えている。なお、第3,第4スイッチSW3,SW4は、エネルギー蓄積部1から蓄積エネルギーが放出される際の出力電圧の電位に応じていずれか一方がオンするようになっている。より具体的には、エネルギー蓄積部1の出力電圧が正電圧のときは第3スイッチSW3がオンになり、エネルギー蓄積部1の出力電圧が負電圧のときは第4スイッチSW4がオンになる。
The switching power supply circuit includes an
エネルギー蓄積部1は、たとえばインダクタンスによって構成されており、第1,第2スイッチSW1,SW2がオン状態のとき入力電源PWに接続される。エネルギー蓄積部1は、入力電源PWに接続されることにより、入力電源PWからエネルギーが供給され、第1,第2スイッチSW1,SW2がオン状態の期間中、供給されたエネルギーを蓄積する。また、エネルギー蓄積部1は、エネルギーが蓄積された後、第2スイッチSW2のみがオン状態になると、正電源平滑部2に対して蓄積したエネルギーを正電圧で放出する。さらに、エネルギー蓄積部1は、エネルギーが蓄積された後、第1スイッチSW1のみがオン状態になると、負電源平滑部3に対して蓄積したエネルギーを負電圧で放出する。
The
第3,第4スイッチSW3,SW4は、たとえばダイオードからなる。第3スイッチSW3のダイオードは、アノード端子が第1スイッチSW1側となるように接続され、第4スイッチSW4のダイオードは、カソード端子が第2スイッチSW2側となるように接続される。第2スイッチSW2のみがオン状態となってエネルギー蓄積部1から正電圧が出力されると、第3スイッチSW3がオンになり、エネルギー蓄積部1の蓄積エネルギーが正電源平滑部2に放出される。また、第1スイッチSW1のみがオン状態となってエネルギー蓄積部1から負電圧が出力されると、第4スイッチSW4がオンになり、エネルギー蓄積部1の蓄積エネルギーが負電源平滑部2に放出される。
The third and fourth switches SW3 and SW4 are made of diodes, for example. The diode of the third switch SW3 is connected so that the anode terminal is on the first switch SW1 side, and the diode of the fourth switch SW4 is connected so that the cathode terminal is on the second switch SW2 side. When only the second switch SW2 is turned on and a positive voltage is output from the
正電源平滑部2および負電源平滑部3は、たとえば平滑用コンデンサによって構成されている。正電源平滑部2は、エネルギー蓄積部1から正電圧が出力されると、その正電圧を平滑用コンデンサにより平滑化し、正の電源電圧の出力端子OUT1(以下、「正電源の出力端子OUT1」という。)から出力する。
The positive power
負電源平滑部3も、正電源平滑部2と同様に、エネルギー蓄積部1から負電圧が出力されると、その負電圧を平滑用コンデンサにより平滑化し、負の電源電圧の出力端子OUT2(以下、「負電源の出力端子OUT2」という。)から出力する。
Similarly to the positive power
タイミングパルス発生部4は、エネルギー蓄積部1においてエネルギーを蓄積させるとき、第1,第2スイッチSW1,SW2を同時にオンさせる。タイミングパルス発生部4は、エネルギー蓄積部1にエネルギーを蓄積させた後、正電源平滑部2を介してエネルギーを放出させるとき、第1スイッチSW1のみをオフにする。また、タイミングパルス発生部4は、エネルギー蓄積部1にエネルギーを蓄積させた後、負電源平滑部3を介してエネルギーを放出させるとき、第2スイッチSW2のみをオフにする。
The timing pulse generation unit 4 simultaneously turns on the first and second switches SW1 and SW2 when the
また、タイミングパルス発生部4は、正電源の出力端子OUT1および負電源の出力端子OUT2にそれぞれ接続されており、両出力端子OUT1,OUT2から出力される正電圧と負電圧とを用いて第1,第2スイッチSW1,SW2のオン・オフ関係が上述した関係となるような制御信号(タイミングパルス信号)を生成する。また、タイミングパルス発生部4は、出力される正の電源電圧および負の電源電圧が負荷(図略)の影響で変動した場合、正電源の出力端子OUT1および負電源の出力端子OUT2からそれらをフィードバックして正の電源電圧および負の電源電圧がほぼ一定電圧になるように、第1,第2スイッチSW1,SW2のオン動作の期間を制御してエネルギー蓄積部1に蓄積されるエネルギー量を調整する。
The timing pulse generator 4 is connected to the output terminal OUT1 of the positive power supply and the output terminal OUT2 of the negative power supply, respectively, and uses the positive voltage and the negative voltage output from both the output terminals OUT1 and OUT2. The control signal (timing pulse signal) is generated so that the ON / OFF relationship of the second switches SW1 and SW2 is the above-described relationship. In addition, when the output positive power supply voltage and negative power supply voltage fluctuate due to the influence of a load (not shown), the timing pulse generator 4 outputs them from the positive power supply output terminal OUT1 and the negative power supply output terminal OUT2. The amount of energy stored in the
たとえば正電源の出力端子OUT1における電源電圧が低下した場合、正電源平滑部2に放出するエネルギーをエネルギー蓄積部1に蓄積させるための第1,第2スイッチSW1,SW2のオン動作の期間を長くし、エネルギー蓄積部1に蓄積されるエネルギーを増加させる。そして、タイミングパルス発生部4は、その後、第1スイッチSW1のみをオフ動作させてエネルギー蓄積部1に蓄積されたエネルギーを放出すれば、正電源の出力端子OUT1における電源電圧が上昇することになり、出力端子OUT1における電源電圧をほぼ一定に保つことができる。
For example, when the power supply voltage at the output terminal OUT1 of the positive power supply decreases, the ON operation period of the first and second switches SW1 and SW2 for storing the energy released to the positive power
図2は、第1ないし第4スイッチSW1,SW2,SW3,SW4の動作とエネルギー蓄積部1のエネルギーの蓄積/放出の動作と出力端子OUT1,OUT2の出力電圧の関係を示すタイミングチャートである。同図によると、タイミングパルス発生部4は、第1,第2スイッチSW1,SW2をオンさせることにより(期間T1参照)、入力電源PWとエネルギー蓄積部1とを接続させる。これにより、エネルギー蓄積部1において入力電源PWから供給されるエネルギーが蓄積される。
FIG. 2 is a timing chart showing the relationship between the operation of the first to fourth switches SW1, SW2, SW3, SW4, the energy storage / release operation of the
次いで、タイミングパルス発生部4は、第1スイッチSW1のみをオフさせる(期間T2参照)。これにより、エネルギー蓄積部1の第1スイッチSW1との接続端が正電圧となり、第3スイッチSW3がオン状態になって蓄積されたエネルギーが正電源平滑部2に放出される。正電源平滑部2に入力された正電圧は平滑化され、正電源の出力端子OUT1から出力される。したがって、期間T1において蓄積されたエネルギーは、正電源の出力端子OUT1から正電圧で出力されるものとなる。
Next, the timing pulse generator 4 turns off only the first switch SW1 (see period T2). Thereby, the connection end of the
次に、タイミングパルス発生部4は、第1スイッチSW1を再度オンさせることにより(期間T3参照)、入力電源PWとエネルギー蓄積部1とを接続させて、エネルギー蓄積部1においてエネルギーを蓄積させる。
Next, the timing pulse generation unit 4 connects the input power source PW and the
次いで、タイミングパルス発生部4は、第2スイッチSW2のみをオフさせる(期間T4参照)。これにより、エネルギー蓄積部1の第2スイッチSW2との接続端が負電圧となり、第4スイッチSW4がオン状態になって蓄積されたエネルギーが負電源平滑部3に放出される。負電源平滑部3に入力された負電圧は平滑化され、負電源の出力端子OUT2から出力される。したがって、期間T3において蓄積されたエネルギーは、負電源の出力端子OUT2から負電圧で出力されるものとなる。以後、上記のスイッチング制御を1周期として同一のスイッチング制御が繰り返し継続して行われる。
Next, the timing pulse generator 4 turns off only the second switch SW2 (see period T4). Thereby, the connection end of the
この場合、タイミングパルス発生部4による第1および第2スイッチSW1,SW2のオン、オフ制御は、正電源の出力端子OUT1および負電源の出力端子OUT2における電圧変動がフィードバックされてなされる。たとえば、正電源の出力端子OUT1において電圧変動があった場合、タイミングパルス発生部4は、第1,第2スイッチSW1,SW2の両方がオンとなる期間(エネルギー蓄積部1のエネルギーの蓄積時間)を調整する。これにより、エネルギーの蓄積時間が変化しエネルギー量が増大あるいは減少し、それにともない放出するエネルギー量も増大あるいは減少するので、それが正電源の出力端子OUT1にフィードバックされ、正電源の出力端子OUT1における電圧変動を抑制することができる。 In this case, the ON / OFF control of the first and second switches SW1 and SW2 by the timing pulse generator 4 is performed by feeding back voltage fluctuations at the output terminal OUT1 of the positive power supply and the output terminal OUT2 of the negative power supply. For example, when there is a voltage fluctuation at the output terminal OUT1 of the positive power source, the timing pulse generator 4 is a period during which both the first and second switches SW1 and SW2 are on (energy storage time of the energy storage unit 1). Adjust. As a result, the energy storage time changes, the amount of energy increases or decreases, and the amount of energy released increases or decreases accordingly, which is fed back to the output terminal OUT1 of the positive power supply and is output at the output terminal OUT1 of the positive power supply. Voltage fluctuation can be suppressed.
このように、正電源の出力端子OUT1および負電源の出力端子OUT2における電圧変動がフィードバックされ、エネルギーの蓄積時間が正の電源電圧および負の電源電圧においてそれぞれ調整される。そして、その調整された時間に基づいて、エネルギーの蓄積および放出が正の電源電圧および負の電源電圧で交互に繰り返されて行われることにより、単一の入力電源PWを基にして正電源の出力端子OUT1および負電源の出力端子OUT2において所定の電源電圧(たとえば±8V)が出力されることになる。したがって、正負それぞれの電源電圧を個別にかつ安定化して出力することができる。 In this way, voltage fluctuations at the output terminal OUT1 of the positive power supply and the output terminal OUT2 of the negative power supply are fed back, and the energy storage time is adjusted at the positive power supply voltage and the negative power supply voltage, respectively. Then, based on the adjusted time, energy storage and release are alternately repeated with the positive power supply voltage and the negative power supply voltage, so that the positive power supply is based on the single input power supply PW. A predetermined power supply voltage (for example, ± 8 V) is output from the output terminal OUT1 and the output terminal OUT2 of the negative power supply. Therefore, the positive and negative power supply voltages can be output individually and stably.
図3は、図1に示したスイッチング電源回路のブロック構成をより具体的に示した回路である。また、図4は、タイミングパルス発生部4のより詳細な回路構成を示した図である。 FIG. 3 is a circuit more specifically showing the block configuration of the switching power supply circuit shown in FIG. FIG. 4 is a diagram showing a more detailed circuit configuration of the timing pulse generator 4.
図3において、インダクタンスLは、図1に示したエネルギー蓄積部4に相当している。また、平滑用コンデンサC1は正電源平滑部2に相当し、平滑用コンデンサC2は負電源平滑部3に相当している。また、第1スイッチ素子FET1および第2スイッチ素子FET2は、それぞれ図1に示した第1スイッチSW1および第2スイッチSW2に相当し、ダイオードD1およびダイオードD2は、それぞれ図1に示した第3スイッチSW3および第4スイッチSW4に相当している。
In FIG. 3, the inductance L corresponds to the energy storage unit 4 shown in FIG. Further, the smoothing capacitor C1 corresponds to the positive power
図3の回路の接続関係を説明すると、入力電源PWの正極側は、Pチャネルの第2の電界効果トランジスタ(以下、「第2スイッチ素子FET2」という)のソース端子に接続されている。なお、入力電源PWの負極側は、グランドに接続されている。第2スイッチ素子FET2のゲート端子は、タイミングパルス発生部4(詳細は図4参照)に接続されている(なお、図3では、説明の都合上、タイミングパルス発生部4が2つに分けられている)。第2スイッチ素子FET2のドレイン端子は、インダクタンスLの一端に接続されている。 The connection relationship of the circuit of FIG. 3 will be described. The positive side of the input power supply PW is connected to the source terminal of a P-channel second field effect transistor (hereinafter referred to as “second switch element FET2”). Note that the negative side of the input power supply PW is connected to the ground. The gate terminal of the second switch element FET2 is connected to a timing pulse generator 4 (see FIG. 4 for details) (in FIG. 3, the timing pulse generator 4 is divided into two for convenience of explanation). ing). The drain terminal of the second switch element FET2 is connected to one end of the inductance L.
インダクタンスLの一端は、ダイオードD2のカソード端子に接続されている。ダイオードD2は、逆電流防止用とされ、そのアノード端子は、平滑用コンデンサC2の一端に接続されている。また、平滑用コンデンサC2は、図1に示した負電源平滑部3に相当するものである。平滑用コンデンサC2の一端は、負電源の出力端子OUT2を介して負荷としての抵抗RL2に接続されている。なお、平滑用コンデンサC2の他端側は、グランドに接続されている。 One end of the inductance L is connected to the cathode terminal of the diode D2. The diode D2 is for reverse current prevention, and its anode terminal is connected to one end of the smoothing capacitor C2. Further, the smoothing capacitor C2 corresponds to the negative power supply smoothing unit 3 shown in FIG. One end of the smoothing capacitor C2 is connected to a resistor RL2 as a load via an output terminal OUT2 of a negative power source. The other end of the smoothing capacitor C2 is connected to the ground.
インダクタンスLの他端は、ダイオードD1のアノード端子に接続されている。ダイオードD1のカソード端子は、平滑用コンデンサC1の一端に接続されている。また、平滑用コンデンサC1の一端は、正電源の出力端子OUT1を介して負荷としての抵抗RL1に接続されている。なお、平滑用コンデンサC1の他端側は、グランドに接続されている。 The other end of the inductance L is connected to the anode terminal of the diode D1. The cathode terminal of the diode D1 is connected to one end of the smoothing capacitor C1. One end of the smoothing capacitor C1 is connected to a resistor RL1 as a load via an output terminal OUT1 of a positive power source. The other end of the smoothing capacitor C1 is connected to the ground.
また、インダクタンスLの他端は、Nチャネルの第1の電界効果トランジスタ(以下、「第1スイッチ素子FET1」という)のドレイン端子に接続されている。第1スイッチ素子FET1のゲート端子は、タイミングパルス発生部4(詳細は図4参照)に接続されている。また、第1スイッチ素子FET1のソース端子は、グランドに接続されている。 The other end of the inductance L is connected to the drain terminal of an N-channel first field effect transistor (hereinafter referred to as “first switch element FET1”). The gate terminal of the first switch element FET1 is connected to the timing pulse generator 4 (see FIG. 4 for details). The source terminal of the first switch element FET1 is connected to the ground.
なお、上記した第1スイッチ素子FET1および第2スイッチ素子FET2は、図1に示した第1および第2スイッチSW1,SW2に相当するものである。 The first switch element FET1 and the second switch element FET2 described above correspond to the first and second switches SW1 and SW2 shown in FIG.
次いで、図4を参照してタイミングパルス発生部4の詳細回路を説明すると、タイミングパルス発生部4は、正電源の出力端子OUT1および負電源の出力端子OUT2における出力電圧をフィードバックして、第1スイッチ素子FET1および第2スイッチ素子FET2をオン、オフ制御するものである。 Next, the detailed circuit of the timing pulse generator 4 will be described with reference to FIG. 4. The timing pulse generator 4 feeds back the output voltages at the output terminal OUT1 of the positive power source and the output terminal OUT2 of the negative power source, The switch element FET1 and the second switch element FET2 are turned on and off.
正電源の出力端子OUT1と負電源の出力端子OUT2との間には、抵抗R1,R2が直列接続されている。また、正電源の出力端子OUT1と負電源の出力端子OUT2との間には、抵抗R1,R2に対して並列に、抵抗R3,R4が直列接続されている。すなわち、抵抗R1ないし抵抗R4は、ブリッジ接続されている。 Resistors R1 and R2 are connected in series between the positive power supply output terminal OUT1 and the negative power supply output terminal OUT2. Resistors R3 and R4 are connected in series with the resistors R1 and R2 between the output terminal OUT1 of the positive power source and the output terminal OUT2 of the negative power source. That is, the resistors R1 to R4 are bridge-connected.
抵抗R1,R2の中点は、第1オペアンプOP1のマイナス側入力端子に接続されている。すなわち、正電源の出力端子OUT1の出力電圧をV1(>0)とし、負電源の出力
端子OUT2の出力電圧をV2(<0)とすると、Va=(V1−V2)・R1/(R1
+R2)の電圧が第1オペアンプOP1のマイナス側入力端子に入力される。第1オペアンプOP1のプラス側入力端子には、所定の基準電圧Vr1(たとえば3.5V)を出力する電源回路P1が接続されている。第1オペアンプOP1のマイナス側入力端子と出力端子との間には抵抗R5が接続され、これにより第1オペアンプOP1と抵抗R5とで差動アンプが構成されている。すなわち、第1オペアンプOP1は、電圧Vaと基準電圧Vr1との差電圧(Vr1−Va)を増幅して出力する。この出力信号(図4のS1参照)は、第2オペアンプOP2のプラス側入力端子に入力されている。
The middle point of the resistors R1 and R2 is connected to the negative input terminal of the first operational amplifier OP1. That is, if the output voltage of the output terminal OUT1 of the positive power supply is V1 (> 0) and the output voltage of the output terminal OUT2 of the negative power supply is V2 (<0), Va = (V1−V2) · R1 / (R1
+ R2) is input to the negative input terminal of the first operational amplifier OP1. A power supply circuit P1 that outputs a predetermined reference voltage Vr1 (for example, 3.5 V) is connected to the plus side input terminal of the first operational amplifier OP1. A resistor R5 is connected between the negative input terminal and the output terminal of the first operational amplifier OP1, and thereby the first operational amplifier OP1 and the resistor R5 constitute a differential amplifier. That is, the first operational amplifier OP1 amplifies and outputs the difference voltage (Vr1−Va) between the voltage Va and the reference voltage Vr1. This output signal (see S1 in FIG. 4) is input to the plus side input terminal of the second operational amplifier OP2.
出力端子OUT1から出力される正電圧または出力端子OUT2から出力される負電圧が負荷変動により変化すると、両出力端子間の電圧を抵抗R1,R2で分圧した電圧が変動するため、第1オペアンプOP1から出力され基準電圧との差電圧も変化する。したがって、第1オペアンプOP1からなる差動アンプにより出力電圧の変動を検出している。 When the positive voltage output from the output terminal OUT1 or the negative voltage output from the output terminal OUT2 changes due to a load change, the voltage obtained by dividing the voltage between the output terminals by the resistors R1 and R2 changes. The difference voltage from the reference voltage output from OP1 also changes. Therefore, the fluctuation of the output voltage is detected by the differential amplifier composed of the first operational amplifier OP1.
第2オペアンプOP2のマイナス側入力端子には、三角波発生回路10が接続されている。三角波発生回路10は、第1オペアンプOP1から出力される差電圧S1および後述する第3オペアンプOP3から出力される差電圧S2と比較するための基準信号を出力するものであり、基準信号として三角波を発生させるものである。
A triangular
第2オペアンプOP2は比較器として動作し、差電圧S1が基準信号の三角波より大のとき、ハイレベルとなるパルス信号を出力する。第2オペアンプOP2の出力端子(図4のG1参照)には、図3に示した第1スイッチ素子FET1のゲート端子が接続されている。すなわち、第2オペアンプOP2は、第1スイッチ素子FET1のオン・オフ切換を制御する制御信号を出力している。 The second operational amplifier OP2 operates as a comparator and outputs a high-level pulse signal when the differential voltage S1 is larger than the triangular wave of the reference signal. The gate terminal of the first switch element FET1 shown in FIG. 3 is connected to the output terminal (see G1 in FIG. 4) of the second operational amplifier OP2. That is, the second operational amplifier OP2 outputs a control signal for controlling on / off switching of the first switch element FET1.
一方、抵抗R3,R4の中点は第3オペアンプOP3のマイナス側入力端子に接続されている。すなわち、Vb=(V1−V2)・R3/(R3+R4)の電圧が第3オペアンプOP3のマイナス側入力端子に入力される。第3オペアンプOP3のプラス側入力端子には、所定の基準電圧Vr2(たとえば3.5V)を出力する電源回路P2が接続されている。第3オペアンプOP3のマイナス側入力端子と出力端子との間には抵抗R6が接続され、これにより第3オペアンプOP3と抵抗R6とで差動アンプが構成されている。すなわち、第3オペアンプOP3は、電圧Vbと基準電圧Vr2との差電圧(Vr2−Vb)を増幅して出力する。この出力信号(図4のS2参照)は、第4オペアンプOP4のプラス側入力端子に入力されている。第3オペアンプOP3からなる差動アンプも第1オペアンプOP1からなる差動アンプと同様に、出力電圧の変動を検出している。 On the other hand, the middle point of the resistors R3 and R4 is connected to the negative input terminal of the third operational amplifier OP3. That is, the voltage Vb = (V1−V2) · R3 / (R3 + R4) is input to the negative input terminal of the third operational amplifier OP3. A power supply circuit P2 that outputs a predetermined reference voltage Vr2 (for example, 3.5 V) is connected to the positive input terminal of the third operational amplifier OP3. A resistor R6 is connected between the minus side input terminal and the output terminal of the third operational amplifier OP3, and thereby the third operational amplifier OP3 and the resistor R6 constitute a differential amplifier. That is, the third operational amplifier OP3 amplifies and outputs the difference voltage (Vr2-Vb) between the voltage Vb and the reference voltage Vr2. This output signal (see S2 in FIG. 4) is input to the plus side input terminal of the fourth operational amplifier OP4. Similarly to the differential amplifier composed of the first operational amplifier OP1, the differential amplifier composed of the third operational amplifier OP3 detects the fluctuation of the output voltage.
第4オペアンプOP4のマイナス側入力端子には、三角波発生回路10が接続されている。第4オペアンプOP4は比較器として動作し、差電圧S2が基準信号の三角波より大のとき、ハイレベルとなるパルス信号を出力する。第4オペアンプOP4の出力端子(図4のG2参照)には、図3に示した第2スイッチ素子FET2のゲート端子が接続されている。すなわち、第4オペアンプOP4は、第2スイッチ素子FET2のオン・オフ切換を制御する制御信号を出力している。
A triangular
次に、上記のスイッチング電源回路における動作について、図5に示すタイミングチャートを参照して説明する。 Next, the operation of the above switching power supply circuit will be described with reference to the timing chart shown in FIG.
まず、タイミングパルス発生部4の第1オペフンプOP1は、正電源の出力端子OUT1における電圧(図5(a) のOUT1参照)と、電源回路P1から出力される基準電圧とを比較し、その出力端子における電圧(図4のS1参照)を第2オペアンプOP2のプラス側入力端子に与える。第2オペアンプOP2では、第1オペアンプOP1の出力電圧S1と三角波発生回路10から出力される三角波Sとを比較し、その比較結果(図4のG1参照)を第1スイッチ素子FET1のゲート端子に入力する。
First, the first operation OP1 of the timing pulse generator 4 compares the voltage at the output terminal OUT1 of the positive power supply (see OUT1 in FIG. 5 (a)) with the reference voltage output from the power supply circuit P1, and outputs the result. The voltage at the terminal (see S1 in FIG. 4) is applied to the positive input terminal of the second operational amplifier OP2. The second operational amplifier OP2 compares the output voltage S1 of the first operational amplifier OP1 with the triangular wave S output from the triangular
第2オペアンプOP2は、第1オペアンプOP1の出力電圧S1が三角波Sより大のとき、「HIGH」を出力する。また、第1オペアンプOP1の出力電圧S1が三角波Sより小のとき、「LOW」を出力する。これにより、第2スイッチ素子FET2は、図5(b) に示すように、「HIGH」の期間が「LOW」の期間より比較的長いパルス信号によってオン、オフ動作される。 The second operational amplifier OP2 outputs “HIGH” when the output voltage S1 of the first operational amplifier OP1 is larger than the triangular wave S. When the output voltage S1 of the first operational amplifier OP1 is smaller than the triangular wave S, “LOW” is output. Accordingly, as shown in FIG. 5B, the second switch element FET2 is turned on / off by a pulse signal in which the “HIGH” period is relatively longer than the “LOW” period.
一方、図4に示す第3オペアンプOP3は、負電源の出力端子OUT2における電圧(図5(a) のOUT2参照)と、電源回路P2から出力される基準電圧とを比較し、その出力端子における電圧(図4の点S2参照)を第4オペアンプOP4のプラス側入力端子に与える。第4オペアンプOP4では、第3オペアンプOP3の出力電圧S2と三角波発生回路10から出力される三角波Sとを比較し、その比較結果(図4のG2参照)を第2スイッチ素子FET2のゲート端子に入力する。
On the other hand, the third operational amplifier OP3 shown in FIG. 4 compares the voltage at the output terminal OUT2 of the negative power supply (see OUT2 in FIG. 5A) with the reference voltage output from the power supply circuit P2, and at the output terminal thereof. A voltage (see point S2 in FIG. 4) is applied to the positive input terminal of the fourth operational amplifier OP4. The fourth operational amplifier OP4 compares the output voltage S2 of the third operational amplifier OP3 with the triangular wave S output from the triangular
第4オペアンプOP4は、第3オペアンプOP3の出力電圧S2が三角波Sより大のとき、「HIGH」を出力する。また、第3オペアンプOP3の出力電圧S2が三角波Sより小のとき、「LOW」を出力する。これにより、第2スイッチ素子FET2は、図5(c) に示すように、「HIGH」の期間が「LOW」の期間より比較的短く、かつ第2オペアンプOP2から出力されるパルス信号に比べ、「HIGH」の期間が短いパルス信号によってオン、オフ動作される。 The fourth operational amplifier OP4 outputs “HIGH” when the output voltage S2 of the third operational amplifier OP3 is larger than the triangular wave S. When the output voltage S2 of the third operational amplifier OP3 is smaller than the triangular wave S, “LOW” is output. Thereby, as shown in FIG. 5C, the second switch element FET2 has a period of “HIGH” that is relatively shorter than a period of “LOW” and is compared with the pulse signal output from the second operational amplifier OP2. An ON / OFF operation is performed by a pulse signal having a short “HIGH” period.
このように、第1スイッチ素子FET1は、第2オペアンプOP2の出力によってオン/オフ動作され、第2スイッチ素子FET2は、第4オペアンプOP4の出力によってオン/オフ動作される。この場合、第1スイッチ素子FET1および第2スイッチ素子FET2は、それぞれN−チャネルタイプおよびP−チャネルタイプとされているので、第1スイッチ素子FET1は、ゲート端子が「LOW」でオフ、「HIGH」でオンする。一方、第2スイッチ素子FET2は、ゲート端子が「LOW」でオン、「HIGH」でオフする。 Thus, the first switch element FET1 is turned on / off by the output of the second operational amplifier OP2, and the second switch element FET2 is turned on / off by the output of the fourth operational amplifier OP4. In this case, since the first switch element FET1 and the second switch element FET2 are N-channel type and P-channel type, respectively, the first switch element FET1 is turned off when the gate terminal is “LOW”. ”To turn on. On the other hand, the second switch element FET2 is turned on when the gate terminal is "LOW" and turned off when "HIGH".
ここで、両スイッチ素子FET1、FET2がオンのとき(図5の期間T1参照)、入力電源PWがエネルギー蓄積部1であるインダクタンスLに供給され、入力電源PWのエネルギーが蓄積される。このとき、インダクタンスLの両端では、図5(d) に示すように、第2スイッチ素子FET2の端子側(図4のLM参照)が第1スイッチ素子FET1の端子側(図4のLP参照)より高電位になっている。また、図5(e) は、インダクタンスLに流れる電流を示す図であるが、期間T1においては、インダクタンスLに流れる電流が序々に増加しており、すなわち、入力電源PWのエネルギーがインダクタンスLに蓄積されている。
Here, when both switch elements FET1 and FET2 are on (see period T1 in FIG. 5), the input power source PW is supplied to the inductance L which is the
次いで、第1スイッチ素子FET1がオフになると(図5の期間T2参照)、インダクタンスLに蓄積されていたエネルギーが放出され、それがダイオードD1を介して正電源の出力端子OUT1から負荷としての抵抗RL1に供給される。このとき、インダクタンスLの両端では、図5(d) に示すように、第1スイッチ素子FET1の端子側が第2スイッチ素子FET2の端子側がより高電位になり、ダイオードD1に対して順バイアスとなり、ダイオードD2に対して逆バイアスとなるため、インダクタンスLの蓄積エネルギーは、平滑コンデンサC1にだけ放出される。 Next, when the first switch element FET1 is turned off (see period T2 in FIG. 5), the energy accumulated in the inductance L is released, and this is a resistance as a load from the output terminal OUT1 of the positive power supply via the diode D1. RL1 is supplied. At this time, at both ends of the inductance L, as shown in FIG. 5 (d), the terminal side of the first switch element FET1 has a higher potential on the terminal side of the second switch element FET2, and becomes forward biased with respect to the diode D1. Since the reverse bias is applied to the diode D2, the stored energy of the inductance L is released only to the smoothing capacitor C1.
ここで、両スイッチ素子FET1、FET2がオンになる期間T1は、タイミングパルス発生部4によって負荷の電圧変動に基づいて変化され、これにより、インダクタンスLに蓄積されるエネルギー量の増加量も変化される。すなわち、期間T2において放出されるエネルギーも負荷の電圧変動に基づいて変化されるので、正電源の出力端子OUT1に出力される電圧値をほぼ一定電圧に維持することができる。 Here, the period T1 during which both the switch elements FET1 and FET2 are turned on is changed by the timing pulse generator 4 based on the voltage fluctuation of the load, whereby the amount of increase in the amount of energy accumulated in the inductance L is also changed. The That is, since the energy released in the period T2 is also changed based on the voltage fluctuation of the load, the voltage value output to the output terminal OUT1 of the positive power supply can be maintained at a substantially constant voltage.
次に、再び、両スイッチ素子FET1、FET2がオンになると(図5の期間T3参照)、入力電源PWがインダクタンスLに供給され、入力電源PWのエネルギーが蓄積される。このとき、インダクタンスLの両端では、図5(d) に示すように、第2スイッチ素子FET2の端子側が第1スイッチ素子FET1の端子側より高電位になっており、図5(e) に示すように、期間T3においては、インダクタンスLに流れる電流が序々に増加しており、すなわち、入力電源PWのエネルギーが蓄積されている。 Next, when both switch elements FET1 and FET2 are turned on again (see period T3 in FIG. 5), the input power source PW is supplied to the inductance L, and the energy of the input power source PW is accumulated. At this time, at both ends of the inductance L, as shown in FIG. 5 (d), the terminal side of the second switch element FET2 is at a higher potential than the terminal side of the first switch element FET1, as shown in FIG. 5 (e). Thus, in the period T3, the current flowing through the inductance L gradually increases, that is, the energy of the input power source PW is accumulated.
そして、第2スイッチ素子FET2がオフになると(図5の期間T4参照)、インダクタンスLに蓄積されていたエネルギーが放出され、それがダイオードD2を介して負電源の出力端子OUT2から負荷としての抵抗RL2に供給される。このとき、インダクタンスLの両端では、図5(d) に示すように、第1スイッチ素子FET1の端子側が第2スイッチ素子FET2の端子側がより低電位になり、ダイオードD2に対して順バイアスとなり、ダイオードD1に対して逆バイアスとなるため、インダクタンスLの蓄積エネルギーは、平滑コンデンサC2にだけ放出される。 Then, when the second switch element FET2 is turned off (see period T4 in FIG. 5), the energy accumulated in the inductance L is released, and this is a resistance as a load from the output terminal OUT2 of the negative power supply via the diode D2. RL2 is supplied. At this time, at both ends of the inductance L, as shown in FIG. 5 (d), the terminal side of the first switch element FET1 has a lower potential on the terminal side of the second switch element FET2, and becomes forward biased with respect to the diode D2. Since the diode D1 is reverse-biased, the stored energy of the inductance L is released only to the smoothing capacitor C2.
ここで、期間T3は、タイミングパルス発生部4によって負荷の電圧変動に基づいて変化され、これにより、インダクタンスLに蓄積されるエネルギー量の増加量も変化される。すなわち、期間T4において放出されるエネルギーも負荷の電圧変動に基づいて変化されるので、負電源の出力端子OUT2に出力される電圧値をほぼ一定電圧に維持することができる。 Here, the period T3 is changed based on the voltage fluctuation of the load by the timing pulse generator 4, and thereby the amount of increase in the amount of energy accumulated in the inductance L is also changed. That is, since the energy released in the period T4 is also changed based on the voltage fluctuation of the load, the voltage value output to the output terminal OUT2 of the negative power source can be maintained at a substantially constant voltage.
以後、上記のように、両スイッチ素子FET1、FET2は、(オン,オン)、(オフ,オン)、(オン,オン)、(オン,オフ)、(オン,オン)、(オフ,オン)…のようにオン・オフ動作が制御され、共通のインダクタンスLを用いてそのインダクタンスLの蓄積エネルギーから正電圧と負電圧とが交互に生成されるようになっているので、各電圧生成時間を制御することにより正電圧と負電圧とを独立して制御させることができる。したがって、正電源の出力端子OUT1および負電源の出力端子OUT2から出力される電源電圧を個別にかつ安定して出力させることができる。 Thereafter, as described above, both switch elements FET1 and FET2 are (ON, ON), (OFF, ON), (ON, ON), (ON, OFF), (ON, ON), (OFF, ON). Since the ON / OFF operation is controlled as shown in FIG. 6B, a positive voltage and a negative voltage are alternately generated from the stored energy of the inductance L using a common inductance L. By controlling, the positive voltage and the negative voltage can be controlled independently. Therefore, the power supply voltages output from the output terminal OUT1 of the positive power supply and the output terminal OUT2 of the negative power supply can be output individually and stably.
このように、この実施形態によれば、正電源の出力端子OUT1および負電源の出力端子OUT2における電圧変動がフィードバックされ、エネルギーの蓄積時間が正電圧および負電圧においてそれぞれ調整される。そして、その調整された時間に基づいて、エネルギーの放出が正電源および負電源で交互に繰り返されて行われることにより、単一の入力電源PWを基にして正電源の出力端子OUT1および負電源の出力端子OUT2において所定の電源電圧(たとえば±8V)が出力されることになる。したがって、正負それぞれの電源を個別にかつ安定して出力させることができる。 Thus, according to this embodiment, voltage fluctuations at the output terminal OUT1 of the positive power supply and the output terminal OUT2 of the negative power supply are fed back, and the energy storage time is adjusted at the positive voltage and the negative voltage, respectively. Then, based on the adjusted time, the release of energy is alternately repeated between the positive power source and the negative power source, so that the output terminal OUT1 of the positive power source and the negative power source are based on the single input power source PW. A predetermined power supply voltage (for example, ± 8 V) is output at the output terminal OUT2. Therefore, the positive and negative power supplies can be output individually and stably.
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、スイッチング電源回路の構成は、上記した構成に限るものではない。 Of course, the scope of the present invention is not limited to the embodiment described above. For example, the configuration of the switching power supply circuit is not limited to the configuration described above.
1 エネルギー蓄積部
2 正電源平滑部
3 負電源平滑部
4 タイミングパルス発生部
FET1 第1スイッチ素子
FET2 第2スイッチ素子
L インダクタンス
C1,C2 平滑コンデンサ
PW 入力電源
SW1 第1スイッチ
SW2 第2スイッチ
SW3 第3スイッチ
SW4 第4スイッチ
DESCRIPTION OF
Claims (3)
前記直流電源の負極側の出力端と正極側の出力端とにそれぞれ第1のスイッチ手段と第2のスイッチ手段とを介して並列に接続され、前記第1,第2のスイッチ手段をオン状態にすることにより前記直流電源から供給されるエネルギーを蓄積し、前記第1のスイッチ手段のみをオン状態にすることにより蓄積したエネルギーを当該第2のスイッチ手段との接続点から負電圧で出力し、前記第2のスイッチ手段のみをオン状態にすることにより蓄積したエネルギーを当該第1のスイッチ手段との接続点から正電圧で出力するエネルギー蓄積手段と、
前記第1のスイッチ手段と前記正電圧の出力端との間に設けられ、前記エネルギー蓄積手段から出力される正電圧を平滑する第1の平滑手段と、
前記第2のスイッチ手段と前記負電圧の出力端との間に設けられ、前記エネルギー蓄積手段から出力される負電圧を平滑する第2の平滑手段と、
前記2つの出力端から出力される正電圧と負電圧とに基づいてオン・オフ切換の制御信号を生成し、この制御信号に基づいて、前記エネルギー蓄積手段がエネルギーの蓄積およびその蓄積エネルギーの正電圧出力とエネルギーの蓄積およびその蓄積エネルギーの負電圧出力とを交互に繰り返すように、前記第1,第2のスイッチ手段のオン・オフ切換を制御する制御手段と、
を備えたことを特徴とする、スイッチング電源回路。 A switching power supply circuit that generates a positive voltage power supply and a negative voltage power supply from a DC power supply, and outputs a positive voltage output from the positive voltage power supply and a negative voltage output from the negative voltage power supply from two output terminals, respectively. ,
The DC power supply is connected in parallel to the negative-side output terminal and the positive-side output terminal via a first switch means and a second switch means, respectively, and the first and second switch means are turned on. To store the energy supplied from the DC power supply, and output only the negative energy from the connection point with the second switch means by turning on only the first switch means. Energy storage means for outputting a positive voltage from the connection point with the first switch means by storing only the second switch means in an ON state;
First smoothing means that is provided between the first switch means and the positive voltage output terminal and smoothes the positive voltage output from the energy storage means;
A second smoothing means provided between the second switch means and the negative voltage output terminal for smoothing the negative voltage output from the energy storage means;
An on / off switching control signal is generated based on the positive voltage and the negative voltage output from the two output terminals, and based on the control signal, the energy storage means stores the energy and the positive of the stored energy. Control means for controlling on / off switching of the first and second switch means so as to alternately repeat voltage output and energy accumulation and negative voltage output of the accumulated energy;
A switching power supply circuit comprising:
前記2つの出力端から出力される正電圧と負電圧との差電圧に基づく第1の出力電圧波形を有する第1の信号と予め定める基準波信号とを比較することによって第1のパルス信号を生成する第1のパルス信号生成手段と、
前記2つの出力端から出力される正電圧と負電圧との差電圧に基づく第2の出力電圧波形を有する第2の信号と前記基準波信号とを比較することによって第2のパルス信号を生成する第2のパルス信号生成手段と、を有し、
前記第1のパルス信号生成手段で生成された第1のパルス信号により上記第1のスイッチ手段のオン・オフ切換を制御し、前記第2のパルス信号生成手段で生成された第2のパルス信号により上記第2のスイッチ手段のオン・オフ切換を制御する、請求項1または2に記載のスイッチング電源回路。 The control means includes
A first pulse signal is obtained by comparing a first signal having a first output voltage waveform based on a difference voltage between a positive voltage and a negative voltage output from the two output terminals with a predetermined reference wave signal. First pulse signal generating means for generating;
A second pulse signal is generated by comparing a second signal having a second output voltage waveform based on a difference voltage between a positive voltage and a negative voltage output from the two output terminals and the reference wave signal. Second pulse signal generation means
The first pulse signal generated by the first pulse signal generation means controls on / off switching of the first switch means, and the second pulse signal generated by the second pulse signal generation means The switching power supply circuit according to claim 1 or 2, wherein on / off switching of the second switch means is controlled by the control.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353227A JP4432443B2 (en) | 2003-10-14 | 2003-10-14 | Switching power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353227A JP4432443B2 (en) | 2003-10-14 | 2003-10-14 | Switching power supply circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005124248A true JP2005124248A (en) | 2005-05-12 |
JP4432443B2 JP4432443B2 (en) | 2010-03-17 |
Family
ID=34611564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003353227A Expired - Fee Related JP4432443B2 (en) | 2003-10-14 | 2003-10-14 | Switching power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4432443B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009005442A (en) * | 2007-06-20 | 2009-01-08 | Ricoh Co Ltd | Switching regulator and method of controlling operation of switching regulator |
JP2010536320A (en) * | 2007-08-08 | 2010-11-25 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | Bipolar multi-output DC / DC converter and voltage regulator |
-
2003
- 2003-10-14 JP JP2003353227A patent/JP4432443B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009005442A (en) * | 2007-06-20 | 2009-01-08 | Ricoh Co Ltd | Switching regulator and method of controlling operation of switching regulator |
US7852056B2 (en) | 2007-06-20 | 2010-12-14 | Ricoh Company, Ltd. | Switching regulator |
CN101330253B (en) * | 2007-06-20 | 2012-06-20 | 株式会社理光 | Switching regulator and motion control method thereof |
JP2010536320A (en) * | 2007-08-08 | 2010-11-25 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | Bipolar multi-output DC / DC converter and voltage regulator |
Also Published As
Publication number | Publication date |
---|---|
JP4432443B2 (en) | 2010-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4857888B2 (en) | Multi-output DC / DC converter | |
JP4440869B2 (en) | DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter | |
US7327124B2 (en) | Control apparatus and method for a boost-inverting converter | |
JP4997891B2 (en) | DC-DC converter and control method of DC-DC converter | |
US7864970B2 (en) | Voltage supply circuit and microphone unit | |
JP4791094B2 (en) | Power circuit | |
US8102157B2 (en) | Multi-output power supply device having charge pump circuit | |
JP4857925B2 (en) | Multi-output DC / DC converter | |
TWI540818B (en) | Control circuit, dcdc converter, and driving method | |
JP2007043861A (en) | Power supply and electric apparatus employing it | |
JP2003289666A (en) | Switching power supply circuit | |
JP2006136134A (en) | Charge pumping circuit | |
JP4366540B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
JP2009504119A (en) | Step-down voltage converter | |
JP3250979B2 (en) | Switching power supply | |
JP5966503B2 (en) | Buck-boost DC-DC converter and portable device | |
JP2008099481A (en) | Charge pump circuit | |
JP4432443B2 (en) | Switching power supply circuit | |
JP2005117828A (en) | Regulator circuit | |
JP2005117886A (en) | Multiple-output dc-dc converter | |
JP2006129630A (en) | Power supply device and portable device | |
JP7129847B2 (en) | power supply circuit | |
JP2006345611A (en) | Charge pump circuit | |
JP4752829B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
JPH10262367A (en) | Switching power device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4432443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |