JP2005124020A - Inverter circuit - Google Patents

Inverter circuit Download PDF

Info

Publication number
JP2005124020A
JP2005124020A JP2003358814A JP2003358814A JP2005124020A JP 2005124020 A JP2005124020 A JP 2005124020A JP 2003358814 A JP2003358814 A JP 2003358814A JP 2003358814 A JP2003358814 A JP 2003358814A JP 2005124020 A JP2005124020 A JP 2005124020A
Authority
JP
Japan
Prior art keywords
transistor
lvpecl
circuit
inverter circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003358814A
Other languages
Japanese (ja)
Inventor
Norio Nomura
記央 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP2003358814A priority Critical patent/JP2005124020A/en
Publication of JP2005124020A publication Critical patent/JP2005124020A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a general-purpose LVPECL-IC is difficult to downsize and is expensive when it is so constructed as to be in an enabled mode while the E/D control voltage level is high, because it is necessary to customize the LVPECL-IC or to take measures such as connection of an inverter circuit by a differential amplifier or the like in the previous stage of an E/D circuit terminal. <P>SOLUTION: The bases of transistors Q1 and Q2 are connected and the emitter of the transistor Q1 and the collector of the transistor Q2 are connected. The E/D control voltage of the system is divided by a series circuit of a resistor R1 and a parallel circuit between a resistor R2 and a diode D1, and the divided control voltage is applied to the bases of the transistors Q1 and Q2. The output voltage of the polarity opposite to the E/D control voltage of the system is taken from the connecting point between the emitter of the transistor Q1 and the collector of the transistor Q2. In this way, by connecting the inverter circuit with the E/D control circuit of the LVPECL, an extremely small and low-cost E/D control circuit can be provided. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、インバータ回路に関し、特に少ない部品数で構成したＬＶＰＥＣＬ-ＩＣのＥ／Ｄ制御に用いるインバータ回路に関する。   The present invention relates to an inverter circuit, and more particularly to an inverter circuit used for E / D control of an LVPECL-IC configured with a small number of components.

従来、高速度動作を必要とする装置の汎用のロジックＩＣには、ＥＣＬ（Emitter Coupled Logic）ＩＣが用いられる。中でも、ＣＭＯＳ／ＴＴＬとのインタフェース向けに仕様化され、さらに、ＣＭＯＳ／ＴＴＬの低電源電圧化に伴って、電源電圧が＋3.3Ｖの低電圧のＬＶＰＥＣＬ（Low Voltage Positive ＥＣＬ）ＩＣが、高周波領域に対応するロジックＩＣの主流として市場に提供されている。
このＬＶＰＥＣＬ-ＩＣが一般的なＥ/Ｄ（Enable/Disable）制御機能付きの汎用のＬＶＰＥＣＬ-ＩＣの場合は、Ｅ/Ｄ制御は制御電圧レベルが Low のときに動作 Enable となるように構成されている。 Conventionally, an ECL (Emitter Coupled Logic) IC is used as a general-purpose logic IC of a device that requires high-speed operation. Above all, LVPECL (Low Voltage Positive ECL) IC, which is specified for the interface with CMOS / TTL, and has a low power supply voltage of + 3.3V in accordance with the lower power supply voltage of CMOS / TTL, Is provided to the market as a mainstream of logic ICs corresponding to the above.
When this LVPECL-IC is a general-purpose LVPECL-IC with a general E / D (Enable / Disable) control function, the E / D control is configured to be enabled when the control voltage level is low. ing.

図６は、汎用の差動増幅機能を有するＬＶＰＥＣＬ-ＩＣの一例を示す概要説明図であり、（ａ）は回路構成及びピン接続図であり、（ｂ）は入出力のタイミングチャートであり、（ｃ）は外形寸法図である。
同図（ａ）に示すように、端子２、３は入力信号端、端子１、６、７は出力信号端である。そして、端子４はＥ/Ｄ制御入力信号端である。
同図（ｂ）は、入力信号（ア）と出力信号（ウ）、（エ）、（オ）とＥ/Ｄ制御信号（イ）のタイミングチャートである。同図に示されるように、制御信号（イ）のレベルが Low のときにのみ、増幅された信号（エ）と、該信号（エ）と極性が反転した信号（オ）が出力される。 FIG. 6 is a schematic explanatory diagram showing an example of an LVPECL-IC having a general-purpose differential amplification function, (a) is a circuit configuration and pin connection diagram, (b) is an input / output timing chart, (C) is an external dimension drawing.
As shown in FIG. 2A, terminals 2 and 3 are input signal terminals, and terminals 1, 6, and 7 are output signal terminals. The terminal 4 is an E / D control input signal terminal.
FIG. 4B is a timing chart of the input signal (A), the output signals (C), (D), (E) and the E / D control signal (A). As shown in the figure, only when the level of the control signal (A) is Low, the amplified signal (D) and the signal (E) whose polarity is inverted from that of the signal (D) are output.

したがって、上述のようなＥ/Ｄ制御電圧レベルが Low レベルにおいてＬＶＰＥＣＬ-ＩＣの動作 Enable となるように設定されたシステムにおいて、特定のＬＶＰＥＣＬ-ＩＣに対して、制御レベルが High の場合にＩＣ動作 Enable となるように構成する場合は、カスタムのＬＶＰＥＣＬ-ＩＣを設計・製造するか、あるいは、差動増幅器等によるインバータ回路を当該のＬＶＰＥＣＬ-ＩＣのＥ/Ｄ回路端子の前段に接続する等の処置によって対応することになる。   Therefore, in a system in which the above-described E / D control voltage level is set to enable the operation of the LVPECL-IC when the level is low, the IC operation is performed when the control level is high for a specific LVPECL-IC. When configuring to be enabled, design or manufacture a custom LVPECL-IC, or connect an inverter circuit such as a differential amplifier before the E / D circuit terminal of the LVPECL-IC. It will be handled depending on the treatment.

しかしながら、逆極性のＥ/Ｄ制御電圧で動作 Enable となるように構成するために、カスタムのＬＶＰＥＣＬ-ＩＣを新規開発製造して対応すれば、部品点数が増えないものの、大幅なコストアップとなってしまう。また、ＬＶＰＥＣＬ-ＩＣのＥ/Ｄ回路端子前段に汎用のインバータ回路、例えば、前述の図６のＬＶＰＥＣＬを使用する場合は、部品点数が増えて小型化に適さないばかりか、コストアップにもつながるという問題がある。
本発明は、上記課題を解決するためになされたものであって、部品点数を極力減らして小型化に適し、低コストで構成できるＬＶＰＥＣＬ-ＩＣのＥ／Ｄ制御用のインバータ回路を提供することを目的とする。 However, if the custom LVPECL-IC is newly developed and manufactured in order to enable operation with an E / D control voltage of reverse polarity, the number of parts will not increase, but the cost will increase significantly. End up. In addition, when a general-purpose inverter circuit, for example, the LVPECL shown in FIG. 6 is used in front of the E / D circuit terminal of the LVPECL-IC, the number of parts increases, which is not suitable for downsizing and also leads to an increase in cost. There is a problem.
The present invention has been made to solve the above problems, and provides an inverter circuit for E / D control of LVPECL-IC that can be configured at a low cost by reducing the number of parts as much as possible and being suitable for downsizing. With the goal.

上記課題を解決するため、請求項１の発明のインバータ回路においては、第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とする。
また、請求項２の発明のインバータ回路においては、第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に２個の抵抗によって分圧された入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とする。 In order to solve the above-mentioned problem, in the inverter circuit according to the first aspect of the present invention, the bases of the first and second transistors, the emitter of the first transistor, and the collector of the second transistor are respectively connected. An input voltage is applied to the base connection point of the first and second transistors, and an output voltage having a polarity opposite to that of the input voltage is obtained from the connection point between the emitter of the first transistor and the collector of the second transistor. It is characterized by doing so.
In the inverter circuit according to claim 2, the bases of the first and second transistors, the emitter of the first transistor, and the collector of the second transistor are connected, respectively. An input voltage divided by two resistors is applied to the base connection point of the second transistor, and the input voltage has a polarity opposite to that of the input voltage from the connection point between the emitter of the first transistor and the collector of the second transistor. The output voltage is taken out.

請求項３の発明のインバータ回路においては、第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点には、２個の抵抗によって分圧されると共に、該分圧点と接地間にダイオードを接続して定電圧化された入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とする。
また、請求項４の発明のＬＶＰＥＣＬ−ＩＣのＥ／Ｄ制御回路においては、請求項１乃至請求項３のいずれかに記載のインバータ回路を汎用ＬＶＰＥＣＬ−ＩＣのＥ／Ｄ制御端子に接続して、システムより供給されるレベルHighのＥ／Ｄ制御電圧で前記汎用ＬＶＰＥＣＬ−ＩＣのＥ／Ｄ機能を動作 Enableとするようにしたことを特徴とする。 In an inverter circuit according to a third aspect of the present invention, the bases of the first and second transistors, the emitter of the first transistor and the collector of the second transistor are connected, respectively, and the first and second transistors are connected. The base connection point of the first transistor is divided by two resistors, and a constant voltage input voltage is applied by connecting a diode between the voltage division point and the ground. The output voltage having the opposite polarity to the input voltage is taken out from the connection point between the emitter and the collector of the second transistor.
Further, in the E / D control circuit of the LVPECL-IC of the invention of claim 4, the inverter circuit according to any one of claims 1 to 3 is connected to the E / D control terminal of the general-purpose LVPECL-IC. The E / D function of the general-purpose LVPECL-IC is set to operation enable with a high-level E / D control voltage supplied from the system.

本発明のインバータ回路によれば、トランジスタ２個、抵抗２個、ダイオード１個の５素子で構成することができる。
したがって、通常、ＬＶＰＥＣＬ-ＩＣのＥ／Ｄ制御方式は制御入力レベル low で動作 Enable であるのに対し、特定のＬＶＰＥＣＬ-ＩＣに対して、レベル High で動作 Enable となるように構成する場合、本発明のインバータ回路をそのＬＶＰＥＣＬのＥ／Ｄ制御回路に接続すれば、極めて小型・低コストのＥ／Ｄ制御回路を提供することができる。 According to the inverter circuit of the present invention, the inverter circuit can be composed of five elements including two transistors, two resistors, and one diode.
Therefore, normally, the E / D control method of LVPECL-IC is operation enable at the control input level low, whereas when configured to enable operation at a high level for a specific LVPECL-IC, this If the inverter circuit of the invention is connected to the LVPECL E / D control circuit, an extremely small and low-cost E / D control circuit can be provided.

以下、本発明を図面に示した実施の形態に基づいて説明する。図１（ｃ）は、本発明に係わるＬＶＰＥＣＬのＥ/Ｄ制御回路に対応するインバータの実施の一形態例を示す回路図であり、（ａ）、（ｂ）は本発明の前提となる基本回路とその改良型回路である。
同図（ａ）に示す基本回路はトランジスタＱ１、Ｑ２で構成され、このトランジスタＱ１とトランジスタＱ２のベース同士が接続され、また、トランジスタＱ１のエミッタとトランジスタＱ２のコレクタとが接続されると共に、トランジスタＱ１のコレクタは電源に接続され、トランジスタＱ２のエミッタは接地された基本的なインバータ回路である。 Hereinafter, the present invention will be described based on embodiments shown in the drawings. FIG. 1 (c) is a circuit diagram showing an embodiment of an inverter corresponding to an LVPECL E / D control circuit according to the present invention, and (a) and (b) are basic assumptions of the present invention. Circuit and its improved circuit.
The basic circuit shown in FIG. 2A is composed of transistors Q1 and Q2, the bases of the transistors Q1 and Q2 are connected, the emitter of the transistor Q1 and the collector of the transistor Q2 are connected, and the transistor A collector of Q1 is a basic inverter circuit connected to a power source, and an emitter of transistor Q2 is grounded.

前記回路において、トランジスタＱ１、Ｑ２のベース接続点に入力電圧を印加し、トランジスタＱ１、Ｑ２のエミッタ・コレクタ接続点より出力電圧を取出す。このときの同回路のインバータ回路の入出力電圧特性を図２に示す。同図に示されるように、入力電圧レベル（ＶＩＮ ）がトランジスタのＶＢＥ以上になると、入力電圧に比例して出力電圧が上昇するという問題があった。 In the circuit, an input voltage is applied to the base connection point of the transistors Q1 and Q2, and an output voltage is taken out from the emitter-collector connection point of the transistors Q1 and Q2. The input / output voltage characteristics of the inverter circuit of this circuit at this time are shown in FIG. As shown in the figure, when the input voltage level (V IN ) is equal to or higher than V BE of the transistor, there is a problem that the output voltage increases in proportion to the input voltage.

図１（ｂ）は、図１（ａ）の改良型のインバータを示す回路図である。同図に示すように、本回路は図１（ａ）のインバータ回路の入力側に分圧用抵抗Ｒ１、Ｒ２を付加したものである。入力レベルを分圧することによって、図３の同インバータ回路の入出力電圧特性図に示されるように、入力レベル（ＶＩＮ ）がトランジスタのＶＢＥ以上になっても、出力電圧が一定のインバータ回路を得ることができる。また、抵抗Ｒ１、Ｒ２による分圧比によって、図３の点線で示されるように、インバータ回路のスレッショルドレベルを変更させることが可能である。 FIG. 1B is a circuit diagram showing the improved inverter of FIG. As shown in the figure, in this circuit, voltage dividing resistors R1 and R2 are added to the input side of the inverter circuit of FIG. By dividing the input level, as shown in the input / output voltage characteristic diagram of the inverter circuit of FIG. 3, even if the input level (V IN ) becomes equal to or higher than the transistor V BE , the inverter circuit has a constant output voltage. Can be obtained. Further, the threshold level of the inverter circuit can be changed by the voltage dividing ratio by the resistors R1 and R2, as shown by the dotted line in FIG.

上述の本インバータ回路がＬＶＰＥＣＬ−ＩＣのＥ/Ｄ制御回路として機能するためには、入力レベルが1.8（ｖ）付近まで出力レベルが High であり、入力レベル 2.2（ｖ）以上で出力レベル Low になる必要がある。
図１（ｃ）は、本発明に係わるインバータ回路であり、図１（ｂ）のインバータ回路の分圧抵抗Ｒ１、Ｒ２の接続点にダイオードＤ１を追加して、出力レベルＯＮ−ＯＦＦの切り替えを急峻にしたものであり、図４は、同回路の入出力電圧特性を示す特性図である。
このように構成したインバータ回路の出力をＥ/Ｄ機能付きＬＶＰＥＣＬ-ＩＣのＥ/Ｄ制御端子に接続することによって、市販の一般的なＩＣでも入力レベルが High のときにＩＣの動作 Enable にすることが可能となる。 In order for this inverter circuit described above to function as an E / D control circuit for LVPECL-IC, the output level is high until the input level is close to 1.8 (v), and the output level is low when the input level is 2.2 (v) or higher. Need to be.
FIG. 1C is an inverter circuit according to the present invention, and a diode D1 is added to the connection point of the voltage dividing resistors R1 and R2 of the inverter circuit of FIG. 1B to switch the output level ON-OFF. FIG. 4 is a characteristic diagram showing input / output voltage characteristics of the circuit.
By connecting the output of the inverter circuit configured in this way to the E / D control terminal of the LVPECL-IC with E / D function, the operation of the IC can be enabled even when the input level is high even in a commercially available general IC. It becomes possible.

図１（ｃ）の回路図からわかるように、本インバータ回路は、回路素子がトランジスタ２個、抵抗２個、ダイオード１個の簡単な回路構成であり、汎用のインバータＩＣを使用することに比べれば、極めて小型で低コストなＬＶＰＥＣＬ-ＩＣ用のインバータ回路を実現できる。   As can be seen from the circuit diagram of FIG. 1 (c), this inverter circuit has a simple circuit configuration with two transistors, two resistors, and one diode, compared to using a general-purpose inverter IC. For example, an extremely small and low-cost inverter circuit for LVPECL-IC can be realized.

図１（ｃ）に示す本発明によるインバータ回路の応用例を示す。
図５は、出力部にＬＶＰＥＣＬ−ＩＣを使用した水晶発振器の回路図であって、ＬＶＰＥＣＬ−ＩＣのＥ/Ｄ制御回路に本発明のインバータ回路を使用している。
同図に示すように、本発振器は発振回路部１１と発振出力部１２とＬＶＰＥＣＬ-ＩＣ１３とインバータ回路１４とを備えている。そして、本発振器を含むシステムにおける前記ＬＶＰＥＣＬ-ＩＣ１３のＥ/Ｄ制御は、制御電圧レベルが High の場合にＩＣ動作 Enable となるように設定されている。
発振回路部１１は、例えばコルピッツ型の水晶発振回路で構成され、該発振回路部１１の出力は発振出力部１２の抵抗Ｒ３、Ｒ４、コンデンサＣ３分圧され、分圧された２系統の信号がＬＶＰＥＣＬ-ＩＣ１３の端子２と端子３にそれぞれ入力される。 An application example of the inverter circuit according to the present invention shown in FIG.
FIG. 5 is a circuit diagram of a crystal oscillator using an LVPECL-IC for the output unit, and the inverter circuit of the present invention is used for the E / D control circuit of the LVPECL-IC.
As shown in the figure, the oscillator includes an oscillation circuit unit 11, an oscillation output unit 12, an LVPECL-IC 13, and an inverter circuit 14. The E / D control of the LVPECL-IC 13 in the system including this oscillator is set to enable the IC operation when the control voltage level is high.
The oscillation circuit unit 11 is constituted by, for example, a Colpitts type crystal oscillation circuit, and the output of the oscillation circuit unit 11 is divided by the resistors R3 and R4 and the capacitor C3 of the oscillation output unit 12, and the divided two signals are obtained. The signals are input to the terminals 2 and 3 of the LVPECL-IC 13 respectively.

入力した２系統の入力は、前記ＬＶＰＥＣＬ-ＩＣ１３において増幅されて、それぞれ端子７、端子６より取出される。前記ＬＶＰＥＣＬ-ＩＣ１３の端子４はＥ/Ｄ制御信号入力端であり、入力レベル Low で該ＬＶＰＥＣＬ-ＩＣ１３は動作 Enable に制御される。
ここで、図５のＥ/Ｄ Cont 端には、通常とは逆に High レベルで動作 Enable となるよう制御信号が設定されており、このＥ/Ｄ制御信号に対応するために、該ＬＶＰＥＣＬ-ＩＣ１３のＥ/Ｄ制御端子（端子４）回路に本発明に係わるインバータ回路１４が接続されている。
このように構成することによって、Ｅ/Ｄ Cont端の High レベルの制御信号によって、前記ＬＶＰＥＣＬ-ＩＣ１３は動作 Enable となって、端子７、６より出力信号（ＯＵＴ１、ＯＵＴ２）を取出すことができる。 The two input systems are amplified by the LVPECL-IC 13 and taken out from the terminals 7 and 6, respectively. The terminal 4 of the LVPECL-IC 13 is an E / D control signal input terminal, and the LVPECL-IC 13 is controlled to enable operation when the input level is Low.
Here, a control signal is set at the E / D Cont end of FIG. 5 so that the operation is enabled at a high level contrary to the normal state. In order to correspond to the E / D control signal, the LVPECL- The inverter circuit 14 according to the present invention is connected to the E / D control terminal (terminal 4) circuit of the IC 13.
With this configuration, the LVPECL-IC 13 is enabled by the high level control signal at the E / D Cont end, and the output signals (OUT1, OUT2) can be taken out from the terminals 7 and 6.

本発明に係わるＬＶＰＥＣＬのＥ/Ｄ制御回路に対応するインバータの実施の一形態例を示す回路図で、（ａ）、（ｂ）はその原理を説明するための基本回路と改良型回路図、（ｃ）が本発明のインバータの回路図。BRIEF DESCRIPTION OF THE DRAWINGS It is a circuit diagram which shows one example of embodiment of the inverter corresponding to the E / D control circuit of LVPECL concerning this invention, (a), (b) is the basic circuit for explaining the principle, an improved circuit diagram, (C) is a circuit diagram of the inverter of the present invention. 図１（ａ）のインバータ回路の入出力電圧特性図。The input-output voltage characteristic view of the inverter circuit of Fig.1 (a). 図１（ｂ）のインバータ回路の入出力電圧特性図。The input-output voltage characteristic figure of the inverter circuit of FIG.1 (b). 図１（ｃ）のインバータ回路の入出力電圧特性図。The input-output voltage characteristic figure of the inverter circuit of FIG.1 (c). 本発明に係わるインバータ回路の応用例を示す、Ｅ/Ｄ制御回路に本発明のインバータ回路を使用したＬＶＰＥＣＬ−ＩＣを出力部に備えた水晶発振器の回路図。The circuit diagram of the crystal oscillator which provided the LVPECL-IC which uses the inverter circuit of this invention for an E / D control circuit in the output part which shows the application example of the inverter circuit concerning this invention. 汎用の差動増幅機能を有するＬＶＰＥＣＬ-ＩＣの一例を示す概要説明図で，（ａ）は回路構成及びピン接続図、（ｂ）は入出力信号のタイミングチャート、（ｃ）は外形寸法図。BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic explanatory drawing which shows an example of LVPECL-IC which has a general purpose differential amplification function, (a) is a circuit structure and pin connection diagram, (b) is a timing chart of an input-output signal, (c) is an external dimension figure.

符号の説明Explanation of symbols

１１・・発振回路部、 １２・・発振出力部、 １３・・ＬＶＰＥＣＬ-ＩＣ、
１４・・インバータ回路、
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５・・コンデンサ、 Ｄ１・・ダイオード、
Ｑ１、Ｑ２・・トランジスタ、 Ｒ１、Ｒ２、Ｒ３、Ｒ４・・抵抗























11 .. Oscillation circuit part, 12 .. Oscillation output part, 13 .. LVPECL-IC,
14. Inverter circuit,
C1, C2, C3, C4, C5 ... capacitor, D1 ... diode,
Q1, Q2 ... Transistors, R1, R2, R3, R4 ... Resistance























Claims (4)

第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とするインバータ回路。   An input voltage is applied between the bases of the first and second transistors, the emitter of the first transistor and the collector of the second transistor, and the base connection point of the first and second transistors. An inverter circuit characterized in that an output voltage having a polarity opposite to that of the input voltage is extracted from a connection point between the emitter of the first transistor and the collector of the second transistor. 第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に２個の抵抗によって分圧された入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とするインバータ回路。   Two resistors are connected between the bases of the first and second transistors, the emitter of the first transistor and the collector of the second transistor, respectively, and the base connection point of the first and second transistors. An inverter that applies an input voltage divided by the output voltage and extracts an output voltage having a polarity opposite to that of the input voltage from a connection point between the emitter of the first transistor and the collector of the second transistor. circuit. 第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に、２個の抵抗によって分圧されると共に該分圧点と接地間にダイオードを接続して定電圧化された入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とするインバータ回路。   The bases of the first and second transistors, the emitter of the first transistor and the collector of the second transistor are respectively connected, and two bases are connected to the base connection point of the first and second transistors. A voltage is divided by a resistor and a diode is connected between the voltage dividing point and the ground to apply a constant input voltage. From the connection point between the emitter of the first transistor and the collector of the second transistor An inverter circuit characterized in that an output voltage having a polarity opposite to that of the input voltage is taken out. 請求項１乃至請求項３のいずれかに記載のインバータ回路を汎用ＬＶＰＥＣＬ−ＩＣのＥ／Ｄ制御端子に接続して、システムより供給されるレベルHighのＥ／Ｄ制御電圧で前記汎用ＬＶＰＥＣＬ−ＩＣのＥ／Ｄ機能を動作 Enable とするようにしたことを特徴とするＬＶＰＥＣＬ−ＩＣのＥ／Ｄ制御回路。











The inverter circuit according to any one of claims 1 to 3 is connected to an E / D control terminal of a general-purpose LVPECL-IC, and the general-purpose LVPECL-IC is supplied with a high-level E / D control voltage supplied from the system. The LVPECL-IC E / D control circuit is characterized in that the E / D function of the LVPECL-IC is set to operation enable.











JP2003358814A 2003-10-20 2003-10-20 Inverter circuit Pending JP2005124020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003358814A JP2005124020A (en) 2003-10-20 2003-10-20 Inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003358814A JP2005124020A (en) 2003-10-20 2003-10-20 Inverter circuit

Publications (1)

Publication Number Publication Date
JP2005124020A true JP2005124020A (en) 2005-05-12

Family

ID=34615222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003358814A Pending JP2005124020A (en) 2003-10-20 2003-10-20 Inverter circuit

Country Status (1)

Country Link
JP (1) JP2005124020A (en)

Similar Documents

Publication Publication Date Title
JPH08288804A (en) Comparator circuit
KR20010049227A (en) Level adjustment circuit and data output circuit thereof
US5900745A (en) Semiconductor device including input buffer circuit capable of amplifying input signal with low amplitude in high speed and under low current consumption
US5214317A (en) CMOS to ECL translator with incorporated latch
US10707863B2 (en) Power-on reset circuit
JP3256664B2 (en) Level conversion circuit
US6753707B2 (en) Delay circuit and semiconductor device using the same
US6373297B1 (en) Input buffer capable of achieving quick response
JP2005124020A (en) Inverter circuit
US7659775B2 (en) Output differential stage
US5831454A (en) Emitter coupled logic (ECL) gate
JP2008160304A (en) Cml circuit
EP0302217B1 (en) Oscillator circuit
JP3583359B2 (en) Logic level conversion circuit
JPH06326592A (en) Electronic circuit with driver circuit
US20060181347A1 (en) Delay circuit and method therefor
KR100319288B1 (en) High speed low skew cmos to ecl converter
JP5126058B2 (en) Circuit configuration for generating square wave signals
US10644699B2 (en) Lower voltage switching of current mode logic circuits
KR100332209B1 (en) Input buffer capable of quick response
JPH06104723A (en) Cmos/ecl level converter circuit
KR930007564B1 (en) Ecl circuit with fet full down load
JPH02179118A (en) Semiconductor integrated circuit
JPS63128814A (en) Level conversion circuit
JPH09270693A (en) Level conversion circuit