JP2005123633A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2005123633A JP2005123633A JP2004303436A JP2004303436A JP2005123633A JP 2005123633 A JP2005123633 A JP 2005123633A JP 2004303436 A JP2004303436 A JP 2004303436A JP 2004303436 A JP2004303436 A JP 2004303436A JP 2005123633 A JP2005123633 A JP 2005123633A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- resin
- leads
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は半導体装置及びその半導体装置を複数個実装した半導体装置ユニットに関するものである。 The present invention relates to a semiconductor device and a semiconductor device unit in which a plurality of the semiconductor devices are mounted.
近年、半導体装置のますますの高集積化に伴い、種々の半導体パッケージ構造が提案されている。例えば、1996年5月17日に公開された日本国の公開特許公報"特開平8ー125066号"、1998年7月21日に公開された日本国の公開特許公報"特開平10ー189861号"に記載されているような構造が提案されている。
前者の公報に示されている構造を得るには、リードフレームをエッチング技術により加工する必要がある。しかしながら、この加工には、多くの工程が必要であるためリードフレームの加工に時間がかかるという問題に加え、形状の制御性が難しいという問題がある。
一方、後者の公報に示された構造を得るには、複数のリードの中間部を上方向及び横方向に曲折する必要がある。しかしながら、緻密な間隔で配置されている多数のリードの中間部を上方向及び横方向に曲折することは、現実的に困難性を伴うという問題がある。
In order to obtain the structure shown in the former publication, it is necessary to process the lead frame by an etching technique. However, since this process requires many steps, there is a problem that it is difficult to control the shape in addition to the problem that it takes time to process the lead frame.
On the other hand, in order to obtain the structure shown in the latter publication, it is necessary to bend the intermediate portions of the leads in the upward and lateral directions. However, there is a problem that it is practically difficult to bend the intermediate portions of a large number of leads arranged at fine intervals upward and laterally.
本発明の目的は、半導体チップのサイズと同等のサイズを有する、集積度の高い樹脂封止型の半導体装置構造を提供することである。
本発明の他の目的は、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を制御性よく、簡単に製造する方法を提供することである。
An object of the present invention is to provide a highly integrated resin-encapsulated semiconductor device structure having a size equivalent to that of a semiconductor chip.
Another object of the present invention is to provide a method for easily manufacturing a resin-encapsulated semiconductor device in which a part of a lead is exposed from the surface of the resin with good controllability.
上記の目的を達成するために、本願の代表的な発明では、樹脂封止型半導体装置において、半導体チップ上に配置され、その端部が半導体チップの主面に対して垂直方向に屈曲する複数のリードであって、各リードの端部の先端が樹脂の表面から露出され、その露出された端部の先端上には、外部と接続するための導電体がそれぞれ形成される。
このような構成によれば、半導体チップのサイズと同等のサイズの樹脂封止型半導体装置を実現することができる。
In order to achieve the above object, according to a representative invention of the present application, in a resin-encapsulated semiconductor device, a plurality of semiconductor devices are arranged on a semiconductor chip, and end portions thereof are bent in a direction perpendicular to the main surface of the semiconductor chip. The leads of the ends of each lead are exposed from the surface of the resin, and conductors for connecting to the outside are formed on the tips of the exposed ends.
According to such a configuration, a resin-encapsulated semiconductor device having a size equivalent to the size of the semiconductor chip can be realized.
上記の他の目的を達成するために、本願の他の代表的な発明では、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置の製造方法において、リードの端部を半導体チップの表面に対して垂直方向に屈曲させ、その端部の先端を露出させるように形成する。
このような方法によれば、リードの端部を曲折するので、既存のプレス加工等の加工方法を流用することにより、制御性よく容易に、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を形成することができる。
In order to achieve the other object, in another representative invention of the present application, in a method of manufacturing a resin-encapsulated semiconductor device in which a part of a lead is exposed from the surface of the resin, the end of the lead The portion is bent in the direction perpendicular to the surface of the semiconductor chip, and the tip of the end portion is exposed.
According to such a method, since the end portion of the lead is bent, a part of the lead can be easily exposed from the surface of the resin with good controllability by diverting the existing processing method such as press working. A resin-encapsulated semiconductor device can be formed.
本願の代表的な発明によれば、半導体チップのサイズと同等のサイズを有する、集積度の高い樹脂封止型の半導体装置を実現することができる。
また、本願の他の代表的な発明によれば、リードの端部を曲折する際、既存のプレス加工等の加工方法を利用することができるので、制御性よく容易に、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を形成することができる。
According to the representative invention of the present application, it is possible to realize a highly integrated resin-encapsulated semiconductor device having a size equivalent to that of a semiconductor chip.
Further, according to another representative invention of the present application, when bending the end portion of the lead, since an existing processing method such as press working can be used, the lead from the surface of the resin can be easily and easily controlled. It is possible to form a resin-encapsulated semiconductor device in which a part of the semiconductor device is exposed.
以下に図面を参照しながら本発明の実施の形態を説明する。以下の説明では、本発明に直接係わる部分が中心に説明され、それ以外の部分については説明が省略される。まず、図1及び図2を参照して第1の実施の形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings. In the following description, the part directly related to the present invention will be mainly described, and the description of other parts will be omitted. First, a first embodiment will be described with reference to FIGS.
図1には、本発明に関わる樹脂封止型半導体装置の第1の実施の形態の断面図が示されている。図2には、図1に示される樹脂封止型半導体装置の平面図が示されている。 FIG. 1 shows a cross-sectional view of a first embodiment of a resin-encapsulated semiconductor device according to the present invention. FIG. 2 is a plan view of the resin-encapsulated semiconductor device shown in FIG.
第1の実施の形態では、半導体素子10上に複数のリード20が絶縁性のテープ30を介して配置されている。このリード20は半導体素子10上に形成された複数のパッド40と電気的に接続される。ここでは、この電気的接続に金線50が用いられている。各パッド40は半導体素子10の表面に形成された半導体集積回路にそれぞれ接続される。これらの要素は樹脂60により封止されている。
In the first embodiment, a plurality of
リード20の端部は、半導体素子10の表面と垂直の方向に曲折している。曲折されたリード20の端部の先端は、樹脂60から露出される。この露出された各リード20の端部の先端上には、複数の極部70がそれぞれ形成されている。
これらの電極70は図3に示されるような外部基板80上に電気的に接続され、所定の電極から半導体素子10内で発生された電気的な信号が外部へ出力される。また、他の電極に外部からの電気的な信号が与えられる。この電極部70は半田により形成されることが多い。本実施の形態ではボール状の半田により形成された電極部が示されているが、形状及び材質はこれに限られるものではない。例えば、ボール状ではなく、平面状の電極が適用されることも考えられるし、半田に限らず他の金属性の導電体が用いられることも考えられる。
The end of the
These
ここで、理解を容易にする為、図2の平面図から電極70を取り除いた模式図が図4に示される。図4に示されるように、樹脂60の表面には、リード20の端部の先端20'が露出している。この露出されたリード20の端部の先端20'は電極70と電気的な接続に接続されるように露出される。
Here, for ease of understanding, a schematic diagram in which the
図4では、露出されたリード20の端部の先端20'は正方形状に示されているが、電極70と電気的に接続されれば、その形状はこれに限らない。リード20が平板状であれば、露出されるリード20の端部の先端20'は長方形状になる。発明者の知見によれば、電極70が球状である場合、リード20の端部の先端20'は正方形状であることが最適であると考えられている。
このような構成によれば、半導体チップのサイズと同等のサイズを有する、集積度の高い樹脂封止型の半導体装置を実現することができる。
In FIG. 4, the
According to such a configuration, a highly integrated resin-encapsulated semiconductor device having a size equivalent to the size of the semiconductor chip can be realized.
次に、この半導体装置の製造方法について説明する。ここでは、発明に直接関わる点のみが詳細に説明され、その他の点についての説明は省略されるが、省略された点は特開平8ー227967号等を参照すれば容易に理解できる。 Next, a method for manufacturing this semiconductor device will be described. Here, only the points directly related to the invention will be described in detail, and description of other points will be omitted. However, the omitted points can be easily understood by referring to Japanese Patent Laid-Open No. 8-227967.
まず、図5に示されるように、複数のリード20が所定の位置に配置されたリードフレーム20Fが準備される。図5では、リードフレーム20Fの内、1つの半導体素子に対応するリードのみ示されているが、実際には、スペースFを介して同様の構成が繰り返し配置されている。
First, as shown in FIG. 5, a
このリードフレーム20Fの各リード20の端部の先端20'は、プレス加工により垂直方向(図面の手前方向)に折曲げられる。ここでいう垂直方向への折曲げとは、後の工程でリードと接続される半導体素子の表面に対して、リードの先端20'が直角方向に曲折していることをいう。
この折曲げられるリード20の端部の長さは、後の工程で形成される樹脂の厚さとの関係で決定される。すなわち、端部の先端を樹脂の表面に露出させる為、樹脂の厚みが厚くなれば、折曲げられるリードの端部は長くなり、樹脂の厚みが薄くなれば、折曲げられるリードの端部は短くなる。折曲げるリードの端部の長さは、設計者により適宜設定される。
The tip 20 'of the end portion of each
The length of the end portion of the
次に、この複数のリードの内、図5において左側に配置されているリード群20L及び右側に配置されているリード群20Rの下部に絶縁性のテープ30L、30Rがそれぞれ接着される。このテープ30は上記公報等にも紹介されているようにテープの両面に接着性を有するようなものである。ここでは、絶縁性のテープ30L、30Rは右側及び左側のリード群の下部にそれぞれ連続的に配置されているが、テープの形状はこれに限るものではない。例えば、絶縁性のテープ30L、30Rを幾つかに分割した形状も考えられるし、各リード20の下部にのみテープを配置した形状も考えられる。
Next, among the plurality of leads,
次に、図6に示されるように半導体素子10が、絶縁性テープ30接着されたリード20の下方に配置され、その後、半導体素子10の回路形成面とリード20とが絶縁性のテープ30を介して接着される。
この後、図7に平面図が示され、図8に断面図が示されるように、複数のリード20の内、所定のリードと半導体素子10上の所定のパッド40とが金線50に接続される。この接続は、公知のワイヤボンディング方法により実現できる。ここでは、金線による接続の例が示されたが、リードとパッドとは電気的に接続されれば機能的に十分である為、他の導電性の高い導電体も利用することができる。
Next, as shown in FIG. 6, the
Thereafter, as shown in a plan view in FIG. 7 and a cross-sectional view in FIG. 8, a predetermined lead of the plurality of
次に、図7及び図8に示された構造を上金型90A及び下金型90Bから成る金型90により図9のように挟持し、内部にエポキシ樹脂等の封止樹脂60を注入する。この時、リード20の端部の先端20'と上金型90Aとが接触するように金型90が挟持されているので、封止樹脂60を注入した後、金型を外すと、図10に示すようにリード20の先端20'が露出する。
このリード20の先端20'上に電極70となるボール状の半田が形成される。本実施の形態ではボール状の半田により形成された電極部が示されているが、ボール状ではなく、平面状の電極を適用することも可能である。また、半田に限らず他の金属性の導電体を用いることもできる。
Next, the structure shown in FIGS. 7 and 8 is sandwiched as shown in FIG. 9 by a
Ball-shaped solder to be the
この後、複数の半導体装置が形成されたリードフレーム20Fをプレス加工し、個々の半導体装置に分割する。すなわち、封止樹脂60より外部へ導出しているリードを切断し、図1に示すような半導体装置を得る。
Thereafter, the
このような製造方法によれば、リードの端部を曲折する際、既存のプレス加工等の加工方法を利用することができるので、制御性よく容易に、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を形成することができる。従って、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を低コストで製造することができる。 According to such a manufacturing method, when bending the end portion of the lead, an existing processing method such as press working can be used. Therefore, a part of the lead is easily exposed from the surface of the resin with good controllability. Such a resin-encapsulated semiconductor device can be formed. Therefore, a resin-encapsulated semiconductor device in which a part of the lead is exposed from the resin surface can be manufactured at low cost.
次に、第2の実施の形態を説明する。この実施の形態の説明において、上述の第1の実施の形態と同一部分には同一符号を付すことによりその説明が省略される。
この実施の形態での特徴的な構成は電極の配置にある。この形態では、樹脂から露出しているリードの先端がジグザグ状(千鳥状)に配置されている。従って、リードの先端に接続される電極がジグザグ状に配置されることになる。
Next, a second embodiment will be described. In the description of this embodiment, the same parts as those in the first embodiment described above are denoted by the same reference numerals, and the description thereof is omitted.
The characteristic configuration in this embodiment is the arrangement of electrodes. In this embodiment, the tips of the leads exposed from the resin are arranged in a zigzag shape (staggered shape). Therefore, the electrodes connected to the tips of the leads are arranged in a zigzag shape.
図12には本実施の形態の断面図が示され、図13には本実施の形態における電極の配置を現わす平面図が示され、図14には理解を容易にする為、図13の平面図から電極を取り除いた模式図(露出されたリードの先端の配置を示す平面図)が図14に示される。これらの図を用いて以下に第2の実施の形態の説明を続ける。 12 shows a cross-sectional view of the present embodiment, FIG. 13 shows a plan view showing the arrangement of electrodes in the present embodiment, and FIG. 14 shows the plan view of FIG. 13 for easy understanding. FIG. 14 shows a schematic diagram (plan view showing the arrangement of exposed lead tips) with electrodes removed from the plan view. The description of the second embodiment will be continued below with reference to these drawings.
第2の実施の形態では、半導体素子10上に複数の長さの短い短リード20LA、20RAと、短リードより長さの長い長リード20LB、20RBとが、交互に配置されている。図面上、左側に短リード20LAと、長リード20LBとが交互に配置され、右側に短リード20RAと、長リード20RBとが交互に配置されている。この短リードと長リードの長さは、隣接するリードとの距離(一般にピッチと言われる)、リードの先端上に形成される電極の大きさ等を考慮して、設計者が適宜設定できる。
これらのリードはそれぞれ絶縁性のテープ30LA,30LB,30RA,30RBを半導体素子10に接着されている。各リードは半導体素子10上に形成された複数のパッド40と電気的に接続される。ここでは、この電気的接続に金線50が用いられている。各パッド40は半導体素子10の表面に形成された半導体集積回路にそれぞれ接続される。これらの要素は樹脂60により封止されている。
In the second embodiment, a plurality of short leads 20LA and 20RA having a plurality of short lengths and long leads 20LB and 20RB having a longer length than the short leads are alternately arranged on the
These leads are respectively bonded to the
各リードの端部は、第1の実施の形態と同様に半導体素子10の表面と垂直の方向に曲折している。曲折されたリードの端部の先端20LA',20LB',20RA',20RB'は、樹脂60から露出される。リードの先端20LA'とリードの先端20LB'はそれぞれ直線上に位置する。また、リードの先端20LA'とリードの先端20LB'先端とは、平行な位置関係にある。他方のリードの先端20RA'とリードの先端20RB'も同様の関係にある。この露出された各リードの先端上には、複数の極部70LA,70LB,70RB,70RAがそれぞれ形成されている。従って、各電極70LA,70LB,70RB,70RAは、それぞれ直線状に配置され、互いに平行である。
The end of each lead is bent in the direction perpendicular to the surface of the
このような構成によれば、第1の実施の形態の半導体装置より、さらに集積度の高い樹脂封止型の半導体装置を実現することができる。
すなわち、リード間のピッチ(リードとリードの間隔)は、電極の大きさ等も考慮して決められる。従って、第1の実施の形態のような構成では、リード間のピッチよりも電極の大きさが、リード間ピッチを決める際の支配的な要因になる。よって、隣接するリードに接続される電極が近接して配置される第1の実施の形態の構成では、リード間のピッチを大きく設定する必要がある。
According to such a configuration, a resin-encapsulated semiconductor device with a higher degree of integration than the semiconductor device of the first embodiment can be realized.
That is, the pitch between the leads (the distance between the leads) is determined in consideration of the size of the electrode and the like. Therefore, in the configuration as in the first embodiment, the size of the electrode is a dominant factor in determining the pitch between leads rather than the pitch between leads. Therefore, in the configuration of the first embodiment in which electrodes connected to adjacent leads are arranged close to each other, it is necessary to set a large pitch between the leads.
しかしながら、本実施の形態のように電極をジグザクに配置すれば、隣接するリードに接続される電極間の距離が大きくとれるので、リード間のピッチを決める際、電極の大きさはもはや支配的な要因ではなくなる。その為、設計の自由度が大幅に増すと共に、複数のリードを最小ピッチで配置することも可能になるので、装置の実装密度が上がり、さらに集積度の高い樹脂封止型の半導体装置を実現することができる。 However, if the electrodes are arranged in a zigzag manner as in the present embodiment, the distance between the electrodes connected to the adjacent leads can be increased. Therefore, when determining the pitch between the leads, the size of the electrodes is no longer dominant. It is no longer a factor. As a result, the degree of freedom in design is greatly increased, and multiple leads can be arranged at the minimum pitch. This increases the mounting density of the device and realizes a highly integrated resin-encapsulated semiconductor device. can do.
次に、本実施の形態における半導体装置の製造方法について説明する。この説明において、省略された点は上述の説明等を参照すれば容易に理解できる。 Next, a method for manufacturing a semiconductor device in the present embodiment will be described. In this description, the omitted points can be easily understood by referring to the above description.
まず、図15に示されるように、複数のリードが所定の位置に配置されたリードフレーム20F'が準備される。このリードフレーム20F'は、長さの短い短リード20LA、20RAと、短リードより長さの長い長リード20LB、20RBとを有する。短リード20LAと、長リード20LBとは交互に配置され、短リード20RAと、長リード20RBとが交互に配置されている。
長リード20LB、20RBにおいては、各リードの付け根(各リードがフレームに接続される部分)から各リードの先端までの長さが短リード20LA、20RAのそれよりも長い。言い換えると、長リード20LB、20RBは、リードが導入される半導体素子の一辺から先端までの距離が短リード20LA、20RAのそれよりも大きい。
First, as shown in FIG. 15, a
In the long leads 20LB and 20RB, the length from the root of each lead (the part where each lead is connected to the frame) to the tip of each lead is longer than that of the short leads 20LA and 20RA. In other words, the long leads 20LB and 20RB have a distance from one side to the tip of the semiconductor element into which the leads are introduced larger than that of the short leads 20LA and 20RA.
図15では、リードフレーム20F'の内、1つの半導体素子に対応するリードのみ示されているが、実際には、スペースS'を介して同様の構成が繰り返し配置されている。
In FIG. 15, only the lead corresponding to one semiconductor element is shown in the
このリードフレーム20F'の各リードの端部の先端20LA',20LB',20RA',20RB'は、プレス加工により垂直方向(図面の手前方向)に折曲げられる。ここでいう垂直方向への折曲げとは、後の工程でリードと接続される半導体素子の表面に対して、リードの先端が直角方向に曲折していることをいう。
この折曲げられるリードの端部の長さは、第1の実施の形態と同様に後の工程で形成される樹脂の厚さとの関係で決定される。すなわち、端部の先端を樹脂の表面に露出させる為、樹脂の厚みが厚くなれば、折曲げられるリードの端部は長くなり、樹脂の厚みが薄くなれば、折曲げられるリードの端部は短くなる。折曲げるリードの端部の長さは、設計者により適宜設定される。
The leading ends 20LA ′, 20LB ′, 20RA ′, and 20RB ′ of the ends of the leads of the
The length of the end portion of the lead to be bent is determined by the relationship with the thickness of the resin formed in the subsequent process, as in the first embodiment. That is, in order to expose the tip of the end to the surface of the resin, if the thickness of the resin increases, the end of the lead that is bent becomes longer, and if the thickness of the resin decreases, the end of the lead that is bent becomes Shorter. The length of the end portion of the lead to be bent is appropriately set by the designer.
次に、リード群20LA、20LBの下部に絶縁性テープ30LA,30LBがそれぞれ接着され、リード群20RA、20RBの下部に絶縁性テープ30RA,30RBがそれぞれ接着される。これらのテープは上記公報等にも紹介されているようにテープの両面に接着性を有するようなものである。
テープの形状はこれに限るものではなく、例えば、絶縁性のテープ30を幾つかに分割した形状も考えられるし、各リードの下部にのみテープを配置した形状も考えられる。
次に、半導体素子10が、絶縁性テープが接着されたリードの下方に配置され、その後、半導体素子10の回路形成面とリードとが絶縁性のテープを介して接着される。
Next, the insulating tapes 30LA and 30LB are bonded to the lower portions of the lead groups 20LA and 20LB, respectively, and the insulating tapes 30RA and 30RB are bonded to the lower portions of the lead groups 20RA and 20RB, respectively. These tapes have adhesiveness on both sides of the tape as introduced in the above publications.
The shape of the tape is not limited to this. For example, a shape in which the insulating
Next, the
この後、複数のリードの内、所定のリードと半導体素子10上の所定のパッド40とが金線50に接続される。ここでは、金線による接続の例が示されたが、リードとパッドとは電気的に接続されれば機能的に十分である為、他の導電性の高い導電体も利用することができる。
Thereafter, of the plurality of leads, a predetermined lead and a
次に、第1の実施の形態と同様に金型を用いてエポキシ樹脂等の封止樹脂60を注入する。この時、リードの端部の先端20LA'、20LB'、20RA'、20RB'と上金型とが接触するように金型が挟持されているので、封止樹脂60を注入した後、金型を外すと、図15に示すようにリードの先端が露出する。
Next, as in the first embodiment, a sealing
このリード20LA'、20LB'、20RA'、20RB'の先端上に電極70LA,70LB,70RA,70RBとなるボール状の半田が形成される。本実施の形態ではボール状の半田により形成された電極部が示されているが、ボール状ではなく、平面状の電極を適用することも可能である。また、半田に限らず他の金属性の導電体を用いることもできる。
この後、複数の半導体装置が形成されたリードフレーム20F'をプレス加工し、個々の半導体装置に分割する。すなわち、封止樹脂60より外部へ導出しているリードを切断し、図12に示すような半導体装置を得る。
Ball-shaped solder to be the electrodes 70LA, 70LB, 70RA, 70RB is formed on the tips of the leads 20LA ′, 20LB ′, 20RA ′, 20RB ′. In the present embodiment, an electrode portion formed of ball-shaped solder is shown, but a flat electrode may be applied instead of a ball. Further, not only solder but also other metallic conductors can be used.
Thereafter, the
このような製造方法によれば、リードの端部を曲折する際、既存のプレス加工等の加工方法を利用することができるので、制御性よく容易に、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を形成することができる。従って、本実施の形態ような集積度の高い樹脂封止型の半導体装置を低コストで製造することができる。 According to such a manufacturing method, when bending the end portion of the lead, an existing processing method such as press working can be used. Therefore, a part of the lead is easily exposed from the surface of the resin with good controllability. Such a resin-encapsulated semiconductor device can be formed. Therefore, a resin-encapsulated semiconductor device having a high degree of integration as in this embodiment can be manufactured at low cost.
次に、第3の実施の形態を説明する。この実施の形態の説明において、上述の第1及び第2の実施の形態と同一部分には同一符号を付すことによりその説明が省略される。 Next, a third embodiment will be described. In the description of this embodiment, the same parts as those in the first and second embodiments described above are denoted by the same reference numerals, and the description thereof is omitted.
この実施の形態での特徴的な構成は封止樹脂の形状にある。
この実施の形態では、図17及び図18に示されるように、電極70の周辺部の封止樹脂に凸部61L,61Rが形成されている。この凸部61L,61Rは封止樹脂61と一体的に形成されている。この凸部61L,61Rは電極70が形成されている封止樹脂の表面から段違いに高く形成される。また、凸部61Lと凸部61Rとは同じ高さである 。
この凸部61L,61Rの高さは、リードの先端20'から電極の最高部までの高さ及び外部基板80'に搭載する際の電極の溶融を考慮して決定される。
The characteristic configuration in this embodiment is the shape of the sealing resin.
In this embodiment, as shown in FIGS. 17 and 18,
The height of the convex portions 61L and 61R is determined in consideration of the height from the tip 20 'of the lead to the highest portion of the electrode and the melting of the electrode when mounted on the external substrate 80'.
すなわち、図19(A)に示されるように半導体装置が外部基板80'に搭載される前、リードの先端20'から電極の最高部までの高さH1は、凸部61L,61Rの高さH2より高さH3だけ高くなる。言い換えると、凸部61L,61Rの高さH2は、電極の最高部の高さH1より高さH3だけ低い高さに設定される。
この高さH3は、図19(B)に示されるように半導体装置を外部基板80'に搭載した際、電極が溶融する分に相当する高さである。
That is, as shown in FIG. 19A, before the semiconductor device is mounted on the
This height H3 is a height corresponding to the melting of the electrode when the semiconductor device is mounted on the
このような構成によれば、外部基板と半導体装置との間は、常に一定の高さH2が保たれることになり、半導体装置の外部基板への確実な実装が可能となる。また、電極の周囲に形成される凸部は、半導体装置を遠隔地に輸送して外部基板上に搭載するような場合、輸送中に半導体装置へ加わる種々の力から電極部を保護する機能も有する。 According to such a configuration, a constant height H2 is always maintained between the external substrate and the semiconductor device, and the semiconductor device can be reliably mounted on the external substrate. The convex portions formed around the electrodes also have a function of protecting the electrode portions from various forces applied to the semiconductor device during transportation when the semiconductor device is transported to a remote place and mounted on an external substrate. Have.
この実施の形態の封止樹脂の凸部61L,61Rは、図20に示されるような金型91を用いて形成される。この金型91は上金型91A及び下金型91Bから成る。この上金型91Aには、上述の凸部61L、61Rに対応する部分に樹脂が充填されるような形状が設けられている。
この金型91を図20のように挟持し、内部にエポキシ樹脂等の封止樹脂61を注入する。この時、リード20の端部の先端20'と上金型91Aとが接触するように金型91が挟持されているので、封止樹脂61を注入した後、金型を外すと、図21に示すようにリード20の先端20'が露出する。
The convex portions 61L and 61R of the sealing resin of this embodiment are formed using a
The
このような製造方法によれば、リードの端部を曲折する際、既存のプレス加工等の加工方法を利用することができるので、制御性よく容易に、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を形成することができる。従って、本実施の形態ような外部基板への確実な実装が可能とな樹脂封止型の半導体装置を低コストで製造することができる。 According to such a manufacturing method, when bending the end portion of the lead, an existing processing method such as press working can be used. Therefore, a part of the lead is easily exposed from the surface of the resin with good controllability. Such a resin-encapsulated semiconductor device can be formed. Therefore, the resin-encapsulated semiconductor device can be manufactured at low cost because it can be reliably mounted on the external substrate as in the present embodiment.
次に、第4の実施の形態を説明する。この実施の形態の説明において、上述の実施の形態と同一部分には同一符号を付すことによりその説明が省略される。
この実施の形態での特徴的な構成は、リードの先端と電極が接続される部分の樹脂が電極の形状に併せて、凹形状になっていることである。
Next, a fourth embodiment will be described. In the description of this embodiment, the same parts as those in the above-described embodiment are denoted by the same reference numerals, and the description thereof is omitted.
The characteristic configuration in this embodiment is that the resin at the portion where the tip of the lead and the electrode are connected has a concave shape together with the shape of the electrode.
この実施の形態では、図22の断面図及び図23の電極を除いた平面図に示されるように、リードの先端20'と電極70が接続される部分に凹部62L,62Rが形成されような封止樹脂62が用いられている。この凹部62L,62Rの底にはリードの先端20'が露出している。電極70は、この凹部の底でリードの先端20'と電気的に接続する。この実施の形態では、球状の電極形状に併せ、凹部は略半円状に形成される。電極の形状が平板型であれば、凹部は四角形状に形成すればよい。
In this embodiment, as shown in the cross-sectional view of FIG. 22 and the plan view excluding the electrode of FIG. 23, the
この実施の形態の封止樹脂の凹部62L,62Rは、図24に示されるような金型92を用いて形成される。この金型92は上金型92A及び下金型92Bから成る。この上金型92Aには、上述の凹部62L、62Rに対応する部分に樹脂が充填されなような形状が設けられている。
この金型92を図24のように挟持し、内部にエポキシ樹脂等の封止樹脂62を注入する。この時、リードの先端20'と上金型92Aとが接触するように金型92が挟持されているので、封止樹脂62を注入した後、金型を外すと、図25に示すようにリードの先端20'が凹部62L、62Rの底部から露出する。
The
The
このような製造方法によれば、上述の実施の形態で説明された効果に加え、電極を固定する部位が封止樹脂の表面に現われるので、電極とリードとを接続する場合の位置認識がより簡単になり確実性が向上する。また、電極を半田で形成する場合、半田の形成に先だって接続部に塗布するフラックスは流動性が高い為、上述の実施の形態ではフラックスが流れ出す可能性があったが、本実施の形態では、凹部内にフラックスを塗布するので、フラックスが流れ出す可能性が著しく低減できる。 According to such a manufacturing method, in addition to the effects described in the above-described embodiment, the portion for fixing the electrode appears on the surface of the sealing resin, so that the position recognition when connecting the electrode and the lead is more. Simplify and improve certainty. In addition, when the electrode is formed of solder, the flux applied to the connecting portion prior to the formation of the solder has high fluidity, so the flux may flow out in the above-described embodiment, but in this embodiment, Since the flux is applied in the recess, the possibility of the flux flowing out can be significantly reduced.
次に、第5の実施の形態を説明する。この実施の形態の説明において、上述の実施の形態と同一部分には同一符号を付すことによりその説明が省略される。
この実施の形態での特徴的な構成は、第4の実施の形態においてリードの先端を電極の形状に併せて円弧状に形成したことである。
Next, a fifth embodiment will be described. In the description of this embodiment, the same parts as those in the above-described embodiment are denoted by the same reference numerals, and the description thereof is omitted.
The characteristic configuration in this embodiment is that the tip of the lead is formed in an arc shape in accordance with the shape of the electrode in the fourth embodiment.
この実施の形態では、図26の部分拡大図に示されるようにリード21の先端21'が球状の電極70に係合して円弧状に形成されている。
このような構成によれば、上述の実施の形態の効果に加え、さらにリードと電極の接続の確実性が向上する。リードの先端を円弧状にすることにより、電極との接触面積が増加するので、両者の接続がより確実なものとなる。
In this embodiment, as shown in the partially enlarged view of FIG. 26, the
According to such a configuration, in addition to the effects of the above-described embodiment, the reliability of the connection between the lead and the electrode is further improved. By making the tip of the lead arc-shaped, the contact area with the electrode is increased, so that the connection between them is more reliable.
次に、第6の実施の形態を説明する。この実施の形態の説明において、上述の実施の形態と同一部分には同一符号を付すことによりその説明が省略される。
この実施の形態での特徴的な構成は、第1の実施の形態における半導体装置のリードを装置の側面から外部へ導出させたことである。
Next, a sixth embodiment will be described. In the description of this embodiment, the same parts as those in the above-described embodiment are denoted by the same reference numerals, and the description thereof is omitted.
The characteristic configuration in this embodiment is that the lead of the semiconductor device in the first embodiment is led out from the side surface of the device.
この実施の形態では、図27の断面図及び図28の側面図に示されるように側面より外部へ導出されるリード22の延在部22Eが形成されている。このリード22は、一方の端部が電極70に接続され、他方の端部が半導体装置の側面から外部へ導出されている。
このリードの延在部22Eは、電極70に接続されるリードの先端部22'が曲折される方向とは逆方向に折曲げられている。ここでは、リードの延在部22Eは、リードの先端部22'が曲折される方向とは逆方向に折曲げられているが、半導体装置の側面に沿うように折曲げるならば、リードの先端部22'が曲折される方向と同じ方向でも構わない。後述されるが、このリードの延在部22Eには電気的試験を行う際、プローブ針が接触されるので、プローブ針の接触のし易さを考えると、本実施の形態の構成が望ましい。
In this embodiment, as shown in the cross-sectional view of FIG. 27 and the side view of FIG. 28, the extending
The
この種の半導体装置の電気的な特性試験は、通常、試験装置のプローブ針を電極(本実施の形態で言えば、電極70)に接触させて行う。ところが、この電極は、前述したように半田等の軟らかい金属により構成されている場合が多いため、プローブ針を接触させると電極が部分的に欠損したり、変形したりすることがある。
また、外部基板上に半導体装置を搭載後は、半導体装置と外部基板との隙間が非常に狭いため、各電極の導通状態を試験することが非常に困難である。さらに、近年の半導体装置の集積化に伴い、この隙間もますます狭くなっているので、搭載後の電気的な試験はますます困難になってきている。
The electrical characteristic test of this type of semiconductor device is usually performed by bringing the probe needle of the test device into contact with an electrode (in this embodiment, the electrode 70). However, since this electrode is often made of a soft metal such as solder as described above, the electrode may be partially lost or deformed when the probe needle is brought into contact therewith.
In addition, after the semiconductor device is mounted on the external substrate, the gap between the semiconductor device and the external substrate is very narrow, so that it is very difficult to test the conduction state of each electrode. In addition, with the recent integration of semiconductor devices, this gap is becoming increasingly narrow, and electrical testing after mounting has become increasingly difficult.
ここで、本実施の形態のような構成を用いれば、半導体装置の側面から導出しているリードの延在部に試験装置のプローブ針を接触させて、試験を行うことができるので、機械的な接触による電極の破損、変形等を防止できる。さらに、半導体装置を外部基板に搭載後でも、側面にリードの延在部があるので、容易に試験を実行することができる。特に、上述の第3の実施の形態のような封止樹脂の周辺に凸部が設けられているような半導体装置を外部基板に搭載した場合、電極と外部基板との接続状態をリード延在部を通して容易に確認することができる。 Here, if the configuration as in the present embodiment is used, the test can be performed by bringing the probe needle of the test apparatus into contact with the extended portion of the lead led out from the side surface of the semiconductor device. It is possible to prevent the electrode from being damaged or deformed due to a simple contact. Further, even after the semiconductor device is mounted on the external substrate, the lead can be extended on the side surface, so that the test can be easily performed. In particular, when a semiconductor device in which a convex portion is provided around the sealing resin as in the above-described third embodiment is mounted on an external substrate, the connection state between the electrode and the external substrate is extended as a lead. It can be easily confirmed through the part.
このような半導体装置の製法は、基本的に上述の実施の形態と同様であるので、以下に特徴的な点のみ簡単に説明する。
この実施の形態の構成を形成する場合、図29に示されるように延在部22Eを備えたリード22を有するリードフレーム22Fが用いられる。
このようなリードフレーム22Fを図30に示すようにXーX'、YーY'線に沿ってプレス加工により切断し、個々の半導体装置に分割する。この後、リードの延在部22Eの折曲げ加工を行う。この切断と、折曲げ加工は、同時に行うこともできる。
本実施の形態の構成によれば、上述の種々の実施の形態の効果に加え、半導体装置に必須な電気的な試験を電極の破損等なしに、容易に実行することができる。
Since the manufacturing method of such a semiconductor device is basically the same as that of the above-described embodiment, only characteristic points will be briefly described below.
When forming the configuration of this embodiment, as shown in FIG. 29, a
Such a
According to the configuration of this embodiment, in addition to the effects of the above-described various embodiments, an electrical test essential for a semiconductor device can be easily performed without damaging the electrodes.
次に、第7の実施の形態を説明する。この実施の形態の説明において、上述の実施の形態と同一部分には同一符号を付すことによりその説明が省略される。
この実施の形態での特徴的な構成は、第6の実施の形態における半導体装置のリードの延在部が、電極が形成される面と反対側の面まで延材していることである。
Next, a seventh embodiment will be described. In the description of this embodiment, the same parts as those in the above-described embodiment are denoted by the same reference numerals, and the description thereof is omitted.
The characteristic configuration in this embodiment is that the extension portion of the lead of the semiconductor device in the sixth embodiment extends to the surface opposite to the surface on which the electrode is formed.
この実施の形態では、図31の断面図に示されるようにリード23は、一方の端部が電極70に接続され、他方の端部が半導体装置の側面から外部へ導出され、電極70が形成される面とは反対側の面まで延在して形成されている。
このような構成によれば、図32に示されるように外部基板80上に半導体装置を複数個、積み重ねて実装することができる。
In this embodiment, as shown in the sectional view of FIG. 31, one end of the
According to such a configuration, a plurality of semiconductor devices can be stacked and mounted on the
ここでは、外部基板80に接続された電極70を有する下側の半導体装置上に上側の半導体装置が搭載されている。外部基板に接続された下側の半導体装置の電極70は、リード23を介して上側の半導体装置の電極70に電気的に接続される。下側の半導体装置の任意の電極70は、その鉛直上に位置する上側の半導体装置の電極70に下側の半導体装置のリードを介して電気的に接続される。すなわち、この2つの電極には、外部基板80から同じ信号が与えられることになる。
Here, the upper semiconductor device is mounted on the lower semiconductor device having the
この実施の形態の構成を形成する場合、図33に示されるように延在部23Eを備えたリード23を有するリードフレーム23Fが用いられる。この延在部23Eは、電極が形成された面から反対側の面まで延在するに十分な長さを有する。この長さは、半導体装置の大きさ、形状、電極の大きさ等を考慮して、設計者が適宜設定できる。
このようなリードフレーム23Fを図33に示すようにXーX'、YーY'線に沿ってプレス加工により切断し、個々の半導体装置に分割する。この後、リードの延在部23Eの折曲げ加工を行う。この切断と、折曲げ加工は、同時に行うこともできる。
本実施の形態の構成によれば、上述の種々の実施の形態の効果に加え、外部基板上に半導体装置を複数個、積み重ねて実装することができるという効果が得られる。
When forming the configuration of this embodiment, as shown in FIG. 33, a
Such a
According to the configuration of the present embodiment, in addition to the effects of the various embodiments described above, an effect that a plurality of semiconductor devices can be stacked and mounted on the external substrate is obtained.
次に、第8の実施の形態を説明する。この実施の形態の説明において、上述の実施の形態と同一部分には同一符号を付すことによりその説明が省略される。
この実施の形態での特徴的な構成は、第7の実施の形態における半導体装置のリードの延在部の先端に凹部が形成されていることである。
Next, an eighth embodiment will be described. In the description of this embodiment, the same parts as those in the above-described embodiment are denoted by the same reference numerals, and the description thereof is omitted.
A characteristic configuration in this embodiment is that a recess is formed at the tip of the lead extension of the semiconductor device in the seventh embodiment.
この実施の形態では、図34の断面図に示されるようにリード24は、一方の端部が電極70に接続され、他方の端部が半導体装置の側面から外部へ導出され、電極70が形成される面とは反対側の面まで延在して形成されている。さらに、リード24の先端に凹部24'が形成されている。この凹部24'の大きさは、電極70が凹部24'の底面に接続されることを考慮して決定される。
In this embodiment, as shown in the sectional view of FIG. 34, one end of the
このような構成によれば、図35に示されるように外部基板80上に半導体装置を複数個、積み重ねて実装する場合、図31のような構成に比べ縦方向の厚みが削減できる。また、電極とリードとの接続が第7の実施の形態と比してより確実に実現できる。
このようなリードの先端の凹部は、第7の実施の形態で説明したリードフレームの折曲げ加工後、または、折曲げ加工と同時に形成される本実施の形態の構成によれば、外部基板上に半導体装置を複数個、積み重ねて実装することができるという効果に加え、縦方向の厚みが削減、電極とリードとの接続の確実性の向上等の効果が得られる。
According to such a configuration, when a plurality of semiconductor devices are stacked and mounted on the
Such a recess at the tip of the lead is formed on the external substrate according to the configuration of the present embodiment, which is formed after the bending process of the lead frame described in the seventh embodiment or simultaneously with the bending process. In addition to the effect that a plurality of semiconductor devices can be stacked and mounted, effects such as a reduction in the thickness in the vertical direction and an improvement in the reliability of connection between the electrode and the lead can be obtained.
本発明は、例証的な実施態様を用いて説明されたが、この説明は限定的な意味に受け取られてはならない。この例証的実施態様の様々な変更、並びに本発明のその他の実施態様が当業者にはこの説明を参考にすることによって明らかになるであろう。従って、特許請求の範囲はそれらのすべての変更または実施態様を本発明の真の範囲に含むものとしてカバーするであろうと考えられている。 While this invention has been described using illustrative embodiments, this description should not be taken in a limiting sense. Various modifications of this illustrative embodiment, as well as other embodiments of the invention, will become apparent to those skilled in the art upon reference to this description. It is therefore contemplated that the following claims will cover all such modifications or embodiments as included within the true scope of the invention.
10 半導体素子
20 リード
30 テープ
40 パッド
50 金線
60 樹脂
70 電極
80 外部基板
10
Claims (6)
前記半導体チップの前記表面上に配置された第1の部分と、前記第1の部分から折り曲げられて前記表面から離れる方向に伸びる第2の部分とを有し、対応する前記電極パッドとそれぞれ電気的に接続される複数のリードと、
前記半導体チップの前記表面および前記複数のリードを封止する封止樹脂であって、前記封止樹脂は表面に複数の凹部を有し、前記複数の凹部から前記複数のリードの前記第2の部分の先端がそれぞれ露出する前記封止樹脂と、
前記封止樹脂から露出した前記リードの先端上にそれぞれ設けられた複数の導電体とを含み、
前記導電体は対応する凹部の側壁から離間して設けられていることを特徴とする半導体装置。 A semiconductor chip having a surface on which a plurality of electrode pads are formed;
A first portion disposed on the surface of the semiconductor chip; and a second portion that is bent from the first portion and extends away from the surface. Multiple leads connected together,
A sealing resin for sealing the surface of the semiconductor chip and the plurality of leads, the sealing resin having a plurality of recesses on the surface, and the second of the plurality of leads from the plurality of recesses. The sealing resin from which the tip of each part is exposed;
A plurality of conductors respectively provided on the tips of the leads exposed from the sealing resin,
The semiconductor device is characterized in that the conductor is provided apart from a side wall of a corresponding recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004303436A JP3859666B2 (en) | 2004-10-18 | 2004-10-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004303436A JP3859666B2 (en) | 2004-10-18 | 2004-10-18 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001391877A Division JP3665609B2 (en) | 2001-12-25 | 2001-12-25 | Semiconductor device and semiconductor device unit having a plurality of semiconductor devices mounted thereon |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123633A true JP2005123633A (en) | 2005-05-12 |
JP3859666B2 JP3859666B2 (en) | 2006-12-20 |
Family
ID=34617000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004303436A Expired - Fee Related JP3859666B2 (en) | 2004-10-18 | 2004-10-18 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3859666B2 (en) |
-
2004
- 2004-10-18 JP JP2004303436A patent/JP3859666B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3859666B2 (en) | 2006-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171761B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
US6713881B2 (en) | Semiconductor device and method of manufacturing same | |
JP5232394B2 (en) | Manufacturing method of semiconductor device | |
JP3297387B2 (en) | Method for manufacturing semiconductor device | |
JPH05198612A (en) | Semiconductor device and its production | |
JPS59195856A (en) | Semiconductor device and manufacture thereof | |
CN102487025B (en) | For the long supporter in conjunction with wire | |
JP2016127067A (en) | Semiconductor device manufacturing method | |
JPH05218281A (en) | Semiconductor device | |
US6331738B1 (en) | Semiconductor device having a BGA structure | |
JP3665609B2 (en) | Semiconductor device and semiconductor device unit having a plurality of semiconductor devices mounted thereon | |
JP3859666B2 (en) | Semiconductor device | |
JP3887387B2 (en) | Semiconductor device | |
JP2010087403A (en) | Semiconductor device | |
US20110062569A1 (en) | Semiconductor device package with down-set leads | |
JP3639302B2 (en) | Resin-sealed semiconductor device | |
JP2008177424A (en) | Semiconductor device | |
JP6465394B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP5048627B2 (en) | Lead frame and semiconductor device | |
JP2004221258A (en) | Semiconductor device and its manufacturing method | |
US20100295162A1 (en) | Semiconductor device | |
JP2006073904A (en) | Semiconductor device, lead frame, and manufacturing method therefor | |
JP2005135938A (en) | Semiconductor device and its manufacturing method | |
JP2007194421A (en) | Lead frame | |
JPH01280343A (en) | Resin sealing type semiconductor device, and manufacture of lead frame, and resin sealing type semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |