JP2005123498A - Microwave integrated circuit - Google Patents
Microwave integrated circuit Download PDFInfo
- Publication number
- JP2005123498A JP2005123498A JP2003358940A JP2003358940A JP2005123498A JP 2005123498 A JP2005123498 A JP 2005123498A JP 2003358940 A JP2003358940 A JP 2003358940A JP 2003358940 A JP2003358940 A JP 2003358940A JP 2005123498 A JP2005123498 A JP 2005123498A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- microwave integrated
- circuit board
- resistor
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Waveguides (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、実装基板に対しフェースアップ実装されるコプレナ線路型のマイクロ波集積回路に関する。 The present invention relates to a microwave integrated circuit of a coplanar line type that is mounted face-up on a mounting substrate.
従来のマイクロ波集積回路は、マイクロストリップ線路を用いた構成が主流であった。一方、近年、コプレナ線路を用いたマイクロ波集積回路が提案されている。コプレナ線路型のマイクロ波集積回路は、回路基板上面に高周波グランド(接地導体)を備えているため、接地をとるためのバイアホールが不要となり、基板の薄化の必要もない。また、回路面積が小さいため、集積度を高くすることが容易である。このため、コプレナ線路型マイクロ波集積回路は、マイクロ波およびミリ波無線装置などの低廉化のために、その利用が拡大している。特に、一の半導体基板の上に能動素子、受動素子が集積されたモノリシックマイクロ波集積回路(以下、「MMIC」という)に多用されている。 A conventional microwave integrated circuit mainly uses a microstrip line. On the other hand, in recent years, a microwave integrated circuit using a coplanar line has been proposed. Since the coplanar line type microwave integrated circuit includes a high frequency ground (ground conductor) on the upper surface of the circuit board, a via hole for grounding is not required, and the substrate is not required to be thinned. Further, since the circuit area is small, it is easy to increase the degree of integration. For this reason, the use of the coplanar line type microwave integrated circuit has been expanded in order to reduce the cost of microwave and millimeter wave radio apparatuses. In particular, it is frequently used in a monolithic microwave integrated circuit (hereinafter referred to as “MMIC”) in which active elements and passive elements are integrated on one semiconductor substrate.
従来のコプレナ線路型MMICについて図1を用いて説明する。図1は、コプレナ線路型MMIC10をフェースアップ実装した場合の一例を示す図である。MMIC10およびアルミナ基板12は、導電性接着剤、または、金錫のロウ付けにより、実装基板であるコバール製キャリア14に取り付けられる。
A conventional coplanar line type MMIC will be described with reference to FIG. FIG. 1 is a diagram showing an example when the coplanar line type MMIC 10 is mounted face up. The MMIC 10 and the
MMIC10の上面には、電界効果トランジスタ(以下、「FET」という)などの能動素子と、コプレナ線路20や抵抗などの受動素子が設けられている。これら複数の能動素子および受動素子により所望の特性の回路が構成される。なお、図1においては、簡略化のためコプレナ線路20のみを図示している。
An active element such as a field effect transistor (hereinafter referred to as “FET”) and a passive element such as a
コプレナ線路20は、中心導体24とその両側の表面接地導体22とから構成される。また、両側の接地導体間は、エアブリッジ26で接続され、等電位に保たれている。これは、両接地導体間で電位が等しくない場合に生じるスロット線路モードを防止するためである。
The
一方、アルミナ基板12の上面には、マイクロストリップ線路40の中心導体42とグランドパッド44とが形成されている。グランドパッド44は、マイクロストリップ線路40の中心導体42の両側に設けられ、ビアホールによりキャリア14(床接地導体に相当)と接続されている。
On the other hand, a
MMIC10への高周波信号の入出力は、アルミナ基板12上に形成されたマイクロストリップ線路40とMMIC10のコプレナ線路20とを接続することにより達成される。具体的には、両線路20,40の中心導体24,42間および表面接地導体22−グランドパッド44間をボンディングワイヤ50で接続している。
Input / output of a high frequency signal to the MMIC 10 is achieved by connecting the
この実装方法によれば、通常使用される数mm角のチップの場合、10数GHzの周波数帯まで良好な接続ができる。したがって、MMIC10の特性は劣化しない。しかし、準ミリ波からミリ波の周波数帯においては、コプレナ型MMIC10にマイクロストリップアンテナの共振が生じる場合があり、回路動作が不安定となる。
According to this mounting method, in the case of a chip of several mm square that is normally used, good connection can be made up to a frequency band of 10 and several GHz. Therefore, the characteristics of the
このマイクロストリップアンテナの共振について説明する。コプレナ型MMIC10において、表面接地導体22は、エアブリッジ26により接続されている。したがって、キャリア14(床接地導体)と表面接地導体22との間で平行平板モードが伝播可能となる。このとき、回路基板28の一辺の長さaと共振周波数frとの間には、(1)式のような関係が成り立つ。
The resonance of this microstrip antenna will be described. In the coplanar MMIC 10, the
ここで、cは光速、εrは回路基板の比誘電率である。GaAs基板の場合は、εr=12.6となる。この(1)式を変形すると、(2)式のようになる。 Here, c is the speed of light, and εr is the relative dielectric constant of the circuit board. In the case of a GaAs substrate, εr = 12.6. When this equation (1) is modified, the following equation (2) is obtained.
(2)式から明らかなように、使用周波数fが、frとなった場合、マイクロストリップアンテナの共振が生じる。例えば、周波数30GHzの場合は、回路基板28の一辺の長さaが約1.4mmを超えると共振現象が発生する可能性がある。このマイクロストリップアンテナの共振は、回路特性を著しく劣化する恐れがある。
As apparent from the equation (2), when the operating frequency f becomes fr, resonance of the microstrip antenna occurs. For example, in the case of a frequency of 30 GHz, a resonance phenomenon may occur when the length a of one side of the
この問題を低減させる方法として、図2に示すように表面接地導体22の周囲とキャリア14とをボンディングワイヤ52で接続する方法がある。これにより、回路基板上の表面接地導体22とキャリア14の接地面との電位を揃えることができる。
As a method of reducing this problem, there is a method of connecting the periphery of the
しかし、この場合、ボンディングワイヤ52が擬似的に電気壁(誘電体壁)となる。そのため、回路基板28の底面、表面接地導体22、および、ボンディングワイヤ52で囲まれる領域で擬似的に誘電体挿荷導波管が形成される。
In this case, however, the
図2において、ボンディングワイヤ52が回路基板28の側面に沿って隙間無く設けられていると仮定した場合、回路基板28の底面、表面接地導体22、および、ボンディングワイヤ52は、矩形の誘電体挿荷導波管として機能する(図3参照)。このとき、最低次のTE01モードの遮蔽周波数fcは(3)式で与えられる。また、この(3)式から算出される遮蔽周波数fcと一辺の長さaとの関係を図4に示す。
In FIG. 2, when it is assumed that the
つまり、使用周波数帯が遮断周波数fcより高い場合、回路基板28内に導波管モードが伝播することとなる。このため、回路基板28の他辺の長さbが導波管モードの1/2波長に一致した場合、急峻な共振現象を生じる。これは、一般には、空洞共振器として知られている。
That is, when the use frequency band is higher than the cutoff frequency fc, the waveguide mode propagates in the
(2)式と(3)式から明らかなように、マイクロストリップアンテナの共振周波数frと導波管の遮断周波数fcは同一の関係式で与えられる。つまり、図2に示すように多数のボンディングワイヤ52で表面接地導体22を接地しても本質的な問題を解決することはできない。もちろん、実際には、多少の共振周波数frの変化が生じるため、狭帯域の回路では共振周波数frを帯域外にずらすことができ、帯域内特性劣化を回避できる。しかし、回路基板の寸法が半波長程度となる周波数を含む帯域幅の回路では、共振現象という問題が避けられなかった。
As is clear from the equations (2) and (3), the resonance frequency fr of the microstrip antenna and the cutoff frequency fc of the waveguide are given by the same relational expression. That is, even if the
特許文献1には、この問題を解決するために、表面接地導体22とキャリア14との間に、高周波用のQダンプ回路を挿入接続したマイクロ波集積回路が開示されている。Qダンプ回路としては、表面接地導体から床グランドに抵抗器を接続したものなどが挙げられる。このマイクロ波集積回路では、Qダンプ回路がマイクロストリップモードの電界に対して、減衰回路あるいは吸収回路として動作する。そして、表面接地導体とキャリアとの間隙を伝播してきたマイクロストリップモードのマイクロ波は、このQダンプ回路で終端されるので、表面接地導体での反射が抑制され、定在波抑制して共振現象を抑圧することができる。
In order to solve this problem, Patent Document 1 discloses a microwave integrated circuit in which a high-frequency Q dump circuit is inserted and connected between the
しかしながら、この方法は、マイクロ波回路を形成後、抵抗器を新たに接続しなければならず、回路全体の製造工程が煩雑となる問題があった。 However, this method has a problem that a resistor must be newly connected after the microwave circuit is formed, and the manufacturing process of the entire circuit becomes complicated.
そこで、本発明は、より簡易に、広帯域で良好な周波数特性を得ることができるマイクロ波集積回路を提供することを目的とする。 Therefore, an object of the present invention is to provide a microwave integrated circuit that can obtain a good frequency characteristic in a wide band more easily.
本発明のマイクロ波集積回路は、少なくともコプレナ線路を含む1以上の受動素子が回路基板上に設けられたマイクロ波集積回路であって、床接地導体を備えた実装基板に対しフェースアップ実装されるマイクロ波集積回路において、回路基板の表面の一部に電波吸収体が設けられていることを特徴とする。 The microwave integrated circuit according to the present invention is a microwave integrated circuit in which at least one passive element including at least a coplanar line is provided on a circuit board, and is face-up mounted on a mounting board having a floor ground conductor. In the microwave integrated circuit, a radio wave absorber is provided on a part of the surface of the circuit board.
好適な形態では、回路基板の底面の少なくとも一部に電波吸収体が設けられている。別の好適な形態では、電波吸収体は、回路基板の上面であって、1以上の受動素子の下側に設けられる。このとき受動素子としては、コプレナ線路の表面接地導体および容量の少なくとも一方であることが望ましい。 In a preferred embodiment, a radio wave absorber is provided on at least a part of the bottom surface of the circuit board. In another preferred embodiment, the radio wave absorber is provided on the upper surface of the circuit board and below one or more passive elements. At this time, the passive element is preferably at least one of the surface ground conductor and the capacitance of the coplanar line.
本発明によれば、電波吸収体が、マイクロ波集積回路の回路基板内部に発生する平行平板モードや導波管モードの電界を減衰あるいは吸収する。したがって、共振現象が抑圧され、より簡易に、広帯域でも良好な周波数特性を有するマイクロ波集積回路を得ることができる。 According to the present invention, the radio wave absorber attenuates or absorbs the electric field of the parallel plate mode and the waveguide mode generated inside the circuit board of the microwave integrated circuit. Therefore, the resonance phenomenon is suppressed, and a microwave integrated circuit having a good frequency characteristic even in a wide band can be obtained more simply.
以下、図面に基づいて本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図5に、本発明の実施の形態であるMMIC10の上面図を、図6に図5におけるA−A断面図を示す。なお、図1に示す従来のMMICと同様の構成については同一符号を付し、説明を簡略化する。
FIG. 5 is a top view of the
MMIC10は、回路基板28の上面にコプレナ線路20の他、MIM(Metal−Insulator−Meta)容量30、FET32などが形成されている。
In the
コプレナ線路20は、回路素子であるFET32やMIM容量30等に導通する中心導体24と表面接地導体22とから構成される。表面接地導体22は、中心導体24の両側に設けられている。また、MIM容量30は、金属−容量絶縁膜−金属構造の容量であり、回路基板の上面に設けられた下層配線34、絶縁膜32、上層配線36により形成される。
The
回路基板は、例えばGaAs基板などを用いることができる。この際、回路基板を薄化する必要は無い。これは、コプレナ線路が回路基板の厚みに依存しないためである。したがって、回路基板は、市販のウェハ厚、例えば、600μmのままで使用できる。本実施の形態では、この回路基板28の底面全面に、抵抗体60を設けている。この抵抗体60を設けることにより、高周波帯域における共振現象を抑圧することができる。この共振現象の抑圧について説明する。
As the circuit substrate, for example, a GaAs substrate can be used. At this time, it is not necessary to thin the circuit board. This is because the coplanar line does not depend on the thickness of the circuit board. Therefore, the circuit board can be used with a commercially available wafer thickness, for example, 600 μm. In the present embodiment, the
上述したように、MMIC10は、平行平板モードまたは導波管モードが伝播可能となり、回路基板28の内部に電界が発生する。その際、使用周波数fと一辺の長さaとが所定の関係を満たす場合、共振現象が発生する。
As described above, the
例えば、導波管モードが伝播可能な場合、すなわち、表面接地導体22の側周とキャリア(床接地導体)14とをボンディングワイヤ52により接続した場合について図7、図8を用いて説明する。図7は導波管TE01モードにおける回路基板内の電界分布の概念図であり、図8は伝送特性を示す図である。
For example, the case where the waveguide mode can propagate, that is, the case where the side circumference of the
表面接地導体22の側周とキャリアとをボンディングワイヤにより接続した場合、ボンディングワイヤやキャリアが、電気壁(擬似誘電体)となり、導波管モードが伝播可能となる(図7参照)。このとき、抵抗体60が無いと、導波管モードの回路基板28内部は、図7において破線で示すような全体的に高い電界分布66が発生する。そして、使用周波数fと回路基板28の一辺の長さとが所定の関係を満たすと共振現象が発生する。したがって、抵抗体60を設けない場合、伝送特性68は、図7(A)に示すように、所定の周波数において、共振現象による急激なピーク(共振点)68aが生じることとなる。このようなピーク68aは、周波数特性を著しく劣化させる。
When the side periphery of the
一方、回路基板28の底面に抵抗体60を設けると、この抵抗体60は、電界を減衰あるいは吸収する効果を発揮する。すなわち、抵抗体60は、電波吸収体として機能し、回路基板28内に生じる電界を吸収する。そのため、図7において実線で示すように電界分布64は全体的に減衰される。また、伝送特性68は、図8(B)に示すように共振点を生じない、良好なものとなる。
On the other hand, when the
もちろん、この抵抗体60による電界吸収または減衰効果は、導波管モードに限るものではなく、平行平板モードによる電界にも有効である。したがって、回路基板28の底面に電波吸収体として抵抗体を設けることにより、広帯域において共振現象を抑圧することができる。そして、広帯域において良好な周波数特性を得ることができる。
Of course, the electric field absorption or attenuation effect by the
なお、本実施の形態では、抵抗体を用いているが、電波吸収するものであれば、抵抗体でなくてもよい。また、抵抗体は、底面全面に設けられることが望ましいが、底面の一部にのみ設けられるものであってもよい。 In this embodiment, a resistor is used. However, a resistor may be used as long as it absorbs radio waves. The resistor is preferably provided on the entire bottom surface, but may be provided only on a part of the bottom surface.
次に、このMMIC10の製造方法ついて説明する。図9に半導体プロセス工程のフロー図を示す。ここでは特にイオン注入型MESFET半導体プロセス工程による製造方法を示している。MESFET半導体プロセス工程は、基板(ウェハ)にイオンを打ち込み、その後の熱処理(活性化アニール)により半導体を形成するものである。
Next, a method for manufacturing the
イオン注入工程では、まず、n層イオン注入を行う(S14)。これはFETの活性層を形成するためのイオン注入である。次に、R層イオン注入が行われる(S16)。これは、高抵抗(〜800Ω/シート)の抵抗素子を形成するイオン注入である。さらに、n+層イオン注入を行う(S18)。これは、電極とオーミック接合部分および低抵抗(〜180Ω/シート)の抵抗体を形成するイオン注入である。 In the ion implantation step, first, n-layer ion implantation is performed (S14). This is ion implantation for forming the active layer of the FET. Next, R layer ion implantation is performed (S16). This is an ion implantation that forms a high resistance (˜800 Ω / sheet) resistive element. Further, n + layer ion implantation is performed (S18). This is an ion implantation that forms an ohmic junction with the electrode and a resistor of low resistance (˜180Ω / sheet).
本実施の形態では、この後、さらに、基板(ウェハ)の裏面に高濃度のイオン注入を行う(S20)。この裏面へのイオン注入は基板(ウェハ)全面に行う。したがって、素子形成のためのイオン注入と異なり、マスクやレジスト塗布工程を必要としない。したがって、短時間の工程で実施することができる。この裏面全面へのイオン注入を行うことにより、電波吸収体として機能する抵抗体が形成できる。 In the present embodiment, thereafter, high-concentration ion implantation is further performed on the back surface of the substrate (wafer) (S20). The ion implantation to the back surface is performed on the entire surface of the substrate (wafer). Therefore, unlike ion implantation for element formation, no mask or resist coating process is required. Therefore, it can be carried out in a short time. By performing ion implantation on the entire back surface, a resistor functioning as a radio wave absorber can be formed.
この後は、通常の半導体プロセス工程と同様に、熱処理に耐え得るアニールキャップ膜を基板表裏に成膜する(S22)。そして、ゲート形成後、活性化アニールという熱処理を行い、FET能動層、高抵抗、低抵抗と同時に基板裏面全面に抵抗体を形成する(S24〜S36)。 Thereafter, an annealing cap film that can withstand heat treatment is formed on the front and back of the substrate in the same manner as in a normal semiconductor process (S22). Then, after forming the gate, a heat treatment called activation annealing is performed to form a resistor on the entire back surface of the substrate simultaneously with the FET active layer, high resistance, and low resistance (S24 to S36).
この説明で明らかなように、回路基板28の底面に抵抗体60を有するMMICは、通常の半導体プロセス工程に裏面イオン注入という簡単な工程を追加するだけで製造できる。この裏面イオン注入は、新たなマスクなどを必要としないため、きわめて簡易に行うことができる。つまり、抵抗体60は簡易に形成することができる。言いかえれば、新たなマスク形成や回路製造後のボンディングなどをしなくても、簡易に共振現象を抑制できるマイクロ波集積回路を得ることができる。
As is apparent from this description, the MMIC having the
以上、説明したように本実施の形態によれば、半導体プロセス工程に大きな変更を行わず、所望の抵抗体を形成することが可能であり、この抵抗体によりマイクロ波集積回路の上面の金属面(表面接地導体)と実装基板の床接地導体との間に生じる電界を減衰させ、これによって生じる共振現象を抑圧することが可能である。したがって、本発明は、コプレナ線路型のマイクロ波集積回路をパッケージその他に実装する場合に高集積度に伴う超小型の特徴を損なうことなく、広帯域で良好な周波数特性を有するマイクロ波機器を実現することができる。 As described above, according to the present embodiment, it is possible to form a desired resistor without significantly changing the semiconductor process, and the resistor allows the metal surface on the upper surface of the microwave integrated circuit to be formed. It is possible to attenuate the electric field generated between the (surface ground conductor) and the floor ground conductor of the mounting substrate, and to suppress the resonance phenomenon caused by this. Therefore, the present invention realizes a microwave device having a good frequency characteristic in a wide band without damaging the ultra-small feature associated with high integration when a coplanar line type microwave integrated circuit is mounted on a package or the like. be able to.
なお、説明した実施の形態はMMICであったが、1つ以上の受動素子が形成されたコプレナ線路型マイクロ波集積回路であればMMICに限らない。また、容量は、MIM構造のものに限らず、他の構造の容量でもよい。さらに、抵抗体の形成は、イオン注入型MESFETプロセス工程を利用するものの他、HEMTやHBTのプロセスを利用してもよい。 In addition, although embodiment described was MMIC, if it is a coplanar line type | mold microwave integrated circuit in which one or more passive elements were formed, it will not be restricted to MMIC. Further, the capacity is not limited to the MIM structure but may be a capacity having another structure. Furthermore, the resistor may be formed using a HEMT or HBT process in addition to using an ion-implanted MESFET process.
次に他の実施の形態について図10、図11を用いて説明する。図10は、他の実施の形態であるコプレナ線路型MMIC10の上面図、図11はそのA−A断面図である。本実施の形態は、特に、回路基板28を薄化する場合に有効なものである。
Next, another embodiment will be described with reference to FIGS. FIG. 10 is a top view of a coplanar
コプレナ線路型MMICにおいては、マイクロストリップ線路型MMICと異なり、回路基板厚により線路の特性インピーダンスに影響を与えることがない。そのため、基板の薄化工程を必要とせず、一般には市販ウェハ厚の600μmのまま使用されることが多い。しかし、接続基板(図1におけるアルミナ基板12など)との高さのギャップを少なくするためや、チップパッケージの高さを少しでも薄くする要求から基板厚を薄くすることがある。この場合、半導体プロセスのプロセスアウト後にウェハ裏面研削を行い、基板厚を200から300μmに薄く加工する。このようなウェハ裏面研削を行うと、ウェハ裏面に形成した抵抗体は消失してしまう。
In the coplanar line type MMIC, unlike the microstrip line type MMIC, the characteristic impedance of the line is not affected by the thickness of the circuit board. Therefore, a substrate thinning process is not required, and generally, a commercially available wafer thickness of 600 μm is often used. However, the substrate thickness may be reduced in order to reduce the height gap with the connection substrate (such as the
そこで、このような場合には、回路基板28の上面に抵抗体70,72を設ける。第1抵抗体70は、回路基板28の上面であって、表面接地導体22の下側に形成される。このとき、分布定数線路に接する表面接地導体22の端面(エッジ)にはコプレナ線路20の電磁界の回りこみがある。したがって、第1抵抗体70を端面まで形成することは好ましくない。端面から少なくとも10μm内側の表面接地導体の下部に第1抵抗体を形成することが望ましい。
Therefore, in such a case, the
また、第2抵抗体72は、回路基板28の上面であって、MIM容量30を形成する下層配線34の下側に形成される。また、第2抵抗体72の場合も同様に電磁界の回りこみによる回路損失の防止のため、MIM容量30の下層配線34の内面から少なくとも10μm内側の下部に第2抵抗体72を形成することが望ましい。すなわち、抵抗体は70,72は、上面から見た場合に、表面接地導体および容量のエッジを跨がないように、その内側に形成される。
The
このように、回路基板28の上面であって表面接地導体22およびMIM容量30の下部に抵抗体70,72を形成すると、回路基板底面に抵抗体を設けた場合と同様の効果を得ることができる。すなわち、電波吸収体である抵抗体70,72が平行平板モードまたは導波管モードにより生じた電界を吸収または減衰させる。そして、これにより、共振現象を抑制し、良好な周波数特性を得ることができる。
As described above, if the
特に、共振現象が問題となる10GHz帯以上のコプレナ線路型MMICにおいては、分布定数線路の表面接地導体22とMIM容量30とで、回路基板28の表面積の大半を占める。したがって、表面接地導体22やMIM容量30の下に抵抗体70,72を形成した場合、裏面に抵抗体60(図6参照)を形成した場合に近い電界吸収効果を発揮し、共振現象を低減する効果が得られる。
In particular, in a coplanar line type MMIC of 10 GHz band or more in which the resonance phenomenon is a problem, the
なお、本実施の形態では、表面接地導体22およびMIM容量30のいずれの下部にも抵抗体を形成したが、いずれか一方の下部にのみ抵抗体を形成してもよい。また、これら上面の抵抗体70,72と併せて、さらに、回路基板28の底面にも抵抗体60を設けてもよい。
In the present embodiment, the resistor is formed in any lower part of the
次に、この回路基板28の上面の抵抗体70,72の形成方法について図12を用いて説明する。図12は、本実施の形態におけるMMIC10の製造工程のフロー図である。
Next, a method of forming the
第1抵抗体70および第2抵抗体72は、通常工程のn+層イオン注入(S18)の際に、抵抗形成用のマスクを用いることにより形成できる。すなわち、n+層イオン注入は、電極とのオーミック接合部分、および、低抵抗(〜180Ω/シート)の抵抗体を形成するイオン注入である。このイオン注入の際に、抵抗体70,72を形成したい場所に開口を設けたマスク、すなわち、表面接地導体およびMIM容量の位置に開口を設けたマスクを用いる。
The
そして、このn+層イオン注入におけるマスク以外は、全て、従来からのプロセスで製造することにより、第1抵抗体70および第2抵抗体72を形成できる。言い換えれば、従来からの半導体プロセス工程に大きな変更を与えることなく、共振現象を抑制できるマイクロ波集積回路を得ることができる。そして、これにより、簡易に良好な周波数特性のマイクロ波集積回路を得ることができる。
Then, the
20 コプレナ線路、22 表面接地導体、24 中心導体、26 エアブリッジ、28 回路基板、30 MIM容量、60,70,72 抵抗体。 20 Coplanar lines, 22 Surface ground conductor, 24 Center conductor, 26 Air bridge, 28 Circuit board, 30 MIM capacity, 60, 70, 72 Resistor.
Claims (8)
回路基板の表面の一部に電波吸収体が設けられていることを特徴とするマイクロ波集積回路。 A microwave integrated circuit in which at least one passive element including at least a coplanar line is provided on a circuit board, wherein the microwave integrated circuit is mounted face-up on a mounting board having a floor ground conductor.
A microwave integrated circuit, wherein a radio wave absorber is provided on a part of a surface of a circuit board.
回路基板の底面の少なくとも一部に電波吸収体が設けられていることを特徴とするマイクロ波集積回路。 The microwave integrated circuit according to claim 1, wherein
A microwave integrated circuit, wherein a radio wave absorber is provided on at least a part of a bottom surface of a circuit board.
回路基板の底面の全面に電波吸収体が設けられていることを特徴とするマイクロ波集積回路。 The microwave integrated circuit according to claim 2, wherein
A microwave integrated circuit, wherein a radio wave absorber is provided on the entire bottom surface of a circuit board.
電波吸収体は、回路基板の上面であって、1以上の受動素子の下側に設けられることを特徴とするマイクロ波集積回路。 The microwave integrated circuit according to any one of claims 1 to 3,
A microwave integrated circuit, wherein the radio wave absorber is provided on an upper surface of a circuit board and below one or more passive elements.
電波吸収体は、回路基板の上面であって、コプレナ線路を構成する表面接地導体の下側に設けられることを特徴とするマイクロ波集積回路。 The microwave integrated circuit according to claim 4, wherein
A microwave integrated circuit, wherein the radio wave absorber is provided on an upper surface of a circuit board and below a surface ground conductor constituting a coplanar line.
電波吸収体は、回路基板の上面であって、回路基板の上に設けられる容量の下側に設けられることを特徴とするマイクロ波集積回路。 The microwave integrated circuit according to any one of claims 4 and 5,
A microwave integrated circuit, wherein the radio wave absorber is provided on an upper surface of a circuit board and below a capacitor provided on the circuit board.
電波吸収体は、上方から見た場合に、受動素子のエッジを跨がない位置および大きさであることを特徴とするマイクロ波集積回路。 The microwave integrated circuit according to any one of claims 4 to 6,
The microwave integrated circuit, wherein the radio wave absorber has a position and a size that do not straddle the edge of the passive element when viewed from above.
電波吸収体は、抵抗体であることを特徴とするマイクロ波集積回路。 The microwave integrated circuit according to any one of claims 1 to 7,
A microwave integrated circuit, wherein the radio wave absorber is a resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003358940A JP4464104B2 (en) | 2003-10-20 | 2003-10-20 | Microwave integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003358940A JP4464104B2 (en) | 2003-10-20 | 2003-10-20 | Microwave integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123498A true JP2005123498A (en) | 2005-05-12 |
JP4464104B2 JP4464104B2 (en) | 2010-05-19 |
Family
ID=34615318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003358940A Expired - Fee Related JP4464104B2 (en) | 2003-10-20 | 2003-10-20 | Microwave integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4464104B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165430A (en) * | 2005-12-12 | 2007-06-28 | Fujitsu Ltd | Circuit module |
JP2015204355A (en) * | 2014-04-14 | 2015-11-16 | 富士通株式会社 | semiconductor device |
-
2003
- 2003-10-20 JP JP2003358940A patent/JP4464104B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165430A (en) * | 2005-12-12 | 2007-06-28 | Fujitsu Ltd | Circuit module |
JP2015204355A (en) * | 2014-04-14 | 2015-11-16 | 富士通株式会社 | semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4464104B2 (en) | 2010-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5132054B2 (en) | On-chip circuit pad structure | |
US8299873B2 (en) | Millimeter wave transmission line for slow phase velocity | |
JP2002043807A (en) | Waveguide-type dielectric filter | |
JP4464104B2 (en) | Microwave integrated circuit | |
JP3684524B2 (en) | High frequency integrated circuit device | |
KR20080086978A (en) | High-frequency semiconductor device | |
JP2007027317A (en) | Semiconductor device | |
JP2603310B2 (en) | High frequency integrated circuit package | |
JP2008270363A (en) | High-frequency package | |
JP2002124592A (en) | High frequency device | |
JP5720261B2 (en) | Electronic circuit and transmission / reception system | |
JP3760877B2 (en) | High frequency composite parts | |
JP4151790B2 (en) | Device for connecting an IC terminal to a reference potential | |
JPH08274248A (en) | Super wide band integrated circuit device | |
US6903438B2 (en) | Low-impedance decoupling device | |
JP4357768B2 (en) | Semiconductor integrated circuit | |
JP3569481B2 (en) | Millimeter-wave semiconductor device | |
US20220254717A1 (en) | Semiconductor Device And Manufacturing Method Therefor | |
JP3383203B2 (en) | Package for microwave circuit | |
JPH11163272A (en) | Microwave circuit | |
JP4162819B2 (en) | High frequency circuit equipment | |
JP2001284490A (en) | Grounding structure for high-frequency wave | |
JP2567210B2 (en) | Microwave ground structure | |
JPS5840361B2 (en) | High frequency circuit equipment | |
JP2001060827A (en) | Microstrip line type voltage controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |