JP2005122752A - 図形処理装置およびその使用方法ならびにマイクロプロセッサ - Google Patents
図形処理装置およびその使用方法ならびにマイクロプロセッサ Download PDFInfo
- Publication number
- JP2005122752A JP2005122752A JP2004323589A JP2004323589A JP2005122752A JP 2005122752 A JP2005122752 A JP 2005122752A JP 2004323589 A JP2004323589 A JP 2004323589A JP 2004323589 A JP2004323589 A JP 2004323589A JP 2005122752 A JP2005122752 A JP 2005122752A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- instruction
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Executing Machine-Instructions (AREA)
- Image Input (AREA)
Abstract
【解決手段】2ポートマイクロプロセッサ1は、システムバス9に接続される第1のポート102と、ローカルバス2に接続される第2のポート103を有する。そして、第1のポート102および第2のポート103を介して、システムメモリ10およびフレームメモリ4に同時にアクセス可能に構成される。リードモディファイライト命令を主命令、従命令で表し、主命令に従ってメモリからデータが読み出されると直ちに従命令を実行し、実行結果をメモリに書き込むことにより連続する2回のメモリサイクルでリードモディファイライト処理が行える。
【選択図】図1
Description
リ幅)を記憶するレジスタと、ビットマップメモリ上に定義した3つの矩形領域(転送元領域、パターン領域、転送先領域)のワードアドレスを記憶するレジスタ(転送元アドレスレジスタ、パターンアドレスレジスタ、転送先アドレスレジスタ)と、転送元領域と転送先領域のビット位置の差を記憶する転送元シフト数レジスタと、パターン領域と転送先領域のビット位置の差を記憶するパターンシフト数レジスタと、転送元データを転送元シフト数レジスタに基いてシフトし、またはパターンデータをパターンシフト数レジスタに基いてシフトする手段と、該シフト後の転送元データ、パターンデータと転送先データとの論理演算を行う手段と、転送先領域の左端、右端で、書き込み禁止領域を指定するマスク手段と、該マスク手段に基いて、演算結果と転送先データとを合成する手段を備え、3オペランドの矩形領域転送をポート間で任意に行うことを特徴とするものである。
上記2ポートを有するマイクロプロセッサは、命令の読み出し、解読、実行、データの格納を好ましくはパイプライン処理し、メモリアクセス命令の場合は、メモリアクセス処理専用のユニットに処理を委託した後、次の命令実行を行なう。メモリアクセスを処理するユニットは、2つのポートの動作状態を管理しておくことによって、ポートに既に処理の委託がなされている場合は、ポートが使用可能になるまで、命令を実行するユニットに次の命令実行を待たせる。したがって、1つのポートが動作中でも、他のポートを使用するメモリアクセスは受付けられる。
、第3図を用いてこれらを説明する。
U応答ユニット1202は、ポート2(103)のメモリアクセスユニット1301にロードまたはストア信号を出力し、アドレスをポート1(102)内のラッチ1203からポート2(103)内のラッチ1302に転送する。ストアの場合は、データをポート1(102)内のラッチ1204からポート2(103)内のラッチ1303に転送する。ローカルメモリ3、フレームメモリ4のアクセスは、メモリアクセスユニット2(1301)が実行する。CPU応答ユニット1202は、ストアの場合はメモリアクセスが開始されると、CPU8にアクノリッジを返し、CPU8のバスサイクルを終了させる。ロードの場合はメモリアクセス終了後、ラッチ1303に読み込まれたデータをポート1(102)内のラッチ1204に転送し、CPU8にアクノリッジを返してシステムバス9からデータの読み出しを行わせる。
データラッチ1303、端子1304から成る。
に強制書き込みを行う(13)。
リ幅MWDとは、矩形領域の転送先であるフレームメモリのX−Y座標空間4-1
の幅である。ORGDとは、転送先のX−Y座標空間4-1の原点であり、その値
はフレームメモリ4上のビットアドレスである。4-2は転送先矩形領域であり、Xds、Ydsはそれぞれ転送開始位置のX座標及びY座標である。
Claims (13)
- アドレス、データ、制御の各バスからなるシステムバスにそれぞれ接続されたCPUおよびシステムメモリと、
アドレス、データ、制御の各バスからなるローカルバスにそれぞれ接続されたローカルメモリおよびフレームメモリと、
上記システムバスに接続される第1のポートおよび上記ローカルバスに接続される第2のポートを有する図形処理用プロセッサとを具備し、
該図形処理用プロセッサは、上記第1および第2のポートを介して上記第1のメモリおよび第2のメモリに同時にアクセス可能であることを特徴とする図形処理装置。 - 請求項1記載の図形処理装置の使用方法であって、
上記システムメモリまたはローカルメモリ上に図形転送プログラムを格納しておくとともに、上記システムメモリ上に各種図形データを格納しておき、
上記システムメモリ上の図形データを上記フレームメモリへ転送する際には、上記CPUにより当該図形転送プログラムの先頭アドレスおよびパラメータの先頭アドレスを上記システムメモリまたは上記ローカルメモリに書き込み、
上記図形処理用プロセッサに、上記図形転送プログラムおよびパラメータに従い、上記第1及び第2のポートを介して上記システムメモリ上の図形データを上記フレームメモリ上へ転送させることを特徴とする図形処理装置の使用方法。 - 上記図形データの転送の際に上記図形処理用プロセッサは、システムメモリの転送元領域の図形データに対応するフレームメモリの転送先領域のデータを読みだして両データに論理演算を施し、当該論理演算結果を上記フレームメモリの転送先領域に書き込むことを特徴とする請求項2記載の図形処理装置の使用方法。
- 請求項1記載の図形処理装置の使用方法であって、
上記システムメモリまたはローカルメモリ上に各種図形描画プログラムを格納しておき、
上記フレームメモリへの図形描画時には、上記CPUにより当該図形描画プログラムの先頭アドレスとパラメータの先頭アドレスとからなるワークリストを上記システムメモリまたは上記ローカルメモリ上に作成し、
上記CPUの指令により上記図形処理用プロセッサに上記ワークリストの内容を読み込ませ、上記図形処理用プロセッサに上記ワークリストにより指示された図形描画プログラムおよびパラメータに従って上記フレームメモリ上に図形描画を行わせることを特徴とする図形処理装置の使用方法。 - アドレス、データ、制御の各バスからなるシステムバスにそれぞれ接続されたCPUおよび第1のメモリと、
アドレス、データ、制御の各バスからなるローカルバスに接続された第2のメモリと、
上記システムバスに接続される第1のポート、上記ローカルバスに接続される第2のポートおよび複数の内部レジスタを有する図形処理用プロセッサとを具備し、
該図形処理用プロセッサは、上記第1のポートを介して上記第1および第2のメモリの一方から一の内部レジスタに図形データをロードする処理と、他の内部レジスタから上記第1および第2のメモリの他方へデータをストアする処理とを並行して実行可能であることを特徴とする図形処理装置。 - アドレス、データ、制御の各バスからなるシステムバスにそれぞれ接続されたCPUおよび第1のメモリと、
アドレス、データ、制御の各バスからなるローカルバスに接続された第2のメモリと、
上記システムバスに接続される第1のポート、上記ローカルバスに接続される第2のポート、および複数の内部レジスタを有する特定処理専用プロセッサとを具備し、
該特定処理専用プロセッサは、上記第1のポートを介して上記第1および第2のメモリの一方から一の内部レジスタにデータをロードする処理と、他の内部レジスタから上記第1および第2のメモリの他方へデータをストアする処理とを並行して実行可能であることを特徴とする情報処理装置。 - 命令の解読、実行を行うプロセッサ部と、
アドレス、データ、制御信号をメモリとの間で授受する2つのポートと、
上記プロセッサ部からの書き込みおよび2つのポートへの読み出しが可能なアドレスバッファと、
2つのポートからの読み出し、書き込みおよび上記プロセッサ部による命令読み出しが可能なデータバッファと、
上記プロセッサ部からのメモリアクセス要求およびポート指定信号により、指定されたポートを介して上記アドレスバッファからメモリへのアドレス転送、およびデータバッファとメモリとの間のデータ転送を制御する手段とを備え、
命令フェッチおよびデータアクセスを2つのメモリに対して行えることを特徴とするマイクロプロセッサ。 - 上記プロセッサ部からも上記データバッファを読み出し書き込み可能としたことを特徴とする請求項7記載のマイクロプロセッサ。
- 上記プロセッサ部は、
ビットマップメモリのX方向のワード数(メモリ幅)を記憶するレジスタと、
ビットマップメモリ上に定義した3つの矩形領域(転送元領域、パターン領域、転送先領域)のワードアドレスを記憶するレジスタ(転送元アドレスレジスタ、パターンアドレスレジスタ、転送先アドレスレジスタ)と、
転送元領域と転送先領域のビット位置の差を記憶する転送元シフト数レジスタと、
パターン領域と転送先領域のビット位置の差を記憶するパターンシフト数レジスタと、
転送元データを転送元シフト数レジスタに基いてシフトし、またはパターンデータをパターンシフト数レジスタに基いてシフトする手段と、
該シフト後の転送元データ、パターンデータと転送先データとの論理演算を行う手段と、
転送先領域の左端、右端で、書き込み禁止領域を指定するマスク手段と、
該マスク手段に基いて、演算結果と転送先データとを合成する手段を備え、
3オペランドの矩形領域転送をポート間で任意に行うことを特徴とする請求項7記載のマイクロプロセッサ。 - 上記ポート指定信号を、メモリアドレスに基づいて生成するポート指定手段を設けたことを特徴とする請求項7記載のマイクロプロセッサ。
- 命令の解読、実行を行うプロセッサ部と、
アドレス、データ、制御信号をメモリとの間で授受する2つのポートと、
各ポートに専用のアドレスバッファ、データバッファと、
各ポートの動作状況を管理する手段と、
メモリより読みだしたデータを上記プロセッサ部内のレジスタに書き込む手段とを備え、
上記2つのポートを介して2つのメモリに同時にアクセスを行なえることを特徴とするマイクロプロセッサ。 - 固定長命令を実行するマイクロプロセッサにおいて、
プログラムから読みだされた主命令を保持する第1の命令保持手段と、
上記主命令に付随する従命令を保持する第2の命令保持手段と、
上記主命令および従命令を解読する解読手段と、
上記主命令の解読の結果、当該主命令が従命令を使用する命令である場合に、上記従命令保持手段に保持された従命令を解読して実行することを特徴とするマイクロプロセッサ。 - リードモディファイライト命令を上記主命令および従命令で表わし、主命令により、従命令を保持するレジスタの指定およびメモリアドレスを保持するレジスタの指定を行い、従命令により、メモリから読みだされたデータを格納するレジスタの指定および演算内容の指定を行い、主命令に従ってメモリからデータが読み出されると直ちに上記従命令を実行し、該実行結果をメモリに書き込むことにより、連続する2回のメモリサイクルでリードモディファイライト処理を行なえることを特徴とする請求項12記載のマイクロプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323589A JP3814283B2 (ja) | 2004-11-08 | 2004-11-08 | マイクロプロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323589A JP3814283B2 (ja) | 2004-11-08 | 2004-11-08 | マイクロプロセッサ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003206882A Division JP3723807B2 (ja) | 2003-08-08 | 2003-08-08 | 図形処理装置およびその使用方法ならびにマイクロプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005122752A true JP2005122752A (ja) | 2005-05-12 |
JP3814283B2 JP3814283B2 (ja) | 2006-08-23 |
Family
ID=34617036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004323589A Expired - Lifetime JP3814283B2 (ja) | 2004-11-08 | 2004-11-08 | マイクロプロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3814283B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117971320A (zh) * | 2024-03-28 | 2024-05-03 | 集创北方(珠海)科技有限公司 | 用于显示系统的微处理器及寄存器写入方法 |
-
2004
- 2004-11-08 JP JP2004323589A patent/JP3814283B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117971320A (zh) * | 2024-03-28 | 2024-05-03 | 集创北方(珠海)科技有限公司 | 用于显示系统的微处理器及寄存器写入方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3814283B2 (ja) | 2006-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03129433A (ja) | 並列処理装置および並列処理方法 | |
EP0395958B1 (en) | Graphics processing apparatus and method | |
JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
TW200307214A (en) | Context pipelines | |
JPH0786845B2 (ja) | データ処理装置 | |
JPH10187661A (ja) | コンピュータにおけるスカラ値をベクトルに記入する方法 | |
JP3797570B2 (ja) | セマフォ命令用のセマフォ・バッファを用いた装置と方法 | |
US20060225060A1 (en) | Code swapping in embedded DSP systems | |
US20030046358A1 (en) | Multiple image dynamic bind and load procedure for a multi-processor | |
JP3814283B2 (ja) | マイクロプロセッサ | |
JP3900499B2 (ja) | 再構成可能な、命令レベルのハードウェアによる高速化のためにマイクロプロセッサとともにfpgaテクノロジを使用する方法および装置 | |
JP3723807B2 (ja) | 図形処理装置およびその使用方法ならびにマイクロプロセッサ | |
JP3834327B2 (ja) | 図形処理装置およびその使用方法ならびにマイクロプロセッサ | |
JP2006260590A (ja) | 図形処理装置およびその使用方法ならびにマイクロプロセッサ | |
JP3474143B2 (ja) | 2ポートマイクロプロセッサ | |
US6727903B1 (en) | Microprocessor, and graphics processing apparatus and method using the same | |
JP2565495B2 (ja) | デ−タ処理システム | |
JP3841820B2 (ja) | マイクロコンピュータ | |
JP3520372B2 (ja) | メモリ制御ユニット並びに入出力制御ユニットの動作におけるクリティカル・パスの削除 | |
JP2668987B2 (ja) | データ処理装置 | |
KR100490438B1 (ko) | 연산/저장을 병행하여 처리하는 장치 및 방법 | |
JP2933569B2 (ja) | 中央演算処理装置 | |
JP2927281B2 (ja) | 並列処理装置 | |
JP2000194554A (ja) | 演算処理装置 | |
JP2785820B2 (ja) | 並列処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060602 |
|
EXPY | Cancellation because of completion of term |