JP2005116662A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005116662A JP2005116662A JP2003346725A JP2003346725A JP2005116662A JP 2005116662 A JP2005116662 A JP 2005116662A JP 2003346725 A JP2003346725 A JP 2003346725A JP 2003346725 A JP2003346725 A JP 2003346725A JP 2005116662 A JP2005116662 A JP 2005116662A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- circuit pattern
- semiconductor device
- connection terminal
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 239000000758 substrate Substances 0.000 claims description 43
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 abstract description 27
- 229910000679 solder Inorganic materials 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052802 copper Inorganic materials 0.000 abstract description 11
- 239000010949 copper Substances 0.000 abstract description 11
- 230000002950 deficient Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 238000009413 insulation Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】銅ベース板1上に絶縁基板であるセラミック基板2を半田3で固定している。このセラミック基板2の表面には、銅の回路パターン5が形成されている。回路パターン5上には半導体素子6が実装される。半導体素子6と回路パターン5との間には、必要に応じてアルミワイヤ8が設けられ、半導体素子6と回路パターン5とを電気的に接続している。そして、回路パターン5の一部を延在して外部接続用端子9を形成する。外部接続用端子9の一部は、ケース10の側壁内に配設され、回路パターン5が形成される面と平行な方向に対してセラミック基板2を支持している。
【選択図】図1
Description
図1に、本実施の形態に係る半導体装置の一部の断面図を示す。図1では、銅ベース板1上に絶縁基板であるセラミック基板2を半田3で固定している。このセラミック基板2の表面には、銅の回路パターン5が形成されている。図1では、セラミック基板2の上下の表面に回路パターン5が形成されている。この回路パターン5は、半導体装置の種類により様々なパターンが形成される。さらに、回路パターン5上には半導体素子6が実装される。半導体素子6と回路パターン5とは、半田7により接合されている。半導体素子6と回路パターン5との間には、必要に応じてアルミワイヤ8が設けられ、半導体素子6と回路パターン5とを電気的に接続している。
図4に、本実施の形態に係る半導体装置の一部の断面図を示す。本実施の形態は、図4に示すように、実施の形態1とほぼ同じ構造である。具体的には、銅ベース板1上に絶縁基板であるセラミック基板2を半田3で固定している。このセラミック基板2の表面には、銅の回路パターン5が形成されている。図4では、セラミック基板2の上下の表面に回路パターン5が形成されている。さらに、回路パターン5上には半導体素子6が実装される。半導体素子6と回路パターン5とは、半田7により接合されている。半導体素子6と回路パターン5との間には、必要に応じてアルミワイヤ8が設けられ、半導体素子6と回路パターン5とを電気的に接続している。
上記で説明した本実施の形態では、図4に示すように実施の形態1の場合に比べほぼ2倍に延在した回路パターン5を外側に折り返して外部接続用端子9を形成していた。しかし、本変形例では、図6に示すように実施の形態1の場合に比べほぼ2倍に延在した回路パターン5を内側に折り返して外部接続用端子9を形成している。この点以外に、本実施の形態と本変形例との間に異なる点はない。そのため、図6についての詳細な説明は省略する。なお、図6でも、半導体素子6が実装される側を半導体装置の内側、その反対側を外側とする。
図8(a)に、本実施の形態に係る半導体装置の断面図を示す。図8(a)でも、延在する回路パターン5を折り返して2層構造の外部接続用端子9としている。この2層の間に導電性接着剤20が充填され、外部接続用端子9の2層が貼り合わされている。図8(a)に示す半導体装置は、導電性接着剤20で貼り合わされた外部接続用端子9以外、図5に示した半導体装置の断面図と基本的に同じである。そのため、図5に示す半導体装置と同じ符号を付した部分については詳細な説明を省略する。
図9(a)に、本実施の形態に係る半導体装置の一部の断面図を示す。図9(a)でも、延在する回路パターン5を内側に折り返して2層構造の外部接続用端子9としている。本実施の形態では、この2層の間に導電性接着剤20を充填せずに、延在する回路パターン5の折り返し前の先端近傍(折り返し後は外部接続用端子9の基部に位置する)に設けた長孔25に固着材である半田26を充填して2層を固定している。図9(b)に、長孔25を半田26で固定する外部接続用端子9の拡大図を示す。図9(b)では、外部接続用端子9の基部近傍の1層に設けられた長孔25に半田26が充填されている様子が示されている。
図11に、本実施の形態に係る半導体装置の一部の断面図を示す。本実施の形態では、延在する回路パターン5を折り返して2層構造の外部接続用端子9とするのではなく、外部接続用端子9とは別に形成した外部接続用補助端子30を貼り合わせることで2層構造としている。図11では、延在する回路パターン5で1層の外部接続用端子9を形成し、その上に別で形成した外部接続用補助端子30を貼り合わせている。なお、外部接続用端子9と外部接続用補助端子30との貼り合わせは、導電性接着剤20を2層の間に充填しても良いし、長孔に固着材を充填して固定しても良い。
Claims (7)
- 絶縁基板と、
前記絶縁基板の表面に形成される回路パターンと、
前記回路パターン上に実装される半導体素子と、
前記絶縁基板及び前記半導体素子を取り囲む側壁を有するケースと、
前記半導体素子に対して入出力を行い、前記回路パターンの一部を延在して形成される外部接続用端子とを備え、
前記外部接続用端子の一部は、前記ケースの前記側壁内に配設され、前記絶縁基板を支持することを特徴とする、半導体装置。 - 請求項1に記載の半導体装置であって、
前記外部接続用端子は、延在する前記回路パターンの一部を折り返して形成された2層構造であることを特徴とする、半導体装置。 - 請求項2に記載の半導体装置であって、
延在する前記回路パターンの一部は、前記半導体素子側に折り返されることを特徴とする、半導体装置。 - 請求項2又は請求項3に記載の半導体装置であって、
前記外部接続用端子の2層は、導電性接着剤で貼り合わされていることを特徴とする、半導体装置。 - 請求項4に記載の半導体装置であって、
前記外部接続用端子の先端部近傍の1層に充填孔をさらに備え、
前記導電性接着剤は、前記充填孔から前記外部接続用端子の2層の間に充填され得ることを特徴とする、半導体装置。 - 請求項2又は請求項3に記載の半導体装置であって、
前記外部接続用端子の基部近傍の1層に孔をさらに備え、
前記外部接続用端子の2層は、前記孔に固着剤を充填することで貼り合わされていることを特徴とする、半導体装置。 - 請求項1に記載の半導体装置であって、
前記外部接続用端子は、前記外部接続用端子とは別に形成された補助端子を貼り合わせることで2層構造をなすことを特徴とする、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346725A JP4129219B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346725A JP4129219B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116662A true JP2005116662A (ja) | 2005-04-28 |
JP4129219B2 JP4129219B2 (ja) | 2008-08-06 |
Family
ID=34539558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003346725A Expired - Lifetime JP4129219B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4129219B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019067951A (ja) * | 2017-10-02 | 2019-04-25 | トヨタ自動車株式会社 | 半導体装置 |
-
2003
- 2003-10-06 JP JP2003346725A patent/JP4129219B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019067951A (ja) * | 2017-10-02 | 2019-04-25 | トヨタ自動車株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4129219B2 (ja) | 2008-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970010678B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
JP5183642B2 (ja) | 半導体装置およびその製造方法 | |
JPH09260538A (ja) | 樹脂封止型半導体装置及び製造方法とその実装構造 | |
US20080064232A1 (en) | Integrated device | |
JP2007335632A (ja) | 半導体装置 | |
JP7067255B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002064224A (ja) | 発光ダイオード及びその製造方法 | |
JP2012089548A (ja) | ワイヤボンドの接合構造及び接合方法 | |
JP2011023458A (ja) | 半導体装置およびその製造方法 | |
JP2002009217A (ja) | 樹脂封止型半導体装置 | |
KR20160085672A (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
JP4129219B2 (ja) | 半導体装置 | |
JP6474939B2 (ja) | 電子装置及び接続子 | |
KR19990049144A (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
US6753594B2 (en) | Electronic component with a semiconductor chip and fabrication method | |
JP2007141947A (ja) | 半導体装置およびその製造方法 | |
JP4622646B2 (ja) | 半導体装置 | |
JP3172393B2 (ja) | 混成集積回路装置 | |
JP4150508B2 (ja) | 電力用半導体装置 | |
JP2011003631A (ja) | 電力半導体装置 | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
JP2003008085A (ja) | 熱電モジュール | |
JP2002359336A (ja) | 半導体装置 | |
JP4745205B2 (ja) | 半導体装置 | |
US20020195268A1 (en) | Thick film circuit connection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4129219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |