JP2005116535A - Active matrix type device and electroluminescence device - Google Patents

Active matrix type device and electroluminescence device Download PDF

Info

Publication number
JP2005116535A
JP2005116535A JP2004344035A JP2004344035A JP2005116535A JP 2005116535 A JP2005116535 A JP 2005116535A JP 2004344035 A JP2004344035 A JP 2004344035A JP 2004344035 A JP2004344035 A JP 2004344035A JP 2005116535 A JP2005116535 A JP 2005116535A
Authority
JP
Japan
Prior art keywords
film
active matrix
thin film
light emitting
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004344035A
Other languages
Japanese (ja)
Inventor
Kazuo Yudasaka
一夫 湯田坂
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP2004344035A priority Critical patent/JP2005116535A/en
Publication of JP2005116535A publication Critical patent/JP2005116535A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix type display device capable of protecting a thin film light-emitting element from moisture or the like by simple structure. <P>SOLUTION: In an active matrix type display device 1, each pixel 7 has a thin film light-emitting elements 40 having a pixel electrodes 41, an organic semiconductor film 43 laminated on the upper layer side of the electrode 41 and an opposed-electrode op formed on the upper layer side of the film 43. A protective film 60 covering almost the whole face of a substrate is formed on the upper layer of the opposed-electrode to prevent the deterioration of the element 40 by preventing moisture and oxygen by the protective film 60. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、有機半導体膜等の発光薄膜に駆動電流が流れることによって発光するエレクトロルミネッセンス素子(以下、EL素子という。)または発光ダイオード素子(以下、LED素子という。)などの薄膜発光素子を薄膜トランジスタ(以下、TFTという。)で駆動制御するアクティブマトリクス型表示装置に関するものである。   The present invention relates to a thin film light emitting element such as an electroluminescence element (hereinafter referred to as an EL element) or a light emitting diode element (hereinafter referred to as an LED element) that emits light when a driving current flows through a light emitting thin film such as an organic semiconductor film. The present invention relates to an active matrix display device that is driven and controlled (hereinafter referred to as TFT).

EL素子またはLED素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ないなどの利点もある。   An active matrix display device using a current-controlled light emitting element such as an EL element or an LED element has been proposed. Since all of the light emitting elements used in this type of display device self-emit, unlike a liquid crystal display device, there is an advantage that a backlight is not required and the viewing angle dependency is small.

図4は、このような電荷注入型の有機半導体薄膜によって発光するEL素子を用いたアクティブマトリクス型表示装置のブロック図である。この図に示すアクティブマトリクス型表示装置1Aでは、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、該データ線sigに並列する複数の共通給電線comと、データ線sigと走査線gateとによってマトリクス状に形成された画素7とが構成されている。データ線sigおよび走査線gateに対してはデータ側駆動回路3および走査側駆動回路4が構成されている。各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、後述する対向電極opと共通給電線comとの間に直列に接続している。この薄膜発光素子40は、第2のTFT30がオン状態になったときには共通給電線comから駆動電流が流れ込んで発光するとともに、この発光状態は保持容量capによって所定の期間、保持される。   FIG. 4 is a block diagram of an active matrix display device using an EL element that emits light by such a charge injection type organic semiconductor thin film. In the active matrix display device 1A shown in this figure, a plurality of scanning lines gate and a plurality of data lines sig extending in a direction intersecting with the extending direction of the scanning lines gate are formed on the transparent substrate 10. A plurality of common power supply lines com parallel to the data lines sig and pixels 7 formed in a matrix by the data lines sig and the scanning lines gate are configured. A data side driving circuit 3 and a scanning side driving circuit 4 are configured for the data line sig and the scanning line gate. Each pixel 7 has a conduction control circuit 50 to which a scanning signal is supplied via the scanning line gate, and a thin film light emitting element that emits light based on an image signal supplied from the data line sig via the conduction control circuit 50. 40. The continuity control circuit 50 includes a first TFT 20 to which a scanning signal is supplied to the gate electrode via the scanning line gate, and a holding capacitor cap for holding an image signal supplied from the data line sig via the first TFT 20. And the second TFT 30 to which the image signal held by the holding capacitor cap is supplied to the gate electrode. The second TFT 30 and the thin film light emitting element 40 are connected in series between a counter electrode op and a common power supply line com described later. When the second TFT 30 is turned on, the thin film light emitting element 40 emits light when a driving current flows from the common power supply line com, and this light emitting state is held for a predetermined period by the holding capacitor cap.

図5は、図4に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。図6(A)、(B)、(C)はそれぞれ、図5のA−A′断面図、B−B′断面図、およびC−C′断面図である。   FIG. 5 is a plan view showing one of the pixels included in the active matrix display device shown in FIG. 6A, 6B, and 6C are an AA ′ sectional view, a BB ′ sectional view, and a CC ′ sectional view of FIG. 5, respectively.

このような構成のアクティブマトリクス型表示装置1Aでは、図5および図6(A)、(B)に示すように、いずれの画素7においても、島状の半導体膜を利用して同一工程で第1のTFT20および第2のTFT30が形成されている。
第1のTFT20は、ゲート電極21が走査線gateの一部として構成されている。第1のTFT20は、ソース・ドレイン領域の一方に第1の層間絶縁膜51のコンタクホールを介してデータ線sigが電気的に接続し、他方にはドレイン電極22が電気的に接続している。ドレイン電極22は、第2のTFT30の形成領域に向けて延設されており、この延設部分には第2のTFT30のゲート電極31が第1の層間絶縁膜51のコンタクトホールを介して電気的に接続している。第2のTFT30のソース・ドレイン領域の一方には、第1の層間絶縁膜51のコンタクトホールを介して中継電極35が電気的に接続し、この中継電極35には第2の層間絶縁膜52のコンタクトホールを介して薄膜発光素子40の画素電極41が電気的に接続している。
In the active matrix display device 1A having such a configuration, as shown in FIG. 5 and FIGS. 6A and 6B, in any pixel 7, the island-shaped semiconductor film is used in the same process. One TFT 20 and a second TFT 30 are formed.
In the first TFT 20, the gate electrode 21 is configured as a part of the scanning line gate. In the first TFT 20, the data line sig is electrically connected to one of the source / drain regions through a contact hole of the first interlayer insulating film 51, and the drain electrode 22 is electrically connected to the other. . The drain electrode 22 extends toward the formation region of the second TFT 30, and the gate electrode 31 of the second TFT 30 is electrically connected to the extended portion through the contact hole of the first interlayer insulating film 51. Connected. A relay electrode 35 is electrically connected to one of the source / drain regions of the second TFT 30 through a contact hole of the first interlayer insulating film 51, and the second interlayer insulating film 52 is connected to the relay electrode 35. The pixel electrode 41 of the thin film light emitting element 40 is electrically connected through the contact hole.

画素電極41は、図5および図6(B)、(C)からわかるように各画素7毎に独立して形成されている。画素電極41の上層側には、有機半導体膜43および対向電極opがこの順に積層されている。対向電極opは、少なくとも表示部11を覆うように形成されている。   The pixel electrode 41 is formed independently for each pixel 7 as can be seen from FIGS. 5 and 6B and 6C. On the upper layer side of the pixel electrode 41, the organic semiconductor film 43 and the counter electrode op are stacked in this order. The counter electrode op is formed so as to cover at least the display unit 11.

再び、図5および図6(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。   Again, in FIG. 5 and FIG. 6A, the common feeder line com is electrically connected to the other of the source / drain regions of the second TFT 30 through the contact hole of the first interlayer insulating film 51. ing. The extended portion 39 of the common power supply line com is opposed to the extended portion 36 of the gate electrode 31 of the second TFT 30 with the first interlayer insulating film 51 interposed therebetween as a dielectric film, thereby forming a storage capacitor cap. doing.

このようなアクティブマトリクス型表示装置1Aは、透明基板10自体に対向電極opが積層されているので、アクティブマトリクス型液晶表示装置と相違して、対向基板を重ねる必要がないという大きな利点がある。しかし、薄膜発光素子40は薄い対向電極opで覆われているだけなので、対向電極opを拡散、透過して有機半導体膜43に水分や酸素が侵入し、薄膜発光素子40の発光効率の低下、その駆動電圧の上昇(しきい値電圧の高電圧側へのシフト)、信頼性の低下などを発生させるおそれがある。前記水分や酸素の侵入を防止するため、従来のアクティブマトリクス型表示装置1Aでは、その少なくとも表示部11を対向基板で覆い、この対向基板の外周を封止する方法がとられていた。しかし、この方法は前述の液晶表示装置に比しての利点を損なうことになる。   Such an active matrix type display device 1A has the great advantage that, unlike the active matrix type liquid crystal display device, there is no need to overlap the counter substrate because the counter electrode op is laminated on the transparent substrate 10 itself. However, since the thin film light emitting element 40 is only covered with the thin counter electrode op, moisture and oxygen enter the organic semiconductor film 43 through diffusion and transmission through the counter electrode op, and the light emission efficiency of the thin film light emitting element 40 decreases. There is a risk of increasing the drive voltage (shifting the threshold voltage to the higher voltage side), lowering the reliability, or the like. In order to prevent the intrusion of moisture and oxygen, in the conventional active matrix display device 1A, at least the display unit 11 is covered with a counter substrate, and the outer periphery of the counter substrate is sealed. However, this method impairs advantages over the liquid crystal display device described above.

そこで、本発明の課題は、簡単な構造で薄膜発光素子を水分等から保護することのできるアクティブマトリクス型表示装置を提供することにある。   Accordingly, an object of the present invention is to provide an active matrix display device that can protect a thin film light emitting element from moisture or the like with a simple structure.

上記課題を解決するため、本発明では、基板上に、複数の走査線と、該走査線と交差する複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された発光薄膜、および該発光薄膜の上層側において少なくとも前記表示部の全面に形成された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記対向電極の上層側には、少なくとも当該対向電極の形成領域を覆う保護膜が形成されていることを特徴とする。   In order to solve the above problems, in the present invention, a plurality of scanning lines, a plurality of data lines intersecting with the scanning lines, and a plurality of data lines and the scanning lines formed in a matrix on the substrate. Each of the pixels includes a conduction control circuit including a thin film transistor to which a scanning signal is supplied to the gate electrode via the scanning line, a pixel electrode formed for each pixel, and the pixel A light-emitting thin film laminated on the upper layer side of the electrode, and a thin-film light-emitting element comprising a counter electrode formed on at least the entire surface of the display unit on the upper layer side of the light-emitting thin film, and the conduction control circuit from the data line In the active matrix display device in which the thin film light emitting element emits light based on the image signal supplied through the upper surface of the counter electrode, at least a region where the counter electrode is formed is covered. Wherein the protective film is formed.

本発明では、薄膜発光素子の対向電極の上層側には保護膜が形成されているので、対向電極を拡散、透過してくる水分等から薄膜発光素子を保護することができる。従って、薄膜発光素子において、その発光効率の低下、駆動電圧の上昇(しきい値電圧の高電圧側へのシフト)、信頼性の低下などが発生するおそれがない。また、このような保護膜は、半導体プロセスを利用して容易に形成できるので、アクティブマトリクス型表示装置の製造コストを高めることがない。それ故、薄膜発光素子を用いたアクティブマトリクス型表示装置の利点である対向基板を被せる必要がないという利点をそのままにして、アクティブマトリクス型表示装置の信頼性を向上させることができる。さらに、保護膜で薄膜発光素子を保護するので、対向電極に用いる材料としては、薄膜発光素子の発光効率や駆動電圧などの面からその材質を選択すればよく、薄膜発光素子を保護する性能が高いものに限定されないという利点もある。   In the present invention, since the protective film is formed on the upper side of the counter electrode of the thin film light emitting device, the thin film light emitting device can be protected from moisture or the like diffused and transmitted through the counter electrode. Therefore, in the thin film light emitting element, there is no possibility that the light emission efficiency is lowered, the drive voltage is increased (the threshold voltage is shifted to the high voltage side), the reliability is not lowered, and the like. Further, since such a protective film can be easily formed using a semiconductor process, the manufacturing cost of the active matrix display device is not increased. Therefore, it is possible to improve the reliability of the active matrix display device while keeping the advantage that it is not necessary to cover the counter substrate, which is an advantage of the active matrix display device using the thin film light emitting element. Furthermore, since the thin film light emitting element is protected by the protective film, the material used for the counter electrode may be selected from the aspects of the light emitting efficiency and driving voltage of the thin film light emitting element, and the performance of protecting the thin film light emitting element is sufficient. There is also an advantage that it is not limited to high ones.

本発明において、前記発光薄膜は、前記対向電極の下層側に前記有機半導体膜よりも厚く形成された絶縁膜で区画されていることが好ましい。薄膜発光素子を用いたアクティブマトリクス型表示装置では、対向電極は少なくとも表示部の全面に形成され、データ線と対向する状態にあるため、このままではデータ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。その結果、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、このような絶縁膜を形成すれば、この絶縁膜で区画された領域内に発光薄膜をインクジェット法により形成する際に、前記絶縁膜を吐出液のはみ出しを防止するバンク層として利用することができる。   In the present invention, the light-emitting thin film is preferably partitioned by an insulating film formed thicker than the organic semiconductor film on a lower layer side of the counter electrode. In an active matrix display device using a thin film light emitting element, the counter electrode is formed on at least the entire surface of the display portion and is in a state of facing the data line, so that a large capacitance is parasitic on the data line as it is. . However, in the present invention, since the thick insulating film is interposed between the data line and the counter electrode, it is possible to prevent the data line from parasitic on the data line. As a result, the load on the data side driving circuit can be reduced, so that the power consumption can be reduced or the display operation speed can be increased. Further, if such an insulating film is formed, the insulating film can be used as a bank layer for preventing the discharge liquid from protruding when the light-emitting thin film is formed in the region partitioned by the insulating film by the ink jet method. Can do.

本発明において、前記対向電極は、たとえばアルカリ金属含有アルミニウム膜から構成され、このような膜で対向電極を構成した場合には、水分などが拡散、透過していく可能性が高いことから、保護膜を形成した効果が顕著である。   In the present invention, the counter electrode is made of, for example, an alkali metal-containing aluminum film, and when the counter electrode is made of such a film, moisture or the like is likely to diffuse and permeate. The effect of forming the film is remarkable.

本発明において、前記保護膜は、シリコン窒化膜などの絶縁膜で構成してもよいが、高融点金属あるいはその合金などの導電膜から構成してもよい。また、前記保護膜を純アルミニウム膜、シリコン含有アルミニウム膜、銅含有アルミニウム膜などの導電膜から構成してもよい。さらには、前記保護膜を導電膜と絶縁膜との2層構造としてもよい。対向電極に積層される保護膜を導電膜で形成した場合には、対向電極の電気的抵抗を低下させたのと同様な効果を得ることができる。また、前記の有機半導体膜の形成領域を区画する厚い絶縁膜を形成した場合にこの絶縁膜が形成する大きな段差によって、その上層側に形成される対向電極に断線が発生させるおそれがあるが、対向電極に積層される保護膜を導電膜で形成した場合には、かかる導電膜によって冗長配線構造が形成されるので、対向電極の断線を防止することができる。それ故、アクティブマトリクス型表示装置において、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えたとしても、絶縁膜の上層に形成する対向電極に断線が発生しないので、アクティブマトリクス型表示装置の表示品質および信頼性を向上することができる。   In the present invention, the protective film may be composed of an insulating film such as a silicon nitride film, but may be composed of a conductive film such as a refractory metal or an alloy thereof. The protective film may be composed of a conductive film such as a pure aluminum film, a silicon-containing aluminum film, or a copper-containing aluminum film. Furthermore, the protective film may have a two-layer structure of a conductive film and an insulating film. When the protective film laminated on the counter electrode is formed of a conductive film, the same effect as that of reducing the electrical resistance of the counter electrode can be obtained. In addition, when a thick insulating film that partitions the formation region of the organic semiconductor film is formed, a large step formed by the insulating film may cause disconnection in the counter electrode formed on the upper layer side. In the case where the protective film stacked on the counter electrode is formed of a conductive film, the redundant wiring structure is formed by the conductive film, so that the disconnection of the counter electrode can be prevented. Therefore, in the active matrix display device, even if a thick insulating film is formed around the organic semiconductor film to suppress parasitic capacitance and the like, no disconnection occurs in the counter electrode formed on the upper layer of the insulating film. The display quality and reliability of the mold display device can be improved.

本発明では、前記導通制御回路は、前記走査信号がゲート電極に供給される第1のTFT、および該第1のTFTを介してゲート電極が前記データ線に接続する第2のTFTを備え、該第2のTFTと前記薄膜発光素子は、前記データ線および走査線とは別に構成された駆動電流供給用の共通給電線と前記対向電極との間に直列に接続していることが好ましい。すなわち、導通制御回路を1つTFTと保持容量で構成することも可能ではあるが、表示品位を高くするという観点からすれば各画素の導通制御回路を2つのTFTと保持容量で構成することが好ましい。   In the present invention, the conduction control circuit includes a first TFT to which the scanning signal is supplied to the gate electrode, and a second TFT in which the gate electrode is connected to the data line through the first TFT, It is preferable that the second TFT and the thin film light emitting element are connected in series between a common feeding line for supplying driving current, which is configured separately from the data line and the scanning line, and the counter electrode. That is, although it is possible to configure the conduction control circuit with one TFT and a storage capacitor, from the viewpoint of improving display quality, the conduction control circuit of each pixel can be configured with two TFTs and a storage capacitor. preferable.

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明において、図4ないし図6を参照して説明した要素と共通する部分には同一の符号を付してある。
(全体構成)
図1は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図2は、それに構成されている画素の1つを抜き出して示す平面図、図3(A)、(B)、(C)はそれぞれ図2のA−A′断面図、B−B′断面図、およびC−C′断面図である。
Embodiments of the present invention will be described with reference to the drawings. In the following description, parts common to the elements described with reference to FIGS. 4 to 6 are denoted by the same reference numerals.
(overall structure)
FIG. 1 is a block diagram schematically showing the overall layout of an active matrix display device. FIG. 2 is a plan view showing one of the pixels included in the pixel. FIGS. 3A, 3B, and 3C are cross-sectional views taken along lines AA ′ and BB ′ of FIG. 2, respectively. It is a figure and CC 'sectional drawing.

図1に示すアクティブマトリクス型表示装置1では、その基体たる透明基板10の中央部分が表示部11とされている。透明基板10の外周部分のうち、データ線sigの端部には画像信号を出力するデータ側駆動回路3が構成され、走査線gateの端部には走査信号を出力する走査側駆動回路4が構成されている。
これらの駆動回路3、4では、N型のTFTとP型のTFTとによって相補型TFTが構成され、この相補型TFTは、シフトレジスタ回路、レベルシフタ回路、アナログスイッチ回路などを構成している。表示部11では、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板と同様、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigとによって、複数の画素7がマトリクス状に構成されている。
In the active matrix display device 1 shown in FIG. 1, the central portion of the transparent substrate 10 as the base is a display unit 11. Of the outer peripheral portion of the transparent substrate 10, the data side driving circuit 3 for outputting an image signal is configured at the end of the data line sig, and the scanning side driving circuit 4 for outputting a scanning signal is provided at the end of the scanning line gate. It is configured.
In these drive circuits 3 and 4, an N-type TFT and a P-type TFT constitute a complementary TFT, and this complementary TFT constitutes a shift register circuit, a level shifter circuit, an analog switch circuit, and the like. In the display unit 11, like the active matrix substrate of the active matrix liquid crystal display device, a plurality of scanning lines gate are extended on the transparent substrate 10 in a direction intersecting with the extending direction of the scanning lines gate. A plurality of pixels 7 are configured in a matrix by a plurality of data lines sig.

各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。ここに示す例においては、導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、詳しくは後述する対向電極opと共通給電線comとの間に直列に接続している。   Each pixel 7 has a conduction control circuit 50 to which a scanning signal is supplied via the scanning line gate, and a thin film light emitting element that emits light based on an image signal supplied from the data line sig via the conduction control circuit 50. 40. In the example shown here, the conduction control circuit 50 includes a first TFT 20 to which a scanning signal is supplied to the gate electrode via the scanning line gate, and an image supplied from the data line sig via the first TFT 20. The storage capacitor cap holds a signal, and the second TFT 30 is supplied with the image signal held by the storage capacitor cap to the gate electrode. The second TFT 30 and the thin film light emitting element 40 are connected in series between a counter electrode op and a common power supply line com which will be described in detail later.

このような構成のアクティブマトリクス型表示装置1では、図2および図3(A)、(B)に示すように、いずれの画素7においても、島状の半導体膜(シリコン膜)を利用して第1のTFT20および第2のTFT30が形成されている。   In the active matrix display device 1 having such a configuration, as shown in FIG. 2 and FIGS. 3A and 3B, any pixel 7 uses an island-shaped semiconductor film (silicon film). A first TFT 20 and a second TFT 30 are formed.

第1のTFT20は、ゲート電極21が走査線gateの一部として構成されている。第1のTFT20は、ソース・ドレイン領域の一方に第1層間絶縁膜51のコンタクホールを介してデータ線sigが電気的に接続し、他方にはドレイン電極22が電気的に接続している。ドレイン電極22は、第2のTFT30の形成領域に向けて延設されており、この延設部分には第2のTFT30のゲート電極31が第1の層間絶縁膜51のコンタクトホールを介して電気的に接続している。   In the first TFT 20, the gate electrode 21 is configured as a part of the scanning line gate. In the first TFT 20, the data line sig is electrically connected to one of the source / drain regions through a contact hole of the first interlayer insulating film 51, and the drain electrode 22 is electrically connected to the other. The drain electrode 22 extends toward the formation region of the second TFT 30, and the gate electrode 31 of the second TFT 30 is electrically connected to the extended portion through the contact hole of the first interlayer insulating film 51. Connected.

第2のTFT30のソース・ドレイン領域の一方には、第1の層間絶縁膜51のコンタクトホールを介して、データ線sigと同時形成された中継電極35が電気的に接続し、この中継電極35には第2の層間絶縁膜52のコンタクトホールを介して薄膜発光素子40のITO膜からなる透明な画素電極41が電気的に接続している。   A relay electrode 35 formed simultaneously with the data line sig is electrically connected to one of the source / drain regions of the second TFT 30 through a contact hole of the first interlayer insulating film 51. A transparent pixel electrode 41 made of an ITO film of the thin-film light emitting element 40 is electrically connected to the second interlayer insulating film 52 through a contact hole.

図2および図3(B)、(C)からわかるように、画素電極41は各画素7毎に独立して形成されている。画素電極41の上層側には、ポリフェニレンビニレン(PPV)などからなる有機半導体膜43、およびリチウムなどのアルカリ金属を含有するアルミニウム、カルシウムなどの金属膜からなる対向電極opがこの順に積層され、薄膜発光素子40が構成されている。有機半導体膜43は各画素7に形成されているが、複数の画素7に跨がってストライプ状に形成される場合もある。対向電極opは、表示部11全体と、少なくとも端子12が形成されている部分の周囲を除いた領域に形成されている。   As can be seen from FIGS. 2, 3 </ b> B, and 3 </ b> C, the pixel electrode 41 is formed independently for each pixel 7. On the upper layer side of the pixel electrode 41, an organic semiconductor film 43 made of polyphenylene vinylene (PPV) or the like, and a counter electrode op made of a metal film such as aluminum or calcium containing an alkali metal such as lithium are laminated in this order to form a thin film A light emitting element 40 is configured. The organic semiconductor film 43 is formed in each pixel 7, but may be formed in a stripe shape across a plurality of pixels 7. The counter electrode op is formed in a region excluding the entire display portion 11 and at least the periphery of the portion where the terminal 12 is formed.

なお、薄膜発光素子40としては、正孔注入層を設けて発光効率(正孔注入率)を高めた構造、電子注入層を設けて発光効率(電子注入率)を高めた構造、正孔注入層および電子注入層の双方を形成した構造を採用することもできる。   The thin film light emitting device 40 includes a structure in which a hole injection layer is provided to increase the light emission efficiency (hole injection rate), a structure in which an electron injection layer is provided to increase the light emission efficiency (electron injection rate), and hole injection. A structure in which both the layer and the electron injection layer are formed can also be adopted.

再び、図2および図3(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。   Again, in FIG. 2 and FIG. 3A, the common feeder line com is electrically connected to the other of the source / drain regions of the second TFT 30 through the contact hole of the first interlayer insulating film 51. ing. The extended portion 39 of the common power supply line com is opposed to the extended portion 36 of the gate electrode 31 of the second TFT 30 with the first interlayer insulating film 51 interposed therebetween as a dielectric film, thereby forming a storage capacitor cap. doing.

このように構成したアクティブマトリクス型表示装置1では、走査信号によって選択されて第1のTFT20がオン状態になると、データ線sigからの画像信号が第1のTFT20を介して第2のTFT30のゲート電極31に印加されるとともに、画像信号が第1のTFT20を介して保持容量capに書き込まれる。その結果、第2のTFT30がオン状態になると、対向電極opおよび画素電極41をそれぞれ負極および正極として電圧が印加され、印加電圧がしきい値電圧を越えた領域で有機半導体膜43に流れる電流(駆動電流)が急激に増大する。従って、発光素子40は、エレクトロルミネッセンス素子あるいはLED素子として発光し、発光素子40の光は、対向電極opに反射されて透明な画素電極41および透明基板10を透過して出射される。このような発光を行うための駆動電流は、対向電極op、有機半導体膜43、画素電極41、第2のTFT30、および共通給電線comから構成される電流経路を流れるため、第2のTFT30がオフ状態になると、流れなくなる。但し、第2のTFT30のゲート電極は、第1のTFT20がオフ状態になっても、保持容量capによって画像信号に相当する電位に保持されるので、第2のTFT30はオン状態のままである。それ故、発光素子40には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量capに書き込まれて、第2のTFT30がオフ状態になるまで維持される。   In the active matrix display device 1 configured as described above, when the first TFT 20 is turned on by being selected by the scanning signal, the image signal from the data line sig is gated to the second TFT 30 via the first TFT 20. While being applied to the electrode 31, an image signal is written to the storage capacitor cap via the first TFT 20. As a result, when the second TFT 30 is turned on, a voltage is applied using the counter electrode op and the pixel electrode 41 as a negative electrode and a positive electrode, respectively, and a current flowing through the organic semiconductor film 43 in a region where the applied voltage exceeds the threshold voltage (Drive current) increases rapidly. Therefore, the light emitting element 40 emits light as an electroluminescence element or an LED element, and the light of the light emitting element 40 is reflected by the counter electrode op and transmitted through the transparent pixel electrode 41 and the transparent substrate 10. The drive current for performing such light emission flows through a current path including the counter electrode op, the organic semiconductor film 43, the pixel electrode 41, the second TFT 30, and the common power supply line com. When it is off, it stops flowing. However, since the gate electrode of the second TFT 30 is held at a potential corresponding to an image signal by the storage capacitor cap even when the first TFT 20 is turned off, the second TFT 30 remains on. . Therefore, a driving current continues to flow through the light emitting element 40, and this pixel remains in a lighting state. This state is maintained until new image data is written into the storage capacitor cap and the second TFT 30 is turned off.

(薄膜発光素子の保護構造)
このように、薄膜発光素子40を用いたアクティブマトリクス型表示装置1は、透明基板10自体に対向電極opが積層されているので、アクティブマトリクス型液晶表示装置と相違して、対向基板を重ねる必要がないという大きな利点がある。しかし、薄膜発光素子40には、薄い対向電極opを拡散、透過して水分や酸素が侵入してくるおそれがある。特に、本形態では、薄膜発光素子40での電子注入効率を高めてその駆動電圧を下げることを目的に、対向電極opとしてリチウムなどのアルカリ金属を含有するアルミニウム膜が用いられ、このアルカリ金属含有アルミニウム膜は、純アルミニウムに比較して水分や酸素を拡散、透過しやすいことが考えられる。すなわち、アルカル金属含有アルミニウム膜は、純アルミニウム膜、シリコン含有アルミニウム膜、銅含有アルミニウム膜に比較して靱性に乏しく、応力がかかったときに破断しやすいので、クラックなどを介して、水分や酸素が侵入するおそれがある。また、アルカリ金属含有アルミニウム膜の破断面は柱状組織を示し、組織間を水分や酸素が拡散、透過しやすいと考えられる。
(Protection structure of thin film light emitting device)
As described above, the active matrix display device 1 using the thin film light emitting element 40 has the counter electrode op stacked on the transparent substrate 10 itself. Therefore, unlike the active matrix liquid crystal display device, it is necessary to stack the counter substrate. There is a big advantage that there is no. However, there is a possibility that moisture and oxygen may enter the thin-film light emitting element 40 by diffusing and passing through the thin counter electrode op. In particular, in the present embodiment, an aluminum film containing an alkali metal such as lithium is used as the counter electrode op for the purpose of increasing the electron injection efficiency in the thin-film light emitting element 40 and lowering its driving voltage. It is considered that the aluminum film can easily diffuse and permeate moisture and oxygen as compared with pure aluminum. In other words, the Alkal metal-containing aluminum film has poor toughness compared to pure aluminum film, silicon-containing aluminum film, and copper-containing aluminum film, and easily breaks when stressed. May intrude. Further, the fracture surface of the alkali metal-containing aluminum film shows a columnar structure, and it is considered that moisture and oxygen easily diffuse and permeate between the structures.

そこで、本形態では、対向電極opの上層に純アルミニウムからなる保護膜60を形成してある。この純アルミニウムからなる保護膜60は、多少の応力では破断しない靱性を有するので、水分や酸素の侵入経路となるクラックが発生しない。また、純アルミニウムは、その破断面において、アルカリ金属含有アルミニウム膜のような柱状組織を示しておらず、組織間を水分や酸素が透過、侵入するおそれもない。それ故、本形態のアクティブマトリクス型表示装置1は、薄膜発光素子40を水分等から保護することができるので、薄膜発光素子40に発光効率の低下、駆動電圧の上昇(しきい値電圧の高電圧側へのシフト)、信頼性の低下などが発生しない。また、このような純アルミニウム膜からなる保護膜60であれば、半導体プロセスを利用して容易に形成できるので、アクティブマトリクス型表示装置1の製造コストを高めることがない。それ故、薄膜発光素子40を用いたアクティブマトリクス型表示装置40の利点である対向基板を被せる必要がないという利点をそのままにして、アクティブマトリクス型表示装置1の信頼性を向上させることができる。   Therefore, in this embodiment, the protective film 60 made of pure aluminum is formed on the upper layer of the counter electrode op. Since the protective film 60 made of pure aluminum has toughness that does not break under some stress, cracks serving as an intrusion route of moisture and oxygen do not occur. Moreover, pure aluminum does not show a columnar structure like an alkali metal-containing aluminum film on its fracture surface, and there is no possibility that moisture or oxygen permeates and penetrates between the structures. Therefore, since the active matrix display device 1 of this embodiment can protect the thin film light emitting element 40 from moisture or the like, the thin film light emitting element 40 has reduced light emission efficiency, increased drive voltage (high threshold voltage). No shift to the voltage side), or a decrease in reliability. In addition, since the protective film 60 made of such a pure aluminum film can be easily formed by using a semiconductor process, the manufacturing cost of the active matrix display device 1 is not increased. Therefore, it is possible to improve the reliability of the active matrix display device 1 while keeping the advantage of not having to cover the counter substrate, which is an advantage of the active matrix display device 40 using the thin film light emitting element 40.

また、保護膜60で薄膜発光素子40を保護するので、対向電極opに用いる材料としては、薄膜発光素子40の発光効率や駆動電圧などの面からその材質を選択すればよく、薄膜発光素子40を保護する性能が高いものに限定されないという利点もある。   In addition, since the thin film light emitting element 40 is protected by the protective film 60, the material used for the counter electrode op may be selected from the viewpoint of the light emission efficiency and driving voltage of the thin film light emitting element 40. The thin film light emitting element 40 There is also an advantage that it is not limited to those having high performance for protecting.

さらに、本形態では、対向電極opに積層される保護膜60を純アルミニウム膜からなる導電膜で形成したので、対向電極opの電気的抵抗を低下させたのと同様な効果を得ることができる。   Furthermore, in this embodiment, since the protective film 60 laminated on the counter electrode op is formed of a conductive film made of a pure aluminum film, the same effect as that of reducing the electrical resistance of the counter electrode op can be obtained. .

(バンク層の構造)
このように構成したアクティブマトリクス型表示装置1において、本形態では、データ線sigには大きな容量が寄生することを防止するため、図1、図2、および図3(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、レジスト膜あるいはポリイミド膜からなる厚い絶縁膜(バンク層bank/左下がりの斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。このため、データ線sigと対向電極opとの間には、第2の層間絶縁膜52と厚いバンク層bankが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
(Bank layer structure)
In the active matrix display device 1 configured as described above, in this embodiment, in order to prevent a large capacitance from being parasitic on the data line sig, FIG. 1, FIG. 2, FIG. 3A, FIG. As shown in (C), along the data line sig and the scanning line gate, a thick insulating film made of a resist film or a polyimide film (a bank layer bank / an area with a slanting line extending downward to the left) is provided. A counter electrode op is formed on the upper layer side of the bank layer bank. For this reason, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the capacitance parasitic on the data line sig is extremely small. Therefore, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation speed can be increased.

また、図1に示すように、透明基板10の周辺領域(表示部11の外側領域)にもバンク層bank(形成領域に斜線を付してある。)を形成する。従って、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bankによって覆われている。対向電極opは少なくとも表示部11に形成され、駆動回路の形成領域に形成される必要はない。しかし、対向電極opは通常、マスクスパッタで形成されるため、合わせ精度が悪く、対向電極opと駆動回路とが重なることがある。このように駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在することになるので、駆動回路3、4に容量が寄生することを防止できる。このため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。   Further, as shown in FIG. 1, a bank layer bank (formation area is hatched) is also formed in the peripheral area of the transparent substrate 10 (outside area of the display unit 11). Therefore, both the data side driving circuit 3 and the scanning side driving circuit 4 are covered with the bank layer bank. The counter electrode op is formed at least in the display portion 11 and does not need to be formed in the formation region of the drive circuit. However, since the counter electrode op is usually formed by mask sputtering, the alignment accuracy is poor, and the counter electrode op and the drive circuit may overlap. Thus, even when the counter electrode op overlaps the drive circuit formation region, the bank layer bank is interposed between the wiring layer of the drive circuit and the counter electrode op. 4 can prevent parasitic capacitance. For this reason, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation can be speeded up.

さらに、本形態では、画素電極41の形成領域のうち、導通制御回路50の中継電極35と重なる領域にもバンク層bankが形成されている。このため、中継電極35と重なる領域には有機半導体膜43が形成されない。すなわち、画素電極41の形成領域のうち、平坦な部分のみに有機半導体膜43が形成されるので、有機半導体膜43は一定の膜厚で形成され、表示むらを起こさない。また、中継電極35と重なる領域にバンク層bankがないと、この部分でも対向電極opとの間に駆動電流が流れて有機半導体膜43が発光する。しかし、この光は中継電極35と対向電極opとの間に挟まれて外に出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、従来ならこのような無効電流が流れるはずの部分にバンク層bankを形成し、そこに駆動電流が流れることを防止するので、共通給電線comに無駄な電流が流れることが防止できる。それ故、共通給電線comの幅はその分、狭くてよい。その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。   Furthermore, in the present embodiment, the bank layer bank is also formed in the region where the pixel electrode 41 is formed and in the region overlapping the relay electrode 35 of the conduction control circuit 50. For this reason, the organic semiconductor film 43 is not formed in a region overlapping with the relay electrode 35. That is, since the organic semiconductor film 43 is formed only in a flat portion of the formation region of the pixel electrode 41, the organic semiconductor film 43 is formed with a constant film thickness and does not cause display unevenness. In addition, if there is no bank layer bank in a region overlapping with the relay electrode 35, a driving current flows between the counter electrode op in this portion and the organic semiconductor film 43 emits light. However, this light is sandwiched between the relay electrode 35 and the counter electrode op and is not emitted outside, and does not contribute to display. The driving current that flows in a portion that does not contribute to the display can be said to be a reactive current in terms of display. However, in the present embodiment, the bank layer bank is formed in the portion where the reactive current should flow in the conventional case, and the drive current is prevented from flowing therethrough, so that a wasteful current is prevented from flowing through the common feeder line com. it can. Therefore, the width of the common power supply line com may be reduced accordingly. As a result, the light emission area can be increased, and display performance such as luminance and contrast ratio can be improved.

ここで、厚いバンク層bankを形成した場合には、図3に示すように、このバンク層bankが形成する大きな段差bbによって、その上層側に形成される対向電極opに断線が発生させるおそれがある。しかるに本形態では、対向電極opに積層される保護膜60を導電膜で形成してあるので、かかる導電膜(保護膜60)によって冗長配線構造が構成されている。従って、厚いバンク層bankを形成して寄生容量などを抑えたとしても、バンク層bankの上層に形成する対向電極opに断線が発生しないので、アクティブマトリクス型表示装置1の表示品質および信頼性を向上することができる。   Here, when the thick bank layer bank is formed, as shown in FIG. 3, the large step bb formed by the bank layer bank may cause disconnection in the counter electrode op formed on the upper layer side. is there. However, in this embodiment, since the protective film 60 stacked on the counter electrode op is formed of a conductive film, the conductive film (protective film 60) forms a redundant wiring structure. Therefore, even if the thick bank layer bank is formed to suppress parasitic capacitance and the like, the disconnection does not occur in the counter electrode op formed on the upper layer of the bank layer bank, so that the display quality and reliability of the active matrix display device 1 can be improved. Can be improved.

なお、バンク層bankを黒色のレジストによって形成すると、バンク層bankはブラックマトリクスとして機能し、コントラスト比などの表示の品位が向上する。すなわち、本形態に係るアクティブマトリクス型表示装置1では、対向電極opが透明基板10の表面側において画素7の全面に形成されるため、対向電極opでの反射光がコントラスト比を低下させる。しかるに寄生容量を防止する機能を担うバンク層bankを黒色のレジストで構成すると、バンク層bankはブラックマトリクスとしても機能し、対向電極opからの反射光を遮るので、コントラスト比が向上する。   When the bank layer bank is formed of a black resist, the bank layer bank functions as a black matrix, and the display quality such as the contrast ratio is improved. That is, in the active matrix display device 1 according to this embodiment, since the counter electrode op is formed on the entire surface of the pixel 7 on the surface side of the transparent substrate 10, the reflected light from the counter electrode op reduces the contrast ratio. However, if the bank layer bank that functions to prevent parasitic capacitance is made of a black resist, the bank layer bank also functions as a black matrix and blocks the reflected light from the counter electrode op, thereby improving the contrast ratio.

(アクティブマトリクス型表示装置の製造方法)
このように形成したバンク層bankは、有機半導体膜43の形成領域を囲むように構成されているので、アクティブマトリクス型表示装置の製造工程では、インクジェットヘッドから吐出した液状の材料(吐出液)から有機半導体膜43を形成する際に吐出液をせき止め、吐出液が側方にはみ出すことを防止する。なお、以下に説明するアクティブマトリクス型表示装置1の製造方法において、透明基板10上に第1のTFT20および第2のTFT30を製造するまでの工程は、液晶アクティブマトリクス型表示装置1のアクティブマトリクス基板を製造する工程と略同様であるため、図3(A)、(B)、(C)を参照してその概略を簡単に説明する。
(Method for manufacturing active matrix display device)
Since the bank layer bank formed in this way is configured to surround the formation region of the organic semiconductor film 43, in the manufacturing process of the active matrix display device, from the liquid material (discharge liquid) discharged from the inkjet head. When the organic semiconductor film 43 is formed, the discharge liquid is damped to prevent the discharge liquid from protruding laterally. In the manufacturing method of the active matrix display device 1 described below, the steps up to manufacturing the first TFT 20 and the second TFT 30 on the transparent substrate 10 are the active matrix substrate of the liquid crystal active matrix display device 1. Therefore, the outline thereof will be briefly described with reference to FIGS. 3 (A), (B), and (C).

まず、透明基板10に対して、必要に応じて、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約2000〜5000オングストロームのシリコン酸化膜からなる下地保護膜(図示せず。)を形成した後、下地保護膜の表面にプラズマCVD法により厚さが約300〜700オングストロームのアモルファスのシリコン膜からなる半導体膜を形成する。次にアモルファスのシリコン膜からなる半導体膜に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜をポリシリコン膜に結晶化する。   First, for the transparent substrate 10, if necessary, a base protective film made of a silicon oxide film having a thickness of about 2000 to 5000 angstroms by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a raw material gas. After forming, a semiconductor film made of an amorphous silicon film having a thickness of about 300 to 700 angstroms is formed on the surface of the base protective film by plasma CVD. Next, the semiconductor film made of an amorphous silicon film is subjected to a crystallization process such as laser annealing or solid phase growth to crystallize the semiconductor film into a polysilicon film.

次に、半導体膜をパターニングして島状の半導体膜とし、その表面に対して、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約600〜1500オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜57を形成する。   Next, the semiconductor film is patterned to form an island-shaped semiconductor film, and silicon having a thickness of about 600 to 1500 angstroms is formed on the surface by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a source gas. A gate insulating film 57 made of an oxide film or a nitride film is formed.

次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、ゲート電極21、31、およびゲート電極31の延設部分36を形成する(ゲート電極形成工程)。この工程では走査線gateも形成する。   Next, after forming a conductive film made of a metal film of aluminum, tantalum, molybdenum, titanium, tungsten, or the like by sputtering, patterning is performed to form the gate electrodes 21 and 31 and the extended portion 36 of the gate electrode 31 ( Gate electrode formation step). In this step, the scanning line gate is also formed.

この状態で、高濃度のリンイオンを打ち込んで、ゲート電極21、31に対して自己整合的にソース・ドレイン領域を形成する。なお、不純物が導入されなかった部分がチャネル領域となる。   In this state, high concentration phosphorus ions are implanted to form source / drain regions in a self-aligned manner with respect to the gate electrodes 21 and 31. Note that a portion where no impurity is introduced becomes a channel region.

次に、第1の層間絶縁膜51を形成した後、各コンタクトホールを形成し、次に、データ線sig、ドレイン電極22、共通給電線com、共通給電線comの延設部分39、および中継電極35を形成する。その結果、第1のTFT20、第2のTFT30、および保持容量capが形成される。   Next, after forming the first interlayer insulating film 51, each contact hole is formed, and then the data line sig, the drain electrode 22, the common power supply line com, the extended portion 39 of the common power supply line com, and the relay The electrode 35 is formed. As a result, the first TFT 20, the second TFT 30, and the storage capacitor cap are formed.

次に、第2の層間絶縁膜52を形成し、この層間絶縁膜には、中継電極35に相当する部分にコンタクトホール形成する。次に、第2の層間絶縁膜52の表面全体にITO膜を形成した後、パターニングし、コンタクトホールを介して第2のTFT30のソース・ドレイン領域に電気的に接続する画素電極41を画素7毎に形成する。   Next, a second interlayer insulating film 52 is formed, and a contact hole is formed in the interlayer insulating film at a portion corresponding to the relay electrode 35. Next, after forming an ITO film on the entire surface of the second interlayer insulating film 52, patterning is performed, and the pixel electrode 41 electrically connected to the source / drain region of the second TFT 30 through the contact hole is formed in the pixel 7. Form every time.

次に、第2の層間絶縁膜52の表面側にレジスト層を形成した後、このレジストを走査線gateおよびデータ線sigに沿って残すようにパターニングし、バンク層bankを形成する。このとき、データ線sigに沿って残すレジスト部分は共通給電線comを覆うように幅広とする。その結果、発光素子40の有機半導体膜43を形成すべき領域はバンク層bankに囲まれる。   Next, after a resist layer is formed on the surface side of the second interlayer insulating film 52, the resist is patterned so as to remain along the scanning line gate and the data line sig, thereby forming the bank layer bank. At this time, the resist portion left along the data line sig is wide so as to cover the common power supply line com. As a result, the region where the organic semiconductor film 43 of the light emitting element 40 is to be formed is surrounded by the bank layer bank.

次に、バンク層bankでマトリクス状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43を形成していく。それには、バンク層bankの内側領域に対してインクジェットヘッドから、有機半導体膜43を構成するための液状の材料(前駆体)を吐出し、それをバンク層bankの内側領域で定着させて有機半導体膜43を形成する。ここで、バンク層bankはレジストから構成されているため、撥水性である。これに対して、有機半導体膜43の前駆体は親水性の溶媒を用いているため、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素7にはみ出ることがない。それ故、有機半導体膜43などを所定領域内だけに形成できる。この工程において、インクジェットヘッドから吐出した前駆体は表面張力の影響で約2μmないし約4μmの厚さに盛り上がるため、バンク層bankは約1μmないし約3μmの厚さが必要である。なお、定着した後の有機半導体膜43の厚さは約0.05μmから約0.2μmである。なお、予めバンク層bankからなる隔壁が1μm以上の高さであれば、バンク層bankが撥水性でなくても、バンク層bankは隔壁として十分に機能する。かかる厚いバンク層bankを形成しておけば、インクジェット法に代えて、塗布法で有機半導体膜43を形成する場合でもその形成領域を規定できる。   Next, each organic semiconductor film 43 corresponding to R, G, and B is formed in an area partitioned in a matrix by the bank layer bank using an ink jet method. For this purpose, a liquid material (precursor) for forming the organic semiconductor film 43 is ejected from the ink jet head to the inner region of the bank layer bank, and is fixed in the inner region of the bank layer bank. A film 43 is formed. Here, since the bank layer bank is made of a resist, it is water repellent. On the other hand, since the precursor of the organic semiconductor film 43 uses a hydrophilic solvent, the application region of the organic semiconductor film 43 is reliably defined by the bank layer bank and does not protrude into the adjacent pixel 7. Therefore, the organic semiconductor film 43 and the like can be formed only in a predetermined region. In this step, the precursor discharged from the ink jet head rises to a thickness of about 2 μm to about 4 μm due to the influence of the surface tension, so that the bank layer bank needs to have a thickness of about 1 μm to about 3 μm. Note that the thickness of the organic semiconductor film 43 after fixing is about 0.05 μm to about 0.2 μm. Note that if the partition wall made of the bank layer bank is 1 μm or higher in advance, the bank layer bank functions sufficiently as a partition wall even if the bank layer bank is not water-repellent. By forming such a thick bank layer bank, the formation region can be defined even when the organic semiconductor film 43 is formed by a coating method instead of the ink jet method.

しかる後には、透明基板10の略全面に対向電極opを形成し、さらに対向電極opの上層に保護膜60を積層する。保護膜60は、約2000オングストローム〜1μmの厚さがあれば、充分耐湿性を確保することができる。   After that, the counter electrode op is formed on substantially the entire surface of the transparent substrate 10, and the protective film 60 is further laminated on the counter electrode op. If the protective film 60 has a thickness of about 2000 angstroms to 1 μm, sufficient moisture resistance can be ensured.

このような製造方法によれば、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクチィブマトリクス型表示装置1を高い生産性で製造できる。   According to such a manufacturing method, since each organic semiconductor film 43 corresponding to R, G, and B can be formed in a predetermined region by using the ink jet method, the full-color active matrix display device 1 is provided. Can be manufactured with high productivity.

なお、図1に示すデータ側駆動回路3や走査側駆動回路4にもTFTが形成されるが、これらのTFTは前記の画素7にTFTを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するTFTも、画素7のTFTと同一の層間に形成されることになる。また、前記第1のTFT20、および第2のTFT30については、双方がN型、双方がP型、一方がN型で他方がP型のいずれでもよいが、このようないずれの組合せであっても周知の方法でTFTを形成していけるので、その説明を省略する。   Note that TFTs are also formed in the data side driving circuit 3 and the scanning side driving circuit 4 shown in FIG. 1, but these TFTs use all or part of the process of forming the TFTs on the pixels 7 described above. Done. Therefore, the TFT constituting the driving circuit is also formed between the same layers as the TFT of the pixel 7. The first TFT 20 and the second TFT 30 may both be N-type, both P-type, one N-type, and the other P-type. Since the TFT can be formed by a known method, the description thereof is omitted.

(その他の実施の形態)
なお、上述の実施例と同様な方法で形成し、保護膜60としては、純アルミニウム膜以外にも、水分や酸素の透過が少ない導電膜であれば、シリコン含有アルミニウム膜や銅含有アルミニウム膜の金属膜、あるいはその他の金属を用いることができる。また、保護膜60としては、高融点金属、あるいはその合金等を用いることができる。さらに、保護膜60としてはシリコン窒化膜などの絶縁膜を用いた場合にも、薄膜発光素子40の劣化を防止することができる。さらにまた、保護膜60は絶縁膜と導電膜との二層構造にしてもよく、この場合には、対向電極opに対して導電膜を積層すれば、前記の冗長配線構造を実現できる。いずれの場合でも、保護膜は約2000オングストローム〜1μm程度であれば、充分耐湿性を確保することができる。
(Other embodiments)
It should be noted that the protective film 60 is formed of the same method as in the above-described embodiment, and the protective film 60 can be a silicon-containing aluminum film or a copper-containing aluminum film as long as it is a conductive film that transmits less moisture and oxygen in addition to a pure aluminum film. A metal film or other metals can be used. As the protective film 60, a refractory metal or an alloy thereof can be used. Furthermore, even when an insulating film such as a silicon nitride film is used as the protective film 60, the thin film light emitting element 40 can be prevented from being deteriorated. Furthermore, the protective film 60 may have a two-layer structure of an insulating film and a conductive film. In this case, if the conductive film is laminated on the counter electrode op, the above redundant wiring structure can be realized. In any case, if the protective film has a thickness of about 2000 angstroms to 1 μm, sufficient moisture resistance can be secured.

また、バンク層bank(絶縁膜)についてはレジスト膜、ポリイミド膜などの有機材料から構成した場合には厚い膜を容易に形成できるが、バンク層bank(絶縁膜)をCVD法あるいはSOG法で成膜したシリコン酸化膜あるいはシリコン窒化膜などの無機材料から構成した場合には、有機半導体膜43と接触した状態にあっても有機半導体膜43の変質を防止することができる。   In addition, when the bank layer (insulating film) is made of an organic material such as a resist film or a polyimide film, a thick film can be easily formed. However, the bank layer (insulating film) is formed by CVD or SOG. In the case where the organic semiconductor film 43 is made of an inorganic material such as a silicon oxide film or a silicon nitride film, the organic semiconductor film 43 can be prevented from being deteriorated even when it is in contact with the organic semiconductor film 43.

さらに、保持容量capについては共通給電線comとの間に形成した構造の他、走査線gateと並列に形成した容量線との間に形成してもよく、また、第1のTFT20のドレイン領域と、第2のTFT30のゲート電極31とを利用した構造でもよい。   Furthermore, the storage capacitor cap may be formed between the scanning line gate and the capacitor line formed in parallel with the scanning line gate in addition to the structure formed between the common feeding line com, and the drain region of the first TFT 20. Alternatively, a structure using the gate electrode 31 of the second TFT 30 may be used.

(発明の効果)
以上説明したように、本発明に係るアクティブマトリクス型表示装置では、薄膜発光素子の対向電極の上層側には保護膜が形成されているので、薄膜発光素子を水分等から保護することができる。従って、薄膜発光素子が劣化するおそれがない。また、このような保護膜は、半導体プロセスを利用して容易に形成できるので、アクティブマトリクス型表示装置の製造コストを高めることがない。それ故、薄膜発光素子を用いたアクティブマトリクス型表示装置の利点である対向基板を被せる必要がないという利点をそのままにして、アクティブマトリクス型表示装置の信頼性を向上させることができる。さらに、保護膜で薄膜発光素子を保護するので、対向電極に用いる材料としては、薄膜発光素子の発光効率や駆動電圧などの面からその材質を選択すればよく、薄膜発光素子を保護する性能が高いものに限定されないという利点もある。
(The invention's effect)
As described above, in the active matrix display device according to the present invention, since the protective film is formed on the upper side of the counter electrode of the thin film light emitting element, the thin film light emitting element can be protected from moisture and the like. Therefore, there is no possibility that the thin film light emitting element is deteriorated. Further, since such a protective film can be easily formed using a semiconductor process, the manufacturing cost of the active matrix display device is not increased. Therefore, it is possible to improve the reliability of the active matrix display device while keeping the advantage that it is not necessary to cover the counter substrate, which is an advantage of the active matrix display device using the thin film light emitting element. Furthermore, since the thin film light emitting element is protected by the protective film, the material used for the counter electrode may be selected from the aspects of the light emitting efficiency and driving voltage of the thin film light emitting element, and the performance of protecting the thin film light emitting element is sufficient. There is also an advantage that it is not limited to high ones.

本発明を適用したアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。1 is a block diagram schematically showing an overall layout of an active matrix display device to which the present invention is applied. 図1に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。FIG. 2 is a plan view showing one pixel extracted from the active matrix display device shown in FIG. 1. (A)、(B)、(C)はそれぞれ、図2のA−A′断面図、B−B′断面図、およびC−C′断面図である。(A), (B), and (C) are the AA 'sectional drawing of FIG. 2, BB' sectional drawing, and CC 'sectional drawing, respectively. 従来のアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。It is a block diagram which shows typically the whole layout of the conventional active matrix type display apparatus. 図4に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。FIG. 5 is a plan view showing one pixel extracted from the active matrix display device shown in FIG. 4. (A)、(B)、(C)はそれぞれ、図5のA−A′断面図、B−B′断面図、およびC−C′断面図である。(A), (B), and (C) are AA 'sectional drawing, BB' sectional drawing, and CC 'sectional drawing of FIG. 5, respectively.

符号の説明Explanation of symbols

1 アクティブマトリクス型表示装置
2 表示部
3 データ側駆動回路
4 走査側駆動回路
7 画素
10 透明基板
12 端子
20 第1のTFT
21 第1のTFTのゲート電極
30 第2のTFT
31 第2のTFTのゲート電極
40 発光素子
41 画素電極
43 有機半導体
60 保護膜
bank バンク層(絶縁膜)
cap 保持容量
com 共通給電線
gate 走査線
op 対向電極
sig データ線
DESCRIPTION OF SYMBOLS 1 Active matrix display device 2 Display part 3 Data side drive circuit 4 Scan side drive circuit 7 Pixel 10 Transparent substrate 12 Terminal 20 1st TFT
21 Gate electrode 30 of the first TFT Second TFT
31 Gate electrode 40 of second TFT Light emitting element 41 Pixel electrode 43 Organic semiconductor 60 Protective film bank Bank layer (insulating film)
cap holding capacitor com common feeding line gate scanning line op counter electrode sig

Claims (9)

基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された発光薄膜、および該発光薄膜の上層側において少なくとも前記表示部の全面に形成された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、
前記対向電極の上層側には、少なくとも当該対向電極の形成領域を覆う保護膜が形成されていることを特徴とするアクティブマトリクス型表示装置。
A plurality of scanning lines, a plurality of data lines intersecting the scanning lines, and a display unit including a plurality of pixels formed in a matrix by the data lines and the scanning lines on the substrate; Each of the pixels includes a conduction control circuit including a thin film transistor in which a scanning signal is supplied to the gate electrode through the scanning line, a pixel electrode formed for each pixel, a light emitting thin film stacked on the upper layer side of the pixel electrode, And a thin film light emitting element having a counter electrode formed on at least the entire surface of the display unit on the upper layer side of the light emitting thin film, and based on an image signal supplied from the data line via the conduction control circuit In an active matrix display device in which a thin film light emitting element emits light,
An active matrix display device, wherein a protective film covering at least a region where the counter electrode is formed is formed on an upper layer side of the counter electrode.
請求項1において、前記発光薄膜は、前記対向電極の下層側に前記発光薄膜よりも厚く形成された絶縁膜で区画されていることを特徴とするアクティブマトリクス型表示装置。   2. The active matrix display device according to claim 1, wherein the light emitting thin film is partitioned by an insulating film formed thicker than the light emitting thin film on a lower layer side of the counter electrode. 請求項1または2において、前記対向電極は、アルカリ金属含有アルミニウム膜から構成されていることを特徴とするアクティブマトリクス型表示装置。   3. The active matrix display device according to claim 1, wherein the counter electrode is made of an alkali metal-containing aluminum film. 請求項1ないし3のいずれかにおいて、前記保護膜は、絶縁膜から構成されていることを特徴とするアクティブマトリクス型表示装置。   4. The active matrix display device according to claim 1, wherein the protective film is made of an insulating film. 請求項1ないし3のいずれかにおいて、前記保護膜は、シリコン窒化膜から構成されていることを特徴とするアクティブマトリクス型表示装置。   4. The active matrix display device according to claim 1, wherein the protective film is made of a silicon nitride film. 請求項1ないし3のいずれかにおいて、前記保護膜は、高融点金属あるいはその合金から構成されていることを特徴とするアクティブマトリクス型表示装置。   4. The active matrix display device according to claim 1, wherein the protective film is made of a refractory metal or an alloy thereof. 請求項1ないし3のいずれかにおいて、前記保護膜は、純アルミニウム膜、シリコン含有アルミニウム膜、および銅含有アルミニウム膜のうちのいずれかのアルミニウム膜から構成されていることを特徴とするアクティブマトリクス型表示装置。   4. The active matrix type according to claim 1, wherein the protective film is made of any one of a pure aluminum film, a silicon-containing aluminum film, and a copper-containing aluminum film. Display device. 請求項1ないし3のいずれかにおいて、前記保護膜は、導電膜と絶縁膜の2層構造になっていることを特徴とするアクティブマトリクス型表示装置。   4. The active matrix display device according to claim 1, wherein the protective film has a two-layer structure of a conductive film and an insulating film. 請求項1ないし8のいずれかにおいて、前記導通制御回路は、前記走査信号がゲート電極に供給される第1の薄膜トランジスタ、および該第1の薄膜トランジスタを介してゲート電極が前記データ線に接続する第2の薄膜トランジスタを備え、該第2の薄膜トランジスタと前記薄膜発光素子は、前記データ線および走査線とは別に構成された駆動電流供給用の共通給電線と前記対向電極との間に直列に接続していることを特徴とするアクティブマトリクス型表示装置。



9. The conduction control circuit according to claim 1, wherein the conduction control circuit includes a first thin film transistor to which the scanning signal is supplied to a gate electrode, and a gate electrode connected to the data line through the first thin film transistor. The second thin film transistor and the thin film light emitting element are connected in series between a common power supply line for supplying driving current, which is configured separately from the data line and the scanning line, and the counter electrode. An active matrix display device.



JP2004344035A 2004-11-29 2004-11-29 Active matrix type device and electroluminescence device Pending JP2005116535A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004344035A JP2005116535A (en) 2004-11-29 2004-11-29 Active matrix type device and electroluminescence device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004344035A JP2005116535A (en) 2004-11-29 2004-11-29 Active matrix type device and electroluminescence device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP23492197A Division JP3830238B2 (en) 1997-08-29 1997-08-29 Active matrix type device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006312694A Division JP4797945B2 (en) 2006-11-20 2006-11-20 Light emitting device
JP2006312693A Division JP4743093B2 (en) 2006-11-20 2006-11-20 Light emitting device

Publications (1)

Publication Number Publication Date
JP2005116535A true JP2005116535A (en) 2005-04-28

Family

ID=34545303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344035A Pending JP2005116535A (en) 2004-11-29 2004-11-29 Active matrix type device and electroluminescence device

Country Status (1)

Country Link
JP (1) JP2005116535A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095706A (en) * 2006-11-20 2007-04-12 Seiko Epson Corp Light emitting device
JP2007094423A (en) * 2006-11-20 2007-04-12 Seiko Epson Corp Light emission device
US9188814B2 (en) 2012-12-10 2015-11-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9482903B2 (en) 2012-09-04 2016-11-01 Samsung Display Co., Ltd. Display device having a moisture barrier layer and method of manufacturing the same
TWI685100B (en) * 2015-02-24 2020-02-11 南韓商三星顯示器有限公司 Organic light emitting display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095706A (en) * 2006-11-20 2007-04-12 Seiko Epson Corp Light emitting device
JP2007094423A (en) * 2006-11-20 2007-04-12 Seiko Epson Corp Light emission device
US9482903B2 (en) 2012-09-04 2016-11-01 Samsung Display Co., Ltd. Display device having a moisture barrier layer and method of manufacturing the same
US10416500B2 (en) 2012-09-04 2019-09-17 Samsung Display Co., Ltd. Display device having a moisture barrier layer and method of manufacturing the same
US9188814B2 (en) 2012-12-10 2015-11-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same
TWI685100B (en) * 2015-02-24 2020-02-11 南韓商三星顯示器有限公司 Organic light emitting display device
US10847745B2 (en) 2015-02-24 2020-11-24 Samsung Display Co., Ltd. Light emitting display device with conductive protection layers that are apart from each other

Similar Documents

Publication Publication Date Title
JP3830238B2 (en) Active matrix type device
JP3580092B2 (en) Active matrix display
JP3536301B2 (en) Display device
JP3601059B2 (en) Active matrix type light emitting device and manufacturing method thereof
JPH1124604A (en) Display device
JP3873965B2 (en) Display device and active matrix substrate
JP2005116535A (en) Active matrix type device and electroluminescence device
JP3729196B2 (en) Organic electroluminescence device
JP3904016B2 (en) Active matrix display device
JP4743093B2 (en) Light emitting device
JP3804646B2 (en) Display device
JP3690406B2 (en) Organic electroluminescence device
JP3729195B2 (en) Organic electroluminescence device and manufacturing method thereof
JP3803355B2 (en) Method for manufacturing organic electroluminescence device
JP3803342B2 (en) Method for forming organic semiconductor film and method for manufacturing active matrix substrate
JP4797945B2 (en) Light emitting device

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060623

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080501