JP3804646B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3804646B2
JP3804646B2 JP2003209459A JP2003209459A JP3804646B2 JP 3804646 B2 JP3804646 B2 JP 3804646B2 JP 2003209459 A JP2003209459 A JP 2003209459A JP 2003209459 A JP2003209459 A JP 2003209459A JP 3804646 B2 JP3804646 B2 JP 3804646B2
Authority
JP
Japan
Prior art keywords
insulating film
film
bank
organic semiconductor
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003209459A
Other languages
Japanese (ja)
Other versions
JP2004046210A (en
JP2004046210A5 (en
Inventor
一夫 湯田坂
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP22543497 priority Critical
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2003209459A priority patent/JP3804646B2/en
Publication of JP2004046210A publication Critical patent/JP2004046210A/en
Publication of JP2004046210A5 publication Critical patent/JP2004046210A5/ja
Application granted granted Critical
Publication of JP3804646B2 publication Critical patent/JP3804646B2/en
Expired - Lifetime legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、有機半導体膜に駆動電流が流れることによって発光するEL(エレクトロルミネッセンス)素子またはLED(発光ダイオード)素子などの薄膜発光素子を薄膜トランジスタ(以下、TFTという。)で駆動制御するアクティブマトリクス型表示装置に関するものである。
【0002】
【従来の技術】
EL素子またはLED素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ないなどの利点もある。
【0003】
図22は、このような電荷注入型の有機薄膜EL素子を用いたアクティブマトリクス型表示装置のブロック図である。この図に示すアクティブマトリクス型表示装置1Aでは、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、該データ線sigに並列する複数の共通給電線comと、データ線sigと走査線gateとによってマトリクス状に形成された複数の画素7とが構成されている。
【0004】
データ線sigおよび走査線gateに対してはデータ側駆動回路3および走査側駆動回路4が構成されている。
【0005】
各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。ここに示す例において、導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、後述する対向電極opと共通給電線comとの間に直列に接続している。この薄膜発光素子40は、第2のTFT30がオン状態になったときには共通給電線comから駆動電流が流れ込んで発光するとともに、この発光状態は保持容量capによって所定の期間、保持される。
【0006】
このような構成のアクティブマトリクス型表示装置1Aでは、図23および図24(A)、(B)に示すように、いずれの画素7においても、島状の半導体膜を利用して第1のTFT20および第2のTFT30が形成されている。第1のTFT20は、ゲート電極21が走査線gateの一部として構成されている。第1のTFT20は、ソース・ドレイン領域の一方に第1層間絶縁膜51のコンタクホールを介してデータ線sigが電気的に接続し、他方にはドレイン電極22が電気的に接続している。ドレイン電極22は、第2のTFT30の形成領域に向けて延設されており、この延設部分には第2のTFT30のゲート電極31が第1の層間絶縁膜51のコンタクトホールを介して電気的に接続している。
【0007】
第2のTFT30のソース・ドレイン領域の一方には、第1の層間絶縁膜51のコンタクトホールを介して中継電極35が電気的に接続し、この中継電極35には第2の層間絶縁膜52のコンタクトホールを介して薄膜発光素子40の画素電極41が電気的に接続している。
【0008】
画素電極41は、図23および図24(B)、(C)からわかるように各画素7毎に独立して形成されている。画素電極41の上層側には、有機半導体膜43および対向電極opがこの順に積層されている。有機半導体膜43は画素7毎に形成されているが、複数の画素7に跨がってストライプ状に形成される場合もある。対向電極opは、画素7が構成されている表示部11だけでなく、透明基板10の略全面に形成されている。
【0009】
再び、図23および図24(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。
【0010】
しかしながら、前記のアクティブマトリクス型表示装置1Aにおいて、画素電極41に対向する対向電極opは、液晶アクティブマトリクス型表示装置と相違して、同じ透明基板10上においてデータ線sigとの間に第2の層間絶縁膜52しか介在していないので、データ線sigには大きな容量が寄生し、データ側駆動回路3の負荷が大きい。
【0011】
そこで、本願発明者は、図22、図23、および図25(A)、(B)、(C)に示すように、対向電極opとデータ線sigなどとの間に厚い絶縁膜(バンク層bank/左下がりの斜線を広いピッチで付した領域)を設け、データ線sigに寄生する容量を低減することを提案する。併せて、この絶縁膜(バンク層bank)で有機半導体膜43の形成領域を囲むことによって、インクジェットヘッドから吐出した液状の材料(吐出液)から有機半導体膜43を形成する際に吐出液をバンク層bankでせき止め、吐出液が側方にはみ出すことを防止することを提案する。
【0012】
しかし、かかる構造を採用するにあたって、バンク層bank全体を厚い無機材料から構成すると、成膜時間が長いという問題点がある。また、無機材料からなる厚い膜をパターニングする際には、オーバーエッチング気味になって画素電極41を損傷してしまうおそれがある。一方、バンク層bankをレジストなどの有機材料から構成すると、有機半導体膜43のバンク層bankと接する部分で、バンク層bankを構成する有機材料に含まれる溶剤成分などの影響で有機半導体膜43が劣化するおそれがある。
【0013】
また、厚いバンク層bankを形成すると、バンク層bankの存在に起因して大きな段差bbが形成されるので、このバンク層bankの上層に形成される対向電極opが前記の段差bbの部分で断線しやすいという問題点がある。このような段差bbで対向電極opに断線が生じると、この部分の対向電極opは周囲の対向電極opから絶縁状態になって表示の点欠陥あるいは線欠陥を発生させる。また、データ側駆動回路3や走査側駆動回路4の表面を覆うバンク層bankの外周縁に沿って対向電極opに断線が起こると、表示部11の対向電極opと端子12との間が完全に絶縁状態になって表示が全くできなくなる。
【0014】
以上の問題点に鑑みて、本発明の課題は、薄膜発光素子を損傷することなく、当該薄膜発光素子の有機半導体膜の周りに厚い絶縁膜を好適に形成することのできるアクティブマトリクス型表示装置を提供することにある。
【0015】
また、本発明の課題は、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えても、この厚い絶縁膜の上層に形成する対向電極に断線などが発生しないアクティブマトリクス型表示装置を提供することにある。
【0016】
【課題を解決するための手段】
本発明の有機エレクトロルミネッセンス装置は、複数の走査線、複数のデータ線、前記複数の走査線と前記複数のデータ線によって複数の画素電極がマトリクス状に配置された表示部と、前記複数の画素電極に対向し、前記表示部及び前記表示部の外側に設けられる対向電極と、前記複数の画素電極の各々と前記対向電極の間に設けられた有機半導体膜を有する発光素子と、前記有機半導体膜を区画し、その膜厚が前記有機半導体膜よりも厚い絶縁膜と、前記表示部の外側に設けられた前記対向電極に電気的に接続される端子を有し、前記表示部と前記端子との間には、前記絶縁膜が設けられていない途切れ部が設けられ、前記表示部に設けられた前記対向電極と前記表示部の外側に設けられた前記対向電極とは、前記途切れ部に設けられた対向電極を介して接続されることを特徴とする。
また、前記端子は、前記対向電極と同時形成された配線を用いて形成されていることが好ましい。
また、前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に設けられた第2の絶縁膜と、を含むことが好ましい。
【0017】
本発明の第2の表示装置は、複数の画素を備えた表示装置であって、前記複数の画素に対して設けられた対向電極を、含み、前記複数の画素の各々は、画素電極と、前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、を含み、前記対向電極は、端子が設けられた部分には形成されていないこと、を特徴とする。
【0018】
本発明の第3の表示装置は、基板と、前記基板上に形成された複数の端子と、前記基板の表示部に対応して設けられた複数の画素電極と、前記表示部を覆う対向電極と、前記対向電極と前記複数の画素電極の各々との間に設けらた有機半導体膜と、前記有機半導体膜を区画するための絶縁膜と、を含み、前記複数の端子は、前記絶縁膜には覆われていないこと、を特徴とする。
【0019】
上記の表示装置において、前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に形成された第2の絶縁膜を含むことが好ましい。
【0020】
本発明の第4の表示装置は、基板と、前記基板上に形成された複数の端子と、前記基板の表示部に対応して設けられた複数の画素電極と、前記表示部を覆う対向電極と、前記対向電極と前記複数の画素電極の各々との間に設けらた有機半導体膜と、前記有機半導体膜を区画するための絶縁膜と、を含み、前記複数の端子は、前記対向電極には覆われていないこと、を特徴とする。
【0021】
本発明の第5の表示装置は、基板と、前記基板に設けられた複数の走査線と、前記基板に設けられた複数のデータ線と、前記基板に設けられた複数の端子と、前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え、前記複数の画素の各々は、前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、画素電極と、前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、前記有機半導体膜は、絶縁膜により区画され、前記複数の端子は、前記絶縁膜には、覆われないこと、を特徴とする。
【0022】
本発明の第6の表示装置は、基板と、前記基板に設けられた複数の走査線と、前記基板に設けられた複数のデータ線と、前記基板に設けられた複数の端子と、前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え、 前記複数の画素の各々は、前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、画素電極と、前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、前記有機半導体膜は、絶縁膜により区画され、前記複数の端子は、前記対向電極には、覆われないことを特徴とする。
【0023】
上記の表示装置において、前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に設けられた第2の絶縁膜と、を含むことが好ましい。
【0024】
上記課題を解決するため、本発明では、基板上に、複数の走査線と、該走査線の延設方向に対して交差する方向に延設された複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された有機半導体膜、および該有機半導体膜の上層側に積層された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記有機半導体膜の形成領域は当該有機半導体膜よりも厚く形成された絶縁膜によって区画され、該絶縁膜は、当該有機半導体膜よりも厚く形成された無機材料からなる下層側絶縁膜と、該下層側絶縁膜上に積層された有機材料からなる上層側絶縁膜とを備えていることを特徴とする。
【0025】
本発明において、対向電極は少なくとも表示部の全面に形成され、データ線と対向する状態にあるため、このままではデータ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。その結果、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、厚い絶縁膜を形成するにあたって、それ全体を無機材料からなる膜で構成すると、長い成膜時間を必要とするので、生産性が低下する。しかるに本発明では、薄膜発光素子の有機半導体膜と接する下層側絶縁膜のみを無機材料から構成し、その上層側にはレジストなどの有機材料から構成した上層側絶縁膜を積層する。かかる有機材料から構成した上層側絶縁膜であれば、厚い膜を容易に形成できるので、生産性が向上する。しかも、この上層側絶縁膜は有機半導体膜と接しておらず、有機半導体膜と接するのは無機材料から構成した下層側絶縁膜なので、有機半導体膜は上層側絶縁膜の影響を受けて劣化することがない。それ故、薄膜発光素子は、発光効率の低下や信頼性の低下などを起こさない。
【0026】
本発明において、前記上層側絶縁膜は、前記下層側絶縁膜より狭い幅をもって当該下層側絶縁膜の内側領域に積層されていることが好ましい。このような2段構造とすると、有機材料から構成された上層側絶縁膜は、有機半導体膜により接しにくくなるので、有機半導体膜の劣化をより確実に防止できる。
【0027】
このような2段構造であれば、下層側絶縁膜および上層側絶縁膜の双方を無機材料から構成してもよい。すなわち、本発明の別の形態では、基板上に、複数の走査線と、該走査線の延設方向に対して交差する方向に延設された複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された有機半導体膜、および該有機半導体膜の上層側に積層された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記有機半導体膜の形成領域は当該有機半導体膜よりも厚く形成された絶縁膜によって区画され、該絶縁膜は、無機材料からなる下層側絶縁膜と、該下層側絶縁膜より狭い幅をもって当該下層側絶縁膜の内側領域に積層された無機材料からなる上層側絶縁膜とを備えていることを特徴とする。
【0028】
このように構成すると、下層側絶縁膜および上層側絶縁膜を構成すべき無機材料からなる膜を形成した後、まず、上層側絶縁膜をパターニングする。この際には、下層側絶縁膜がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても、画素電極を損傷することはない。かかるパターニングを終えた後には下層側絶縁膜をパターニング形成する。この際には、下層側絶縁膜の1層分をエッチングするだけなので、エッチング制御が容易で、画素電極を損傷するほどのオーバーエッチングが起きない。
【0029】
本発明では、前記導通制御回路は、前記走査信号がゲート電極に供給される第1のTFT、および該第1のTFTを介してゲート電極が前記データ線に接続する第2のTFTを備え、該第2のTFTと前記薄膜発光素子は、前記データ線および走査線とは別に構成された駆動電流供給用の共通給電線と前記対向電極との間に直列に接続していることが好ましい。すなわち、導通制御回路を1つのTFTと保持容量で構成することも可能ではあるが、表示品位を高くするという観点からすれば各画素の導通制御回路を2つのTFTと保持容量で構成することが好ましい。
【0030】
本発明において、前記絶縁膜は、当該絶縁膜で区画された領域内に前記有機半導体膜をインクジェット法により形成する際に吐出液のはみ出しを防止するバンク層として利用することが好ましい。それには、前記絶縁膜は、膜厚が1μm以上であることが好ましい。
【0031】
本発明において、前記画素電極の形成領域のうち、前記導通制御回路の形成領域と重なる領域は前記絶縁膜で覆われていることが好ましい。すなわち、前記画素電極の形成領域のうち、前記導通制御回路の形成されていない平坦部分のみについて前記の厚い絶縁膜を開口し、その内側のみに有機半導体膜を形成することが好ましい。このように構成すると、有機半導体膜の膜厚ばらつきに起因する表示むらを防止できる。また、有機半導体膜に膜厚の薄い部分があると、そこに薄膜発光素子の駆動電流が集中し、薄膜発光素子の信頼性が低下することになるが、そのような問題を防止することができる。さらに、画素電極が形成されていても導通制御回路と重なる領域では、たとえ対向電極との間に駆動電流が流れて有機半導体膜が発光しても、この光は導通制御回路に遮られ、表示には寄与しない。かかる表示に寄与しない部分で有機半導体膜に流れる駆動電流は、表示という面からみて無効電流といえる。
【0032】
そこで、本発明では、従来ならこのような無効電流が流れるはずの部分に前記の厚い絶縁膜を形成し、そこに駆動電流が流れることを防止する。その結果、共通給電線に流れる電流が小さくすることができるので、その分、共通給電線の幅を狭くすれば、その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。
【0033】
本発明において、前記絶縁膜で区画されている領域に対してその隅部分に丸みをもたせれば、有機半導体膜を角のない丸みをもった平面形状に形成できる。このような形状の有機半導体膜であれば、角部分の駆動電流が集中することがないので、この部分での耐圧不足などの不具合の発生を防止できる。
【0034】
本発明において、前記有機半導体膜をストライプ状に形成する場合には、前記絶縁膜のうち、前記下層側絶縁膜は、前記画素電極の形成領域のうち前記導通制御回路の形成領域と重なる領域、前記データ線、前記共通給電線、および前記走査線を覆うように形成する一方、前記上層側絶縁膜は前記データ線に沿ってストライプ状に形成し、この上層側絶縁膜でストライプ状に区画された領域内に前記有機半導体膜を、たとえばインクジェット法により形成する。
【0035】
このように構成した場合には、導通制御回路が下層側絶縁膜で覆われているので、各画素のうち、画素電極の平坦部分のみに形成された有機半導体膜のみが発光に寄与する。すなわち、画素電極の平坦部分のみに薄膜発光素子が形成されていることになる。それ故、有機半導体膜は一定の膜厚で形成され、表示むらを起こさない。また、表示に寄与しない部分に駆動電流が流れるのを下層側絶縁膜で防止するので、共通給電線に無駄な電流が流れることを防止できるという効果もある。
【0036】
さらに、このように構成すると、前記絶縁膜のうち、前記下層側絶縁膜と前記上層側絶縁膜が重なる部分は、前記有機半導体膜をインクジェット法により形成する際に吐出液のはみ出しを防止するバンク層として利用できる。このようなバンク層として利用するにあたっては、前記下層側絶縁膜と前記上層側絶縁膜が重なる部分は、膜厚を1μm以上にすることが好ましい。
【0037】
また、本発明では、前記絶縁膜は、各画素毎の対向電極部分同士を当該絶縁膜に起因する段差のない平坦部分を介して接続させる第1の途切れ部分を備えていることが好ましい。本発明において、前記絶縁膜を厚く形成すると、この絶縁膜は大きな段差を形成し、その上層側に形成される対向電極に断線が発生させるおそれがある。
【0038】
しかるに本発明では、厚い絶縁膜の所定の位置に第1の途切れ部分を構成し、この部分を平坦にしてある。従って、各領域毎の対向電極は平坦部分に形成された部分を介して電気的に接続するので、たとえ、絶縁膜に起因する段差によってこの部分で断線しても、絶縁膜の第1の途切れ部分に相当する平坦部分を介して確実に電気的に接続しているので、対向基板の断線という不具合が発生しない。それ故、アクティブマトリクス型表示装置において、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えたとしても、絶縁膜の上層に形成する対向電極に断線が発生しないので、アクティブマトリクス型表示装置の表示品質および信頼性を向上することができる。
【0039】
本発明においては、前記絶縁膜は、前記データ線および前記走査線に沿って形成されていることにより前記有機半導体膜の形成領域の周りを囲んでいる場合には、前記データ線の延設方向で隣り合う画素の間、前記走査線の延設方向で隣り合う画素の間、またはそれら双方の方向で隣り合う画素の間に相当する部分に前記第1の途切れ部分を構成することが好ましい。
【0040】
また、前記絶縁膜は前記データ線に沿ってストライプ状に延設される場合があり、この場合には、該延設方向の少なくとも一方の端部に前記第1の途切れ部分を構成してもよい。
【0041】
本発明では、前記表示部の周囲には、前記データ線を介してデータ信号を供給するデータ側駆動回路、および前記走査線を介して走査信号を供給する走査側駆動回路を有し、該走査側駆動回路および前記データ側駆動回路の上層側にも前記絶縁膜が形成されているとともに、当該絶縁膜は、前記走査側駆動回路の形成領域と前記データ側駆動回路の形成領域との間に相当する位置には前記対向電極を前記表示部側と基板外周側とを当該絶縁膜に起因する段差のない平坦部分を介して接続させる第2の途切れ部分を備えていることが好ましい。このように構成すると、データ側駆動回路や走査側駆動回路の表面を覆う絶縁膜の外周縁に沿って対向電極に断線が起きても、表示部側の対向電極と基板外周側の対向電極とは該絶縁膜に起因する段差のない平坦部分を介して接続し、表示部側の対向電極と基板外周側の対向電極との間の電気的接続を確保できる。
【0042】
本発明において、前記途切れ部分では、前記絶縁膜を構成する前記下層側絶縁膜および前記上層側絶縁膜の双方が途切れている構成、あるいは前記絶縁膜を構成する前記下層側絶縁膜および前記上層側絶縁膜のうち、上層側絶縁膜のみが途切れている構成のいずれであってもよい。
【0043】
【発明を実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明において、図22ないし図25を参照して説明した構成要素と共通する部分には同一の符号を付してある。
[実施の形態1]
(全体構成)
図1は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図2は、それに構成されている画素の1つを抜き出して示す平面図、図3(A)、(B)、(C)はそれぞれ図2のA−A’断面図、B−B’断面図、およびC−C’断面図である。
【0044】
図1に示すアクティブマトリクス型表示装置1では、その基体たる透明基板10の中央部分が表示部11とされている。透明基板10の外周部分のうち、データ線sigの端部には画像信号を出力するデータ側駆動回路3が構成され、走査線gateの端部には走査信号を出力する走査側駆動回路4が構成されている。これらの駆動回路3、4では、N型のTFTとP型のTFTとによって相補型TFTが構成され、この相補型TFTは、シフトレジスタ回路、レベルシフタ回路、アナログスイツチ回路などを構成している。表示部11では、液晶アクティブマトリクス型表示装置のアクティブマトリクス基板と同様、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、データ線sigおよび走査線gateによってマトリクス状に形成された複数の画素7とが構成されている。
【0045】
各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。ここに示す例においては、導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、後述する対向電極opと共通給電線comとの間に直列に接続している。なお、保持容量capについては共通給電線comとの間に形成した構造の他、走査線gateと並列に形成した容量線との間に形成してもよい。
【0046】
このような構成のアクティブマトリクス型表示装置1では、図2および第3図(A)、(B)に示すように、いずれの画素7においても、島状の半導体膜(シリコン膜)を利用して第1のTFT20および第2のTFT30が形成されている。
【0047】
第1のTFT20は、ゲート電極21が走査線gateの一部として構成されている。第1のTFT20は、ソース・ドレイン領域の一方に第1層間絶縁膜51のコンタクホールを介してデータ線sigが電気的に接続し、他方にはドレイン電極22が電気的に接続している。ドレイン電極22は、第2のTFT30の形成領域に向けて延設されており、この延設部分には第2のTFT30のゲート電極31が第1の層間絶縁膜51のコンタクトホールを介して電気的に接続している。
【0048】
第2のTFT30のソース・ドレイン領域の一方には、第1の層間絶縁膜51のコンタクトホールを介して、データ線sigと同時形成された中継電極35が電気的に接続し、この中継電極35には第2の層間絶縁膜52のコンタクトホールを介して薄膜発光素子40のITO(Indium Tin Oxide)膜からなる透明な画素電極41が電気的に接続している。
【0049】
図2および図3(B)、(C)からわかるように、画素電極41は各画素7毎に独立して形成されている。画素電極41の上層側には、ポリフェニレンビニレン(PPV)などの有機半導体膜43、およびリチウム含有アルミニウムやカルシウムなどの金属膜からなる対向電極opがこの順に積層され、薄膜発光素子40が構成されている。ここに示す例では、有機半導体膜43は各画素7に形成されているが、後述するように、複数の画素7に跨がってストライプ状に形成される場合もある。対向電極opは、表示部11全体と、少なくとも端子12が形成されている部分の周囲を除いた領域とに形成されている。この端子12は、対向電極opと同時形成された配線(図示せず。)を利用して形成された対向電極opに電気的に接続する端子を含んでいる。
【0050】
薄膜発光素子40としては、正孔注入層を設けて発光効率(正孔注入率)を高めた構造、電子注入層を設けて発光効率(電子注入率)を高めた構造、正孔注入層および電子注入層の双方を形成した構造を採用することもできる。
【0051】
再び図2および図3(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。保持容量capについては共通給電線comとの間に形成した構造の他、走査線gateと並列に形成した容量線との間に形成してもよく、また、第1のTFT20のドレイン領域と第2のTFT30のゲート電極31とを利用して保持容量capを構成してもよい。
【0052】
このように構成したアクティブマトリクス型表示装置1において、走査信号によって選択されて第1のTFT20がオン状態になると、データ線sigからの画像信号が第1のTFT20を介して第2のTFT30のゲート電極31に印加されるとともに、画像信号が第1のTFT20を介して保持容量capに書き込まれる。その結果、第2のTFT30がオン状態になると、対向電極opおよび画素電極41をそれぞれ負極および正極として電圧が印加され、印加電圧がしきい値電圧を越えた領域で有機半導体膜43に流れる電流(駆動電流)が急激に増大する。従って、発光素子40は、エレクトロルミネッセンス素子あるいはLED素子として発光し、発光素子40の光は、対向電極opに反射されて透明な画素電極41および透明基板10を透過して出射される。このような発光を行うための駆動電流は、対向電極op、有機半導体膜43、画素電極41、第2のTFT30、および共通給電線comから構成される電流経路を流れるため、第2のTFT30がオフ状態になると、流れなくなる。
【0053】
但し、第2のTFT30のゲート電極は、第1のTFT20がオフ状態になっても、保持容量capによって画像信号に相当する電位に保持されるので、第2のTFT30はオン状態のままである。それ故、発光素子40には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量capに書き込まれて、第2のTFT30がオフ状態になるまで維持される。
(バンク層の構造)
このように構成したアクティブマトリクス型表示装置1において、本形態では、データ線sigには大きな容量が寄生することを防止するため、図1、図2、および図3(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0054】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。たとえば、有機半導体膜41、下層側絶縁膜61、および上層側絶縁膜62の膜厚は、それぞれ0.05μm〜0.2μm、0.2μm〜1.0μm、および1μm〜2μmである。
【0055】
このような2層構造であれば、上層側絶縁膜62は、厚い膜を形成するのが容易なレジストやポリイミド膜から構成されているため、下層側絶縁膜61のみを無機材料から構成すればよい。従って、バンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1を生産性を高めることができる。
【0056】
また、かかる2層構造であれば、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きない。
【0057】
また、図1からわかるように、透明基板10の周辺領域(表示部11の外側領域)にもバンク層bankが形成されているので、データ側駆動回路3および走査側駆動回路4もバンク層bankによって覆われている。対向電極opは少なくとも表示部11に形成される必要があり、駆動回路領域に形成される必要がない。しかし、対向電極opは、通常、マスクスパッタ法で形成されるので、合わせ精度が悪く、対向電極opと駆動回路とが重なることがある。しかるに本形態では、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在している。それ故、駆動回路3、4に容量が寄生することを防止できるため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0058】
さらに、本形態では、画素電極41の形成領域のうち、導通制御回路50の中継電極35と重なる領域にもバンク層bankが形成されている。このため、中継電極35と重なる領域には有機半導体膜43が形成されない。すなわち、画素電極41の形成領域のうち、平坦な部分のみに有機半導体膜43が形成されるので、有機半導体膜43は一定の膜厚で形成され、表示むらを起こさない。また、有機半導体膜43に膜厚の薄い部分があると、そこに薄膜発光素子40の駆動電流が集中し、薄膜発光素子40の信頼性が低下することになるが、そのような問題を防止することができる。
【0059】
さらに、中継電極35と重なる領域にバンク層bankがないと、この部分でも対向電極opとの間に駆動電流が流れて有機半導体膜43が発光する。しかし、この光は中継電極35と対向電極opとの間に挟まれて外に出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、従来ならこのような無効電流が流れるはずの部分にバンク層bankを形成し、そこに駆動電流が流れることを防止するので、共通給電線comに無駄な電流が流れることが防止できる。それ故、共通給電線comの幅はその分、狭くてよい。その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。
【0060】
なお、バンク層bankを黒色のレジストによって形成すると、バンク層bankはブラックマトリクスとして機能し、コントラスト比などの表示の品位が向上する。すなわち、本形態に係るアクティブマトリクス型表示装置1では、対向電極opが透明基板10の表面側において画素7の全面に形成されるため、対向電極opでの反射光がコントラスト比を低下させる。しかるに寄生容量を防止する機能を担うバンク層bankを黒色のレジストで構成すると、バンク層bankはブラックマトリクスとしても機能し、対向電極opからの反射光を遮るので、コントラスト比が向上する。
(アクティブマトリクス型表示装置の製造方法)
このように形成したバンク層bankは、有機半導体膜43の形成領域を囲むように構成されているので、アクティブマトリクス型表示装置の製造工程では、インクジェットヘッドから吐出した液状の材料(吐出液)から有機半導体膜43を形成する際に吐出液をせき止め、吐出液が側方にはみ出すことを防止する。なお、以下に説明するアクティブマトリクス型表示装置1の製造方法において、透明基板10上に第1のTFT20および第2のTFT30を製造するまでの工程は、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板を製造する工程と略同様であるため、図3(A)、(B)、(C)を参照してその概略のみを簡単に説明する。
【0061】
まず、透明基板10に対して、必要に応じて、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約2000〜5000オングストロームのシリコン酸化膜からなる下地保護膜(図示せず。)を形成した後、下地保護膜の表面にプラズマCVD法により厚さが約300〜700オングストロームのアモルファスのシリコン膜からなる半導体膜を形成する。次にアモルファスのシリコン膜からなる半導体膜に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜をポリシリコン膜に結晶化する。
【0062】
次に、半導体膜をパターニングして島状の半導体膜とし、その表面に対して、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約600〜1500オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜57を形成する。
【0063】
次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、ゲート電極21、31、およびゲート電極31の延設部分36を形成する(ゲート電極形成工程)。この工程では走査線gateも形成する。
【0064】
この状態で、高濃度のリンイオンを打ち込んで、ゲート電極21、31に対して自己整合的にソース・ドレイン領域を形成する。なお、不純物が導入されなかった部分がチャネル領域となる。
次に、第1の層間絶縁膜51を形成した後、各コンタクトホールを形成し、次に、データ線sig、ドレイン電極22、共通給電線com、共通給電線comの延設部分39、および中継電極35を形成する。その結果、第1のTFT20、第2のTFT30、および保持容量capが形成される。
【0065】
次に、第2の層間絶縁膜52を形成し、この層間絶縁膜には、中継電極35に相当する部分にコンタクトホール形成する。次に、第2の層間絶縁膜52の表面全体にITO膜を形成した後、パターニングし、コンタクトホールを介して第2のTFT30のソース・ドレイン領域に電気的に接続する画素電極41を画素7毎に形成する。
【0066】
次に、第2の層間絶縁膜52の表面側にPECVD法などで無機材料からなる膜(下層側絶縁膜61を形成するための無機膜)を形成した後、走査線gateおよびデータ線sigに沿ってレジスト(上層側絶縁膜62)を形成する。しかる後に、このレジストをマスクとして無機材料から成る膜にパターニングを施し、下層側絶縁膜61を形成する。このようにして下層側絶縁膜61をパターニングにより形成する際でも、下層側絶縁膜61が薄いので、オーバーエッチングが起こらない。従って、画素電極41が損傷することはない。
【0067】
このようなエッチング工程を行うと、無機材料からなる膜は走査線gateおよびデータ線sigに沿って残り、下層側絶縁膜61が形成される。このようにして下層側絶縁膜61と上層側絶縁膜62とからなる2層構造のバンク層bankが形成される。このときには、データ線sigに沿って残すレジスト部分は共通給電線comを覆うように幅広とする。その結果、発光素子40の有機半導体膜43を形成すべき領域はバンク層bankに囲まれる。
【0068】
次に、バンク層bankでマトリクス状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43を形成していく。それには、バンク層bankの内側領域に対してインクジェットヘッドから、有機半導体膜43を構成するための液状の材料(前駆体/吐出液)を吐出し、それをバンク層bankの内側領域で定着させて有機半導体膜43を形成する。ここで、バンク層bankの上層側絶縁膜62は、レジストやポリイミド膜から構成されているため、撥水性である。これに対して、有機半導体膜43の前駆体は親水性の溶媒を用いているため、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素7にはみ出ることがない。それ故、有機半導体膜43などを所定領域内だけに形成できる。
【0069】
この工程において、インクジェットヘッドから吐出した前駆体は表面張力の影響で約2μmないし約4μmの厚さに盛り上がるため、バンク層bankは約1μmないし約3μmの厚さが必要である。この状態では、インクジェットヘッドから吐出した前駆体は上層側絶縁膜62に接する状態にあるが、100℃〜150℃の熱処理を施した後は、前駆体から溶媒成分が除去されるので、バンク層bankの内側に定着した後の有機半導体膜43の厚さは約0.05μmから約0.2μmである。それ故、この状態では有機半導体膜43は上層側絶縁膜62には接していない。
【0070】
なお、予めバンク層bankからなる隔壁が1μm以上の高さであれば、バンク層bankが撥水性でなくても、バンク層bankは隔壁として十分に機能する。かかる厚いバンク層bankを形成しておけば、インクジェット法に代えて、塗布法で有機半導体膜43を形成する場合でもその形成領域を規定できる。
【0071】
しかる後には、透明基板10の略全面に対向電極opを形成する。
このような製造方法によれば、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0072】
なお、図1に示すデータ側駆動回路3や走査側駆動回路4にもTFTが形成されるが、これらのTFTは前記の画素7にTFTを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するTFTも、画素7のTFTと同一の層間に形成されることになる。また、前記第1のTFT20、および第2のTFT30については、双方がN型、双方がP型、一方がN型で他方がP型のいずれでもよいが、このようないずれの組合せであっても周知の方法でTFTを形成していけるので、その説明を省略する。
[実施の形態2]
図4(A)、(B)、(C)はそれぞれ、本形態のアクティブマトリクス型表示装置における図2のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を図4に付してそれらの詳細な説明を省略する。また、本形態のアクティブマトリクス型表示装置におけるバンク層bankの形成領域は、実施の形態1と同様であるため、同じく図1および図2を参照して説明する。
【0073】
本形態でも、データ線sigには大きな容量が寄生することを防止するため、図1、図2、図4(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。
【0074】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている点では、実施の形態1と同様である。
【0075】
本形態では、図4(A)、(B)、(C)からわかるように、有機材料からなる上層側絶縁膜61については、無機材料からなる下層側絶縁膜61より狭い幅をもってこの下層側絶縁膜61の内側領域に積層されている。たとえば、上層側絶縁膜61と画素電極41との重なり部分の幅は1μm〜3μmであり、下層側絶縁膜61と上層側絶縁膜62との間には片側1μm〜5μmのずれがある。
【0076】
このため、バンク層bankは、幅の異なる下層側絶縁膜61と上層側絶縁膜61が積層された2段構造になっている。このような2段構造であれば、上層側絶縁膜62は、厚い膜を形成するのが容易なレジストやポリイミド膜から構成されているので、下層側絶縁膜61のみを無機材料から構成すればよい。従って、厚いバンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1の生産性を高めることができる。
【0077】
また、かかる2段構造であれば、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、上層側絶縁膜62とは接していない。しかも、上層側絶縁膜62は下層側絶縁膜61より内側に形成されているので、その分、有機半導体膜43と上層側絶縁膜62とは接しにくい。それ故、有機材料から構成されている上層側絶縁膜62の影響を受けて有機半導体膜41が劣化するのを確実に防止でき、薄膜発光素子40では発光効率の低下や信頼性の低下が起きない。
【0078】
その他の構成は実施の形態1と同様である。ここで、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できるなど、実施の形態1と同様な効果を奏する。
【0079】
このような構造のバンク層bankを形成するにあたっては、第2の層間絶縁膜52の表面側にPECV法などで無機材料からなる膜(下層側絶縁膜61を形成するための無機膜)を形成した後、それを走査線gateおよびデータ線sigに沿って残し、下層側絶縁膜61を形成した後、このパターニングに用いたレジストを除去し、しかる後に、下層側絶縁膜61の上層にそれより幅の狭いレジストやポリイミドを上層側絶縁膜62として形成すればよい。このようにして、下層側絶縁膜61をパターニングにより形成する際でも、下層側絶縁膜61が薄いので、オーバーエッチングが起こらない。従って、画素電極41が損傷することはない。
[実施の形態3]
本形態のアクティブマトリクス型表示装置1は、バンク層bankを構成する材料が実施の形態2と相違するだけで、その構造は実施の形態2で同様である。従って、共通する部分については同一の符号を付して図示し、それらの説明を省略する。また、実施の形態2と同様、図1、図2、および図4を参照して説明する。
【0080】
本形態でも、データ線sigには大きな容量が寄生することを防止するため、図1、図2、図4(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。
【0081】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたシリコン酸化膜などの無機材料からなる上層側絶縁膜62とから構成されている。このような2層構造であれば、有機半導体膜43は有機材料と接していないので、有機材料の影響を受けて劣化することがない。それ故、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きない。
【0082】
ここで、上層側絶縁膜61については下層側絶縁膜61より狭い幅をもってこの下層側絶縁膜61の内側領域に積層されている。このため、バンク層bankは、幅の異なる下層側絶縁膜61と上層側絶縁膜61が積層された2段構造になっている。
【0083】
かかる2段構造のバンク層bankを形成するにあたっては、下層側絶縁膜61および上層側絶縁膜62を構成すべき無機材料(シリコン窒化膜およびシリコン酸化膜)を順次形成した後、まず、上層側絶縁膜62をパターニングする。この際には、下層側絶縁膜61がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても画素電極41を損傷することはない。かかるパターニングを終えた後には下層側絶縁膜61をパターニング形成する。この際には、下層側絶縁膜61の1層分をエッチングするだけなので、エッチング制御が容易で、画素電極41を損傷するほどのオーバーエッチングが起きない。
【0084】
その他の構成は実施の形態1、2と同様である。従って、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できるなど、実施の形態1と同様な効果を奏する。
[実施の形態1、2、3の変形例]
なお、上記形態では、データ線sigおよび走査線gateに沿ってバンク層bankを形成してあるため、バンク層bankで各画素7をマトリクス状に区画した構成であったが、データ線sigに沿ってのみバンク層bankを形成してもよい。この場合にも、バンク層bankでストライプ状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43をストライプ状に形成できるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0085】
また、上記形態では、バンク層bankが区画した領域の隅部分はいずれも角形になっていたが、そこに丸みをもたせれば、有機半導体膜43を角のない丸みをもった平面形状に形成できる。このような形状の有機半導体膜43であれば、角部分の駆動電流が集中することがないので、この部分での耐圧不足などの不具合の発生を防止できる。
[実施の形態4]
本形態のアクティブマトリクス型表示装置1は、基本的な構造が実施の形態1ないし3と同様であるため、同じく図1を参照して説明するとともに、共通する部分には同じ符号を付して図示し、それらの説明を省略する。
【0086】
図5は、本形態のアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図、図6(A)、(B)、(C)はそれぞれ図5のA−A’断面図、B−B’断面図、およびC−C’断面図である。
【0087】
本形態では、以下に説明するように、下層側絶縁膜61と上層側絶縁膜62とを部分的に重ね、それぞれを異なる機能を発揮させている。すなわち、本形態でも、図1に示すように、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、該データ線sigに並列する複数の共通給電線comと、データ線sigと走査線gateとによってマトリクス状に形成された複数の画素7とが構成されている。
【0088】
本形態においては、図5および図6に示すように、下層側絶縁膜61(左下がりの2本で一組の斜線を付した領域)は、画素電極41の形成領域のうち導通制御回路50の形成領域と重なる領域、データ線sig、共通給電線com、および走査線gateを覆うように形成されている。これに対して、上層側絶縁膜62(左下がりの斜線を広いピッチで付した領域)は、下層側絶縁膜61の形成領域のうち、データ線sigに沿う部分のみにストライプ状に形成されている。また、この上層側絶縁膜62でストライプ状に区画された領域内に有機半導体膜43が形成されている。
【0089】
このように構成した場合も、有機半導体膜43をインクジェット法により形成する際には、下層側絶縁膜61と上層側絶縁膜62が重なる部分を吐出液のはみ出しを防止するバンク層bankとして利用しながら、有機半導体膜43をストライプ状に形成できる。そこで、本形態では、下層側絶縁膜61と上層側絶縁膜62が重なる部分は、膜厚が1μm以上になるように構成してある。
【0090】
このように構成した場合も、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bank(下層側絶縁膜61と上層側絶縁膜62)とが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0091】
また、ストライプ状に有機半導体膜43を形成したが、画素電極41の形成領域のうち導通制御回路50の形成領域と重なる領域、および走査線gateは、下層側絶縁膜62で覆われているので、各画素7のうち、画素電極41の平坦部分のみに形成された有機半導体膜43が発光に寄与する。すなわち、画素電極41の平坦部分のみに薄膜発光素子40が形成されていることになる。それ故、有機半導体膜43は一定の膜厚で形成され、表示むらや駆動電流の集中を起こさない。また、表示に寄与しない部分に駆動電流が流れるのを下層側絶縁膜61で防止するので、共通給電線comに無駄な電流が流れることを防止できるという効果もある。
【0092】
ここで、下層側絶縁膜61については有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料から構成し、上層側絶縁膜62についてはレジストあるいはポリイミド膜などの有機材料から構成すれば、下層側絶縁膜61のみを無機材料から構成すればよいことになる。従って、厚いバンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1を生産性を高めることができる。また、かかる2層構造であれば、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0093】
これに対して、下層側絶縁膜61については有機半導体膜41よりも厚く形成されたシリコン窒化膜などの無機材料から構成し、上層側絶縁膜62については、この下層側絶縁膜61上に積層されたシリコン酸化膜などの無機材料から構成した場合には、有機半導体膜43は有機材料と接していないので、有機材料の影響を受けて劣化することがない。それ故、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きない。また、上層側絶縁膜61については狭い幅で下層側絶縁膜61の内側領域に積層してあるので、上層側絶縁膜62をパターニングする際には、下層側絶縁膜61がエッチングストッパーとして機能するなど、実施の形態3と同様な効果を奏する。
[実施の形態5]
図7は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図8は、それに構成されている画素の1つを抜き出して示す平面図、図9(A)、(B)、(C)はそれぞれ、図8のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態の基本的な構成は、実施の形態1と共通するので、共通する部分については同一の符号を付し
て図示し、それらの説明を省略する。
【0094】
本形態でも、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0095】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。たとえば、有機半導体膜41、下層側絶縁膜61、および上層側絶縁膜62の膜厚は、それぞれ0.05μm〜0.2μm、0.2μm〜1.0μm、および1μm〜2μmである。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0096】
このように構成したアクティブマトリクス型表示装置1において、有機半導体膜41は、バンク層bankで周囲が囲まれている。このため、このままでは、各画素7の対向電極opはバンク層bankを乗り越えて隣接する画素7の対向電極opと接続することになる。しかるに本形態では、バンク層bankには、データ線sigの延設方向で隣り合う画素7の間に相当する部分に下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第1の途切れ部分)が形成されている。また、バンク層bankには、走査線gateの延設方向で隣り合う画素7の間に相当する部分にも下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第1の途切れ部分)が形成されている。さらに、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれに下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第1の途切れ部分)が形成されている。
【0097】
このような途切れ部分offでは厚いバンク層bankがないので、バンク層bankに起因する大きな段差のない平坦部分であり、この部分に形成されている対向電極opは断線することがない。従って、各画素7の対向電極7は、バンク層bankに起因する段差のない平坦部分を介して確実に接続していることになる。それ故、画素7の周りに厚い絶縁膜(バンク層bank)を形成して寄生容量などを抑えても、この厚い絶縁膜(バンク層bank)の上層に形成する対向電極opに断線が発生しない。
【0098】
また、透明基板10の周辺領域(表示部11の外側領域)において、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bank(形成領域に斜線を付してある。)によって覆われている。このため、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在することになる。それ故、駆動回路3、4に容量が寄生することを防止できるため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0099】
しかも、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第2の途切れ部分)が形成されている。このため、表示部11の側の対向電極opと基板外周側の対向電極opとは、バンク層bankの途切れ部分offを介して接続し、この途切れ部分offもバンク層bankに起因する段差のない平坦部分である。従って、この途切れ部分offに形成されている対向電極opは断線することがないので、表示部11の側の対向電極opと基板外周側の対向電極opとは、バンク層bankの途切れ部分offを介して確実に接続し、基板外周側の対向電極opに配線接続されている端子12と表示部11の対向電極opとは確実に接続している。
【0100】
さらに、本形態では、画素電極41の形成領域のうち、導通制御回路50の中継電極35と重なる領域にもバンク層bankが形成されているため、無駄な無効電流が流れることを防止できる。それ故、共通給電線comの幅はその分、狭くてよい。
【0101】
このような構成のアクティブマトリクス型表示装置1を製造する際にも、実施の形態1と同様、第2の層間絶縁膜52の表面側に、走査線gateおよびデータ線sigに沿ってバンク層bankを形成する。このとき、バンク層bankの所定部分には途切れ部分offを形成しておく。また、データ線sigに沿って形成するバンク層bankは共通給電線comを覆うように幅広とする。その結果、薄膜発光素子40の有機半導体膜43を形成すべき領域はバンク層bankに囲まれる。
【0102】
次に、バンク層bankでマトリクス状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43を形成していく。それには、バンク層bankの内側領域に対してインクジェットヘッドから、有機半導体膜43を構成するための液状の材料(前駆体)を吐出し、それをバンク層bankの内側領域で定着させて有機半導体膜43を形成する。ここで、バンク層bankの上層側絶縁膜62は、レジストやポリイミド膜から構成されているため、撥水性である。これに対して、有機半導体膜43の前駆体は親水性の溶媒を用いているため、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素7にはみ出ることがない。また、有機半導体膜43の形成領域を区画するバンク層bankに途切れ部分offがあったとしても、かかる途切れ部分offは狭いので、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素7にはみ出ることがない。それ故、有機半導体膜43などを所定領域内だけに形成できる。
【0103】
なお、インクジェットヘッドから吐出した前駆体は表面張力の影響で約2μmないし約4μmの厚さに盛り上がるため、バンク層bankは約1μmないし約3μmの厚さが必要である。この状態では、インクジェットヘッドから吐出した前駆体は上層側絶縁膜62に接する状態にあるが、100℃〜150℃の熱処理を施した後は、前駆体から溶媒成分が除去されるので、バンク層bankの内側に定着した後の有機半導体膜43の厚さは約0.05μmから約0.2μmである。それ故、この状態では有機半導体膜43は上層側絶縁膜62には接していない。
【0104】
なお、予めバンク層bankからなる隔壁が1μm以上の高さであれば、バンク層bankが撥水性でなくても、バンク層bankは隔壁として十分に機能する。従って、かかる厚いバンク層bankを形成しておけば、インクジェット法に代えて、塗布法で有機半体膜43を形成する場合でもその形成領域を規定できる。
[実施の形態5の変形例1]
図10は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図11は、それに構成されている画素の1つを抜き出して示す平面図、図12(A)、(B)、(C)はそれぞれ図11のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【0105】
図10、図11、および図12(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。
【0106】
それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0107】
また、本形態では、データ線sigおよび走査線gateに沿ってバンク層bankを形成してあるため、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0108】
しかも、バンク層bankには、走査線gateの延設方向で隣り合う画素7の間に相当する部分に途切れ部分off(第1の途切れ部分)が形成されている。また、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれにも途切れ部分off(第1の途切れ部分)が形成されている。さらに、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に途切れ部分off(第2の途切れ部分)が形成されている。従って、対向電極opは、バンク層bankに起因する段差のない平坦部分(途切れ部分off)を介して確実に接続し、断線することがない。
[実施の形態5の変形例2]
図13は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図14は、それに構成されている画素の1つを抜き出して示す平面図、図15(A)、(B)、(C)はそれぞれ図14のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を各図に
付してそれらの詳細な説明を省略する。
【0109】
図13、図14、および図15(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0110】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0111】
また、本形態では、データ線sigおよび走査線gateに沿ってバンク層bankを形成してあるため、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0112】
しかも、バンク層bankには、データ線sigの延設方向で隣り合う画素7の間に相当する部分に途切れ部分off(第1の途切れ部分)が形成されている。また、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれにも途切れ部分off(第1の途切れ部分)が形成されている。
【0113】
さらに、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に途切れ部分off(第2の途切れ部分)が形成されている。従って、対向電極opは、バンク層bankに起因する段差のない平坦部分(途切れ部分off)を介して確実に接続し、断線することがない。
[実施の形態5の変形例3]
図16は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図17は、それに構成されている画素の1つを抜き出して示す平面図、図18(A)、(B)、(C)はそれぞれ図17のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態と実施の形態1、5とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【0114】
図16、図17、および図18(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。
【0115】
それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0116】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構
成されている。
【0117】
また、本形態では、データ線sigおよび走査線gateに沿ってバンク層bankを形成してあるため、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0118】
しかも、バンク層bankには、データ線sigの延設方向で隣り合う画素7の間に相当する部分に途切れ部分off(第1の途切れ部分)が形成されている。また、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれにも途切れ部分off(第1の途切れ部分)が形成されている。さらに、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に途切れ部分off(第2の途切れ部分)が形成されている。
【0119】
但し、本形態において、途切れ部分offでは、バンク層bankを形成するのに用いた下層側絶縁膜61(2本で一組の斜線を付した領域)および上層側絶縁膜62(左下がりの1本の斜線を付した領域)のうち、上層側絶縁膜62のみが途切れており、途切れ部分offであってもそこには下層側絶縁膜61は形成されている。
【0120】
このように構成した場合も、途切れ部分offには薄い下層側絶縁膜61があるだけで、厚い上層側絶縁膜62がないので、対向電極opは、途切れ部分offを介して確実に接続し、断線することがない。
【0121】
なお、上記形態では、第1の途切れ部分および第2の途切れ部分の双方において下層側絶縁膜61が形成されている構成であったが、本発明はこれに限定されるものではなく、第1の途切れ部分および第2の途切れ部分のいずれか一方のみに下層側絶縁膜61が形成されている構成であってもよい。また、本形態のように途切れ部分に下層側絶縁膜61が形成されている構成は、その他の実施の形態で説明したパターンのバンク層bankに適用してもよい。
[実施の形態6]
図19は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図20は、それに構成されている画素の1つを抜き出して示す平面図、図21(A)、(B)、(C)はそれぞれ図20のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【0122】
図19、図20、および図21(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1では、データ線sigに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0123】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0124】
また、本形態では、データ線sigに沿ってバンク層bankを形成してあるため、バンク層bankでストライプ状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43をストライプ状に形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0125】
しかも、バンク層bankには、データ線sigの延設方向の端部に、下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第1の途切れ部分)が形成されている。従って、各画素7の対向電極opは、走査線gateの延設方向では、隣接する画素7の対向電極opに対して厚いバンク層bankを乗り越えて接続している。それでも、データ線sigの延設方向を辿っていくと、各画素7の対向電極opは、データ線sigの端部で途切れ部分off(バンク層bankに起因する段差のない平坦部分)を介して、走査線gateの延設方向で隣接する画素7の列と接続している。それ故、各画素7の対向電極opは、バンク層bankに起因する段差のない平坦部分を介して他の画素7の対向電極opに接続しているといえ、いずれの画素7の対向電極opも断線状態になることはない。
【0126】
また、透明基板10の周辺領域(表示部11の外側領域)において、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bankによって覆われている。このため、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在することになる。それ故、駆動回路3、4に容量が寄生することを防止できるため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0127】
さらに、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に途切れ部分off(第2の途切れ部分)が形成されている。従って、対向電極opは、バンク層bankに起因する段差のない平坦部分(途切れ部分off)を介して確実に接続し、断線することがない。
[その他の実施の形態]
なお、実施の形態5の変形例3で説明したように、バンク層bankの途切れ部分offでは上層側絶縁膜62のみが途切れているという構成は、実施の形態6に適用してもよい。
【0128】
また、実施の形態5、6で説明したように、バンク層bankに対して途切れ部分offを形成することにより対向電極opの断線を防ぐという発明は、実施の形態3で説明した無機材料からなるバンク層bankを用いた場合に適用することもできる。
(発明の利用可能性)
以上説明したように、本発明に係るアクティブマトリクス型表示装置では、有機半導体膜の形成領域を囲むように絶縁膜を形成するのに、この絶縁膜を有機半導体膜よりも厚い無機材料からなる下層側絶縁膜と、その上に積層された有機材料からなる上層側絶縁膜とから構成する。従って、本発明によれば、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。
このため、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、本発明では、薄膜発光素子の有機半導体膜と接する下層側絶縁膜のみを無機材料から構成し、その上層側には、厚い膜を容易に形成できるレジストなどの有機材料から構成した上層側絶縁膜を積層しているので、生産性が高い。しかも、上層側絶縁膜は有機半導体膜と接しておらず、有機半導体膜と接するのは無機材料から構成した下層側絶縁膜なので、有機半導体膜は上層側絶縁膜の影響を受けて劣化することがない。それ故、薄膜発光素子は発光効率の低下や信頼性の低下などを起こさない。
【0129】
ここで、上層側絶縁膜を下層側絶縁膜より狭い幅をもってこの下層側絶縁膜の内側領域に積層した場合には、有機材料から構成された上層側絶縁膜は、有機半導体膜により接しにくくなるので、有機半導体膜の劣化をより確実に防止できる。
【0130】
本発明の別の形態では、有機半導体膜の形成領域を囲むように絶縁膜を形成するのに、無機材料からなる下層側絶縁膜と、この下層側絶縁膜より狭い幅をもってこの下層側絶縁膜の内側領域に積層された無機材料からなる上層側絶縁膜とから構成する。従って、本発明でも、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。このため、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、下層側絶縁膜および上層側絶縁膜を構成すべき無機材料からなる膜を形成した後、上層側絶縁膜をパターニングする際には、下層側絶縁膜がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても画素電極を損傷することはない。かかるパターニングを終えた後に下層側絶縁膜をパターニング形成する際には、下層側絶縁膜の1層分をエッチングするだけなので、エッチング制御が容易で、画素電極を損傷するほどのオーバーエッチングが起きない。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図2】 図1に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図3】 図3(A)、図3(B)、図3(C)はそれぞれ、図2のA−A’断面図、B−B’断面図、およびC−C’断面図である。
【図4】 図4(A)、図4(B)、図4(C)はそれぞれ、本発明の実施の形態2、3に係るアクティブマトリクス型表示装置の図2のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図5】 本発明の実施の形態4に係るアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図6】 図6(A)、(B)、(C)はそれぞれ、図5のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図7】 本発明の実施の形態5に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図8】 図7に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図9】 図9(A)、図9(B)、図9(C)はそれぞれ、図8のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図10】 本発明の実施の形態5の変形例1に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図11】 図10に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図12】 図12(A)、図12(B)、図12(C)はそれぞれ、図11のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図13】 本発明の実施の形態5の変形例2に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図14】 図13に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図15】 図15(A)、図15(B)、図15(C)はそれぞれ、図14のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図16】 本発明の実施の形態5の変形例3に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図17】 図16に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図18】 図18(A)、図18(B)、図18(C)はそれぞれ、図17のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図19】 本発明の実施の形態6に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図20】 図19に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図21】 図21(A)、図21(B)、図21(C)はそれぞれ、図20のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図22】 従来および本発明の比較例に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図23】 図22に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図24】 図24(A)、図24(B)、図24(C)はそれぞれ、図23のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図25】 図25(A)、図25(B)、図25(C)はそれぞれ、比較例に係るアクティブマトリクス型表示装置における図23のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【符号の説明】
1…アクティブマトリクス型表示装置
2…表示部
3…データ側駆動回路
4…走査側駆動回路
7…画素
10…透明基板
12…端子
20…第1のTFT
21…第1のTFTのゲート電極
30…第2のTFT
31…第2のTFTのゲート電極
40…発光素子
41…画素電極
43…有機半導体
61…下層側絶縁膜
62…上層側絶縁膜
bank…バンク層(絶縁膜)
cap…保持容量
com…共通給電線
gate…走査線
op…対向電極
off…パンク層の途切れ部分
sig…データ線
[0001]
BACKGROUND OF THE INVENTION
The present invention is an active matrix type in which a thin film light emitting element such as an EL (electroluminescence) element or an LED (light emitting diode) element that emits light when a drive current flows through an organic semiconductor film is driven and controlled by a thin film transistor (hereinafter referred to as TFT). The present invention relates to a display device.
[0002]
[Prior art]
An active matrix display device using a current-controlled light emitting element such as an EL element or an LED element has been proposed. Since all of the light emitting elements used in this type of display device self-emit, unlike a liquid crystal display device, there is an advantage that a backlight is not required and the viewing angle dependency is small.
[0003]
FIG. 22 is a block diagram of an active matrix display device using such a charge injection type organic thin film EL element. In the active matrix display device 1A shown in this figure, a plurality of scanning lines gate and a plurality of data lines sig extending in a direction intersecting with the extending direction of the scanning lines gate are formed on the transparent substrate 10. A plurality of common power supply lines com parallel to the data lines sig and a plurality of pixels 7 formed in a matrix by the data lines sig and the scanning lines gate are configured.
[0004]
A data side driving circuit 3 and a scanning side driving circuit 4 are configured for the data line sig and the scanning line gate.
[0005]
Each pixel 7 has a conduction control circuit 50 to which a scanning signal is supplied via the scanning line gate, and a thin film light emitting element that emits light based on an image signal supplied from the data line sig via the conduction control circuit 50. 40. In the example shown here, the conduction control circuit 50 includes a first TFT 20 to which a scanning signal is supplied to the gate electrode via the scanning line gate, and an image signal supplied from the data line sig via the first TFT 20. And a second TFT 30 to which an image signal held by the holding capacitor cap is supplied to the gate electrode. The second TFT 30 and the thin film light emitting element 40 are connected in series between a counter electrode op and a common power supply line com described later. When the second TFT 30 is turned on, the thin film light emitting element 40 emits light when a driving current flows from the common power supply line com, and this light emitting state is held for a predetermined period by the holding capacitor cap.
[0006]
In the active matrix display device 1A having such a configuration, as shown in FIGS. 23, 24A, and 24B, the first TFT 20 is utilized in any pixel 7 by using an island-shaped semiconductor film. And the 2nd TFT30 is formed. In the first TFT 20, the gate electrode 21 is configured as a part of the scanning line gate. In the first TFT 20, the data line sig is electrically connected to one of the source / drain regions through a contact hole of the first interlayer insulating film 51, and the drain electrode 22 is electrically connected to the other. The drain electrode 22 extends toward the formation region of the second TFT 30, and the gate electrode 31 of the second TFT 30 is electrically connected to the extended portion through the contact hole of the first interlayer insulating film 51. Connected.
[0007]
A relay electrode 35 is electrically connected to one of the source / drain regions of the second TFT 30 through a contact hole of the first interlayer insulating film 51, and the second interlayer insulating film 52 is connected to the relay electrode 35. The pixel electrode 41 of the thin film light emitting element 40 is electrically connected through the contact hole.
[0008]
The pixel electrode 41 is formed independently for each pixel 7 as can be seen from FIGS. 23, 24B, and 24C. On the upper layer side of the pixel electrode 41, the organic semiconductor film 43 and the counter electrode op are stacked in this order. The organic semiconductor film 43 is formed for each pixel 7, but may be formed in a stripe shape across a plurality of pixels 7. The counter electrode op is formed on substantially the entire surface of the transparent substrate 10 as well as the display unit 11 in which the pixels 7 are configured.
[0009]
23 and 24A again, the common feeder line com is electrically connected to the other of the source / drain regions of the second TFT 30 through the contact hole of the first interlayer insulating film 51. ing. The extended portion 39 of the common power supply line com is opposed to the extended portion 36 of the gate electrode 31 of the second TFT 30 with the first interlayer insulating film 51 interposed therebetween as a dielectric film, thereby forming a storage capacitor cap. is doing.
[0010]
However, in the active matrix display device 1A, the counter electrode op facing the pixel electrode 41 is different from the liquid crystal active matrix display device between the data line sig on the same transparent substrate 10 and the second electrode. Since only the interlayer insulating film 52 is interposed, a large capacitance is parasitic on the data line sig, and the load on the data side driving circuit 3 is large.
[0011]
Therefore, the inventor of the present application, as shown in FIGS. 22, 23, and 25 (A), (B), (C), forms a thick insulating film (bank layer) between the counter electrode op and the data line sig. It is proposed to reduce the capacitance parasitic on the data line sig by providing a bank / an area with a slanting line to the left at a wide pitch. In addition, by surrounding the formation region of the organic semiconductor film 43 with this insulating film (bank layer bank), the discharge liquid is banked when forming the organic semiconductor film 43 from the liquid material (discharge liquid) discharged from the inkjet head. It is proposed that the layer is dammed by the layer bank to prevent the discharged liquid from protruding sideways.
[0012]
However, in adopting such a structure, if the entire bank layer bank is made of a thick inorganic material, there is a problem that the film formation time is long. Further, when patterning a thick film made of an inorganic material, the pixel electrode 41 may be damaged due to overetching. On the other hand, when the bank layer bank is made of an organic material such as a resist, the organic semiconductor film 43 is affected by the solvent component contained in the organic material constituting the bank layer bank at a portion in contact with the bank layer bank of the organic semiconductor film 43. May deteriorate.
[0013]
Further, when the thick bank layer bank is formed, a large step bb is formed due to the presence of the bank layer bank. Therefore, the counter electrode op formed above the bank layer bank is disconnected at the step bb. There is a problem that it is easy to do. When disconnection occurs in the counter electrode op at such a level difference bb, the counter electrode op in this portion is insulative from the surrounding counter electrode op and generates a display point defect or line defect. Further, when a break occurs in the counter electrode op along the outer peripheral edge of the bank layer bank that covers the surface of the data side drive circuit 3 or the scan side drive circuit 4, the gap between the counter electrode op of the display unit 11 and the terminal 12 is complete. Insulated state is not displayed at all.
[0014]
In view of the above problems, an object of the present invention is to provide an active matrix display device capable of suitably forming a thick insulating film around an organic semiconductor film of the thin film light emitting element without damaging the thin film light emitting element. Is to provide.
[0015]
In addition, an object of the present invention is to provide an active matrix display in which even if a thick insulating film is formed around an organic semiconductor film to suppress parasitic capacitance, disconnection or the like does not occur in the counter electrode formed on the upper layer of the thick insulating film. To provide an apparatus.
[0016]
[Means for Solving the Problems]
The organic electroluminescence device of the present invention includes a plurality of scanning lines, a plurality of data lines, a display unit in which a plurality of pixel electrodes are arranged in a matrix by the plurality of scanning lines and the plurality of data lines, and the plurality of pixels A light emitting element having an organic semiconductor film provided between each of the plurality of pixel electrodes and the counter electrode, and the organic semiconductor, facing the electrode and provided outside the display portion and the display portion An insulating film having a thickness larger than that of the organic semiconductor film; and a terminal electrically connected to the counter electrode provided outside the display portion, the display portion and the terminal Is provided with a discontinuous portion in which the insulating film is not provided, and the counter electrode provided in the display portion and the counter electrode provided outside the display portion are in the discontinuous portion. Provided Characterized in that it is connected via a counter electrode.
Moreover, it is preferable that the said terminal is formed using the wiring formed simultaneously with the said counter electrode.
The insulating film preferably includes a first insulating film and a second insulating film provided on the first insulating film.
[0017]
A second display device of the present invention is a display device including a plurality of pixels, and includes a counter electrode provided for the plurality of pixels, each of the plurality of pixels including a pixel electrode; An organic semiconductor film provided between the pixel electrode and the counter electrode facing the plurality of pixel electrodes, and the counter electrode is not formed in a portion where a terminal is provided, Features.
[0018]
The third display device of the present invention includes a substrate, a plurality of terminals formed on the substrate, a plurality of pixel electrodes provided corresponding to the display portion of the substrate, and a counter electrode that covers the display portion. And an organic semiconductor film provided between the counter electrode and each of the plurality of pixel electrodes, and an insulating film for partitioning the organic semiconductor film, wherein the plurality of terminals are the insulating film It is characterized by not being covered.
[0019]
In the display device, it is preferable that the insulating film includes a first insulating film and a second insulating film formed on the first insulating film.
[0020]
A fourth display device of the present invention includes a substrate, a plurality of terminals formed on the substrate, a plurality of pixel electrodes provided corresponding to the display portion of the substrate, and a counter electrode that covers the display portion. An organic semiconductor film provided between the counter electrode and each of the plurality of pixel electrodes, and an insulating film for partitioning the organic semiconductor film, wherein the plurality of terminals are the counter electrode It is characterized by not being covered.
[0021]
The fifth display device of the present invention includes a substrate, a plurality of scanning lines provided on the substrate, a plurality of data lines provided on the substrate, a plurality of terminals provided on the substrate, and the plurality of terminals. A plurality of pixels provided corresponding to intersections of the scanning lines and the data lines, and each of the plurality of pixels has a gate electrode connected to the corresponding scanning line among the plurality of scanning lines. A conduction control circuit including the formed transistor, a pixel electrode, and an organic semiconductor film provided between a counter electrode facing the pixel electrode, the organic semiconductor film being partitioned by an insulating film, The plurality of terminals are not covered with the insulating film.
[0022]
The sixth display device of the present invention includes a substrate, a plurality of scanning lines provided on the substrate, a plurality of data lines provided on the substrate, a plurality of terminals provided on the substrate, and the plurality of terminals. A plurality of pixels provided corresponding to intersections of the scanning lines and the data lines, and each of the plurality of pixels has a gate electrode connected to a corresponding scanning line among the plurality of scanning lines. A conduction control circuit including the formed transistor, a pixel electrode, and an organic semiconductor film provided between a counter electrode facing the pixel electrode, the organic semiconductor film being partitioned by an insulating film, The plurality of terminals are not covered with the counter electrode.
[0023]
In the above display device, it is preferable that the insulating film includes a first insulating film and a second insulating film provided on the first insulating film.
[0024]
In order to solve the above problems, in the present invention, on a substrate, a plurality of scanning lines, a plurality of data lines extending in a direction intersecting with the extending direction of the scanning lines, the data lines, And a display portion including a plurality of pixels formed in a matrix by a scanning line, each of the pixels including a conduction control circuit including a thin film transistor in which a scanning signal is supplied to the gate electrode through the scanning line. A thin film light emitting device comprising: a pixel electrode formed for each pixel; an organic semiconductor film laminated on an upper layer side of the pixel electrode; and a counter electrode laminated on an upper layer side of the organic semiconductor film, In an active matrix display device in which the thin film light emitting element emits light based on an image signal supplied from a line through the conduction control circuit, the formation region of the organic semiconductor film is thicker than the organic semiconductor film. The insulating film is divided into a lower insulating film made of an inorganic material formed thicker than the organic semiconductor film, and an upper insulating film made of an organic material laminated on the lower insulating film. And a membrane.
[0025]
In the present invention, since the counter electrode is formed on at least the entire surface of the display portion and is in a state of facing the data line, a large capacitance is parasitic on the data line as it is. However, in the present invention, since the thick insulating film is interposed between the data line and the counter electrode, it is possible to prevent the data line from parasitic on the data line. As a result, the load on the data side driving circuit can be reduced, so that the power consumption can be reduced or the display operation speed can be increased. Further, in forming a thick insulating film, if the entire insulating film is formed of a film made of an inorganic material, a long film forming time is required, so that productivity is lowered. However, in the present invention, only the lower insulating film in contact with the organic semiconductor film of the thin film light emitting element is made of an inorganic material, and the upper insulating film made of an organic material such as a resist is laminated on the upper layer. If the upper insulating film is made of such an organic material, a thick film can be easily formed, so that productivity is improved. In addition, since the upper insulating film is not in contact with the organic semiconductor film and is in contact with the organic semiconductor film, the organic semiconductor film deteriorates due to the influence of the upper insulating film. There is nothing. Therefore, the thin film light emitting element does not cause a decrease in luminous efficiency or reliability.
[0026]
In the present invention, it is preferable that the upper insulating film is stacked in an inner region of the lower insulating film with a narrower width than the lower insulating film. With such a two-stage structure, the upper insulating film made of an organic material is less likely to be in contact with the organic semiconductor film, so that deterioration of the organic semiconductor film can be prevented more reliably.
[0027]
With such a two-stage structure, both the lower insulating film and the upper insulating film may be made of an inorganic material. That is, in another embodiment of the present invention, a plurality of scanning lines on the substrate, a plurality of data lines extending in a direction intersecting the extending direction of the scanning lines, the data lines and the scanning A display unit comprising a plurality of pixels formed in a matrix by lines, each of the pixels including a conduction control circuit including a thin film transistor in which a scanning signal is supplied to the gate electrode through the scanning line; A thin film light emitting device comprising a pixel electrode formed for each pixel, an organic semiconductor film stacked on the upper layer side of the pixel electrode, and a counter electrode stacked on the upper layer side of the organic semiconductor film, and the data line In the active matrix display device in which the thin-film light-emitting element emits light based on an image signal supplied through the conduction control circuit, the formation region of the organic semiconductor film is formed thicker than the organic semiconductor film. The insulating film is divided by an insulating film, and the insulating film is composed of a lower insulating film made of an inorganic material and an upper insulating film made of an inorganic material having a narrower width than the lower insulating film and laminated in an inner region of the lower insulating film. And a membrane.
[0028]
If comprised in this way, after forming the film | membrane consisting of the inorganic material which should comprise the lower layer side insulating film and the upper layer side insulating film, first, the upper layer side insulating film is patterned. At this time, since the lower insulating film functions as an etching stopper, the pixel electrode is not damaged even if there is some over-etching. After the patterning is finished, the lower insulating film is patterned. At this time, since only one layer of the lower-layer-side insulating film is etched, the etching control is easy and over-etching that damages the pixel electrode does not occur.
[0029]
In the present invention, the conduction control circuit includes a first TFT to which the scanning signal is supplied to the gate electrode, and a second TFT in which the gate electrode is connected to the data line through the first TFT, It is preferable that the second TFT and the thin film light emitting element are connected in series between a common feeding line for supplying driving current, which is configured separately from the data line and the scanning line, and the counter electrode. That is, although it is possible to configure the conduction control circuit with one TFT and a storage capacitor, from the viewpoint of improving display quality, the conduction control circuit of each pixel can be configured with two TFTs and a storage capacitor. preferable.
[0030]
In the present invention, the insulating film is preferably used as a bank layer for preventing a discharge liquid from protruding when the organic semiconductor film is formed by an inkjet method in a region partitioned by the insulating film. For this purpose, the insulating film preferably has a thickness of 1 μm or more.
[0031]
In the present invention, it is preferable that a region of the pixel electrode formation region that overlaps with the formation region of the conduction control circuit is covered with the insulating film. That is, it is preferable that the thick insulating film is opened only in a flat portion where the conduction control circuit is not formed in the pixel electrode forming region, and the organic semiconductor film is formed only inside the thick insulating film. With this configuration, display unevenness due to the variation in the thickness of the organic semiconductor film can be prevented. In addition, if the organic semiconductor film has a thin portion, the driving current of the thin film light emitting element is concentrated there, and the reliability of the thin film light emitting element is lowered. it can. In addition, even in the region where the pixel electrode is formed, even in the region overlapping the conduction control circuit, even if the drive current flows between the counter electrode and the organic semiconductor film emits light, this light is blocked by the conduction control circuit and displayed. Does not contribute. The driving current that flows in the organic semiconductor film in a portion that does not contribute to the display can be said to be a reactive current in terms of display.
[0032]
Therefore, in the present invention, the thick insulating film is formed in a portion where such a reactive current should flow in the prior art, and the driving current is prevented from flowing therethrough. As a result, the current flowing through the common power supply line can be reduced, so if the width of the common power supply line is reduced accordingly, the light emission area can be increased as a result, and display performance such as brightness and contrast ratio can be increased. Can be improved.
[0033]
In the present invention, if the corner portion is rounded with respect to the region partitioned by the insulating film, the organic semiconductor film can be formed in a planar shape with rounded corners. With the organic semiconductor film having such a shape, the driving current in the corner portion does not concentrate, and thus it is possible to prevent the occurrence of problems such as insufficient breakdown voltage in this portion.
[0034]
In the present invention, when the organic semiconductor film is formed in a stripe shape, the lower-layer-side insulating film of the insulating film overlaps with the formation region of the conduction control circuit in the formation region of the pixel electrode, The upper insulating layer is formed in a stripe shape along the data line, and is formed in a stripe shape by the upper insulating film, while covering the data line, the common power supply line, and the scanning line. The organic semiconductor film is formed in the region, for example, by an ink jet method.
[0035]
In such a configuration, since the conduction control circuit is covered with the lower insulating film, only the organic semiconductor film formed only on the flat portion of the pixel electrode of each pixel contributes to light emission. That is, the thin film light emitting element is formed only on the flat portion of the pixel electrode. Therefore, the organic semiconductor film is formed with a constant film thickness and does not cause display unevenness. In addition, since the lower-layer insulating film prevents the drive current from flowing in a portion that does not contribute to display, there is an effect that it is possible to prevent a wasteful current from flowing in the common power supply line.
[0036]
Further, with this configuration, the portion of the insulating film where the lower insulating film overlaps the upper insulating film is a bank that prevents the discharge liquid from protruding when the organic semiconductor film is formed by an inkjet method. Available as a layer. When used as such a bank layer, it is preferable that the portion where the lower insulating film overlaps with the upper insulating film has a thickness of 1 μm or more.
[0037]
In the present invention, it is preferable that the insulating film includes a first discontinuous portion that connects the opposing electrode portions for each pixel through a flat portion without a step due to the insulating film. In the present invention, when the insulating film is formed thick, the insulating film forms a large step, and there is a possibility that the counter electrode formed on the upper layer side may be disconnected.
[0038]
However, in the present invention, the first interrupted portion is formed at a predetermined position of the thick insulating film, and this portion is flattened. Therefore, since the counter electrode for each region is electrically connected through the portion formed in the flat portion, even if the disconnection occurs in this portion due to a step caused by the insulating film, the first interruption of the insulating film Since the electrical connection is ensured through the flat portion corresponding to the portion, the problem of disconnection of the counter substrate does not occur. Therefore, in the active matrix display device, even if a thick insulating film is formed around the organic semiconductor film to suppress parasitic capacitance and the like, no disconnection occurs in the counter electrode formed on the upper layer of the insulating film. The display quality and reliability of the mold display device can be improved.
[0039]
In the present invention, when the insulating film is formed along the data line and the scanning line and surrounds the formation region of the organic semiconductor film, the extending direction of the data line Preferably, the first discontinuous portion is formed in a portion corresponding to between adjacent pixels, between adjacent pixels in the extending direction of the scanning line, or between adjacent pixels in both directions.
[0040]
Further, the insulating film may be extended in a stripe shape along the data line. In this case, the first interrupted portion may be formed at at least one end in the extending direction. Good.
[0041]
In the present invention, a data side driving circuit that supplies a data signal via the data line and a scanning side driving circuit that supplies a scanning signal via the scanning line are provided around the display unit, and the scanning is performed. The insulating film is also formed on the upper side of the side driving circuit and the data side driving circuit, and the insulating film is formed between the forming region of the scanning side driving circuit and the forming region of the data side driving circuit. It is preferable that the corresponding position includes a second discontinuous portion that connects the counter electrode to the display portion side and the substrate outer peripheral side through a flat portion having no step caused by the insulating film. With this configuration, even if the counter electrode is disconnected along the outer peripheral edge of the insulating film covering the surface of the data side driving circuit or the scanning side driving circuit, the counter electrode on the display unit side and the counter electrode on the outer peripheral side of the substrate Can be connected via a flat portion having no step caused by the insulating film, and electrical connection between the counter electrode on the display portion side and the counter electrode on the outer peripheral side of the substrate can be secured.
[0042]
In the present invention, in the interrupted portion, both the lower insulating film and the upper insulating film constituting the insulating film are interrupted, or the lower insulating film and the upper layer constituting the insulating film. Of the insulating films, only the upper insulating film may be interrupted.
[0043]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. In the following description, parts that are the same as those described with reference to FIGS. 22 to 25 are denoted by the same reference numerals.
[Embodiment 1]
(overall structure)
FIG. 1 is a block diagram schematically showing the overall layout of an active matrix display device. FIG. 2 is a plan view showing one of the pixels included in the pixel. FIGS. 3A, 3B, and 3C are cross-sectional views taken along lines AA ′ and BB ′ in FIG. 2, respectively. It is a figure and CC 'sectional drawing.
[0044]
In the active matrix display device 1 shown in FIG. 1, the central portion of the transparent substrate 10 as the base is a display unit 11. Of the outer peripheral portion of the transparent substrate 10, the data side driving circuit 3 for outputting an image signal is configured at the end of the data line sig, and the scanning side driving circuit 4 for outputting a scanning signal is provided at the end of the scanning line gate. It is configured. In these drive circuits 3 and 4, an N-type TFT and a P-type TFT constitute a complementary TFT, and this complementary TFT constitutes a shift register circuit, a level shifter circuit, an analog switch circuit, and the like. In the display unit 11, like the active matrix substrate of the liquid crystal active matrix display device, a plurality of scanning lines gate are extended on the transparent substrate 10 in a direction intersecting with the extending direction of the scanning lines gate. A plurality of data lines sig and a plurality of pixels 7 formed in a matrix by the data lines sig and the scanning lines gate are configured.
[0045]
Each pixel 7 has a conduction control circuit 50 to which a scanning signal is supplied via the scanning line gate, and a thin film light emitting element that emits light based on an image signal supplied from the data line sig via the conduction control circuit 50. 40. In the example shown here, the conduction control circuit 50 includes a first TFT 20 to which a scanning signal is supplied to the gate electrode via the scanning line gate, and an image supplied from the data line sig via the first TFT 20. The storage capacitor cap holds a signal, and the second TFT 30 is supplied with the image signal held by the storage capacitor cap to the gate electrode. The second TFT 30 and the thin film light emitting element 40 are connected in series between a counter electrode op and a common power supply line com described later. Note that the storage capacitor cap may be formed between the scanning line gate and the capacitor line formed in parallel, in addition to the structure formed between the common feeding line com.
[0046]
In the active matrix display device 1 having such a configuration, an island-shaped semiconductor film (silicon film) is used in any pixel 7 as shown in FIGS. 2 and 3A and 3B. Thus, the first TFT 20 and the second TFT 30 are formed.
[0047]
In the first TFT 20, the gate electrode 21 is configured as a part of the scanning line gate. In the first TFT 20, the data line sig is electrically connected to one of the source / drain regions through a contact hole of the first interlayer insulating film 51, and the drain electrode 22 is electrically connected to the other. The drain electrode 22 extends toward the formation region of the second TFT 30, and the gate electrode 31 of the second TFT 30 is electrically connected to the extended portion through the contact hole of the first interlayer insulating film 51. Connected.
[0048]
A relay electrode 35 formed simultaneously with the data line sig is electrically connected to one of the source / drain regions of the second TFT 30 through a contact hole of the first interlayer insulating film 51. A transparent pixel electrode 41 made of an ITO (Indium Tin Oxide) film of the thin-film light emitting element 40 is electrically connected to the second interlayer insulating film 52 through a contact hole.
[0049]
As can be seen from FIGS. 2, 3 </ b> B, and 3 </ b> C, the pixel electrode 41 is formed independently for each pixel 7. On the upper layer side of the pixel electrode 41, an organic semiconductor film 43 such as polyphenylene vinylene (PPV) and a counter electrode op made of a metal film such as lithium-containing aluminum or calcium are laminated in this order, and the thin film light emitting element 40 is configured. Yes. In the example shown here, the organic semiconductor film 43 is formed in each pixel 7, but may be formed in a stripe shape across a plurality of pixels 7 as will be described later. The counter electrode op is formed in the entire display unit 11 and in a region excluding the periphery of at least the portion where the terminal 12 is formed. The terminal 12 includes a terminal that is electrically connected to the counter electrode op formed using a wiring (not shown) formed simultaneously with the counter electrode op.
[0050]
The thin film light emitting device 40 includes a structure in which a hole injection layer is provided to increase the light emission efficiency (hole injection rate), a structure in which an electron injection layer is provided to increase the light emission efficiency (electron injection rate), a hole injection layer, and A structure in which both electron injection layers are formed can also be employed.
[0051]
In FIG. 2 and FIG. 3A again, the common power supply line com is electrically connected to the other of the source / drain regions of the second TFT 30 through the contact hole of the first interlayer insulating film 51. Yes. The extended portion 39 of the common power supply line com is opposed to the extended portion 36 of the gate electrode 31 of the second TFT 30 with the first interlayer insulating film 51 interposed therebetween as a dielectric film, thereby forming a storage capacitor cap. is doing. The storage capacitor cap may be formed between the scanning line gate and the capacitor line formed in parallel with the scanning line gate, in addition to the structure formed between the common power supply line com, and the drain region of the first TFT 20 and the first capacitance. The storage capacitor cap may be configured using the gate electrode 31 of the second TFT 30.
[0052]
In the active matrix display device 1 configured as described above, when the first TFT 20 is selected by the scanning signal and turned on, the image signal from the data line sig is passed through the first TFT 20 to the gate of the second TFT 30. While being applied to the electrode 31, an image signal is written to the storage capacitor cap via the first TFT 20. As a result, when the second TFT 30 is turned on, a voltage is applied using the counter electrode op and the pixel electrode 41 as a negative electrode and a positive electrode, respectively, and a current flowing through the organic semiconductor film 43 in a region where the applied voltage exceeds the threshold voltage (Drive current) increases rapidly. Therefore, the light emitting element 40 emits light as an electroluminescence element or an LED element, and the light of the light emitting element 40 is reflected by the counter electrode op and transmitted through the transparent pixel electrode 41 and the transparent substrate 10. The driving current for performing such light emission flows through a current path including the counter electrode op, the organic semiconductor film 43, the pixel electrode 41, the second TFT 30, and the common power supply line com. When it is off, it stops flowing.
[0053]
However, since the gate electrode of the second TFT 30 is held at a potential corresponding to an image signal by the storage capacitor cap even when the first TFT 20 is turned off, the second TFT 30 remains on. . Therefore, a driving current continues to flow through the light emitting element 40, and this pixel remains in a lighting state. This state is maintained until new image data is written into the storage capacitor cap and the second TFT 30 is turned off.
(Bank layer structure)
In the active matrix display device 1 configured as described above, in this embodiment, in order to prevent a large capacitance from being parasitic on the data line sig, FIG. 1, FIG. 2, FIG. 3A, FIG. As shown in (C), along the data line sig and the scanning line gate, an insulating film thicker than the organic semiconductor film 41 (one oblique line of bank layer bank / lower left or two oblique lines). A region provided with a wide pitch) is provided, and a counter electrode op is formed on the upper layer side of the bank layer bank. That is, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the capacitance parasitic on the data line sig is extremely small. Therefore, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation speed can be increased.
[0054]
Here, the bank layer bank includes a lower insulating film 61 made of an inorganic material such as a silicon oxide film or a silicon nitride film formed thicker than the organic semiconductor film 41, and a resist laminated on the lower insulating film 61. Or it is comprised from the upper-layer side insulating film 62 which consists of organic materials, such as a polyimide film. For example, the film thicknesses of the organic semiconductor film 41, the lower insulating film 61, and the upper insulating film 62 are 0.05 μm to 0.2 μm, 0.2 μm to 1.0 μm, and 1 μm to 2 μm, respectively.
[0055]
With such a two-layer structure, the upper insulating film 62 is made of a resist or polyimide film that can easily form a thick film. Therefore, if only the lower insulating film 61 is made of an inorganic material. Good. Therefore, unlike the case where the entire bank layer bank is made of an inorganic material, it is not necessary to form a film made of an inorganic material by PECVD or the like over a long time. Therefore, the productivity of the active matrix display device 1 can be increased.
[0056]
Further, in such a two-layer structure, the organic semiconductor film 41 is in contact with the lower insulating film 61 made of an inorganic material, but is not in contact with the upper insulating film 62 made of an organic material. Therefore, the organic semiconductor film 41 is not deteriorated by the influence of the upper insulating film 62 made of an organic material. Therefore, in the thin-film light emitting element 40, the light emission efficiency is lowered and the reliability is lowered. Absent.
[0057]
As can be seen from FIG. 1, since the bank layer bank is also formed in the peripheral region of the transparent substrate 10 (outside region of the display unit 11), the data side driving circuit 3 and the scanning side driving circuit 4 are also in the bank layer bank. Covered by. The counter electrode op needs to be formed at least in the display unit 11 and does not need to be formed in the drive circuit region. However, since the counter electrode op is usually formed by a mask sputtering method, alignment accuracy is poor, and the counter electrode op and the drive circuit may overlap. However, in this embodiment, the bank layer bank is interposed between the wiring layer of the drive circuit and the counter electrode op even when the counter electrode op overlaps the formation region of these drive circuits. Therefore, parasitic capacitance can be prevented in the drive circuits 3 and 4, so that the load on the drive circuits 3 and 4 can be reduced, so that power consumption can be reduced or display operation speed can be increased.
[0058]
Further, in the present embodiment, the bank layer bank is also formed in a region overlapping the relay electrode 35 of the conduction control circuit 50 in the formation region of the pixel electrode 41. For this reason, the organic semiconductor film 43 is not formed in a region overlapping with the relay electrode 35. That is, since the organic semiconductor film 43 is formed only in a flat portion of the formation region of the pixel electrode 41, the organic semiconductor film 43 is formed with a constant film thickness and does not cause display unevenness. Further, if the organic semiconductor film 43 has a thin portion, the driving current of the thin film light emitting element 40 is concentrated on the organic semiconductor film 43 and the reliability of the thin film light emitting element 40 is lowered. can do.
[0059]
Further, if there is no bank layer bank in a region overlapping with the relay electrode 35, a driving current flows between the counter electrode op in this portion and the organic semiconductor film 43 emits light. However, this light is sandwiched between the relay electrode 35 and the counter electrode op and is not emitted outside, and does not contribute to display. The driving current that flows in a portion that does not contribute to the display can be said to be a reactive current in terms of display. However, in the present embodiment, the bank layer bank is formed in the portion where the reactive current should flow in the conventional case, and the drive current is prevented from flowing therethrough, so that a wasteful current is prevented from flowing through the common feeder line com. it can. Therefore, the width of the common power supply line com may be reduced accordingly. As a result, the light emission area can be increased, and display performance such as luminance and contrast ratio can be improved.
[0060]
When the bank layer bank is formed of a black resist, the bank layer bank functions as a black matrix, and the display quality such as the contrast ratio is improved. That is, in the active matrix display device 1 according to this embodiment, since the counter electrode op is formed on the entire surface of the pixel 7 on the surface side of the transparent substrate 10, the reflected light from the counter electrode op reduces the contrast ratio. However, if the bank layer bank that functions to prevent parasitic capacitance is made of a black resist, the bank layer bank also functions as a black matrix and blocks the reflected light from the counter electrode op, thereby improving the contrast ratio.
(Method for manufacturing active matrix display device)
Since the bank layer bank formed in this way is configured to surround the formation region of the organic semiconductor film 43, in the manufacturing process of the active matrix display device, from the liquid material (discharge liquid) discharged from the inkjet head. When the organic semiconductor film 43 is formed, the discharge liquid is damped to prevent the discharge liquid from protruding laterally. In the manufacturing method of the active matrix display device 1 described below, the steps until the first TFT 20 and the second TFT 30 are manufactured on the transparent substrate 10 are the same as the active matrix substrate of the active matrix liquid crystal display device. Since it is substantially the same as the manufacturing process, only the outline thereof will be briefly described with reference to FIGS. 3 (A), (B), and (C).
[0061]
First, for the transparent substrate 10, if necessary, a base protective film made of a silicon oxide film having a thickness of about 2000 to 5000 angstroms by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a raw material gas. After forming, a semiconductor film made of an amorphous silicon film having a thickness of about 300 to 700 angstroms is formed on the surface of the base protective film by plasma CVD. Next, the semiconductor film made of an amorphous silicon film is subjected to a crystallization process such as laser annealing or solid phase growth to crystallize the semiconductor film into a polysilicon film.
[0062]
Next, the semiconductor film is patterned to form an island-shaped semiconductor film, and silicon having a thickness of about 600 to 1500 angstroms is formed on the surface by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a source gas. A gate insulating film 57 made of an oxide film or a nitride film is formed.
[0063]
Next, after forming a conductive film made of a metal film of aluminum, tantalum, molybdenum, titanium, tungsten, or the like by sputtering, patterning is performed to form the gate electrodes 21 and 31 and the extended portion 36 of the gate electrode 31 ( Gate electrode formation step). In this step, the scanning line gate is also formed.
[0064]
In this state, high concentration phosphorus ions are implanted to form source / drain regions in a self-aligned manner with respect to the gate electrodes 21 and 31. Note that a portion where no impurity is introduced becomes a channel region.
Next, after forming the first interlayer insulating film 51, each contact hole is formed, and then the data line sig, the drain electrode 22, the common power supply line com, the extended portion 39 of the common power supply line com, and the relay The electrode 35 is formed. As a result, the first TFT 20, the second TFT 30, and the storage capacitor cap are formed.
[0065]
Next, a second interlayer insulating film 52 is formed, and a contact hole is formed in the interlayer insulating film at a portion corresponding to the relay electrode 35. Next, after forming an ITO film on the entire surface of the second interlayer insulating film 52, patterning is performed, and the pixel electrode 41 electrically connected to the source / drain region of the second TFT 30 through the contact hole is formed in the pixel 7. Form every time.
[0066]
Next, after forming a film made of an inorganic material (inorganic film for forming the lower-layer insulating film 61) on the surface side of the second interlayer insulating film 52 by PECVD or the like, the scanning line gate and the data line sig A resist (upper layer side insulating film 62) is formed along. Thereafter, patterning is performed on the film made of an inorganic material using the resist as a mask to form the lower insulating film 61. Even when the lower insulating film 61 is formed by patterning in this manner, overetching does not occur because the lower insulating film 61 is thin. Therefore, the pixel electrode 41 is not damaged.
[0067]
When such an etching process is performed, the film made of the inorganic material remains along the scanning line gate and the data line sig, and the lower-layer side insulating film 61 is formed. In this way, a bank layer bank having a two-layer structure composed of the lower insulating film 61 and the upper insulating film 62 is formed. At this time, the resist portion left along the data line sig is wide so as to cover the common power supply line com. As a result, the region where the organic semiconductor film 43 of the light emitting element 40 is to be formed is surrounded by the bank layer bank.
[0068]
Next, each organic semiconductor film 43 corresponding to R, G, and B is formed in an area partitioned in a matrix by the bank layer bank using an ink jet method. For this purpose, a liquid material (precursor / discharge liquid) for forming the organic semiconductor film 43 is discharged from the inkjet head to the inner area of the bank layer bank, and is fixed in the inner area of the bank layer bank. Thus, the organic semiconductor film 43 is formed. Here, since the upper insulating film 62 on the bank layer bank is made of a resist or a polyimide film, it is water repellent. On the other hand, since the precursor of the organic semiconductor film 43 uses a hydrophilic solvent, the application region of the organic semiconductor film 43 is reliably defined by the bank layer bank and does not protrude into the adjacent pixel 7. Therefore, the organic semiconductor film 43 and the like can be formed only in a predetermined region.
[0069]
In this step, the precursor discharged from the ink jet head rises to a thickness of about 2 μm to about 4 μm due to the influence of the surface tension, so that the bank layer bank needs to have a thickness of about 1 μm to about 3 μm. In this state, the precursor discharged from the ink jet head is in contact with the upper insulating film 62, but after the heat treatment at 100 ° C. to 150 ° C., the solvent component is removed from the precursor. The thickness of the organic semiconductor film 43 after fixing inside the bank is about 0.05 μm to about 0.2 μm. Therefore, the organic semiconductor film 43 is not in contact with the upper insulating film 62 in this state.
[0070]
Note that if the partition wall made of the bank layer bank in advance is 1 μm or higher, the bank layer bank functions sufficiently as a partition wall even if the bank layer bank is not water-repellent. By forming such a thick bank layer bank, the formation region can be defined even when the organic semiconductor film 43 is formed by a coating method instead of the ink jet method.
[0071]
Thereafter, the counter electrode op is formed on substantially the entire surface of the transparent substrate 10.
According to such a manufacturing method, since each organic semiconductor film 43 corresponding to R, G, and B can be formed in a predetermined region by using the ink jet method, the full-color active matrix display device 1 can be produced with high production. Can be manufactured by sex.
[0072]
Note that TFTs are also formed in the data side driving circuit 3 and the scanning side driving circuit 4 shown in FIG. 1, but these TFTs use all or part of the process of forming the TFTs on the pixels 7 described above. Done. Therefore, the TFT constituting the driving circuit is also formed between the same layers as the TFT of the pixel 7. The first TFT 20 and the second TFT 30 may both be N-type, both P-type, one N-type, and the other P-type. Since the TFT can be formed by a known method, the description thereof is omitted.
[Embodiment 2]
4A, 4 </ b> B, and 4 </ b> C are positions corresponding to the AA ′ line, the BB ′ line, and the CC ′ line in FIG. 2, respectively, in the active matrix display device of this embodiment. FIG. Since the basic configuration of the present embodiment is the same as that of the first embodiment, the same reference numerals are given to common portions in FIG. 4 and detailed description thereof is omitted. In addition, since the formation region of the bank layer bank in the active matrix display device of this embodiment is the same as that in Embodiment 1, it will be described with reference to FIGS.
[0073]
Also in this embodiment, in order to prevent a large capacitance from being parasitic on the data line sig, as shown in FIGS. 1, 2, 4A, 4B, and 4C, the data line sig and the scanning line are used. Along the gate, an insulating film thicker than the organic semiconductor film 41 (bank layer bank / one slanting line descending to the left, or a region where a pair of slanting lines are attached at a wide pitch) is provided, and this bank layer bank A counter electrode op is formed on the upper layer side.
[0074]
Here, the bank layer bank includes a lower insulating film 61 made of an inorganic material such as a silicon oxide film or a silicon nitride film formed thicker than the organic semiconductor film 41, and a resist laminated on the lower insulating film 61. Or it is the same as that of Embodiment 1 in the point comprised from the upper layer side insulating film 62 which consists of organic materials, such as a polyimide film.
[0075]
In this embodiment, as can be seen from FIGS. 4A, 4B, and 4C, the upper insulating film 61 made of an organic material has a narrower width than the lower insulating film 61 made of an inorganic material. The insulating film 61 is laminated in the inner region. For example, the width of the overlapping part between the upper insulating film 61 and the pixel electrode 41 is 1 μm to 3 μm, and there is a shift of 1 μm to 5 μm on one side between the lower insulating film 61 and the upper insulating film 62.
[0076]
For this reason, the bank layer bank has a two-stage structure in which a lower-layer insulating film 61 and an upper-layer insulating film 61 having different widths are stacked. In such a two-stage structure, the upper insulating film 62 is made of a resist or a polyimide film that can easily form a thick film. Therefore, if only the lower insulating film 61 is made of an inorganic material. Good. Therefore, unlike the case where the entire thick bank layer bank is made of an inorganic material, it is not necessary to form a film made of an inorganic material by PECVD or the like over a long time. Therefore, the productivity of the active matrix display device 1 can be increased.
[0077]
Further, in such a two-stage structure, the organic semiconductor film 41 is in contact with the lower insulating film 61 made of an inorganic material, but is not in contact with the upper insulating film 62. Moreover, since the upper insulating film 62 is formed inside the lower insulating film 61, the organic semiconductor film 43 and the upper insulating film 62 are less likely to contact each other. Therefore, it is possible to reliably prevent the organic semiconductor film 41 from being deteriorated due to the influence of the upper insulating film 62 made of an organic material, and the thin-film light emitting element 40 is deteriorated in light emission efficiency and reliability. Absent.
[0078]
Other configurations are the same as those of the first embodiment. Here, all the pixels 7 are surrounded by the bank layer bank. For this reason, since each organic semiconductor film 43 corresponding to R, G, B can be formed in a predetermined region using an ink jet method, the full-color active matrix display device 1 can be manufactured with high productivity. The same effects as in the first embodiment are obtained.
[0079]
In forming the bank layer bank having such a structure, a film made of an inorganic material (an inorganic film for forming the lower-layer side insulating film 61) is formed on the surface side of the second interlayer insulating film 52 by the PECV method or the like. After that, it is left along the scanning line gate and the data line sig, and after forming the lower layer side insulating film 61, the resist used for this patterning is removed. A narrow resist or polyimide may be formed as the upper insulating film 62. In this way, even when the lower insulating film 61 is formed by patterning, overetching does not occur because the lower insulating film 61 is thin. Therefore, the pixel electrode 41 is not damaged.
[Embodiment 3]
The active matrix display device 1 of the present embodiment is the same as that of the second embodiment except that the material constituting the bank layer bank is different from that of the second embodiment. Accordingly, common parts are denoted by the same reference numerals and description thereof is omitted. The description will be made with reference to FIGS. 1, 2, and 4 as in the second embodiment.
[0080]
Also in this embodiment, in order to prevent a large capacitance from being parasitic on the data line sig, as shown in FIGS. 1, 2, 4A, 4B, and 4C, the data line sig and the scanning line are used. Along the gate, an insulating film thicker than the organic semiconductor film 41 is provided (bank layer bank / one or two falling down to the left and a set of diagonal lines with a wide pitch), and an upper layer of the bank layer bank A counter electrode op is formed on the side.
[0081]
Here, the bank layer bank is made of a lower insulating film 61 made of an inorganic material such as a silicon nitride film formed thicker than the organic semiconductor film 41, and a silicon oxide film or the like laminated on the lower insulating film 61. The upper-layer-side insulating film 62 made of an inorganic material is used. With such a two-layer structure, the organic semiconductor film 43 is not in contact with the organic material, and therefore does not deteriorate under the influence of the organic material. Therefore, in the thin film light emitting device 40, neither light emission efficiency nor reliability is reduced.
[0082]
Here, the upper insulating film 61 is laminated in an inner region of the lower insulating film 61 with a narrower width than the lower insulating film 61. For this reason, the bank layer bank has a two-stage structure in which a lower-layer insulating film 61 and an upper-layer insulating film 61 having different widths are stacked.
[0083]
In forming the bank layer bank having such a two-stage structure, after sequentially forming inorganic materials (silicon nitride film and silicon oxide film) that should constitute the lower-layer side insulating film 61 and the upper-layer side insulating film 62, first, the upper layer side The insulating film 62 is patterned. At this time, since the lower insulating film 61 functions as an etching stopper, the pixel electrode 41 is not damaged even if there is some over-etching. After the patterning is completed, the lower insulating film 61 is formed by patterning. At this time, since only one layer of the lower insulating film 61 is etched, the etching control is easy, and over-etching that damages the pixel electrode 41 does not occur.
[0084]
Other configurations are the same as those of the first and second embodiments. Accordingly, any pixel 7 is surrounded by the bank layer bank. For this reason, since each organic semiconductor film 43 corresponding to R, G, B can be formed in a predetermined region using an ink jet method, the full-color active matrix display device 1 can be manufactured with high productivity. The same effects as in the first embodiment are obtained.
[Modifications of Embodiments 1, 2, and 3]
In the above embodiment, since the bank layer bank is formed along the data line sig and the scanning line gate, each pixel 7 is partitioned in a matrix in the bank layer bank. Alternatively, the bank layer bank may be formed. Also in this case, since each organic semiconductor film 43 corresponding to R, G, and B can be formed in a stripe shape by using an inkjet method in a region partitioned in a stripe shape by the bank layer bank, a full color active matrix type The display device 1 can be manufactured with high productivity.
[0085]
Further, in the above embodiment, the corner portions of the region partitioned by the bank layer bank are all square, but if the corners are rounded, the organic semiconductor film 43 is formed in a planar shape with rounded corners. it can. With the organic semiconductor film 43 having such a shape, the driving current in the corner portion is not concentrated, and thus it is possible to prevent the occurrence of a malfunction such as insufficient breakdown voltage in this portion.
[Embodiment 4]
Since the basic structure of the active matrix display device 1 of the present embodiment is the same as that of the first to third embodiments, the description will be made with reference to FIG. The illustration is omitted.
[0086]
FIG. 5 is a plan view showing one of the pixels included in the active matrix display device of this embodiment, and FIGS. 6A, 6B, and 6C are respectively AA ′ of FIG. It is sectional drawing, BB 'sectional drawing, and CC' sectional drawing.
[0087]
In this embodiment, as will be described below, the lower-layer side insulating film 61 and the upper-layer side insulating film 62 are partially overlapped to exhibit different functions. That is, also in this embodiment, as shown in FIG. 1, a plurality of scanning lines gate, a plurality of data lines sig extending in a direction intersecting with the extending direction of the scanning lines gate, and the data lines sig A plurality of common power supply lines com in parallel with each other, and a plurality of pixels 7 formed in a matrix by the data lines sig and the scanning lines gate are configured.
[0088]
In this embodiment, as shown in FIG. 5 and FIG. 6, the lower insulating film 61 (a region with two diagonal lines to the left) is a conduction control circuit 50 in the formation region of the pixel electrode 41. Are formed so as to cover the region overlapping the formation region, the data line sig, the common power supply line com, and the scanning line gate. On the other hand, the upper insulating film 62 (region with a slanting line on the lower left with a wide pitch) is formed in a stripe shape only in a portion along the data line sig in the formation region of the lower insulating film 61. Yes. An organic semiconductor film 43 is formed in a region partitioned by the upper insulating film 62 in a stripe shape.
[0089]
Even in such a configuration, when the organic semiconductor film 43 is formed by the inkjet method, a portion where the lower insulating film 61 and the upper insulating film 62 overlap is used as a bank layer bank that prevents the ejection liquid from protruding. However, the organic semiconductor film 43 can be formed in a stripe shape. Therefore, in this embodiment, the portion where the lower insulating film 61 and the upper insulating film 62 overlap is configured to have a film thickness of 1 μm or more.
[0090]
Even in such a configuration, the second interlayer insulating film 52 and the thick bank layer bank (lower insulating film 61 and upper insulating film 62) are interposed between the data line sig and the counter electrode op. Therefore, the capacitance parasitic on the data line sig is extremely small. Therefore, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation speed can be increased.
[0091]
Further, although the organic semiconductor film 43 is formed in a stripe shape, the region overlapping the formation region of the conduction control circuit 50 in the formation region of the pixel electrode 41 and the scanning line gate are covered with the lower insulating film 62. In each pixel 7, the organic semiconductor film 43 formed only on the flat portion of the pixel electrode 41 contributes to light emission. That is, the thin film light emitting element 40 is formed only on the flat portion of the pixel electrode 41. Therefore, the organic semiconductor film 43 is formed with a constant film thickness and does not cause display unevenness or concentration of driving current. In addition, since the lower-layer insulating film 61 prevents the drive current from flowing in a portion that does not contribute to display, there is an effect that it is possible to prevent a wasteful current from flowing in the common power supply line com.
[0092]
Here, the lower insulating film 61 is made of an inorganic material such as a silicon oxide film or a silicon nitride film formed thicker than the organic semiconductor film 41, and the upper insulating film 62 is made of an organic material such as a resist or a polyimide film. Therefore, only the lower-layer insulating film 61 needs to be made of an inorganic material. Therefore, unlike the case where the entire thick bank layer bank is made of an inorganic material, it is not necessary to form a film made of an inorganic material by PECVD or the like over a long time. Therefore, the productivity of the active matrix display device 1 can be increased. Further, in such a two-layer structure, the organic semiconductor film 41 is in contact with the lower insulating film 61 made of an inorganic material, but is not in contact with the upper insulating film 62 made of an organic material. Therefore, the organic semiconductor film 41 is not deteriorated by the influence of the upper insulating film 62 made of an organic material. Therefore, in the thin-film light emitting element 40, the light emission efficiency is lowered and the reliability is lowered. The effects similar to those of the first embodiment are obtained.
[0093]
In contrast, the lower insulating film 61 is made of an inorganic material such as a silicon nitride film formed thicker than the organic semiconductor film 41, and the upper insulating film 62 is laminated on the lower insulating film 61. In the case where the organic semiconductor film 43 is made of an inorganic material such as a silicon oxide film, the organic semiconductor film 43 is not in contact with the organic material, and therefore does not deteriorate due to the influence of the organic material. Therefore, in the thin film light emitting device 40, neither light emission efficiency nor reliability is reduced. Further, since the upper insulating film 61 has a narrow width and is laminated in the inner region of the lower insulating film 61, the lower insulating film 61 functions as an etching stopper when the upper insulating film 62 is patterned. The same effects as in the third embodiment are obtained.
[Embodiment 5]
FIG. 7 is a block diagram schematically showing the entire layout of the active matrix display device. FIG. 8 is a plan view showing one of the pixels included in the pixel. FIGS. 9A, 9B, and 9C are cross-sectional views taken along line AA ′ of FIG. 8, and BB ′. It is sectional drawing and CC 'sectional drawing. Since the basic configuration of this embodiment is the same as that of Embodiment 1, the same reference numerals are given to common portions.
The description is omitted.
[0094]
In this embodiment and in the active matrix display device 1 of this embodiment, an insulating film (bank layer bank / single oblique line with a lower left side or 2) is formed along the data line sig and the scanning line gate. A region in which a pair of oblique lines are attached with a wide pitch) is provided, and a counter electrode op is formed on the upper layer side of the bank layer bank. That is, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the capacitance parasitic on the data line sig is extremely small. Therefore, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation speed can be increased.
[0095]
Here, the bank layer bank includes a lower insulating film 61 made of an inorganic material such as a silicon oxide film or a silicon nitride film formed thicker than the organic semiconductor film 41, and a resist laminated on the lower insulating film 61. Or it is comprised from the upper-layer side insulating film 62 which consists of organic materials, such as a polyimide film. For example, the film thicknesses of the organic semiconductor film 41, the lower insulating film 61, and the upper insulating film 62 are 0.05 μm to 0.2 μm, 0.2 μm to 1.0 μm, and 1 μm to 2 μm, respectively. Therefore, the organic semiconductor film 41 is in contact with the lower insulating film 61 made of an inorganic material, but is not in contact with the upper insulating film 62 made of an organic material. Therefore, the organic semiconductor film 41 is not deteriorated by the influence of the upper insulating film 62 made of an organic material. Therefore, in the thin-film light emitting element 40, the light emission efficiency is lowered and the reliability is lowered. The effects similar to those of the first embodiment are obtained.
[0096]
In the active matrix display device 1 configured as described above, the organic semiconductor film 41 is surrounded by the bank layer bank. Therefore, in this state, the counter electrode op of each pixel 7 is connected to the counter electrode op of the adjacent pixel 7 over the bank layer bank. However, in the present embodiment, the bank layer bank has a discontinuity portion off (where both the lower-layer side insulating film 61 and the upper-layer side insulating film 62 are interrupted in a portion corresponding to between the pixels 7 adjacent in the extending direction of the data line sig. A first discontinuous portion) is formed. Further, in the bank layer bank, a portion where both the lower-layer side insulating film 61 and the upper-layer side insulating film 62 are interrupted also in a portion corresponding to the area between the adjacent pixels 7 in the extending direction of the scanning line gate (offset first). Are formed). Further, in the bank layer bank, a discontinuous portion off (first discontinuity) in which both the lower-layer insulating film 61 and the upper-layer insulating film 62 are discontinuous at the end portions in the extending direction of the data line sig and the scanning line gate, respectively. Part) is formed.
[0097]
Since there is no thick bank layer bank in such a discontinuous portion off, it is a flat portion without a large step due to the bank layer bank, and the counter electrode op formed in this portion is not disconnected. Therefore, the counter electrode 7 of each pixel 7 is reliably connected through a flat portion without a step due to the bank layer bank. Therefore, even if a thick insulating film (bank layer bank) is formed around the pixel 7 to suppress parasitic capacitance and the like, disconnection does not occur in the counter electrode op formed on the thick insulating film (bank layer bank). .
[0098]
Further, in the peripheral region of the transparent substrate 10 (outside region of the display unit 11), both the data side driving circuit 3 and the scanning side driving circuit 4 are covered with the bank layer bank (the forming region is hatched). It has been broken. For this reason, even if the counter electrode op overlaps the formation region of these drive circuits, the bank layer bank is interposed between the wiring layer of the drive circuit and the counter electrode op. Therefore, parasitic capacitance can be prevented in the drive circuits 3 and 4, so that the load on the drive circuits 3 and 4 can be reduced, so that power consumption can be reduced or display operation speed can be increased.
[0099]
In addition, the bank layer bank formed on the upper side of the scanning side driving circuit 4 and the data side driving circuit 3 is located at a position corresponding to between the forming area of the scanning side driving circuit 4 and the forming area of the data side driving circuit 3. A discontinuity portion off (second discontinuity portion) where both the lower-layer side insulating film 61 and the upper-layer side insulating film 62 are discontinuous is formed. For this reason, the counter electrode op on the display unit 11 side and the counter electrode op on the outer peripheral side of the substrate are connected via an interrupted portion off of the bank layer bank, and the interrupted portion off also has no step due to the bank layer bank. It is a flat part. Accordingly, since the counter electrode op formed in the interrupted portion off does not break, the counter electrode op on the display unit 11 side and the counter electrode op on the outer peripheral side of the substrate are not connected to the interrupted portion off of the bank layer bank. The terminal 12 connected to the counter electrode op on the outer peripheral side of the substrate and the counter electrode op of the display unit 11 are securely connected.
[0100]
Furthermore, in this embodiment, since the bank layer bank is also formed in the region where the pixel electrode 41 is formed, the bank layer bank is also formed in the region overlapping the relay electrode 35 of the conduction control circuit 50, it is possible to prevent unnecessary reactive current from flowing. Therefore, the width of the common power supply line com may be reduced accordingly.
[0101]
When manufacturing the active matrix display device 1 having such a configuration, the bank layer bank is formed on the surface side of the second interlayer insulating film 52 along the scanning line gate and the data line sig as in the first embodiment. Form. At this time, a discontinuous portion off is formed in a predetermined portion of the bank layer bank. The bank layer bank formed along the data line sig is wide so as to cover the common power supply line com. As a result, the region where the organic semiconductor film 43 of the thin film light emitting element 40 is to be formed is surrounded by the bank layer bank.
[0102]
Next, each organic semiconductor film 43 corresponding to R, G, and B is formed in an area partitioned in a matrix by the bank layer bank using an ink jet method. For this purpose, a liquid material (precursor) for forming the organic semiconductor film 43 is ejected from the ink jet head to the inner region of the bank layer bank, and is fixed in the inner region of the bank layer bank. A film 43 is formed. Here, since the upper insulating film 62 on the bank layer bank is made of a resist or a polyimide film, it is water repellent. On the other hand, since the precursor of the organic semiconductor film 43 uses a hydrophilic solvent, the application region of the organic semiconductor film 43 is reliably defined by the bank layer bank and does not protrude into the adjacent pixel 7. Further, even if there is a discontinuity portion off in the bank layer bank that divides the formation region of the organic semiconductor film 43, the discontinuity portion off is narrow, so that the application region of the organic semiconductor film 43 is reliably defined by the bank layer bank, It does not protrude into the adjacent pixel 7. Therefore, the organic semiconductor film 43 and the like can be formed only in a predetermined region.
[0103]
Since the precursor discharged from the ink jet head rises to a thickness of about 2 μm to about 4 μm due to the influence of surface tension, the bank layer bank needs to have a thickness of about 1 μm to about 3 μm. In this state, the precursor discharged from the ink jet head is in contact with the upper insulating film 62, but after the heat treatment at 100 ° C. to 150 ° C., the solvent component is removed from the precursor. The thickness of the organic semiconductor film 43 after fixing inside the bank is about 0.05 μm to about 0.2 μm. Therefore, the organic semiconductor film 43 is not in contact with the upper insulating film 62 in this state.
[0104]
Note that if the partition wall made of the bank layer bank in advance is 1 μm or higher, the bank layer bank functions sufficiently as a partition wall even if the bank layer bank is not water-repellent. Therefore, if such a thick bank layer bank is formed, the formation region can be defined even when the organic half film 43 is formed by a coating method instead of the ink jet method.
[Modification 1 of Embodiment 5]
FIG. 10 is a block diagram schematically showing the entire layout of the active matrix display device. FIG. 11 is a plan view showing one of the pixels included in the pixel. FIGS. 12A, 12B, and 12C are cross-sectional views taken along lines AA ′ and BB ′ in FIG. 11, respectively. It is a figure and CC 'sectional drawing. Since the basic configuration of the present embodiment is the same as that of the first embodiment, common portions are denoted by the same reference numerals and detailed description thereof is omitted.
[0105]
As shown in FIG. 10, FIG. 11, and FIGS. 12A, 12B, and 12C, the active matrix display device 1 of this embodiment also has an organic semiconductor film along the data line sig and the scanning line gate. An insulating film thicker than 41 (bank layer bank / one slanted line descending to the left, or a region where two pairs of slanted lines are attached with a wide pitch), and the counter electrode op is provided on the upper side of the bank layer bank. It is formed. That is, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the capacitance parasitic on the data line sig is extremely small.
[0106]
Therefore, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation speed can be increased. Here, the bank layer bank includes a lower insulating film 61 made of an inorganic material such as a silicon oxide film or a silicon nitride film formed thicker than the organic semiconductor film 41, and a resist laminated on the lower insulating film 61. Or it is comprised from the upper-layer side insulating film 62 which consists of organic materials, such as a polyimide film. Therefore, the organic semiconductor film 41 is in contact with the lower insulating film 61 made of an inorganic material, but is not in contact with the upper insulating film 62 made of an organic material. Therefore, the organic semiconductor film 41 is not deteriorated by the influence of the upper insulating film 62 made of an organic material. Therefore, in the thin-film light emitting element 40, the light emission efficiency is lowered and the reliability is lowered. The effects similar to those of the first embodiment are obtained.
[0107]
In this embodiment, since the bank layer bank is formed along the data line sig and the scanning line gate, any pixel 7 is surrounded by the bank layer bank. For this reason, since each organic semiconductor film 43 corresponding to R, G, and B can be formed in a predetermined region by using the inkjet method, the full-color active matrix display device 1 can be manufactured with high productivity.
[0108]
In addition, in the bank layer bank, a discontinuity portion off (first discontinuity portion) is formed in a portion corresponding to the space between the adjacent pixels 7 in the extending direction of the scanning line gate. Further, in the bank layer bank, a discontinuity portion off (first discontinuity portion) is also formed at each end portion in the extending direction of the data line sig and the scanning line gate. Further, the bank layer bank formed on the upper layer side of the scanning side driving circuit 4 and the data side driving circuit 3 is located at a position corresponding to the area between the forming region of the scanning side driving circuit 4 and the forming region of the data side driving circuit 3. A discontinuity portion off (second discontinuity portion) is formed. Therefore, the counter electrode op is reliably connected via a flat portion (discontinuity portion off) without a step due to the bank layer bank and is not disconnected.
[Modification 2 of Embodiment 5]
FIG. 13 is a block diagram schematically showing the entire layout of the active matrix display device. FIG. 14 is a plan view showing one of the pixels formed therein, and FIGS. 15A, 15B, and 15C are cross-sectional views taken along lines AA ′ and BB ′ in FIG. 14, respectively. It is a figure and CC 'sectional drawing. Since the basic configuration of the present embodiment is the same as that of the first embodiment, the same reference numerals are used for the common parts in the drawings.
A detailed description thereof will be omitted.
[0109]
As shown in FIGS. 13, 14, and 15 (A), (B), and (C), the active matrix display device 1 of this embodiment also includes an organic semiconductor film along the data line sig and the scanning line gate. An insulating film thicker than 41 (bank layer bank / one slanted line descending to the left, or a region where two pairs of slanted lines are attached with a wide pitch), and the counter electrode op is provided on the upper side of the bank layer bank. It is formed. That is, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the capacitance parasitic on the data line sig is extremely small. Therefore, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation speed can be increased.
[0110]
Here, the bank layer bank includes a lower insulating film 61 made of an inorganic material such as a silicon oxide film or a silicon nitride film formed thicker than the organic semiconductor film 41, and a resist laminated on the lower insulating film 61. Or it is comprised from the upper-layer side insulating film 62 which consists of organic materials, such as a polyimide film. Therefore, the organic semiconductor film 41 is in contact with the lower insulating film 61 made of an inorganic material, but is not in contact with the upper insulating film 62 made of an organic material. Therefore, the organic semiconductor film 41 is not deteriorated by the influence of the upper insulating film 62 made of an organic material. Therefore, in the thin-film light emitting element 40, the light emission efficiency is lowered and the reliability is lowered. The effects similar to those of the first embodiment are obtained.
[0111]
In this embodiment, since the bank layer bank is formed along the data line sig and the scanning line gate, any pixel 7 is surrounded by the bank layer bank. For this reason, since each organic semiconductor film 43 corresponding to R, G, and B can be formed in a predetermined region by using the inkjet method, the full-color active matrix display device 1 can be manufactured with high productivity.
[0112]
In addition, in the bank layer bank, a discontinuity portion off (first discontinuity portion) is formed in a portion corresponding to the space between the adjacent pixels 7 in the extending direction of the data line sig. In the bank layer bank, a discontinuity portion off (first discontinuity portion) is also formed at each of the end portions in the extending direction of the data lines sig and the scanning lines gate.
[0113]
Further, the bank layer bank formed on the upper layer side of the scanning side driving circuit 4 and the data side driving circuit 3 is located at a position corresponding to the area between the forming region of the scanning side driving circuit 4 and the forming region of the data side driving circuit 3. A discontinuity portion off (second discontinuity portion) is formed. Therefore, the counter electrode op is reliably connected via a flat portion (discontinuity portion off) without a step due to the bank layer bank and is not disconnected.
[Modification 3 of Embodiment 5]
FIG. 16 is a block diagram schematically showing the entire layout of the active matrix display device. FIG. 17 is a plan view showing one of the pixels included in the pixel. FIGS. 18A, 18B, and 18C are cross-sectional views taken along lines AA ′ and BB ′ in FIG. 17, respectively. It is a figure and CC 'sectional drawing. Since the basic configuration of the present embodiment is the same as that of the first and fifth embodiments, common portions are denoted by the same reference numerals and detailed description thereof is omitted.
[0114]
As shown in FIGS. 16, 17, and 18 (A), (B), and (C), even in the active matrix display device 1 of this embodiment, the organic semiconductor film extends along the data line sig and the scanning line gate. An insulating film thicker than 41 (bank layer bank / one slanted line descending to the left, or a region where two pairs of slanted lines are attached with a wide pitch), and the counter electrode op is provided on the upper side of the bank layer bank. It is formed. That is, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the capacitance parasitic on the data line sig is extremely small.
[0115]
Therefore, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation speed can be increased.
[0116]
Here, the bank layer bank includes a lower insulating film 61 made of an inorganic material such as a silicon oxide film or a silicon nitride film formed thicker than the organic semiconductor film 41, and a resist laminated on the lower insulating film 61. Alternatively, the upper layer side insulating film 62 made of an organic material such as a polyimide film is used.
It is made.
[0117]
In this embodiment, since the bank layer bank is formed along the data line sig and the scanning line gate, any pixel 7 is surrounded by the bank layer bank. For this reason, since each organic semiconductor film 43 corresponding to R, G, and B can be formed in a predetermined region by using the inkjet method, the full-color active matrix display device 1 can be manufactured with high productivity.
[0118]
In addition, in the bank layer bank, a discontinuity portion off (first discontinuity portion) is formed in a portion corresponding to the space between the adjacent pixels 7 in the extending direction of the data line sig. In the bank layer bank, a discontinuity portion off (first discontinuity portion) is also formed at each of the end portions in the extending direction of the data lines sig and the scanning lines gate. Further, the bank layer bank formed on the upper layer side of the scanning side driving circuit 4 and the data side driving circuit 3 is located at a position corresponding to the area between the forming region of the scanning side driving circuit 4 and the forming region of the data side driving circuit 3. A discontinuity portion off (second discontinuity portion) is formed.
[0119]
However, in this embodiment, at the discontinuity portion off, the lower-layer side insulating film 61 (a region with two pairs of hatched lines) and the upper-layer side insulating film 62 (one left-sloped 1) used to form the bank layer bank. In the hatched area of the book, only the upper-layer insulating film 62 is interrupted, and the lower-layer insulating film 61 is formed there even at the interrupted portion off.
[0120]
Even when configured in this way, the discontinuous portion off has only the thin lower-layer insulating film 61 and does not have the thick upper-layer insulating film 62. Therefore, the counter electrode op is reliably connected via the discontinuous portion off, There is no disconnection.
[0121]
In the above embodiment, the lower insulating film 61 is formed in both the first interrupted portion and the second interrupted portion. However, the present invention is not limited to this, and the first The lower-layer insulating film 61 may be formed only in one of the discontinuous portion and the second discontinuous portion. Further, the configuration in which the lower-layer insulating film 61 is formed in the discontinuous portion as in this embodiment may be applied to the bank layer bank having the pattern described in the other embodiments.
[Embodiment 6]
FIG. 19 is a block diagram schematically showing the entire layout of the active matrix display device. FIG. 20 is a plan view showing one of the pixels included therein, and FIGS. 21A, 21B, and 21C are cross-sectional views taken along lines AA ′ and BB ′ in FIG. 20, respectively. It is a figure and CC 'sectional drawing. Since the basic configuration of the present embodiment is the same as that of the first embodiment, common portions are denoted by the same reference numerals and detailed description thereof is omitted.
[0122]
As shown in FIGS. 19, 20, and 21 (A), (B), and (C), the active matrix display device 1 of this embodiment is thicker than the organic semiconductor film 41 along the data line sig. An insulating film (bank layer bank / one slanting line descending to the left, or a region where two sets of slanting lines are attached at a wide pitch), and the counter electrode op is formed on the upper side of the bank layer bank. . That is, since the second interlayer insulating film 52 and the thick bank layer bank are interposed between the data line sig and the counter electrode op, the capacitance parasitic on the data line sig is extremely small. Therefore, the load on the drive circuits 3 and 4 can be reduced, and the power consumption can be reduced or the display operation speed can be increased.
[0123]
Here, the bank layer bank includes a lower insulating film 61 made of an inorganic material such as a silicon oxide film or a silicon nitride film formed thicker than the organic semiconductor film 41, and a resist laminated on the lower insulating film 61. Or it is comprised from the upper-layer side insulating film 62 which consists of organic materials, such as a polyimide film. Therefore, the organic semiconductor film 41 is in contact with the lower insulating film 61 made of an inorganic material, but is not in contact with the upper insulating film 62 made of an organic material. Therefore, the organic semiconductor film 41 is not deteriorated by the influence of the upper insulating film 62 made of an organic material. Therefore, in the thin-film light emitting element 40, the light emission efficiency is lowered and the reliability is lowered. The effects similar to those of the first embodiment are obtained.
[0124]
Further, in this embodiment, since the bank layer bank is formed along the data line sig, each of R, G, and B corresponding to R, G, and B is utilized in an area partitioned in a stripe shape by the bank layer bank. Since the organic semiconductor film 43 can be formed in a stripe shape, the full-color active matrix display device 1 can be manufactured with high productivity.
[0125]
In addition, in the bank layer bank, a discontinuity portion off (first discontinuity portion) in which both the lower layer side insulating film 61 and the upper layer side insulating film 62 are interrupted is formed at the end portion in the extending direction of the data line sig. Yes. Accordingly, the counter electrode op of each pixel 7 is connected to the counter electrode op of the adjacent pixel 7 across the thick bank layer bank in the extending direction of the scanning line gate. Still, when the extending direction of the data line sig is traced, the counter electrode op of each pixel 7 passes through a discontinuous portion off (a flat portion without a step due to the bank layer bank) at the end of the data line sig. , Connected to the column of pixels 7 adjacent in the extending direction of the scanning line gate. Therefore, it can be said that the counter electrode op of each pixel 7 is connected to the counter electrode op of another pixel 7 through a flat portion without a step due to the bank layer bank. Will not break.
[0126]
Further, in the peripheral region of the transparent substrate 10 (outside region of the display unit 11), both the data side driving circuit 3 and the scanning side driving circuit 4 are covered with the bank layer bank. For this reason, even if the counter electrode op overlaps the formation region of these drive circuits, the bank layer bank is interposed between the wiring layer of the drive circuit and the counter electrode op. Therefore, parasitic capacitance can be prevented in the drive circuits 3 and 4, so that the load on the drive circuits 3 and 4 can be reduced, so that power consumption can be reduced or display operation speed can be increased.
[0127]
Further, the bank layer bank formed on the upper layer side of the scanning side driving circuit 4 and the data side driving circuit 3 is located at a position corresponding to the area between the forming region of the scanning side driving circuit 4 and the forming region of the data side driving circuit 3. A discontinuity portion off (second discontinuity portion) is formed. Therefore, the counter electrode op is reliably connected via a flat portion (discontinuity portion off) without a step due to the bank layer bank and is not disconnected.
[Other embodiments]
As described in the third modification of the fifth embodiment, the configuration in which only the upper insulating film 62 is interrupted at the interrupted portion off of the bank layer bank may be applied to the sixth embodiment.
[0128]
Further, as described in the fifth and sixth embodiments, the invention of preventing the disconnection of the counter electrode op by forming the discontinuous portion off with respect to the bank layer bank is made of the inorganic material described in the third embodiment. It can also be applied when the bank layer bank is used.
(Applicability of invention)
As described above, in the active matrix display device according to the present invention, the insulating film is formed so as to surround the region where the organic semiconductor film is formed. The insulating film is a lower layer made of an inorganic material thicker than the organic semiconductor film. A side insulating film and an upper insulating film made of an organic material laminated thereon are used. Therefore, according to the present invention, since the thick insulating film is interposed between the data line and the counter electrode, it is possible to prevent the data line from parasitic on the data line.
For this reason, since the load on the data side driving circuit can be reduced, the power consumption can be reduced or the display operation speed can be increased. In the present invention, only the lower insulating film in contact with the organic semiconductor film of the thin-film light-emitting element is made of an inorganic material, and the upper layer is made of an organic material such as a resist that can easily form a thick film. Productivity is high because insulating films are stacked. Moreover, since the upper insulating film is not in contact with the organic semiconductor film, and the lower insulating film made of an inorganic material is in contact with the organic semiconductor film, the organic semiconductor film deteriorates due to the influence of the upper insulating film. There is no. Therefore, the thin film light emitting element does not cause a decrease in light emission efficiency or reliability.
[0129]
Here, when the upper insulating film is stacked in the inner region of the lower insulating film with a narrower width than the lower insulating film, the upper insulating film made of an organic material is less likely to be in contact with the organic semiconductor film. Therefore, the deterioration of the organic semiconductor film can be prevented more reliably.
[0130]
In another embodiment of the present invention, the insulating film is formed so as to surround the region where the organic semiconductor film is formed. The lower insulating film is made of an inorganic material, and the lower insulating film has a narrower width than the lower insulating film. And an upper insulating film made of an inorganic material laminated in the inner region. Therefore, also in the present invention, since the thick insulating film is interposed between the data line and the counter electrode, it is possible to prevent the data line from parasitic on the data line. For this reason, since the load on the data side driving circuit can be reduced, the power consumption can be reduced or the display operation speed can be increased. In addition, when the upper insulating film is patterned after forming the film made of an inorganic material that constitutes the lower insulating film and the upper insulating film, the lower insulating film functions as an etching stopper. Even if there is overetching, the pixel electrode is not damaged. When the lower insulating film is patterned after such patterning, only one layer of the lower insulating film is etched, so that etching control is easy and over-etching that damages the pixel electrode does not occur. .
[Brief description of the drawings]
FIG. 1 is a block diagram schematically showing an overall layout of an active matrix display device according to a first embodiment of the present invention.
FIG. 2 is a plan view showing one of the pixels included in the active matrix display device shown in FIG.
3A, FIG. 3B, and FIG. 3C are an AA ′ sectional view, a BB ′ sectional view, and a CC ′ sectional view of FIG. 2, respectively. .
4A, FIG. 4B, and FIG. 4C are respectively the AA ′ lines of FIG. 2 of the active matrix display device according to Embodiments 2 and 3 of the present invention; It is sectional drawing in the position equivalent to a BB 'line and a CC' line.
FIG. 5 is a plan view showing one of pixels included in an active matrix display device according to Embodiment 4 of the present invention.
6A, 6B, and 6C are cross-sectional views at positions corresponding to the lines AA ′, BB ′, and CC ′ in FIG. 5, respectively. is there.
FIG. 7 is a block diagram schematically showing an overall layout of an active matrix display device according to a fifth embodiment of the present invention.
FIG. 8 is a plan view showing one of the pixels included in the active matrix display device shown in FIG.
9A, FIG. 9B, and FIG. 9C are positions corresponding to the AA ′ line, the BB ′ line, and the CC ′ line in FIG. 8, respectively. FIG.
10 is a block diagram schematically showing an overall layout of an active matrix display device according to a first modification of the fifth embodiment of the present invention. FIG.
11 is a plan view showing one of the pixels included in the active matrix display device shown in FIG.
12A, FIG. 12B, and FIG. 12C are positions corresponding to the AA ′ line, the BB ′ line, and the CC ′ line in FIG. 11, respectively. FIG.
FIG. 13 is a block diagram schematically showing an overall layout of an active matrix display device according to a second modification of the fifth embodiment of the present invention.
14 is a plan view showing one of the pixels included in the active matrix display device shown in FIG.
15A, 15B, and 15C are positions corresponding to the AA ′ line, the BB ′ line, and the CC ′ line in FIG. 14, respectively. FIG.
FIG. 16 is a block diagram schematically showing an overall layout of an active matrix display device according to a third modification of the fifth embodiment of the present invention.
17 is a plan view showing one of the pixels included in the active matrix display device shown in FIG. 16. FIG.
18A, FIG. 18B, and FIG. 18C are positions corresponding to the AA ′ line, the BB ′ line, and the CC ′ line in FIG. 17, respectively. FIG.
FIG. 19 is a block diagram schematically showing an overall layout of an active matrix display device according to a sixth embodiment of the present invention.
20 is a plan view showing one of the pixels included in the active matrix display device shown in FIG.
21A, FIG. 21B, and FIG. 21C are positions corresponding to the AA ′ line, the BB ′ line, and the CC ′ line in FIG. 20, respectively. FIG.
FIG. 22 is a block diagram schematically showing an entire layout of a conventional active matrix display device according to a comparative example of the present invention.
FIG. 23 is a plan view showing one of the pixels included in the active matrix display device shown in FIG.
24A, 24B, and 24C are positions corresponding to the AA ′ line, the BB ′ line, and the CC ′ line in FIG. 23, respectively. FIG.
25A, FIG. 25B, and FIG. 25C are respectively the AA ′ line, BB ′ line of FIG. 23 in the active matrix display device according to the comparative example, and FIG. It is sectional drawing in the position equivalent to CC 'line.
[Explanation of symbols]
1. Active matrix display device
2 ... Display section
3. Data side drive circuit
4. Scanning side drive circuit
7 ... Pixel
10 ... Transparent substrate
12 ... Terminal
20 ... 1st TFT
21 ... Gate electrode of the first TFT
30 ... Second TFT
31 ... Gate electrode of the second TFT
40. Light emitting element
41 ... pixel electrode
43 ... Organic semiconductor
61 ... Lower side insulating film
62. Upper layer side insulating film
bank ... Bank layer (insulating film)
cap: Holding capacity
com ... Common feeder
gate ... scan line
op ... Counter electrode
off ... interrupted part of the punk layer
sig ... data line

Claims (3)

  1. 複数の走査線、複数のデータ線、前記複数の走査線と前記複数のデータ線によって複数の画素電極がマトリクス状に配置された表示部と、
    前記複数の画素電極に対向し、前記表示部及び前記表示部の外側に設けられる対向電極と、
    前記複数の画素電極の各々と前記対向電極の間に設けられた有機半導体膜を有する発光素子と、
    前記有機半導体膜を区画し、その膜厚が前記有機半導体膜よりも厚い絶縁膜と、
    前記表示部の外側に設けられた前記対向電極に電気的に接続される端子を有し、
    前記表示部と前記端子との間には、前記絶縁膜が設けられていない途切れ部が設けられ、
    前記表示部に設けられた前記対向電極と前記表示部の外側に設けられた前記対向電極とは、前記途切れ部に設けられた対向電極を介して接続されることを特徴とする有機エレクトロルミネッセンス装置。
    A plurality of scanning lines, a plurality of data lines, a display unit in which a plurality of pixel electrodes are arranged in a matrix by the plurality of scanning lines and the plurality of data lines;
    Opposing to the plurality of pixel electrodes, the display unit and a counter electrode provided outside the display unit,
    A light emitting element having an organic semiconductor film provided between each of the plurality of pixel electrodes and the counter electrode;
    Partitioning the organic semiconductor film, and the insulating film is thicker than the organic semiconductor film;
    A terminal electrically connected to the counter electrode provided outside the display unit;
    Between the display portion and the terminal, a discontinuous portion where the insulating film is not provided is provided,
    The counter electrode provided in the display part and the counter electrode provided outside the display part are connected via a counter electrode provided in the interrupted part. .
  2. 前記端子は、前記対向電極と同時形成された配線を用いて形成されたことを特徴とする請求項1に記載の有機エレクトロルミネッセンス装置。  The organic electroluminescence device according to claim 1, wherein the terminal is formed using a wiring formed simultaneously with the counter electrode.
  3. 前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に設けられた第2の絶縁膜と、を含むことを特徴とする請求項1又は2に記載の有機エレクトロルミネッセンス装置。  The organic electroluminescent device according to claim 1, wherein the insulating film includes a first insulating film and a second insulating film provided on the first insulating film.
JP2003209459A 1997-08-21 2003-08-28 Display device Expired - Lifetime JP3804646B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22543497 1997-08-21
JP2003209459A JP3804646B2 (en) 1997-08-21 2003-08-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003209459A JP3804646B2 (en) 1997-08-21 2003-08-28 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50545899A Division JP3536301B2 (en) 1997-08-21 1998-08-20 Display device

Publications (3)

Publication Number Publication Date
JP2004046210A JP2004046210A (en) 2004-02-12
JP2004046210A5 JP2004046210A5 (en) 2005-11-04
JP3804646B2 true JP3804646B2 (en) 2006-08-02

Family

ID=31719119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003209459A Expired - Lifetime JP3804646B2 (en) 1997-08-21 2003-08-28 Display device

Country Status (1)

Country Link
JP (1) JP3804646B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (en) 1997-07-02 2004-04-19 セイコーエプソン株式会社 Active matrix substrate and display device
CN100517424C (en) 1997-08-21 2009-07-22 精工爱普生株式会社 Display device
KR101933952B1 (en) * 2011-07-01 2018-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device, electronic device, and lighting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517424C (en) * 1997-08-21 2009-07-22 精工爱普生株式会社 Display device

Also Published As

Publication number Publication date
JP2004046210A (en) 2004-02-12

Similar Documents

Publication Publication Date Title
JP3580092B2 (en) Active matrix display
JP3536301B2 (en) Display device
JP3830238B2 (en) Active matrix type device
KR100473453B1 (en) Active matrix light emitting device and method of manufacturing the same
JPH1124604A (en) Display device
JP3873965B2 (en) Display device and active matrix substrate
JP3729196B2 (en) Organic electroluminescence device
JP2005116535A (en) Active matrix type device and electroluminescence device
JP3804646B2 (en) Display device
JP3904016B2 (en) Active matrix display device
JP3690406B2 (en) Organic electroluminescence device
JP3729195B2 (en) Organic electroluminescence device and manufacturing method thereof
JP3803342B2 (en) Method for forming organic semiconductor film and method for manufacturing active matrix substrate
JP3803355B2 (en) Method for manufacturing organic electroluminescence device
JP4743093B2 (en) Light emitting device
JP4797945B2 (en) Light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140519

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term