JP2005099745A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2005099745A JP2005099745A JP2004230763A JP2004230763A JP2005099745A JP 2005099745 A JP2005099745 A JP 2005099745A JP 2004230763 A JP2004230763 A JP 2004230763A JP 2004230763 A JP2004230763 A JP 2004230763A JP 2005099745 A JP2005099745 A JP 2005099745A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 32
- 230000006870 function Effects 0.000 description 19
- 238000005401 electroluminescence Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画素に信号を供給する回路を含む半導体装置に関する。 The present invention relates to a semiconductor device having a function of controlling a current supplied to a load with a transistor, and particularly includes a pixel formed of a current-driven light-emitting element whose luminance changes depending on the current and a circuit for supplying a signal to the pixel The present invention relates to a semiconductor device.
有機発光ダイオード(OLED(Organic Light Emitting Diode)、有機EL素子、エレクトロルミネッセンス(Electro Luminescence:EL)素子などとも言う)に代表される自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ(TFT)によって制御するアクティブマトリックス方式の開発が進められている。 In a display device using a self-luminous light emitting element represented by an organic light emitting diode (also referred to as an organic light emitting diode (OLED), an organic EL element, or an electro luminescence (EL) element), as a driving method thereof. A simple matrix system and an active matrix system are known. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-brightness display. In recent years, an active matrix system in which a current flowing through a light emitting element is controlled by a thin film transistor (TFT) provided in a pixel circuit is used. Development is underway.
アクティブマトリックス方式の表示装置の場合、駆動TFTの電流特性のバラツキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。つまり、画素回路には発光素子に流れる電流を駆動する駆動TFTが用いられており、これらの駆動TFTの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動TFTの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている(例えば、特許文献1乃至4参照。)。
特許文献1乃至3には、画素回路内に配置された駆動TFTの特性のバラツキによって発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献4には、ソースドライバ回路内のTFTのバラツキによる信号電流の変化を抑制するための回路構成が開示されている。 Patent Documents 1 to 3 disclose circuit configurations for preventing fluctuations in the current value flowing through the light emitting element due to variations in characteristics of the driving TFTs arranged in the pixel circuit. This configuration is called a current writing type pixel or a current input type pixel. Patent Document 4 discloses a circuit configuration for suppressing changes in signal current due to variations in TFTs in a source driver circuit.
図6に、特許文献1に開示されている従来のアクティブマトリックス型表示装置の第1の構成例を示す。図6の画素は、ソース信号線601、第1〜第3のゲート信号線602〜604、電流供給線605、TFT606〜609、保持容量610、EL素子611、映像信号入力用電流源612を有する。
FIG. 6 shows a first configuration example of a conventional active matrix display device disclosed in Patent Document 1. The pixel in FIG. 6 includes a
図7を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図6に準ずる。図7(A)〜(C)は、電流の流れを模式的に示している。図7(D)は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図7(E)は、同じく信号電流の書き込み時に、保持容量610に蓄積される電圧、つまりTFT608のゲート・ソース間電圧について示している。
The operation from signal current writing to light emission will be described with reference to FIG. In the figure, the figure numbers indicating the respective parts are the same as those in FIG. 7A to 7C schematically show the current flow. FIG. 7D shows the relationship between the currents flowing through the respective paths when signal current is written. FIG. 7E shows the voltage accumulated in the
まず、第1のゲート信号線602および第2のゲート信号線603にパルスが入力され、TFT606、607がONになる。このとき、ソース信号線601を流れる電流、すなわち信号電流をIdataとする。
First, a pulse is input to the first
ソース信号線601には、電流Idataが流れているので、図7(A)に示すように、画素内では、電流の経路はI1とI2とに分かれて流れる。これらの関係を図7(D)に示している。なお、Idata=I1+I2であることは言うまでもない。
Since the current Idata flows through the
TFT606がONになった瞬間には、まだ保持容量610には電荷が保持されていないため、TFT608はOFFになっている。よって、I2=0となり、Idata=I1となる。すなわちこの間は、保持容量610における電荷の蓄積による電流のみが流れている。
At the moment when the TFT 606 is turned on, no charge is held in the
その後、徐々に保持容量610に電荷が蓄積され、両電極間に電位差が生じ始める(図7(E))。両電極の電位差がVthとなると(図7(E) A点)、TFT608がONとなって、I2が生ずる。先に述べたように、Idata=I1+I2であるので、I1は次第に減少するが、依然電流は流れており、さらに保持容量610には電荷の蓄積が行われる。
Thereafter, electric charges are gradually accumulated in the
保持容量610においては、その両電極の電位差、つまりTFT608のゲート・ソース間電圧が所望の電圧、つまりTFT608がIdataの電流を流すことが出来るだけの電圧(VGS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図7(E) B点)と、電流I1は流れなくなり、さらにTFT608はそのときのVGSに見合った電流が流れ、Idata=I2となる(図7(B))。こうして、定常状態に達する。以上で信号の書き込み動作が完了する。最後に第1のゲート信号線602および第2のゲート信号線603の選択が終了し、TFT606、607がOFFになる。このような動作を、設定動作と呼ぶことにする。
In the
続いて、発光動作に移る。第3のゲート信号線604にパルスが入力され、TFT609がONになる。保持容量610には、先ほど書き込んだVGSが保持されているため、TFT608はONしており、電流供給線605から、Idataの電流が流れる。これによりEL素子611が発光する。このとき、TFT608が飽和領域において動作するようにしておけば、TFT608のソース・ドレイン間電圧が変化したとしても、Idataは変わりなく流れることが出来る。
Subsequently, the light emission operation is started. A pulse is input to the third
このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込み型画素のメリットとして、TFT608の特性等にばらつきがあった場合であっても、保持容量610には、電流Idataを流すのに必要なゲート・ソース間電圧が保持されるため、所望の電流を正確にEL素子611に供給することが出来、よってTFTの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。
Such an operation for outputting the set current is referred to as an output operation. As a merit of the current writing type pixel, even when the characteristics of the
以上の例は、画素回路内での駆動TFTのバラツキによる電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特許文献4には、ソースドライバ回路内でのTFTの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。
また、特許文献5には、階調を制御する電流源の他に電圧源を用意し、ソース信号線に入力する2つの電源を切り替えるための電源切り替え手段により、行選択期間の初めに電圧源により浮遊容量の電荷を瞬時に変化させ、その後所望の輝度を出すために電流源により階調表示を行う構成が開示されている。 Further, in Patent Document 5, a voltage source is prepared in addition to a current source for controlling gradation, and a voltage source is supplied at the beginning of a row selection period by power source switching means for switching between two power sources input to the source signal line. Discloses a configuration in which the stray capacitance is changed instantaneously, and then gradation display is performed by a current source in order to obtain a desired luminance.
しかしながら、信号電流を駆動TFTや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、トランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせるまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題となっている。 However, since the parasitic capacitance of the wiring used for supplying the signal current to the driving TFT and the light emitting element is extremely large, when the signal current is small, the time constant for charging the parasitic capacitance of the wiring is increased, and the signal writing speed is increased. There is a problem that it becomes slow. That is, even if a signal current is supplied to the transistor, it takes a long time to generate a voltage necessary to flow the transistor at the gate terminal, and the signal writing speed becomes slow. Yes.
そこで、特許文献5において、ソース信号線の電荷を瞬時に変化させる構成が開示されているが、行選択期間の初めに供給される電圧値が、最適な大きさになっていない。また、構成が複雑になってしまっている。 Thus, Patent Document 5 discloses a configuration in which the charge of the source signal line is instantaneously changed, but the voltage value supplied at the beginning of the row selection period is not optimal. In addition, the configuration has become complicated.
本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。 In view of such problems, the present invention reduces the influence of transistor characteristic variation, can supply a predetermined current, and can sufficiently improve the signal writing speed even when the signal current is small. An object is to provide an apparatus.
本発明は、画素に電流を入力する際に、前もって、最適な大きさの電圧を供給することにより、上記目的を達成するものである。 The present invention achieves the above object by supplying an optimal voltage in advance when a current is input to a pixel.
本発明は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソースまたはドレインが電流源回路と接続され、前記電流源回路から前記トランジスタに電流が供給されたとき、前記トランジスタのゲート・ソース間電圧とドレイン・ソース間電圧とを制御する増幅回路が備えられていることを特徴とするものである。 The present invention is a semiconductor device including a circuit for controlling a current supplied to a load by a transistor, wherein the source or drain of the transistor is connected to a current source circuit, and current is supplied from the current source circuit to the transistor. And an amplifying circuit for controlling the gate-source voltage and the drain-source voltage of the transistor.
本発明は、電圧電流供給回路が電流記憶回路に電流を供給し、負荷には、電圧電流供給回路から電圧が供給され、かつ、電流記憶回路から電流が供給されるように構成されたものである。 The present invention is configured such that a voltage / current supply circuit supplies a current to a current storage circuit, a voltage is supplied from a voltage / current supply circuit to a load, and a current is supplied from the current storage circuit. is there.
本発明は、負荷に電流を供給する手段を備えた電流記憶回路と、電流記憶回路に電流を供給する手段と負荷に電圧を供給する手段とが備えられた電圧電流供給回路と、を備えたことを特徴とするものである。 The present invention includes a current storage circuit having means for supplying current to a load, and a voltage / current supply circuit having means for supplying current to the current storage circuit and means for supplying voltage to the load. It is characterized by this.
本発明は、上記した構成によって、電圧電流供給回路は、電圧記憶回路を介して負荷に電圧を供給すること特徴とするものである。この負荷に供給する電圧は負荷へのプリチャージ電圧とすることもできる。 The present invention is characterized in that the voltage / current supply circuit supplies a voltage to the load via the voltage storage circuit by the above-described configuration. The voltage supplied to the load can be a precharge voltage to the load.
負荷としては、電流または電流信号で制御される素子が好適であり、電流によって発光輝度を変化させることのできる発光素子などが代表例として挙げられる。本発明は、このような発光素子を一つの画素に設け、マトリクス状に配置した表示装置などを構成することができる。 As the load, an element controlled by a current or a current signal is suitable, and a light-emitting element whose emission luminance can be changed by the current is a representative example. In the present invention, a display device or the like in which such a light-emitting element is provided in one pixel and arranged in a matrix can be formed.
電圧電流供給回路は、電流もしくは電圧が入力されると、その信号に応じた電流を供給し、プリチャージ電圧を供給する機能を有するものである。なお、プリチャージ電圧は、電圧電流供給回路が供給する電流が、すばやく書き込めるようにするために、最適な大きさを有している。 When a current or voltage is input, the voltage / current supply circuit has a function of supplying a current corresponding to the signal and supplying a precharge voltage. The precharge voltage has an optimum magnitude so that the current supplied from the voltage / current supply circuit can be written quickly.
電流記憶回路は、記憶電流入力端子から電流が入力され、入力された電流に応じた大きさの電流が記憶電流出力端子から出力される機能を有するものである。また、電流が入力されなくなっても、その電流に応じた信号を記憶しているため、入力された電流に応じた大きさの電流を記憶電流出力端子から出力することを可能とするものである。 The current storage circuit has a function of inputting a current from a storage current input terminal and outputting a current having a magnitude corresponding to the input current from the storage current output terminal. In addition, even when no current is input, since a signal corresponding to the current is stored, a current having a magnitude corresponding to the input current can be output from the storage current output terminal. .
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、SOI基板、ガラス基板などに配置することが出来る。 In the present invention, there are no limitations on the types of transistors that can be used, and the transistor is formed using a thin film transistor (TFT) using a non-single-crystal semiconductor film typified by amorphous silicon or polycrystalline silicon, a semiconductor substrate, or an SOI substrate. MOS transistors, junction transistors, transistors using organic semiconductors or carbon nanotubes, and other transistors can be used. There is no limitation on the kind of the substrate over which the transistor is provided, and the transistor can be provided over a single crystal substrate, an SOI substrate, a glass substrate, or the like.
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、別の素子やスイッチなど)が配置されていてもよい。 In the present invention, being connected is synonymous with being electrically connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, another element (for example, another element or a switch) that enables electrical connection may be disposed therebetween.
本発明では、画素に電流を供給する場合、前もってプリチャージ電圧を供給する。そのため、すばやく、電流の書き込みが終了する。また、プリチャージ電圧は、画素に電流を供給する回路から出力されるため、適切な電圧を供給することが出来る。 In the present invention, when a current is supplied to the pixel, a precharge voltage is supplied in advance. Therefore, the writing of current is completed quickly. In addition, since the precharge voltage is output from a circuit that supplies current to the pixel, an appropriate voltage can be supplied.
(実施の形態1)
本発明は、発光素子に流れる電流値によって発光輝度を制御することが可能な素子で画素を形成する。代表的にはEL素子を適用することができる。EL素子の構成としては種々知られたものがあるが、電流値により発光輝度を制御可能なものであれば、どのような素子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL素子を形成するものであり、そのための材料として、低分子系有機材料、中分子系有機材料(昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料)や高分子系有機材料を用いることができる。また、これらに無機材料を混合または分散させたものを用いても良い。
(Embodiment 1)
In the present invention, a pixel is formed using an element whose light emission luminance can be controlled by a value of a current flowing through the light emitting element. Typically, an EL element can be used. Although there are various known EL element configurations, any element structure can be applied to the present invention as long as the emission luminance can be controlled by the current value. That is, an EL element is formed by freely combining a light emitting layer, a charge transport layer, or a charge injection layer. As a material therefor, a low molecular weight organic material, a medium molecular weight organic material (without sublimation, In addition, an organic light-emitting material having a number of molecules of 20 or less or a chained molecule length of 10 μm or less) or a polymer organic material can be used. Moreover, you may use what mixed or disperse | distributed the inorganic material to these.
本発明では、画素や信号線駆動回路などの中に配置されている電流源回路に、表示に応じた大きさのビデオ信号電圧と、表示に応じた大きさのビデオ信号電流とを供給する。そして、ビデオ信号電圧とビデオ信号電流とは、相互に関連した大きさとなっている。そこで、まず、ビデオ信号電圧とビデオ信号電流とを供給する回路について述べる。 In the present invention, a video signal voltage having a magnitude corresponding to display and a video signal current having a magnitude corresponding to display are supplied to a current source circuit disposed in a pixel, a signal line driver circuit, or the like. The video signal voltage and the video signal current have a magnitude related to each other. First, a circuit for supplying a video signal voltage and a video signal current will be described.
ただし、ビデオ信号電圧とビデオ信号電流とに限定されず、別の信号の電圧と、別の信号の電流とを供給する回路にも適用できる。 However, the present invention is not limited to the video signal voltage and the video signal current, and can be applied to a circuit that supplies a voltage of another signal and a current of another signal.
ビデオ信号電圧とビデオ信号電流とを供給する回路については、図1に示した構成や、図2に示した構成や、図3に示した構成や、図4に示した構成などが考えられる。これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。本願では、まず、この回路について、簡単に述べる。 The circuit for supplying the video signal voltage and the video signal current may be the configuration shown in FIG. 1, the configuration shown in FIG. 2, the configuration shown in FIG. 3, the configuration shown in FIG. Since these details are described in Japanese Patent Application No. 2003-273765, the contents thereof can be combined with the present application. In the present application, first, this circuit will be briefly described.
図1では、電圧電流供給回路211には、オリジナル信号入力端子212から信号が入力される。そして、その信号に応じて、電流出力端子213から信号電流が出力され、電圧出力端子214から信号電圧が出力される。電流出力端子213と電圧出力端子214は、スイッチ201、202を介して、被設定回路221の入力端子222と接続されている。
In FIG. 1, a voltage /
被設定回路221は、電圧電流供給回路211の電圧出力端子214から供給される信号電圧を使って、プリチャージされ、その後、電圧電流供給回路211の電流出力端子213から供給される信号電流を使って、電流設定される。その結果、被設定回路221は、それを構成するトランジスタの電流特性のバラツキの影響をほとんど受けずに、正確な電流を供給できるようになる。
The
なお、電圧電流供給回路211の電圧出力端子214から供給される信号電圧は、電圧電流供給回路211の電流出力端子213から被設定回路221に信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になっている。したがって、電圧出力端子214から信号電圧を供給して、プリチャージすることにより、その後、電圧電流供給回路211の電流出力端子213から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
The signal voltage supplied from the
すなわち、電圧電流供給回路211の電圧出力端子214から供給される信号電圧の大きさと、電圧電流供給回路211の電流出力端子213から供給される信号電流の大きさとは、互いに、関連した大きさとなっている。
That is, the magnitude of the signal voltage supplied from the
なお、電圧電流供給回路211の電流出力端子213から、被設定回路221の入力端子222へ、電流を供給する場合、電流の向きに注意する必要がある。つまり、電圧電流供給回路211から外へ電流が流れていく場合(吐き出しタイプと呼ぶことにする)は、被設定回路221では、中へ電流が流れ込む(吸い込みタイプと呼ぶことにする)ようにしておく必要がある。この場合は、電圧電流供給回路211の方が電位が高く、電圧電流供給回路211から被設定回路221の方へ電流が流れることになる。また、電圧電流供給回路211から中へ電流が流れ込む場合(吸い込みタイプの場合)は、被設定回路221では、外へ電流が流れていく(吐き出しタイプの場合)ようにしておく必要がある。この場合は、電圧電流供給回路211の方が電位が低く、被設定回路221から電圧電流供給回路211の方へ電流が流れることになる。
When supplying current from the
電圧電流供給回路211も被設定回路221も両方が、吸い込みタイプや吐き出しタイプの場合は、電流の流れが正常ではないため、正常に動作しない。よって、電圧電流供給回路211と被設定回路221とについて、吸い込みタイプか吐き出しタイプかを調節しておく必要がある。
When both the voltage /
まず、被設定回路221の構成について、簡単に述べる。図5、8に、吐き出しタイプの場合の被設定回路221の構成例を示す。図5では、電流源として動作することになるトランジスタ501がPチャネル型の場合を示しており、図8では、トランジスタ801がNチャネル型の場合を示している。この場合は、吐き出しタイプであるので、配線502の電位は高くなっている。
First, the configuration of the
容量素子503、803は、トランジスタ501、801のゲート・ソース間電圧を保持する機能を果たす。ただし、トランジスタ501、801のゲート容量などにより、省略することも可能である。なお、図5において配線504は容量素子503と接続されており、図8において配線504、および配線805は容量素子803と接続されている。
The
なお、図8では、トランジスタ801のソース端子は、被設定回路221の入力端子222に接続されており、定電位線に接続されていない。そのため、トランジスタ801のソース電位は、動作状態によって、変化する可能性がある。したがって、トランジスタ801のソース電位が変化しても、トランジスタ801のゲート・ソース間電圧が変化しないようにするため、配線805は、トランジスタ801のソース端子に接続することが望ましい。また、トランジスタ801のゲート端子とドレイン端子を接続させておいてもよい。
Note that in FIG. 8, the source terminal of the
なお、被設定回路221のトランジスタは、電圧電流供給回路211から供給される信号を用いて、所定の電流を供給することが出来るように、つまり、電流設定されることになる。そして、被設定回路221のトランジスタは、別の回路や素子などに、所定の電流を供給し、電流源として動作することになる。しかし、図5、8では、簡単のため、被設定回路221のトランジスタ(トランジスタ501、801)が、電流設定された後に、電流を供給する別の回路や素子などは、記載していない。
Note that the transistors of the circuit to be set 221 are set so that a predetermined current can be supplied by using a signal supplied from the voltage /
また、容量素子503、803の電荷を保持するため、スイッチを設ける場合が多いが、図5、8では、簡単のため、記載していない。
In addition, a switch is often provided in order to hold the charge of the
つまり、図5、8では、簡単のため、電圧電流供給回路211から信号が供給されて、電流設定される状態における被設定回路221の構成を示している。
That is, FIGS. 5 and 8 show the configuration of the circuit to be set 221 in a state where a signal is supplied from the voltage /
図9、10に、吸い込みタイプの場合の被設定回路221の構成例を示す。図10では、電流源として動作することになるトランジスタ1001がPチャネル型の場合を示しており、図9では、トランジスタ901がNチャネル型の場合を示しており、図5、8と同様に考えることが出来る。図9において、配線902はトランジスタ901のソースまたはドレインと接続している。903は容量素子、904は容量素子903に接続している配線である。図10において、配線902はトランジスタ1001のソースまたはドレインに接続している。容量素子1003の一方の端子は配線904およびトランジスタ1001のゲートと接続されており、容量素子1003の他方の端子は配線1005と接続されている。
9 and 10 show configuration examples of the
つぎに、電圧電流供給回路211について述べる。電圧電流供給回路211は、電流もしくは電圧が入力されると、その信号に応じた電流を供給し、プリチャージ電圧を供給する機能を有している。プリチャージ電圧は、電圧電流供給回路211が供給する電流が、すばやく書き込めるようにするために、最適な大きさを有している。
Next, the voltage /
電圧電流供給回路211の例については、さまざまな構成を用いることができ、これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
Various examples of the voltage /
一例を図11に示す。図11では、Nチャネル型トランジスタ1101に電流を流すことによって、トランジスタ5101のゲート電位を制御している。つまり、トランジスタ5101のゲート端子は、トランジスタ1101のゲート端子に接続され、トランジスタ5103のゲート端子は、トランジスタ5105のゲート端子に接続されている。また、トランジスタ1101のソースまたはドレインと、トランジスタ5101のソースまたはドレインは、配線5102によって接続されている。さらに、トランジスタ5103のソースまたはドレインと、トランジスタ5105のソースまたはドレインは、配線5104によって接続されている。したがって、トランジスタ1101に流れる電流に応じた電流が、トランジスタ5101とトランジスタ5103とトランジスタ5105に流れる。ここで、トランジスタ1101のチャネル幅Wとチャネル長Lの比率W51/L51、トランジスタ5101のチャネル幅Wとチャネル長Lの比率W52/L52、トランジスタ5103のチャネル幅Wとチャネル長Lの比率W53/L53、トランジスタ5105のチャネル幅Wとチャネル長Lの比率W54/L54として、(W51/L51)=(W52/L52)/ε、(W53/L53)=(W54/L54)/ζとする。すると、トランジスタ5101、5103には、トランジスタ1101に流れる電流のε倍の電流が流れることになる。また、トランジスタ5105には、トランジスタ5103に流れる電流のζ倍の電流が流れることになる。
An example is shown in FIG. In FIG. 11, the gate potential of the
そして、トランジスタ1101のゲート電位が、増幅回路1201を介して、電圧出力端子214へ出力される。ただし、これに限定されず、インピーダンス変換を行う必要が無い場合などは、増幅回路1201を省略してもよい。
Then, the gate potential of the
ここで、トランジスタ1101のチャネル幅Wとチャネル長Lの比率W51/L51、トランジスタ5101のチャネル幅Wとチャネル長Lの比率W52/L52、トランジスタ5103のチャネル幅Wとチャネル長Lの比率W53/L53、トランジスタ5105のチャネル幅Wとチャネル長Lの比率W54/L54と、図9におけるトランジスタ901のチャネル幅Wとチャネル長Lの比率W21/L21とを調節しておけば、電圧電流供給回路211の電圧出力端子214から供給される信号電圧が、電圧電流供給回路211の電流出力端子213から信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(W21/L21)=(W51/L51)×ε×ζとすればよい。すると、トランジスタ1101のゲート・ソース間電圧と、トランジスタ901のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子214から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電圧電流供給回路211の電流出力端子213から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
Here, the ratio W51 / L51 of the channel width W and the channel length L of the
これ以外の電圧電流供給回路211の例については、さまざまな構成を用いることができ、これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
Various examples of the voltage /
次に、図2に示すように、電圧電流供給回路211と被設定回路221との間に電流記憶回路231が挿入されている場合について述べる。
Next, a case where a
図2に示すように、電圧電流供給回路211の電流出力端子213からスイッチ203を経由して信号電流が電流記憶回路231に出力され、電流記憶回路231において、電流設定が行われ、電流値が記憶される。そのとき、電圧電流供給回路211の電圧出力端子214から、信号電圧が被設定回路221に出力される。そのため、被設定回路221では、プリチャージが行われることになる。その後、電流記憶回路231から被設定回路221へ信号電流が出力され、被設定回路221において電流が設定される。なお、電流記憶回路231から被設定回路221へ出力される電流の大きさは、電圧電流供給回路211の電流出力端子213から電流記憶回路231に出力される電流の大きさと比例関係にある。あるいは、電流記憶回路231の構成によっては、概ね等しくなる。
As shown in FIG. 2, a signal current is output from the
なお、図1の場合は、電圧電流供給回路211と被設定回路221とが、各々、どちらが吸い込みタイプであり、どちらが吐き出しタイプであるかを調整しておく必要があった。図2の構成の場合、電圧電流供給回路211と被設定回路221のタイプだけでなく、電流記憶回路231のタイプも合わせて考慮する必要がある。
In the case of FIG. 1, it is necessary to adjust which of the voltage /
まず、電圧電流供給回路211の電流出力端子213から電流記憶回路231へ電流が入力される時と、電流記憶回路231から被設定回路221へ電流を出力する場合とで、電流記憶回路231が同じタイプである場合について考える。例えば、電流記憶回路231が吐き出しタイプの場合、電圧電流供給回路211も被設定回路221も吸い込みタイプにする必要がある。逆に、電流記憶回路231が吸い込みタイプの場合、電圧電流供給回路211も被設定回路221も吐き出しタイプにする必要がある。つまり、電圧電流供給回路211と被設定回路221とは、同じタイプにする必要がある。
First, the
次に、電圧電流供給回路211の電流出力端子213から電流記憶回路231へ電流が入力される時と、電流記憶回路231から被設定回路221へ電流を出力する場合とで、電流記憶回路231が逆のタイプである場合について考える。例えば、電圧電流供給回路211から電流記憶回路231へ入力されるときに吐き出しタイプで、電流記憶回路231から被設定回路221へ電流を出力する時に吸い込みタイプの場合、電圧電流供給回路211は吸い込みタイプであり、被設定回路221は吐き出しタイプにする必要がある。逆に、電圧電流供給回路211から電流記憶回路231へ電流が入力されるときに電流記憶回路231が吸い込みタイプで、電流記憶回路231から被設定回路221へ電流を出力する時に吐き出しタイプの場合、電圧電流供給回路211は吐き出しタイプであり、被設定回路221は吸い込みタイプにする必要がある。つまり、電圧電流供給回路211と被設定回路221とは、逆のタイプにする必要がある。
Next, when the current is input from the
つぎに、図2の場合において、電圧電流供給回路211について述べる。電圧電流供給回路211の例については、さまざまな構成を用いることができ、これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
Next, in the case of FIG. 2, the voltage /
一例を図12に示す。図12では、オリジナル信号入力端子212からPチャネル型トランジスタ1203に電流を流すことによって、Pチャネル型トランジスタ1203およびトランジスタ5201のゲート電位を制御している。そして、トランジスタ5201のゲート・ソース間電圧が変化し、トランジスタ5201に流れる電流量が変化する。ここで、配線5202は、トランジスタ5201とトランジスタ1203とを接続している。
An example is shown in FIG. In FIG. 12, the gate potentials of the P-
そして、被設定回路221のトランジスタ501には、電流記憶回路231から出力された電流が流れる。電流記憶回路231から被設定回路221へ出力された電流は、電圧電流供給回路211から電流記憶回路231へ入力された電流のκ倍の大きさである。
Then, the current output from the
そして、トランジスタ5201のゲート電位が、電圧出力端子214へ出力される。なお、オリジナル信号入力端子212から電圧出力端子214までの間に、電圧フォロワ回路のような増幅回路1201などを配置してもよいし、インピーダンス変換を行う必要が無いなら、配置しなくてもよい。
Then, the gate potential of the
ここで、トランジスタ5201のチャネル幅Wとチャネル長Lの比率W81/L81と、トランジスタ501のチャネル幅Wとチャネル長Lの比率W23/L23とを調節しておけば、電圧電流供給回路211の電圧出力端子214から供給される信号電圧が、電流記憶回路231から被設定回路221へ信号電流が供給されて、定常状態になったとき、つまり、信号の書き込みが完了したときと、概ね等しい電圧値になる。つまり、(W23/L23)=κ×(W82/L82)とすればよい。すると、トランジスタ5201のゲート・ソース間電圧と、トランジスタ501のゲート・ソース間電圧とが、概ね等しくなり、電圧出力端子214から信号電圧を供給することが、プリチャージしていることと概ね等しくなる。よって、プリチャージの後、電流記憶回路231の電流出力端子233から信号電流が供給されたとき、すばやく定常状態にすることが出来る。
Here, by adjusting the ratio W81 / L81 of the channel width W and the channel length L of the
次に、図2における電流記憶回路231の構成について述べる。電流記憶回路231は、記憶電流入力端子232から電流が入力され、入力された電流に応じた大きさの電流が記憶電流出力端子233から出力される機能を有している。また、電流が入力されなくなっても、その信号を記憶しているため、入力された電流に応じた大きさの電流を記憶電流出力端子233から出力することが出来る。このような機能を有する回路であれば、どのような構成でもよい。
Next, the configuration of the
電流記憶回路231の例としては、吸い込みタイプの電流記憶回路を図13に、吐き出しタイプの電流記憶回路を図14に示す。なお、5501はトランジスタ、5502は容量素子、5503、5504、5505はスイッチである。
As an example of the
このように、吸い込みタイプか吐き出しタイプかなどを適宜選択することにより、電流記憶回路231を構成することが出来る。
Thus, the
このように、電圧電流供給回路211や電流記憶回路231の例については、さまざまな構成を用いることができ、これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。
As described above, various configurations can be used for the examples of the voltage /
なお、図2では、電圧電流供給回路211から電流記憶回路231へは、電流出力端子213から信号電流が供給されていた。しかし、これに限定されず、図1に示したように、信号電圧と信号電流とを入力するようにしてもよい。
In FIG. 2, the signal current is supplied from the
そこで、図3に、電流記憶回路231に、信号電圧と信号電流とを入力する場合について示す。
Therefore, FIG. 3 shows a case where a signal voltage and a signal current are input to the
図3に示すように、電圧電流供給回路241には、オリジナル信号入力端子242から信号が入力される。その信号に応じて、電圧電流供給回路241の第2電圧出力端子343からスイッチ303を経由して信号電圧が電流記憶回路231に出力される。これは、プリチャージ動作に相当する。その後、電流出力端子243から信号電流が電流記憶回路231に出力され、電流記憶回路231において、電流設定が行われ、電流値が記憶される。そして、被設定回路221に対しては、電圧電流供給回路241の電圧出力端子244から、信号電圧が出力される。そのため、被設定回路221では、プリチャージが行われることになる。その後、電流記憶回路231から被設定回路221へ信号電流が出力され、被設定回路221において電流が設定される。なお、電流記憶回路231から被設定回路221へ出力される電流の大きさは、電圧電流供給回路241の電流出力端子243から電流記憶回路231に出力される電流の大きさと比例関係にある。あるいは、電流記憶回路231の構成によっては、概ね等しくなる。
As shown in FIG. 3, the voltage /
なお、図3においては、電流記憶回路231と被設定回路221とが、各々、吸い込みタイプであるか吐き出しタイプであるかによって、また、回路を構成するトランジスタの極性などによって、電圧電流供給回路241の電圧出力端子244と第2電圧出力端子343とで、出力される電圧値を調整する必要がある。
In FIG. 3, the voltage /
つまり、電圧電流供給回路241の電圧出力端子244から出力される電圧は、被設定回路221に対するプリチャージ動作になるような大きさにし、電圧電流供給回路241の第2電圧出力端子343から出力される電圧は、電流記憶回路231に対するプリチャージ動作になるような大きさにする。
In other words, the voltage output from the
各々の電圧の大きさは、すでに述べたのと同様に、各トランジスタを流れる電流値とトランジスタの極性とトランジスタのサイズと、吸い込みタイプであるか吐き出しタイプであるか、などを調整することにより、生成することが出来る。 As described above, the magnitude of each voltage is adjusted by adjusting the current value flowing through each transistor, the polarity of the transistor, the size of the transistor, whether it is a suction type or a discharge type, etc. Can be generated.
詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。 Details are described in Japanese Patent Application No. 2003-273765, so that the contents thereof can be combined with the present application.
次に、これまでは、図2では、電圧電流供給回路211と被設定回路221に間に電流記憶回路231が挿入されている場合について述べた。これにより、信号電流を一旦、記憶したのち、被設定回路221に電流を入力していた。そこで、同様に、電圧電流供給回路211と被設定回路221に間に、電圧記憶回路251を入れてもよい。図2の構成に対して、電圧記憶回路251を配置した場合の構成を、図4に示す。なお、この図で204はスイッチ、252は入力端子、253は出力端子である。
Next, the case where the
ただし、これに限定されず、図3の構成に対して電圧記憶回路251を配置してもよい。同様に、図3の構成において、電圧電流供給回路241と電流記憶回路231の間に、電圧記憶回路251を配置してもよい。
However, the present invention is not limited to this, and the
電圧記憶回路251の例については、さまざまな構成を用いることができる。電圧記憶回路251は、電圧が入力され、入力された電圧に応じた大きさの電圧が出力される機能を有している。また、電圧が入力されなくなっても、その信号を記憶しているため、入力された電圧に応じた大きさの電圧を出力することが出来る。このような機能を有する回路であれば、どのような構成でもよい。その一例を図15に示す。これらの詳細については、特願2003−273765号出願に記載されているので、その内容と本願とを組み合わせることが出来る。図15では、電圧値を記憶する素子として、容量素子1501と増幅回路1502が配置されている。なお、増幅回路1502は、入力電位と概ね等しい電位を出力するような回路であり、電圧フォロワ回路などが望ましい。ただし、これに限定されず、インピーダンスを変換するような機能を果たせばよい。なお、インピーダンス変換を行う必要が無い場合は、増幅回路1502を省略してもよい。
For the example of the
これまでは、ビデオ信号電圧とビデオ信号電流とを供給する回路について述べた。そこで次に、ビデオ信号電圧とビデオ信号電流とを供給する回路を、表示装置に適用した場合の構成例やその対応関係について述べる。 So far, a circuit for supplying video signal voltage and video signal current has been described. Then, next, a configuration example and a corresponding relationship when a circuit for supplying a video signal voltage and a video signal current is applied to a display device will be described.
まず、基本構成の1例を図16に示す。信号線5302aには、複数の画素5309aa、5309abが接続されている。そして、信号線5302aは、スイッチ201を介して、電圧記憶回路251と接続され、スイッチ202を介して、電流記憶回路231と接続されている。電圧電流供給回路211は、その電圧出力端子214は、スイッチ204を介して電圧記憶回路251と接続され、電流出力端子213は、電流記憶回路231と接続されている。そして、電圧電流供給回路211のオリジナル信号入力端子212から信号が入力される。
First, an example of the basic configuration is shown in FIG. A plurality of pixels 5309aa and 5309ab are connected to the
図16の構成は、図4の構成を適用したものに相当する。つまり、図4における電圧電流供給回路211が、図16における電圧電流供給回路211に相当し、図4における電流記憶回路231が、図16における電流記憶回路231に相当し、図4における電圧記憶回路251が、図16における電圧記憶回路251に相当し、図4における被設定回路221が、図16における画素5309aa〜5309abに相当する。
The configuration in FIG. 16 corresponds to a configuration to which the configuration in FIG. 4 is applied. 4 corresponds to the voltage /
次に、図16の動作方法について述べる。図17に示すように、オリジナル信号入力端子212から信号が入力され、電流出力端子213から電流記憶回路231に電流が供給される。そのとき、電圧記憶回路251を介して、信号線5302aや画素5309aa〜5309abにビデオ信号電圧が供給される。このビデオ信号電圧は、プリチャージ電圧に相当する。
Next, the operation method of FIG. 16 will be described. As shown in FIG. 17, a signal is input from the original
次に、電圧電流供給回路211からの信号の供給が止まる。そして、電流記憶回路231からビデオ信号電流が信号線5302aへ供給される。電圧記憶回路251からは、そのままビデオ信号電圧が信号線5302aへ供給されつづけている。そして、図19に示すように、電圧記憶回路251からのビデオ信号電圧の供給が止まり、信号線5302aへは、ビデオ信号電流が供給されつづける。以上の動作により、画素へは、ビデオ信号電圧が供給され(ただし、供給されていなくてもよい)、その後、ビデオ信号電流が供給される。よって、すばやく定常状態にすることができ、トランジスタのバラツキの影響を低減することが出来る。
Next, the supply of the signal from the voltage /
なお、図16〜図19の場合は、配線1601、1602を用いて、信号線5302aへのビデオ信号電圧の供給タイミングを制御していたが、これに限定されない。例えば、図20の構成において、図21のようにビデオ信号電圧を供給した後、図22のようにビデオ信号電流を供給しても良い。これにより、配線の数を減らすことが出来る。なお、この場合は、電圧記憶回路251は、信号電圧を記憶する必要がない。そのため、電圧記憶回路251は、十分な大きさの信号を供給する機能、つまり、インピーダンスを変換する機能を有していれば良い。あるいは、図23に示すように、電圧電流供給回路211から供給されるビデオ信号電圧が、十分に供給されるならば、電圧記憶回路251を削除してもよい。この場合は、図2の構成を適用した場合に相当する。なお、図20において、2001は配線である。
16 to 19, the supply timing of the video signal voltage to the
次に、図1の構成を適用した場合を図24に示す。電圧電流供給回路211から、ビデオ信号電圧を供給して、プリチャージを行った後、ビデオ信号電流を供給する。なお、図24において、2401は配線である。
Next, FIG. 24 shows a case where the configuration of FIG. 1 is applied. After the video signal voltage is supplied from the voltage /
次に、図3の構成を適用した場合を図25に示す。この場合は、電圧電流供給回路241から、電流記憶回路231へ電流を供給する時にも、第2電圧出力端子343からビデオ信号電圧を供給して、プリチャージを行うものである。なお、図20や図23と同様に、配線を減らしたり、電圧記憶回路251を削除したりすることも可能である。
Next, FIG. 25 shows a case where the configuration of FIG. 3 is applied. In this case, even when a current is supplied from the voltage /
次に、図16や図20などにおける電流記憶回路231の回路構成例を示す。これは、図13や図14に示した電流記憶回路231と同様の構成である。まず、図26に、図16や図20から電流源回路部分を抜き出した図を示す。図26に示すように、電流源回路5307には、少なくとも、電流入力端子2602、タイミング制御端子2603、電流出力端子2601がある。ここでは、電流出力端子2601にスイッチ5305を接続している。
Next, an example of a circuit configuration of the
次に、図26の具体的な回路構成例を、図27に示す。スイッチ2703、2704をオン、スイッチ2705をオフにして、電流入力端子2602を通って、電流源トランジスタ2701や保持容量2702に電流を入力する。電流の入力が完了すると、つまり、定常状態になると、保持容量2702に、適切な電圧が保存される。これにより、電流源トランジスタの電流特性がばらついても、その影響を低減できる。そして次に、スイッチ2703、2704をオフ、スイッチ2705をオンにする。すると、電流出力端子2601を通って、電流を出力できるようになる。
Next, FIG. 27 shows a specific circuit configuration example of FIG. The
なお、図27の場合は、電流入力端子2602を通って電流源回路5307に入力されるビデオ電流信号と、電流源回路5307から電流出力端子2601を通って出力されるビデオ電流信号とでは、その大きさは、概ね等しい。これは、その回路構成に依存している。つまり、電流入力端子2602を通って電流が入力されるトランジスタと、電流出力端子2601を通って電流を出力するトランジスタが同一であるため、電流の大きさは概ね等しくなる。
In the case of FIG. 27, the video current signal input to the
したがって、図28のような構成にして、電流源トランジスタ2801と、ミラートランジスタ2806とにおいて、チャネル幅Wとチャネル長Lとの比率を変えることによって、電流の大きさを変更することが出来る。この場合は、電流入力端子2602を通って電流源回路5307に入力されるビデオ電流信号と、電流源回路5307から電流出力端子2601を通って出力されるビデオ電流信号とでは、その大きさは、比例関係になる。なお、図28において、2802は容量素子、2803、2804はスイッチである。
Therefore, the current magnitude can be changed by changing the ratio of the channel width W to the channel length L in the
また同様に、図29のような構成にすれば、スイッチ2907を制御することにより、電流源トランジスタ2901とマルチトランジスタ2906とが、マルチゲートのトランジスタとして動作するかどうかを制御できる。この場合は、スイッチ2907のオンオフのタイミングにより、電流入力端子2602を通って電流源回路5307に入力されるビデオ電流信号と、電流源回路5307から電流出力端子2601を通って出力されるビデオ電流信号とでは、その大きさは、比例関係になる場合と、概ねひとしくなる場合とがある。なお、図29において、2902は容量素子、2903、2904、2905はスイッチである。
Similarly, with the configuration shown in FIG. 29, it is possible to control whether the
なお、図29に示したような電流源回路の動作については、特願2002−380252号出願、特願2003−055018号出願などに記載されているので、その内容と本願とを組み合わせることが出来る。 Note that the operation of the current source circuit as shown in FIG. 29 is described in Japanese Patent Application Nos. 2002-380252 and 2003-055018, and the contents thereof can be combined with the present application. .
なお、図27〜29では、電流入力端子2602を流れる電流も、電流出力端子2601を流れる電流も、電流源回路の方に電流が流れているが、これに限定されない。電流入力端子2602と電流出力端子2601とで、逆方向に電流が流れていてもよい。
In FIGS. 27 to 29, both the current flowing through the
なお、図27〜29では、電流源として動作するトランジスタの極性は、Nチャネル型であったが、これに限定されない。例として図27の構成に対して、トランジスタの極性をPチャネル型にした場合を図30に示す。図28〜29に関しても、同様な概念を適用すれば、トランジスタの極性を変更することが出来る。 In FIGS. 27 to 29, the polarity of the transistor operating as a current source is an N-channel type, but is not limited thereto. As an example, FIG. 30 shows a case where the transistor polarity is P-channel type with respect to the configuration of FIG. 28 to 29, if the same concept is applied, the polarity of the transistor can be changed.
また、図27〜30では、電流源回路の方に電流が流れているが、これに限定されない。電流の向きを変更した場合にも、容易に変形できる。例として、電流源として動作するトランジスタの極性を逆にすることにより、回路の接続関係を変更せずに、対応することが出来る。なお、図30において、3001はトランジスタ、3002は容量素子、3003、3004、3005はスイッチである。 In FIGS. 27 to 30, the current flows to the current source circuit, but the present invention is not limited to this. Even when the direction of the current is changed, it can be easily deformed. For example, by reversing the polarity of a transistor operating as a current source, it is possible to cope with the circuit without changing the connection relation of the circuit. In FIG. 30, 3001 is a transistor, 3002 is a capacitor, and 3003, 3004, and 3005 are switches.
なお、さまざまな構成の電流源回路を示したが、これに限定されない。基本的な構成や電流源トランジスタの数や極性や配置、電流の流れる向きなどに関して、各々の構成を組み合わせたり、各々の構成における概念を組み合わせることによって、さらに別の構成を用いることが出来る。つまり、電流源回路として動作するものであれば、任意の構成を用いることができる。 In addition, although the current source circuit of various structures was shown, it is not limited to this. With respect to the basic configuration, the number, polarity and arrangement of the current source transistors, the direction of current flow, and the like, further configurations can be used by combining the configurations or combining the concepts in the configurations. That is, any configuration can be used as long as it operates as a current source circuit.
また、各部分のスイッチの配置や数、それに伴う接続関係などについて、変形することも容易に出来る。つまり、正常に動作するのであれば、どこにいくつスイッチがあってもよく、複数のスイッチを1つにまとめたり、接続関係を変形して、スイッチを追加したり削除したりしてもよい。 Moreover, it is possible to easily change the arrangement and number of switches in each part and the connection relations associated therewith. In other words, any number of switches may be provided as long as they operate normally, and a plurality of switches may be combined into one, or a connection relationship may be modified to add or delete switches.
なお、電流源回路の構成については、国際公開第 03/038793号パンフレット、国際公開第 03/038794号パンフレット、国際公開第 03/038795号パンフレット、国際公開第 03/038796号パンフレット、国際公開第 03/038797号パンフレットに記載されており、その内容を本発明に適用したり、本発明と組み合わせることが出来る。 Regarding the configuration of the current source circuit, International Publication No. 03/038793, International Publication No. 03/038794, International Publication No. 03/038795, International Publication No. 03/038796, International Publication No. 03 / 038797 pamphlet, the contents of which can be applied to the present invention or combined with the present invention.
(実施の形態2)
実施の形態1では、電圧電流供給回路や電圧記憶回路などの回路が1本の信号線に接続されている場合、つまり、1列分の場合について述べた。これらの回路が複数列配置されれば、画素が2次元に配置されることになる。また、電圧電流供給回路211も複数個配置されることになる。
(Embodiment 2)
In the first embodiment, the case where circuits such as the voltage / current supply circuit and the voltage storage circuit are connected to one signal line, that is, the case of one column is described. If these circuits are arranged in a plurality of columns, the pixels are arranged two-dimensionally. A plurality of voltage /
そこで、電圧電流供給回路211が複数個配置された場合、各電圧電流供給回路のオリジナル信号入力端子212へ、信号を供給する必要がある。そこで、各電圧電流供給回路のオリジナル信号入力端子212への信号の供給を制御する駆動回路について述べる。
Therefore, when a plurality of voltage /
まず、図31に、最も基本的な場合の駆動回路を示す。ここでは、簡単のため、3列分の電圧電流供給回路が配置された場合について述べる。オリジナル信号供給線3104に、スイッチ3101a〜3101cを介して電圧電流供給回路211a〜211cが接続されている。そして、駆動回路3103により、スイッチ3101a〜3101cを順次選択していく。これにより、オリジナル信号電流源回路3102から供給されるビデオ信号が、順次、電圧電流供給回路へ供給されていく。
First, FIG. 31 shows a drive circuit in the most basic case. Here, for the sake of simplicity, a case where three columns of voltage / current supply circuits are arranged will be described. Voltage /
ただし、この場合、スイッチが選択されて、オリジナル信号電流源回路3102からビデオ信号が電圧電流供給回路へ供給された後、ビデオ信号の供給が、別の電圧電流供給回路へ移動することになってしまう。そのため、各電圧電流供給回路211a〜211cでは、オリジナル信号入力端子212a〜212cへの信号の供給が停止された後でも、電流出力端子213a〜213cや電圧出力端子214a〜214cからビデオ信号電流やビデオ信号電圧を供給しつづける必要がある。これを実現するためには、各々の電圧電流供給回路211a〜211cにおいて、信号を記憶する機能が必要である。
However, in this case, after the switch is selected and the video signal is supplied from the original signal
そこで、信号を記憶する機能を持つように変形した電圧電流供給回路の例を示す。図32に、図12の電圧電流供給回路に信号記憶機能を付加した場合の構成を示す。容量素子3202を追加し、スイッチ3201によって、容量素子3202に保持した信号が漏れないようにしている。
Therefore, an example of a voltage / current supply circuit modified to have a function of storing signals will be described. FIG. 32 shows a configuration when a signal storage function is added to the voltage / current supply circuit of FIG. A
同様に、図33〜図39に、電圧電流供給回路に信号記憶機能を付加した場合の構成を示す。なお、図33において5601はトランジスタである。図35において、5701はトランジスタであり、配線5102によってトランジスタ5101と接続されている。図36において、701、702はトランジスタ、703はトランジスタ702と接続されている配線であり、1201a、1201bは増幅回路、3601はスイッチである。図37において、3701はスイッチ、3702は容量素子、5803、5806、5808、5809はトランジスタ、5804、5807は配線である。また、図38において、3801はスイッチ、3802は容量素子、5901、5903、5905はトランジスタ、5902、5904は配線である。図39において、3901はスイッチ、3902は容量素子である。
Similarly, FIGS. 33 to 39 show configurations when a signal storage function is added to the voltage / current supply circuit. In FIG. 33,
これ以外の電圧電流供給回路についても、電流出力端子243や電圧出力端子244などからビデオ信号電流やビデオ信号電圧などを供給しつづけることが出来るような位置に、容量素子のような記憶手段や、記憶状態が続くようにするためのスイッチを配置すればよい。
For other voltage / current supply circuits, a storage means such as a capacitive element is provided at a position where a video signal current or a video signal voltage can be continuously supplied from the
なお、容量素子などは、トランジスタのゲート容量などを用いることにより、省略することが可能である。 Note that a capacitor or the like can be omitted by using a gate capacitance of a transistor or the like.
また、信号を記憶する機能を持つようにした電圧電流供給回路に関して、オリジナル信号入力端子から信号が入力されているときに、同時に、電流出力端子や電圧出力端子から信号を出力する必要が無い場合は、別の構成をとることも出来る。その場合の例を図40に示す。オリジナル信号入力端子212から信号を入力しているときには、スイッチ4001、4003をオンにし、スイッチ4002をオフにする。そして、信号を容量素子4004に保存する。そして、電流出力端子213から電流を出力する場合は、スイッチ4001、4003をオフにし、スイッチ4002をオンにする。
In addition, regarding a voltage / current supply circuit that has a function to store signals, when a signal is input from the original signal input terminal, it is not necessary to output a signal from the current output terminal or the voltage output terminal at the same time. Can take other configurations. An example in that case is shown in FIG. When a signal is input from the original
このように、オリジナル信号入力端子212から信号を入力しているときも、、電流出力端子213から電流を出力するときも、同じトランジスタ5201を用いるため、トランジスタの電流特性のばらつきの影響を除去することが出来る。
In this manner, the
あるいは、電圧電流供給回路に信号記憶機能が無い場合は、図41に示すようにしてもよい。つまり、電圧電流供給回路が信号を出力しつづける間は、信号記憶機能を有する回路から、信号を入力しつづければよい。これにより、オリジナル信号電流源回路3102から電流源回路4131a〜4131cへ順次信号が供給されている時に、同時に、以前供給されて記憶されている信号を、電圧電流供給回路211a〜211cへ供給しつづけている。
Alternatively, when the voltage / current supply circuit does not have a signal storage function, it may be as shown in FIG. That is, while the voltage / current supply circuit continues to output a signal, the signal may be continuously input from a circuit having a signal storage function. Thus, when signals are sequentially supplied from the original signal
なお、駆動回路の構成は、図31に限定されない。たとえば、図42に示すように、オリジナル信号供給線3104a、3104bに、複数のオリジナル信号電流源回路3102a、3102bを接続し、スイッチ3101aa、3101ab、3101baを介して、複数列の電圧電流供給回路211a〜211cに信号を入力してもよい。
Note that the structure of the drive circuit is not limited to that shown in FIG. For example, as shown in FIG. 42, a plurality of original signal
あるいは、図43に示すように、オリジナル信号供給線3104c、3104dに、複数のオリジナル信号電流源回路3102c、3102dを接続し、スイッチ3101da、3101db、3101ea、3101ebを介して、スイッチ3101da、3101db、3101ea、3101ebに流れた電流を足し合わせて、電圧電流供給回路211a、211bに信号電流を入力してもよい。
Alternatively, as shown in FIG. 43, a plurality of original signal
あるいは、図44に示すように、オリジナル信号電流源回路として、オリジナル信号入力端子212zを有する電圧電流供給回路211zを用いて、電圧電流供給回路211a〜211cに信号を入力してもよい。この場合、電圧電流供給回路211zからは、まず、プリチャージ電圧が電流出力端子213zより出力され、その後、信号電流が出力される。したがって、すばやく信号を書き込むことが出来る。なお、4401、4402はスイッチである。
Alternatively, as shown in FIG. 44, a signal may be input to the voltage /
次に、図31と図16とを組み合わせた場合の構成の一例を図45に示す。なお、この図において201a、201b、202a、202bはスイッチであり、5309aa、5309ab、5309ba、5309bbは画素である。また、5302a、5302bは信号線、251a、251bは電圧記憶回路、231a、231bは電流記憶回路である。
Next, FIG. 45 shows an example of a configuration when FIG. 31 and FIG. 16 are combined. In this figure, 201a, 201b, 202a and 202b are switches, and 5309aa, 5309ab, 5309ba and 5309bb are pixels.
また、トランジスタレベルで記載した構成例を図46〜図49に示す。図46〜図49では、1列分の回路図を示している。 Further, structural examples described at the transistor level are shown in FIGS. 46 to 49 show circuit diagrams for one column.
図46では、オリジナル信号電流源回路3102から供給されるビデオ信号電流と概ね同じ大きさの電流が、画素中のトランジスタ4601a、4601bへ入力される。したがって、トランジスタ4605のW/Lと、トランジスタ4601a、4601bのW/Lとは、概ね等しくしておくことが望ましい。それにより、電圧フォロワ回路4606が画素へ出力するプリチャージ電圧を適切な大きさにすることが可能となる。なお、ここで、4602、4604は配線、4603はトランジスタ、4607は増幅回路、4608、4609はスイッチである。
In FIG. 46, a current substantially equal to the video signal current supplied from the original signal
図47は、図46における電圧フォロワ回路4606を削除した回路に相当する。つまり、図20に対応した回路図となっている。
47 corresponds to a circuit in which the
図48は、図16における電流記憶回路231が、カレントミラー形式になっている場合に相当する。したがって、オリジナル信号電流源回路3102から供給されるビデオ信号電流と、画素中のトランジスタ4601a、4601bへ入力される信号電流の大きさとは、同じになるとは限らない。したがって、ここで、トランジスタ4803のW/Lは、トランジスタ4804のA倍であると仮定すると、トランジスタ4605のW/Lは、トランジスタ4601a、4601bのA倍にすることが望ましい。それにより、電圧フォロワ回路4606が画素へ出力するプリチャージ電圧を適切な大きさにすることが可能となる。
FIG. 48 corresponds to the case where the
図49は、図45における電圧電流供給回路211a〜211bにおける電流源部分が、カレントミラー形式になっている場合に相当する。したがって、オリジナル信号電流源回路3102から供給されるビデオ信号電流と、画素中のトランジスタ4601a、4601bへ入力される信号電流の大きさとは、同じになるとは限らない。ただし、トランジスタ4904が出力する信号電流と概ね同じ大きさの電流が、画素中のトランジスタ4601a、4601bへ入力される。したがって、トランジスタ4904のW/Lと、トランジスタ4601a、4601bのW/Lとは、概ね等しくしておくことが望ましい。それにより、電圧フォロワ回路4606が画素へ出力するプリチャージ電圧を適切な大きさにすることが可能となる。
FIG. 49 corresponds to the case where the current source portions in the voltage /
なお、回路構成は、これに限定されず、各々の回路を組み合わせることにより、様々な構成をとることが出来る。 Note that the circuit configuration is not limited to this, and various configurations can be adopted by combining each circuit.
なお、画素の構成に関しては、少なくとも電流を入力するような方式であれば、どのような構成でもよい。また、画素に配置されている負荷は、EL素子に限定されない。抵抗などのような素子、トランジスタ、EL素子、その他の発光素子、トランジスタと容量とスイッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、EL素子やFEDで用いる素子、その他電流を流して駆動する素子を含んでいてもよい。 As for the configuration of the pixel, any configuration may be used as long as at least current is input. Further, the load disposed on the pixel is not limited to the EL element. An element such as a resistor, a transistor, an EL element, another light emitting element, a current source circuit composed of a transistor, a capacitor, a switch, and the like, a wiring to which an arbitrary circuit is connected, or a signal line, a signal line, It may be a connected pixel. The pixel may include an EL element, an element used in an FED, or an element driven by passing current.
なお、これまで述べてきたさまざまな構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。 In the various configurations described so far, the switch is arranged in each part, but the arrangement place is not limited to the place already described. A switch can be arranged at an arbitrary place as long as it operates normally.
なお、スイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、Vgnd、0Vなど)に近い状態で動作する場合はnチャネル型を、反対に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はpチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、nチャネル型とpチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。 The switch may be an electrical switch or a mechanical switch. Anything that can control the current flow is acceptable. It may be a transistor, a diode, or a logic circuit combining them. Therefore, when a transistor is used as a switch, the transistor operates as a mere switch, and thus the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desirable that the off-state current is small, it is desirable to use a transistor having a polarity with a small off-state current. As a transistor with low off-state current, there is a transistor provided with an LDD region. In addition, the n-channel type is used when the source terminal potential of a transistor that operates as a switch is close to a low potential side power supply (Vss, Vgnd, 0 V, etc.), while the source terminal potential is a high potential. When operating in a state close to a side power supply (Vdd or the like), it is desirable to use a p-channel type. This is because the absolute value of the voltage between the gate and the source can be increased, so that it can easily operate as a switch. Note that a CMOS switch may be formed using both an n-channel type and a p-channel type.
(実施の形態3)
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図50に示す。
(Embodiment 3)
As an electronic device using the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, a portable information terminal (Mobile computer, mobile phone, portable game machine, electronic book, or the like), an image playback apparatus equipped with a recording medium (specifically, a recording medium such as a digital versatile disc (DVD) can be played back and the image can be displayed. And a device equipped with a display). Specific examples of these electronic devices are shown in FIGS.
図50(A)は発光装置であり、筐体13001、支持台13002、表示部13003、スピーカー部13004、ビデオ入力端子13005等を含む。本発明は表示部13003を構成する電気回路に用いることができる。また本発明により、図50(A)に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 50A illustrates a light-emitting device, which includes a
図50(B)はデジタルスチルカメラであり、本体13101、表示部13102、受像部13103、操作キー13104、外部接続ポート13105、シャッター13106等を含む。本発明は、表示部13102を構成する電気回路に用いることができる。また本発明により、図50(B)に示すデジタルスチルカメラが完成される。
FIG. 50B shows a digital still camera, which includes a
図50(C)はパーソナルコンピュータであり、本体13201、筐体13202、表示部13203、キーボード13204、外部接続ポート13205、ポインティングマウス13206等を含む。本発明は、表示部13203を構成する電気回路に用いることができる。また本発明により、図50(C)に示すパーソナルコンピュータが完成される。
FIG. 50C illustrates a personal computer, which includes a
図50(D)はモバイルコンピュータであり、本体13301、表示部13302、スイッチ13303、操作キー13304、赤外線ポート13305等を含む。本発明は、表示部13302を構成する電気回路に用いることができる。また本発明により、図50(D)に示すモバイルコンピュータが完成される。
FIG. 50D illustrates a mobile computer, which includes a
図50(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体13401、筐体13402、表示部A13403、表示部B13404、記録媒体(DVD等)読み込み部13405、操作キー13406、スピーカー部13407等を含む。表示部A13403は主として画像情報を表示し、表示部B13404は主として文字情報を表示するが、本発明は、表示部A、B13403、13404を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図50(E)に示すDVD再生装置が完成される。
FIG. 50E shows a portable image playback device (specifically, a DVD playback device) provided with a recording medium, which includes a
図50(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体13501、表示部13502、アーム部13503を含む。本発明は、表示部13502を構成する電気回路に用いることができる。また本発明により、図50(F)に示すゴーグル型ディスプレイが完成される。
FIG. 50F illustrates a goggle type display (head mounted display), which includes a
図50(G)はビデオカメラであり、本体13601、表示部13602、筐体13603、外部接続ポート13604、リモコン受信部13605、受像部13606、バッテリー13607、音声入力部13608、操作キー13609、接眼部13610等を含む。本発明は、表示部13602を構成する電気回路に用いることができる。また本発明により、図50(G)に示すビデオカメラが完成される。
FIG. 50G illustrates a video camera, which includes a main body 13601, a
図50(H)は携帯電話であり、本体13701、筐体13702、表示部13703、音声入力部13704、音声出力部13705、操作キー13706、外部接続ポート13707、アンテナ13708等を含む。本発明は、表示部13703を構成する電気回路に用いることができる。なお、表示部13703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図50(H)に示す携帯電話が完成される。
FIG. 50H illustrates a cellular phone, which includes a
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。 If the emission luminance of the luminescent material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like to be used for a front type or rear type projector.
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。 In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the light emitting material is very high, the light emitting device is preferable for displaying moving images.
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 Further, since the light emitting part consumes power in the light emitting device, it is desirable to display information so that the light emitting part is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態1〜2に示したいずれの構成の半導体装置を用いても良い。 As described above, the applicable range of the present invention is so wide that the present invention can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the semiconductor device having any structure described in Embodiments 1 and 2.
Claims (8)
前記電圧電流供給回路は、前記電流記憶回路に電流を供給する手段と、前記画素に電圧を供給する手段とを有し、
前記電流記憶回路は前記画素に電流を供給する手段を有することを特徴とする半導体装置。 A voltage-current supply circuit, a current storage circuit, and a pixel;
The voltage / current supply circuit has means for supplying a current to the current storage circuit, and means for supplying a voltage to the pixel,
The semiconductor device according to claim 1, wherein the current storage circuit includes means for supplying a current to the pixel.
前記電圧電流供給回路は、電圧記憶回路を介して前記画素に電圧を供給する手段を有することを特徴とする半導体装置。 In claim 1,
The semiconductor device according to claim 1, wherein the voltage / current supply circuit includes means for supplying a voltage to the pixel through a voltage storage circuit.
前記電圧電流供給回路が前記画素に供給する前記電圧は、前記画素へのプリチャージ電圧であることを特徴とする半導体装置。 In claim 1 or claim 2,
The semiconductor device characterized in that the voltage supplied to the pixel by the voltage / current supply circuit is a precharge voltage to the pixel.
前記半導体装置を備えていることを特徴とする表示装置。 In any one of Claims 1 thru | or 3,
A display device comprising the semiconductor device.
前記表示装置を備えていることを特徴とする電子機器。 In claim 4,
An electronic apparatus comprising the display device.
前記電圧電流供給回路は画素に電圧を供給し、
前記電流記憶回路は前記画素に電流を供給することを特徴とする半導体装置の駆動方法。 The voltage / current supply circuit supplies current to the current storage circuit,
The voltage / current supply circuit supplies a voltage to the pixel,
The method of driving a semiconductor device, wherein the current storage circuit supplies a current to the pixel.
前記電圧電流回路は、電圧記憶回路を介して前記画素に電圧を供給することを特徴とする半導体装置の駆動方法。 In claim 6,
The method of driving a semiconductor device, wherein the voltage / current circuit supplies a voltage to the pixel through a voltage storage circuit.
前記電圧電流供給回路は前記画素にプリチャージ電圧を供給することを特徴とする半導体装置の駆動方法。
In claim 6 or claim 7,
The method of driving a semiconductor device, wherein the voltage / current supply circuit supplies a precharge voltage to the pixel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230763A JP4624032B2 (en) | 2003-08-15 | 2004-08-06 | Semiconductor device and driving method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003294023 | 2003-08-15 | ||
JP2004230763A JP4624032B2 (en) | 2003-08-15 | 2004-08-06 | Semiconductor device and driving method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010224484A Division JP4850303B2 (en) | 2003-08-15 | 2010-10-04 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005099745A true JP2005099745A (en) | 2005-04-14 |
JP2005099745A5 JP2005099745A5 (en) | 2007-09-06 |
JP4624032B2 JP4624032B2 (en) | 2011-02-02 |
Family
ID=34466913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004230763A Expired - Fee Related JP4624032B2 (en) | 2003-08-15 | 2004-08-06 | Semiconductor device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4624032B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011059709A (en) * | 2003-07-11 | 2011-03-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US8614656B2 (en) | 2004-01-30 | 2013-12-24 | Renesas Electronics Corporation | Display apparatus, and driving circuit for the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001296837A (en) * | 2000-04-13 | 2001-10-26 | Toray Ind Inc | Driving method for current controlled type display device |
JP2003043993A (en) * | 2001-07-27 | 2003-02-14 | Canon Inc | Active matrix type display |
JP2003066908A (en) * | 2001-08-28 | 2003-03-05 | Matsushita Electric Ind Co Ltd | Active matrix type display device and driving method therefor |
JP2003177709A (en) * | 2001-12-13 | 2003-06-27 | Seiko Epson Corp | Pixel circuit for light emitting element |
JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
JP2003223140A (en) * | 2002-01-30 | 2003-08-08 | Toyota Industries Corp | El (electroluminescence) display device and its driving method |
JP2003323152A (en) * | 2002-04-26 | 2003-11-14 | Toshiba Matsushita Display Technology Co Ltd | Driver circuit and el (electroluminescence) display device |
JP2005049844A (en) * | 2003-07-11 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
-
2004
- 2004-08-06 JP JP2004230763A patent/JP4624032B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001296837A (en) * | 2000-04-13 | 2001-10-26 | Toray Ind Inc | Driving method for current controlled type display device |
JP2003043993A (en) * | 2001-07-27 | 2003-02-14 | Canon Inc | Active matrix type display |
JP2003066908A (en) * | 2001-08-28 | 2003-03-05 | Matsushita Electric Ind Co Ltd | Active matrix type display device and driving method therefor |
JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
JP2003177709A (en) * | 2001-12-13 | 2003-06-27 | Seiko Epson Corp | Pixel circuit for light emitting element |
JP2003223140A (en) * | 2002-01-30 | 2003-08-08 | Toyota Industries Corp | El (electroluminescence) display device and its driving method |
JP2003323152A (en) * | 2002-04-26 | 2003-11-14 | Toshiba Matsushita Display Technology Co Ltd | Driver circuit and el (electroluminescence) display device |
JP2005049844A (en) * | 2003-07-11 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011059709A (en) * | 2003-07-11 | 2011-03-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US8378939B2 (en) | 2003-07-11 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8614656B2 (en) | 2004-01-30 | 2013-12-24 | Renesas Electronics Corporation | Display apparatus, and driving circuit for the same |
Also Published As
Publication number | Publication date |
---|---|
JP4624032B2 (en) | 2011-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5448266B2 (en) | Semiconductor device and electronic equipment | |
US8284128B2 (en) | Semiconductor device | |
US9620060B2 (en) | Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same | |
US9825624B2 (en) | Semiconductor device and driving method of the same | |
JP5938090B2 (en) | Semiconductor device | |
JP5288650B2 (en) | Semiconductor device | |
JP2015222433A (en) | Semiconductor device | |
JP4558509B2 (en) | Semiconductor device, display device, and electronic device | |
JP5057637B2 (en) | Semiconductor device | |
JP5116206B2 (en) | Semiconductor device | |
JP4624032B2 (en) | Semiconductor device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070718 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4624032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |