JP2005094577A - 通信端末装置 - Google Patents
通信端末装置 Download PDFInfo
- Publication number
- JP2005094577A JP2005094577A JP2003327627A JP2003327627A JP2005094577A JP 2005094577 A JP2005094577 A JP 2005094577A JP 2003327627 A JP2003327627 A JP 2003327627A JP 2003327627 A JP2003327627 A JP 2003327627A JP 2005094577 A JP2005094577 A JP 2005094577A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal waveform
- transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
Abstract
【課題】 パケット通信を行う回路に供給する電圧低下を10%以下に押さえるための平滑回路のコンデンサの容量を極めて小さくすることにより、小型化および軽量化を実現するようにする。
【解決手段】 あらかじめ設定された伝送レートに従って送信パケット期間内に所定回数の送信を行う送信回路4と、伝送レートに従って受信パケット期間内に所定回数の受信を行う受信回路5と、送信パケット期間および受信パケット期間内の送信回数および受信回数を間引きする変調器41および復調器54と、間引き後の送信の期間のみに送信回路4にパルス電流を供給し、間引き後の受信の期間のみに受信回路5にパルス電流を供給し、間引き後の送信および受信の期間のみに共通回路にパルス電流を供給する電源回路7と、電池8から電源回路7に供給する電流を平滑化する抵抗9およびコンデンサ10からなる電流平滑回路とを備えた。
【選択図】 図1
【解決手段】 あらかじめ設定された伝送レートに従って送信パケット期間内に所定回数の送信を行う送信回路4と、伝送レートに従って受信パケット期間内に所定回数の受信を行う受信回路5と、送信パケット期間および受信パケット期間内の送信回数および受信回数を間引きする変調器41および復調器54と、間引き後の送信の期間のみに送信回路4にパルス電流を供給し、間引き後の受信の期間のみに受信回路5にパルス電流を供給し、間引き後の送信および受信の期間のみに共通回路にパルス電流を供給する電源回路7と、電池8から電源回路7に供給する電流を平滑化する抵抗9およびコンデンサ10からなる電流平滑回路とを備えた。
【選択図】 図1
Description
本発明は、通信端末装置に関し、特に、断続的にデータを送受信するパケット通信を行う通信端末装置に関するものである。
近年、携帯電話などの通信端末装置の開発技術はめざましく、片手ですべての操作ができるまで小型軽量化が進んでいる。また、待ち受け時間も長くなり、セールスポイントの1つになっている。待ち受け時間を長くするために、消費電力を低減する様々な技術が開発されている。例えば、断続的にデータを送受信するパケット通信を行う通信端末装置において、送信および受信するパケットの期間のみに回路の電流を供給する電源回路が設けられている。
図14は、パケット通信を行う従来の通信端末装置の構成の一部を示す回路図であり、アンテナ11、バンドパスフィルタ12、共通回路13、送信回路14、受信回路15、データ処理回路16、電源回路17、電池18、および抵抗19およびコンデンサ20からなる電流平滑回路で構成されている。共通回路13は、局部発振器(LO)131および送受信切替器(SW)132で構成されている。送信回路14は、変調器141、ミキサ142、バッファ143、パワーアンプ(PA)144で構成されている。受信回路15は、ローノイズアンプ(LNA)151、ミキサ152、バッファ152、および復調器154で構成されている。なお、図には示していないが、送信するデータを入力する入力部や受信したデータを出力する出力部が設けられている。
図14は、パケット通信を行う従来の通信端末装置の構成の一部を示す回路図であり、アンテナ11、バンドパスフィルタ12、共通回路13、送信回路14、受信回路15、データ処理回路16、電源回路17、電池18、および抵抗19およびコンデンサ20からなる電流平滑回路で構成されている。共通回路13は、局部発振器(LO)131および送受信切替器(SW)132で構成されている。送信回路14は、変調器141、ミキサ142、バッファ143、パワーアンプ(PA)144で構成されている。受信回路15は、ローノイズアンプ(LNA)151、ミキサ152、バッファ152、および復調器154で構成されている。なお、図には示していないが、送信するデータを入力する入力部や受信したデータを出力する出力部が設けられている。
送信時においては、データ処理回路16からのベースバンド帯域の送信パケットのデータが、送信回路14に入力されて、変調器141で変調され、その変調信号がミキサ142に入力される。ミキサ142においては、共通回路13の局部発振器131からバッファ142を経た局部発振信号によって変調信号が高周波信号に変換されて、送信データを担う搬送波信号としてパワーアンプ144に入力される。パワーアンプ144で増幅された搬送波信号は、共通回路13に入力されて、送信信号と受信信号とを切り替える送受信切替器132を経て、バンドパスフィルタ12によって所定の帯域にフィルタリングされ、アンテナ11から送信される。
一方、受信時においては、アンテナ11から受信された受信パケットのデータを担う搬送波信号が、バンドパスフィルタ12を経て共通回路13に入力されて、送受信切替器132によって受信回路15に入力される。受信回路15において、入力された搬送波信号はローノイズアンプ151によって増幅されてミキサ152に入力される。ミキサ152においては、共通回路13の局部発振器131からバッファ153を経た局部発振信号によって搬送波信号が中間周波数に変換されて、復調器154に入力される。復調器154においてベースバンド帯域の受信パケットに復調されたデータは、データ処理回路16に入力される。
電源回路17は、共通回路13、送信回路14、受信回路15およびデータ処理回路16に電流を供給する。その場合において、各部が動作状態である期間に電流を供給する。パケット長は通常数百μsecから数msecであるが、ここでは、1msecの場合を例に採る。図15は、送受信パケットTX/RXのタイミングに応じて、各部に供給される電流の波形を示す図である。送信回路14に供給される電流iaは、送信データのパケットTXの期間には40mAが必要であり、他の期間にはほぼ0になる。受信回路15に供給される電流icは、受信データのパケットRXの期間には30mAが必要であり、他の期間にはほぼ0になる。共通回路13およびデータ処理回路16にそれぞれ供給される電流ibおよびidの合計は、送信データおよび受信データのパケットTXおよびRXの期間には10mAが必要であり、他の期間にはほぼ0になる。この結果、電流平滑回路を介して電池18から電源回路17に入力される全電流ieは、送信データのパケットTXの期間には50mAが必要であり、受信データのパケットRXの期間には40mAになり、他の期間には極めて0に近くなる。
次に、各部に必要な電流を供給するために、電流平滑回路のコンデンサ20に要求される容量を計算する。消費電流が大きい送信データのパケットTXの期間においては、消費電流が50mAであり、パケット長が1msecであるので、この通信端末装置の回路の動作電圧が3Vであるとして、コンデンサ20から動作時の電力を供給して、回路の電圧低下を10%以下に押さえようとすれば、コンデンサ20の容量Cは下記の計算で求められる。
C=50[mA]*1[msec] /(3[V]*0.1)=167[μF]
動作電圧が3Vであるので、コンデンサ20の定格電圧は少なくとも5Vは必要である。容量が167μFで定格電圧が5Vのコンデンサは形状が大きすぎて、移動用の通信端末装置には搭載できない。
C=50[mA]*1[msec] /(3[V]*0.1)=167[μF]
動作電圧が3Vであるので、コンデンサ20の定格電圧は少なくとも5Vは必要である。容量が167μFで定格電圧が5Vのコンデンサは形状が大きすぎて、移動用の通信端末装置には搭載できない。
電源回路や平滑回路の小型化に関しては様々な提案がなされている。
そのような提案の1つとして、トランスの利用率を高め、出力電圧のリップル分の発生要因を低減し、トランスや平滑フィルタの小型化などを図る電源装置およびその制御方式を提供するものがある。この提案によれば、二台のトランスの二次側電圧を直列および並列に接続するモードを有して、その比を制御することで出力電圧制御を行わせることにより、出力波形の変化分が少ないことから、出力フィルタの小型化できる。(特許文献1)
また、他の提案として、適正に過電流を防止でき小型化を図れる整流平滑回路を提供するものがある。この提案によれば、交流電源がプラスのときに交流入力を導通する第1のダイオードと、交流電源がマイナスのときに交流入力を導通する第2のダイオードと、スイッチング手段を有した電気・電子機器に直流を供給する第1の平滑コンデンサと、交流電源に対して第2のダイオードと直列に接続されて電気・電子機器に直流を供給する第2の平滑コンデンサと、交流電源と第1のダイオードとの間に直列に接続されて高周波を除去する第1のチョークコイルと、交流電源と第2のダイオードとの間に直列に接続されて高周波を除去する第2のチョークコイルとを備えることにより、第1および第2のチョークコイルに流れる電流を小さくできるので、第1および第2のチョークコイルの小型化が図れる。(特許文献2)
また、他の提案として、放電電灯調光装置のコンバータの平滑回路に用いるコンデンサの容量値およびチョークコイルのインダクタンスを小さくして装置の小型化、軽量化を図るものがある。この提案によれば、コンバータの制御回路にインバータの発振電圧の一部を帰還回路を通して加えることによってコンバータがインバータの発振周波数の2倍の周波数に同期して動作するようにして、コンバータの整流回路の出力端に現れる端子電圧に含まれるリップルが低減するため、整流回路に用いる電解コンデンサの容量を小さくすることができ、装置の小型化、軽量化を図ることができる。(特許文献3)
特開2003−33033号公報
特開2003−169473号公報
特開平6−119988号公報
そのような提案の1つとして、トランスの利用率を高め、出力電圧のリップル分の発生要因を低減し、トランスや平滑フィルタの小型化などを図る電源装置およびその制御方式を提供するものがある。この提案によれば、二台のトランスの二次側電圧を直列および並列に接続するモードを有して、その比を制御することで出力電圧制御を行わせることにより、出力波形の変化分が少ないことから、出力フィルタの小型化できる。(特許文献1)
また、他の提案として、適正に過電流を防止でき小型化を図れる整流平滑回路を提供するものがある。この提案によれば、交流電源がプラスのときに交流入力を導通する第1のダイオードと、交流電源がマイナスのときに交流入力を導通する第2のダイオードと、スイッチング手段を有した電気・電子機器に直流を供給する第1の平滑コンデンサと、交流電源に対して第2のダイオードと直列に接続されて電気・電子機器に直流を供給する第2の平滑コンデンサと、交流電源と第1のダイオードとの間に直列に接続されて高周波を除去する第1のチョークコイルと、交流電源と第2のダイオードとの間に直列に接続されて高周波を除去する第2のチョークコイルとを備えることにより、第1および第2のチョークコイルに流れる電流を小さくできるので、第1および第2のチョークコイルの小型化が図れる。(特許文献2)
また、他の提案として、放電電灯調光装置のコンバータの平滑回路に用いるコンデンサの容量値およびチョークコイルのインダクタンスを小さくして装置の小型化、軽量化を図るものがある。この提案によれば、コンバータの制御回路にインバータの発振電圧の一部を帰還回路を通して加えることによってコンバータがインバータの発振周波数の2倍の周波数に同期して動作するようにして、コンバータの整流回路の出力端に現れる端子電圧に含まれるリップルが低減するため、整流回路に用いる電解コンデンサの容量を小さくすることができ、装置の小型化、軽量化を図ることができる。(特許文献3)
しかしながら、上記特許文献1ないし特許文献3に記載された技術によっても、断続的にデータの送受信を行うパケット通信を行う通信端末装置において、回路の電圧低下を10%以下に押さえるとともに、平滑回路に用いるコンデンサの容量を小さくするための解決策の参考になるような内容ではない。
本発明は、上記従来の課題を解決するためのものであり、パケット通信を行う回路に供給する電圧低下を10%以下に押さえるための平滑回路のコンデンサの容量を極めて小さくすることにより、小型化および軽量化を実現する通信端末装置を提供することを目的とする。
請求項1記載の通信端末装置は、あらかじめ設定された伝送レートに従って一定時間(実施形態においては、1msecの送信パケット期間TXに相当する)内に所定回数の送信を行う送信回路(実施形態においては、図1の送信回路4に相当する)と、伝送レートに従って一定時間(実施形態においては、1msecの受信パケット期間RXに相当する)内に所定回数の受信を行う受信回路(実施形態においては、図1の受信回路5に相当する)と、一定時間内の送信回数および受信回数を間引きする通信間引き手段(実施形態においては、図1の変調器41および復調器54に相当する)と、間引き後の送信の期間のみに送信回路に電流(実施形態においては、図9のパルス電流iaに相当する)を供給し、間引き後の受信の期間のみに受信回路に電流(実施形態においては、図9のパルス電流icに相当する)を供給する電流発生回路(実施形態においては、図1の電源回路7に相当する)と、所定の直流電圧(実施形態においては、図1の電池8に相当する)から電流発生回路に供給する電流を平滑化する電流平滑回路(実施形態においては、図1の抵抗9およびコンデンサ10からなる回路に相当する)とを備えた構成になっている。
請求項1の通信端末装置において、請求項2に記載したように、通信間引き手段は、送信信号および受信信号における同期信号およびパケット通信におけるデータの伝送速度のレートを識別するパケット情報信号を間引きするような構成にしてもよい。
また、請求項1の通信端末装置において、請求項3に記載したように、通信間引き手段は、パケット情報信号に含まれるデータの伝送レートが低速伝送のレートである場合には、同期信号、パケット情報信号およびデータを間引きするような構成にしてもよい。
また、請求項1の通信端末装置において、請求項3に記載したように、通信間引き手段は、パケット情報信号に含まれるデータの伝送レートが低速伝送のレートである場合には、同期信号、パケット情報信号およびデータを間引きするような構成にしてもよい。
本発明の通信端末装置は、パケット通信を行う回路に供給する電圧低下を10%以下に押さえるための平滑回路のコンデンサの容量を極めて小さくすることにより、小型化および軽量化を実現できるという効果が得られる。
以下、本発明による通信端末装置の実施形態について、図1ないし図13を参照して説明する。
図1は、パケット通信を行う通信端末装置の構成を示す一部の回路図であり、アンテナ1、バンドパスフィルタ2、共通回路3、送信回路4、受信回路5、データ処理回路6、電源回路7、電池8、および抵抗9とコンデンサ10とからなる電流平滑回路で構成されている。共通回路3は、局部発振器(LO)31および送受信切替器(SW)32で構成されている。送信回路4は、変調器41、ミキサ42、バッファ43、パワーアンプ(PA)44、およびローパスフィルタ(LPF)45で構成されている。受信回路15は、ローノイズアンプ(LNA)51、ミキサ52、バッファ52、および復調器54で構成されている。なお、図には示していないが、送信するデータを入力するキーボードなどの入力部や受信したデータを出力するスピーカや外部記憶媒体などの出力部が設けられている。
図1は、パケット通信を行う通信端末装置の構成を示す一部の回路図であり、アンテナ1、バンドパスフィルタ2、共通回路3、送信回路4、受信回路5、データ処理回路6、電源回路7、電池8、および抵抗9とコンデンサ10とからなる電流平滑回路で構成されている。共通回路3は、局部発振器(LO)31および送受信切替器(SW)32で構成されている。送信回路4は、変調器41、ミキサ42、バッファ43、パワーアンプ(PA)44、およびローパスフィルタ(LPF)45で構成されている。受信回路15は、ローノイズアンプ(LNA)51、ミキサ52、バッファ52、および復調器54で構成されている。なお、図には示していないが、送信するデータを入力するキーボードなどの入力部や受信したデータを出力するスピーカや外部記憶媒体などの出力部が設けられている。
送信時においては、データ処理回路6からのベースバンド帯域の送信パケットのデータが、送信回路4に入力されて、変調器41で変調され、その変調信号がローパスフィルタ45を介してミキサ42に入力される。ミキサ42においては、共通回路3の局部発振器31からバッファ43を経た局部発振信号によって変調信号が高周波信号に変換されて、送信データを担う搬送波信号としてパワーアンプ44に入力される。パワーアンプ44で増幅された搬送波信号は、共通回路3に入力されて、送信信号と受信信号とを切り替える送受信切替器32を経て、バンドパスフィルタ2によって所定の帯域にフィルタリングされ、アンテナ1から送信される。
一方、受信時においては、アンテナ1から受信された受信パケットのデータを担う搬送波信号が、バンドパスフィルタ2を経て共通回路3に入力されて、送受信切替器32によって受信回路5に入力される。受信回路5において、入力された搬送波信号はローノイズアンプ51によって増幅されてミキサ52に入力される。ミキサ52においては、共通回路3の局部発振器31からバッファ53を経た局部発振信号によって搬送波信号が中間周波数に変換されて、復調器54に入力される。復調器54においてベースバンド帯域の受信パケットに復調されたデータは、データ処理回路6に入力される。電源回路7は、共通回路3、送信回路4、受信回路5およびデータ処理回路6に電流を供給する。その場合において、各部が動作状態である期間に電流を供給する。一般に、パケット長は通常数百μsecから数msecであるが、従来技術との比較のために、1msecの場合を例に採る。また、データクロックとシンボルクロックとの分周比は4とする。
図2は、図1における変調器41の回路図であり、図3の信号波形Aないし信号波形Kは、図2の変調器41に高速伝送であるハイレベルのレートが設定された場合に、ウィンドウ生成クロックおよびデータの入力によって、回路の対応する符号A〜Kの部分の信号波形を示すタイミングチャートである。1/4分周器101およびDフリップフロップ102のクロック入力端子CKには、ウィンドウ生成クロックである図3の信号波形Aが入力される。ウィンドウ生成クロックの周波数は1MHzとする。1/4分周器101で分周された分周クロック信号である信号波形Cは、Dフリップフロップ102のデータ入力端子Dに入力されて、クロック入力端子CKに入力された信号波形Aの立ち上がりでラッチ(保持)される。信号波形Cは1/4分周器101によって遅延されているので、Dフリップフロップ102のデータ出力端子Qからは図3の信号波形Dが出力され、インバータ103で反転されてANDゲート104の第1の入力端子に入力される。ANDゲート104の第2の入力端子には、分周クロック信号Cが入力される。したがって、ANDゲート104の出力端子からは、図3の信号波形Eが出力されて、ORゲート105の第1の入力端子に入力される。ORゲート105の第2の入力端子には、ハイレベルのレート設定信号Bが入力されるので、ORゲート105の出力端子からは、ANDゲート104の出力である信号波形Eのレベルの如何にかかわらず、図3のハイレベルの信号波形Fが出力される。
インバータ106およびANDゲート107の第1の入力端子には、ハイレベルのレート設定信号である図3の信号波形Bが入力され、ANDゲート107の第2の入力端子には、信号波形Aが入力される。インバータ106からのローレベルの出力は、ANDゲート108の第1の入力端子に入力され、ANDゲート108の第2の入力端子には、1/4分周器101で分周された分周クロック信号である図3の信号波形Cが入力される。この結果、ANDゲート107の出力端子からは信号波形Aと同じ信号波形が出力され、ANDゲート108の出力端子からはローレベルの信号波形が出力される。ORゲート109は、ANDゲート107の出力およびANDゲート108の出力のオアを取るので、その出力からは図3の信号波形Hすなわちウィンドウ生成クロックである信号波形Aと同じ信号波形が出力される。
Dフロップフロップ110のクロック入力端子CKには、ORゲート109の出力である信号波形Hが入力され、Dフロップフロップ110のデータ入力端子Dには、図3の信号波形Gが入力される。信号波形HはANDゲート107およびORゲート109によって信号波形Gよりも遅延するので、信号波形Hの立ち上がりでラッチされた信号波形Gは、図3の信号波形IとしてDフロップフロップ110のデータ出力端子Qから出力される。
この信号波形Iは、インバータ111で反転されてANDゲート112の第1の入力端子に入力されるとともに、ANDゲート113の第1の入力端子に入力される。また、ウィンドウ生成クロックである図3の信号波形Aは、ANDゲート113の第2の入力端子に入力されるとともに、インバータ114で反転されてANDゲート113の第2の入力端子に入力される。そして、ANDゲート112の出力およびANDゲート113の出力は、それぞれORゲート115の第1および第2の入力端子に入力される。その結果、ORゲート115の出力端子からは、図3の信号波形Jが出力される。
この信号波形Jは、ANDゲート116の第1の入力端子に入力される。一方、ORゲート105の出力である図3のハイレベルの信号波形Fは、ANDゲート116の第2の入力端子に入力される。したがって、ANDゲート116の出力端子からは、信号波形Jと同じ信号波形である図3の信号波形Kが出力される。すなわち、変調器41にウィンドウ生成クロックである信号波形A、ハイレベルのレート設定信号である信号波形B、データである信号波形Gが入力された場合には、変調器41からは信号波形Kが出力される。信号波形Gがローレベル「0」の場合には、信号波形Kはウィンドウ生成クロックの前半の位相に同期し、信号波形Gがハイレベル「1」の場合には、信号波形Kはウィンドウ生成クロックの後半の位相に同期している。すなわち、信号波形Kは、信号波形Gの値「1」又は「0」に応じてパルス位置変調(PPK)された変調信号になっている。
図4の信号波形Aないし信号波形Kは、図2の変調器41に低速伝送のローレベルのレートが設定された場合に、ウィンドウ生成クロックおよびデータの入力によって、回路の対応する符号A〜Kの部分に発生する信号波形を示すタイミングチャートである。1/4分周器101およびDフリップフロップ102のクロック入力端子CKには、ウィンドウ生成クロックである図4の信号波形Aが入力される。1/4分周器101で分周された分周クロック信号である信号波形Cは、Dフリップフロップ102のデータ入力端子Dに入力されて、クロック入力端子CKに入力された信号波形Aの立ち上がりでラッチされる。信号波形Cは1/4分周器101によって遅延されているので、Dフリップフロップ102のデータ出力端子Qからは図4の信号波形Dが出力され、インバータ103で反転されてANDゲート104の第1の入力端子に入力される。ANDゲート104の第2の入力端子には、信号波形Cが入力される。したがって、ANDゲート104の出力端子からは、図4の信号波形Eが出力されて、ORゲート105の第1の入力端子に入力される。ORゲート105の第2の入力端子には、ローレベルのレート設定信号Bが入力されるので、ORゲート105の出力端子からは、信号波形Eと同じ信号波形である図4の信号波形Fが出力される。
インバータ106およびANDゲート107の第1の入力端子には、ローレベルのレート設定信号である図4の信号波形Bが入力され、ANDゲート107の第2の入力端子には、ウィンドウ生成クロックである信号波形Aが入力される。インバータ106からのハイレベルの出力は、ANDゲート108の第1の入力端子に入力され、ANDゲート108の第2の入力端子には、1/4分周器101で分周された分周クロック信号である信号波形Cが入力される。この結果、ANDゲート107の出力端子からはローレベルの信号波形が出力され、ANDゲート108の出力端子からは信号波形Cが出力される。ORゲート109は、ANDゲート107の出力およびANDゲート108の出力のオアを取るので、その出力からは信号波形Cと同じ信号波形である図4の信号波形Hが出力される。
Dフロップフロップ110のクロック入力端子CKには、ORゲート109の出力である信号波形Hが入力され、Dフロップフロップ110のデータ入力端子Dには、図4の信号波形Gが入力される。Dフロップフロップ110においては、ANDゲート108およびORゲート109で遅延された信号波形Hの立ち上がりで信号波形Gがでラッチされ、図4の信号波形Iとしてデータ出力端子Qから出力される。
この信号波形Iは、インバータ111で反転されてANDゲート112の第1の入力端子に入力されるとともに、ANDゲート113の第1の入力端子に入力される。また、ウィンドウ生成クロックである図3の信号波形Aは、ANDゲート113の第2の入力端子に入力されるとともに、インバータ114で反転されてANDゲート113の第2の入力端子に入力される。そして、ANDゲート112の出力およびANDゲート113の出力は、それぞれORゲート115の第1および第2の入力端子に入力される。その結果、ORゲート115の出力端子からは、図4の信号波形Jが出力される。
この信号波形Jは、ANDゲート116の第1の入力端子に入力される。一方、ORゲート105の出力である図4の信号波形Fは、ANDゲート116の第2の入力端子に入力される。したがって、ANDゲート116の出力端子からは、図4の信号波形Kが出力される。すなわち、変調器41にウィンドウ生成クロックである信号波形A、ローレベルのレート設定信号である信号波形B、データである信号波形Gが入力された場合には、変調器41からはウィンドウ生成クロックの4倍の周期を持つ間引きされた信号波形Kが出力される。また、ハイレベルのレート設定信号の場合と同様に、信号波形Gがローレベル「0」の場合には、信号波形Kはウィンドウ生成クロックAの前半の位相に同期し、信号波形Gがハイレベル「1」の場合には、信号波形Kはウィンドウ生成クロックAの後半の位相に同期している。すなわち、間引きされた信号波形Kは、信号波形Gの値「1」又は「0」に応じてパルス位置変調(PPK)された「0,1,1,0,1,…」の変調信号になっている。
この間引きされた信号波形Kがさらにパケット通信の無線信号として送信される。図5は、「1,0,1,1…」のデータを担う無線信号である。間引きがない場合には同じデータを4スロット分送信するが、間引きした場合には1スロットでデータを送信する。この場合において、ウィンドウ生成クロックの周波数は1MHzであるので、1スロットの期間は1μsecである。すなわち、送信パケット期間において1μsecの期間に送信に必要な消費電流が増加する。
図6は、図1の受信回路5における復調器54の構成を示す回路図であり、図7の信号波形Aないし信号波形Kは、図6の復調器54に高速伝送であるハイレベルのレートが設定された場合に、ウィンドウ生成クロックおよびデータの入力によって、回路の対応する符号A〜Kの部分の信号波形を示すタイミングチャートである。1/4分周器201およびDフリップフロップ202のクロック入力端子CKおよびインバータ203には、ウィンドウ生成クロックである図7の信号波形Aが入力される。1/4分周器201で分周された分周クロック信号である図7の信号波形Cは、Dフリップフロップ202のデータ入力端子Dに入力されて、クロック入力端子CKに入力されたウィンドウ生成クロックである信号波形Aの立ち上がりでラッチされる。信号波形Cは1/4分周器201によって遅延しているので、Dフリップフロップ202のデータ出力端子Qからは図7の信号波形Dが出力される。
この信号波形Dはインバータ204で反転されて3入力ANDゲート205の第1の入力端子に入力される。3入力ANDゲート205の第2の入力端子には分周クロック信号である信号波形Cが入力され、第3の入力端子にはインバータ203の出力すなわち信号波形Aの反転波形が入力される。したがって、3入力ANDゲート205の出力端子からは図7の信号波形Eが出力される。この信号波形EはORゲート206の第1の入力端子に入力される。一方、ORゲート206の第2の入力端子にはハイレベルのレート設定信号である図7の信号波形Bが入力される。この結果、ORゲート206の出力端子からは、第1の入力端子に入力される信号波形Eにかかわらず、図7のハイレベルの信号波形Gが出力される。
信号波形Gは、インバータ207でローレベルに反転されてANDゲート208の第1の入力端子に入力されるので、ANDゲート208の第2の入力端子に入力される信号にかかわらず、ANDゲート208の出力端子からは図7のローレベルの信号波形Hが出力される。ANDゲート209の第1の入力端子には受信データである図7の信号波形Fが入力され、第2の入力端子にはORゲート206の出力であるハイレベルの信号波形Gが入力される。したがって、ANDゲート209の出力端子からは信号波形Fと同じ信号波形である図7の信号波形Iが出力される。ORゲート210の第1の入力端子にはANDゲート208の出力であるローレベルの信号波形Hが入力され、第2の入力端子にはANDゲート209の出力である信号波形Iが入力される。
したがって、ORゲート210の出力端子からは信号波形Iと同じ信号波形である図7の信号波形Jが出力されて、Dフリップフロップ211のデータ入力端子Dに入力される。Dフリップフロップ211のクロック入力端子CKにはウィンドウ生成クロックである信号波形Aが入力されるので、信号波形Aの立ち上がりで信号波形Jがラッチされる。信号波形JはANDゲート209およびORゲート210によって信号波形Aよりも遅延しているので、Dフリップフロップ211のデータ出力端子Qからは図7の信号波形Kが出力される。
この結果、送信側における図2の変調器41に入力された送信データである図3の信号波形Gは、受信側における図2の復調器54で復調された信号波形Kとして復元される。
この結果、送信側における図2の変調器41に入力された送信データである図3の信号波形Gは、受信側における図2の復調器54で復調された信号波形Kとして復元される。
図8の信号波形Aないし信号波形Kは、図6の復調器54に低速伝送であるローレベルのレートが設定された場合に、ウィンドウ生成クロックおよびデータの入力によって、図6の回路の対応する符号A〜Kの部分の信号波形を示すタイミングチャートである。1/4分周器201およびDフリップフロップ202のクロック入力およびインバータ203には、ウィンドウ生成クロックである図8の信号波形Aが入力される。1/4分周器201で分周された分周クロック信号である図8の信号波形Cは、Dフリップフロップ202のデータ入力端子Dに入力されて、クロック入力端子CKに入力されたウィンドウ生成クロックである信号波形Aの立ち上がりでラッチされる。信号波形Cは1/4分周器201によって遅延しているので、Dフリップフロップ202のデータ出力端子Qからは図8の信号波形Dが出力される。
この信号波形Dはインバータ204で反転されて3入力ANDゲート205の第1の入力端子に入力される。3入力ANDゲート205の第2の入力端子には分周クロック信号である信号波形Cが入力され、第3の入力端子にはインバータ203の出力すなわち信号波形Aの反転波形が入力される。したがって、3入力ANDゲート205の出力端子からは図7の信号波形Eが出力される。この信号波形EはORゲート206の第1の入力端子に入力される。ここまでの信号処理および符号A〜Eにおける信号波形は、高速伝送の場合と同じである。
低速伝送の場合には、ORゲート206の第2の入力端子にローレベルのレート設定信号である図8の信号波形Bが入力される。したがって、ORゲート206の出力端子からは第1の入力端子の信号波形Eが図8の信号波形Gとして出力される。この信号波形Gはインバータ207で反転されてANDゲート208の第1の入力端子に入力されるとともに、ANDゲート209の第1の入力端子にも信号波形Gが入力される。ANDゲート209の第2の入力端子には「0,1,1,0,1,…」の受信データである図8の信号波形Fが入力されるので、ANDゲート209の出力端子からは信号波形Eと信号波形Fとの論理積として図8の信号波形Iが出力される。
この信号波形IはORゲート210の第1の入力端子に入力され、第2の入力端子にはANDゲート208の出力が入力される。上記したように、ANDゲート208の第1の入力端子には反転された信号波形Gが入力され、第2の入力端子にはDフリップフロップ202のデータ出力端子Qの信号波形が入力される。このときDフリップフロップ211のデータ出力端子Qの信号波形はローレベルであり、Dフリップフロップ211のデータ入力端子Dのハイレベルの信号波形がラッチされるまでの期間においては、ANDゲート208の出力もローレベルである。したがって、この期間においては、ORゲート210の出力端子からは信号波形Iと同じ信号波形Jが出力される。
この信号波形JはDフリップフロップ211のデータ入力端子Dに入力され、クロック入力端子CKに入力された信号波形Aの立ち上がりでラッチされる。信号波形JはANDゲート209およびORゲート210によって信号波形Aよりも遅延しているので、信号波形Iがハイレベルからローレベルに変化する前のタイミングでラッチされ、Dフリップフロップ211のデータ出力端子Qからはハイレベルの信号波形がANDゲート208の第2の入力端子にフィードバックされる。この結果、ANDゲート208の出力である信号波形Hがローレベルからハイレベルに変化し、ORゲート210の出力である信号波形Jは信号波形Iがハイレベルからローレベルに変化してもハイレベルを維持する。この後は、信号波形E、信号波形Fおよび信号波形Kの組み合わせに応じた信号波形がDフリップフロップ211のデータ入力端子Dに入力される。
すなわち、図8の信号波形Fと信号波形Gとの論理積である信号波形IがANDゲート209からORゲート210の第1の入力端子に入力され、図8の信号波形Gの反転波形と信号波形Kとの論理積である信号波形HがANDゲート208からORゲート210の第2の入力端子に入力される。したがって、ORゲート210の出力端子からは図8の信号波形Jが出力されて、Dフリップフロップ211のデータ入力端子Dに入力される。Dフリップフロップ211のクロック入力端子にはウィンドウ生成クロックである信号波形Aが入力されるので、信号波形Aの立ち上がりで信号波形Jがラッチされる。信号波形JはANDゲート209およびORゲート210によって信号波形Aよりも遅延しているので、Dフリップフロップ211のデータ出力端子Qからは図8の信号波形Kが出力される。
この結果、低速伝送の場合の受信データである図8の信号波形Fが、高速伝送の場合の受信データである図7の信号波形Fを間引きした信号であっても、送信側における図2の変調器41に入力された送信データである図3の信号波形Gは、高速伝送の場合と同様に、受信側における図2の復調器54で復調された信号波形Kとして復元される。
この結果、低速伝送の場合の受信データである図8の信号波形Fが、高速伝送の場合の受信データである図7の信号波形Fを間引きした信号であっても、送信側における図2の変調器41に入力された送信データである図3の信号波形Gは、高速伝送の場合と同様に、受信側における図2の復調器54で復調された信号波形Kとして復元される。
図9は、送信信号を間引きした場合に、送受信パケットTX/RXのタイミングに応じて、各部に供給される電流の波形を示す図である。送信回路4に供給される電流iaは、パケットTXの期間の中で間引きされた後の実際の送信期間は40mAの電流が必要であるが、間引きされた期間は極めて少ない電流で済む。同様に、受信回路5に供給される電流icは、パケットRXの期間の中で間引きされた後の実際の受信期間は30mAが必要であるが、間引きされた期間は極めて少ない電流で済む。すなわち、送信回路4および受信回路5に供給される電流波形は櫛の歯状になる。共通回路3およびデータ処理回路6にそれぞれ供給される電流ibおよびidの合計は、送信データおよび受信データのパケットTXおよびRXの期間には10mAが必要であり、他の期間にはほぼ0になる。
この結果、電流平滑回路から電源回路7に入力される全電流ieは、間引きされた期間は電流ibおよび電流idにわずかな値を加算した少ない電流で済み、間引きした後の実際の送受信期間だけ30mAから40mAの櫛の歯状の電流波形が電流ibおよび電流idに加えて必要となる。したがって、電池8から電流平滑回路に流れる電流ifは、櫛の歯状の電流波形が抵抗9およびコンデンサ10によって平滑されてピーク電流を大幅に低減できる。
この場合において、電流平滑回路のコンデンサ10に要求される容量を計算する。クロックが1MHzであったとすると、送信データのパケットTXの期間においては、1μsecの期間に50mAの消費電流が必要となる。この通信端末装置の回路の動作電圧が3Vであるとして、コンデンサ10から動作時の電力を供給して、回路の電圧低下を10%以下に押さえようとすれば、コンデンサ10の容量Cは下記の計算で求められる。
C=50[mA]*1[μsec] /(3[V]*0.1)=0.167[μF]
すなわち、低速伝送の通信端末装置における電流平滑回路のコンデンサ10の容量Cは、図14に示した従来例におけるコンデンサ20の容量の1/000の容量で済むことになり、定格電圧を5Vにしても移動用の通信端末装置に十分に搭載できる形状となる。
C=50[mA]*1[μsec] /(3[V]*0.1)=0.167[μF]
すなわち、低速伝送の通信端末装置における電流平滑回路のコンデンサ10の容量Cは、図14に示した従来例におけるコンデンサ20の容量の1/000の容量で済むことになり、定格電圧を5Vにしても移動用の通信端末装置に十分に搭載できる形状となる。
パケット通信の送信信号は、受信側でPLLなどの同期を取るための同期信号(Preamble )、伝送速度のレートなどを含むパケット情報信号(Info )、および実際の送信データ(Data )で構成されている。このうち同期信号およびパケット情報信号については低速伝送が可能であり、送信データについてはパケット情報信号に低速伝送である情報を含めることで低速伝送が可能である。
図10は、同期信号を低速伝送のレートで送受信した場合の間引きの様子を示す図である。また、図11は、パケット情報信号を低速伝送のレートで送受信した場合の間引きの様子を示す図である。このパケット情報信号に低速伝送のレートを示す情報を含めた場合には、送信データを低速伝送のレートで間引きして送信し、受信側ではパケット情報信号を解読して、低速伝送のレートである場合には間引きされた受信データを復調して送信データを復元する。図12は、データを低速伝送のレートで送受信した場合の間引きの様子を示す図である。図13は、データを高速伝送のレートで送受信した場合の様子を示す図である。
図10は、同期信号を低速伝送のレートで送受信した場合の間引きの様子を示す図である。また、図11は、パケット情報信号を低速伝送のレートで送受信した場合の間引きの様子を示す図である。このパケット情報信号に低速伝送のレートを示す情報を含めた場合には、送信データを低速伝送のレートで間引きして送信し、受信側ではパケット情報信号を解読して、低速伝送のレートである場合には間引きされた受信データを復調して送信データを復元する。図12は、データを低速伝送のレートで送受信した場合の間引きの様子を示す図である。図13は、データを高速伝送のレートで送受信した場合の様子を示す図である。
以上のように、上記実施形態の通信端末装置によれば、あらかじめ設定された伝送レートに従って送信パケット期間内に所定回数の送信を行う送信回路4と、伝送レートに従って受信パケット期間内に所定回数の受信を行う受信回路5と、送信パケット期間および受信パケット期間内の送信回数および受信回数を間引きする変調器41および復調器54と、間引き後の送信の期間のみに送信回路4にパルス電流を供給し、間引き後の受信の期間のみに受信回路5にパルス電流を供給し、間引き後の送信および受信の期間のみに共通回路にパルス電流を供給する電源回路7と、電池8から電源回路に供給する電流を平滑化する抵抗9およびコンデンサ10からなる電流平滑回路とを備えたので、パケット通信を行う回路7に供給する電圧低下を10%以下に押さえるための平滑回路のコンデンサの容量を極めて小さくすることにより、小型化および軽量化を実現できる。
なお、上記実施形態においては、ウィンドウ生成クロックとデータクロックとの比を1対4とする変調方式を採用したが、他の比を採用した変調方式でもよい。また、2値のパルス位置変調(PPK)を適用して間引き処理を行う構成にしたが、多値のパルス位置変調を適用して間引き処理を行う構成にしてもよい。さらに、パルス位置変調以外の位相シフト変調(PSK)あるいは振幅シフト変調(ASK)の変調方式を適用して間引き処理を行う構成にしてもよい。
1 アンテナ
2 バンドパスフィルタ
3 共通回路
4 送信回路
5 受信回路
6 データ処理回路
7 電源回路
8 電池
9 抵抗
10 コンデンサ
31 局部発振器
32 送受信切替器
41 変調器
42,52 ミキサ
43,53 バッファ
44 パワーアンプ
45 ローパスフィルタ
51 ローノイズアンプ
54 復調器
2 バンドパスフィルタ
3 共通回路
4 送信回路
5 受信回路
6 データ処理回路
7 電源回路
8 電池
9 抵抗
10 コンデンサ
31 局部発振器
32 送受信切替器
41 変調器
42,52 ミキサ
43,53 バッファ
44 パワーアンプ
45 ローパスフィルタ
51 ローノイズアンプ
54 復調器
Claims (3)
- あらかじめ設定された伝送レートに従って一定時間内に所定回数の送信を行う送信回路と、
前記伝送レートに従って一定時間内に所定回数の受信を行う受信回路と、
前記一定時間内の送信回数および受信回数を間引きする通信間引き手段と、
間引き後の送信の期間のみに前記送信回路に電流を供給し、間引き後の受信の期間のみに前記受信回路に電流を供給する電流発生回路と、
所定の直流電圧から前記電流発生回路に供給する電流を平滑化する電流平滑回路と、
を備えた無線通信装置。 - 前記通信間引き手段は、送信信号および受信信号における同期信号およびパケット通信におけるデータの伝送速度のレートを識別するパケット情報信号を間引きすることを特徴とする請求項1記載の通信端末装置。
- 前記通信間引き手段は、前記パケット情報信号に含まれるデータの伝送レートが低速伝送のレートである場合には、同期信号、パケット情報信号およびデータを間引きすることを特徴とする請求項1記載の通信端末装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003327627A JP2005094577A (ja) | 2003-09-19 | 2003-09-19 | 通信端末装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003327627A JP2005094577A (ja) | 2003-09-19 | 2003-09-19 | 通信端末装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005094577A true JP2005094577A (ja) | 2005-04-07 |
Family
ID=34457449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003327627A Pending JP2005094577A (ja) | 2003-09-19 | 2003-09-19 | 通信端末装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005094577A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8744618B2 (en) | 2007-09-06 | 2014-06-03 | The Coca-Cola Company | Systems and methods for facilitating consumer-dispenser interactions |
US8751037B2 (en) | 2007-09-06 | 2014-06-10 | The Coca-Cola Company | Systems and methods for dispensing consumable products |
US8755932B2 (en) | 2007-09-06 | 2014-06-17 | The Coca-Cola Company | Systems and methods for facilitating consumer-dispenser interactions |
US9014846B2 (en) | 2007-09-06 | 2015-04-21 | The Coca-Cola Company | Systems and methods for providing portion control programming in a product forming dispenser |
US9499382B2 (en) | 2007-09-06 | 2016-11-22 | The Coca-Cola Company | Systems and methods for monitoring and controlling the dispense of a plurality of product forming ingredients |
-
2003
- 2003-09-19 JP JP2003327627A patent/JP2005094577A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8744618B2 (en) | 2007-09-06 | 2014-06-03 | The Coca-Cola Company | Systems and methods for facilitating consumer-dispenser interactions |
US8751037B2 (en) | 2007-09-06 | 2014-06-10 | The Coca-Cola Company | Systems and methods for dispensing consumable products |
US8755932B2 (en) | 2007-09-06 | 2014-06-17 | The Coca-Cola Company | Systems and methods for facilitating consumer-dispenser interactions |
US9014846B2 (en) | 2007-09-06 | 2015-04-21 | The Coca-Cola Company | Systems and methods for providing portion control programming in a product forming dispenser |
US9499382B2 (en) | 2007-09-06 | 2016-11-22 | The Coca-Cola Company | Systems and methods for monitoring and controlling the dispense of a plurality of product forming ingredients |
US10059581B2 (en) | 2007-09-06 | 2018-08-28 | The Coca-Cola Company | Systems and methods for dispensing consumable products |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200358352A1 (en) | Switched-capacitor converter with multi-tapped autotransformer | |
JP7414412B2 (ja) | 動的に出力電圧を変更するスイッチングレギュレータ、及び、それを含む電源回路 | |
US11394242B2 (en) | Wireless power transfer in-band communication circuit and method | |
JP2007082324A (ja) | 電源装置とその制御方法及び前記電源装置を用いた電子機器 | |
JP5891387B2 (ja) | 無線電力データ伝送システム、送電装置、および受電装置 | |
US20050063488A1 (en) | Inductive data and power link suitable for integration | |
JP5434297B2 (ja) | 送電制御装置、送電装置、無接点電力伝送システムおよび電子機器 | |
TW200919929A (en) | Dynamic selection of oscillation signal frequency for power converter | |
US7142819B1 (en) | Circuits and methods for controlling switching noise in switched-mode circuits | |
JP6773902B2 (ja) | 絶縁バリヤを越えて電力を伝送するためのシステムおよび方法 | |
US9960608B2 (en) | High frequency multi-level rectification | |
CN111512534B (zh) | 用于无线电力传输接收器的低谐波下变频整流器 | |
JP2012253746A (ja) | 無線電力データ伝送システム、送電装置、および受電装置 | |
WO2017199603A1 (ja) | 通信システムおよび送信装置 | |
JP2017103758A (ja) | ワイヤレス受電装置、電子機器、fskが施された電力信号の復調方法 | |
JP2005094577A (ja) | 通信端末装置 | |
CN102208870A (zh) | 侦测磁性装置的连续电流模式运作的方法及装置 | |
JP5412856B2 (ja) | 双方向コンバータ | |
US8242848B2 (en) | Oscillation frequency control circuit, and DC-DC converter and semiconductor device having the same | |
TW527778B (en) | Phase lock loop circuit and wireless communication terminal machine | |
JP2001292188A (ja) | 無線通信装置及びその無線周波数補正方式 | |
WO2023225434A2 (en) | Wireless power systems with amplitude-shift-keying communications | |
JP5262687B2 (ja) | 双方向コンバータ | |
CN106469935B (zh) | 无线充电系统及其无线送电装置及无线送电方法 | |
JP3699011B2 (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060404 |