JP2005093776A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005093776A
JP2005093776A JP2003325962A JP2003325962A JP2005093776A JP 2005093776 A JP2005093776 A JP 2005093776A JP 2003325962 A JP2003325962 A JP 2003325962A JP 2003325962 A JP2003325962 A JP 2003325962A JP 2005093776 A JP2005093776 A JP 2005093776A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
resin
forming
semiconductor
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003325962A
Other languages
English (en)
Other versions
JP4326891B2 (ja
Inventor
Hiroyuki Kurata
博之 倉田
Fumihiko Yamazaki
文彦 山崎
Yoshimitsu Karasawa
由光 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2003325962A priority Critical patent/JP4326891B2/ja
Publication of JP2005093776A publication Critical patent/JP2005093776A/ja
Application granted granted Critical
Publication of JP4326891B2 publication Critical patent/JP4326891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Dicing (AREA)

Abstract

【課題】 インターポーザを用いずに半導体装置を実装基板に直接接合することを可能にし、個々の半導体装置に分離切断する際、位置決め精度の高い半導体装置の製造方法を提供する。
【解決手段】 半導体基板の表面に電子回路を形成し、この電子回路の電極端子を半導体基板上で配線を介して分散することによる再配置させた電極パッドを形成すると共に、半導体基板の外周部近傍に、半導体基板を切断分離する際、切断位置の基準となる位置合わせマークを形成する。この位置合わせマークを露出するとともに、樹脂や半導体基板の研磨時に、半導体基板の割れ、欠け、クラック等を防止するため半導体基板の外周方向の領域に樹脂層を形成する。
【選択図】 図１１

Description

本発明は、半導体装置の製造方法に関する。さらに詳しくは、個々の半導体装置に切断して分割する際、切断位置の位置合わせ精度を良くすることができる半導体装置の製造方法に関する。
近年、電子機器の小型化に伴い、部品として搭載される半導体装置の小型化の要求が強まってきている。半導体装置の小型化を実現する手段として、図１３または図１４に示す構造の半導体装置が提案されている。これは、半導体チップ２１の周囲に形成される電極パッド２１ａを半導体チップ２１の面積全体に分散させて外部電極２７を形成するチップサイズパッケージ（以下ＣＳＰという）と呼ばれる構造である。ＣＳＰには材料構成、構造上様々なタイプがあるが、図１３に示す例は、セラミック基板、ポリイミドなどの有機材基板、フィルムテープなどからなるインターポーザ２６の一面に配線（図示せず）を形成し、半導体チップ２１の電極パッド２１ａとインターポーザ２６の配線とを金線２４を用いて接続し、さらにインターポーザの配線を外部電極２７と接続している。半導体チップ２１は、被覆樹脂２５により封止されている。また図１４に示す例は、半導体チップ２１の電極パッド２１ａとインターポーザ２６の配線とを金線２４で接続する代わりにバンプ２１ｂによって接続している。なお、２８は半導体チップ２１を固定する樹脂層である。
このようにインターポーザを介在させることにより、半導体チップの周囲に非常に狭い間隔で設けられている電極パッドをインターポーザの面積全体に分散させてパッケージ機能をもたせることによって、実装基板などに直接接続することが可能となる。すなわち、通常は半導体チップの周囲に設けられた電極パッドの間隔は１００〜２００μｍ程度以下であるのに対し、実装基板の配線間隔は０．５mm程度のため、半導体チップの電極パッドと実装基板の配線を直接接続することはできないが、図１３、図１４に示すようにインターポーザを介在させることで、電極を分散させ実装基板に直接接続することを可能にしている。
しかし、インターポーザを用いる方法はリードフレームを使用する半導体装置に比べて、一般的にコストが高くなる。そこで本願出願人は、半導体基板上へのバンプの形成から半導体装置の完成まで製造工程を減らすため、半導体基板に一括してボンディングバッドやバンプ等を形成し、樹脂封止およびダイシングによる分割等を行う方法を提案した（特願２００２−１４４１２４号）。
しかし本願出願人が提案した方法では、半導体基板全面を樹脂封止してしまい、個々の半導体装置にダイシングブレードを用いて切断分離する際、切断位置の位置決めが困難になってしまうという問題があった。この種の半導体装置においては、品質を確保するためには高い位置精度が要求され、その要求を満足することができなかった。このような問題を解決する方法として特開平１１−２６０７６８号公報には、樹脂封止膜のアライメントマーク（位置合わせマーク）に対応する部分に選択的に開口部を設ける方法が開示されている。その開口部を形成する具体的な方法として、トランスファモールド法による樹脂形成や、樹脂封止膜を全面に形成した後、薬品あるいはレーザ光を用いて開口部を作成する方法が開示されている。しかしこれらの方法では、加工設備を必要とし、また開口部を形成するため工程が増加してしまい、コストが高くなるという問題があった。
また位置合わせマークを露出して樹脂形成を行うため、印刷法によるのが簡便であるが、印刷法では位置合わせマークを被覆するマスクを、半導体基板外周部から延出するように形成するため、図１５に示すように開口部２９が形成されてしまう。このように位置合わせマークとともに半導体基板の外周方向の領域を露出する形状の開口部２９では、半導体基板を研磨する際、開口部２９の半導体基板の外周部分に割れ、欠け、クラック、樹脂剥離等が生じるという問題があった。
特開平１１−２６０７６８号公報
インターポーザを介在させたＣＳＰは、小型、薄型、軽量化は実現できてもコスト高になるという問題があった。また本願出願人が提案した方法では、個々の半導体装置に切断分離する際、位置合わせ精度を向上させることができないという問題があった。本発明はこれらの問題を解決するために、インターポーザを用いずに直接実装基板に接合することが可能な構造で、個々の半導体装置に切断分離する際、位置決め精度の高い半導体装置の製造方法を提供することを目的とする。
本発明は上記目的を達成するため、半導体基板の一主面に、電子回路を形成し、該電子回路の電極端子を前記半導体基板上で配線を介して分散することによる再配置させた電極パッドを形成すると共に、前記半導体基板一主面の外周部近傍に、前記半導体基板を切断分離する際、切断位置の基準となる位置合わせマークを形成する工程と、前記電極パッド上にハンダコアを形成する工程と、少なくとも前記位置合わせマークを含む領域を露出し、かつ該露出領域より半導体基板の外周方向の領域に樹脂層が形成されるように、前記ハンダコアを形成した前記半導体基板の一主面を印刷法により樹脂封止する工程と、該封止樹脂及び前記ハンダコアを研磨し、前記ハンダコアの一部を露出させる工程と、前記半導体基板の別の一主面を研磨した後、該別の一主面に樹脂層を形成する工程と、前記露出したハンダコア上にハンダバンプを形成する工程と、前記露出する位置合わせマークを基準として前記半導体基板を切断分離し、個々の半導体装置に分割する工程とを含むことを特徴とする。
本発明の製造方法によれば、半導体基板表面に通常の半導体装置の製造プロセスを用いて電極端子の再配置を行い、電極パッドの間隔を広げて形成することができ、インターポーザを用いることなく実装基板に直接接続することができる半導体装置を形成することができるので、低コスト化を図ることができる。
同時に、樹脂層の形成は少なくとも位置合わせマークを含む領域を開口しているので、この位置合わせマークを基準にして寸法精度の高い切断分離が可能となる。特に、この位置合わせマークを含む領域より半導体基板の外周方向の領域には樹脂層を形成しているため、半導体基板全面に樹脂層が形成された場合同様、半導体基板裏面の研磨時に半導体基板の割れ、欠け、クラック、樹脂の剥離等の発生がない。
本発明は、半導体装置表面に設けられる電極端子を再配置して電極パッド間の間隔を広げ、インターポーザを用いることなく実装基板に直接接続することができるよう構成し、電極パッド、位置合わせマーク、ハンダコア、ハンダバンプ、樹脂層形成等の各工程を効率的に形成する。さらに樹脂層を形成する際、位置合わせマークが露出するように開口部を形成すると共に、半導体基板の外周方向の領域に樹脂補強部を形成することにより、半導体基板の研磨時に半導体基板の割れ、欠け、クラック、樹脂の剥離等を発生させず、寸法精度の高い切断分離を行う。
以下、本発明の半導体装置の製造方法について詳細に説明する。まず図１に示すように、半導体基板１の表面（一主面）に電子回路（図示せず）やその電子回路の電極端子２を形成する。半導体基板１の表面には、絶縁膜３を形成して回路素子を保護している。半導体基板１上には、複数の半導体装置が形成されている。なお図１〜１０においては、１個の電極端子およびその電極端子に接続して設ける１個のバンプ電極が示されているが、複数の半導体装置上にある複数の電極端子について、同時に同様の方法でバンプ電極の形成が行なわれる。
つぎに、Ａｌ-Ｓｉ（Ｓｉが１ｗｔ％）などからなる電極材料をスパッタ法などにより１μm程度の厚さに成膜してパターニングすることにより、図２に示すように、電極端子２と接続してバンプ電極を形成する所望の場所まで引き延ばし、再配置するための配線４を形成する。ここでは配線４と同時に位置合わせマーク１６を半導体基板１上に形成する。位置合わせマーク１６は、前述の電子回路や電極端子２と同時に形成しても良い。その後図３に示すように、ＣＶＤ法などにより被覆層５を全面に設け、バンプ電極形成予定領域のみが露出するようにパターニングする。この際、バンプ電極形成予定領域として配線４を露出させた再配置の電極パッド４ａは、実装基板に直接接続可能となる間隔となるように形成されている。
次に図４に示すように、再配置した電極パッド４ａ上にバリアメタル層６を無電界メッキ法によって形成する。次に図５に示すように、バリアメタル層６の表面にハンダペーストを印刷する。その後不活性ガス雰囲気で、熱処理することによりハンダコア７を形成する。
次に図６に示すように、半導体基板表面（ハンダコア７を形成した面）側にたとえばフィラー入りエポキシ樹脂を大気圧下で印刷マスクを介して塗布し、樹脂層８を形成する。本発明では、図１２に半導体基板上の樹脂形成領域の平面図を示すように形成することがポイントとなる。図１２において、斜線部分が樹脂形成領域、白い部分が開口領域１４（位置合わせマーク１６を含む樹脂未封止領域）である。開口領域１４は、図には１ヶ所のみ表示しているが実施例では半導体基板の外周部に、少なくとも３箇所以上設けると、位置合わせが容易となる。図６に示す断面図では、右端に示す領域が図１２に示す樹脂補強部１７に相当し、樹脂層８で被覆された領域が半導体装置形成領域１９に相当する。
本発明では、図１２に示すように位置合わせマーク１６より半導体基板１の外周方向に設ける樹脂補強部１７と半導体装置形成領域１９とが形成されるように樹脂形成領域を形成することで、位置合わせマーク１６を直接視認でき、ダイシング時の高精度の位置合わせが可能となる。また、樹脂補強部１７によって、以降の半導体基板の研磨工程時に、半導体基板の欠け等を防止できる。なお、樹脂補強部１７は、図１２に示す構造に限定されるものではなく、半導体装置形成領域１９に一部が連結していてもよい。しかし、印刷法によるため、開口領域１４は半導体基板の外周部にむかって開口することになる。これは、位置合わせマーク１６を露出させるために用いる印刷マスクの連結部分に相当する部分である。なお、この連結部分を十分に細く形成することにより、あるいは流動性のある樹脂を用いることにより、連結部にマスクされた領域も樹脂で被覆できる場合がある。
次に図７に示すように、半導体基板表面側の樹脂層８を研磨してハンダコア７の一部を露出させる。この研磨により、樹脂補強部１７は樹脂層８と同じ高さになるよう研磨される。次に図８に示すように、半導体基板１の裏面（別の一主面）を研磨する。その後、図９に示すように、研磨した半導体基板１の裏面側に、例えばフィラー入りエポキシ樹脂を大気圧下で印刷により塗布して裏面樹脂層９を形成する。その後、熱処理し、樹脂を硬化させる。
次に図１０に示すように、ハンダコア７上にハンダペーストを印刷法により形成し、熱処理を行うことでハンダバンプ１０をする。次に図１１に示すように、半導体基板上に多数形成された半導体装置の境界部でダイシングソー１３を用いて切断分離し、個片化する。具体的には半導体基板の裏面側をダイシングテープ１２に貼着し、表面側３箇所の樹脂層開口部に露出した位置合わせマーク１６を視認して位置合わせを行い、ダイシングソー１３を走査させることにより個々の半導体装置に切断分離し、半導体装置を完成する。
このように、先に本願出願人が提案した半導体装置の製造方法に基づき、半導体基板表面を樹脂封止するときに、予め形成された位置合わせマークを露出するパターンニングを行うことで、位置合わせ精度が格段に向上した。なお、位置合わせマークの形成は、電子回路、あるいは配線と同時に形成するため、コストアップを招くことはない。また、半導体基板表面の樹脂封止工程は、印刷法により行われるため、特別な装置、追加工程を必要とすることがなく、低コストの半導体装置の製造方法を提供することができる。
本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例の製造工程を示す説明図である。 本発明の実施例における半導体基板上の樹脂形成領域を示した説明図である。 従来の半導体装置における構造の一例を示す説明図である。 従来の半導体装置における別の構造の一例を示す説明図である。 従来の半導体基板上の樹脂形成領域の一例を示す説明図である。
符号の説明
１ 半導体基板、２ 電極端子、３ 絶縁膜、４ 配線、４ａ 電極パッド、５ 被覆層、６ バリアメタル層、７ ハンダコア、８ 樹脂層、９ 裏面樹脂層、１０ ハンダバンプ、１２ ダイシングテープ、１３ ダイシングソー、１４ 樹脂開口領域、１６ 位置合わせマーク、１７ 樹脂補強部、１８ 半導体チップ形成領域、２１ 半導体チップ、２１ａ 電極パッド、２１ｂ ハンダバンプ、２４ 金線、２５ 被覆樹脂、２６ インターポーザ、２７ 外部電極、２８ 樹脂層

Claims (1)

  1. 半導体基板の一主面に、電子回路を形成し、該電子回路の電極端子を前記半導体基板上で配線を介して分散することによる再配置させた電極パッドを形成すると共に、前記半導体基板一主面の外周部近傍に、前記半導体基板を切断分離する際、切断位置の基準となる位置合わせマークを形成する工程と、
    前記電極パッド上にハンダコアを形成する工程と、
    少なくとも前記位置合わせマークを含む領域を露出し、かつ該露出領域より半導体基板の外周方向の領域に樹脂層が形成されるように、前記ハンダコアを形成した前記半導体基板の一主面を印刷法により樹脂封止する工程と、
    該封止樹脂及び前記ハンダコアを研磨し、前記ハンダコアの一部を露出させる工程と、
    前記半導体基板の別の一主面を研磨した後、該別の一主面に樹脂層を形成する工程と、
    前記露出したハンダコア上にハンダバンプを形成する工程と、
    前記露出する位置合わせマークを基準として前記半導体基板を切断分離し、個々の半導体装置に分割する工程とを含むことを特徴とする半導体装置の製造方法。
JP2003325962A 2003-09-18 2003-09-18 半導体装置の製造方法 Expired - Fee Related JP4326891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003325962A JP4326891B2 (ja) 2003-09-18 2003-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003325962A JP4326891B2 (ja) 2003-09-18 2003-09-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005093776A true JP2005093776A (ja) 2005-04-07
JP4326891B2 JP4326891B2 (ja) 2009-09-09

Family

ID=34456272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325962A Expired - Fee Related JP4326891B2 (ja) 2003-09-18 2003-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4326891B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294610A (ja) * 2006-04-24 2007-11-08 Sony Corp 半導体装置の製造方法
KR101059625B1 (ko) * 2008-06-09 2011-08-25 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
CN107195618A (zh) * 2016-03-15 2017-09-22 台湾积体电路制造股份有限公司 重布线路结构
WO2023021888A1 (ja) * 2021-08-20 2023-02-23 株式会社村田製作所 電子部品モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294610A (ja) * 2006-04-24 2007-11-08 Sony Corp 半導体装置の製造方法
KR101059625B1 (ko) * 2008-06-09 2011-08-25 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
CN107195618A (zh) * 2016-03-15 2017-09-22 台湾积体电路制造股份有限公司 重布线路结构
WO2023021888A1 (ja) * 2021-08-20 2023-02-23 株式会社村田製作所 電子部品モジュール

Also Published As

Publication number Publication date
JP4326891B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6232666B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
US7163843B2 (en) Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same
US7863757B2 (en) Methods and systems for packaging integrated circuits
JP3796016B2 (ja) 半導体装置
TWI733049B (zh) 半導體封裝及其製造方法
JP4452235B2 (ja) パッケージ構造とその製造方法
JP2000068401A (ja) 半導体装置およびその製造方法
KR20080081341A (ko) 몰드형 어레이 패키지에 통합 무선 주파수 차폐물을제공하는 방법 및 시스템
JPH10275875A (ja) 半導体装置
JP2006303482A (ja) 固体撮像装置の製造方法
JP2006222121A (ja) 半導体装置の製造方法
US11721654B2 (en) Ultra-thin multichip power devices
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JP4326891B2 (ja) 半導体装置の製造方法
JP4073308B2 (ja) 回路装置の製造方法
JP2014165388A (ja) 半導体装置の製造方法
JP3881658B2 (ja) 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
JP2013065582A (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
US6551855B1 (en) Substrate strip and manufacturing method thereof
JPH0562980A (ja) 半導体装置およびその製造方法
JP2007059493A (ja) 半導体装置およびその製造方法
KR20090127742A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees