JP2005085797A - 素子基板の製造方法、素子基板、電気光学装置、及び電子機器 - Google Patents
素子基板の製造方法、素子基板、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2005085797A JP2005085797A JP2003312766A JP2003312766A JP2005085797A JP 2005085797 A JP2005085797 A JP 2005085797A JP 2003312766 A JP2003312766 A JP 2003312766A JP 2003312766 A JP2003312766 A JP 2003312766A JP 2005085797 A JP2005085797 A JP 2005085797A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- manufacturing
- metal film
- film
- element substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 72
- 238000001312 dry etching Methods 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims description 86
- 239000002184 metal Substances 0.000 claims description 86
- 230000008569 process Effects 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 230000001815 facial effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 164
- 239000004973 liquid crystal related substance Substances 0.000 description 44
- 238000010586 diagram Methods 0.000 description 15
- 239000003566 sealing material Substances 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000000059 patterning Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 基板面内で均一な特性を有する非線形素子を備えた素子基板を簡便な工程にて低コストに製造する方法を提供する。
【解決手段】 基板上に第1導電膜/絶縁膜/第2導電膜の積層構造を有する素子が形成された素子基板の製造方法において、基板10上に金属膜114を形成する工程(a)と、前記金属膜114上に所定平面形状のフォトレジスト124を形成する工程(b)と、ドライエッチング処理により前記フォトレジストを基板面方向で後退させつつ、前記金属膜114を選択的に除去し、下電極(第1導電膜)114を形成する工程(c)とを含む製造方法とした。
【選択図】 図5
【解決手段】 基板上に第1導電膜/絶縁膜/第2導電膜の積層構造を有する素子が形成された素子基板の製造方法において、基板10上に金属膜114を形成する工程(a)と、前記金属膜114上に所定平面形状のフォトレジスト124を形成する工程(b)と、ドライエッチング処理により前記フォトレジストを基板面方向で後退させつつ、前記金属膜114を選択的に除去し、下電極(第1導電膜)114を形成する工程(c)とを含む製造方法とした。
【選択図】 図5
Description
本発明は、素子基板の製造方法、素子基板、電気光学装置、及び電子機器に関するものである。
アクティブマトリクス型液晶装置等の画素スイッチング素子として、第1導電膜/絶縁膜/第2導電膜の積層構造(MIM構造)を有する非線形素子を用いたものが知られている。この種の液晶装置では、非線形素子の容量(素子容量)と、この非線形素子により駆動される液晶の容量との比が表示特性に大きく影響するため、前記素子の小容量化を目的として素子面積を小さくすることが種々検討されている(例えば特許文献1、2)。
特開平7−43749号公報
特開昭57−196589号公報
上記特許文献1、2に記載の技術では、素子の実効部(動作時に電荷が貫通する領域)を第1導電膜の上面、ないし側面のみに形成することで、素子間における抵抗のばらつきを抑えつつ素子面積の低減を図っている。しかしながら、これらの文献に開示された技術では、素子の小容量化による特性向上は見込めるものの、工程数が大幅に増加したり、製造時の加工ばらつきに対する許容範囲が狭くなることが予想される。例えば、特許文献1に記載の製造方法では、少なくとも下部電極を酸化する際のバリア膜として機能する樹脂膜や酸化膜、ないし金属膜を形成する工程と、これらのバリア膜を剥離する工程とが増えるため、製造容易性や製造コストの点で不利になる。
本発明は、上記従来技術の問題点に鑑み成されたものであって、基板面内で均一な特性を有する非線形素子を備えた素子基板を簡便な工程にて低コストに製造する方法を提供することを目的としている。
上記非線形素子の素子抵抗のばらつきについて本発明者が検討を行ったところ、第1電極膜の上面部分における素子の抵抗率は、側面における抵抗率に比して低く、さらには、上記第1電極膜の上面部分のうち、前記側面部の近傍は、中央部に比して高く、導電膜側面部と同程度の抵抗率を有していることが分かった。本発明者は、このような素子中の部位による抵抗率の差異が、第1導電膜のパターン形成時に形成したレジスト等のマスク材の残渣や洗浄工程での残渣により生じると考えた。すなわち、前記残渣が第1導電膜の上面中央部に残り易く、この残渣による絶縁膜の絶縁特性の低下によって第1導電膜上面中央部の抵抗率が低くなると考えた。
そこで本発明者は、上記第1導電膜表面の残渣を除去することで、第1導電膜表面に形成される絶縁膜の絶縁特性を均一化でき、もって非線形素子の素子抵抗のばらつきを低減できると考え、係る考察に基づき研究を重ね、本発明を完成するに至った。
そこで本発明者は、上記第1導電膜表面の残渣を除去することで、第1導電膜表面に形成される絶縁膜の絶縁特性を均一化でき、もって非線形素子の素子抵抗のばらつきを低減できると考え、係る考察に基づき研究を重ね、本発明を完成するに至った。
本発明は、上記課題を解決するために、基板上に第1導電膜、絶縁膜及び第2導電膜の積層構造を有するスイッチング素子を具備した素子基板の製造方法であって、前記第1導電膜を形成する工程は、前記基板上に金属膜を形成する工程と、前記金属膜上に所定平面形状のマスク材を形成する工程と、ドライエッチング処理により、前記マスク材を基板面方向に除去しながら前記金属膜を選択的に除去する工程とを含むことを特徴とする素子基板の製造方法を提供する。
この素子基板の製造方法において、前記金属膜を選択的に除去する工程では、前記ドライエッチング処理により、前記金属膜とともに前記マスク材の一部を除去することが好ましい。
また、この素子基板の製造方法において、前記金属膜を選択的に除去する工程では、前記マスク材の周縁部から当該マスク材を除去するとともに前記金属膜をドライエッチングすることが好ましい。
また、この素子基板の製造方法において、前記金属膜を選択的に除去する工程では、前記マスク材の周縁部から当該マスク材を除去するとともに前記金属膜をドライエッチングすることが好ましい。
この製造方法によれば、上記第1導電膜を形成するための金属膜のパターニングにおいて、金属膜とともにマスク材を周辺部から除去しつつドライエッチング処理を行うので、得られる第1導電膜表面の大部分を、ドライエッチング処理に用いられるプラズマに曝し、清浄化することができる。これにより、第1導電膜表面の部位による抵抗率の差異を低減でき、もって均一な素子特性を備えた非線形素子を基板上に形成することができる。
ここで本製造方法の作用をより詳細に説明すると、先の課題の検討に記載したように、第1導電膜の上面のうち、側面近傍の領域ではプラズマに曝されていなくとも高い抵抗率が得られているため、マスク材縁端では剥離時の残渣が生じ難くなっていると考えられる。本製造方法では、この作用を利用し、マスク材を初期の形成領域から後退させつつドライエッチング処理を行い、形成される第1導電膜の上面の領域をなくすことで、第1導電膜上面で均一かつ高い抵抗率を得られるようにしている。これにより、素子抵抗のばらつきの主原因と考えられる低抵抗率の領域を狭小化でき、その結果、素子抵抗のばらつきを低減することができる。
素子サイズを小型化した小容量の非線形素子を製造する場合、従来では素子サイズのわずかな変動により素子抵抗がばらつくことが問題となっていたが、本製造方法では、素子サイズを小型化するほど、上記プラズマに曝されて清浄化される領域の比率が上昇するため、素子抵抗のばらつきを抑制する効果が大きくなる。従って、本製造方法は、小容量の高性能非線形素子を備えた素子基板の製造に好適な技術である。
また本製造方法は、従来の製造方法に対して何ら工程の追加を要せず、従って製造コストの上昇や工程の複雑化を伴うことなく高性能の素子基板を製造できるという利点も有している。
また本製造方法は、従来の製造方法に対して何ら工程の追加を要せず、従って製造コストの上昇や工程の複雑化を伴うことなく高性能の素子基板を製造できるという利点も有している。
また本発明は、基板上に第1導電膜、絶縁膜、第2導電膜の積層構造を有するスイッチング素子を具備した素子基板の製造方法であって、前記第1導電膜を形成する工程は、前記基板上に金属膜を形成する工程と、前記金属膜上に所定平面形状のマスク材を形成する工程と、前記マスク材を介して前記金属膜を選択的に除去する工程と、前記マスク材を除去する工程と、前記金属膜の表面をプラズマ処理する工程とを含むことを特徴とする素子基板の製造方法を提供する。
この製造方法では、第1導電膜を形成するべくパターニングした金属膜に対して、マスク材を除去した後にプラズマ処理を施すので、プラズマに曝されることで表面を清浄化された第1導電膜を得ることができる。これにより、第1導電膜表面に均一な絶縁特性を有する絶縁膜を形成することが可能になり、もって均一な素子特性を備えた非線形素子を基板上に形成することができる。特に、本製造方法では、マスク材を剥離した金属膜の全面に対してプラズマ処理を施すため、第1導電膜表面の清浄度が先に記載の製造方法に比しても高く、第1導電膜の表面領域においてより均一な抵抗率を得ることができる。
このように本製造方法によれば、従来の製造方法に対して、マスク材除去後の金属膜に対するプラズマ処理という簡便な工程を追加するのみで、基板上の非線形素子の抵抗のばらつきを大幅に低減することができる。
このように本製造方法によれば、従来の製造方法に対して、マスク材除去後の金属膜に対するプラズマ処理という簡便な工程を追加するのみで、基板上の非線形素子の抵抗のばらつきを大幅に低減することができる。
また本発明は、基板上に第1導電膜、絶縁膜、第2導電膜の積層構造を有するスイッチング素子を具備した素子基板の製造方法であって、前記第1導電膜を形成する工程は、前記基板上に金属膜を形成する工程と、前記金属膜上に所定平面形状のマスク材を形成する工程と、ドライエッチング処理により前記マスク材を基板面方向で後退させつつ前記金属膜を選択的に除去する工程と、前記マスク材を除去する工程と、前記金属膜の表面をプラズマ処理する工程とを含むことを特徴とする素子基板の製造方法を提供する。
この製造方法では、マスク材を基板面方向で後退させつつドライエッチング処理することによる第1導電膜表面の清浄化と、マスク材を除去した後のプラズマ処理による第1導電膜表面の清浄化との両方を行うため、得られる第1導電膜は、表面の清浄度が最も高く、従って第1導電膜上に形成される絶縁膜の絶縁特性をより均一なものとすることができる。これにより、各非線形素子における素子抵抗のばらつきが低減され、均一な素子特性を有する非線形素子を具備した素子基板を製造することができる。
本発明の素子基板の製造方法では、前記スイッチング素子は、非線形素子であることが好ましい。
本発明の素子基板の製造方法では、前記金属膜の表面をプラズマ処理する工程は、ドライエッチング工程であることが好ましい。この製造方法によれば、金属膜をパターニングする工程にて用いるドライエッチング処理を、マスク材剥離後の金属膜に対して適用することで、上記表面のプラズマ処理を行うことができるため、製造設備の流用が容易になり、設備コスト、製造コストの上昇を抑える点で有効である。
次に、本発明の素子基板は、上記本発明の製造方法により得られたことを特徴とする。この構成によれば、基材上に形成された非線形素子の素子抵抗が均一であり、特に素子の高性能化のために素子サイズを低減した場合にも均一な素子特性が得られる素子基板が提供される。
次に、本発明の電気光学装置は、上記本発明の素子基板を備えたことを特徴とする。この構成によれば、表示の均一性に優れ、高精細表示に好適な電気光学装置が提供される。
次に、本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。この構成によれば、高精細、高コントラストの表示が可能であり、また表示の均一性に優れた高画質の表示部を備えた電子機器が提供される。
以下、本発明の実施の形態を、図面を参照して説明する。
(液晶装置の構成)
図1は、本発明に係る電気光学装置の一例である液晶装置の電気的構成を示すブロック図である。同図に示す液晶装置は、スイッチング素子としてTFD(Thin Film Diode)素子(二端子型非線形素子)を用いたアクティブマトリクス方式の液晶装置である。この液晶装置は、図示X方向に延在する複数の走査線25と、Y方向に延在する複数のデータ線11と、走査線25およびデータ線11の各交差に設けられたサブ画素50とを有する。さらに、複数の走査線25のうち図1における上から数えて奇数本目の走査線25(以下、単に「奇数本目の走査線」と表記する)は第1のYドライバIC401に接続される一方、図1における上から数えて偶数本目の走査線25(以下、単に「偶数本目の走査線」と表記する)は第2のYドライバIC402に接続されている。そして、各走査線25には、これらのYドライバICによって生成された走査信号が供給される。
(液晶装置の構成)
図1は、本発明に係る電気光学装置の一例である液晶装置の電気的構成を示すブロック図である。同図に示す液晶装置は、スイッチング素子としてTFD(Thin Film Diode)素子(二端子型非線形素子)を用いたアクティブマトリクス方式の液晶装置である。この液晶装置は、図示X方向に延在する複数の走査線25と、Y方向に延在する複数のデータ線11と、走査線25およびデータ線11の各交差に設けられたサブ画素50とを有する。さらに、複数の走査線25のうち図1における上から数えて奇数本目の走査線25(以下、単に「奇数本目の走査線」と表記する)は第1のYドライバIC401に接続される一方、図1における上から数えて偶数本目の走査線25(以下、単に「偶数本目の走査線」と表記する)は第2のYドライバIC402に接続されている。そして、各走査線25には、これらのYドライバICによって生成された走査信号が供給される。
尚、以下では、第1のYドライバIC401と第2のYドライバIC402とを特に区別する必要がない場合には、単に「YドライバIC40」と表記する。また、各データ線11はXドライバIC41に接続されており、このXドライバIC41によって生成されたデータ信号が供給される。一方、マトリクス状に配列する複数のサブ画素50の各々は、R(赤色)、G(緑色)またはB(青色)のいずれかの色に対応する。各サブ画素50は、液晶表示要素51とTFD素子13とが直列接続された構成となっている。
次に、図2は、本実施形態に係る液晶装置を背面側(つまり観察者が位置すべき側と反対側)からみた場合の構成を示す斜視図である。なお、図2に示すように、X軸の負方向を「A側」、正方向を「B側」と定める。
図2に示すように、液晶装置は、相互に対向する素子基板(支持基板)10および対向基板(他の基板)20がシール材30によって貼り合わされるとともに、両基板とシール材30とによって囲まれた領域に電気光学物質である液晶(図2においては図示が省略されている)が封入された構成となっている。シール材30は、対向基板20の縁辺に沿って略矩形枠状に形成されるが、液晶を封入するために一部が開口された形状となっている。このため、液晶の封入後にその開口部分が封止材31によって封止されるようになっている。
図2に示すように、液晶装置は、相互に対向する素子基板(支持基板)10および対向基板(他の基板)20がシール材30によって貼り合わされるとともに、両基板とシール材30とによって囲まれた領域に電気光学物質である液晶(図2においては図示が省略されている)が封入された構成となっている。シール材30は、対向基板20の縁辺に沿って略矩形枠状に形成されるが、液晶を封入するために一部が開口された形状となっている。このため、液晶の封入後にその開口部分が封止材31によって封止されるようになっている。
また、シール材30には導電性を有する多数の導通粒子が分散されている。この導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板10および対向基板20の各々に形成された配線同士を導通させる機能と、両基板の間隙(セルギャップ)を一定に保つスペーサとしての機能とを兼ね備える。なお、実際には、素子基板10および対向基板20の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜貼着される。
素子基板10および対向基板20は、ガラスや石英、プラスチックなどの光透過性を有する板状基材である。このうち観察側に位置する素子基板10の内側(対向基板20側)表面には上述した複数のデータ線11が形成される一方、背面側に位置する対向基板20の内側(素子基板10側)の面上には複数の走査線25が形成されている。また、素子基板10は、シール材30から外側の領域(すなわち、シール材30および液晶と対向しない領域である。以下、「縁辺領域」と表記する)10aを有する。そして、縁辺領域10aのうちX方向の中央部近傍にはXドライバIC41が、当該XドライバIC41を挟んで両側の位置には第1のYドライバIC401および第2のYドライバIC402が、それぞれCOG技術を用いて実装されている。すなわち、これらのドライバICは、接着材中に導通粒子を分散させた異方性導電膜(Anisotropic Conductive Film;ACF)を介して素子基板10上に実装されている。また、縁辺領域10aのうち素子基板10の縁端部近傍には複数のパッド17が形成されるとともに、パッド17…が形成された部分の近傍には、フレキシブル基板(図示略)の一端が接合される。このフレキシブル基板の他端には、例えば回路基板などの外部機器が接合されている。
係る構成のもと、XドライバIC41は、外部機器からフレキシブル基板およびパッド17を介して入力された信号に応じてデータ信号を生成し、これをデータ線11に対して出力する。他方、YドライバIC401,402は、外部機器からフレキシブル基板およびパッド17を介して入力された信号に応じて走査信号を生成して出力する。この走査信号は、素子基板10上に形成された引廻し配線16からシール材30中の導通粒子を介して対向基板20側へ伝達され、この上基板20上の各走査線25に与えられる。
次に、液晶装置のうち、シール材30の内周縁によって囲まれた領域(以下、「表示領域」と表記する)内の構成を説明する。図3は、図2におけるC−C’線からみた断面のうち表示領域内の部分を示す図である。また、図4(a)は、本実施形態に係る液晶装置の1つのサブ画素領域を示す平面構成図であり、図4(b)は、図4(a)に示すTFD素子13を拡大して示す平面構成図であり、図4(c)は、図4(b)に示すD−D’線に沿う断面構成図である。
図3に示すように、本実施形態の液晶装置は、互いに対向して配置された素子基板10及び対向基板20と、これらの基板10,20との間に挟まれた領域内に封止された液晶35とを備えて構成されている。同図に示す表示領域内における素子基板10の内側(液晶35側)表面には、マトリクス状に配列された複数の画素電極12と、各画素電極12の間隙部分においてY方向に延在する複数のデータ線11とが形成されている。各画素電極12は、例えばITO(Indium Tin Oxide)などの透明導電材料によって形成された平面視略矩形状の電極である。そして、各画素電極12と、当該画素電極12に一方の側において隣接するデータ線11とは図示略のTFD素子を介して接続されている(図4(a)参照)。また、図3に示すように、データ線11、画素電極12およびTFD素子が形成された素子基板10の表面は、配向膜151によって覆われている。この配向膜151は、ポリイミドなどからなる有機薄膜であり、電圧が印加されていないときの液晶35の配向方向を規定するためのラビング処理が施されている。
ここで、図4(a)に示すように、素子基板10上の要素のうちひとつのサブ画素50に対応する領域を対向基板20側(背面側)からみると、平面視略矩形状の画素電極12の長辺方向に沿って延びるようにデータ線11が形成されている。TFD素子13は、図4(b)の拡大平面図に示すように、前記データ線11とほぼ平行に延在する平面視矩形状の下電極(第1導電膜)14と、この下電極14の表面に陽極酸化によって形成された第1絶縁膜18と、絶縁膜18上に相互に離間して形成された第1の上電極(第2導電膜)11aおよび第2の上電極(第2導電膜)19とから構成されている。前記第1の上電極11aは、図4(a)に示すように、データ線11の一部を画素電極12側へ延出して形成されており、第2の上電極19は、前記下電極14と反対側の端部で画素電極12と一部平面的に重なってTFD素子13と画素電極12とを電気的に接続している。
そして、TFD素子13は、第1のTFD素子131と第2のTFD素子132とから構成されている。すなわち、下電極14の平面領域において、絶縁膜18を介して第1の上電極11aと対向する領域内に第1のTFD素子131が形成されており、絶縁膜18を介して第2の上電極19と対向する領域内に第2のTFD素子132が形成されている。
上記第2のTFD素子132をさらに詳細に説明すると、図4(c)に示すように、素子基板10上に形成された下地絶縁膜4と、この下地絶縁膜4上に設けられた下電極14と、下電極14の表面を覆う絶縁膜18とを備えて構成されている。そして、前記絶縁膜18を介して、第2の上電極19と、下電極14とが対向する領域にて金属/絶縁体/金属のサンドイッチ構造を採る結果、正負双方向のダイオードスイッチング特性を有するTFD素子132が構成されている。
尚、図示は省略したが、第1のTFD素子131は、図4(c)に示す断面構造において、上電極19に代えて第1の上電極11aが配置された構成を備えている。
尚、図示は省略したが、第1のTFD素子131は、図4(c)に示す断面構造において、上電極19に代えて第1の上電極11aが配置された構成を備えている。
本実施形態に係るTFD素子13では、下電極14上に、互いに離間されて第1のTFD素子131と第2のTFD素子132とが形成されているため、前記両TFD素子131,132は、反対のダイオードスイッチング特性を有する。このように、TFD素子13は、2つのダイオードを互いに逆向きに直列接続した構成となっているため、1つのダイオードを用いた場合と比較して、電流−電圧の非線形特性が正負の双方向にわたって対称化される。
ただし、かかる非線形特性の対称性を確保するためには、第1のTFD素子131を構成する絶縁膜18の厚さと、第2のTFD素子132を構成する絶縁膜18の厚さとを同一の厚さにするとともに、前記絶縁膜18を介して下電極14と対向する領域の上電極11a、19の面積を相等しくする必要がある。本実施形態では、図4(b)に示すように、絶縁膜18は下電極14を覆って形成されているので、上電極11a、19を、同一幅に形成すれば、上記TFD素子131,132の対称性を容易に得ることができる。
ただし、かかる非線形特性の対称性を確保するためには、第1のTFD素子131を構成する絶縁膜18の厚さと、第2のTFD素子132を構成する絶縁膜18の厚さとを同一の厚さにするとともに、前記絶縁膜18を介して下電極14と対向する領域の上電極11a、19の面積を相等しくする必要がある。本実施形態では、図4(b)に示すように、絶縁膜18は下電極14を覆って形成されているので、上電極11a、19を、同一幅に形成すれば、上記TFD素子131,132の対称性を容易に得ることができる。
上記下電極14は、例えばタンタル(Ta)単体や、タンタルを主成分とした合金といった各種の導電性材料によって形成される。またデータ線11(第1の上電極11aを含む)及び第2の上電極19は、例えばクロム(Cr)やアルミニウム(Al)といった各種の導電性材料からなる同一の層から形成され、上記の金属材料に加え、タンタルやモリブデン(Mo)でも形成することができる。
また、下電極14の下側に設けられた下地絶縁膜4は、例えばタンタル酸化物等により形成することができ、下電極14を基板10を固定するための密着層として機能させることができる。
また、下電極14の下側に設けられた下地絶縁膜4は、例えばタンタル酸化物等により形成することができ、下電極14を基板10を固定するための密着層として機能させることができる。
一方、図3に示すように、対向基板20の面上には、反射層21、カラーフィルタ22、遮光層23、オーバーコート層24、複数の走査線25および配向膜26が形成されている。
反射層21は、例えばアルミニウムや銀といった光反射性を有する金属によって形成された薄膜である。観察側から液晶装置に入射した光は、この反射層21の表面において反射されて観察側に出射され、これによりいわゆる反射型表示が実現される。ここで、図3に示すように、対向基板20の内側表面のうち反射層21によって覆われた領域は、多数の微細な凹凸が形成された粗面となっている。したがって、かかる粗面を覆うように薄膜状に形成された反射層21の表面には、当該粗面を反映した微細な凹凸(すなわち散乱構造)が形成される。この結果、観察側からの入射光は、反射層21の表面において適度に散乱した状態で反射するされ、反射層21表面における鏡面反射を回避して広い視野角が実現される。また、図4(a)に示した画素電極12の平面領域内に部分的に反射層21が形成されない開口領域を設けるならば、係る開口領域を介した透過表示が可能になり、半透過反射型の液晶装置を構成することができる。
尚、図3では、基板20表面に凹凸形状が直接形成されている場合を図示しているが、反射層21に散乱機能を付与するための構造は本実施形態で挙げた例に限定されず、例えば、基板20上に樹脂膜を形成し、その表面に凹凸を形成したものや、反射層21上に光散乱性を有する光学素子(屈折率の異なる材料どうしを混練硬化した樹脂膜等)を設けたものも適用できるのは勿論である。
反射層21は、例えばアルミニウムや銀といった光反射性を有する金属によって形成された薄膜である。観察側から液晶装置に入射した光は、この反射層21の表面において反射されて観察側に出射され、これによりいわゆる反射型表示が実現される。ここで、図3に示すように、対向基板20の内側表面のうち反射層21によって覆われた領域は、多数の微細な凹凸が形成された粗面となっている。したがって、かかる粗面を覆うように薄膜状に形成された反射層21の表面には、当該粗面を反映した微細な凹凸(すなわち散乱構造)が形成される。この結果、観察側からの入射光は、反射層21の表面において適度に散乱した状態で反射するされ、反射層21表面における鏡面反射を回避して広い視野角が実現される。また、図4(a)に示した画素電極12の平面領域内に部分的に反射層21が形成されない開口領域を設けるならば、係る開口領域を介した透過表示が可能になり、半透過反射型の液晶装置を構成することができる。
尚、図3では、基板20表面に凹凸形状が直接形成されている場合を図示しているが、反射層21に散乱機能を付与するための構造は本実施形態で挙げた例に限定されず、例えば、基板20上に樹脂膜を形成し、その表面に凹凸を形成したものや、反射層21上に光散乱性を有する光学素子(屈折率の異なる材料どうしを混練硬化した樹脂膜等)を設けたものも適用できるのは勿論である。
カラーフィルタ22は、各サブ画素50に対応して反射層21の面上に形成された樹脂層であり、染料や顔料によってR(赤色)、G(緑色)またはB(青色)のうちのいずれかに着色されている。そして、相互に異なる色に対応した3つのサブ画素50によって、表示画像の画素(ドット)が構成される。遮光層23は、素子基板10上にマトリクス状に配列された画素電極12の間隙部分に対応して格子状に形成され、各画素電極12同士の隙間を遮光する役割を担っている。
本実施形態における遮光層23は、図3に示すように、R、G、Bの3色分のカラーフィルタ22が積層された構成を有するものである。オーバーコート層24は、カラーフィルタ22および遮光層23によって形成された凹凸を平坦化するための層であり、例えばエポキシ系やアクリル系などの樹脂材料によって形成される。
本実施形態における遮光層23は、図3に示すように、R、G、Bの3色分のカラーフィルタ22が積層された構成を有するものである。オーバーコート層24は、カラーフィルタ22および遮光層23によって形成された凹凸を平坦化するための層であり、例えばエポキシ系やアクリル系などの樹脂材料によって形成される。
走査線25は、オーバーコート層24の面上に、ITOなどの透明導電材料によって形成された帯状の電極である。各走査線25は、素子基板10上においてX方向に列をなす複数の画素電極12と対向するように図示X方向に延在して形成される。そして、画素電極12と、これに対向する走査線25と、両者によって挟まれた液晶35とによって、図1に示した液晶表示要素51が構成される。
すなわち、走査線25に走査信号を供給するとともに、データ線11にデータ信号を供給することによってTFD素子13にしきい値以上の電圧を印加すると、当該TFD素子13はオン状態となる。そしてこの結果、TFD素子13に接続された液晶表示要素51に電荷が蓄積され、液晶35の配向方向が変化する。こうしてサブ画素50ごとに液晶35の配向方向を変化させることにより、所望の表示を行なうようになっている。一方、電荷が蓄積された後に当該TFD素子13をオフ状態としても液晶表示要素51における電荷の蓄積は維持される。また、複数の走査線25が形成されたオーバーコート層24の表面は、素子基板10上の配向膜151と同様の配向膜26によって覆われている。
すなわち、走査線25に走査信号を供給するとともに、データ線11にデータ信号を供給することによってTFD素子13にしきい値以上の電圧を印加すると、当該TFD素子13はオン状態となる。そしてこの結果、TFD素子13に接続された液晶表示要素51に電荷が蓄積され、液晶35の配向方向が変化する。こうしてサブ画素50ごとに液晶35の配向方向を変化させることにより、所望の表示を行なうようになっている。一方、電荷が蓄積された後に当該TFD素子13をオフ状態としても液晶表示要素51における電荷の蓄積は維持される。また、複数の走査線25が形成されたオーバーコート層24の表面は、素子基板10上の配向膜151と同様の配向膜26によって覆われている。
上記構成を備えた本実施形態の液晶装置は、後述の製造方法により製造できる本発明に係る素子基板を備えたものであり、その画素スイッチング素子として備えられた複数のTFD素子13が均一な素子特性を備えて形成されている。従って、サブ画素50の表示特性が均一なものとなり、高画質の表示を得ることができるようになっている。
(素子基板の製造方法)
次に、素子基板の製造方法を図面を参照して説明する。
本発明に係る製造方法によれば、上記実施形態に係るTFD素子13を正確に形成することができ、画素の高精細化に伴い素子面積を縮小した場合にも、素子特性にばらつきを生じることがなく、高精細の電気光学装置に用いて好適な素子基板を製造することができる。以下、本発明に係る素子基板の製造方法、及びこの素子基板を備えた先の実施形態の液晶装置を製造する方法を、図5ないし図7を参照して説明する。
次に、素子基板の製造方法を図面を参照して説明する。
本発明に係る製造方法によれば、上記実施形態に係るTFD素子13を正確に形成することができ、画素の高精細化に伴い素子面積を縮小した場合にも、素子特性にばらつきを生じることがなく、高精細の電気光学装置に用いて好適な素子基板を製造することができる。以下、本発明に係る素子基板の製造方法、及びこの素子基板を備えた先の実施形態の液晶装置を製造する方法を、図5ないし図7を参照して説明する。
<第1の製造方法>
図5は、本実施形態に係る素子基板の第1の製造方法による製造工程を示す断面工程図である。
まず、図5(a)に示すように、ガラスやプラスチック等の透光性を有する支持基板10を用意する。この支持基板10は、本実施形態に係る各工程を経て図2ないし図4に示す素子基板10を成すべきものである。そして、支持基板10上に、タンタル酸化物からなる下地絶縁膜4と、タンタルからなる金属膜114とを順に積層形成する。
図5は、本実施形態に係る素子基板の第1の製造方法による製造工程を示す断面工程図である。
まず、図5(a)に示すように、ガラスやプラスチック等の透光性を有する支持基板10を用意する。この支持基板10は、本実施形態に係る各工程を経て図2ないし図4に示す素子基板10を成すべきものである。そして、支持基板10上に、タンタル酸化物からなる下地絶縁膜4と、タンタルからなる金属膜114とを順に積層形成する。
次いで、図5(b)に示すように、金属膜114上の所定位置に、フォトレジスト(マスク材)124を形成し、このフォトレジスト124をマスクにしてドライエッチングを行うことにより、マスク材124の形成領域以外の金属膜114を選択的に除去し、図5(c)に示すような島状の下電極(第1導電膜)14を得る。
本実施形態の製造方法では、上記ドライエッチング処理に際して、フォトレジスト124を支持基板10の面方向に後退させつつ金属膜114をその膜厚方向に除去できるエッチング条件で金属膜114のパターニングを行う。すなわち、フォトレジスト124を周縁部から除去しながら金属膜114のエッチングを行うことで、得られる下電極14の側面14bのテーパー角度をある程度浅くし、下電極14の上面14aを狭くする。
本実施形態の製造方法では、上記ドライエッチング処理に際して、フォトレジスト124を支持基板10の面方向に後退させつつ金属膜114をその膜厚方向に除去できるエッチング条件で金属膜114のパターニングを行う。すなわち、フォトレジスト124を周縁部から除去しながら金属膜114のエッチングを行うことで、得られる下電極14の側面14bのテーパー角度をある程度浅くし、下電極14の上面14aを狭くする。
その後、上記支持基板10上の下電極膜14の表面に、HPA(高圧アニール)処理等の熱酸化や、陽極酸化によって、図4(c)に示した絶縁膜18を形成する。本実施形態では下電極14がタンタルからなるものであるので、前記絶縁膜18は酸化タンタルである。
続いて、下電極14上の絶縁膜18を一部覆うように、クロムからなる配線パターンを形成することで、図4(c)に示した上電極19を形成することで、上記実施形態のTFD素子132が得られる。また実際には、係る上電極19のパターン形成に際して、データ線11も同時にパターン形成される。
次いで、図4(a)に示したように、第2の上電極19の一端側(下電極14と反対側)に一部乗り上げるようにITO等の透明導電材料からなる画素電極12を形成し、これらの構成部材を覆う配向膜151を成膜すれば、図2に示した素子基板10が得られる。これらの上電極19,11a、及びデータ線11の形成に際しては、スパッタ法等の成膜法により金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングする方法を適用することができる。
次いで、図4(a)に示したように、第2の上電極19の一端側(下電極14と反対側)に一部乗り上げるようにITO等の透明導電材料からなる画素電極12を形成し、これらの構成部材を覆う配向膜151を成膜すれば、図2に示した素子基板10が得られる。これらの上電極19,11a、及びデータ線11の形成に際しては、スパッタ法等の成膜法により金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングする方法を適用することができる。
そして、上記本実施形態の製造方法による製造工程を経て得られた素子基板10を、図2に示すように、別途公知の製造方法により作製された対向基板20と、シール材30を介して貼り合わせ、シール材30と前記両基板10,20とに挟まれる空間に液晶を封止することで、先の実施形態の液晶装置が得られる。
本実施形態に係る製造方法では、金属膜114をパターニングして下電極14を形成するに際して、金属膜114とともにフォトレジスト124の一部を除去しながらドライエッチング処理を行うので、得られる下電極14は、その表面の大部分がプラズマに曝されて清浄化されたものとなる。先に記載の本発明者による検討では、フォトレジスト124が被覆されている領域であっても、下電極14の側面14bの近傍では、高い素子抵抗が得られることが確認されており、上記製造方法を採用することで下電極14上面のうちフォトレジスト124に被覆されていた領域を狭くでき、その結果、下電極14の表面領域で均一な素子抵抗を有するTFD素子13を形成することができる。これにより、各TFD素子13の素子抵抗のばらつきが抑えられ、表示特性の均一な素子基板10を得ることができる。
特に、表示の高精細化、高画質化を目的として素子サイズを縮小した場合には、従来は素子サイズのわずかな変化により素子抵抗が大きく変化することが問題となっていたが、本製造方法では、素子サイズを小さくするほど下電極14表面の清浄効果が大きくなり、均一な素子抵抗を有するTFD素子13を形成することができるため、高精細の電気光学装置に用いて好適な素子基板の製造に極めて有効な製造方法である。
さらに、本実施形態の製造方法では、従来の製造方法に比して工程数を増加させることなく、また工程を複雑にすることもなく上記素子特性の均一化を実現することができるため、製造工程の移行を製造コストの上昇を伴うことなく容易に行うことができるという利点が得られる。
また本実施形態の製造方法は、熱エネルギにより金属膜表面を酸化させる熱酸化法により絶縁膜18を形成する製造方法に用いるとより効果的である。熱酸化により形成した酸化膜は、欠陥が少ないことからトランジスタ素子のゲート絶縁膜等に好適に用いられているが、係る技術を非線形素子の絶縁膜に応用すると、陽極酸化により形成した絶縁膜に比して漏れ電流が大きくなるとともに、素子抵抗が大きくばらつくという問題を有していた。
<第2の製造方法>
図6は、本発明に係る素子基板の第2の製造方法による製造工程を示す断面工程図である。
まず、図6(a)に示すように、支持基板10を用意する。この支持基板10は、本実施形態に係る各工程を経て図2ないし図4に示す素子基板10を成すべきものである。そして、支持基板10上に、タンタル酸化物からなる下地絶縁膜4と、タンタルからなる金属膜114とを順に積層形成する。
図6は、本発明に係る素子基板の第2の製造方法による製造工程を示す断面工程図である。
まず、図6(a)に示すように、支持基板10を用意する。この支持基板10は、本実施形態に係る各工程を経て図2ないし図4に示す素子基板10を成すべきものである。そして、支持基板10上に、タンタル酸化物からなる下地絶縁膜4と、タンタルからなる金属膜114とを順に積層形成する。
次いで、図6(b)に示すように、金属膜114上の所定位置に、フォトレジスト(マスク材)124を形成し、このフォトレジスト124をマスクにしてドライエッチングを行うことにより、マスク材124の形成領域以外の金属膜114を選択的に除去し、図6(c)に示すような島状の金属膜114aを得る。
本実施形態の製造方法では、上記ドライエッチング処理に際して、先の第1の製造方法とは異なり、フォトレジスト124をほぼ残した状態で金属膜114をその膜厚方向に部分的に除去する。
本実施形態の製造方法では、上記ドライエッチング処理に際して、先の第1の製造方法とは異なり、フォトレジスト124をほぼ残した状態で金属膜114をその膜厚方向に部分的に除去する。
そして、図6(d)に示すように、フォトレジスト124を剥離した後、金属膜114aに対して再度ドライエッチング処理を行う。このドライエッチング処理は、図6(b)に示したドライエッチング処理と同様の方法で行うことができるが、金属膜の除去を目的として行うのではなく、金属膜114aの上面に付着したフォトレジスト124の残渣や、レジスト剥離後の洗浄工程での残渣を除去し、金属膜114a表面を清浄化する目的で行う。
このようにして、図6(e)に示す下電極14が得られる。その後、上記支持基板10上の下電極膜14の表面に、HPA(高圧アニール)処理等の熱酸化や、陽極酸化によって、図4(c)に示した絶縁膜18を形成する。
このようにして、図6(e)に示す下電極14が得られる。その後、上記支持基板10上の下電極膜14の表面に、HPA(高圧アニール)処理等の熱酸化や、陽極酸化によって、図4(c)に示した絶縁膜18を形成する。
続いて、先の第1の製造方法と同様に、図4(c)に示した上電極19を形成することで、上記実施形態のTFD素子132が得られる。また実際には、係る上電極19のパターン形成に際して、データ線11も同時にパターン形成される。そして、図4(a)に示したように、第2の上電極19の一端側(下電極14と反対側)に一部乗り上げるようにITO等の透明導電材料からなる画素電極12を形成し、これらの構成部材を覆う配向膜151を成膜すれば、図2に示した素子基板10が得られる。
その後、上記本実施形態の製造方法による製造工程を経て得られた素子基板10を、図2に示すように、別途公知の製造方法により作製された対向基板20と、シール材30を介して貼り合わせ、シール材30と前記両基板10,20とに挟まれる空間に液晶を封止することで、先の実施形態の液晶装置が得られる。
本実施形態の製造方法では、金属膜114をパターニングして下電極14を形成するに際して、所定形状にパターニングした金属膜114aに対して、再度ドライエッチング処理を行うので、得られた下電極14表面がプラズマに曝されることにより清浄化され、その結果、下電極14の表面領域で均一な素子抵抗を有するTFD素子13を形成することができる。これにより、素子基板10の面内でTFD素子の素子抵抗を均一化することができ、表示特性の均一な素子基板10を得ることができる。本実施形態の場合、レジスト剥離後の金属膜114aに対してドライエッチング処理(プラズマ処理)を行うため、先の第1の製造方法に比しても、金属膜表面の清浄効果が大きく、従来の製造方法に対して、レジスト剥離後にドライエッチング処理を行うという極めて簡便な工程を追加するのみで、素子抵抗のばらつきを大きく低減する効果を得ることができる。
また本実施形態の製造方法も、表示の高精細化、高画質化を目的として素子サイズを縮小した場合に、素子特性の均一性を高める点で極めて有効な製造方法である。
また本実施形態の製造方法も、表示の高精細化、高画質化を目的として素子サイズを縮小した場合に、素子特性の均一性を高める点で極めて有効な製造方法である。
尚、本実施形態では、レジスト剥離後の金属膜114aに対するプラズマ処理として、金属膜114をパターニングする工程と同様のドライエッチング処理を施す場合を説明したが、金属膜114a表面の清浄化を達成できる方法であれば、適宜異なるプラズマ処理を用いることが可能である。
<第3の製造方法>
図7は、本発明に係る素子基板の第3の製造方法による製造工程を示す断面工程図である。
まず、図7(a)に示すように、支持基板10を用意する。この支持基板10は、本実施形態に係る各工程を経て図2ないし図4に示す素子基板10を成すべきものである。そして、支持基板10上に、タンタル酸化物からなる下地絶縁膜4と、タンタルからなる金属膜114とを順に積層形成する。
図7は、本発明に係る素子基板の第3の製造方法による製造工程を示す断面工程図である。
まず、図7(a)に示すように、支持基板10を用意する。この支持基板10は、本実施形態に係る各工程を経て図2ないし図4に示す素子基板10を成すべきものである。そして、支持基板10上に、タンタル酸化物からなる下地絶縁膜4と、タンタルからなる金属膜114とを順に積層形成する。
次いで、図7(b)に示すように、金属膜114上の所定位置に、フォトレジスト(マスク材)124を形成し、このフォトレジスト124をマスクにしてドライエッチングを行うことにより、マスク材124の形成領域以外の金属膜114を選択的に除去し、図7(c)に示すような島状の金属膜114aを得る。
本実施形態の製造方法では、上記ドライエッチング処理に際して、先の第1の製造方法と同様に、フォトレジスト124を基板面方向で後退させつつ金属膜114をその膜厚方向に部分的に除去し、比較的浅いテーパー角度の側面114bを形成する。
本実施形態の製造方法では、上記ドライエッチング処理に際して、先の第1の製造方法と同様に、フォトレジスト124を基板面方向で後退させつつ金属膜114をその膜厚方向に部分的に除去し、比較的浅いテーパー角度の側面114bを形成する。
その後、図7(d)に示すように、フォトレジスト124を剥離した後、金属膜114aに対して再度ドライエッチング処理を行う。このドライエッチング処理も、先の第2の製造方法と同様、金属膜114aの上面に付着したフォトレジスト124の残渣や、レジスト剥離後の洗浄工程での残渣を除去し、金属膜114a表面を清浄化する目的で行う。
このようにして、図7(e)に示す下電極14が得られる。その後、上記支持基板10上の下電極膜14の表面に、HPA(高圧アニール)処理等の熱酸化や、陽極酸化によって、図4(c)に示した絶縁膜18を形成する。
このようにして、図7(e)に示す下電極14が得られる。その後、上記支持基板10上の下電極膜14の表面に、HPA(高圧アニール)処理等の熱酸化や、陽極酸化によって、図4(c)に示した絶縁膜18を形成する。
続いて、先の第1の製造方法と同様に、図4(c)に示した上電極19を形成することで、上記実施形態のTFD素子132が得られる。また実際には、係る上電極19のパターン形成に際して、データ線11も同時にパターン形成される。そして、図4(a)に示したように、第2の上電極19の一端側(下電極14と反対側)に一部乗り上げるようにITO等の透明導電材料からなる画素電極12を形成し、これらの構成部材を覆う配向膜151を成膜すれば、図2に示した素子基板10が得られる。
その後、上記本実施形態の製造方法による製造工程を経て得られた素子基板10を、図2に示すように、別途公知の製造方法により作製された対向基板20と、シール材30を介して貼り合わせ、シール材30と前記両基板10,20とに挟まれる空間に液晶を封止することで、先の実施形態の液晶装置が得られる。
本実施形態に係る製造方法では、金属膜114をパターニングして下電極14を形成するに際して、まず、金属膜114を、フォトレジスト124を基板面方向で後退させつつ金属膜114を部分的に除去するドライエッチング処理により所定形状にパターニングすることで金属膜114aを形成し、さらに、得られた金属膜114aに対して再度ドライエッチング処理を行うので、金属膜114aはパターニング時にプラズマに曝されて清浄化されるのに加え、2回目のドライエッチング処理によりさらに表面を清浄化される。その結果、下電極14の表面領域で均一な素子抵抗を有するTFD素子13を作製することができる。これにより、素子基板10の面内でTFD素子の素子抵抗が均一化され、表示特性の均一な素子基板10を得ることができる。
従って本実施形態の製造方法は、従来の製造方法に対して、レジスト剥離後の金属膜114aに対してドライエッチング処理を行うという極めて簡便な工程を追加するのみで、素子抵抗のばらつきを大幅に低減することができ、特に素子サイズの縮小により素子抵抗がばらつき易くなる高精細の電気光学装置用途の素子基板製造に好適な製造方法である。
従って本実施形態の製造方法は、従来の製造方法に対して、レジスト剥離後の金属膜114aに対してドライエッチング処理を行うという極めて簡便な工程を追加するのみで、素子抵抗のばらつきを大幅に低減することができ、特に素子サイズの縮小により素子抵抗がばらつき易くなる高精細の電気光学装置用途の素子基板製造に好適な製造方法である。
尚、本発明は上述の実施形態に限定されるものではなく、スイッチング素子としてTFT(Thin Film Transistor)素子(三端子型のスイッチング素子)を用いたアクティブマトリクス方式の液晶装置にも適宜適用することは可能である。また、本発明の趣旨を逸脱しない範囲で種々変形して実施することができ、本発明の素子基板、及びその製造方法は、液晶装置に限らない種々の電気光学装置、及びその製造方法に適用することができる。例えば、EL(エレクトロルミネッセンス)装置、電気泳動装置、プラズマ発光や電子放出による蛍光等を用いた装置(例えば、PDP、FED,SED)や、それらの製造方法等に好適に用いることができる。
(電子機器)
図8は、本発明に係る電気光学装置を携帯電話機の表示部に適用した例を示す斜視構成図である。同図に示すように、携帯電話機1300は、上記実施形態の液晶装置(電気光学装置)を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上記実施の形態の液晶装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの電子機器においても、高精細、高コントラストであり、輝度が均一で高画質の表示を提供することができる。
図8は、本発明に係る電気光学装置を携帯電話機の表示部に適用した例を示す斜視構成図である。同図に示すように、携帯電話機1300は、上記実施形態の液晶装置(電気光学装置)を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上記実施の形態の液晶装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの電子機器においても、高精細、高コントラストであり、輝度が均一で高画質の表示を提供することができる。
10…素子基板、11…データ線、12…画素電極、13…TFD素子(二端子型非線形素子)、14…下電極(第1導電膜)、18…絶縁膜、11a…第1の上電極(第2導電膜)、19…第2の上電極(第2導電膜)、20…対向基板、114…金属膜、114a…金属膜
Claims (10)
- 基板上に第1導電膜、絶縁膜及び第2導電膜の積層構造を有するスイッチング素子を具備した素子基板の製造方法であって、
前記第1導電膜を形成する工程は、
前記基板上に金属膜を形成する工程と、
前記金属膜上に所定平面形状のマスク材を形成する工程と、
ドライエッチング処理により、前記マスク材を基板面方向に除去しながら前記金属膜を選択的に除去する工程と
を含むことを特徴とする素子基板の製造方法。 - 前記金属膜を選択的に除去する工程では、前記ドライエッチング処理により、前記金属膜とともに前記マスク材の一部を除去することを特徴とする請求項1に記載の素子基板の製造方法。
- 前記金属膜を選択的に除去する工程では、前記マスク材の周縁部から当該マスク材を除去するとともに前記金属膜をドライエッチングすることを特徴とする請求項1に記載の素子基板の製造方法。
- 基板上に第1導電膜、絶縁膜、第2導電膜の積層構造を有するスイッチング素子を具備した素子基板の製造方法であって、
前記第1導電膜を形成する工程は、
前記基板上に金属膜を形成する工程と、
前記金属膜上に所定平面形状のマスク材を形成する工程と、
前記マスク材を介して前記金属膜を選択的に除去する工程と、
前記マスク材を除去する工程と、
前記金属膜の表面をプラズマ処理する工程と
を含むことを特徴とする素子基板の製造方法。 - 基板上に第1導電膜、絶縁膜、第2導電膜の積層構造を有するスイッチング素子を具備した素子基板の製造方法であって、
前記第1導電膜を形成する工程は、
前記基板上に金属膜を形成する工程と、
前記金属膜上に所定平面形状のマスク材を形成する工程と、
ドライエッチング処理により前記マスク材を基板面方向で後退させつつ前記金属膜を選択的に除去する工程と、
前記マスク材を除去する工程と、
前記金属膜の表面をプラズマ処理する工程と
を含むことを特徴とする素子基板の製造方法。 - 前記スイッチング素子は、非線形素子であることを特徴とする請求項1ないし5のいずれか1項に記載の素子基板の製造方法。
- 前記金属膜の表面をプラズマ処理する工程は、ドライエッチング工程であることを特徴とする請求項4又は5に記載の素子基板の製造方法。
- 請求項1ないし7のいずれか1項に記載の製造方法により得られたことを特徴とする素子基板。
- 請求項8に記載の素子基板を備えたことを特徴とする電気光学装置。
- 請求項9に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003312766A JP2005085797A (ja) | 2003-09-04 | 2003-09-04 | 素子基板の製造方法、素子基板、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003312766A JP2005085797A (ja) | 2003-09-04 | 2003-09-04 | 素子基板の製造方法、素子基板、電気光学装置、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005085797A true JP2005085797A (ja) | 2005-03-31 |
Family
ID=34413927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003312766A Withdrawn JP2005085797A (ja) | 2003-09-04 | 2003-09-04 | 素子基板の製造方法、素子基板、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005085797A (ja) |
-
2003
- 2003-09-04 JP JP2003312766A patent/JP2005085797A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101225440B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP3617458B2 (ja) | 表示装置用基板、液晶装置及び電子機器 | |
US6992737B2 (en) | Color filter substrate, electrooptic device and electronic apparatus, and methods for manufacturing color filter substrate and electrooptic device | |
WO2000020918A1 (fr) | Dispositif a cristaux liquides et appareil electronique | |
EP2511760B1 (en) | Active matrix substrate and display device | |
US10690970B2 (en) | Display with hybrid column spacer structures | |
KR100610284B1 (ko) | 반투과형 표시장치 | |
KR101256184B1 (ko) | 액정표시장치 | |
WO2012164882A1 (ja) | 表示装置用基板およびそれを備えた表示装置 | |
KR20110040222A (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
JP2004317726A (ja) | 電気光学装置、およびそれを用いた電子機器 | |
JP2006276581A (ja) | 液晶装置及び電子機器 | |
US7456916B2 (en) | Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions | |
JP2004004725A (ja) | 液晶装置及び電子機器 | |
JP2004258365A (ja) | 電気光学装置、およびそれを用いた電子機器 | |
JP2005085797A (ja) | 素子基板の製造方法、素子基板、電気光学装置、及び電子機器 | |
JP2005251845A (ja) | 非線形素子の製造方法、非線形素子、電気光学装置、電子機器 | |
JP5121488B2 (ja) | 液晶装置及び電子機器 | |
JP2006350168A (ja) | 液晶装置及びその製造方法、並びに電子機器 | |
JP2005085795A (ja) | 非線形素子の製造方法、電気光学装置の製造方法、非線形素子、電気光学装置、及び電子機器 | |
JP2005004061A (ja) | 電気光学装置及び二端子型非線形素子の製造方法、電気光学装置、及び電子機器 | |
JP3899868B2 (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
JP4258231B2 (ja) | 電気光学装置、およびそれを用いた電子機器 | |
JP2005302995A (ja) | 非線形素子及びその製造方法、電気光学装置、及び電子機器 | |
KR20080057034A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |