JP2005072819A - Signal processing apparatus and method - Google Patents

Signal processing apparatus and method Download PDF

Info

Publication number
JP2005072819A
JP2005072819A JP2003298143A JP2003298143A JP2005072819A JP 2005072819 A JP2005072819 A JP 2005072819A JP 2003298143 A JP2003298143 A JP 2003298143A JP 2003298143 A JP2003298143 A JP 2003298143A JP 2005072819 A JP2005072819 A JP 2005072819A
Authority
JP
Japan
Prior art keywords
signal
equalizer
phase
output
demodulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003298143A
Other languages
Japanese (ja)
Other versions
JP4314330B2 (en
Inventor
Tatsumasa Yoshida
達正 吉田
Daiki Sugimoto
大樹 杉本
Takashi Shimoda
隆 下田
Takuro Sato
拓朗 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KEY STREAM KK
Original Assignee
KEY STREAM KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KEY STREAM KK filed Critical KEY STREAM KK
Priority to JP2003298143A priority Critical patent/JP4314330B2/en
Publication of JP2005072819A publication Critical patent/JP2005072819A/en
Application granted granted Critical
Publication of JP4314330B2 publication Critical patent/JP4314330B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a signal processing apparatus and method capable of demodulating a signal including a control signal subjected to spread spectrum processing and transmission data modulated by a prescribed modulation system. <P>SOLUTION: The signal processing apparatus includes: an orthogonal demodulator 106 for converting an input signal into an I-Q baseband signal; a multipath detection circuit having a first correlation unit for using a spread code to apply inverse spread processing to the baseband signal and a peak detection circuit for detecting a peak of an output of the first correlation unit; a second correlation unit for carrying out inverse spread processing with the spread code by using a maximum peak position of the correlation output detected by the peak detection circuit for a demodulation timing; a phase discrimination circuit for detecting an output phase of the second correlation unit at the maximum peak position of a symbol period obtained by the multipath detection circuit 110; a spread code demodulator for demodulating the baseband signal on the basis of an output of the phase discrimination circuit; a first equalizer for applying waveform equalization to the control signal; and a second equalizer 140 for receiving an output of the first equalizer 120 to apply waveform equalization to the transmission data. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、一般には、デジタル情報のスペクトラム拡散の復調に係り、特に、拡散符号でスペクトラム拡散した制御信号と、当該制御信号に続き、所定の変調方式で変調された送信データとを有する信号の復調に関する。本発明は、例えば、拡散符号がバーカー(Barker)符号であり、所定の変調方式が補符号変調(「相補コードキー入力」ともいう。ComplementaryCode Keying:CCK)である場合に、無線LANのマルチパス遅延特性に対する受信性能向上に好適である。ここで、「CCK」とは、IEEE802.11b準拠の2.4GHz帯利用の無線LANで使用され、最大11Mbpsのデータ伝送速度を実現する変調方式をいう。   The present invention generally relates to demodulation of spread spectrum of digital information, and in particular, a signal having a control signal spectrum spread by a spread code and transmission data modulated by a predetermined modulation method following the control signal. Relating to demodulation. In the present invention, for example, when the spreading code is a Barker code and the predetermined modulation method is complementary code modulation (also referred to as “complementary code key input”, Complementary Code Keying: CCK), the multipath of the wireless LAN is used. This is suitable for improving reception performance with respect to delay characteristics. Here, “CCK” refers to a modulation scheme used in a wireless LAN using the 2.4 GHz band conforming to IEEE 802.11b and realizing a data transmission rate of 11 Mbps at the maximum.

従来、無線LAN装置などにおいてマルチパス遅延特性の性能向上のための技術として等化器(例えば、特許文献1、特許文献2参照)やレイク(RAKE)復調器(例えば、非特許文献1参照)が知られている。   Conventionally, an equalizer (see, for example, Patent Document 1 and Patent Document 2) and a RAKE demodulator (for example, see Non-Patent Document 1) as techniques for improving the performance of multipath delay characteristics in a wireless LAN device or the like. It has been known.

以下、図10及び図11を参照して従来の無線LAN装置の受信機200に搭載される等化器210について説明する。ここで、図10は特許文献1に記載される従来の無線LAN装置の受信機200の構成を示すブロック図であり、図11は受信機200に搭載される等化器210の構成を示すブロック図である。等化器210は、送信側において信号多重化のために複数のバーカー(Barker)符号で変調された信号の伝送路で発生する遅延歪みを除去するために使用される。また、バーカー符号でスペクトラム拡散された信号に対してマルチパスで発生した遅延波の影響を取り除く方法としてレイク復調器を利用する方法もある。   Hereinafter, the equalizer 210 mounted on the receiver 200 of the conventional wireless LAN apparatus will be described with reference to FIGS. 10 and 11. Here, FIG. 10 is a block diagram showing the configuration of the receiver 200 of the conventional wireless LAN apparatus described in Patent Document 1, and FIG. 11 is a block diagram showing the configuration of the equalizer 210 mounted on the receiver 200. FIG. The equalizer 210 is used to remove delay distortion generated in a transmission path of a signal modulated with a plurality of Barker codes for signal multiplexing on the transmission side. There is also a method of using a rake demodulator as a method of removing the influence of delayed waves generated by multipaths on a signal spread by a Barker code.

ここで、「マルチパス」とは送信信号が建物や地形などの障害によって反射・回折し、端末が複数の経路から同じ電波を受信してしまうことをいう。マルチパスが生じると、端末が複数の異なる経路距離の電波を受信するため、波形に位相のずれが生じて、受信した電波にノイズが生じて受信信号に誤りが発生したり、符号の復号化ができなくなったりするなどの問題が発生する。   Here, “multipath” means that a transmission signal is reflected / diffracted by a failure such as a building or terrain, and the terminal receives the same radio wave from a plurality of paths. When a multipath occurs, the terminal receives radio waves of multiple different path distances, resulting in a phase shift in the waveform, resulting in noise in the received radio waves and errors in the received signal, or decoding of the code Problems such as being unable to do.

図10に示した受信機200の動作について説明する。送信機からの出力信号が受信機200の入力端子202に入力されると、アナログ演算回路204がこれを増幅し、ベースバンド信号に変換する。次に、相関器206が変調信号に乗算されたバーカー符号と、受信機200内にある同じバーカー符号との間で相関を取る。相関器206は、相関結果に基づいた復調信号を等化器210に出力する。等化器210は、相関器206による相関結果に基づいて、信号から、伝送路において発生する遅延成分を取り除き、信号位置検出器220に出力する。信号位置検出回路220は、等化器210から出力された信号の信号位置を検出して、信号位置情報を復調器222と結合器224に出力する。復調器222は等化器210の出力と信号位置検出器220からの信号位置情報を用いて信号を復号する。復調器222で復号した信号は結合器224に出力される。結合器224では復調器222で復調された信号を信号位置検出器220の信号位置情報を用いて復調信号を結合し、出力端子226に出力する。   An operation of the receiver 200 illustrated in FIG. 10 will be described. When the output signal from the transmitter is input to the input terminal 202 of the receiver 200, the analog arithmetic circuit 204 amplifies it and converts it into a baseband signal. The correlator 206 then correlates between the Barker code multiplied by the modulated signal and the same Barker code in the receiver 200. Correlator 206 outputs a demodulated signal based on the correlation result to equalizer 210. The equalizer 210 removes a delay component generated in the transmission path from the signal based on the correlation result by the correlator 206 and outputs the signal to the signal position detector 220. The signal position detection circuit 220 detects the signal position of the signal output from the equalizer 210 and outputs the signal position information to the demodulator 222 and the combiner 224. The demodulator 222 decodes the signal using the output of the equalizer 210 and the signal position information from the signal position detector 220. The signal decoded by demodulator 222 is output to combiner 224. The combiner 224 combines the demodulated signal with the signal demodulated by the demodulator 222 using the signal position information of the signal position detector 220 and outputs the combined signal to the output terminal 226.

図11を参照するに、等化器210は、相関器206から相関結果に基づいた信号を、遅延歪みの大きさに応じた値のタップ係数(フィルタ係数)を求めるタップ係数演算回路211と、入力信号から遅延歪みを取り除く等化演算回路217とに入力する。タップ係数演算回路211では送信データの前に送られるトレーニング信号(既知信号)を用いてマルチパスを分離し、このマルチパスの時間平均値を求めて図示しないメモリに記憶し、等化演算回路217のタップ係数として使用する。等化演算回路217は、減算器212と、入力信号に遅延の有無を判定する判定回路213と、判定回路213は遅延歪みがあると判断した信号を遅延させる遅延器214a〜214cと、遅延器214a〜214cからのそれぞれの出力にタップ係数を乗算する乗算器215a〜215cと、乗算器215a〜215cの出力を合算する加算器216で構成された判定帰還型等化器を構成している。   Referring to FIG. 11, the equalizer 210 includes a tap coefficient calculation circuit 211 that obtains a tap coefficient (filter coefficient) having a value corresponding to the magnitude of the delay distortion from the signal based on the correlation result from the correlator 206, This is input to an equalization arithmetic circuit 217 that removes delay distortion from the input signal. The tap coefficient calculation circuit 211 separates multipaths using a training signal (known signal) sent before transmission data, obtains a time average value of the multipaths and stores it in a memory (not shown), and an equalization calculation circuit 217. Used as a tap coefficient. The equalization operation circuit 217 includes a subtractor 212, a determination circuit 213 that determines whether or not there is a delay in the input signal, delay circuits 214a to 214c that delay a signal that the determination circuit 213 determines that there is delay distortion, and a delay circuit A decision feedback equalizer is configured that includes multipliers 215a to 215c that multiply the respective outputs from 214a to 214c by tap coefficients, and an adder 216 that adds the outputs of the multipliers 215a to 215c.

次に、図12及び図13を参照してレイク復調器250について説明する。図12はレイク復調器250の構成を示すブロック図である。アンテナ252で受信した信号は、AGC回路254で受信レベルを一定にされた後、直交復調器256でI−Qベースバンド信号に変換される。変換されたI−Qベースバンド信号から、マルチパス検出回路258は、信号を伝送する能力の最小単位であるシンボルの長さを表すシンボル周期の遅延波プロファイルを求め、求めた遅延波プロファイルを元に相関器260a乃至260cのそれぞれに、レイク合成のための各遅延波情報T1、T2、T3を出力する。それぞれの相関器260a乃至260c内で得られた遅延波情報に基づいて遅延時間を補正して得られたI−Qの相関器出力は、ゲイン及び位相を修正する乗算器262a乃至262cによって、位相及びI−Qの振幅が修正される。加算器264は、それぞれの乗算器出力を合成してI−Q信号を取得し、差動位相復調器266がかかるI−Q信号をシンボルデータに復調する。   Next, the rake demodulator 250 will be described with reference to FIGS. FIG. 12 is a block diagram showing the configuration of the rake demodulator 250. The signal received by the antenna 252 is converted to an IQ baseband signal by the quadrature demodulator 256 after the reception level is made constant by the AGC circuit 254. From the converted I-Q baseband signal, the multipath detection circuit 258 obtains a delay wave profile having a symbol period representing the symbol length, which is the minimum unit of signal transmission capability, and based on the obtained delay wave profile. The delayed wave information T1, T2, and T3 for rake synthesis are output to each of the correlators 260a to 260c. The IQ correlator outputs obtained by correcting the delay time based on the delayed wave information obtained in the respective correlators 260a to 260c are phase-shifted by the multipliers 262a to 262c for correcting the gain and phase. And the amplitude of IQ is modified. The adder 264 combines the outputs of the multipliers to obtain an IQ signal, and the differential phase demodulator 266 demodulates the IQ signal into symbol data.

図13にマルチパス検出回路258で求めた相関器出力のシンボル周期内の遅延波プロファイル例を示す。T1、T2、T3はマルチパス遅延波の遅延時間を示し、各相関器で与えられた遅延波の遅延時間補正して得たI−Q相関信号を乗算器262a、262b、262cに出力する。
特開平9−102758号公報(第9頁の図1、及び、第11頁の図6) 米国特許第6,233,273号公報に記載される「内蔵判定帰還型等化器を有するレイク受信機(RakeReceiver with embedded Decision Feedback Equalizer) 科学技術出版、ディジタルコミュニケーション、ジョン・ジー・プロアキス(JohnG. Proakis)著、第926頁
FIG. 13 shows an example of a delayed wave profile within the symbol period of the correlator output obtained by the multipath detection circuit 258. T1, T2, and T3 indicate the delay times of the multipath delay waves, and the IQ correlation signals obtained by correcting the delay times of the delay waves given by the correlators are output to the multipliers 262a, 262b, and 262c.
JP-A-9-102758 (FIG. 1 on page 9 and FIG. 6 on page 11) U.S. Pat. No. 6,233,273 “Rake Receiver with embedded Decision Feedback Equalizer with Built-in Decision Feedback Equalizer” Science and Technology Publishing, Digital Communication, John G. Proakis, page 926

上述した従来の等化器の構成は、IEEE規格802.11bに記述される11bitのバーカー符号を用いた変調信号やバーカー符号を用いた変調信号に続くCCKの復調において、次のような問題を有する。即ち、受信機200は、マルチパスの遅延波の影響を取り除くために相関器206が求めた相関結果を時間平均して等化器210のタップ係数を求めているため、マルチパスが時間変化する場合は遅延歪みを除去しきれない。また、等化器210はバーカー符号で相関を取った後の信号を用いており、バーカー符号変調信号の後に続くCCK変調波には使用できない。一方、レイク復調器250も、トレーニング信号から遅延プロファイルを求め、求めた遅延プロファイルを用いてレイク合成するため、CCK変調波を受信中にマルチパスが変化する場合、良い結果が得られない。また遅延間隔が小さい場合、各遅延波のI−Q位相情報が各々の遅延波の影響で不正確になりやすい。この結果、いずれの受信機においても受信信号に誤りが発生したり、復号化ができなくなったりする。   The configuration of the conventional equalizer described above has the following problems in demodulating the CCK following the modulation signal using the 11-bit Barker code described in IEEE standard 802.11b and the modulation signal using the Barker code. Have. That is, since the receiver 200 obtains the tap coefficient of the equalizer 210 by averaging the correlation results obtained by the correlator 206 in order to remove the influence of the multipath delay wave, the multipath changes over time. If you can not remove the delay distortion. Further, the equalizer 210 uses a signal after correlation with a Barker code, and cannot be used for a CCK modulated wave following the Barker code modulated signal. On the other hand, since the rake demodulator 250 also obtains a delay profile from the training signal and performs rake synthesis using the obtained delay profile, a good result cannot be obtained when the multipath changes during reception of the CCK modulated wave. When the delay interval is small, the IQ phase information of each delayed wave tends to be inaccurate due to the influence of each delayed wave. As a result, an error occurs in the received signal or decoding cannot be performed in any receiver.

本発明は、上述したような従来技術が有する問題点を解決するためになされたものであり、拡散符号でスペクトラム拡散した制御信号と、当該制御信号に続き、所定の変調方式で変調された送信データとを有する信号をマルチパス等の遅延波の影響を受ける環境において、安定して復調することができる信号処理装置及び方法を提供することを例示的な目的とする。   The present invention has been made in order to solve the above-described problems of the prior art, and includes a control signal spectrum spread by a spreading code, and a transmission signal modulated by a predetermined modulation method following the control signal. It is an exemplary object to provide a signal processing apparatus and method capable of stably demodulating a signal having data in an environment affected by delay waves such as multipath.

本発明の一側面としての信号処理装置は、拡散符号でスペクトラム拡散した制御信号と、当該制御信号に続き、所定の変調方式で変調された送信データとを有する入力信号を復調するための信号処理装置であって、前記入力信号を、I−Qコンステレーション上で表示されたI−Qベースバンド信号に変換するための直交復調器と、前記I−Qベースバンド信号を前記拡散符号を用いて逆拡散するための第1の相関器と、前記拡散符号長を周期とするシンボル周期内で前記第1の相関器出力のピークを検出するピーク検出回路とを有するマルチパス検出回路と、前記I−Qベースバンド信号を前記ピーク検出回路で検出した相関出力の最大ピーク位置を復調タイミングとして前記拡散符号を用いて逆拡散するための第2の相関器と、前記マルチパス検出回路で得られた前記シンボル周期の最大ピーク位置で当該第2の相関器の出力の位相を検出する位相判定回路と、当該位相判定回路の出力に基づいて前記I−Qベースバンド信号を復調する拡散符号復調器と、前記直交復調器と前記拡散符号復調器の間に配置され、前記制御信号に対して波形等化を行う第1の等化器と、前記第1の等化器の出力が入力され、前記送信データに対して波形等化を行う第2の等化器とを有し、前記第1の等化器は第1のフィルタ係数を有する第1のフィルタから構成され、前記第1のフィルタ係数を更新する第1の更新部を含み、当該第1の更新部は前記第1のフィルタ係数を前記拡散符号の受信時に更新し、前記第2の等化器は第2のフィルタ係数を有する第2のフィルタを使用し、前記第2のフィルタ係数を更新する第2の更新部を含み、当該第2の更新部は前記I−Qベースバンド信号の位相情報に基づいて前記第2のフィルタ係数を前記送信データの受信時に更新することを特徴とする。かかる信号処理装置は、だい2の等化器には拡散符号変調波受信時におけるマルチパスの遅延波の影響や符号間干渉を取り除いたI−Qベースバンド信号が入力する。第1及び第2の等化器のフィルタ係数(タップ係数)がマルチパス等の影響に応じて更新可能であるので時間変化する遅延歪みを除去して信号認識の誤りなどの問題を除去することができる。   A signal processing apparatus according to one aspect of the present invention is a signal processing for demodulating an input signal having a control signal spectrum spread by a spreading code and transmission data modulated by a predetermined modulation method following the control signal. An orthogonal demodulator for converting the input signal into an IQ baseband signal displayed on an IQ constellation, and using the spreading code to convert the IQ baseband signal A multipath detection circuit comprising: a first correlator for despreading; and a peak detection circuit for detecting a peak of the first correlator output within a symbol period having a period of the spreading code length; A second correlator for despreading using the spreading code with the maximum peak position of the correlation output obtained by detecting the Q baseband signal by the peak detection circuit as a demodulation timing; A phase determination circuit for detecting the phase of the output of the second correlator at the maximum peak position of the symbol period obtained by the path detection circuit; and the IQ baseband signal based on the output of the phase determination circuit. A spreading code demodulator for demodulating, a first equalizer which is disposed between the orthogonal demodulator and the spreading code demodulator and performs waveform equalization on the control signal; and the first equalizer And a second equalizer that performs waveform equalization on the transmission data, and the first equalizer includes a first filter having a first filter coefficient. A first updating unit for updating the first filter coefficient, the first updating unit updating the first filter coefficient upon reception of the spreading code, and the second equalizer comprising: A second filter having a filter coefficient of 2 is used, and the second filter is used. A second updating unit for updating a filter coefficient, wherein the second updating unit updates the second filter coefficient when receiving the transmission data based on phase information of the IQ baseband signal. Features. In such a signal processing apparatus, the I-Q baseband signal from which the influence of the multipath delay wave and the intersymbol interference at the time of receiving the spread code modulated wave is removed is input to the second equalizer. Since the filter coefficients (tap coefficients) of the first and second equalizers can be updated according to the influence of multipath or the like, the time-varying delay distortion is removed to eliminate problems such as signal recognition errors. Can do.

前記拡散符号は、例えば、バーカー符号であり、前記所定の変調方式は、例えば、DBPSK(DifferentialBinary PhaseShift Keying)、DQPSK(DifferentialQuaternary Phase Shift Keying)又はCCKである。   The spreading code is, for example, a Barker code, and the predetermined modulation scheme is, for example, DBPSK (Differential Binary Phase Shift Keying), DQPSK (Differential Quaternary Phase Shift Keying), or CCK.

前記信号処理装置は、前記拡散符号復調器の前記位相判定回路の出力に基づいて基準位相を作成する基準位相生成部と、前記拡散符号ビット毎の前記I−Qベースバンド信号と前記基準位相とを比較する比較部とを更に有し、前記第1の等化器の前記第1の更新部は、前記比較部の比較結果に基づいて前記第1のフィルタ係数の更新を行ってもよい。これにより、基準位相は自己相関性に優れた情報を使用することができる。   The signal processing device includes a reference phase generation unit that generates a reference phase based on an output of the phase determination circuit of the spread code demodulator, the IQ baseband signal for each spread code bit, and the reference phase. The first update unit of the first equalizer may update the first filter coefficient based on a comparison result of the comparison unit. Thereby, information excellent in autocorrelation can be used for the reference phase.

前記信号処理装置は、前記拡散符号復調器の前記位相判定回路の出力に基づいて基準位相を作成する基準位相生成部と、前記シンボル周期内の前記最大ピーク位置の信号成分の位相情報を前記基準位相と比較することによって得られた位相誤差情報に基づいて、前記I−Qベースバンド信号の位相角度を調整する位相角度調整部とを更に有してもよい。位相角度調整部がI−Qベースバンド信号の位相角度を調整するので、第1の等化器による等化動作を高速にすることができる。   The signal processing device includes a reference phase generation unit that generates a reference phase based on an output of the phase determination circuit of the spreading code demodulator, and phase information of a signal component at the maximum peak position in the symbol period. You may further have a phase angle adjustment part which adjusts the phase angle of the said IQ baseband signal based on the phase error information obtained by comparing with a phase. Since the phase angle adjustment unit adjusts the phase angle of the IQ baseband signal, the equalization operation by the first equalizer can be speeded up.

前記第1の等化器は、前記マルチパス検出回路で検出した2つの前記ピークのそれぞれに対して設けられ、前記信号処理装置は、前記2つのピークのいずれかを遅延させるための遅延回路と、2つの前記第1の等化器の出力を合算するための加算器とを更に有し、前記加算器の出力は、前記拡散符号復調器及び前記第2の等化器に供給されてもよい。加算器は2つの第1の等化器の出力を加算してレイク合成を実施し、マルチパス遅延波の強度が主信号に対して同等レベルに近い場合、拡散符号復号のための相関値が向上する。   The first equalizer is provided for each of the two peaks detected by the multipath detection circuit, and the signal processing device includes a delay circuit for delaying one of the two peaks. An adder for adding the outputs of the two first equalizers, and the output of the adder may be supplied to the spreading code demodulator and the second equalizer. Good. The adder adds the outputs of the two first equalizers to perform rake combining. When the intensity of the multipath delayed wave is close to the same level as the main signal, the correlation value for spreading code decoding is improves.

前記第2の等化器は、前記I−Qベースバンド信号の位相情報を格納する後方遅延タップと、前記I−Qベースバンド信号と前記第2のフィルタとを乗算する第1の乗算器と、前記後方遅延タップに格納された値と前記第2のフィルタとを乗算する第2の乗算器と、前記第1及び第2の乗算器の出力を積算する積算器と、前記I−Qベースバンド信号の位相情報に基づいて当該I−Qベースバンド信号の振幅誤差を取得して前記第2の更新部に出力する比較部とを更に有し、前記信号処理装置は、前記第2の等化器の前記積算器の出力が入力され、前記送信データを復調する送信データ復調器を更に有してもよい。かかる信号処理装置によれば、第2の等化器は、第1の等化器で低減し切れなかったマルチパス遅延波成分を低減することができる。後方遅延タップに保存される値が一定値に制限されるため、第2の等化器の動作が安定する。   The second equalizer includes a backward delay tap that stores phase information of the IQ baseband signal, a first multiplier that multiplies the IQ baseband signal and the second filter, A second multiplier that multiplies the value stored in the backward delay tap and the second filter, an integrator that multiplies the outputs of the first and second multipliers, and the IQ base A comparison unit that acquires an amplitude error of the IQ baseband signal based on the phase information of the band signal and outputs the amplitude error to the second update unit, and the signal processing device includes the second etc. A transmission data demodulator that receives the output of the accumulator of the generator and demodulates the transmission data may be further included. According to such a signal processing device, the second equalizer can reduce multipath delayed wave components that could not be reduced by the first equalizer. Since the value stored in the backward delay tap is limited to a constant value, the operation of the second equalizer is stabilized.

本発明の別の側面としての信号処理方法は、拡散符号でスペクトラム拡散した制御信号と、当該制御信号に続き、所定の変調方式で変調された送信データとを有する入力信号を復調する信号処理方法であって、前記制御信号に対して、第1のフィルタ係数を有する第1のフィルタにより波形等化する第1の等化ステップと、前記送信データに対して、第2のフィルタ係数を有する第2のフィルタにより波形等化する第2の等化ステップと、前記第1及び第2のフィルタ係数を前記拡散符号長を周期とするシンボル周期内で更新するステップとを有することを特徴とする。かかる信号処理方法は、上述の信号処理方法と同様の作用を奏し、ハードウェア又はソフトウェアとして具体化される。上述のように、前記拡散符号は、例えば、バーカー符号であり、前記所定の変調方式は、DBPSK、DQPSK又はCCKであってもよい。   A signal processing method according to another aspect of the present invention is a signal processing method for demodulating an input signal having a control signal spread spectrum by a spreading code and transmission data modulated by a predetermined modulation method following the control signal. A first equalization step of waveform equalizing with respect to the control signal by a first filter having a first filter coefficient; and a second filter coefficient having a second filter coefficient with respect to the transmission data. And a second equalization step of equalizing the waveform with the second filter, and a step of updating the first and second filter coefficients within a symbol period whose period is the spreading code length. Such a signal processing method has the same effect as the above-described signal processing method, and is embodied as hardware or software. As described above, the spreading code may be a Barker code, for example, and the predetermined modulation method may be DBPSK, DQPSK, or CCK.

本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。   Further objects and other features of the present invention will become apparent from the preferred embodiments described below with reference to the accompanying drawings.

本発明によれば、拡散符号でスペクトラム拡散した制御信号と、当該制御信号に続き、所定の変調方式で変調された送信データとを有する信号をマルチパス等の遅延波の影響を受ける環境において安定して復調することができる信号処理装置及び方法を提供することができる。   According to the present invention, a signal having a control signal spectrum spread by a spreading code and transmission data modulated by a predetermined modulation method following the control signal is stable in an environment affected by a delayed wave such as a multipath. Thus, a signal processing apparatus and method that can be demodulated can be provided.

以下、本発明の実施の形態の受信機100を、図面を参照して説明する。ここで、図1は本発明の第1の実施形態の受信機100を示す概略ブロック図である。本実施形態は、送信機と受信機からなる無線LANを想定している。送信機はバーカー符号でスペクトラム拡散した制御信号と、制御信号に続き、CCKで変調された送信データとを有する信号を無線信号として送信し、受信機は無線信号として当該信号を受信する。送信機は、IEEE規格802.11bの方式に基づいて変調するので、ここでは図示及び説明を省略する。   Hereinafter, a receiver 100 according to an embodiment of the present invention will be described with reference to the drawings. Here, FIG. 1 is a schematic block diagram showing the receiver 100 of the first embodiment of the present invention. This embodiment assumes a wireless LAN composed of a transmitter and a receiver. The transmitter transmits, as a radio signal, a signal having a control signal spectrum-spread with a Barker code and transmission data modulated with CCK following the control signal, and the receiver receives the signal as a radio signal. Since the transmitter modulates based on the IEEE standard 802.11b system, the illustration and description are omitted here.

本出願において、受信機(又は信号処理装置)は、LSIなどの半導体装置及びそれを備えた電子機器(例えば、無線LAN装置)をカバーする概念であり、本発明の信号処理方法はハードウェア又はソフトウェアのいずれによって具体化されてもよい。受信機100は、図1に示すように、アンテナ102、自動利得制御(Automatic Gain Control:AGC)回路104、直交復調器106、自動周波数制御(Automatic Frequency Control:AFC)回路108、マルチパス検出回路110、等化器120、バーカー符号復調器130、等化器140、CCK復調器150、複号器160とを有する。   In the present application, the receiver (or signal processing device) is a concept that covers a semiconductor device such as an LSI and an electronic device (for example, a wireless LAN device) including the semiconductor device, and the signal processing method of the present invention is hardware or It may be embodied by any software. As shown in FIG. 1, the receiver 100 includes an antenna 102, an automatic gain control (AGC) circuit 104, a quadrature demodulator 106, an automatic frequency control (Automatic Frequency Control: AFC) circuit 108, and a multipath detection circuit. 110, an equalizer 120, a Barker code demodulator 130, an equalizer 140, a CCK demodulator 150, and a decoder 160.

アンテナ102は、図示しない送信機から送信された変調信号を受信する。AGC回路104は、アンテナ102から信号を受信するようにアンテナ102に接続され、入力信号レベルが変化しても出力信号レベルが一定になるようにする。   The antenna 102 receives a modulated signal transmitted from a transmitter (not shown). The AGC circuit 104 is connected to the antenna 102 so as to receive a signal from the antenna 102, and makes the output signal level constant even when the input signal level changes.

直交復調器106は、AGC回路104から信号を受信するようにAGC回路104に接続され、入力信号を、変調前のベースバンド信号であってI−Qコンステレーション上で表示された複素(I−Q)ベースバンド信号に変換する。また、直交復調器106は、最大ピーク点の相関I−Q信号より最大ピーク点の位相情報を求める。   The quadrature demodulator 106 is connected to the AGC circuit 104 so as to receive a signal from the AGC circuit 104, and an input signal is a baseband signal before modulation, which is represented by a complex (I− Q) Convert to a baseband signal. Further, the quadrature demodulator 106 obtains phase information at the maximum peak point from the correlation IQ signal at the maximum peak point.

AFC回路108は、直交復調器106をフィードバック制御するように直交復調器106に接続され、周波数を一定に維持する。即ち、AFC回路108はI−Qベースバンド信号より周波数ズレを計算して周波数ズレ成分を直交復調器106に出力する。直交復調器106は、AFC回路108からの周波数ズレ成分を用いて図示しない送信機と受信機100と間の周波数ズレを補正する。   The AFC circuit 108 is connected to the quadrature demodulator 106 so as to feedback-control the quadrature demodulator 106, and keeps the frequency constant. That is, the AFC circuit 108 calculates a frequency shift from the IQ baseband signal and outputs the frequency shift component to the quadrature demodulator 106. The quadrature demodulator 106 corrects a frequency shift between a transmitter (not shown) and the receiver 100 using the frequency shift component from the AFC circuit 108.

マルチパス検出回路110は、直交復調器106によって復調されたI−Qベースバンド信号を受信するように直交復調器106に接続され、I−Qベースバンド信号と11bitのバーカー符号との相関演算を実施し、得られた相関値より最大ピークを検出し、シンボル周期内におけるバーカー復号の復号タイミング(又はシンボルタイミング)と等化器120へ入力するI−Qベースバンド信号のサンプルタイミング(又はチップタイミング)を求める。チップとは拡散コードの伝送速度の単位であり、例えば、バーカー符号1ビットに対応する。シンボルは、信号伝送能力の最小単位であり、例えば、バーカー符号11ビットに対応する。   The multipath detection circuit 110 is connected to the quadrature demodulator 106 so as to receive the IQ baseband signal demodulated by the quadrature demodulator 106, and performs a correlation operation between the IQ baseband signal and the 11-bit Barker code. The maximum peak is detected from the obtained correlation value, the decoding timing (or symbol timing) of Barker decoding within the symbol period, and the sample timing (or chip timing) of the IQ baseband signal input to the equalizer 120 ) The chip is a unit of the transmission rate of the spread code, and corresponds to, for example, 1 bit of Barker code. A symbol is a minimum unit of signal transmission capability and corresponds to, for example, 11 bits of Barker code.

より具体的には、マルチパス検出回路110は、I−Qベースバンド信号をバーカー符号を用いて逆拡散するための相関器112と、バーカー符号長を周期とするシンボル周期内で相関器112の出力のピークを検出するピーク検出回路114とを有する。   More specifically, the multipath detection circuit 110 includes a correlator 112 for despreading the IQ baseband signal using a Barker code, and a correlator 112 within a symbol period having a Barker code length as a period. A peak detection circuit 114 for detecting an output peak.

等化器120は、直交復調器106によって復調されたI−Qベースバンド信号を受信するように直交復調器106に接続され、制御信号に対して波形整形を行う。等化器120は、本実施形態では、有限時間インパルス応答(Finite−duration Impulse Response:FIR)フィルタで構成された複素等化器であり、インパルス応答波形を入力するとある有限時間だけ出力を生成する。   The equalizer 120 is connected to the quadrature demodulator 106 so as to receive the IQ baseband signal demodulated by the quadrature demodulator 106, and performs waveform shaping on the control signal. In the present embodiment, the equalizer 120 is a complex equalizer configured with a finite-time impulse response (FIR) filter, and generates an output for a certain finite time when an impulse response waveform is input. .

等化器120の構造を図2に示す。図2に示すように、遅延タップ(レジスタ)(D[0−17])121と、タップ係数格納部(C[0−8])122と、乗算器123a及び123bと、積算器124a乃至124cと、タップ修正係数保持レジスタ(Coff_corr[0−6])126と、基準位相生成部127と、I−Q出力保持レジスタ128aと、基準位相レジスタ128bと、比較器129とを有する。また、本実施形態では、位相角度調整部118を遅延タップ121の前段に設けている。位相角度調整部118は、等化器120とマルチパス検出回路110の間に配置されてもよいし、両者のいずれかと一体に構成されてもよい。   The structure of the equalizer 120 is shown in FIG. As shown in FIG. 2, a delay tap (register) (D [0-17]) 121, a tap coefficient storage unit (C [0-8]) 122, multipliers 123a and 123b, and multipliers 124a to 124c. And a tap correction coefficient holding register (Coff_corr [0-6]) 126, a reference phase generation unit 127, an IQ output holding register 128a, a reference phase register 128b, and a comparator 129. In the present embodiment, the phase angle adjustment unit 118 is provided in front of the delay tap 121. The phase angle adjustment unit 118 may be disposed between the equalizer 120 and the multipath detection circuit 110, or may be configured integrally with either of them.

位相角度調整部118は、マルチパス検出回路106で得られたシンボル周期内の最大ピーク位置におけるI−Q相関信号の位相情報を後述するシンボル位相判定用の基準位相と比較し、得られた位相誤差情報をI−Qベースバンド信号の初期位相誤差として等化器動作時に1度設定し、これに基づいて、直交復調器106からのI−Qベースバンド信号の位相角度を一律に調整する。これにより、等化器120の位相誤差に対する等化器の修正が迅速に行える。   The phase angle adjustment unit 118 compares the phase information of the IQ correlation signal at the maximum peak position in the symbol period obtained by the multipath detection circuit 106 with a reference phase for symbol phase determination described later, and obtains the obtained phase. The error information is set once as an initial phase error of the IQ baseband signal during the operation of the equalizer, and based on this, the phase angle of the IQ baseband signal from the quadrature demodulator 106 is uniformly adjusted. As a result, the equalizer can be quickly corrected for the phase error of the equalizer 120.

I−Qベースバンド信号は遅延レジスタ121に入力し、I−Qベースバンド信号が周期的に入力される毎に遅延レジスタ121のデータは入れ替わる。I−Qベースバンド信号が入力する毎に、遅延タップ121の出力とタップ係数格納部122に格納されたタップ係数をタップ毎に乗算器123aにおいて乗算する。乗算器123aは、乗算結果を積算器124cに送る。積算器124cは乗算結果を積算し、複素計算を行ってI−Qベースバンド信号をバーカー復調器130に出力すると同時に、等化器120内の11chip分のI−Q出力保持レジスタ128aに保存する。   The IQ baseband signal is input to the delay register 121, and the data in the delay register 121 is switched every time the IQ baseband signal is periodically input. Each time an IQ baseband signal is input, the output of the delay tap 121 and the tap coefficient stored in the tap coefficient storage unit 122 are multiplied for each tap in the multiplier 123a. The multiplier 123a sends the multiplication result to the accumulator 124c. The accumulator 124c accumulates the multiplication results, performs a complex calculation, and outputs an IQ baseband signal to the Barker demodulator 130. At the same time, the accumulator 124c saves the IQ output holding register 128a for 11 chips in the equalizer 120. .

バーカー符号復調器130は、積算器124cからのI−Qベースバンド信号をマルチパス検出器110から得られた復号タイミング情報に等化器120の遅延タップによる時間遅延分を加算したタイミングでバーカー符号の復調を行う。バーカー符号復調器130は、図3に示すように、相関器132と、位相判定回路134と、差動復号器136とを有する。ここで、図3は、バーカー符号復調器130のブロック図である。   The Barker code demodulator 130 adds the Barker code at the timing obtained by adding the time delay due to the delay tap of the equalizer 120 to the decoding timing information obtained from the multipath detector 110 from the IQ baseband signal from the accumulator 124c. Is demodulated. As illustrated in FIG. 3, the Barker code demodulator 130 includes a correlator 132, a phase determination circuit 134, and a differential decoder 136. Here, FIG. 3 is a block diagram of the Barker code demodulator 130.

相関器132は、積算器124cからのI−Qベースバンド信号を受信し、ピーク検出回路110で検出した相関出力の最大ピーク位置を復調タイミングとしてバーカー符号を用いて逆拡散する。位相判定回路134は、マルチパス検出回路110で得られたシンボル周期の最大ピーク位置で、バーカー符号で相関を取ったあとのI−Q信号で位相領域判定を行い、基準位相を生成し、得られたシンボル位相判定結果を等化器120の基準位相生成部127に送信する。図4に、相関出力(I−Q信号)の位相判定例を示す。差動復号器130は、1シンボル前の位相判定結果と今回の位相判定結果の差分位相を求め、差動位相復号を行い、得られたビット情報を復号器160に送る。   The correlator 132 receives the IQ baseband signal from the accumulator 124c, and despreads it using the Barker code with the maximum peak position of the correlation output detected by the peak detection circuit 110 as a demodulation timing. The phase determination circuit 134 performs phase region determination on the IQ signal after correlation with the Barker code at the maximum peak position of the symbol period obtained by the multipath detection circuit 110, generates a reference phase, and obtains the reference phase. The obtained symbol phase determination result is transmitted to the reference phase generation unit 127 of the equalizer 120. FIG. 4 shows an example of phase determination of the correlation output (IQ signal). The differential decoder 130 obtains a differential phase between the phase determination result of the previous symbol and the current phase determination result, performs differential phase decoding, and sends the obtained bit information to the decoder 160.

再び図2に戻って、等化器120の基準位相を基準位相生成部127は、バーカー復調器130の位相判定回路134からのシンボル位相判定結果に基づいて11chipタイミング分の基準位相を生成し、基準位相レジスタ128bに格納する。   Returning to FIG. 2 again, the reference phase generation unit 127 for the reference phase of the equalizer 120 generates a reference phase for 11 chip timing based on the symbol phase determination result from the phase determination circuit 134 of the Barker demodulator 130. Store in the reference phase register 128b.

比較部129は、チップタイミング毎にI−Q出力保持レジスタ128aと基準位相レジスタ128bに格納された11chipタイミング分の基準位相からの誤差を以下の数式1に基づいて算出し、かかる誤差を乗算器123bに出力する。   The comparison unit 129 calculates an error from the reference phase for 11 chip timings stored in the IQ output holding register 128a and the reference phase register 128b for each chip timing based on the following Equation 1, and the error is multiplied by a multiplier. To 123b.

Figure 2005072819
乗算器123bは、I−Q出力保持レジスタ128aに保存した出力データを作成したときに使用した遅延タップ121のI−Qベースバンド信号を用いて遅延タップ毎のタップ修正係数を以下の数式2によって算出し、タップ修正係数保持レジスタ126に保存する。
Figure 2005072819
The multiplier 123b uses the IQ baseband signal of the delay tap 121 used when creating the output data stored in the IQ output holding register 128a to calculate the tap correction coefficient for each delay tap according to the following equation 2. Calculate and store in the tap correction coefficient holding register 126.

Figure 2005072819
加算器124bは、かかるタップ修正係数を積算し、積算結果をタップ修正係数保持レジスタ126に格納する。11chip分の遅延タップ毎の修正係数が求まると、バーカー復調器130のシンボル復調タイミング毎に等化器120のタップ係数格納部122のタップ係数を修正する。タップ係数の修正が完了した時点で、タップ修正係数保持レジスタ126はクリアされ、次のシンボルに対するタップ修正係数の保持準備に入る。等化器120は上記の動作をバーカー符号変調波を受信している間継続することにより、マルチパス遅延による遅延波の影響を取り除くことができ、良好な受信結果が得られる。
Figure 2005072819
The adder 124 b integrates the tap correction coefficients and stores the integration result in the tap correction coefficient holding register 126. When the correction coefficient for each delay tap of 11 chips is obtained, the tap coefficient in the tap coefficient storage unit 122 of the equalizer 120 is corrected at each symbol demodulation timing of the Barker demodulator 130. When the correction of the tap coefficient is completed, the tap correction coefficient holding register 126 is cleared, and preparation for holding the tap correction coefficient for the next symbol is started. The equalizer 120 continues the above operation while receiving the Barker code modulated wave, thereby removing the influence of the delayed wave due to the multipath delay and obtaining a good reception result.

図5に、この時のバーカー符号復調器130におけるバーカー相関出力波形(パワー成分)を示す。同図に示すように、等化器120はバーカー符号復調器130の復号タイミングに合わせてタップ係数更新のための処理を実施し、11chip分の処理が完了し、次のバーカー符号復調器130の復号タイミングの前までにタップ係数を更新する動作をバーカー符号毎に実施する。   FIG. 5 shows a Barker correlation output waveform (power component) in the Barker code demodulator 130 at this time. As shown in the figure, the equalizer 120 performs a tap coefficient update process in accordance with the decoding timing of the Barker code demodulator 130, completes processing for 11 chips, and the next Barker code demodulator 130 The operation of updating the tap coefficient before the decoding timing is performed for each Barker code.

バーカー変調波の後に続いてCCK変調波を受信する場合、等化器120はタップ係数更新動作を停止し、かつ、タップ係数を保持しFIRフィルタとして動作する。CCK変調波は、FIRフィルタとして動作する等化器120においてバーカー変調波受信時における固定的なマルチパス遅延波の影響や符号間干渉を取り除いたI−Qベースバンド信号をCCK変調波用の等化器140に入力する。   When the CCK modulated wave is received following the Barker modulated wave, the equalizer 120 stops the tap coefficient updating operation, holds the tap coefficient, and operates as an FIR filter. As for the CCK modulated wave, the IQ baseband signal from which the influence of the fixed multipath delay wave and the intersymbol interference is removed at the time of reception of the Barker modulated wave in the equalizer 120 operating as the FIR filter is used for the CCK modulated wave, etc. To the generator 140.

以下、等化器140について図6を参照して説明する。等化器140は、本実施形態ではFIRフィルタとして具体化され、図6に示すように、遅延タップ(レジスタ)141と、乗算器142a及び142bと、タップ係数格納部143と、積算器144a及び144bと、位相領域判定部145と、比較部146と、後方タップ147とを有する。   Hereinafter, the equalizer 140 will be described with reference to FIG. The equalizer 140 is embodied as an FIR filter in this embodiment, and as shown in FIG. 6, a delay tap (register) 141, multipliers 142a and 142b, a tap coefficient storage unit 143, an integrator 144a, and 144b, a phase region determination unit 145, a comparison unit 146, and a rear tap 147.

遅延タップ141は、チップタイミング毎に入力したI−Qベースバンド信号を保存する。乗算器142bは、I−Qベースバンド信号とタップ係数格納部143のタップ係数を乗算する。積算器144bは、乗算器142bからのタップ単位の乗算結果を積算し、積算によって得たI−Qベースバンド信号を位相領域判定部145、比較器146及びCCK復調器150に出力する。位相領域判定部145は、チップタイミング毎に出力されるI−Qベースバンド信号を位相判定し、得られた位相領域判定値を比較部146と後方タップ147に出力する。比較部146は、位相領域判定値とI−Qベースバンド信号との差であるI−Q振幅誤差を求め、乗算器142aに出力する。これにより、乗算器142aはタップ係数を修正する。後方遅延タップ147は、位相領域判定値を格納する。   The delay tap 141 stores the IQ baseband signal input at every chip timing. The multiplier 142b multiplies the IQ baseband signal and the tap coefficient of the tap coefficient storage unit 143. The accumulator 144 b accumulates the tap unit multiplication results from the multiplier 142 b and outputs the IQ baseband signal obtained by the accumulation to the phase region determination unit 145, the comparator 146, and the CCK demodulator 150. The phase region determination unit 145 determines the phase of the IQ baseband signal output at each chip timing, and outputs the obtained phase region determination value to the comparison unit 146 and the rear tap 147. The comparison unit 146 calculates an IQ amplitude error that is a difference between the phase region determination value and the IQ baseband signal, and outputs the IQ error to the multiplier 142a. Thereby, the multiplier 142a corrects the tap coefficient. The backward delay tap 147 stores the phase region determination value.

CCK復調器150は、例えば、ウァルシュ関数(Walsh Function)を使用してCCKを復調する。復号器160は、送信データをシリアルデータとして復号する。   The CCK demodulator 150 demodulates the CCK using, for example, a Walsh function. The decoder 160 decodes the transmission data as serial data.

以上の構成により、等化器120のタップ係数が停止しても、等化器140は、等化器120で低減し切れなかったマルチパス遅延波成分を低減することができる。また、後方タップ147に保存される値が一定値に制限されるため等化器140の動作安定性を向上することができる。以上説明したように、バーカー変調波に続くCCK変調波を受信した場合においても、この等化器140を用いることにより、CCK信号受信時のマルチパス遅延成分を削減するように動作することでCCK変調波に対して良好な受信結果が得られる。   With the above configuration, even when the tap coefficient of the equalizer 120 is stopped, the equalizer 140 can reduce the multipath delayed wave component that cannot be reduced by the equalizer 120. In addition, since the value stored in the rear tap 147 is limited to a constant value, the operational stability of the equalizer 140 can be improved. As described above, even when a CCK modulated wave following a Barker modulated wave is received, the equalizer 140 is used to operate the CCK signal by reducing the multipath delay component when receiving the CCK signal. Good reception results can be obtained for modulated waves.

次に、本発明の第2の実施形態の受信機100Aを図7を参照して説明する。ここで、図7は、受信機100Aの概略ブロック図である。受信機100Aは、アンテナ102、AGC回路104、直交復調器106、AFC回路108、マルチパス検出回路110A、等化器120A及び120B、バーカー符号復調器130A、等化器140A、CCK復調器150A、復号器160A、遅延回路170、加算器180とを有する。アンテナ102からAFC回路108までの動作は受信機100と同一であるため説明は省略する。また、等化器120Aなど参照符号にアルファベットを付したものはアルファベットのない参照符号と同様の構成を有する。   Next, a receiver 100A according to a second embodiment of the present invention will be described with reference to FIG. Here, FIG. 7 is a schematic block diagram of the receiver 100A. The receiver 100A includes an antenna 102, an AGC circuit 104, an orthogonal demodulator 106, an AFC circuit 108, a multipath detection circuit 110A, equalizers 120A and 120B, a Barker code demodulator 130A, an equalizer 140A, a CCK demodulator 150A, It has a decoder 160A, a delay circuit 170, and an adder 180. Since the operation from the antenna 102 to the AFC circuit 108 is the same as that of the receiver 100, description thereof is omitted. Moreover, what added the alphabet to reference codes, such as equalizer 120A, has the same structure as the reference code without an alphabet.

直交復調器106から出力されたI−Qベースバンド信号は、マルチパス検出回路110A、等化器120A及び遅延回路170に入力される。マルチパス検出回路110Aでは、復調したI−Qベースバンド信号とバーカー符号を相関器にて相関を求め、相関器出力のシンボル周期内の最大出力ピーク位置とピークパワー値、及び、第2のピーク位置とピークパワー値を求める。第2のピークパワー値が、第1のピークパワー値の、例えば、1/2以上のパワーがあるとき、第1のピークと第2のピークのマルチパス遅延時間差Tdmを遅延回路170に出力すると共に、第1のピーク位置のI−Qより求めた位相と、第2のピーク位置のI−Qより求めた位相の位相差分Δφを遅延回路170に出力する。遅延回路170はマルチパス検出回路110Aからのマルチパス遅延時間差情報で遅延タップのタップ数を設定し、かつ入力されるI−Qベースバンド信号に対してマルチパス検出回路110Aからの位相差分Δφを位相回転させ、等化器120Bに出力する。   The IQ baseband signal output from the quadrature demodulator 106 is input to the multipath detection circuit 110A, the equalizer 120A, and the delay circuit 170. In the multipath detection circuit 110A, the demodulated IQ baseband signal and Barker code are correlated by a correlator, the maximum output peak position and peak power value within the symbol period of the correlator output, and the second peak Find the position and peak power value. When the second peak power value is, for example, ½ or more of the first peak power value, the multipath delay time difference Tdm between the first peak and the second peak is output to the delay circuit 170. At the same time, the phase difference Δφ between the phase obtained from the IQ at the first peak position and the phase obtained from the IQ at the second peak position is output to the delay circuit 170. The delay circuit 170 sets the number of delay taps based on the multipath delay time difference information from the multipath detection circuit 110A, and sets the phase difference Δφ from the multipath detection circuit 110A to the input IQ baseband signal. The phase is rotated and output to the equalizer 120B.

図8に、この時のマルチパス検出回路110Aのバーカー符号相関出力波形に示す。同図に示すように、等化器120Aと120BのI−Qベースバンド信号は、マルチパス遅延波時間差情報Tdmと位相情報で、第1のピークに対するバーカー相関出力と第2のピークに対するバーカー相関出力のピーク位置とI−Qベースバンド信号の位相が合わせられる。例えば、等化器120Aは第2のピーク位置が最大ピークになるように動作し、等化器120Bは第1のピークが最大になるように等化器のタップ係数が修正される。   FIG. 8 shows a Barker code correlation output waveform of the multipath detection circuit 110A at this time. As shown in the figure, the IQ baseband signals of the equalizers 120A and 120B are multipath delay wave time difference information Tdm and phase information, and the Barker correlation output for the first peak and the Barker correlation for the second peak. The output peak position and the phase of the IQ baseband signal are matched. For example, the equalizer 120A operates so that the second peak position becomes the maximum peak, and the equalizer 120B corrects the tap coefficient of the equalizer so that the first peak becomes the maximum.

図9に、等化器120A及び120Bにてタップ係数の修正を実施した場合の等化器120A及び120Bより出力されたI−Qベースバンド信号をバーカー符号で相関を求めたときのピークパワーの変化を示す。   FIG. 9 shows the peak power when the correlation between the IQ baseband signals output from the equalizers 120A and 120B obtained by the equalizers 120A and 120B is obtained by the Barker code. Showing change.

図9に示すバーカー相関値を出力する等化器120A及び120BのI−Qベースバンド信号出力は加算器180にて加算され、加算されたI−Qベースバンド信号をバーカー符号復調器130Aに入力する。バーカー符号復調器130Aは入力されたI−Qベースバンド信号をバーカー符号との相関器に入力し、相関器出力をマルチパス検出回路110Aからの符号復調位置情報に等化器のタップ遅延時間分遅らせた復号位置で位相判定し復号する。等化器120A及び120Bはバーカー符号復調器130Aのシンボル位相判定情報に基づいてタップ係数を更新するための必要な処理を行う。以後、バーカー符号受信中は継続して等化器120A及び120Bのタップ係数の更新を行う。等化器120A及び120Bはバーカー符号受信中継続してタップ係数を修正するため、マルチパス特性が変化しても等化器のタップ係数を修正することで時間経過とともに変化するマルチパス特性に対応できる。また、タップ係数を修正するための基準位相は自己相関性に優れたバーカー符号の相関器出力のシンボル判定情報に基づいて11ビットのバーカー符号単位の位相判定値を作成し、バーカー符号のビット単位のI−Q信号誤差を求め、タップ係数修正のため処理を1シンボル(11ビット)継続して実施し、タップ係数修正のためのタップ修正値を積算する。この積算処理によりタップ修正値が平均化され、等化器のタップ係数が安定に更新される。また、等化器120A及び120Bの出力を加算することで、レイク合成を実施しているため、マルチパス遅延波の強度が主信号に対して同等レベルに近い場合、等化器単体の時と比較し、バーカー復号のための相関値が向上するため、良い結果が得られる。次に、バーカー符号変調された信号の後に続く送信データがCCKの場合、CCK信号が入力された時点で前記の等化器120A及び120Bはタップ係数の更新を停止し、加算器180の出力を等化器140に入力する。以降の動作は、受信機100と同様であるため、説明は省略する。   The IQ baseband signal outputs of the equalizers 120A and 120B that output the Barker correlation values shown in FIG. 9 are added by the adder 180, and the added IQ baseband signal is input to the Barker code demodulator 130A. To do. The Barker code demodulator 130A inputs the input IQ baseband signal to a correlator with the Barker code, and outputs the correlator output to the code demodulation position information from the multipath detection circuit 110A for the tap delay time of the equalizer. The phase is determined and decoded at the delayed decoding position. The equalizers 120A and 120B perform necessary processing for updating the tap coefficient based on the symbol phase determination information of the Barker code demodulator 130A. Thereafter, the tap coefficients of the equalizers 120A and 120B are continuously updated during reception of the Barker code. Since equalizers 120A and 120B continuously modify tap coefficients during Barker code reception, even if the multipath characteristics change, the equalizer tap coefficients can be modified to support multipath characteristics that change over time. it can. Further, the reference phase for correcting the tap coefficient is a 11-bit Barker code unit phase determination value based on the symbol determination information of the Barker code correlator output excellent in autocorrelation, and the Barker code bit unit I-Q signal error is obtained, the process for correcting the tap coefficient is continued for one symbol (11 bits), and the tap correction value for correcting the tap coefficient is integrated. The tap correction value is averaged by this integration process, and the tap coefficient of the equalizer is stably updated. In addition, since the rake synthesis is performed by adding the outputs of the equalizers 120A and 120B, when the intensity of the multipath delayed wave is close to the same level as that of the main signal, In comparison, the correlation value for Barker decoding is improved, so that a good result is obtained. Next, when the transmission data following the Barker code modulated signal is CCK, the equalizers 120A and 120B stop updating the tap coefficients at the time when the CCK signal is input, and the output of the adder 180 is output. Input to the equalizer 140. Since the subsequent operation is the same as that of the receiver 100, description thereof is omitted.

第1及び第2の実施形態の等化器120、120A及び120Bは、サンプルタイミングで等化器120にI−Qベースバンド信号を入力しているが、1/2チップ周期で入力しても問題はない。サンプルを間引いた時間を補正してバーカー復号タイミングを作成することで対処できる。同様に、チップ周期でI−Qベースバンド信号を入力してもよい。また、等化器140及び140Aはチップ周期で動作する等化器である。等化器120、120A及び120Bがサンプル周期又は1/2チップ周期でデータを出力する場合、等化器140及び140Aの入力端でチップ周期の信号に間引いて等化器140及び140Aに入力する。この時、チップ周期のタイミングはマルチパス検出回路110Aで検出したバーカー信号相関値の第1のピークに合わせたチップタイミングで取り込む。   The equalizers 120, 120A, and 120B according to the first and second embodiments input the IQ baseband signal to the equalizer 120 at the sample timing. No problem. This can be dealt with by correcting the time for thinning out the samples and creating the Barker decoding timing. Similarly, an IQ baseband signal may be input in a chip cycle. The equalizers 140 and 140A are equalizers that operate at a chip cycle. When the equalizers 120, 120A, and 120B output data at the sample period or 1/2 chip period, they are thinned out at the input terminals of the equalizers 140 and 140A and input to the equalizers 140 and 140A. . At this time, the timing of the chip cycle is captured at a chip timing that matches the first peak of the Barker signal correlation value detected by the multipath detection circuit 110A.

以上説明したように、バーカー変調波用の等化器とCCK変調波用等化器を具備することにより、まず、マルチパスによって発生する遅延波に対し、バーカー変調波用等化器で遅延波成分を低減し、CCK変調波に対しては、チップ動作する等化器を使用することでバーカー等化器で排除できなかった符号干渉波成分を除去できるので従来の復調器と比較してより良い復調器を提供することができる。   As described above, by providing the equalizer for the Barker modulation wave and the equalizer for the CCK modulation wave, first, the delay wave generated by the multipath is delayed by the Barker modulation wave equalizer. Compared with a conventional demodulator, the component can be reduced and the CCK modulated wave can be removed by using a chip-operating equalizer to remove the code interference wave component that could not be eliminated by the Barker equalizer. A good demodulator can be provided.

本発明で使用されている等化器は複素信号を扱うものであるので等化器のタップ係数更新における演算方法は複素形式である。また、等化器のタップ係数の更新に伴うタップ収束係数の乗算は、一般的なものであるため図示していない。   Since the equalizer used in the present invention handles complex signals, the calculation method in updating the tap coefficients of the equalizer is a complex format. Further, the multiplication of the tap convergence coefficient accompanying the updating of the tap coefficient of the equalizer is a general one and is not shown.

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。例えば、本発明の拡散符号は、擬似雑音符号などバーカー符号に限定されない。   As mentioned above, although preferable embodiment of this invention was described, it cannot be overemphasized that this invention is not limited to these embodiment, A various deformation | transformation and change are possible within the range of the summary. For example, the spreading code of the present invention is not limited to a Barker code such as a pseudo-noise code.

本発明の第1の実施形態の受信機の概略ブロック図である。It is a schematic block diagram of the receiver of the 1st Embodiment of this invention. 図1に示す受信機の等化器の概略ブロック図である。It is a schematic block diagram of the equalizer of the receiver shown in FIG. 図1に示すバーカー符号復調器の概略ブロック図である。It is a schematic block diagram of the Barker code demodulator shown in FIG. 図3に示すバーカー符号復調器の位相判定回路が生成する基準位相の例を示す図である。It is a figure which shows the example of the reference | standard phase which the phase determination circuit of the Barker code demodulator shown in FIG. 3 produces | generates. 図3に示すバーカー復調器のバーカー符号相関出力を示す図である。It is a figure which shows the Barker code correlation output of the Barker demodulator shown in FIG. 図1に示す受信機の図2に示す等化器とは別の等化器の概略ブロック図である。FIG. 3 is a schematic block diagram of an equalizer different from the equalizer shown in FIG. 2 of the receiver shown in FIG. 1. 本発明の第2の実施形態の受信機の概略ブロック図である。It is a schematic block diagram of the receiver of the 2nd Embodiment of this invention. 図7に示す受信機のマルチパス検出回路におけるバーカー符号相関出力を示す図である。It is a figure which shows the Barker code correlation output in the multipath detection circuit of the receiver shown in FIG. 図7に示す受信機の等化器から出力されるバーカー符号の相関結果を示す図である。It is a figure which shows the correlation result of the Barker code output from the equalizer of the receiver shown in FIG. 従来の受信機の概略ブロック図である。It is a schematic block diagram of the conventional receiver. 図10の受信機に搭載される等化器の構成を示すブロック図である。It is a block diagram which shows the structure of the equalizer mounted in the receiver of FIG. 従来の別の受信機の概略ブロック図である。It is a schematic block diagram of another conventional receiver. 図12に示す受信機のマルチパス検出回路で求めた相関器出力のシンボル周期内の遅延波プロファイル例である。13 is an example of a delayed wave profile within a symbol period of a correlator output obtained by a multipath detection circuit of the receiver shown in FIG.

符号の説明Explanation of symbols

100、100A 受信機
106 直交復調器
110 マルチパス検出回路
120、120A、120B 等化器
130、130A バーカー復調器
140、140A 等化器
150、150A CCK復調器
160、160A 復号器
170 遅延回路
180 加算器
100, 100A Receiver 106 Quadrature demodulator 110 Multipath detection circuit 120, 120A, 120B Equalizer 130, 130A Barker demodulator 140, 140A Equalizer 150, 150A CCK demodulator 160, 160A Decoder 170 Delay circuit 180 Addition vessel

Claims (8)

拡散符号でスペクトラム拡散した制御信号と、当該制御信号に続き、所定の変調方式で変調された送信データとを有する入力信号を復調するための信号処理装置であって、
前記入力信号を、I−Qコンステレーション上で表示されたI−Qベースバンド信号に変換するための直交復調器と、
前記I−Qベースバンド信号を前記拡散符号を用いて逆拡散するための第1の相関器と、前記拡散符号長を周期とするシンボル周期内で前記第1の相関器出力のピークを検出するピーク検出回路とを有するマルチパス検出回路と、
前記I−Qベースバンド信号を前記ピーク検出回路で検出した相関出力の最大ピーク位置を復調タイミングとして前記拡散符号を用いて逆拡散するための第2の相関器と、前記マルチパス検出回路で得られた前記シンボル周期の最大ピーク位置で当該第2の相関器の出力の位相を検出する位相判定回路と、当該位相判定回路の出力に基づいて前記I−Qベースバンド信号を復調する拡散符号復調器と、
前記直交復調器と前記拡散符号復調器の間に配置され、前記制御信号に対して波形等化を行う第1の等化器と、
前記第1の等化器の出力が入力され、前記送信データに対して波形等化を行う第2の等化器とを有し、
前記第1の等化器は第1のフィルタ係数を有する第1のフィルタから構成され、前記第1のフィルタ係数を更新する第1の更新部を含み、当該第1の更新部は前記第1のフィルタ係数を前記拡散符号の受信時に更新し、
前記第2の等化器は第2のフィルタ係数を有する第2のフィルタを使用し、前記第2のフィルタ係数を更新する第2の更新部を含み、当該第2の更新部は前記I−Qベースバンド信号の位相情報に基づいて前記第2のフィルタ係数を前記送信データの受信時に更新することを特徴とする信号処理装置。
A signal processing device for demodulating an input signal having a control signal spread spectrum by a spreading code and transmission data modulated by a predetermined modulation method following the control signal,
A quadrature demodulator for converting the input signal into an IQ baseband signal displayed on an IQ constellation;
A first correlator for despreading the IQ baseband signal using the spreading code, and detecting a peak of the first correlator output within a symbol period having a period of the spreading code length A multipath detection circuit having a peak detection circuit;
A second correlator for despreading using the spreading code with the maximum peak position of the correlation output obtained by detecting the IQ baseband signal by the peak detection circuit as a demodulation timing, and obtained by the multipath detection circuit. A phase determination circuit that detects the phase of the output of the second correlator at the maximum peak position of the symbol period, and spread code demodulation that demodulates the IQ baseband signal based on the output of the phase determination circuit And
A first equalizer disposed between the orthogonal demodulator and the spread code demodulator and performing waveform equalization on the control signal;
A second equalizer that receives the output of the first equalizer and performs waveform equalization on the transmission data;
The first equalizer includes a first filter having a first filter coefficient, and includes a first update unit that updates the first filter coefficient, and the first update unit includes the first filter unit. Update the filter coefficient when receiving the spreading code,
The second equalizer uses a second filter having a second filter coefficient and includes a second updating unit that updates the second filter coefficient, and the second updating unit includes the I− A signal processing apparatus, wherein the second filter coefficient is updated when the transmission data is received based on phase information of a Q baseband signal.
前記拡散符号はバーカー符号であり、前記所定の変調方式は、DBPSK、DQPSK又はCCKであることを特徴とする請求項1記載の信号処理装置。 2. The signal processing apparatus according to claim 1, wherein the spreading code is a Barker code, and the predetermined modulation method is DBPSK, DQPSK, or CCK. 前記信号処理装置は、
前記拡散符号復調器の前記位相判定回路の出力に基づいて基準位相を作成する基準位相生成部と、
前記拡散符号ビット毎の前記I−Qベースバンド信号と前記基準位相とを比較する比較部とを更に有し、
前記第1の等化器の前記第1の更新部は、前記比較部の比較結果に基づいて前記第1のフィルタ係数の更新を行うことを特徴とする請求項1記載の信号処理装置。
The signal processing device includes:
A reference phase generator for creating a reference phase based on the output of the phase determination circuit of the spread code demodulator;
A comparator for comparing the IQ baseband signal for each spreading code bit with the reference phase;
The signal processing apparatus according to claim 1, wherein the first update unit of the first equalizer updates the first filter coefficient based on a comparison result of the comparison unit.
前記信号処理装置は、
前記拡散符号復調器の前記位相判定回路の出力に基づいて基準位相を作成する基準位相生成部と、
前記シンボル周期内の前記最大ピーク位置の信号成分の位相情報を前記基準位相と比較することによって得られた位相誤差情報に基づいて、前記I−Qベースバンド信号の位相角度を調整する位相角度調整部とを更に有することを特徴とする請求項1記載の信号処理装置。
The signal processing device includes:
A reference phase generator for creating a reference phase based on the output of the phase determination circuit of the spread code demodulator;
Phase angle adjustment for adjusting a phase angle of the IQ baseband signal based on phase error information obtained by comparing phase information of a signal component at the maximum peak position in the symbol period with the reference phase The signal processing apparatus according to claim 1, further comprising:
前記第1の等化器は、前記マルチパス検出回路で検出した2つの前記ピークのそれぞれに対して設けられ、
前記信号処理装置は、
前記2つのピークのいずれかを遅延させるための遅延回路と、
2つの前記第1の等化器の出力を合算するための加算器とを更に有し、
前記加算器の出力は、前記拡散符号復調器及び前記第2の等化器に供給されることを特徴とする請求項1記載の信号処理装置。
The first equalizer is provided for each of the two peaks detected by the multipath detection circuit,
The signal processing device includes:
A delay circuit for delaying one of the two peaks;
An adder for adding the outputs of the two first equalizers;
The signal processing apparatus according to claim 1, wherein an output of the adder is supplied to the spreading code demodulator and the second equalizer.
前記第2の等化器は、
前記I−Qベースバンド信号の位相情報を格納する後方遅延タップと、
前記I−Qベースバンド信号と前記第2のフィルタとを乗算する第1の乗算器と、
前記後方遅延タップに格納された値と前記第2のフィルタとを乗算する第2の乗算器と、
前記第1及び第2の乗算器の出力を積算する積算器と、
前記I−Qベースバンド信号の位相情報に基づいて当該I−Qベースバンド信号の振幅誤差を取得して前記第2の更新部に出力する比較部とを更に有し、
前記信号処理装置は、前記第2の等化器の前記積算器の出力が入力され、前記送信データを復調する送信データ復調器を更に有することを特徴とする信号処理装置。
The second equalizer is
A backward delay tap for storing phase information of the IQ baseband signal;
A first multiplier that multiplies the IQ baseband signal and the second filter;
A second multiplier for multiplying the value stored in the backward delay tap by the second filter;
An integrator for integrating the outputs of the first and second multipliers;
A comparator that acquires an amplitude error of the IQ baseband signal based on the phase information of the IQ baseband signal and outputs the amplitude error to the second update unit;
The signal processing apparatus further includes a transmission data demodulator that receives the output of the integrator of the second equalizer and demodulates the transmission data.
拡散符号でスペクトラム拡散した制御信号と、当該制御信号に続き、所定の変調方式で変調された送信データとを有する入力信号を復調する信号処理方法であって、
前記制御信号に対して、第1のフィルタ係数を有する第1のフィルタにより波形等化する第1の等化ステップと、
前記送信データに対して、第2のフィルタ係数を有する第2のフィルタにより波形等化する第2の等化ステップと、
前記第1及び第2のフィルタ係数を前記拡散符号が現れる周期としてのシンボル周期内で更新するステップとを有することを特徴とする信号処理方法。
A signal processing method for demodulating an input signal having a control signal spread spectrum by a spreading code and transmission data modulated by a predetermined modulation method following the control signal,
A first equalization step for waveform equalization with respect to the control signal by a first filter having a first filter coefficient;
A second equalization step of waveform equalizing with respect to the transmission data by a second filter having a second filter coefficient;
And a step of updating the first and second filter coefficients within a symbol period as a period in which the spreading code appears.
前記拡散符号はバーカー符号であり、前記所定の変調方式は、DBPSK、DQPSK又はCCKであることを特徴とする請求項7記載の信号処理方法。 8. The signal processing method according to claim 7, wherein the spreading code is a Barker code, and the predetermined modulation scheme is DBPSK, DQPSK, or CCK.
JP2003298143A 2003-08-22 2003-08-22 Signal processing apparatus and method Expired - Fee Related JP4314330B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003298143A JP4314330B2 (en) 2003-08-22 2003-08-22 Signal processing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003298143A JP4314330B2 (en) 2003-08-22 2003-08-22 Signal processing apparatus and method

Publications (2)

Publication Number Publication Date
JP2005072819A true JP2005072819A (en) 2005-03-17
JP4314330B2 JP4314330B2 (en) 2009-08-12

Family

ID=34403722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298143A Expired - Fee Related JP4314330B2 (en) 2003-08-22 2003-08-22 Signal processing apparatus and method

Country Status (1)

Country Link
JP (1) JP4314330B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081422A1 (en) * 2004-02-24 2005-09-01 Sanyo Electric Co., Ltd Receiving method and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081422A1 (en) * 2004-02-24 2005-09-01 Sanyo Electric Co., Ltd Receiving method and apparatus
US7688886B2 (en) 2004-02-24 2010-03-30 Sanyo Electric Co., Ltd. Receiving method and receiving apparatus

Also Published As

Publication number Publication date
JP4314330B2 (en) 2009-08-12

Similar Documents

Publication Publication Date Title
US6002727A (en) Interference signal cancellation system
US5724384A (en) PN code sync device using an adaptive threshold
US20060233225A1 (en) Frequency synchronization apparatus and frequency synchronization method
WO2001048999A1 (en) Timing reproducer and demodulator comprising this
JP3237827B2 (en) Wireless data communication terminal
US6160838A (en) Spread spectrum transmitter, spread spectrum receiver and spread spectrum communication method and automatic gain control circuit for spread spectrum receiver
JP3377389B2 (en) Signal receiving method and apparatus in spread spectrum wireless communication system
JP3386738B2 (en) Frame synchronization circuit and frame timing extraction method
JP4720360B2 (en) Chip equalizer for spread spectrum receiver, noise figure calculation method and filter coefficient determination method used in the chip equalizer
US20050220186A1 (en) Timing adjustment method and digital filter and receiver using the method
US7228115B2 (en) Receiving method and receiver with high-precision signal estimation
US7831004B2 (en) Synchronous detecting circuit
JP4314330B2 (en) Signal processing apparatus and method
JPH07231285A (en) Propagation path estimate equipment and mobile communication receiver
JP2000077980A (en) Automatic frequency control device and method
EP1128620A1 (en) Apparatus for detecting frequency offset
JP2001223668A (en) Reception timing detection circuit, frequency offset correction circuit, receiver and its reception method
JP5094469B2 (en) Timing reproducing apparatus and receiving apparatus
JP2007312347A (en) Symbol timing detection apparatus and wireless terminal device
KR100438519B1 (en) Receiving system for estimating a symbol timing forward structure and timing estimating method therefor
KR101884228B1 (en) Oqpsk receving system
US7023906B2 (en) Receiver and receiving method in spread spectrum communication system
JP2687783B2 (en) Spread spectrum demodulator
EP1241818A1 (en) Receiver apparatus and method for controlling reference frequency in the receiver apparatus
JP2004120338A (en) Cdma receiving device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees