JP2005057573A - Signal reproducing device - Google Patents
Signal reproducing device Download PDFInfo
- Publication number
- JP2005057573A JP2005057573A JP2003287721A JP2003287721A JP2005057573A JP 2005057573 A JP2005057573 A JP 2005057573A JP 2003287721 A JP2003287721 A JP 2003287721A JP 2003287721 A JP2003287721 A JP 2003287721A JP 2005057573 A JP2005057573 A JP 2005057573A
- Authority
- JP
- Japan
- Prior art keywords
- side transistor
- capacitor
- low
- connection point
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、パルス信号を増幅する増幅部おけるハイサイドトランジスタを安定にドライブするブートストラップ回路部を備えた信号再生装置に関する。 The present invention relates to a signal reproducing apparatus including a bootstrap circuit unit that stably drives a high-side transistor in an amplification unit that amplifies a pulse signal.
図2は、従来の信号再生装置の回路図を示す。 FIG. 2 shows a circuit diagram of a conventional signal reproducing apparatus.
従来の信号再生装置は、負荷50を駆動するトーテムポール型増幅部30と、このトーテムポール型増幅部30をドライブするPDM(Pulse Density Modulation)信号やPWM信号(Pulse Width Modulation)等の制御信号を発生する駆動回路部10と、上記トーテムポール型増幅部30のハイサイドトランジスタT1を安定に「ON」にする駆動電圧を供給するブートストラップ回路部20を備えている。トーテムポール型増幅部30は、スイッチングトランジスタであるハイサイドトランジスタT1及びローサイドトランジスタT2を備えている。また、駆動回路部10は、ハイサイドトランジスタT1及びローサイドトランジスタT2を駆動する駆動信号を発生するハイサイド駆動回路12及びローサイド駆動回路14を備えている。
A conventional signal reproducing apparatus receives a totem pole
さらに、ブートストラップ回路部20は、ダイオードD1及びコンデンサC1を備えている。
Furthermore, the
次に、信号再生装置の各部の接続関係を以下に示す。 Next, the connection relation of each part of the signal reproduction apparatus is shown below.
信号再生装置の入力信号であるPDM信号は、駆動回路部10のハイサイド駆動回路12及びローサイド駆動回路14に入力される。ハイサイド駆動回路12の出力信号は、トーテムポール型増幅部30のハイサイドトランジスタT1のゲートに接続される。同様に、ローサイド駆動回路14の出力信号は、トーテムポール型増幅部30のローサイドトランジスタT2のゲートに接続される。また、駆動回路部10に電源を供給するための電源端子は、駆動回路電源に接続され、グランド端子は、グランド40に接続される。
A PDM signal that is an input signal of the signal reproducing device is input to the high-
トーテムポール型増幅部30のハイサイドトランジスタT1のドレインは、出力段電源V2に接続されている。また、そのソースは、ローサイドトランジスタT2のドレインとノードN1(第1の接続点)で接続されている。また、ノードN1に負荷50(RL)が接続されており、その負荷の逆側の他端子は、グランド40に接続されている。
The drain of the high side transistor T1 of the totem pole
さらに、ブートストラップ回路部20のダイオードD1のアノードは、駆動回路電源V0に接続されており、ダイオードD1のカソードは、ノードN2(第2の接続点)において、コンデンサC0に接続されている。同様に、駆動回路部10の制御信号端子は、ダイオードD1とコンデンサC0とが接続されているノードN2に接続されている。コンデンサC0の逆側の他端点は、ハイサイドトランジスタT1のソースとローサイドトランジスタT2のドレインが接続されているノードN1に接続されている。
Furthermore, the anode of the diode D1 of the
次に、従来の信号再生装置の動作を説明する。 Next, the operation of the conventional signal reproducing apparatus will be described.
図2に示すように、トーテムポール型増幅部(ハイサイドトランジスタT1とローサイドトランジスタT2が交互にスイッチング動作を行う回路)30は、PDM信号やPWM信号を増幅する最終段増幅回路である。 As shown in FIG. 2, a totem pole type amplification unit (a circuit in which a high side transistor T1 and a low side transistor T2 perform switching operations alternately) 30 is a final stage amplification circuit that amplifies a PDM signal or a PWM signal.
この上記トーテムポール型増幅部30にMOS_Nchのスイッチング素子を上下段に使った場合、下段のローサイドトランジスタT2が、ローサイド駆動回路14によって、「ON」状態にあるとき、ローサイドトランジスタT2のドレインとソース間は、短絡状態となる。従って、ダイオードD1とコンデンサC0とからなるブートストラップ回路部20は、駆動電源V0からグラウンド40まで閉回路となり、電源V0からダイオードD1を通して、コンデンサC0は、充電される。
When MOS_Nch switching elements are used in the upper and lower stages in the totem pole
次に、ローサイドトランジスタT2が「OFF」し、ハイサイドトランジスタT1が「ON」すると、コンデンサC0に充電された電荷が、駆動回路部10のノードN2を経由してハイサイドトランジスタT1のゲートに存在する入力コンデンサ(図2は図示していない)を充電する。
Next, when the low-side transistor T2 is “OFF” and the high-side transistor T1 is “ON”, the charge charged in the capacitor C0 is present at the gate of the high-side transistor T1 via the node N2 of the
このように、従来技術では、下段のローサイドトランジスタT2が「ON」から「OFF」に移行し、上段のハイサイドトランジスタT1が「OFF」から「ON」状態になるようにドライブされたとき、このコンデンサC0に充電した電荷により、ハイサイドトランジスタT1のゲートに存在する入力コンデンサ(図2は図示していない)を充電し、ハイサイドトランジスタT1が、確実に「ON」状態となる駆動電圧を確保している(特許文献1参照)。 Thus, in the conventional technique, when the lower low-side transistor T2 is shifted from “ON” to “OFF” and the upper high-side transistor T1 is driven from “OFF” to “ON”, The charge charged in the capacitor C0 charges an input capacitor (not shown in FIG. 2) existing at the gate of the high-side transistor T1, and secures a driving voltage that ensures that the high-side transistor T1 is in the “ON” state. (See Patent Document 1).
しかしながら、ハイサイドトランジスタT1の駆動電圧であるゲート電圧V1は、コンデンサC0に蓄積された電荷量(Q)で決まる。例えば、ローサイドトランジスタT2が短いパルス幅で「ON」した時、所定の立ち上がり特性を有するコンデンサC0では充電時間が短くなり、十分な電荷を蓄積することができなくなる恐れが生じる場合がある。 However, the gate voltage V1, which is the drive voltage for the high-side transistor T1, is determined by the amount of charge (Q) accumulated in the capacitor C0. For example, when the low-side transistor T2 is turned “ON” with a short pulse width, the capacitor C0 having a predetermined rising characteristic may have a short charge time and may not be able to store sufficient charge.
そこで、ローサイドトランジスタT2をONするパルスの幅に関係なくハイサイトトランジスタT1を駆動する十分な駆動電圧を得るために、ローサイドトランジスタT2が「ON」する最小「ON」時間で、ハイサイドトランジスタT1をドライブできるような電荷量(Q)を充電することができる立上り特性を有するコンデンサC0を採用している。
しかしながら、ローサイドトランジスタT2が「ON」する最小時間である短い幅のパルスに合わせて、小容量のコンデンサC0、即ち、短い立ち上がり特性を有するコンデンサC0を設定すると、ハイサイドトランジスタT1をONにする長い幅のパルスが入力された場合に、コンデンサC0が小容量であるために、上記充電した電荷量(Q)では、その期間中、電荷の放電があると安定にドライブするにたる電位を確保することができなくなるという恐れがあった。逆に、ローサイドトランジスタT2を駆動する長い幅のパルスに合わせて、大容量のコンデンサC0、即ち、比較的遅い立ち上がり特性を有するコンデンサC0を設定すると、ローサイドトランジスタT2をONする短い幅のパルスが入力された場合に、立ち上がりが遅れてしまい、結果として、充電する電荷量(Q)が小さくなり、ハイサイトトランジスタT1を駆動することができなくなるという恐れがあった。即ち、ローサイドトランジスタT2を「ON」するパルスの幅が、長い場合と短い場合で、1個のコンデンサC0では確実にハイサイドトランジスタT1を「ON」に駆動することが困難であった。 However, if a small-capacitance capacitor C0, that is, a capacitor C0 having a short rise characteristic, is set in accordance with a short-width pulse that is the minimum time for which the low-side transistor T2 is “ON”, the high-side transistor T1 is turned on long. Since a capacitor C0 has a small capacity when a pulse having a width is input, the charged amount of charge (Q) secures a potential for stable driving during the period when there is a discharge of charge. There was a fear that it would be impossible. Conversely, when a large-capacitance capacitor C0, that is, a capacitor C0 having a relatively slow rising characteristic is set in accordance with a long-width pulse that drives the low-side transistor T2, a short-width pulse that turns on the low-side transistor T2 is input. In this case, the rising edge is delayed, and as a result, the charge amount (Q) to be charged becomes small, and there is a fear that the high-site transistor T1 cannot be driven. That is, it is difficult to reliably drive the high-side transistor T1 to “ON” with one capacitor C0 depending on whether the pulse width for turning on the low-side transistor T2 is long or short.
そこで、本発明は、上述した事情に鑑みて提案されたもので、本発明の目的は、ローサイドトランジスタをONするパルス幅の長短に関わらず、ハイサイドトランジスタを確実に「ON」にすることができるブートストラップ回路部を備えた信号再生装置を提供することにある。 Therefore, the present invention has been proposed in view of the above-described circumstances, and an object of the present invention is to reliably turn on the high side transistor regardless of the length of the pulse width for turning on the low side transistor. An object of the present invention is to provide a signal reproducing apparatus including a bootstrap circuit unit that can be used.
本発明に係る信号再生装置は、ハイサイドトランジスタのソースとローサイドトランジスタのドレインを第1の接続点を介して接続し、該ハイサイドトランジスタのドレインに出力段電源電圧を印加し、該ローサイドトランジスタのソースを接地して、前記第1の接続点より増幅出力する増幅部と、一端部を駆動電源に、他端部を前記第1の接続点に接続したブーストストラップ部と、を備え、
前記ブーストストラップ部はダイオード及び並列接続された複数のコンデンサ群からなり、前記コンデンサ群の一端は前記第1の接続点に接続され、前記ダイオードはアノード側が前記駆動電源に、カソード側が前記コンデンサ群の他端部に接続されることを特徴とする。
また、ハイサイドトランジスタのソースとローサイドトランジスタのドレインを第1の接続点を介して接続し、該ハイサイドトランジスタのドレインに出力段電源電圧を印加し、該ローサイドトランジスタのソースを接地して、前記第1の接続点より増幅出力するトーテムポール型増幅部と、ダイオードのカソード側に第2の接続点を介して複数のコンデンサの一端部を並列に接続し、該ダイオードのアノード側に駆動電源電圧を印加し、該コンデンサの他端部を前記第1の接続点に接続したブートストラップ部と、入力パルスに応じて、前記第2の接続点に接続されたハイサイド駆動回路が前記ハイサイドトランジスタのゲートに駆動信号を入力し、ローサイド駆動回路が前記ローサイドトランジスタのゲートに前記駆動信号と逆相の駆動信号を入力する駆動部と、を備え、
前記ハイサイドトランジスタがオフし前記ローサイドトランジスタが前記駆動信号のパルスの幅が最小幅でオンするとき、前記コンデンサを充電し、前記ハイサイドトランジスタがオンし前記ローサイドトランジスタがオフするとき、前記コンデンサが放電する場合、前記コンデンサの内、最小の容量を有するコンデンサの容量を、前記ハイサイドトランジスタを所定の時間駆動することができるように設定したことを特徴とする。
In the signal reproducing device according to the present invention, the source of the high-side transistor and the drain of the low-side transistor are connected via the first connection point, an output stage power supply voltage is applied to the drain of the high-side transistor, An amplifying unit that grounds a source and amplifies and outputs from the first connection point; a boost strap unit that has one end connected to a drive power supply and the other end connected to the first connection point;
The boost strap unit includes a diode and a plurality of capacitor groups connected in parallel. One end of the capacitor group is connected to the first connection point. The diode has an anode side for the drive power supply and a cathode side for the capacitor group. It is connected to the other end.
Further, the source of the high side transistor and the drain of the low side transistor are connected via a first connection point, an output stage power supply voltage is applied to the drain of the high side transistor, the source of the low side transistor is grounded, A totem pole type amplifier that amplifies and outputs from a first connection point, and one end of a plurality of capacitors are connected in parallel to the cathode side of the diode via a second connection point, and a drive power supply voltage is connected to the anode side of the diode And a high-side driving circuit connected to the second connection point in response to an input pulse is connected to the high-side transistor in response to an input pulse. The drive signal is input to the gate of the low-side transistor, and the low-side drive circuit drives the gate of the low-side transistor in the opposite phase to the drive signal. And a driving unit for inputting items,
When the high-side transistor is turned off and the low-side transistor is turned on with a minimum pulse width of the driving signal, the capacitor is charged, and when the high-side transistor is turned on and the low-side transistor is turned off, the capacitor is When discharging, the capacitance of the capacitor having the smallest capacitance among the capacitors is set so that the high-side transistor can be driven for a predetermined time.
このように、ブートストラップ回路部において複数の立上り特性を有するコンデンサを組み合わせて並列に接続する構成とすることにより、ローサイドトランジスタをONにする駆動パルスの長短に関わらず、ハイサイドトランジスタを安定に駆動する駆動電圧を確保することが可能となる。特に、ローサイドトランジスタをONにする短いドライブパルスに対しては、小容量の立上り特性のよいコンデンサにより充電された電荷量で、安定した駆動電圧を確保することができる。 In this way, the bootstrap circuit unit is configured to connect a plurality of capacitors having rising characteristics and connect them in parallel, so that the high-side transistor can be driven stably regardless of the length of the drive pulse that turns on the low-side transistor. It is possible to ensure a driving voltage to be used. In particular, for a short drive pulse that turns on the low-side transistor, a stable drive voltage can be secured with the amount of charge charged by a capacitor having a small capacity and good rising characteristics.
本発明に係る信号再生装置は、上述した構成を備えているため、以下の効果を奏することができる。 Since the signal reproduction apparatus according to the present invention has the above-described configuration, the following effects can be obtained.
すなわち、ローサイドトランジスタT2の駆動パルスの長短に関係なく、ハイサイドトランジスタT1を安定して駆動する駆動電圧を発生することができる。 That is, it is possible to generate a drive voltage that stably drives the high-side transistor T1 regardless of the length of the drive pulse of the low-side transistor T2.
さらに、立上り特性が異なる複数のコンデンサを並列接続した構成とすることにより、上記ローサイドトランジスタT2をONするパルス幅に応じて、各立上りの異なるコンデンサを割り当てることで、より安定した駆動電圧を発生することも可能である。 Furthermore, by adopting a configuration in which a plurality of capacitors having different rising characteristics are connected in parallel, a more stable driving voltage is generated by assigning capacitors having different rising edges in accordance with the pulse width for turning on the low-side transistor T2. It is also possible.
本発明に係る信号再生装置の一実施形態を、図面を参照して説明する。 An embodiment of a signal reproduction apparatus according to the present invention will be described with reference to the drawings.
図1は、本発明に係るブートストラップ回路部を備える信号再生装置の回路図である。 FIG. 1 is a circuit diagram of a signal reproducing apparatus including a bootstrap circuit unit according to the present invention.
本発明に係る信号再生装置は、図2に示す従来の信号再生装置とは、ブートストラップ回路部21のみが異なる。図1のブートストラップ回路部21では、ダイオードD1と2つのコンデンサC1,C2から構成した例を示す図であり、コンデンサC1とC2は、並列接続されている。
The signal reproducing apparatus according to the present invention is different from the conventional signal reproducing apparatus shown in FIG. 2 only in the
なお、トーテムポール型増幅部30のハイサイドトランジスタT1及びローサイドトランジスタT2は、MOS型FET素子やバイポーラ型トランジスタ素子でもよい。
The high-side transistor T1 and the low-side transistor T2 of the totem pole
先ず、ブートストラップ回路部21の必要性について以下に説明する。
First, the necessity of the
図1に示す回路は、トーテムポール型増幅部30におけるハイサイドトランジスタT1が、十分に「ON」すると、ハイサイドトランジスタT1のドレイン−ソース間電圧はほぼ0Vとになるため、ソース電圧がほぼドレイン電圧である出力段電源V2となる。従って、ハイサイドトランジスタT1を十分に「ON」するためのゲート電圧は、V2+Vgs(Vgs:ゲートソース間ON電圧;V2:出力段電源電圧)以上の駆動電圧が必要である。仮に、Vgsを+10Vとすれば、駆動電圧V1=V2+10Vが必要である。つまり、出力段電源電圧V2よりも高い駆動電圧V1が要求される。
In the circuit shown in FIG. 1, when the high-side transistor T1 in the totem pole
ハイサイドトランジスタT1が十分に「ON」するまで、ノードN1の電圧は、V2に向かって上昇する。そして、短時間で駆動電圧がV1に達するようにするために、一種のフィードバック系を形成して、駆動電圧を生成する。 Until the high-side transistor T1 is sufficiently “ON”, the voltage at the node N1 rises toward V2. Then, in order to make the drive voltage reach V1 in a short time, a kind of feedback system is formed to generate the drive voltage.
このように、ハイサイド駆動回路12のみで発生する低駆動電圧下において、出力段電源電圧V2よりも高い駆動電圧V1を短時間で生成するために、ブートストラップ回路部21を設けている。
As described above, the
次に、ブートストラップ回路部21の動作について詳細に説明する。
Next, the operation of the
上述したように、ローサイドトランジスタT2が「ON」の時に、ローサイドトランジスタT2がGND40に対して短絡状態となる。従って、駆動回路部10用の電源V0から、ブートストラップ回路部21のダイオードD1を介して、コンデンサC1およびC2が充電される。次に、ローサイドトランジスタT2が「OFF」し、ハイサイドトランジスタT1が「ON」となるように駆動されると、コンデンサC1およびC2に充電された電荷が、駆動回路部10を経由してハイサイドトランジスタT1のゲートに存在するコンデンサ(図示せず)の充電を開始する。また、この時、ノードN2での電位は、ハイサイドトランジスタT1のソース電圧の上昇に伴い、駆動回路部10の電源電圧V0よりも大きくなるため、ダイオードD1は、逆バイアスとなり、ハイインピーダンス状態となる。即ち、ダイオードD1は、「OFF」状態となる。これにより、ダイオードD1側とコンデンサC1、C2側は、インピーダンス的に分離される。コンデンサC1及びC2に充電された電荷は、ハイサイド駆動回路を介して、ハイサイドトランジスタT1のゲートに存在する入力コンデンサを充電する。
As described above, when the low-side transistor T2 is “ON”, the low-side transistor T2 is short-circuited to the
このように、コンデンサC1,C2に充電された電荷は、ローサイドトランジスタT2が「OFF」時には、上述したようにハイサイドトランジスタT1のゲートに存在する入力コンデンサを充電することができ、ハイサイドトランジスタT1を「ON」する駆動電圧を確保することができる。 As described above, when the low-side transistor T2 is “OFF”, the charges charged in the capacitors C1 and C2 can charge the input capacitor present at the gate of the high-side transistor T1 as described above, and the high-side transistor T1. It is possible to secure a drive voltage for turning on the power.
次に、入力パルス(ローサイドトランジスタT2の駆動パルス)幅の長短に対応するブートストラップ回路部21の動作について説明する。
Next, the operation of the
一般に、コンデンサの性能として、立上り特性が良好(周波数特性が良好である)なコンデンサは、小容量コンデンサであり、大容量のコンデンサは、小容量コンデンサに比較して、立上り特性が悪い。従って、このような観点から、コンデンサC1は、短い幅の入力パルスに対してハイサイトトランジスタT1を十分に駆動することができる電荷を蓄積できる早い立上り特性を有するコンデンサとする。一方、コンデンサC2は、長い幅の入力パルスに対して十分な電荷を蓄積できるような大容量なコンデンサとする。従って、コンデンサ2は、必然的にコンデンサC1の立ち上がり特性よりも遅いものとなる。
In general, as a capacitor performance, a capacitor having good rising characteristics (good frequency characteristics) is a small-capacitance capacitor, and a large-capacity capacitor has poor rising characteristics as compared with a small-capacitance capacitor. Therefore, from this point of view, the capacitor C1 is a capacitor having a fast rising characteristic that can accumulate charges that can sufficiently drive the high-site transistor T1 with respect to an input pulse having a short width. On the other hand, the capacitor C2 is a capacitor having a large capacity capable of accumulating sufficient charges for a long-width input pulse. Therefore, the
このような状態において、ローサイドトランジスタT2が短いパルスで「ON」した時、同時にコンデンサC1及びC2に電荷が蓄積される。従って、ハイサイドトランジスタT1の駆動電圧V1は、コンデンサC1,C2に蓄えられた電荷量{電荷量QT≒(C1+C2)*V1;Q1≒C1*V1;Q2≒C2*V1}で決まる。 In this state, when the low-side transistor T2 is turned “ON” with a short pulse, charges are simultaneously accumulated in the capacitors C1 and C2. Therefore, the drive voltage V1 of the high-side transistor T1 is determined by the amount of charge stored in the capacitors C1 and C2 {charge amount QT≈ (C1 + C2) * V1; Q1≈C1 * V1; Q2≈C2 * V1}.
以上説明した条件の下で、ローサイドトランジスタT2を駆動するパルスが短いときのブートストラップ回路部21の動作について説明する。
The operation of the
上述したように、パルスが短い場合には、容量が小さいが、立ち上がり特性のよいコンデンサC1によって、ローサイドトランジスタT2のオン時間で、充電し、電荷(Q1)を蓄積する。 As described above, when the pulse is short, the capacitor C1 has a small capacity but is charged with the on-time of the low-side transistor T2 by the capacitor C1 having good rising characteristics, and charges (Q1) are accumulated.
ローサイドトランジスタT2が「OFF」してハイサイドトランジスタT1が「ON」すると、コンデンサC1に蓄えられた電荷量(Q1)が、ハイサイドトランジスタT1のゲートに存在する入力コンデンサを充電する。ハイサイドトランジスタT1のゲート電圧は、上記に説明したようにコンデンサC1は、容量が小さく特性の良いコンデンサを使用しているため、充電時間が短くても十分な電荷を蓄えることができ、また、パルスの応答特性もよいため、ハイサイドトランジスタT1の駆動電圧を確保することができる。 When the low-side transistor T2 is “OFF” and the high-side transistor T1 is “ON”, the amount of charge (Q1) stored in the capacitor C1 charges the input capacitor present at the gate of the high-side transistor T1. As described above, the gate voltage of the high-side transistor T1 is a capacitor having a small capacity and good characteristics, so that a sufficient charge can be stored even if the charging time is short. Since the pulse response characteristics are also good, the drive voltage of the high-side transistor T1 can be secured.
一方、ローサイドトランジスタT2を駆動するパルスが長いときのブートストラップ回路部21の動作について説明する。
On the other hand, the operation of the
駆動パルスが長い場合には、コンデンサC1によって、充電された電荷は、ハイサイドトランジスタT1の最小オン時間経過後、急速に放電して行くため、コンデンサC1のみでは、駆動電圧を保持することはできない。そのかわりに、コンデンサC2の電荷量(Q2)により、ハイサイドトランジスタT1の入力コンデンサの電位が立ち上がり、コンデンサC1による役割期間と入れ替わり、ハイサイドトランジスタT1の駆動電圧を確保し、パルスの発生期間中持続することが可能となる。 When the drive pulse is long, the charge charged by the capacitor C1 is rapidly discharged after the minimum on-time of the high-side transistor T1 has elapsed. Therefore, the drive voltage cannot be held only by the capacitor C1. . Instead, the potential of the input capacitor of the high-side transistor T1 rises due to the amount of charge (Q2) of the capacitor C2, and the role of the capacitor C1 is switched to ensure the driving voltage of the high-side transistor T1, and during the pulse generation period It can be sustained.
ローサイドトランジスタT2の最小オン時間で、主としてコンデンサC1に充電された電荷量(Q1)によりハイサイドトランジスタT1の最小のパルス幅時間をドライブできるように設定し、それ以上の長いパルス幅で、コンデンサC2に充電された電荷(Q2)がハイサイドトランジスタT1をドライブできるように設定すれば、ローサイドトランジスタT2のONするパルスの長さに関わらず、駆動電圧不足を解決することができる。 It is set so that the minimum pulse width time of the high side transistor T1 can be driven mainly by the amount of charge (Q1) charged in the capacitor C1 with the minimum on time of the low side transistor T2, and the capacitor C2 with a longer pulse width than that. If the charge (Q2) charged to 1 is set so that the high side transistor T1 can be driven, the shortage of the drive voltage can be solved regardless of the length of the ON pulse of the low side transistor T2.
以上のように、コンデンサC1とC2を並列に接続することにより、パルスの長さに関係なく十分なハイサイドトランジスタT1の駆動電圧を確保することができる。 As described above, by connecting the capacitors C1 and C2 in parallel, a sufficient drive voltage for the high-side transistor T1 can be ensured regardless of the pulse length.
なお、上記説明したブートストラップ回路部21は、2つのコンデンサC1,C2の2つのコンデンサで構成している回路について説明したが、ローサイドトランジスタT2のONする時間に応じて、種々の立上り特性を有する複数のコンデンサを割当てて構成してもよい。このようにすれば、ローサイドトランジスタT2のONする時間の制限を取り除くことが可能であり、より安定した駆動電圧を発生することが可能となる。
また、本実施例では入力パルスがPDM信号であるが、PWM信号等でも構わない。
The above-described
In this embodiment, the input pulse is a PDM signal, but it may be a PWM signal or the like.
尚、本発明の信号再生装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 The signal reproducing apparatus of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.
ハイサイドトランジスタ及びローサイドトランジスタとからなるトーテムポール型増幅部によって、PDM信号やPWM信号のような音声パルス信号を効率よく増幅するオーディオ信号増幅装置にも適用することができる。 The present invention can also be applied to an audio signal amplifying apparatus that efficiently amplifies an audio pulse signal such as a PDM signal or a PWM signal by a totem pole type amplification unit including a high side transistor and a low side transistor.
10 駆動回路
12 ハイサイド駆動回路
14 ローサイド駆動回路
20 ブートストラップ回路部
21 ブートストラップ回路部
30 トーテムポール型増幅部
40 GND
50 負荷
DESCRIPTION OF
50 load
Claims (2)
一端部を駆動電源に、他端部を前記第1の接続点に接続したブーストストラップ部と、
を備え、
前記ブーストストラップ部はダイオード及び並列接続された複数のコンデンサ群からなり、前記コンデンサ群の一端は前記第1の接続点に接続され、前記ダイオードはアノード側が前記駆動電源に、カソード側が前記コンデンサ群の他端部に接続されることを特徴とする信号再生装置。 The source of the high-side transistor and the drain of the low-side transistor are connected via a first connection point, an output stage power supply voltage is applied to the drain of the high-side transistor, the source of the low-side transistor is grounded, and the first An amplification section that amplifies and outputs from the connection point of
A boost strap unit having one end connected to the drive power source and the other end connected to the first connection point;
With
The boost strap unit includes a diode and a plurality of capacitor groups connected in parallel. One end of the capacitor group is connected to the first connection point. The diode has an anode side for the drive power supply and a cathode side for the capacitor group. A signal reproducing device connected to the other end.
ダイオードのカソード側に第2の接続点を介して複数のコンデンサの一端部を並列に接続し、該ダイオードのアノード側に駆動電源電圧を印加し、該コンデンサの他端部を前記第1の接続点に接続したブートストラップ部と、
入力パルスに応じて、前記第2の接続点に接続されたハイサイド駆動回路が前記ハイサイドトランジスタのゲートに駆動信号を入力し、ローサイド駆動回路が前記ローサイドトランジスタのゲートに前記駆動信号と逆相の駆動信号を入力する駆動部と、
を備え、
前記ハイサイドトランジスタがオフし前記ローサイドトランジスタが前記駆動信号のパルスの幅が最小幅でオンするとき、前記コンデンサを充電し、前記ハイサイドトランジスタがオンし前記ローサイドトランジスタがオフするとき、前記コンデンサが放電する場合、前記コンデンサの内、最小の容量を有するコンデンサの容量を、前記ハイサイドトランジスタを所定の時間駆動することができるように設定したことを特徴とする信号再生装置。 The source of the high-side transistor and the drain of the low-side transistor are connected via a first connection point, an output stage power supply voltage is applied to the drain of the high-side transistor, the source of the low-side transistor is grounded, and the first A totem pole type amplification section that amplifies and outputs from the connection point of
One end of a plurality of capacitors is connected in parallel to the cathode side of the diode via a second connection point, a drive power supply voltage is applied to the anode side of the diode, and the other end of the capacitor is connected to the first connection A bootstrap part connected to the point;
In response to the input pulse, the high-side driving circuit connected to the second connection point inputs a driving signal to the gate of the high-side transistor, and the low-side driving circuit has a phase opposite to that of the driving signal at the gate of the low-side transistor. A drive unit for inputting a drive signal of
With
When the high-side transistor is turned off and the low-side transistor is turned on with a minimum pulse width of the driving signal, the capacitor is charged, and when the high-side transistor is turned on and the low-side transistor is turned off, the capacitor is A signal regeneration device characterized in that, when discharging, a capacitor having a minimum capacitance among the capacitors is set so that the high-side transistor can be driven for a predetermined time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287721A JP2005057573A (en) | 2003-08-06 | 2003-08-06 | Signal reproducing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287721A JP2005057573A (en) | 2003-08-06 | 2003-08-06 | Signal reproducing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057573A true JP2005057573A (en) | 2005-03-03 |
Family
ID=34366622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287721A Pending JP2005057573A (en) | 2003-08-06 | 2003-08-06 | Signal reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057573A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013642B2 (en) | 2008-06-18 | 2011-09-06 | Renesas Electronics Corporation | Output drive circuit |
JP2013013321A (en) * | 2012-09-19 | 2013-01-17 | Ricoh Co Ltd | Power storage device, and image forming apparatus including power storage device |
CN106549576A (en) * | 2017-01-12 | 2017-03-29 | 威海新北洋正棋机器人股份有限公司 | A kind of power circuit and control system |
-
2003
- 2003-08-06 JP JP2003287721A patent/JP2005057573A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013642B2 (en) | 2008-06-18 | 2011-09-06 | Renesas Electronics Corporation | Output drive circuit |
JP2013013321A (en) * | 2012-09-19 | 2013-01-17 | Ricoh Co Ltd | Power storage device, and image forming apparatus including power storage device |
CN106549576A (en) * | 2017-01-12 | 2017-03-29 | 威海新北洋正棋机器人股份有限公司 | A kind of power circuit and control system |
CN106549576B (en) * | 2017-01-12 | 2019-02-15 | 威海新北洋正棋机器人股份有限公司 | A kind of power circuit and control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100837970B1 (en) | Plasma display device | |
KR101939662B1 (en) | Power transistor gate driver | |
US8558617B2 (en) | Multilevel class-D amplifier | |
US20060034114A1 (en) | Gate driving circuit and gate driving method of power MOSFET | |
US20230412976A1 (en) | Driver circuits | |
CN102611398A (en) | Semiconductor integrated circuit having a switched charge pump unit and operating method thereof | |
CN110401334B (en) | Time-sharing electric control circuit and high-voltage driver | |
CN101340144B (en) | Boosting circuit and boosting method | |
JPH06311732A (en) | Booster circuit | |
US20120262437A1 (en) | Power supply unit and a method for operating the same | |
US10749474B2 (en) | Switching circuit, corresponding device and method | |
JPH05199044A (en) | Pulse width modulation amplifier circuit | |
US7307465B2 (en) | Step-down voltage output circuit | |
JP2005057573A (en) | Signal reproducing device | |
US20090309650A1 (en) | Booster circuit | |
JP2005012972A (en) | Gate driving control circuit and method for field effect transistor | |
US7034601B2 (en) | Hybrid inductive-capacitive charge pump with high diode driving capability | |
JP6469999B2 (en) | Bootstrap circuit | |
JP2001134233A (en) | Driving circuit and display device | |
US7265603B2 (en) | MOSFET gate driver with a negative gate bias voltage | |
US6724240B2 (en) | Method and integrated circuit for boosting a voltage | |
CN111884637A (en) | Bootstrap circuit and power chip | |
TWI854388B (en) | Active bootstrapping drivers | |
US20240007104A1 (en) | Universal power fet driver ic architecture | |
JP5092924B2 (en) | Booster circuit |