JP2005056980A - Integrated circuit with thermally sensitive elements insulated thermally from heat source and its manufacturing method - Google Patents

Integrated circuit with thermally sensitive elements insulated thermally from heat source and its manufacturing method Download PDF

Info

Publication number
JP2005056980A
JP2005056980A JP2003284885A JP2003284885A JP2005056980A JP 2005056980 A JP2005056980 A JP 2005056980A JP 2003284885 A JP2003284885 A JP 2003284885A JP 2003284885 A JP2003284885 A JP 2003284885A JP 2005056980 A JP2005056980 A JP 2005056980A
Authority
JP
Japan
Prior art keywords
trench
circuit
substrate
region
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003284885A
Other languages
Japanese (ja)
Inventor
Ting-Wah Wong
ティン‐ワー・ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Programmable Silicon Solutions
Original Assignee
Programmable Silicon Solutions
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Programmable Silicon Solutions filed Critical Programmable Silicon Solutions
Priority to JP2003284885A priority Critical patent/JP2005056980A/en
Publication of JP2005056980A publication Critical patent/JP2005056980A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To allow a circuit sensitive to temperature change and a heat source to coexist in an integrated circuit area. <P>SOLUTION: A thermosensitive device 12a is shielded from a heat generating device 12b on a same integrated circuit 10 by providing an optimal trench 14a for insulating thermally the heat generating device 12b from the thermosensitive device 12a. In one embodiment, the trench 14b is formed by rear corrosion penetrating entirely an integrated circuit wafer. As a result, the trench 14b can be filled with an insulating material 18. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

(背景)
本発明は、一般に、集積回路内の断熱に関する。
(background)
The present invention generally relates to thermal insulation in integrated circuits.

集積回路には、様々な構成要素が含まれていることもある。これらの構成要素のうちのいくつかは、高熱を発生することもある。別の構成要素は、高温や変化に比較的敏感であることもある。   An integrated circuit may include various components. Some of these components may generate high heat. Another component may be relatively sensitive to high temperatures and changes.

コストを低く抑えるために、同一の集積回路内にできるだけ多くの異なる構成要素を集積するのが望ましい。このように集積すれば、コストが下がるだけなく、サイズも小さくできる。しかしながら、より多くの構成要素を集積すると、熱に敏感なデバイスが、高熱発生デバイスと一緒に集積される確率が高くなる。   In order to keep costs low, it is desirable to integrate as many different components as possible in the same integrated circuit. This integration not only reduces costs, but also reduces the size. However, as more components are integrated, there is a higher probability that a heat sensitive device will be integrated with a high heat generating device.

このようにして、熱に関連する問題を生じさせずに、同一の集積回路に異なるタイプのデバイスを集積するためのより良い方法が必要である。   Thus, there is a need for a better way to integrate different types of devices on the same integrated circuit without causing problems related to heat.

(詳細な説明)
図1において、集積回路10は、様々な集積構成要素を含むこともある。例えば、温度変化に敏感な回路或いはデバイスが領域12aに配置されていることもある。例えば電力増幅器などの発熱デバイス又は回路が領域12b及び12cのそれぞれに配置されていることもある。このようにして、領域12b及び12cの双方から領域12aを熱的に絶縁するのが望ましい。
(Detailed explanation)
In FIG. 1, integrated circuit 10 may include various integrated components. For example, a circuit or device sensitive to a temperature change may be arranged in the region 12a. For example, a heat generating device or circuit such as a power amplifier may be disposed in each of the regions 12b and 12c. In this way, it is desirable to thermally insulate region 12a from both regions 12b and 12c.

この目的のために、充填されたL形トレンチ14aが、領域12bの端縁の周りに配置されることもある。この場合、領域12aに面する比較的方形に近い領域の2つの辺が、充填されたL形トレンチ14aにより遮蔽されていることもある。領域12cは、完全に包囲する充填されたトレンチ14bにより絶縁されることもある。トレンチ14は、感温回路領域12aから発熱回路領域12b及び12cを絶縁するのに効果的である。   For this purpose, a filled L-shaped trench 14a may be arranged around the edge of the region 12b. In this case, the two sides of the relatively square area facing the area 12a may be shielded by the filled L-shaped trench 14a. Region 12c may be insulated by a completely filled trench 14b. The trench 14 is effective for insulating the heat generating circuit regions 12b and 12c from the temperature sensitive circuit region 12a.

このようにして、図2に示すように、集積回路基板10の領域12c内には発熱回路20が形成されていることもある。回路20は、半導体基板11の内部及び表面に形成されていることもある。基板11上には上面誘電体層16が配置されていることもある。   In this manner, as shown in FIG. 2, the heating circuit 20 may be formed in the region 12 c of the integrated circuit substrate 10. The circuit 20 may be formed inside and on the surface of the semiconductor substrate 11. An upper surface dielectric layer 16 may be disposed on the substrate 11.

本発明の1つの実施形態では、回路10がウェーハの形をとっているままで、トレンチ14は、基板11の裏面からの裏面腐食(back side etch)により形成される。この裏面腐食は、エッチストップとして上面誘電体層16を使用することもある。このようにして、本発明の1つの実施形態では、裏面腐食は、ウェーハ基板11を完全に貫通して延びて、ウェーハの上面上のエッチストップ誘電体層16に到達する。   In one embodiment of the invention, the trenches 14 are formed by back side etch from the back side of the substrate 11 while the circuit 10 remains in the form of a wafer. This backside corrosion may use the top dielectric layer 16 as an etch stop. Thus, in one embodiment of the invention, backside erosion extends completely through the wafer substrate 11 and reaches the etch stop dielectric layer 16 on the top surface of the wafer.

次いで、トレンチ14に、適切な断熱特性を有する適切な充填剤1が充填される。例えば、アモルファス二酸化珪素が断熱充填剤1として利用されることもある。いくつかの実施形態では、トレンチ充填剤は利用されない。別の実施形態では、トレンチ14は、従来の絶縁トレンチ技術を使用して、裏面の代りにウェーハの上面から成される。   The trench 14 is then filled with a suitable filler 1 having suitable thermal insulation properties. For example, amorphous silicon dioxide may be used as the heat insulating filler 1. In some embodiments, no trench fill is utilized. In another embodiment, the trenches 14 are made from the top surface of the wafer instead of the back surface using conventional isolation trench technology.

その結果、例えば無線周波数電力増幅器などの電力消費が大きいデバイスに起因する有害な高温或いは温度変動は、同一の集積回路10上に共存する感温デバイスから見た場合、より低減されることが分かる。   As a result, it can be seen that harmful high temperatures or temperature fluctuations caused by devices with high power consumption, such as radio frequency power amplifiers, are further reduced when viewed from temperature sensitive devices coexisting on the same integrated circuit 10. .

本発明を、限定された数の実施形態に対して説明したが、当業者は、それらから多数の変更及び変形を思い付くことが可能である。   While the present invention has been described with respect to a limited number of embodiments, those skilled in the art can devise numerous modifications and variations therefrom.

添付のクレームは、本発明の真の精神及び範囲内に入るすべてのこのような変更及び変形をカバーするものとする。   The appended claims are intended to cover all such modifications and variations that fall within the true spirit and scope of the invention.

感熱領域と、発熱領域と、前記感熱領域から前記発熱領域を遮蔽するように配置されているトレンチとを備えている集積回路が提供される。   An integrated circuit is provided that includes a heat sensitive region, a heat generating region, and a trench disposed to shield the heat generating region from the heat sensitive region.

前記トレンチが前記発熱領域の少なくとも2つの側辺の近傍に配置されている、実施例1に記載の回路が提供される。   The circuit of Example 1 is provided, wherein the trench is disposed in the vicinity of at least two sides of the heat generating region.

前記トレンチが前記発熱領域を完全に包囲している、実施例1に記載の回路が提供される。   The circuit of Example 1 is provided, wherein the trench completely surrounds the heat generating region.

半導体基板上に形成されている実施例1に記載の回路であって、前記トレンチが前記基板を完全に貫通して延びている実施例1に記載の回路が提供される。   A circuit according to example 1 formed on a semiconductor substrate, wherein the trench extends completely through the substrate.

前記基板の上面に配置されている誘電体層を含む実施例4に記載の回路が提供される。   The circuit of Example 4 is provided that includes a dielectric layer disposed on the top surface of the substrate.

前記トレンチの中に配置されているトレンチ充填剤を含む実施例1に記載の回路が提供される。   A circuit as in example 1 is provided that includes a trench filler disposed within the trench.

前記トレンチ充填剤はアモルファス二酸化珪素である実施例6に記載の回路が提供される。   The circuit of Example 6 is provided wherein the trench filler is amorphous silicon dioxide.

前記回路は半導体基板を含み、前記トレンチは延びて前記基板の裏面から前記基板に入り込んでいる実施例1に記載の回路が提供される。   The circuit of embodiment 1 is provided, wherein the circuit includes a semiconductor substrate, and the trench extends to enter the substrate from the back side of the substrate.

前記トレンチは前記基板の裏面から延びて前記基板を完全に貫通している実施例8に記載の回路が提供される。   The circuit of embodiment 8, wherein the trench extends from the back surface of the substrate and completely penetrates the substrate.

前記トレンチに断熱性充填剤が充填されている実施例9に記載の回路が提供される。   The circuit of Example 9 is provided wherein the trench is filled with a thermal insulating filler.

集積回路の第1の領域内に感熱性の第1の回路を形成するステップと、集積回路の第2の領域内に発熱する第2の回路を形成するステップと、前記第2の回路により発生された熱から前記第1の回路を遮蔽するために前記第2の領域の周りにトレンチを形成するステップとを含んで成る方法が提供される。   Generating a heat-sensitive first circuit in a first region of the integrated circuit; forming a second circuit generating heat in the second region of the integrated circuit; and generated by the second circuit Forming a trench around the second region to shield the first circuit from applied heat.

半導体基板上に前記第1及び第2の領域を形成するステップと、前記基板を完全に貫通して延びているトレンチを形成するステップとを含む実施例11に記載の方法が提供される。   The method of embodiment 11 is provided including the steps of forming the first and second regions on a semiconductor substrate and forming a trench extending completely through the substrate.

前記基板上に誘電体層を形成するステップと、エッチストップとして前記誘電体層を使用するステップとを含む実施例12に記載の方法が提供される。   The method of embodiment 12 is provided including forming a dielectric layer on the substrate and using the dielectric layer as an etch stop.

前記トレンチにトレンチ充填剤を充填するステップを含む実施例13に記載の方法が提供される。   A method according to example 13, comprising filling the trench with a trench filler.

前記トレンチにアモルファス二酸化珪素を充填するステップを含む実施例14に記載の方法が提供される。   A method according to example 14 is provided, comprising filling the trench with amorphous silicon dioxide.

裏面腐食を使用して前記トレンチを形成するステップを含む実施例1に記載の方法が提供される。   The method of example 1 is provided including the step of forming the trench using backside erosion.

半導体基板と、感熱性の第1のエレメントを含む、前記基板の第1の領域と、発熱する第2のエレメントを含む、前記基板の第2の領域と、前記第1の領域と前記第2の領域との間に配置されており、前記基板を完全に貫通して延びているトレンチとを備えている集積回路が提供される。   A first region of the substrate including a semiconductor substrate, a heat-sensitive first element; a second region of the substrate including a second element that generates heat; the first region; And an integrated circuit comprising a trench extending completely through the substrate.

前記基板は上面及び裏面を含み、前記トレンチは前記裏面から前記上面へ延びている実施例17に記載の回路が提供される。   The circuit of embodiment 17, wherein the substrate includes a top surface and a back surface, and the trench extends from the back surface to the top surface.

前記基板及び前記トレンチ上に設けられている誘電体層を含む実施例17に記載の回路が提供される。   The circuit of example 17 is provided including a dielectric layer provided on the substrate and the trench.

前記トレンチにトレンチ充填剤が充填されている実施例17に記載の回路が提供される。   The circuit of example 17 is provided wherein the trench is filled with a trench filler.

本発明の1つの実施形態による集積回路の底面平面図である。1 is a bottom plan view of an integrated circuit according to one embodiment of the present invention. FIG. 本発明の1つの実施形態による図1の2−2切断線に略々沿って切断して示す拡大断面図である。FIG. 2 is an enlarged cross-sectional view cut substantially along the line 2-2 in FIG. 1 according to an embodiment of the present invention.

Claims (20)

感熱領域と、
発熱領域と、
前記感熱領域から前記発熱領域を遮蔽するように配置されているトレンチと
を備えている集積回路。
Heat sensitive area,
A heat generation area;
An integrated circuit comprising: a trench arranged to shield the heat generating region from the heat sensitive region.
前記トレンチが前記発熱領域の少なくとも2つの側辺の近傍に配置されている、請求項1に記載の回路。   The circuit according to claim 1, wherein the trench is disposed in the vicinity of at least two sides of the heat generating region. 前記トレンチが前記発熱領域を完全に包囲している、請求項1に記載の回路。   The circuit of claim 1, wherein the trench completely surrounds the heat generating region. 半導体基板上に形成されている請求項1に記載の回路であって、前記トレンチが前記基板を完全に貫通して延びている請求項1に記載の回路。   The circuit of claim 1 formed on a semiconductor substrate, wherein the trench extends completely through the substrate. 前記基板の上面に配置されている誘電体層を含む請求項4に記載の回路。   The circuit of claim 4 including a dielectric layer disposed on an upper surface of the substrate. 前記トレンチの中に配置されているトレンチ充填剤を含む請求項1に記載の回路。   The circuit of claim 1, comprising a trench filler disposed in the trench. 前記トレンチ充填剤はアモルファス二酸化珪素である請求項6に記載の回路。   The circuit of claim 6 wherein the trench filler is amorphous silicon dioxide. 前記回路は半導体基板を含み、前記トレンチは延びて前記基板の裏面から前記基板に入り込んでいる請求項1に記載の回路。   The circuit according to claim 1, wherein the circuit includes a semiconductor substrate, and the trench extends to enter the substrate from a back surface of the substrate. 前記トレンチは前記基板の裏面から延びて前記基板を完全に貫通している請求項8に記載の回路。   9. The circuit of claim 8, wherein the trench extends from the back surface of the substrate and completely penetrates the substrate. 前記トレンチに断熱性充填剤が充填されている請求項9に記載の回路。   The circuit of claim 9, wherein the trench is filled with a heat insulating filler. 集積回路の第1の領域内に感熱性の第1の回路を形成するステップと、
集積回路の第2の領域内に発熱する第2の回路を形成するステップと、
前記第2の回路により発生された熱から前記第1の回路を遮蔽するために前記第2の領域の周りにトレンチを形成するステップと
を含んで成る方法。
Forming a heat sensitive first circuit in a first region of the integrated circuit;
Forming a second circuit that generates heat in a second region of the integrated circuit;
Forming a trench around the second region to shield the first circuit from heat generated by the second circuit.
半導体基板上に前記第1及び第2の領域を形成するステップと、前記基板を完全に貫通して延びているトレンチを形成するステップとを含む請求項11に記載の方法。   The method of claim 11, comprising forming the first and second regions on a semiconductor substrate and forming a trench extending completely through the substrate. 前記基板上に誘電体層を形成するステップと、エッチストップとして前記誘電体層を使用するステップとを含む請求項12に記載の方法。   The method of claim 12, comprising forming a dielectric layer on the substrate and using the dielectric layer as an etch stop. 前記トレンチにトレンチ充填剤を充填するステップを含む請求項13に記載の方法。   The method of claim 13, comprising filling the trench with a trench filler. 前記トレンチにアモルファス二酸化珪素を充填するステップを含む請求項14に記載の方法。   The method of claim 14, comprising filling the trench with amorphous silicon dioxide. 裏面腐食を使用して前記トレンチを形成するステップを含む請求項1に記載の方法。   The method of claim 1, comprising forming the trench using backside erosion. 半導体基板と、
感熱性の第1のエレメントを含む、前記基板の第1の領域と、
発熱する第2のエレメントを含む、前記基板の第2の領域と、
前記第1の領域と前記第2の領域との間に配置されており、前記基板を完全に貫通して延びているトレンチと
を備えている集積回路。
A semiconductor substrate;
A first region of the substrate comprising a heat sensitive first element;
A second region of the substrate including a second element that generates heat;
An integrated circuit comprising: a trench disposed between the first region and the second region and extending completely through the substrate.
前記基板は上面及び裏面を含み、前記トレンチは前記裏面から前記上面へ延びている請求項17に記載の回路。   The circuit of claim 17, wherein the substrate includes a top surface and a back surface, and the trench extends from the back surface to the top surface. 前記基板及び前記トレンチ上に設けられている誘電体層を含む請求項17に記載の回路。   The circuit according to claim 17, further comprising a dielectric layer provided on the substrate and the trench. 前記トレンチにトレンチ充填剤が充填されている請求項17に記載の回路。   The circuit of claim 17, wherein the trench is filled with a trench filler.
JP2003284885A 2003-08-01 2003-08-01 Integrated circuit with thermally sensitive elements insulated thermally from heat source and its manufacturing method Pending JP2005056980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003284885A JP2005056980A (en) 2003-08-01 2003-08-01 Integrated circuit with thermally sensitive elements insulated thermally from heat source and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003284885A JP2005056980A (en) 2003-08-01 2003-08-01 Integrated circuit with thermally sensitive elements insulated thermally from heat source and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005056980A true JP2005056980A (en) 2005-03-03

Family

ID=34364695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003284885A Pending JP2005056980A (en) 2003-08-01 2003-08-01 Integrated circuit with thermally sensitive elements insulated thermally from heat source and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005056980A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032822A (en) * 2007-07-25 2009-02-12 Denso Corp Semiconductor device
JP2013066885A (en) * 2011-09-23 2013-04-18 Imec Method and device for thermal insulation of micro-reactors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032822A (en) * 2007-07-25 2009-02-12 Denso Corp Semiconductor device
JP2013066885A (en) * 2011-09-23 2013-04-18 Imec Method and device for thermal insulation of micro-reactors

Similar Documents

Publication Publication Date Title
US9530684B2 (en) Method and structure to suppress finFET heating
JP2007134615A (en) Semiconductor device
US6822325B2 (en) Isolating temperature sensitive components from heat sources in integrated circuits
JP3905580B2 (en) High density CMOS integrated circuit with heat transfer structure for improved cooling
JP2012182336A (en) Semiconductor device
TWI416675B (en) Integrated circuit with increased heat transfer
US6787876B2 (en) Semiconductor device
TW201222760A (en) Integrated circuit device and method of forming the same
JP2005158959A (en) Semiconductor device
KR100853193B1 (en) Semiconductor device and method of forming the same
US20080006913A1 (en) Integrated semiconductor chip with lateral thermal insulation
JP2005056980A (en) Integrated circuit with thermally sensitive elements insulated thermally from heat source and its manufacturing method
JP2010141170A (en) Method of manufacturing semiconductor device
JP4575147B2 (en) Semiconductor device
JPH0629376A (en) Integrated circuit device
JP2007299817A (en) Semiconductor device
JPH01295455A (en) Semiconductor laminated and integrated circuit element
KR20100130721A (en) Silicon-on-insulator wafer having thermal bypass using deep trench isolation and manufacturing method thereof
CN106449372B (en) A kind of manufacturing method of MIM capacitor structure
JP3506054B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH11135692A (en) Integrated circuit
CN108962848B (en) Power device and manufacturing method thereof
KR100258177B1 (en) A power device and method of manufacturing the same
JP2002313791A (en) Circuit wiring and its manufacturing method
JP2007281339A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070105