JP2005055394A - Inspection method for semiconductor integrated circuit element - Google Patents
Inspection method for semiconductor integrated circuit element Download PDFInfo
- Publication number
- JP2005055394A JP2005055394A JP2003288797A JP2003288797A JP2005055394A JP 2005055394 A JP2005055394 A JP 2005055394A JP 2003288797 A JP2003288797 A JP 2003288797A JP 2003288797 A JP2003288797 A JP 2003288797A JP 2005055394 A JP2005055394 A JP 2005055394A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- lead
- electrode
- foreign matter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、半導体集積回路素子の検査方法に関し、より特定的には、半導体集積回路素子の複数のリードに存在する異物の有無を検査する半導体集積回路素子の検査方法に関する。 The present invention relates to a method for inspecting a semiconductor integrated circuit element, and more particularly to a method for inspecting a semiconductor integrated circuit element for inspecting the presence or absence of foreign matter present in a plurality of leads of a semiconductor integrated circuit element.
半導体装置の製造工程においては、組立が完了したICパッケージの外観検査が行なわれている。このIC(Integrated Circuit)パッケージの外観検査では、リードの外観検査も行なわれる。リードの外観検査においては、リードに存在する異物の有無が検査されている。この場合の異物とは、たとえばリードおよびリード間に付着した付着物や、リードの成形やリードのメッキの際にできた突起などである。従来、リードの外観検査は以下のような方法で行なわれている。すなわち、撮影装置によってICパッケージが撮影される。そして、撮影されたリードの画像情報が所定の方法でデータ処理され、撮影した画像の明部と暗部とのコントラストが強調される。そして、この画像をあらかじめ記憶された正常な画像と比較することなどにより、リードに存在する異物の有無が検査される。 In the manufacturing process of a semiconductor device, an appearance inspection of an IC package that has been assembled is performed. In this IC (Integrated Circuit) package appearance inspection, lead appearance inspection is also performed. In the lead visual inspection, the presence or absence of foreign matter present in the lead is inspected. The foreign matter in this case is, for example, a deposit attached between the leads or a protrusion formed when the lead is molded or the lead is plated. Conventionally, lead visual inspection is performed by the following method. That is, the IC package is photographed by the photographing device. Then, the image information of the photographed lead is subjected to data processing by a predetermined method, and the contrast between the bright part and the dark part of the photographed image is enhanced. Then, by comparing this image with a normal image stored in advance, the presence or absence of foreign matter present in the lead is inspected.
また、従来の半導体装置の製造工程においては、組立が完了したICパッケージの電気的特性の試験も行なわれている。電気的特性の試験においては、リードの各々に電極を接続してICパッケージの電気的特性が測定される。リードの各々の間で、異物に起因してショートしている場合には、この電気的特性に異常が生じるので、これによりリードに存在する異物の有無を検査することができる。 In addition, in the conventional manufacturing process of a semiconductor device, an electrical characteristic test of an assembled IC package is also performed. In the test of electrical characteristics, an electrode is connected to each of the leads, and the electrical characteristics of the IC package are measured. In the case where a short circuit is caused between the leads due to the foreign matter, an abnormality occurs in the electrical characteristics, so that the presence or absence of the foreign matter existing in the lead can be inspected.
以上、本発明についての従来の技術を出願人の知得した一般的技術情報に基づいて説明したが、出願人の記憶する範囲において、出願前までに先行技術文献情報として開示すべき情報を出願人は有していない。 Although the prior art regarding the present invention has been described based on general technical information obtained by the applicant, information that should be disclosed as prior art document information before filing is filed within the scope of the applicant's memory. The person does not have.
しかしながら、上記従来のリードの外観検査において微細な異物を検出するためには、撮影装置の解像度を上げたり、撮影時の光源の状態を調節するなど、撮影条件を細かく調節する必要がある。このため、リードに存在する微細な異物を容易に検出することができないという問題があった。 However, in order to detect fine foreign matters in the above-described conventional lead visual inspection, it is necessary to finely adjust the photographing conditions, such as increasing the resolution of the photographing device or adjusting the state of the light source during photographing. For this reason, there has been a problem that fine foreign substances existing in the leads cannot be easily detected.
また、上記従来の電気的特性の試験は、撮影条件を細かく調節する必要がないので、リードに存在する異物を容易に検出することができるが、リードの各々の間で異物に起因してショートしていない限り異物を検出することができないという問題があった。特に異物が微細なものである場合には、それによってリードの各々の間でショートに至ることは少ないので、上記従来の電気的特性の試験によって微細な異物を検出することは困難である。しかしながら、このような微細な異物がリードに存在するICパッケージは、後にショートなどの不具合を起こす可能性が高い。 In addition, since the conventional electrical characteristic test does not require fine adjustment of the photographing conditions, foreign substances present in the leads can be easily detected. There is a problem that foreign matter cannot be detected unless it is done. In particular, when the foreign matter is fine, it is unlikely to cause a short circuit between each of the leads, so that it is difficult to detect the fine foreign matter by the conventional electrical characteristic test. However, an IC package in which such fine foreign matter is present in the lead is likely to cause a malfunction such as a short circuit later.
したがって、本発明の目的は、複数のリードの各々に存在する微細な異物を容易に検出することができる半導体集積回路素子の検査方法を提供することである。 Accordingly, an object of the present invention is to provide a method for inspecting a semiconductor integrated circuit element that can easily detect fine foreign matter present in each of a plurality of leads.
本発明の半導体集積回路素子の検査方法は、複数のリードを備える半導体集積回路素子の検査方法であって、複数のリードの各々の間に電極を挿入する挿入工程と、電極に電圧を印加する工程と、電圧を印加する工程における電極の通電の有無に基づいて、複数のリードに存在する異物の有無を検査する工程とを備えている。 The method for inspecting a semiconductor integrated circuit device according to the present invention is a method for inspecting a semiconductor integrated circuit device having a plurality of leads, an insertion step of inserting an electrode between each of the plurality of leads, and applying a voltage to the electrode. And a step of inspecting for the presence or absence of foreign matter present in the plurality of leads based on the presence / absence of energization of the electrodes in the step of applying a voltage.
本発明の半導体集積回路素子の検査方法によれば、電極の通電の有無に基づいて異物を検出するので、撮影条件を細かく調節することなしに微細な異物を容易に検出することができる。また、リードの各々の間に電極を挿入して異物を検出するので、異物が、リードの各々の間でショートに至っていないような微細なものであっても、挿入された電極と異物とが接触することにより電極が通電する。その結果、微細な異物を検出することができる。 According to the method for inspecting a semiconductor integrated circuit element of the present invention, foreign matters are detected based on whether or not the electrodes are energized, so that fine foreign matters can be easily detected without finely adjusting the photographing conditions. In addition, since foreign matter is detected by inserting an electrode between each lead, even if the foreign matter is a minute one that does not cause a short between each lead, the inserted electrode and foreign matter are not The electrode is energized by contact. As a result, fine foreign matter can be detected.
(実施の形態1) (Embodiment 1)
図1は、本発明の実施の形態1における半導体集積回路素子の検査方法を説明するための平面図である。図2は、図1の側面図である。 FIG. 1 is a plan view for explaining a method for inspecting a semiconductor integrated circuit device according to the first embodiment of the present invention. FIG. 2 is a side view of FIG.
図1を参照して、半導体集積回路素子1は、半導体チップ2と複数のリード3とを備えている。本実施の形態における半導体チップ2は正方形の形状を有していて、正方形の4つの辺のそれぞれと直交するように外部に向かってリード3の各々が延びている。また、リード3は、下方に折れ曲った断面形状をしている。このような断面形状により、リード3の一端は接地されている。また、リード3の他端は、半導体チップ2上の電極パッド(図示なし)と電気的に接続されている。なお、リード3のピッチd1はたとえば0.65mmであり、リード3の各々の隙間の幅d2はたとえば0.22mmである。このような半導体集積回路素子1は、たとえば以下の方法により製造される。
Referring to FIG. 1, a semiconductor integrated
すなわち、半導体チップ2がリードフレームのアイランド上に配置され、接着剤で固定される。次に、半導体チップ2上にある複数の電極パッドの各々と、リードフレームのリード3の各々とがワイヤで電気的に接続される。そして、半導体チップ2が配置されたリードフレームが金型にセットされ、高温の樹脂が金型に流し込まれる。これにより半導体チップ2が樹脂で覆われ、半導体集積回路素子1が製造される。続いて、リードフレームから半導体集積回路素子1が切り離される。そして、リード3が成形されてメッキされ、図1に示す半導体集積回路素子1の形状となる。
That is, the
続いて、本実施の形態における半導体集積回路素子の検査方法について説明する。 Next, a method for inspecting a semiconductor integrated circuit device in this embodiment will be described.
図1および図2を参照して、半導体集積回路素子1が固定され、リード3の各々の間に複数の検出用電極5(電極)の各々が挿入される。検出用電極5の各々の直径d3は、たとえば0.1mm以下である。検出用電極5は、たとえば半導体集積回路素子1の上面1bに対して傾斜している傾斜部6を側面に有している。このとき、検出用電極5の各々がリード3の各々に触れないように、たとえば以下の方法により検出用電極5が挿入される。すなわち、リード3が撮影され、撮影された画像に基づいてリード3の各々の位置が測定される。次に、リード3の各々の位置から検出用電極5の各々を挿入する位置が調節されて、検出用電極5が挿入される。ここで、好ましくは半導体集積回路素子1の下面1aから上面1bに向かって検出用電極5が挿入される。
Referring to FIGS. 1 and 2, semiconductor integrated
図3は図1の点線で囲まれた部分の拡大図である。 FIG. 3 is an enlarged view of a portion surrounded by a dotted line in FIG.
図1および図3を参照して、次に、複数の検出用電極5のうち1本の端子5aと、電流検出装置10の端子15とが電気的に接続されることにより、端子5aを有する検出用電極5に電圧が印加される。電流検出装置10は、たとえば以下のような回路を有している。すなわち、電流検出装置10は、直流電源12と電流計11と端子15とを有している。直流電源12のプラス極が電流計11を介して端子15と電気的に接続され、直流電源12のマイナス極が接地電位に電気的に接続されている。端子15が検出用電極5の端子と電気的に接続される。このとき、リード3aとリード3bとの間に付着物18が存在していたり、リード3aまたはリード3bに突起19が形成されていれば、これらの異物が検出用電極5と接触する。これにより、付着物18や突起19を介してリード3bまたはリード3aに電流が流れ、その電流が電流計11で検出される。一方、付着物18や突起19などの異物がリード3aとリード3bとの間に存在していなければ、電流計11に電流は流れない。このように、検出用電極5の通電の有無に基づいてリード3aおよびリード3bに存在する異物の有無が検査される。なお、リード3の一端は接地されているので、リード3bまたはリード3aに電流が流れる場合でも電流は接地電位の方へ流れ、半導体チップ2内部に電流が流れることはない。続いて、別の検出用電極5の端子5bと、電流検出装置10の端子15とが電気的に接続され(検出用電極5の端子が切り換えられ)、同様の方法によりリード3bおよびリード3cに存在する異物の有無が検査される。これを繰り返すことにより、全てのリード3に存在する異物の有無が検査可能となる。
1 and 3, next, one
本実施の形態における半導体集積回路素子1の検査方法によれば、検出用電極5の通電の有無に基づいて異物を検出するので、撮影条件を細かく調節することなしに微細な異物を容易に検出することができる。また、リード3の各々の間に検出用電極5の各々を挿入して異物を検出するので、異物が、リード3の各々の間でショートに至っていないような微細なものであっても、挿入された検出用電極5と異物とが接触することにより検出用電極5が通電する。その結果、微細な異物を検出することができる。
According to the inspection method of the semiconductor integrated
本実施の形態における半導体集積回路素子1の検査方法において、検出用電極5が挿入される際には、半導体集積回路素子1の下面1aから上面1bに向かって検出用電極5が挿入される。
In the inspection method of the semiconductor integrated
これにより、検出用電極5が挿入される際に、リード3の各々の間にある異物が検出用電極5によって外部へ除去される。
Thereby, when the
本実施の形態における半導体集積回路素子1の検査方法において、検出用電極5の側面は、半導体集積回路素子1の上面1bに対して傾斜している。
In the inspection method of the semiconductor integrated
これにより、検出用電極5が挿入される際に、リード3の各々の間にある異物は、重力により傾斜に沿って落下する。したがって、リード3の各々の間にある異物がさらに外部へ除去されやすくなる。
Thereby, when the
(実施の形態2) (Embodiment 2)
図4は、本発明の実施の形態2における半導体集積回路素子の検査方法を説明するための平面図である。
図4を参照して、本実施の形態における電流検出装置10は、電流検出部分10aと電極加熱部分10bとを有している。電流検出部分10aは実施の形態1における電流検出装置10(図1)とほぼ同様の回路を有している。電極加熱部分10bは、たとえば以下のような回路を有している。すなわち、電極加熱部分10bは、電気抵抗13と直流電源14とを有している。直流電源14のプラス極が電気抵抗13を介して端子16および接地電位と電気的に接続され、直流電源14のマイナス極が接地電位に電気的に接続されている。端子16が検出用電極5の端子5aと電気的に接続される。
FIG. 4 is a plan view for explaining a method for inspecting a semiconductor integrated circuit device according to the second embodiment of the present invention.
Referring to FIG. 4,
なお、これ以外の構成については、図1〜図3に示す実施の形態1の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
In addition, since it is as substantially the same as the structure of
続いて、本実施の形態における半導体集積回路素子の検査方法について説明する。 Next, a method for inspecting a semiconductor integrated circuit device in this embodiment will be described.
実施の形態1と同様の方法により、リード3の各々の間に複数の検出用電極5の各々が挿入され、検出用電極5のうち1本の端子5aと、電流検出部分10aの端子15とが電気的に接続され、リード3aおよびリード3bに存在する異物の有無が検査される。そして、リード3aおよびリード3bに異物が検出された場合には、端子5aと端子15との電気的な接続が切断され、代わって端子5aと電極加熱部分10bの端子16とが電気的に接続される。すると、電気抵抗13に電流が流れることで電気抵抗13が加熱され、これにより端子5aを有する検出用電極5が加熱される。これにより異物が溶解して除去される。または異物を溶解することでリード3aおよびリード3bが再成形される。
In the same manner as in the first embodiment, each of the plurality of
本実施の形態における半導体集積回路素子1の検査方法においては、検出用電極5を加熱する工程をさらに備えている。
The method for inspecting the semiconductor integrated
リード3に存在する異物は、リードの成形やリードのメッキの際にできた突起であることが多く、これらの突起は加熱により溶解しやすい性質を有している。したがって、検出用電極5を加熱することにより、加熱により溶解しやすい性質を有する異物を溶解して除去することができる。または加熱により溶解しやすい性質を有する異物を溶解してリード3を再成形することができる。
The foreign matter present in the
本実施の形態においては、半導体集積回路素子1が固定され、リード3の各々の間に複数の検出用電極5の各々が挿入される場合について示した。しかしながら本発明はこのような場合に限定されるものではなく、検出用電極5の各々が固定され、半導体集積回路素子1のリード3の各々が検出用電極5の各々の間に挿入されてもよい。
In the present embodiment, the case where the semiconductor integrated
また、本実施の形態においては、複数の検出用電極5を用いる場合について示したが、本発明はこのような場合に限定されるものではなく、1本の電極のみを用いてもよい。また、本実施の形態においては、1つの電流検出装置10を用いて、端子15と接続される検出用電極5の端子を切り換えることにより、検出用電極5の各々に電圧が印加される場合について示した。しかしながら、本発明はこのような場合の他、たとえば複数の電流検出装置を用いて、複数の検出用電極5の各々が複数の電流検出装置の各々により電圧を印加されてもよい。
In the present embodiment, the case where a plurality of
また、本実施の形態においては、電流検出装置10における電源として直流電源12、14が用いられる場合について示した。しかしながら、本発明はこのような場合の他、電源としてたとえば交流電源、直流電流源または直流電圧源などが用いられてもよい。特に、電流制限機能付の電源が用いられれば、流れる電流量を制限できるので、リード3に異物が存在して電流が流れたとしても過大な電流がリード3に流れることがなくなる。
Moreover, in this Embodiment, it showed about the case where DC power supplies 12 and 14 are used as a power supply in the
さらに、本実施の形態においては、半導体集積回路素子1の上面1bに対して傾斜している傾斜部6を検出用電極5は側面に有しており、半導体集積回路素子1の下面1aから上面1bに向かって検出用電極5が挿入される場合について示したが、本発明はこのような場合に限定されるものではなく、電極の形状および電極を挿入する方向は任意である。
Furthermore, in the present embodiment, the
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。 The embodiment disclosed above should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above embodiments but by the scope of claims, and is intended to include all modifications and variations within the scope and meaning equivalent to the scope of claims.
1 半導体集積回路素子、1a 下面、1b 上面、2 半導体チップ、3,3a,3b,3c リード、5 検出用電極、5a,5b,15,16 端子、6 傾斜部、10 電流検出装置、10a 電流検出部分、10b 電極加熱部分、11 電流計、12,14 直流電源、13 電気抵抗、18 付着物、19 突起。
DESCRIPTION OF
Claims (4)
前記複数のリードの各々の間に電極を挿入する挿入工程と、
前記電極に電圧を印加する工程と、
前記電圧を印加する工程における前記電極の通電の有無に基づいて、前記複数のリードに存在する異物の有無を検査する工程とを備える、半導体集積回路素子の検査方法。 A method for inspecting a semiconductor integrated circuit device comprising a plurality of leads,
An insertion step of inserting an electrode between each of the plurality of leads;
Applying a voltage to the electrode;
A method for inspecting the presence or absence of foreign matter present in the plurality of leads based on the presence or absence of energization of the electrodes in the step of applying the voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288797A JP2005055394A (en) | 2003-08-07 | 2003-08-07 | Inspection method for semiconductor integrated circuit element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288797A JP2005055394A (en) | 2003-08-07 | 2003-08-07 | Inspection method for semiconductor integrated circuit element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005055394A true JP2005055394A (en) | 2005-03-03 |
Family
ID=34367344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288797A Withdrawn JP2005055394A (en) | 2003-08-07 | 2003-08-07 | Inspection method for semiconductor integrated circuit element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005055394A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007114057A1 (en) * | 2006-04-04 | 2007-10-11 | Panasonic Corporation | Semiconductor integrated circuit device, pdp driver and plasma display panel |
JP2009260511A (en) * | 2008-04-15 | 2009-11-05 | Casio Hitachi Mobile Communications Co Ltd | External circuit connection detector, electronic device and external circuit |
JP2012251811A (en) * | 2011-06-01 | 2012-12-20 | Micronics Japan Co Ltd | Electrical connection device and test device using the same |
-
2003
- 2003-08-07 JP JP2003288797A patent/JP2005055394A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007114057A1 (en) * | 2006-04-04 | 2007-10-11 | Panasonic Corporation | Semiconductor integrated circuit device, pdp driver and plasma display panel |
US7855447B2 (en) | 2006-04-04 | 2010-12-21 | Panasonic Corporation | Semiconductor integrated circuit device, PDP driver, and plasma display panel |
JP2009260511A (en) * | 2008-04-15 | 2009-11-05 | Casio Hitachi Mobile Communications Co Ltd | External circuit connection detector, electronic device and external circuit |
JP2012251811A (en) * | 2011-06-01 | 2012-12-20 | Micronics Japan Co Ltd | Electrical connection device and test device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160054385A1 (en) | Capacitive opens testing of low profile components | |
TW200530603A (en) | Electrical inspection method and apparatus for printed wiring board for the electronic component mounting, and computer-readable recording medium | |
JPH10111315A (en) | Probe card and testing device using the same | |
JP5886004B2 (en) | Wiring inspection method and wiring inspection apparatus | |
JP2005055394A (en) | Inspection method for semiconductor integrated circuit element | |
US6774652B2 (en) | Cantilever type probe card and method for production thereof | |
US20050099172A1 (en) | Systems and methods for determining whether a heat sink is installed | |
JP4018010B2 (en) | Semiconductor device characteristic evaluation system | |
JP5449996B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
US6750667B2 (en) | Adapting apparatus with detecting and repairing functions and method thereof | |
KR100676612B1 (en) | Pad of Semiconductor Device | |
JP4057479B2 (en) | Pattern inspection method | |
JP3332001B2 (en) | Recognition method of the tip of the contact probe | |
JP2001035624A (en) | Bent pin detecting connector and inspection device using it | |
JP2008187024A (en) | Probe card and probe card system | |
JP2008140889A (en) | Detecting structure and detecting method for incorrect insertion of polarized component into printed circuit board | |
US9632110B2 (en) | Semiconductor element inspection device and inspection method | |
JP2008135623A (en) | Wiring board, and its manufacturing method | |
JP2006284221A (en) | Probe unit, its manufacturing method, and inspecting method of electronic device | |
JP5191924B2 (en) | Semiconductor inspection equipment | |
JP2004095961A (en) | Semiconductor device and its inspection method | |
JP2004271245A (en) | Test method of semiconductor element and its testing device | |
JP4966564B2 (en) | Semiconductor device inspection system and inspection method | |
JPH05211219A (en) | Burn-in method of semiconductor storage device | |
JP2004325123A (en) | Probe card and inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |