JP2005051960A

JP2005051960A - 電力用半導体素子のゲート駆動方法および回路

Info

Publication number: JP2005051960A
Application number: JP2003283506A
Authority: JP
Inventors: Akitake Takizawa; 聡毅滝沢; Masato Mochizuki; 昌人望月
Original assignee: Fuji Electric FA Components and Systems Co Ltd
Current assignee: Fuji Electric FA Components and Systems Co Ltd
Priority date: 2003-07-31
Filing date: 2003-07-31
Publication date: 2005-02-24

Abstract

【課題】出力短絡等による強制遮断時のサージ電圧を低減して信頼性を向上させ、耐圧の低い素子の使用を可能としてコストの低減化を図る。
【解決手段】図はインバータの２相分の回路を示し、上アーム側ゲート駆動回路の過電流設定値Ｖｃｅｏｃ１と、下アーム側ゲート駆動回路の過電流設定値Ｖｃｅｏｃ２とを異ならせる、つまり、Ｖｃｅｏｃ１≠Ｖｃｅｏｃ２とする例を示す。こうすることで、例えばＵ，Ｖ相が短絡し短絡電流が図示の点線経路で流れていたとすると、上記の差によってスイッチング素子であるＩＧＢＴ４ａ，４ｄが、互いに異なるＶｃｅ値（電流相当値）で強制遮断されることになるので、ＩＧＢＴ４ａ，４ｄが同時に遮断されることで生じるサージ電圧を低減することが可能となる。
【選択図】図１

Description

この発明は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの電力用半導体素子のゲート駆動方法および回路、特に過電流保護機能を備えたゲート駆動方法および回路に関する。

図４にＩＧＢＴを用いたインバータの主回路図を示す。同図において、１は直流電源回路（交流入力のインバータの場合は、整流器＋電解コンデンサとなる）、２は直流から交流に変換するＩＧＢＴおよびダイオードからなるインバータ回路、３１，３２は各素子毎に設けられるＩＧＢＴのドライブ回路（駆動回路）、４はＩＧＢＴ、５は逆並列に接続されているダイオード、６はモータなどの負荷である。また、ＣＴはＩＧＢＴをオン，オフさせるための制御信号で、図示されない制御回路より与えられる。

図５−１に、ドライブ回路の第１の具体例を示す。
Ｅは本回路駆動用電源、１０，１１はＩＧＢＴをそれぞれターンオン，ターンオフさせるためのスイッチ素子、１２，１３はターンオン，ターンオフ用のゲート抵抗で、制御信号ＣＴを絶縁器７にて絶縁した信号Ｓ１によって動作する。また、ＩＧＢＴのコレクタに接続されたダイオード８は、ＩＧＢＴ４の過電流検出を目的としたオン電圧（Ｖｃｅ）検出用で、ＩＧＢＴ４のオン電圧相当の電位Ｖ₀と過電流設定値Ｖｃｅｏｃとを比較回路９により比較し、電位Ｖ₀が過電流設定値Ｖｃｅｏｃ以上の場合（ＩＧＢＴ５に過電流設定値以上の電流が流れている状態で、強制遮断が必要になる）は、比較回路９の出力はハイ（Ｈ）に、また論理回路（ナンドゲート）１４の出力もＨとなるためスイッチ素子１０がオフ、スイッチ素子１１がオンする結果、ＩＧＢＴ４が強制遮断される。

図５−２に、ドライブ回路の第２の具体例を示す。図５−１の比較回路９に対し、ツェナーダイオード１５、ＭＯＳＦＥＴ（電界効果トランジスタ）やトランジスタなどのスイッチ素子１６、抵抗１７，１８等より構成される。その動作は、電位Ｖ₀がツェナーダイオード１５のツェナー電圧（過電流設定値相当：Ｖｚ＝Ｖｃｅｏｃ０）以上になった場合にスイッチ素子１６がオンし、電位Ｖ₁がロー（Ｌ）となることで論理回路１４の出力がＨとなり、図５−１と同様ＩＧＢＴ４が強制遮断されるものである。なお、図５のようなダイオードを用いた過電流検出と強制遮断回路は、例えば特許文献１，２に開示されている。

また、ＩＧＢＴに流れている電流の検出手段としては、図５−1，２のようにＶｃｅを検出する方法以外に、図６（ａ）のようにセンスＩＧＢＴ（センス線）２０と直列に接続された抵抗２１の両端の電圧を検出する方法や、図６（ｂ）のようにＩＧＢＴと直列にシャント抵抗２２を接続し、その両端の電圧を検出する方法や、図６（ｃ）のようにＩＧＢＴと直列に変流器（ＣＴ）２３を接続する方法などがある。これらの回路により検出される電流のレベルから、図５と同様の過電流保護が可能となる。なお、図６のような方式は、例えば特許文献３に開示されている。

特開平０５−１６１３４２号公報（第４−５頁、図１）特開平０９−３３１６６９号公報（第３−４頁、図１）特開平１１−０６９７７９号公報（第３頁、図２）

図７に、図４のシステムにおいて、何らかの原因（例えば配線の絶縁破壊など）で、インバータとモータ間の配線内に、線間短絡（例えばＵ相とＶ相）が生じた場合の電流経路を示す。この場合、直流電源１からＵ相上アームＩＧＢＴ４ａ，短絡箇所ＳＳ，Ｖ相下アームＩＧＢＴ４ｄを経て電流が流れる。このとき、短絡電流を抑制するのはその電流経路の配線インダクタンス成分のみとなるため、その際のｄｉ／ｄｔは、直流電源１の電圧をＥｄ、短絡電流経路のインダクタンスをＬＭとして、次式のようになる。
ｄｉ／ｄｔ＝Ｅｄ／ＬＭ …（１）

一般には、ＬＭは配線インダクタンスであるため、数μＨ〜数１０μＨ程度となることが多く、ＩＧＢＴに流れている過電流を速やかに検出し強制遮断しないと、ＩＧＢＴの定格電流の１０倍以上の電流が流れることになり、その電流を遮断した際のサージ電圧でＩＧＢＴが破壊するおそれがある。そのため、図５のように、ある設定値以上の電流が流れたら過電流検出を行ない、速やかにＩＧＢＴを遮断している。
ところが、図７の例では、図５のシステムの場合、ＩＧＢＴ４ａとＩＧＢＴ４ｄに同じ電流が流れるため、ＩＧＢＴ４ａとＩＧＢＴ４ｄは同時に遮断されることになる。

その際、ＩＧＢＴに印加される電圧は、
Ｖｃｅ＝Ｅｄ＋２・Ｌｓ・ｄｉ／ｄｔ …（２）
Ｌｓ：中間回路の配線インダクタンス
ｄｉ／ｄｔ：ＩＧＢＴ単独遮断時の電流変化率
となり、ＩＧＢＴが同時に遮断すると、サージ電圧部の項に係数２が掛かり、ＩＧＢＴには高い電圧が印加される（別々に遮断されれば係数２は掛からない）。

そのため、ＩＧＢＴとしてはこの現象を考慮して高耐圧のものを必要とするだけでなく、ゲート駆動回路としてはソフト遮断回路を必要とするなどの問題がある。
したがって、この発明の課題は、出力短絡等による強制遮断時のサージ電圧を低減し、耐圧の低いＩＧＢＴを適用できるようにし、信頼性を向上させることにある。

このような課題を解決するため、請求項１の発明では、電力用半導体素子の直列回路を少なくとも２つ備え、その中間電位点から出力線を引き出されて負荷に給電する電力変換回路の、前記電力用半導体素子の各々をゲート駆動回路によりオン，オフ駆動するとともに、前記電力用半導体素子の各々に流れている電流値または電流相当値を検出し、その検出値が所定の設定値以上になったときは、前記電力用半導体素子を強制的にオフさせてその保護を図るにあたり、前記設定値を、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることを特徴とする。

上記請求項１の発明における前記設定値の代わりに、前記電流が設定値以上になってから前記電力用半導体素子をオフさせるまでの設定時間を、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることができ（請求項２の発明）、または、ターンオフ用のゲート抵抗値，ゲート電流値，ゲート電源電圧値，ゲート・エミッタ間容量またはゲート駆動回路と電力用半導体素子間のインピーダンスのうちの少なくとも１つを、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることができる（請求項３の発明）。

請求項４の発明では、電力用半導体素子の直列回路を少なくとも２つ備え、その中間電位点から出力線を引き出されて負荷に給電する電力変換回路に対し、前記電力用半導体素子の各々をオン，オフ駆動するゲート駆動回路と、前記電力用半導体素子の各々に流れている電流値または電流相当値を検出し、その検出値が所定の設定値以上になったときは、前記電力用半導体素子を強制的にオフさせる保護回路とを設けてなる電力用半導体素子のゲート駆動回路において、前記設定値を、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることを特徴とする。

上記請求項４の発明における前記設定値の代わりに、前記電流が設定値以上になってから前記電力用半導体素子をオフさせるまでの設定時間を、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることができ（請求項５の発明）、または、ターンオフ用のゲート抵抗値，ゲート電流値，ゲート電源電圧値，ゲート・エミッタ間容量またはゲート駆動回路と電力用半導体素子間のインピーダンスのうちの少なくとも１つを、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることができる（請求項６の発明）。

この発明によれば、出力短絡等による電流遮断時に発生するサージ電圧が、従来のものに比べて低減するため信頼性が向上するだけでなく、耐圧の低い素子（ＩＧＢＴ）の適用による安価なシステムの構築が可能となる。

図１はこの発明の第１の実施の形態を示す回路図で、インバータの２相分を示している。
図１からも明らかなように、これは上アーム側ゲート駆動回路の過電流設定値Ｖｃｅｏｃ１と、下アーム側ゲート駆動回路の過電流設定値Ｖｃｅｏｃ２との関係を、
Ｖｃｅｏｃ１≠Ｖｃｅｏｃ２
のようにするものである。３相インバータの場合、各アーム毎に異なった値とする必要ななく、例えば上アーム側を全てＶｃｅｏｃ１、下アーム側を全てＶｃｅｏｃ２にすれば良い。

図１で、点線の経路で短絡電流が流れていた場合、ＩＧＢＴ４ａとＩＧＢＴ４ｄは異なるＶｃｅ値（異なる電流相当値）で、各ゲート駆動回路が過電流を検出することになるため、設定値が低く設定されているゲート駆動回路側のＩＧＢＴの方が早く強制遮断されることになり、ＩＧＢＴ４ａとＩＧＢＴ４ｄが同時に遮断されることはなく、サージ電圧が低減される。

図２はこの発明の第２の実施の形態を示す回路図で、同じくインバータの２相分を示している。
これは、上アーム側ゲート駆動回路が過電流状態検出をしてから、強制遮断するまでの遅延時間ｔ１と、同じく下アーム側の遅延時間ｔ２について、
ｔ１≠ｔ２
とする例である。３相インバータの場合、各アーム毎に異なった値とする必要はなく、例えば上アーム側を全てｔ１、下アーム側を全てｔ２にすれば良い。

このケースで、図１の点線の経路で短絡電流が流れていた場合、ＩＧＢＴ４ａとＩＧＢＴ４ｄのゲート駆動回路が、比較回路９により同時に過電流状態を検出をしても、各遅延回路２４と２５の設定時間が異なっているため、遅延時間が短く設定されているゲート駆動回路側のＩＧＢＴの方が早く強制遮断されることになり、ＩＧＢＴ４ａとＩＧＢＴ４ｄが同時に遮断されることはなく、サージ電圧が低減される。

図３−１はこの発明の第３の実施の形態のその１を示す回路図で、上記と同様インバータの２相分を示している。
これは、上アーム側ゲート駆動回路のターンオフ用ゲート抵抗値Ｒ１と、下アーム側ゲート駆動回路のターンオフ用ゲート抵抗値Ｒ２について、
Ｒ１≠Ｒ２
とする例である。３相インバータの場合、各アーム毎に異なった値とする必要はなく、例えば上アーム側を全てＲ１、下アーム側を全てＲ２にすれば良い。

このケースで、図１の点線の経路で短絡電流が流れていた場合、ＩＧＢＴ４ａとＩＧＢＴ４ｄのゲート駆動回路が、同時に過電流状態を検出し同時にスイッチ素子がオフされても、抵抗値Ｒ１，Ｒ２が異なっているため、ターンオフ用ゲート抵抗値が小さく設定されているゲート駆動回路側のＩＧＢＴの方が早く強制遮断されることになり、ＩＧＢＴ４ａとＩＧＢＴ４ｄが同時に遮断されることはなく、サージ電圧が低減される。

同様に、図３−２，図３−３，図３−４，図３−５にゲート駆動条件として、ゲート電流値（図３−２のＩ１，Ｉ２参照）、ゲート電源電圧値（図３−３のＶｇ１，Ｖｇ２参照）、ゲート・エミッタ間容量（図３−４のＣ１，Ｃ２参照）、ゲート駆動回路とＩＧＢＴ間のインピーダンス（図３−５のインダクタンスＬｇ１，Ｌｇ２参照）を上アーム側と下アーム側で異なる値に設定した例を示す。なお、これらの各条件を適宜組み合わせることもできる。いずれの場合も上記と同様、上アーム側ＩＧＢＴと下アーム側ＩＧＢＴのターンオフするタイミングが異なり、同時にスイッチングすることはなくなる。

この発明の第１の実施の形態を示す回路図この発明の第２の実施の形態を示す回路図この発明の第３の実施の形態のその１を示す回路図この発明の第３の実施の形態のその２を示す回路図この発明の第３の実施の形態のその３を示す回路図この発明の第３の実施の形態のその４を示す回路図この発明の第３の実施の形態のその５を示す回路図インバータ回路の一般的な例を示す回路図図４に示すインバータ回路の第１の駆動回路例を示す回路図図４に示すインバータ回路の第２の駆動回路例を示す回路図電流検出方式の３つの例を示す回路図インバータ回路短絡時の電流経路説明図

符号の説明

１…直流電源回路、２…インバータ回路、３１，３２…ゲート駆動回路、４，４ａ，４ｄ…電力用半導体素子（ＩＧＢＴ）、５，８…ダイオード、６…モータ（負荷）、７…絶縁回路、９…比較回路、１０，１１，１６…スイッチ素子、１２，１３…ゲート抵抗、１４…論理回路（ナンドゲート）、１５…ツェナーダイオード、１７，１８，２１，２２…抵抗、２０…センス線、２３…変流器（ＣＴ）、２４，２５…遅延回路。

Claims

電力用半導体素子の直列回路を少なくとも２つ備え、その各中間電位点から出力線を引き出されて負荷に給電する電力変換回路の、前記電力用半導体素子の各々をゲート駆動回路によりオン，オフ駆動するとともに、前記電力用半導体素子の各々に流れている電流値または電流相当値を検出し、その検出値が所定の設定値以上になったときは、前記電力用半導体素子を強制的にオフさせてその保護を図るにあたり、
前記設定値を、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることを特徴とする電力用半導体素子のゲート駆動方法。
前記設定値の代わりに、前記電流が所定値以上になってから前記電力用半導体素子をオフさせるまでの設定時間を、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることを特徴とする請求項１に記載の電力用半導体素子のゲート駆動方法。
前記設定値の代わりに、ターンオフ用のゲート抵抗値，ゲート電流値，ゲート電源電圧値，ゲート・エミッタ間容量またはゲート駆動回路と電力用半導体素子間のインピーダンスのうちの少なくとも１つを、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることを特徴とする請求項１に記載の電力用半導体素子のゲート駆動方法。
電力用半導体素子の直列回路を少なくとも２つ備え、その各中間電位点から出力線を引き出されて負荷に給電する電力変換回路に対し、前記電力用半導体素子の各々をオン，オフ駆動するゲート駆動回路と、前記電力用半導体素子の各々に流れている電流値または電流相当値を検出し、その検出値が所定の設定値以上になったときは、前記電力用半導体素子を強制的にオフさせる保護回路とを設けてなる電力用半導体素子のゲート駆動回路において、
前記設定値を、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることを特徴とする電力用半導体素子のゲート駆動回路。
前記設定値の代わりに、前記電流が所低値以上になってから前記電力用半導体素子をオフさせるまでの設定時間を、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることを特徴とする請求項４に記載の電力用半導体素子のゲート駆動回路。
前記設定値の代わりに、ターンオフ用のゲート抵抗値，ゲート電流値，ゲート電源電圧値，ゲート・エミッタ間容量またはゲート駆動回路と電力用半導体素子間のインピーダンスのうちの少なくとも１つを、上アーム側のゲート駆動回路と下アーム側のゲート駆動回路とで互いに異ならせることを特徴とする請求項４に記載の電力用半導体素子のゲート駆動回路。