JP2005045963A - Gto drive circuit - Google Patents
Gto drive circuit Download PDFInfo
- Publication number
- JP2005045963A JP2005045963A JP2003279251A JP2003279251A JP2005045963A JP 2005045963 A JP2005045963 A JP 2005045963A JP 2003279251 A JP2003279251 A JP 2003279251A JP 2003279251 A JP2003279251 A JP 2003279251A JP 2005045963 A JP2005045963 A JP 2005045963A
- Authority
- JP
- Japan
- Prior art keywords
- gto
- drive circuit
- gto element
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、例えば大容量ＵＰＳや電池電力貯蔵システム等に組み込まれたインバータに用いられ、そのインバータを構成するスイッチング素子であるＧＴＯ素子を駆動させるＧＴＯ駆動回路に関する。 The present invention relates to a GTO drive circuit that is used in, for example, an inverter incorporated in a large-capacity UPS, a battery power storage system, and the like and drives a GTO element that is a switching element constituting the inverter.
例えば、大容量ＵＰＳや電池電力貯蔵システム等に組み込まれた電力変換器の一種であるインバータは、太陽電池や燃料電池などの直流電源からの直流を交流変換して負荷に電力を供給するものであり、複数のスイッチング素子、例えばＧＴＯ（ゲート・ターンオフ・サイリスタ）素子をブリッジ構成した構造を具備する。 For example, an inverter, which is a type of power converter incorporated in a large capacity UPS, a battery power storage system, etc., converts the direct current from a direct current power source such as a solar cell or a fuel cell to supply power to a load. There is a structure in which a plurality of switching elements, for example, GTO (gate turn-off thyristor) elements are bridged.
このインバータを構成するＧＴＯ素子は、図８に示す駆動回路１により制御ＯＮ／ＯＦＦ信号に基づいてオンオフ動作する。同図に示す駆動回路１は、制御ＯＮ信号によりＧＴＯ素子２のゲートＧにゲート電流Ｉｇを付与することにより順バイアス電圧を印加してＧＴＯ素子２をターンオンさせるＯＮドライブ回路３と、制御ＯＦＦ信号によりＧＴＯ素子２のゲートＧに逆バイアス電圧を印加してＧＴＯ素子２をターンオフさせるＯＦＦドライブ回路４とを具備する。なお、ＯＮドライブ回路３とＯＦＦドライブ回路４の入力側は共通接続され、ＯＦＦドライブ回路４の入力側に反転回路６を挿入接続している。 The GTO elements constituting this inverter are turned on and off based on the control ON / OFF signal by the drive circuit 1 shown in FIG. The drive circuit 1 shown in the figure includes an ON drive circuit 3 that applies a forward bias voltage to turn on the GTO element 2 by applying a gate current Ig to the gate G of the GTO element 2 by a control ON signal, and a control OFF signal. And an OFF drive circuit 4 for applying a reverse bias voltage to the gate G of the GTO element 2 to turn off the GTO element 2. Note that the input sides of the ON drive circuit 3 and the OFF drive circuit 4 are connected in common, and the inverting circuit 6 is inserted and connected to the input side of the OFF drive circuit 4.
この駆動回路１では、ＯＮドライブ回路３に制御ＯＮ信号が付与されると、そのＯＮドライブ回路３から出力される正のゲート電流ＩｇによりＧＴＯ素子２に順バイアス電圧が印加され、これによりＧＴＯ素子２がターンオンする。一方、ＯＦＦドライブ回路４に制御ＯＦＦ信号が付与されると、そのＯＦＦドライブ回路４から出力される負のゲート電流ＩｇによりＧＴＯ素子２に逆バイアス電圧が印加され、これによりＧＴＯ素子２がターンオフする。 In this drive circuit 1, when a control ON signal is applied to the ON drive circuit 3, a forward bias voltage is applied to the GTO element 2 by the positive gate current Ig output from the ON drive circuit 3. 2 turns on. On the other hand, when a control OFF signal is applied to the OFF drive circuit 4, a reverse bias voltage is applied to the GTO element 2 by the negative gate current Ig output from the OFF drive circuit 4, thereby turning off the GTO element 2. .
ところで、前述したＧＴＯ素子２の駆動回路１では、ＧＴＯ素子２のオンオフ動作時にスイッチング損失が発生する。特に、ＧＴＯ素子２のターンオフ時に発生するスイッチング損失は、そのターンオン時に発生するスイッチング損失よりもかなり大きい。このＧＴＯ素子２のターンオフが繰り返されると、そのターンオフ時のスイッチング損失により、ＧＴＯ素子２がターンオフできない状態が発生する。 By the way, in the drive circuit 1 of the GTO element 2 described above, a switching loss occurs when the GTO element 2 is turned on / off. In particular, the switching loss that occurs when the GTO element 2 is turned off is considerably larger than the switching loss that occurs when the GTO element 2 is turned on. When the turn-off of the GTO element 2 is repeated, a state in which the GTO element 2 cannot be turned off occurs due to switching loss at the turn-off time.
ここで、インバータは、前述したように複数のＧＴＯ素子２をブリッジ構成したものであり、直列接続された一対のＧＴＯ素子２では、通常、一方のＧＴＯ素子２がターンオン状態であれば、他方のＧＴＯ素子２はターンオフ状態となっており、これら一対のＧＴＯ素子２でオンオフ動作を繰り返している。 Here, as described above, the inverter is a bridge configuration of a plurality of GTO elements 2. In a pair of GTO elements 2 connected in series, normally, if one GTO element 2 is turned on, the other The GTO element 2 is turned off, and the pair of GTO elements 2 repeats the on / off operation.
しかしながら、前述したようにスイッチング損失により一方のＧＴＯ素子２がターンオフできない状態が発生すると、一対のＧＴＯ素子２の両方ともが同時にターンオン状態となって直流短絡が発生するという問題が生じる。 However, as described above, when a state in which one GTO element 2 cannot be turned off occurs due to switching loss, both the pair of GTO elements 2 are simultaneously turned on and a DC short circuit occurs.
この問題を解消するため、ＧＴＯ素子２がターンオフできない状態、つまり、ＧＴＯ素子２の劣化状態を診断する手段が先に提案されている（例えば特許文献１参照）。しかしながら、この特許文献１に開示された電子回路の劣化診断では、半導体デバイスの異常により発生する異常信号波形を検出することにより、その半導体デバイスに異常が発生したことを診断するようにしていることから、その異常発生に先立って半導体デバイスの劣化を事前に診断することが困難であった。 In order to solve this problem, a means for diagnosing a state where the GTO element 2 cannot be turned off, that is, a deterioration state of the GTO element 2 has been proposed (for example, see Patent Document 1). However, in the deterioration diagnosis of the electronic circuit disclosed in Patent Document 1, the abnormality signal waveform generated due to the abnormality of the semiconductor device is detected to diagnose that the abnormality has occurred in the semiconductor device. Therefore, it is difficult to diagnose the deterioration of the semiconductor device in advance prior to the occurrence of the abnormality.
そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、ＧＴＯ素子がターンオフできない状態を事前に検知してＧＴＯ素子の劣化によるシステムへの悪影響を未然に防止し得るＧＴＯ駆動回路を提供することにある。
前記目的を達成するための技術的手段として、本発明は、Ｓｉ−ＧＴＯ素子を用いた駆動回路と、そのＳｉ−ＧＴＯ素子よりも高温動作可能で高耐圧のＳｉＣ−ＧＴＯ素子を用いた駆動回路に分類される。なお、ＧＴＯ素子としては、ダイヤモンド、ＧａＮ等のワイドギャップ半導体を使用することも可能である。 As technical means for achieving the above object, the present invention relates to a drive circuit using a Si-GTO element, and a drive circuit using a SiC-GTO element capable of operating at a higher temperature than the Si-GTO element and having a high breakdown voltage. are categorized. As the GTO element, it is possible to use a wide gap semiconductor such as diamond or GaN.
Ｓｉ−ＧＴＯ素子を用いた本発明の駆動回路は、制御ＯＮ信号によりＳｉ−ＧＴＯ素子のゲートからカソードへ流れる正のゲート電流を付与することにより、そのゲートに順バイアス電圧を印加してＳｉ−ＧＴＯ素子をターンオンさせるＯＮドライブ回路と、制御ＯＦＦ信号によりＳｉ−ＧＴＯ素子のゲートに逆バイアス電圧を印加することにより、そのゲートからカソードへ負のゲート電流を流してＳｉ−ＧＴＯ素子をターンオフさせるＯＦＦドライブ回路とを具備し、前記Ｓｉ−ＧＴＯ素子のターンオフ動作時におけるゲート電流を時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する劣化診断回路を設けたことを特徴とする。 The drive circuit of the present invention using the Si-GTO element applies a forward bias voltage to the gate of the Si-GTO element by applying a positive gate current flowing from the gate of the Si-GTO element to the cathode by the control ON signal, and thereby the Si-GTO element. An ON drive circuit that turns on the GTO element and an OFF that turns off the Si-GTO element by applying a negative bias current from the gate to the cathode by applying a reverse bias voltage to the gate of the Si-GTO element by a control OFF signal. A deterioration diagnosis circuit that includes a drive circuit, time-integrates the gate current during the turn-off operation of the Si-GTO element, and outputs a protection signal when the integrated value exceeds a predetermined threshold value. And
また、ＳｉＣ−ＧＴＯ素子を用いた本発明の駆動回路は、制御ＯＮ信号によりＳｉＣ−ＧＴＯ素子のアノードからゲートへ流れる負のゲート電流を付与することにより、そのゲートに逆バイアス電圧を印加してＳｉＣ−ＧＴＯ素子をターンオンさせるＯＮドライブ回路と、制御ＯＦＦ信号によりＳｉＣ−ＧＴＯ素子のゲートに順バイアス電圧を印加することにより、そのアノードからゲートへ正のゲート電流を流してＳｉＣ−ＧＴＯ素子をターンオフさせるＯＦＦドライブ回路とを具備し、前記ＳｉＣ−ＧＴＯ素子のターンオフ動作時におけるゲート電流を時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する劣化診断回路を設けたことを特徴とする。 Further, the drive circuit of the present invention using the SiC-GTO element applies a reverse bias voltage to the gate by applying a negative gate current flowing from the anode to the gate of the SiC-GTO element by the control ON signal. By applying a forward bias voltage to the gate of the SiC-GTO element by a control OFF signal and turning on the SiC-GTO element, a positive gate current flows from the anode to the gate to turn off the SiC-GTO element. A deterioration diagnosis circuit that time-integrates the gate current at the time of turn-off operation of the SiC-GTO element and outputs a protection signal when the integrated value exceeds a predetermined threshold. It is characterized by.
ここで、前述した「制御ＯＮ信号」「制御ＯＦＦ信号」は、駆動回路の外部からＯＮドライブ回路あるいはＯＦＦドライブ回路へ付与されるＧＴＯ素子のオンオフ動作開始信号である。「ターンオフ動作期間」とは、制御ＯＦＦ信号がＯＦＦドライブ回路に入力された時点から、ＧＴＯ素子がターンオフしてゲート電流が零になるまでを意味する。 Here, the “control ON signal” and “control OFF signal” described above are ON / OFF operation start signals of the GTO element given to the ON drive circuit or the OFF drive circuit from the outside of the drive circuit. The “turn-off operation period” means from the time when the control OFF signal is input to the OFF drive circuit until the GTO element is turned off and the gate current becomes zero.
本発明では、ＧＴＯ素子のターンオフ動作期間におけるゲート電流と時間の積がターンオフ時のスイッチング損失となり、ＧＴＯ素子のターンオフが繰り返されると、そのターンオフ時のスイッチング損失により、ＧＴＯ素子がターンオフできない状態が発生することから、劣化診断回路によりターンオフ動作期間におけるゲート電流を時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する。これにより、ＧＴＯ素子がターンオフできない状態を事前に検知することができる。 In the present invention, the product of the gate current and time during the turn-off operation period of the GTO element becomes a switching loss at the time of turn-off. Therefore, the gate current in the turn-off operation period is time-integrated by the deterioration diagnosis circuit, and a protection signal is output when the integrated value exceeds a predetermined threshold value. As a result, a state in which the GTO element cannot be turned off can be detected in advance.
ここで、「所定の閾値」とは、ターンオフ時のスイッチング損失によりＧＴＯ素子が劣化した結果、そのＧＴＯ素子がターンオフできない状態に至る時点でのゲート電流の時間積分値に基づいて設定された基準レベルである。この基準レベルとしては、ＧＴＯ素子がターンオフできない状態に至る前の任意の積分値を選定する必要がある。また、「保護信号」とは、劣化判定によりＯＮドライブ回路またはＯＦＦドライブ回路からの出力信号を遮断する信号や、劣化状態を表示または発音により警報するための信号を意味する。 Here, the “predetermined threshold value” is a reference level set based on a time integral value of the gate current at a time point when the GTO element is deteriorated due to switching loss at the time of turn-off and reaches a state where the GTO element cannot be turned off. It is. As this reference level, it is necessary to select an arbitrary integration value before reaching a state where the GTO element cannot be turned off. Further, the “protection signal” means a signal for cutting off an output signal from the ON drive circuit or the OFF drive circuit due to deterioration determination, or a signal for displaying a warning or sounding a deterioration state by sounding.
本発明によれば、ＧＴＯ素子のターンオフ動作時におけるゲート電流と時間の積を計測し、その計測値が所定の閾値を超えた場合に所定の保護信号を出力する劣化診断回路を設けたことにより、ＧＴＯ素子がターンオフできない状態を事前に検知してＧＴＯ素子の劣化によるシステムへの悪影響を未然に防止することができ、信頼性が大幅に向上する。 According to the present invention, there is provided a deterioration diagnosis circuit that measures the product of the gate current and time during the turn-off operation of the GTO element and outputs a predetermined protection signal when the measured value exceeds a predetermined threshold. The state in which the GTO element cannot be turned off can be detected in advance to prevent adverse effects on the system due to the deterioration of the GTO element, and the reliability is greatly improved.
本発明に係るＧＴＯ駆動回路の実施形態を以下に詳述する。なお、以下の実施形態では、Ｓｉ−ＧＴＯ素子を用いた駆動回路と、そのＳｉ−ＧＴＯ素子よりも高温動作可能で高耐圧のＳｉＣ−ＧＴＯ素子を用いた駆動回路について説明する。 Embodiments of the GTO drive circuit according to the present invention will be described in detail below. In the following embodiments, a driving circuit using a Si-GTO element and a driving circuit using a SiC-GTO element that can operate at a higher temperature than the Si-GTO element and have a high breakdown voltage will be described.
まず、図１に示す実施形態は、Ｓｉ−ＧＴＯ素子１２を用いた駆動回路１１を例示する。図２（ａ）（ｂ）はＳｉ−ＧＴＯ素子１２の基本構造と内部等価回路を示す。Ｓｉ−ＧＴＯ素子１２は、図２（ａ）（ｂ）に示すようにｐ型半導体領域ＰE，ＰBとｎ型半導体領域ＮB，ＮEを接合し、その接合領域間で接合部Ｊ１，Ｊ２，Ｊ３を有するｐｎｐｎ構造を具備し、ｐ型半導体領域ＰEからアノードＡ、ｎ型半導体領域ＮEからカソードＫ、ｐ型半導体領域ＰBからゲートＧを引き出している。このＳｉ−ＧＴＯ素子１２は、同図（ｃ）に示すようにゲートＧとカソードＫ間に駆動回路１１を接続している。 First, the embodiment shown in FIG. 1 illustrates the drive circuit 11 using the Si-GTO element 12. 2A and 2B show the basic structure and internal equivalent circuit of the Si-GTO element 12. As shown in FIGS. 2A and 2B, the Si-GTO element 12 joins the p-type semiconductor regions P E and P B and the n-type semiconductor regions N B and N E, and a junction J1 between the junction regions. , comprising a pnpn structure with J2, J3, and pull the gate G anode from the p-type semiconductor region P E a, from n-type semiconductor region n E cathodes K, the p-type semiconductor region P B. In the Si-GTO element 12, a drive circuit 11 is connected between a gate G and a cathode K as shown in FIG.
一般的に、オン状態にあるＳｉ−ＧＴＯ素子１２は、ターンオン時とは逆向きのゲート電流Ｉｇを流すことによりターンオフさせることができる。つまり、アノードＡにプラス極性、カソードＫにマイナス極性の電圧を印加し、この電圧を接合部Ｊ２で阻止している状態で、カソードＫに対してゲートＧがプラス極性になるように順バイアス電圧を印加するとゲートＧから半導体領域ＰBにゲート電流の大きさに応じたホールが移動し、ＮＰＮトランジスタ部にベース電流を供給した状態と同様に、ゲート電流とＮＰＮトランジスタ部の電流増幅率の大きさに応じたエレクトロンが、半導体領域ＮEから半導体領域ＮBへ運ばれる。半導体領域ＮBへ運ばれたエレクトロンは、ＰＮＰトランジスタ部のベース電流と同じ働きをし、エレクトロンの数とＰＮＰトランジスタ部の電流増幅率に応じたホールが半導体領域ＰEから半導体領域ＰBへ運ばれる。このように、オフ状態にあるＳｉ−ＧＴＯ素子のＮＰＮトランジスタ部のゲートに順バイアス電圧を印加することによりホール、エレクトロンのいわゆるキャリアが接合部Ｊ２を通り抜け、Ｓｉ−ＧＴＯ素子はオフ状態が維持できなくなり電流が流れ始めてターンオンする。 In general, the Si-GTO element 12 in the on state can be turned off by passing a gate current Ig in the direction opposite to that at the time of turn-on. That is, a forward bias voltage is applied so that the gate G has a positive polarity with respect to the cathode K in a state where a positive polarity voltage is applied to the anode A and a negative polarity voltage is applied to the cathode K, and this voltage is blocked by the junction J2. Is applied, the hole according to the magnitude of the gate current moves from the gate G to the semiconductor region P B, and the gate current and the magnitude of the current amplification factor of the NPN transistor part are the same as when the base current is supplied to the NPN transistor part. electrons corresponding to the is conveyed from the semiconductor region N E to the semiconductor region N B. Electrons are transported to the semiconductor region N B is the same function as the base current of the PNP transistor section, holes corresponding to the number and PNP transistor section current amplification factor of the electrons transported from the semiconductor region P E to the semiconductor region P B It is. Thus, by applying a forward bias voltage to the gate of the NPN transistor part of the Si-GTO element in the off state, so-called carriers of holes and electrons pass through the junction J2, and the Si-GTO element can be maintained in the off state. The current starts to flow and turn on.
一方、オン状態にあるＳｉ−ＧＴＯ素子１２は、カソードＫに対してゲートＧがマイナス極性（ゲートＧに対してカソードＫがプラス極性）となるように逆バイアス電圧を印加することにより、半導体領域ＰEから半導体領域ＰBへ運ばれたホールの一部がゲートＧから引き抜かれ、半導体領域ＮEからカソードＫにゲート電流の大きさに応じたエレクトロンが流れ込み、ＰＮＰ、ＮＰＮトランジスタ部の電流増幅率の合計が１以下になると、オン状態が維持できなくなりオフ状態へ移行する。 On the other hand, the Si-GTO element 12 in the on state applies a reverse bias voltage so that the gate G has a negative polarity with respect to the cathode K (the cathode K has a positive polarity with respect to the gate G). A part of the hole carried from P E to the semiconductor region P B is extracted from the gate G, and electrons according to the magnitude of the gate current flow from the semiconductor region N E to the cathode K, and current amplification of the PNP and NPN transistor portions When the sum of the rates becomes 1 or less, the on state cannot be maintained and the state shifts to the off state.
次に、図３に示す実施形態は、Ｓｉ−ＧＴＯ素子１２よりも高温動作可能で高耐圧のＳｉＣ−ＧＴＯ素子２２を用いた駆動回路１１を例示する。図４（ａ）（ｂ）はＳｉＣ−ＧＴＯ素子２２の基本構造と内部等価回路を示す。ＳｉＣ−ＧＴＯ素子２２は、図４（ａ）（ｂ）に示すようにｐ型半導体領域ＰE，ＰBとｎ型半導体領域ＮB，ＮEを接合し、その接合領域間で接合部Ｊ１，Ｊ２，Ｊ３を有するｐｎｐｎ構造を具備し、ｐ型半導体領域ＰEからアノードＡ、ｎ型半導体領域ＮEからカソードＫ、ｎ型半導体領域ＮBからゲートＧを引き出している。このＳｉＣ−ＧＴＯ素子２２は、同図（ｃ）に示すようにアノードＡとゲートＧ間に駆動回路１１を接続している。 Next, the embodiment shown in FIG. 3 illustrates the drive circuit 11 using the SiC-GTO element 22 that can operate at a higher temperature than the Si-GTO element 12 and has a high breakdown voltage. 4A and 4B show the basic structure and internal equivalent circuit of the SiC-GTO element 22. As shown in FIGS. 4A and 4B, the SiC-GTO element 22 joins the p-type semiconductor regions P E and P B and the n-type semiconductor regions N B and N E, and a junction J1 between the junction regions. , comprising a pnpn structure with J2, J3, and pull the gate G anode from the p-type semiconductor region P E a, from n-type semiconductor region n E cathodes K, the n-type semiconductor region n B. The SiC-GTO element 22 has a drive circuit 11 connected between the anode A and the gate G as shown in FIG.
ＳｉＣ−ＧＴＯ素子２２は、前述したＳｉ−ＧＴＯ素子１２とほぼ同様な基本構造を有し、異なる点は、ＰＮＰトランジスタ部のベース部分がゲートＧになっていることである。従って、ＳｉＣ−ＧＴＯ素子２２におけるターンオンおよびターンオフ動作は、アノードＡとゲートＧ間に順バイアス電圧あるいは逆バイアス電圧を印加することにより行なわれる。 The SiC-GTO element 22 has substantially the same basic structure as the Si-GTO element 12 described above, and is different in that the base portion of the PNP transistor portion is the gate G. Therefore, turn-on and turn-off operations in the SiC-GTO element 22 are performed by applying a forward bias voltage or a reverse bias voltage between the anode A and the gate G.
具体的に、アノードＡにプラス極性、カソードＫにマイナス極性の電圧を印加し、この電圧を接合部Ｊ２で阻止している状態で、アノードＡに対してゲートＧがマイナス極性（ゲートＧに対してアノードＡがプラス極性）になるように順バイアス電圧を印加するとゲートＧから半導体領域ＮBにゲート電流の大きさに応じたエレクトロンが流れ込み、ＰＮＰトランジスタ部にベース電流を供給した状態と同様に、ゲート電流とＰＮＰトランジスタ部の電流増幅率の大きさに応じたホールが、半導体領域ＰEから半導体領域ＰBへ運ばれる。半導体領域ＰBへ運ばれたホールは、ＮＰＮトランジスタ部のベース電流と同じ働きをし、ホールの数とＰＮＰトランジスタ部の電流増幅率に応じたエレクトロンが半導体領域ＮEから半導体領域ＮBへ運ばれる。このように、オフ状態にあるＳｉＣ−ＧＴＯ素子２２のＮＰＮトランジスタ部のゲートＧに順バイアス電圧を印加することによりホール、エレクトロンのいわゆるキャリアが接合部Ｊ２を通り抜け、Ｓｉ−ＧＴＯ素子２２はオフ状態が維持できなくなり電流が流れ始めてターンオンする。 Specifically, a positive polarity voltage is applied to the anode A and a negative polarity voltage is applied to the cathode K, and the voltage is blocked by the junction J2, and the gate G is negative with respect to the anode A (with respect to the gate G). Electron flows in accordance with the magnitude of the gate current when the anode a is forward biased so that the positive polarity) from the gate G to the semiconductor region N B Te, similarly to the state of supplying the base current to the PNP transistor section , holes corresponding to the magnitude of the current amplification factor of the gate current and the PNP transistor section is conveyed from the semiconductor region P E to the semiconductor region P B. Hole which is transported to the semiconductor region P B is the same function as the base current of the NPN transistor section, transported electrons corresponding to the current amplification factor of the number of PNP transistors of the hole from the semiconductor region N E to the semiconductor region N B It is. Thus, by applying a forward bias voltage to the gate G of the NPN transistor part of the SiC-GTO element 22 in the off state, so-called carriers of holes and electrons pass through the junction J2, and the Si-GTO element 22 is in the off state. Can no longer be maintained, current starts to flow and turns on.
一方、オン状態にあるＳｉＣ−ＧＴＯ素子２２は、アノードＡに対してゲートＧがプラス極性となるように逆バイアス電圧を印加することにより、半導体領域ＮEから半導体領域ＮBへ運ばれたエレクトロンの一部がゲートＧから引き抜かれ、ＰＮＰ、ＮＰＮトランジスタ部の電流増幅率の合計が１以下になると、オン状態が維持できなくなりオフ状態へ移行する。 On the other hand, SiC-GTO element 22 is in the ON state, electrons gate G to the anode A is by applying a reverse bias voltage so that the positive polarity, was taken from the semiconductor region N E to the semiconductor region N B Is pulled out from the gate G, and when the sum of the current amplification factors of the PNP and NPN transistor portions becomes 1 or less, the ON state cannot be maintained and the state shifts to the OFF state.
ここで、以下の説明では、Ｓｉ−ＧＴＯ素子１２とＳｉＣ−ＧＴＯ素子２２で共通部分をまとめて説明し、異なる点についてはＳｉＣ−ＧＴＯ素子２２について括弧書きで説明する。なお、Ｓｉ−ＧＴＯ素子１２とＳｉＣ−ＧＴＯ素子２２で共通する場合は、単にＧＴＯ素子１２，２２と表記し、異なる場合のみ、ＧＴＯ素子をＳｉ−ＧＴＯ素子１２またはＳｉＣ−ＧＴＯ素子２２と表記する。 Here, in the following description, the common parts of the Si-GTO element 12 and the SiC-GTO element 22 will be described together, and the differences will be described in parentheses for the SiC-GTO element 22. When the Si-GTO element 12 and the SiC-GTO element 22 are common, they are simply expressed as GTO elements 12 and 22, and only when they are different, the GTO element is expressed as Si-GTO element 12 or SiC-GTO element 22. .
ＧＴＯ素子１１，２２を用いた実施形態の駆動回路１１は、図１および図３に示すように制御ＯＮ信号によりＳｉ−ＧＴＯ素子１２のゲートＧからカソードＫへ流れる正のゲート電流Ｉｇ（ＳｉＣ−ＧＴＯ素子２２の場合、アノードＡからゲートＧへ流れる負のゲート電流）を付与することにより、そのゲートＧに順バイアス電圧（ＳｉＣ−ＧＴＯ素子２２の場合、逆バイアス電圧）を印加してＧＴＯ素子１２，２２をターンオンさせるＯＮドライブ回路１３と、制御ＯＦＦ信号によりＳｉ−ＧＴＯ素子１２のゲートＧに逆バイアス電圧（ＳｉＣ−ＧＴＯ素子２２の場合、順バイアス電圧）を印加することにより、そのゲートＧからカソードＫへ負のゲート電流（ＳｉＣ−ＧＴＯ素子２２の場合、アノードＡからゲートＧへ正のゲート電流）を流してＧＴＯ素子１２，２２をターンオフさせるＯＦＦドライブ回路１４と、ＧＴＯ素子１２，２２のターンオフ動作期間Ｔにおけるゲート電流Ｉｇを時間積分し、その積分値が所定の閾値を超えた場合に保護信号を出力する劣化診断回路１５とを具備する。 The drive circuit 11 according to the embodiment using the GTO elements 11 and 22 has a positive gate current Ig (SiC−) flowing from the gate G to the cathode K of the Si-GTO element 12 by the control ON signal as shown in FIGS. In the case of the GTO element 22, by applying a negative gate current flowing from the anode A to the gate G), a forward bias voltage (reverse bias voltage in the case of the SiC-GTO element 22) is applied to the gate G to thereby apply the GTO element. The ON drive circuit 13 that turns on the terminals 12 and 22 and the gate G of the Si-GTO element 12 by applying a reverse bias voltage (forward bias voltage in the case of the SiC-GTO element 22) to the gate G of the Si-GTO element 12 by the control OFF signal. Negative gate current from cathode to cathode K (positive gate current from anode A to gate G in the case of SiC-GTO element 22) The gate drive current Ig during the turn-off operation period T of the GTO elements 12 and 22 is time-integrated and a protection signal is output when the integrated value exceeds a predetermined threshold value. And a deterioration diagnosis circuit 15 for outputting.
なお、ＯＮドライブ回路１３とＯＦＦドライブ回路１４の入力側は共通接続され、ＯＦＦドライブ回路１４の入力側に反転回路１６を挿入接続している。ＯＮドライブ回路１３とＯＦＦドライブ回路１４の出力側は共通接続され、スイッチ１７を介してＧＴＯ素子１２，２２のゲートＧに接続されている。このスイッチ１７は、劣化診断回路１５から出力される劣化判定信号により開閉動作可能となっている。また、前記劣化診断回路１５から出力される劣化警報信号により、表示あるいは音声でもって警報を発する。 Note that the input side of the ON drive circuit 13 and the OFF drive circuit 14 are connected in common, and the inverting circuit 16 is inserted and connected to the input side of the OFF drive circuit 14. The output sides of the ON drive circuit 13 and the OFF drive circuit 14 are connected in common, and are connected to the gates G of the GTO elements 12 and 22 via the switch 17. The switch 17 can be opened and closed by a deterioration determination signal output from the deterioration diagnosis circuit 15. Further, an alarm is issued with a display or sound by a deterioration alarm signal output from the deterioration diagnosis circuit 15.
劣化診断回路１５では、図５に示すようにゲート電流Ｉｇを積分回路１８により時間で積分し、その積分結果を比較回路１９により所定の閾値と比較し、その積分値が所定の閾値を超えた場合に、保護信号の一つである劣化判定信号を出力してスイッチ１７を開放し、ＧＴＯ素子１２，２２を強制的にオフ動作させると共に、他の保護信号である劣化警報信号を出力して警報を発する。スタート・リセット回路２０では、基準信号に基づいて積分演算の開始信号を積分回路１８に送出し、積分演算完了後にはリセット信号を積分回路１８に送出する。なお、所定の閾値は、前述したようにターンオフ時のスイッチング損失によりＧＴＯ素子１２，２２が劣化した結果、そのＧＴＯ素子１２，２２がターンオフできない状態に至る前の積分値を任意に選定した基準レベルである。 In the degradation diagnosis circuit 15, as shown in FIG. 5, the gate current Ig is integrated with time by the integration circuit 18, the integration result is compared with a predetermined threshold value by the comparison circuit 19, and the integration value exceeds the predetermined threshold value. In this case, a deterioration determination signal that is one of the protection signals is output, the switch 17 is opened, the GTO elements 12 and 22 are forcibly turned off, and a deterioration alarm signal that is another protection signal is output. Raise an alarm. The start / reset circuit 20 sends an integration calculation start signal to the integration circuit 18 based on the reference signal, and sends a reset signal to the integration circuit 18 after completion of the integration calculation. Note that the predetermined threshold is a reference level arbitrarily selected as an integral value before the GTO elements 12 and 22 cannot be turned off as a result of deterioration of the GTO elements 12 and 22 due to switching loss at the time of turn-off as described above. It is.
図６および図７はＧＴＯ素子１２，２２の駆動回路１１における制御ＯＮ／ＯＦＦ信号とゲート電流Ｉｇの関係を示すタイミングチャートである。この駆動回路１１では、同図に示すようにＧＴＯ素子１２，２２のターンオフ動作時に、制御ＯＦＦ信号によりゲート電流Ｉｇがターンオフ動作期間Ｔ中で大きく変動する。つまり、ターンオフ動作期間Ｔの初期ｔ1では、ターンオフに起因するゲート電流Ｉｇ（ｔ1）が流れて大きく変動し、その中期ｔ2では、接合部Ｊ２の余剰キャリアを排出するのに必要な一定のゲート電流Ｉｇ（ｔ2）が流れ、終期ｔ3ではそのゲート電流Ｉｇ（ｔ3）が徐々に変動して零に達する。なお、ＳｉＣ−ＧＴＯ素子２２の場合は、Ｓｉ−ＧＴＯ素子１２の特性（図６参照）を反転させた特性（図７参照）を有する。 6 and 7 are timing charts showing the relationship between the control ON / OFF signal and the gate current Ig in the drive circuit 11 of the GTO elements 12 and 22. In the drive circuit 11, as shown in the figure, the gate current Ig greatly fluctuates during the turn-off operation period T by the control OFF signal when the GTO elements 12 and 22 are turned off. That is, in the initial t 1 of the turn-off operation period T, the gate current Ig (t 1 ) caused by the turn-off flows and fluctuates greatly, and in the intermediate period t 2 , the constant necessary for discharging excess carriers at the junction J2 is constant. The gate current Ig (t 3 ) flows, and at the end t 3 , the gate current Ig (t 3 ) gradually varies and reaches zero. Note that the SiC-GTO element 22 has a characteristic (see FIG. 7) obtained by inverting the characteristic (see FIG. 6) of the Si-GTO element 12.
このターンオフ動作期間Ｔにおけるゲート電流と時間の積がターンオフ時のスイッチング損失となる。このＧＴＯ素子１２，２２のターンオフが繰り返されると、そのターンオフ時のスイッチング損失により、ＧＴＯ素子１２，２２がターンオフできない状態が発生することから、劣化診断回路１５によりターンオフ動作期間Ｔにおけるゲート電流を時間積分し、その積分値が前述の基準レベルを超えた場合に保護信号を出力する。保護信号の一つである劣化判定信号を出力してスイッチ１７を開放し、ＧＴＯ素子１２，２２を強制的にオフ動作させると共に、他の保護信号である劣化警報信号を出力して警報を発する。 The product of the gate current and time during the turn-off operation period T is the switching loss at the turn-off time. When the GTO elements 12 and 22 are repeatedly turned off, the GTO elements 12 and 22 cannot be turned off due to switching loss at the time of turn-off. Therefore, the deterioration diagnosis circuit 15 determines the gate current during the turn-off operation period T as time. Integration is performed, and a protection signal is output when the integration value exceeds the aforementioned reference level. A deterioration determination signal, which is one of the protection signals, is output and the switch 17 is opened to forcibly turn off the GTO elements 12 and 22, and a deterioration alarm signal, which is another protection signal, is output to issue an alarm. .
これにより、ターンオフ時のスイッチング損失により、ＧＴＯ素子１２，２２がターンオフできない状態が発生することを事前に検知してＧＴＯ素子１２，２２の劣化によるシステムへの悪影響を未然に防止でき、例えば、このＧＴＯ素子１２，２２をブリッジ構成したインバータの場合、一対のＧＴＯ素子１２，２２の両方ともが同時にターンオン状態となることに起因する直流短絡の発生を回避することができる。 As a result, it is possible to detect in advance that a state in which the GTO elements 12 and 22 cannot be turned off due to switching loss at the time of turn-off and prevent the adverse effect on the system due to the deterioration of the GTO elements 12 and 22. In the case of an inverter in which the GTO elements 12 and 22 are configured as a bridge, it is possible to avoid the occurrence of a DC short circuit due to both the pair of GTO elements 12 and 22 being simultaneously turned on.
１１ 駆動回路
１２，２２ ＧＴＯ素子
１３ ＯＮドライブ回路
１４ ＯＦＦドライブ回路
１５ 劣化診断回路
DESCRIPTION OF SYMBOLS 11 Drive circuit 12,22 GTO element 13 ON drive circuit 14 OFF drive circuit 15 Deterioration diagnostic circuit
Claims (4)
The GTO drive circuit according to claim 1, wherein the GTO element is a wide gap semiconductor such as diamond or GaN.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003279251A JP4215588B2 (en) | 2003-07-24 | 2003-07-24 | GTO drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003279251A JP4215588B2 (en) | 2003-07-24 | 2003-07-24 | GTO drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005045963A true JP2005045963A (en) | 2005-02-17 |
| JP4215588B2 JP4215588B2 (en) | 2009-01-28 |
Family
ID=34265416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003279251A Expired - Fee Related JP4215588B2 (en) | 2003-07-24 | 2003-07-24 | GTO drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4215588B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202237A (en) * | 2006-01-24 | 2007-08-09 | Tokyo Electric Power Co Inc:The | Power converter and control method of the same |
| WO2014199970A1 (en) * | 2013-06-11 | 2014-12-18 | ローム株式会社 | Electronic circuit |
| CN114200277A (en) * | 2020-09-18 | 2022-03-18 | 株式会社东芝 | Degradation detection device and degradation detection method |
| EP4131751A4 (en) * | 2020-04-03 | 2023-08-23 | Nagasaki Institute of Applied Science | Deterioration estimation device and deterioration estimation program for power conversion device |
-
2003
- 2003-07-24 JP JP2003279251A patent/JP4215588B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202237A (en) * | 2006-01-24 | 2007-08-09 | Tokyo Electric Power Co Inc:The | Power converter and control method of the same |
| WO2014199970A1 (en) * | 2013-06-11 | 2014-12-18 | ローム株式会社 | Electronic circuit |
| JP2014241671A (en) * | 2013-06-11 | 2014-12-25 | ローム株式会社 | Electronic circuit |
| US20160112043A1 (en) * | 2013-06-11 | 2016-04-21 | Rohm Co., Ltd. | Electronic circuit |
| US9800239B2 (en) | 2013-06-11 | 2017-10-24 | Rohm Co., Ltd. | Electronic circuit |
| EP4131751A4 (en) * | 2020-04-03 | 2023-08-23 | Nagasaki Institute of Applied Science | Deterioration estimation device and deterioration estimation program for power conversion device |
| CN114200277A (en) * | 2020-09-18 | 2022-03-18 | 株式会社东芝 | Degradation detection device and degradation detection method |
| JP2022051269A (en) * | 2020-09-18 | 2022-03-31 | 株式会社東芝 | Deterioration detection device and deterioration detection method |
| JP7350704B2 (en) | 2020-09-18 | 2023-09-26 | 株式会社東芝 | Deterioration detection device and deterioration detection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4215588B2 (en) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5717915B2 (en) | Power switching circuit | |
| US7554399B1 (en) | Protection circuit and method for protecting switching power amplifier circuits during reset | |
| JP5376641B2 (en) | Battery device | |
| JP6755399B2 (en) | Short circuit protection circuit for semiconductor switching elements | |
| KR100657860B1 (en) | Amplifier and method of detecting an overcurrent thereof | |
| JP3793012B2 (en) | Load drive device | |
| JP2016167693A (en) | Semiconductor device | |
| JP2019165347A (en) | Drive device and power module | |
| JP4215588B2 (en) | GTO drive circuit | |
| JP2017042028A (en) | Dc/dc conversion device | |
| JP2006295326A (en) | Switching circuit with protective function, and protection circuit | |
| US6621336B1 (en) | Over-current protection technique | |
| JP2003009508A (en) | Power semiconductor device | |
| US11646664B2 (en) | Converter techniques for sinking and sourcing current | |
| JP2006074908A (en) | Control circuit for power semiconductor device and control integrated circuit | |
| US11114849B2 (en) | Semiconductor device and semiconductor device system | |
| JP2004282959A (en) | Drive device of voltage-control type drive element | |
| JP3624629B2 (en) | Bipolar level shift circuit | |
| JP2004159218A (en) | Subscriber circuit | |
| JP4535028B2 (en) | Class D amplifier and overcurrent protection method thereof | |
| JP2007097333A (en) | Short-circuit protecting circuit | |
| JP2007294513A (en) | Semiconductor protection circuit | |
| JP3070360B2 (en) | Control device for double gate type semiconductor device | |
| US20230308089A1 (en) | High-side semiconductor switch with over-current protection | |
| JP2005224088A (en) | Load protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081031 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |