JP2005045961A - Dc converter - Google Patents

Dc converter Download PDF

Info

Publication number
JP2005045961A
JP2005045961A JP2003279165A JP2003279165A JP2005045961A JP 2005045961 A JP2005045961 A JP 2005045961A JP 2003279165 A JP2003279165 A JP 2003279165A JP 2003279165 A JP2003279165 A JP 2003279165A JP 2005045961 A JP2005045961 A JP 2005045961A
Authority
JP
Japan
Prior art keywords
main switch
signal
transformer
time
auxiliary switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003279165A
Other languages
Japanese (ja)
Other versions
JP4370844B2 (en
Inventor
Mamoru Tsuruya
守 鶴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2003279165A priority Critical patent/JP4370844B2/en
Publication of JP2005045961A publication Critical patent/JP2005045961A/en
Application granted granted Critical
Publication of JP4370844B2 publication Critical patent/JP4370844B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC converter that can reduce loss by decreasing a circulating current at the time of a light load, and can reduce power consumption at the time of a light load. <P>SOLUTION: The DC converter comprises: a first series circuit which is connected to both ends of a DC power supply Vdc1, and in which a primary winding P of a transformer T and a main switch Q1 are connected in series; a second series circuit which is connected to both ends of the primary winding P of the transformer T, and in which an auxiliary switch Q2 and a capacitor C2 are connected in series; rectifying smoothing circuits D5, C5 which rectify and smooth voltages generated at a secondary winding S that is wound in a negative phase reverse to that of the primary winding P of the transformer T; and a control circuit 10 which alternately turns on and off the main switch Q1 and the auxiliary switch Q2 by using a signal having a prescribed switching frequency. The control circuit 10 briefly turns on the auxiliary switch Q2 immediately before the on-time of the main switch Q1 when the light load is applied. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、高効率、低ノイズな直流変換装置に関するものである。   The present invention relates to a DC converter having high efficiency and low noise.

図12に従来のこの種の直流変換装置の回路構成図を示す(特許文献1)。図12に示す直流変換装置は、アクティブクランプ方式と呼ばれるもので、直流電源Vdc1にトランスTの1次巻線P(巻数n1)を介してMOSFET等からなる主スイッチQ1が接続され、1次巻線Pの両端には、MOSFET等からなる補助スイッチQ2とコンデンサC2とからなる直列回路が接続されている。   FIG. 12 shows a circuit configuration diagram of this type of conventional DC converter (Patent Document 1). The DC converter shown in FIG. 12 is called an active clamp system, and a main switch Q1 made of a MOSFET or the like is connected to a DC power source Vdc1 via a primary winding P (number of turns n1) of a transformer T. A series circuit composed of an auxiliary switch Q2 made of a MOSFET or the like and a capacitor C2 is connected to both ends of the line P.

主スイッチQ1の両端には、ダイオードD1とコンデンサC1とからなる並列回路が接続されている。補助スイッチQ2の両端にはダイオードD2が接続されている。主スイッチQ1及び補助スイッチQ2は、制御回路100のPWM制御により交互にオン/オフするようになっている。   A parallel circuit composed of a diode D1 and a capacitor C1 is connected to both ends of the main switch Q1. A diode D2 is connected to both ends of the auxiliary switch Q2. The main switch Q1 and the auxiliary switch Q2 are turned on / off alternately by PWM control of the control circuit 100.

また、トランスTの1次巻線PとトランスTの2次巻線Sとは互いに逆相電圧が発生するように巻回されており、トランスTの2次巻線S(巻数n2)には、ダイオードD5とコンデンサC5とからなる整流平滑回路が接続されている。この整流平滑回路は、トランスTの2次巻線Sに誘起された電圧(オン/オフ制御されたパルス電圧)を整流平滑して直流出力を負荷RLに出力する。   Further, the primary winding P of the transformer T and the secondary winding S of the transformer T are wound so that opposite phase voltages are generated, and the secondary winding S (number of turns n2) of the transformer T is A rectifying / smoothing circuit comprising a diode D5 and a capacitor C5 is connected. The rectifying / smoothing circuit rectifies and smoothes the voltage induced in the secondary winding S of the transformer T (pulse voltage controlled on / off) and outputs a DC output to the load RL.

制御回路100は、負荷RLの出力電圧に基づき、主スイッチQ1をオン/オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるように制御する。   Based on the output voltage of the load RL, the control circuit 100 generates a control signal including pulses for controlling on / off of the main switch Q1, and controls the output voltage to be a predetermined voltage.

次に、このように構成された直流変換装置の動作を図13及び図14に示すタイミングチャートを参照しながら説明する。なお、図13では、重負荷時での動作波形を示し、図14では、軽負荷時での動作波形を示し、主スイッチQ1の両端間の電圧Q1v、主スイッチQ1に流れる電流Q1i、主スイッチQ1をオン/オフ制御するゲート信号Q1gを示し、補助スイッチQ2の両端間の電圧Q2v、補助スイッチQ2に流れる電流Q2i、補助スイッチQ2をオン/オフ制御するゲート信号Q2gを示している。   Next, the operation of the DC converter configured as described above will be described with reference to timing charts shown in FIGS. FIG. 13 shows an operation waveform at a heavy load, and FIG. 14 shows an operation waveform at a light load. The voltage Q1v across the main switch Q1, the current Q1i flowing through the main switch Q1, the main switch A gate signal Q1g for on / off control of Q1 is shown, a voltage Q2v across the auxiliary switch Q2, a current Q2i flowing through the auxiliary switch Q2, and a gate signal Q2g for on / off control of the auxiliary switch Q2.

まず、時刻t31において、ゲート信号Q1gにより主スイッチQ1がオンすると、Vdc1→P→Q1→Vdc1と主スイッチQ1に電流Q1iが流れ、トランスTの1次巻線Pにエネルギーが蓄えられる。電流Q1iは、時刻t32まで時間の経過とともに増大していく。 At time t 31, when the main switch Q1 by the gate signal Q1g is turned on, Vdc1 → P → Q1 → Vdc1 current Q1i flows into the main switch Q1, energy is stored in the primary winding P of the transformer T. Current Q1i is, continue to increase with the passage of time until the time t 32.

次に、時刻t32において、ゲート信号Q1gにより主スイッチQ1がオフすると、トランスTの1次巻線Pに誘起された励磁エネルギーと、リーケージインダクタLg(2次巻線Sと結合していないインダクタンス)の励磁エネルギーは、コンデンサC1を充電させる。そして、コンデンサC1の電圧とコンデンサC2の電圧とが等しくなったときダイオードD2がオンし、そのエネルギーはコンデンサC2に蓄えられる。 Then, at time t 32, when the main switch Q1 by the gate signal Q1g is turned off, unbound and induced excitation energy in the primary winding P of the transformer T, a leakage inductor Lg (2 winding S inductance The excitation energy of) charges the capacitor C1. When the voltage of the capacitor C1 becomes equal to the voltage of the capacitor C2, the diode D2 is turned on, and the energy is stored in the capacitor C2.

即ち、時刻t32〜時刻t33において、P→D2→C2→Pと電流が流れる。このダイオードD2に電流が流れている間において、補助スイッチQ2の電圧Q2vがゼロとなった時刻後に補助スイッチQ2をオンすることで補助スイッチQ2をゼロ電圧スイッチングさせることができる。このとき、S→D5→C5→Sと電流が流れ、出力にエネルギーのほとんどが放出される。 That is, from time t 32 to time t 33 , current flows through P → D 2 → C 2 → P. While the current flows through the diode D2, the auxiliary switch Q2 can be zero-voltage switched by turning on the auxiliary switch Q2 after the time when the voltage Q2v of the auxiliary switch Q2 becomes zero. At this time, current flows through S → D5 → C5 → S, and most of the energy is released to the output.

そして、トランスTの1次巻線Pに蓄えられたエネルギーがコンデンサC2に移動した後も(時刻t33〜時刻t34)、補助スイッチQ2がオンしているので、C2→Q2→P→C2と電流Q2iが流れ、コンデンサC2に蓄えられたエネルギーは、トランスTの1次巻線Pに移動する。 Since even after the energy stored in the primary winding P of the transformer T is moved to the capacitor C2 (time t 33 ~ time t 34), the auxiliary switch Q2 is turned on, C2 → Q2 → P → C2 Current Q2i flows, and the energy stored in the capacitor C2 moves to the primary winding P of the transformer T.

次に、時刻t34(時刻t31も同じ)において、補助スイッチQ2をオフすると、1次巻線Pに蓄えられていたエネルギーでP→Vdc1→C1→Pで電流が流れて、コンデンサC1(主スイッチQ1)が放電して電圧が低下していく。放電が終了した後に主スイッチQ1がオンすることで、主スイッチQ1をゼロ電圧スイッチングさせることができる。 Then, at time t 34 (time t 31 same), the auxiliary when the switch is turned off Q2, a current flows in the P → Vdc1 → C1 → P by the energy stored in the primary winding P, a capacitor C1 ( The main switch Q1) is discharged and the voltage decreases. When the main switch Q1 is turned on after the discharge is finished, the main switch Q1 can be zero-voltage switched.

従って、コンデンサC2とコンデンサC5とはトランスTの巻数比を介して同値であり、これは負荷が変動しても変化しない。コンデンサC2の電圧は、入力電圧と主スイッチQ1及び補助スイッチQ2とが交互にオン/オフするならばそのデューティにより決定され(トランスTの正負の電圧の積分値はゼロ)、これも負荷電流に依存しない。このため、フライバック方式(トランスTの1次巻線と2次巻線とが逆相となっている方式)では、図13及び図14に示すように、負荷電流(負荷の変動)に関係なく、オン/オフのデューティは一定である。
特開2000−92829号公報
Therefore, the capacitor C2 and the capacitor C5 have the same value through the turn ratio of the transformer T, and this does not change even when the load fluctuates. The voltage of the capacitor C2 is determined by its duty if the input voltage and the main switch Q1 and the auxiliary switch Q2 are alternately turned on / off (the integral value of the positive and negative voltages of the transformer T is zero), which is also a load current. Do not depend. For this reason, in the flyback method (method in which the primary winding and the secondary winding of the transformer T are in opposite phases), as shown in FIGS. 13 and 14, it is related to the load current (load fluctuation). The on / off duty is constant.
JP 2000-92829 A

また、図14に示すように、負荷の変動に関係なく、オン/オフのデューティは一定であり、軽負荷時にかなり大きな循環電流が流れている。この循環電流は補助スイッチQ2の時刻t35〜時刻t34までの時間TMにおける電流や主スイッチQ1の時刻t31〜時刻t32までの時間TMにおける電流で、この電流のゼロクロス点(例えば時刻t33)が時間TMのほぼ中央に近くにあり、励磁エネルギーとフライバックエネルギーとがほぼ等しい。この循環電流による損失により、軽負荷時の効率低下を招く。 Further, as shown in FIG. 14, the on / off duty is constant regardless of the fluctuation of the load, and a considerably large circulating current flows at a light load. This circulating current is the current at time TM from time t 31 ~ time t 32 of the auxiliary switch Q2 at time t 35 ~ time t 34 current and the main switch Q1 at the time TM until the zero-cross point of the current (for example, time t 33 ) is near the center of the time TM, and the excitation energy and the flyback energy are substantially equal. This loss due to the circulating current causes a reduction in efficiency at light loads.

本発明は、軽負荷時の循環電流を減少させることにより損失を低減でき、軽負荷時の消費電力を低減することができる直流変換装置を提供することにある。   It is an object of the present invention to provide a DC converter that can reduce loss by reducing circulating current at light load and can reduce power consumption at light load.

本発明は前記課題を解決するために以下の構成とした。請求項1の発明は、直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、前記制御回路は、軽負荷時に前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする。   The present invention has the following configuration in order to solve the above problems. According to the first aspect of the present invention, there is provided a first series circuit which is connected to both ends of a DC power source and in which a primary winding of a transformer and a main switch are connected in series, and both ends of the main switch or the primary winding of the transformer. A rectifying element is connected to a second series circuit in which an auxiliary switch and a capacitor are connected in series, and a secondary winding wound in a phase opposite to the primary winding of the transformer. And a rectifying / smoothing circuit for rectifying and smoothing with a smoothing element, and a control circuit for alternately turning on and off the main switch and the auxiliary switch by a signal having a predetermined switching frequency, The auxiliary switch is turned on for a short time just before the on time of the main switch.

請求項2の発明は、直流電源の両端に接続され、トランスの1次巻線とコンデンサと主スイッチとが直列に接続された直列回路と、前記主スイッチの両端又は前記トランスの1次巻線と前記コンデンサとの直列回路の両端に接続された補助スイッチと、前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、前記制御回路は、軽負荷時に前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする。   According to a second aspect of the present invention, there is provided a series circuit in which a primary winding of a transformer, a capacitor, and a main switch are connected in series, and both ends of the main switch or the primary winding of the transformer. The auxiliary switch connected to both ends of the series circuit of the capacitor and the capacitor, and the voltage generated in the secondary winding wound in the opposite phase to the primary winding of the transformer is rectified and smoothed by the rectifying element and the smoothing element And a control circuit for alternately turning on and off the main switch and the auxiliary switch by a signal having a predetermined switching frequency, and the control circuit turns the auxiliary switch to the main switch at a light load. It is characterized in that it is turned on for a short time immediately before the on time.

請求項3の発明は、直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、前記制御回路は、前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする。   According to a third aspect of the present invention, there is provided a first series circuit which is connected to both ends of a DC power source and in which a primary winding of a transformer and a main switch are connected in series, and both ends of the main switch or the primary winding of the transformer. A rectifying element is connected to a second series circuit in which an auxiliary switch and a capacitor are connected in series, and a secondary winding wound in a phase opposite to the primary winding of the transformer. And a rectifying / smoothing circuit for rectifying and smoothing with a smoothing element, and a control circuit for alternately turning on and off the main switch and the auxiliary switch by a signal having a predetermined switching frequency, the control circuit comprising the auxiliary switch The main switch is turned on for a short time immediately before the on time of the main switch.

請求項4の発明では、請求項1又は請求項2記載の直流変換装置において、前記主スイッチに流れる電流を検出する電流検出手段を備え、前記制御回路は、前記電流検出手段で検出された電流がしきい値以下となったかどうかを判定する判定手段と、前記電流が前記しきい値以下になった場合に前記補助スイッチのオフ時間を遅延させることにより前記補助スイッチのオン時間を短時間にさせるオフ遅延制御手段とを備えることを特徴とする。   According to a fourth aspect of the present invention, there is provided the DC converter according to the first or second aspect, further comprising a current detection unit that detects a current flowing through the main switch, wherein the control circuit includes a current detected by the current detection unit. Determining means for determining whether or not the threshold value is less than or equal to a threshold value, and delaying the auxiliary switch off time when the current is equal to or less than the threshold value, thereby shortening the on time of the auxiliary switch. And an off-delay control means.

請求項5の発明では、請求項1乃至請求項4のいずれか1項記載の直流変換装置において、前記制御回路は、軽負荷時に前記スイッチング周波数を低下させることを特徴とする。   According to a fifth aspect of the present invention, in the DC converter according to any one of the first to fourth aspects, the control circuit reduces the switching frequency at a light load.

請求項6の発明では、請求項5記載の直流変換装置において、前記制御回路は、さらに軽負荷時には、前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする。   According to a sixth aspect of the present invention, in the DC converter according to the fifth aspect, the control circuit shifts to a burst mode in which the switching frequency is further lowered at a light load.

請求項7の発明では、請求項4記載の直流変換装置において、前記制御回路は、前記平滑素子の出力電圧と基準電圧との誤差からなる誤差電圧信号を生成する誤差電圧生成手段と、この誤差電圧生成手段で生成された前記誤差電圧信号の値が第1のしきい値に達したときに前記誤差電圧信号の値に応じて前記スイッチング周波数を低下させる周波数制御信号を生成する周波数制御手段と、前記出力電圧に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記スイッチング周波数を低下させたパルス信号を生成して前記オフ遅延制御手段に出力するパルス幅制御手段とを備えることを特徴とする。   According to a seventh aspect of the present invention, in the DC converter according to the fourth aspect, the control circuit generates an error voltage signal that includes an error between the output voltage of the smoothing element and a reference voltage; Frequency control means for generating a frequency control signal for reducing the switching frequency in accordance with the value of the error voltage signal when the value of the error voltage signal generated by the voltage generation means reaches a first threshold value; A pulse width for controlling the pulse width based on the output voltage and generating a pulse signal having a reduced switching frequency in accordance with the frequency control signal generated by the frequency control means and outputting the pulse signal to the off-delay control means And a control means.

請求項8の発明では、請求項7記載の直流変換装置において、前記周波数制御手段は、前記誤差電圧生成手段で生成された前記誤差電圧信号の値が前記第1のしきい値よりも小さい第2のしきい値に達したときに前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする。   According to an eighth aspect of the present invention, in the DC converter according to the seventh aspect, the frequency control means has a value of the error voltage signal generated by the error voltage generation means smaller than the first threshold value. When the threshold value of 2 is reached, a transition is made to a burst mode in which the switching frequency is further lowered.

本発明によれば、軽負荷時の循環電流を減少させることにより損失を低減でき、軽負荷時の消費電力を低減することができる直流変換装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, loss can be reduced by reducing the circulating current at the time of light load, and the DC converter which can reduce the power consumption at the time of light load can be provided.

以下、本発明に係る直流変換装置の実施の形態を図面を参照して詳細に説明する。実施の形態に係る直流変換装置は、主スイッチがオフ時にトランスの1次側から2次側にエネルギーを供給するフライバック(リバース)制御方式において、補助スイッチ及びコンデンサからなるアクティブクランプ回路を設けると共に、軽負荷時に補助スイッチを主スイッチのオン時刻の直前の短時間オンさせることにより、軽負荷時の循環電流を減少させることにより損失を低減でき、軽負荷時の消費電力を低減することを特徴とする。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of a DC converter according to the present invention will be described in detail with reference to the drawings. In the flyback (reverse) control system that supplies energy from the primary side to the secondary side of the transformer when the main switch is off, the DC converter according to the embodiment includes an active clamp circuit including an auxiliary switch and a capacitor. By turning on the auxiliary switch for a short time just before the main switch on time at light load, the circulating current at light load can be reduced to reduce loss and reduce power consumption at light load And

図1は第1の実施の形態に係る直流変換装置の回路構成図である。図1に示す直流変換装置は、図12に示す直流変換装置に対して、制御回路10の構成が異なるとともに、主スイッチQ1に直列に抵抗R1(本発明の電流検出手段に対応)が接続されている点が異なるので、異なる部分の構成のみを説明する。図1に示す構成において、図12に示す構成と同一部分については、同一符号を付する。   FIG. 1 is a circuit configuration diagram of the DC converter according to the first embodiment. The DC converter shown in FIG. 1 differs from the DC converter shown in FIG. 12 in the configuration of the control circuit 10, and a resistor R1 (corresponding to the current detecting means of the present invention) is connected in series with the main switch Q1. Therefore, only the configuration of the different parts will be described. In the configuration shown in FIG. 1, the same parts as those shown in FIG.

なお、補助スイッチQ2とコンデンサC2とからなる直列回路は、1次巻線Pの両端に接続する代わりに、主スイッチQ1の両端に接続しても良い。ダイオードD1は、主スイッチQ1の寄生ダイオードであっても良く、ダイオードD2は、補助スイッチQ2の寄生ダイオードであっても良い。また、コンデンサC1は、主スイッチQ1の寄生コンデンサであっても良い。   Instead of connecting to both ends of the primary winding P, a series circuit composed of the auxiliary switch Q2 and the capacitor C2 may be connected to both ends of the main switch Q1. The diode D1 may be a parasitic diode of the main switch Q1, and the diode D2 may be a parasitic diode of the auxiliary switch Q2. Further, the capacitor C1 may be a parasitic capacitor of the main switch Q1.

制御回路10は、軽負荷時に補助スイッチQ2を主スイッチQ1のオン時刻の直前の短時間オンさせる。また、制御回路10は、主スイッチQ1の最小オン時間を規定することにより、軽負荷時の出力電圧の上昇を検出することにより、軽負荷時にスイッチング周波数を低下させる。   The control circuit 10 turns on the auxiliary switch Q2 for a short time immediately before the on-time of the main switch Q1 during light load. In addition, the control circuit 10 regulates the minimum on-time of the main switch Q1, thereby detecting the increase of the output voltage at the time of light load, and lowering the switching frequency at the time of light load.

このため、制御回路10は、比較回路11、発振器13、コンパレータ15、ボトム検出回路17、オンディレー回路19、インバータ20、オフディレー回路21、ローサイドドライバ23、ハイサイドドライバ25、比較回路27を備えている。図2は制御回路の具体的な回路構成図を示し、この具体的な回路構成については後述する。   Therefore, the control circuit 10 includes a comparison circuit 11, an oscillator 13, a comparator 15, a bottom detection circuit 17, an on-delay circuit 19, an inverter 20, an off-delay circuit 21, a low-side driver 23, a high-side driver 25, and a comparison circuit 27. ing. FIG. 2 shows a specific circuit configuration diagram of the control circuit, which will be described later.

比較回路11(本発明の誤差電圧生成手段に対応)は、コンデンサC5の電圧と基準電圧との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてコンパレータ15に出力する。また、比較回路11は、フィードバック信号FBが第1のしきい値以下になった場合に軽負荷であると判定して、例えばHレベルを発振器13に出力する。   The comparison circuit 11 (corresponding to the error voltage generating means of the present invention) generates an error voltage signal composed of an error between the voltage of the capacitor C5 and the reference voltage, and outputs this error voltage signal to the comparator 15 as a feedback signal FB. The comparison circuit 11 determines that the load is light when the feedback signal FB is equal to or lower than the first threshold value, and outputs, for example, an H level to the oscillator 13.

発振器13(本発明の周波数制御手段に対応)は、フィードバック信号FBが第1のしきい値以下になった場合に、即ち、軽負荷である場合に、比較回路11からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号(本発明の周波数制御信号に対応)を生成する。   The oscillator 13 (corresponding to the frequency control means of the present invention) is the voltage of the error voltage signal from the comparison circuit 11 when the feedback signal FB is below the first threshold value, that is, when the load is light. A triangular wave signal (corresponding to the frequency control signal of the present invention) in which the switching frequency is lowered according to the value is generated.

コンパレータ15(本発明のパルス幅制御手段に対応)は、発振器13からの三角波信号と比較回路11からのフィードバック信号FBとを入力し、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレー回路19及びインバータ20に出力する。   The comparator 15 (corresponding to the pulse width control means of the present invention) inputs the triangular wave signal from the oscillator 13 and the feedback signal FB from the comparison circuit 11, and turns on when the value of the feedback signal FB is equal to or greater than the value of the triangular wave signal. Thus, a pulse signal that is turned off when the value of the feedback signal FB is less than the value of the triangular wave signal is generated, and the pulse signal is output to the on-delay circuit 19 and the inverter 20.

ボトム検出回路17は、補助スイッチQ2がオフした後に主スイッチQ1の最小電圧(以下、ボトム検出信号と称する。)を検出する。オンディレー回路19は、ボトム検出回路17からのボトム検出信号とコンパレータ15からのパルス信号とに基づき主スイッチQ1の最小電圧の時刻で主スイッチQ1をオンさせるためのオンディレー信号を生成する。ローサイドドライバ23は、オンディレー回路19からのオンディレー信号を主スイッチQ1のゲートに印加して主スイッチQ1を駆動する。   The bottom detection circuit 17 detects the minimum voltage (hereinafter referred to as a bottom detection signal) of the main switch Q1 after the auxiliary switch Q2 is turned off. The on-delay circuit 19 generates an on-delay signal for turning on the main switch Q1 at the time of the minimum voltage of the main switch Q1 based on the bottom detection signal from the bottom detection circuit 17 and the pulse signal from the comparator 15. The low-side driver 23 applies the on-delay signal from the on-delay circuit 19 to the gate of the main switch Q1 to drive the main switch Q1.

インバータ20は、コンパレータ15からのパルス信号を反転してオフディレー回路21に出力する。比較回路27は、抵抗R1に流れる主スイッチQ1の電流により生ずる抵抗R1の電圧を検出し、この検出電圧としきい電圧とを比較し、検出電圧がしきい電圧以下になった場合、即ち、軽負荷時と判定した場合には、補助スイッチQ2のオフ時間を遅延させてオン時間を短時間とするための遅延信号をオフディレー回路21に出力する。オフディレー回路21は、インバータ20で反転したパルス信号と比較回路27からの遅延信号とに基づきオフディレー信号を生成してハイサイドドライバ25に出力する。ハイサイドドライバ25は、オフディレー回路21からのオフディレー信号を補助スイッチQ2のゲートに印加して補助スイッチQ2を駆動する。   The inverter 20 inverts the pulse signal from the comparator 15 and outputs it to the off-delay circuit 21. The comparison circuit 27 detects the voltage of the resistor R1 generated by the current of the main switch Q1 flowing through the resistor R1, compares the detected voltage with the threshold voltage, and if the detected voltage is equal to or lower than the threshold voltage, If it is determined that there is a load, a delay signal for delaying the off time of the auxiliary switch Q2 to shorten the on time is output to the off-delay circuit 21. The off-delay circuit 21 generates an off-delay signal based on the pulse signal inverted by the inverter 20 and the delay signal from the comparison circuit 27 and outputs the off-delay signal to the high side driver 25. The high side driver 25 applies the off-delay signal from the off-delay circuit 21 to the gate of the auxiliary switch Q2 to drive the auxiliary switch Q2.

次に、このように構成された第1の実施の形態に係る直流変換装置の動作を図6に示すタイミングチャートを参照しながら説明する。なお、図6では、軽負荷時での動作波形を示し、主スイッチQ1の両端間の電圧Q1v、主スイッチQ1に流れる電流Q1i、主スイッチQ1をオン/オフ制御するゲート信号Q1g、補助スイッチQ2の両端間の電圧Q2v、補助スイッチQ2に流れる電流Q2i、補助スイッチQ2をオン/オフ制御するゲート信号Q2gを示している。   Next, the operation of the DC converter according to the first embodiment configured as described above will be described with reference to the timing chart shown in FIG. FIG. 6 shows an operation waveform at a light load. The voltage Q1v across the main switch Q1, the current Q1i flowing through the main switch Q1, the gate signal Q1g for controlling on / off of the main switch Q1, and the auxiliary switch Q2 2 shows a voltage Q2v between the two terminals, a current Q2i flowing through the auxiliary switch Q2, and a gate signal Q2g for controlling on / off of the auxiliary switch Q2.

また、重負荷時の動作は、従来の直流変換装置の重負荷時の動作と同じであり、図13のタイミングチャートと同じ動作をするので、重負荷時の動作の説明は省略する。ここでは、図6を参照して軽負荷時の動作を説明する。   Further, the operation at the heavy load is the same as the operation at the heavy load of the conventional DC converter, and the same operation as the timing chart of FIG. 13 is performed, so the description of the operation at the heavy load is omitted. Here, the operation at light load will be described with reference to FIG.

まず、重負荷時では、図13に示すように、補助スイッチQ2のゲート信号Q2gのオン/オフのデューティはこの例の場合は約50%であるが、軽負荷時には、重負荷時に比較して主スイッチQ1に流れる電流が小さくなる。このため、比較回路27は、抵抗R1に流れる主スイッチQ1の電流により生ずる抵抗R1の電圧を検出し、この検出電圧が基準電圧以下になった場合に軽負荷時と判定し、補助スイッチQ2のオフ時間を遅延させてオン時間を短時間とするための遅延信号をオフディレー回路21に出力する。   First, at the time of heavy load, as shown in FIG. 13, the on / off duty of the gate signal Q2g of the auxiliary switch Q2 is about 50% in this example. The current flowing through the main switch Q1 is reduced. For this reason, the comparison circuit 27 detects the voltage of the resistor R1 generated by the current of the main switch Q1 flowing through the resistor R1, and determines that the load is light when the detected voltage is lower than the reference voltage. A delay signal for delaying the off time to shorten the on time is output to the off-delay circuit 21.

オフディレー回路21は、インバータ20で反転したパルス信号と比較回路27からの遅延信号とに基づきオフディレー信号として図6に示すゲート信号Q2gを生成する。即ち、図6に示すゲート信号Q2gは、オン時間(例えば時刻t〜時刻t)が短時間となる。そして、時刻t〜時刻tにおいて、ゲート信号Q2gがハイサイドドライバ25を介して補助スイッチQ2のゲートに印加されて補助スイッチQ2がオンされる。 The off-delay circuit 21 generates a gate signal Q2g shown in FIG. 6 as an off-delay signal based on the pulse signal inverted by the inverter 20 and the delayed signal from the comparison circuit 27. That is, the gate signal Q2g shown in FIG. 6, the on-time (for example, time t 1 ~ time t 2) becomes short. From time t 1 to time t 2 , the gate signal Q2g is applied to the gate of the auxiliary switch Q2 via the high side driver 25, and the auxiliary switch Q2 is turned on.

即ち、補助スイッチQ2のオン時間が短時間となるので、C2→Q2→P→C2の循環電流(無効電流)を減少させることができる。これにより、軽負荷時の効率を改善することができる。   That is, since the ON time of the auxiliary switch Q2 is short, the circulating current (reactive current) of C2, Q2, P, and C2 can be reduced. Thereby, the efficiency at the time of a light load can be improved.

しかし、補助スイッチQ2のオン時間が短時間となるため、主スイッチQ1の電圧は振動的になるが、図6に示すように、主スイッチQ1の電圧の山の部分で補助スイッチQ2をオンさせれば、スイッチング損失を低減できる。   However, since the on-time of the auxiliary switch Q2 is short, the voltage of the main switch Q1 becomes oscillating. However, as shown in FIG. 6, the auxiliary switch Q2 is turned on at the peak of the voltage of the main switch Q1. If so, switching loss can be reduced.

次に、時刻tにおいて、補助スイッチQ2をオフすると、1次巻線Pに蓄えられていたエネルギーでP→Vdc1→C1→Pで電流が流れて、コンデンサC1(主スイッチQ1)の電圧が低下していく。このとき、ボトム検出回路17により主スイッチQ1の最小電圧、即ちボトムが検出される。すると、オンディレー回路19により、主スイッチQ1の最小電圧の時刻で、主スイッチQ1をオンさせるためのオンディレー信号であるゲート信号Q1gが生成され、このゲート信号Q1gにより主スイッチQ1がオンする。即ち、主スイッチQ1の電圧のボトムでオンすることで、主スイッチQ1のスイッチング損失を低減できる(ボトム電圧スイッチング)。 Then, at time t 2, the when to turn off the auxiliary switch Q2, the voltage of the current flows in the P → Vdc1 → C1 → P by the energy stored in the primary winding P, a capacitor C1 (the main switch Q1) is It goes down. At this time, the bottom detection circuit 17 detects the minimum voltage of the main switch Q1, that is, the bottom. Then, the on-delay circuit 19 generates a gate signal Q1g, which is an on-delay signal for turning on the main switch Q1, at the time of the minimum voltage of the main switch Q1, and the main switch Q1 is turned on by this gate signal Q1g. That is, the switching loss of the main switch Q1 can be reduced (bottom voltage switching) by turning on at the bottom of the voltage of the main switch Q1.

主スイッチQ1がオンすると、Vdc1→P→Q1→Vdc1と主スイッチQ1に電流Q1iが流れる。この電流Q1iは、時刻tまで時間の経過とともに直線的に増大していく。 When the main switch Q1 is turned on, a current Q1i flows through the main switch Q1 as Vdc1 → P → Q1 → Vdc1. This current Q1i is gradually linearly increased with time until time t 3.

次に、時刻tにおいて、ゲート信号Q1gにより主スイッチQ1がオフすると、トランスTの1次巻線Pに誘起された励磁エネルギーと、リーケージインダクタLgの励磁エネルギーは、コンデンサC1を充電させる。そして、コンデンサC1の電圧とコンデンサC2の電圧とが等しくなったときに、ダイオードD2がオンし、そのエネルギーはコンデンサC2に蓄えられる。即ち、時刻t〜時刻tにおいて、P→D2→C2→Pと電流が流れる。 Then, at time t 3, when the main switch Q1 by the gate signal Q1g is turned off, the induced excitation energy in the primary winding P of the transformer T, the excitation energy of the leakage inductor Lg is to charge the capacitor C1. When the voltage of the capacitor C1 becomes equal to the voltage of the capacitor C2, the diode D2 is turned on and the energy is stored in the capacitor C2. That is, from time t 3 to time t 4 , current flows through P → D 2 → C 2 → P.

次に、軽負荷時に、スイッチング周波数を低下させる動作について説明する。まず、制御回路10が主スイッチQ1のオン時間の最小時間を規定し、それ以上短くならないように制御すると、軽負荷時になった場合には、コンデンサC5の出力電圧が上昇傾向となる。このとき、比較回路11は、コンデンサC5の電圧と基準電圧との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてコンパレータ15に出力する。また、比較回路11は、フィードバック信号FBが第1のしきい値V以下になった場合に、軽負荷時であると判定して、例えばHレベルを発振器13に出力する。 Next, an operation for reducing the switching frequency at light load will be described. First, if the control circuit 10 defines the minimum on-time of the main switch Q1 and does not shorten it further, the output voltage of the capacitor C5 tends to increase when the load is light. At this time, the comparison circuit 11 generates an error voltage signal including an error between the voltage of the capacitor C5 and the reference voltage, and outputs this error voltage signal to the comparator 15 as a feedback signal FB. The comparison circuit 11, when the feedback signal FB becomes the first threshold value V 1 or less, it is determined that a light load, and outputs for example the H level to the oscillator 13.

次に、発振器13は、フィードバック信号FBが第1のしきい値以下になった場合に、即ち、軽負荷である場合に、比較回路11からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号を生成する。例えば、図3に示すように、フィードバック信号FBの電圧がV,Vのように低下していくに従って、スイッチング周波数をf,fのように低下させていく。このことは、図5に示すように、通常では、スイッチング周波数が例えば100KHzであり、軽負荷時には負荷率に応じてスイッチング周波数を低下させることに相当する。 Next, the oscillator 13 sets the switching frequency according to the voltage value of the error voltage signal from the comparison circuit 11 when the feedback signal FB becomes equal to or lower than the first threshold value, that is, when the load is light. A reduced triangular wave signal is generated. For example, as shown in FIG. 3, as the voltage of the feedback signal FB decreases as V 1 and V 2 , the switching frequency is decreased as f 1 and f 2 . As shown in FIG. 5, this usually means that the switching frequency is 100 KHz, for example, and corresponds to lowering the switching frequency according to the load factor when the load is light.

次に、コンパレータ15は、発振器13からの三角波信号と比較回路11からのフィードバック信号FBとを入力し、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレー回路19及びインバータ20に出力する。   Next, the comparator 15 receives the triangular wave signal from the oscillator 13 and the feedback signal FB from the comparison circuit 11, and is turned on when the value of the feedback signal FB is equal to or larger than the value of the triangular wave signal, and the value of the feedback signal FB is A pulse signal that is turned off when the value is less than the value of the triangular wave signal is generated, and the pulse signal is output to the on-delay circuit 19 and the inverter 20.

図4に示すように、フィードバック信号FBの値がVの場合には、電圧Vに対応する周波数fの三角波信号により、周波数fのパルス信号が生成され、フィードバック信号FBの値が電圧Vの場合には、電圧Vに対応する周波数fの三角波信号により、周波数fのパルス信号が生成される。即ち、軽負荷時には、スイッチング周波数を低下するので、さらにスイッチング損失を低減することができる。 As shown in FIG. 4, when the value of the feedback signal FB is V 1 was, by the triangular wave signal of frequency f 1 corresponding to the voltage V 1, the pulse signal of the frequency f 1 is generated, the value of the feedback signal FB when the voltage V 2 is a triangular wave signal of frequency f 2 corresponding to the voltage V 2, the pulse signal of frequency f 2 is generated. That is, when the load is light, the switching frequency is lowered, so that the switching loss can be further reduced.

また、発振器13において、図7に示すように、スイッチング周波数の下限を可聴周波数よりわずかに高い周波数(例えば20KHz)に設定し、負荷率に応じてこの周波数まで低下した場合には、PWM変調により制御し、さらに、周波数が低下した場合には、バーストモードに移行させる。バーストモードとは、図8に示すように、周波数が例えば50〜100Hzで3パルスくらいのバーストが挿入されたものである。このように動作させることにより、可聴周波数でのトランスTのウナリを防止できるとともに、さらなる軽負荷時でのスイッチング損失を低減できる。   In the oscillator 13, as shown in FIG. 7, when the lower limit of the switching frequency is set to a frequency slightly higher than the audible frequency (for example, 20 KHz) and the frequency is lowered to this frequency according to the load factor, If the frequency drops, the mode is shifted to the burst mode. In the burst mode, as shown in FIG. 8, a burst of about 3 pulses with a frequency of 50 to 100 Hz, for example, is inserted. By operating in this way, it is possible to prevent the transformer T from being audible at an audible frequency and to reduce the switching loss at the time of further light load.

(具体的な回路構成)
図2は第1の実施の形態に係る直流変換装置に設けられた制御回路の具体的な回路構成図である。図2に示す比較回路11は、誤差増幅器111と、コンパレータ113とからなる。誤差増幅器111は、コンデンサC5の電圧が−端子に入力され、基準電圧Vが+端子に入力され、コンデンサC5の電圧と基準電圧Vとの誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてコンパレータ15に出力する。
(Specific circuit configuration)
FIG. 2 is a specific circuit configuration diagram of a control circuit provided in the DC converter according to the first embodiment. The comparison circuit 11 illustrated in FIG. 2 includes an error amplifier 111 and a comparator 113. The error amplifier 111, the voltage of the capacitor C5 - is input to the terminal, the reference voltage V 0 is input to the + terminal, this error and generates an error voltage signal composed of the error between the voltage and the reference voltage V 0 which capacitor C5 The voltage signal is output to the comparator 15 as a feedback signal FB.

コンパレータ113は、誤差増幅器111からのフィードバック信号FBが−端子に入力され、基準電圧Vが+端子に入力され、出力端子と電源Vccとの間に抵抗R4が接続され、フィードバック信号FBが基準電圧V以下になった場合に軽負荷であると判定して、例えばHレベルを発振器13を構成するVCO131に出力する。 Comparator 113, the feedback signal FB from the error amplifier 111 is - being input to the terminal, the reference voltages V 1 is input to the + terminal, the resistor R4 is connected between the output terminal and the power source Vcc, the reference feedback signal FB it is determined that the load is light if it becomes voltages V 1 or less, and outputs the VCO131 constituting the oscillator 13, for example, H level.

VCO131は、電圧値に応じた周波数を持つ信号を発生する電圧制御発振器であり、コンパレータ113からHレベルを入力したとき、即ち、フィードバック信号FBが基準電圧V以下になった場合に、誤差増幅器111からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号を生成する。 VCO131 is a voltage controlled oscillator for generating a signal having a frequency corresponding to a voltage value, when inputting the H level from the comparator 113, i.e., when the feedback signal FB becomes the reference voltages V 1 or less, the error amplifier A triangular wave signal having a switching frequency lowered according to the voltage value of the error voltage signal from 111 is generated.

コンパレータ15は、誤差増幅器111からのフィードバック信号FBが+端子に入力され、VCO131からの三角波信号が−端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレー回路19及びインバータ20に出力する。   The comparator 15 is turned on when the feedback signal FB from the error amplifier 111 is input to the + terminal, the triangular wave signal from the VCO 131 is input to the − terminal, and the value of the feedback signal FB is greater than or equal to the value of the triangular wave signal. A pulse signal that is turned off when the value of FB is less than the value of the triangular wave signal is generated, and the pulse signal is output to the on-delay circuit 19 and the inverter 20.

ボトム検出回路17において、トランジスタQ3のベースには、ダイオードD7のカソードと抵抗R5の一端と抵抗R7の一端とが接続され、トランジスタQ3のエミッタはダイオードD7のアノードに接続されると共に接地されている。トランジスタQ3のコレクタには抵抗R6の一端が接続され、抵抗R5の他端及び抵抗R6の他端は、電源Vccに接続されている。抵抗R7の他端は、コンデンサC7を介して主スイッチQ1のドレインに接続されている。トランジスタQ3のコレクタは、オンディレー回路19のインバータ191に接続されている。   In the bottom detection circuit 17, the cathode of the diode D7, one end of the resistor R5, and one end of the resistor R7 are connected to the base of the transistor Q3, and the emitter of the transistor Q3 is connected to the anode of the diode D7 and grounded. . One end of a resistor R6 is connected to the collector of the transistor Q3, and the other end of the resistor R5 and the other end of the resistor R6 are connected to the power supply Vcc. The other end of the resistor R7 is connected to the drain of the main switch Q1 via the capacitor C7. The collector of the transistor Q3 is connected to the inverter 191 of the on-delay circuit 19.

オンディレー回路19において、コンパレータ15の出力は、バッファ192を介してダイオードD8のカソードに接続され、ダイオードD8のアノードはコンデンサC8の一端及び抵抗R8の一端に接続される。コンデンサC8の他端は接地され、抵抗R8の他端は電源Vccに接続されている。抵抗R8とコンデンサC8との接続点はローサイドドライバ23を介して主スイッチQ1のゲートに接続される。インバータ191の出力はダイオードD8のカソードに接続される。   In the on-delay circuit 19, the output of the comparator 15 is connected to the cathode of the diode D8 via the buffer 192, and the anode of the diode D8 is connected to one end of the capacitor C8 and one end of the resistor R8. The other end of the capacitor C8 is grounded, and the other end of the resistor R8 is connected to the power source Vcc. A connection point between the resistor R8 and the capacitor C8 is connected to the gate of the main switch Q1 through the low side driver 23. The output of the inverter 191 is connected to the cathode of the diode D8.

オフディレー回路21において、インバータ20の出力はバッファ211を介してダイオードD9のカソードに接続され、ダイオードD9のアノードはコンデンサC9の一端及び抵抗R9の一端に接続されている。抵抗R9の他端は電源Vccに接続され、コンデンサC9の他端は接地されている。コンデンサC9の両端には、スイッチS1とコンデンサC10との直列回路が接続されている。バッファ212の出力はスイッチS1の制御端子に接続され、バッファ212の入力はコンパレータ271の出力に接続されている。抵抗R9とコンデンサC9との接続点はハイサイドドライバ25を介して補助スイッチQ2のゲートに接続される。   In the off-delay circuit 21, the output of the inverter 20 is connected to the cathode of the diode D9 via the buffer 211, and the anode of the diode D9 is connected to one end of the capacitor C9 and one end of the resistor R9. The other end of the resistor R9 is connected to the power source Vcc, and the other end of the capacitor C9 is grounded. A series circuit of a switch S1 and a capacitor C10 is connected to both ends of the capacitor C9. The output of the buffer 212 is connected to the control terminal of the switch S1, and the input of the buffer 212 is connected to the output of the comparator 271. A connection point between the resistor R9 and the capacitor C9 is connected to the gate of the auxiliary switch Q2 via the high side driver 25.

比較回路27において、コンパレータ271は、抵抗R1からの検出信号が−端子に入力され、基準電圧Eが+端子に入力され、出力端子と電源Vccとの間に抵抗R10が接続され、フィードバック信号FBが基準電圧V以下になった場合に軽負荷であると判定して、例えばHレベルをバッファ212を介してスイッチS1に出力してスイッチS1をオンさせる。 In the comparison circuit 27, the comparator 271 has a detection signal from the resistor R1 input to the − terminal, a reference voltage Er input to the + terminal, a resistor R10 connected between the output terminal and the power supply Vcc, and a feedback signal. FB is determined to be a light load when it becomes the reference voltages V 1 or less, for example, the H level is output to the switch S1 via the buffer 212 to turn on the switch S1.

このような具体的な回路によれば、誤差増幅器111、コンパレータ113、VCO131、及びコンパレータ15を設けたので、図4に示すように、フィードバック信号FBの値がVの場合には、電圧Vに対応する周波数fの三角波信号により、周波数fのパルス信号が生成され、フィードバック信号FBの値が電圧Vの場合には、電圧Vに対応する周波数fの三角波信号により、周波数fのパルス信号が生成される。即ち、軽負荷時には、スイッチング周波数を低下するので、さらにスイッチング損失を低減することができる。 According to such a specific circuit, the error amplifier 111, a comparator 113, VCO 131, and is provided with the comparator 15, as shown in FIG. 4, when the value of the feedback signal FB is V 1 was, voltage V the triangular wave signal of frequency f 1 corresponding to 1, is generated a pulse signal of a frequency f 1, when the value of the feedback signal FB voltage V 2 is a triangular wave signal of frequency f 2 corresponding to the voltage V 2, pulse signal of frequency f 2 is generated. That is, when the load is light, the switching frequency is lowered, so that the switching loss can be further reduced.

また、軽負荷時には、主スイッチQ1から抵抗R1に流れる最大電流が小さくなるので、抵抗R1からコンパレータ271の−端子に入力される電圧は、基準電圧Eよりも小さくなる。このため、コンパレータ271からはHレベルの信号が出力される。このHレベルの信号は、バッファ212を介してスイッチS1に印加されるので、スイッチS1がオンしてコンデンサC9とコンデンサC10とが並列に接続されることになる。このため、CとRとの時定数が大きくなるので、コンデンサC9とコンデンサC10とへの充電時間が長くなり、補助スイッチQ2のオフ時間が長くなる。つまり、補助スイッチQ2のオン時間が結果的に短時間となるので、循環電流を低減することができる。 Further, when the load is light, the maximum current flowing from the main switch Q1 to the resistor R1 is small, so that the voltage input from the resistor R1 to the negative terminal of the comparator 271 is smaller than the reference voltage Er . Therefore, an H level signal is output from the comparator 271. Since this H level signal is applied to the switch S1 via the buffer 212, the switch S1 is turned on, and the capacitor C9 and the capacitor C10 are connected in parallel. For this reason, since the time constant of C and R becomes large, the charging time to the capacitor C9 and the capacitor C10 becomes long, and the off time of the auxiliary switch Q2 becomes long. That is, since the on-time of the auxiliary switch Q2 becomes short, the circulating current can be reduced.

なお、比較回路27としては、抵抗R1に流れる電流の平均値としきい値を比較する回路であってもよい。   The comparison circuit 27 may be a circuit that compares an average value of the current flowing through the resistor R1 with a threshold value.

次に、図6に示す時刻tにおいて、電圧Q1vが最小値(ボトム)となると、Vdc1→P→C7→R7→Q3又は、Vcc→R5→Q3と電流が流れて、トランジスタQ3がオンする。このため、ボトム検出回路17により電圧Q1vの最小値(ボトム)が検出される。このとき、トランジスタQ3のコレクタからLレベルのボトム検出信号がインバータ191に出力され、このボトム検出信号は、インバータ191で反転されて、HレベルがダイオードD8のカソードに入力される。 Next, at time t 2 shown in FIG. 6, when the voltage Q1v a minimum value (bottom), Vdc1 → P → C7 → R7 → Q3 or by Vcc → R5 → Q3 and current flows, the transistor Q3 is turned on . Therefore, the bottom detection circuit 17 detects the minimum value (bottom) of the voltage Q1v. At this time, the L level bottom detection signal is output from the collector of the transistor Q3 to the inverter 191, and this bottom detection signal is inverted by the inverter 191, and the H level is input to the cathode of the diode D8.

このため、ダイオードD8がオフして、電源Vccから抵抗R8を介してコンデンサC8に電流が流れ、コンデンサC8の電圧が上昇する。従って、このコンデンサC8の電圧が、ローサイドドライバ23に出力され主スイッチQ1のゲートにゲート信号Q1gが印加されるため、主スイッチQ1がオンする。即ち、主スイッチQ1のボトムでオンさせるので、主スイッチQ1のスイッチング損失を低減することができる(ボトム電圧スイッチング)。   For this reason, the diode D8 is turned off, a current flows from the power supply Vcc to the capacitor C8 via the resistor R8, and the voltage of the capacitor C8 increases. Therefore, the voltage of the capacitor C8 is output to the low-side driver 23 and the gate signal Q1g is applied to the gate of the main switch Q1, so that the main switch Q1 is turned on. That is, since the switch is turned on at the bottom of the main switch Q1, the switching loss of the main switch Q1 can be reduced (bottom voltage switching).

次に第2の実施の形態に係る直流変換装置を説明する。第2の実施の形態の直流変換装置では、重負荷時にも、軽負荷時と同様に補助スイッチQ2のオン時間を短時間としたことを特徴とする。   Next, a DC converter according to a second embodiment will be described. The direct-current converter according to the second embodiment is characterized in that the on-time of the auxiliary switch Q2 is set to a short time even during a heavy load, as in a light load.

図9は第2の実施の形態に係る直流変換装置を示す回路構成図である。図9に示す第2の実施の形態に係る直流変換装置は、図1に示す第1の実施の形態に係る直流変換装置に対して、抵抗R1,比較回路27を削除し、オフディレー回路21aとしたもので、その他の構成は、図1に示す構成と同一であるので、同一部分には同一符号を付する。   FIG. 9 is a circuit configuration diagram showing a DC converter according to the second embodiment. The DC converter according to the second embodiment shown in FIG. 9 is different from the DC converter according to the first embodiment shown in FIG. 1 in that the resistor R1 and the comparison circuit 27 are deleted, and the off-delay circuit 21a. Since the other configuration is the same as that shown in FIG. 1, the same reference numerals are given to the same parts.

オフディレー回路21aは、重負荷時、軽負荷時に関係なく、補助スイッチQ2のオフ時間を遅延させてオン時間を短時間とするための信号を生成する。具体的には、図2に示すオフディレー回路21において、コンデンサC9にコンデンサC10が並列に接続されたものを用いることで、オフ時間を長くする。従って、補助スイッチQ2のオン時間が結果的に短時間となるので、循環電流を低減することができる。   The off-delay circuit 21a generates a signal for delaying the off time of the auxiliary switch Q2 to shorten the on time regardless of whether the load is heavy or light. Specifically, in the off-delay circuit 21 shown in FIG. 2, the off-time is extended by using a capacitor C9 and a capacitor C10 connected in parallel. Accordingly, the on-time of the auxiliary switch Q2 becomes a short time as a result, so that the circulating current can be reduced.

なお、軽負荷時のタイミングチャートは、図6に示すタイミングチャートと同じである。重負荷時のタイミングチャートを図10に示す。図10に示すように重負荷時にもゲート信号Q2gのオン時間は、図6に示す軽負荷時のゲート信号Q2gのオン時間と同じである。   The timing chart at light load is the same as the timing chart shown in FIG. A timing chart at the time of heavy load is shown in FIG. As shown in FIG. 10, the ON time of the gate signal Q2g is the same as the ON time of the gate signal Q2g at the time of light load shown in FIG.

このように第2の実施の形態に係る直流変換装置によれば、重負荷時にも、軽負荷時と同様に補助スイッチQ2のオン時間を短時間としたので、図1に示すような比較回路27が不要となり、制御回路10aを簡素化することができる。   As described above, according to the direct-current converter according to the second embodiment, the on-time of the auxiliary switch Q2 is shortened in the heavy load as in the light load, so that the comparison circuit as shown in FIG. 27 becomes unnecessary, and the control circuit 10a can be simplified.

次に第3の実施の形態に係る直流変換装置を説明する。図11は第3の実施の形態に係る直流変換装置を示す回路構成図である。   Next, a DC converter according to a third embodiment will be described. FIG. 11 is a circuit configuration diagram showing a DC converter according to the third embodiment.

図11において、直流電源Vdc1の両端には、トランスTの1次巻線PとコンデンサC2と主スイッチQ1との直列回路が接続されている。トランスTの1次巻線Pの両端には、コンデンサC2と補助スイッチQ2との直列回路が接続されている。補助スイッチQ2の両端にはダイオードD2が接続されている。   In FIG. 11, a series circuit of a primary winding P of the transformer T, a capacitor C2, and a main switch Q1 is connected to both ends of the DC power supply Vdc1. A series circuit of a capacitor C2 and an auxiliary switch Q2 is connected to both ends of the primary winding P of the transformer T. A diode D2 is connected to both ends of the auxiliary switch Q2.

なお、その他の構成は、図1に示す構成と同一構成であり、同一部分には同一符号を付し、その説明は省略する。   The other configurations are the same as the configurations shown in FIG. 1, and the same portions are denoted by the same reference numerals and the description thereof is omitted.

このように第3の実施の形態に係る直流変換装置によれば、コンデンサC2の電圧が、トランスTの巻数比を介してコンデンサC5の電圧と等しくなる。このため、第1の実施の形態に係る直流変換装置と同様に、負荷によりオン/オフのデューティは影響されない。従って、第1の実施の形態に係る直流変換装置の動作と同様に動作し、第1の実施の形態に係る直流変換装置の効果と同様な効果が得られる。また、直流電源Vdc1に並列に主スイッチQ1と補助スイッチQ2との直列回路が接続されることから、主スイッチQ1及び補助スイッチQ2に印加される最大電圧は、直流電源Vdc1の電圧となり、主スイッチQ1及び補助スイッチQ2の耐圧は小さくて済む。   As described above, according to the DC converter according to the third embodiment, the voltage of the capacitor C2 becomes equal to the voltage of the capacitor C5 through the turns ratio of the transformer T. For this reason, the on / off duty is not affected by the load, as in the DC converter according to the first embodiment. Therefore, the operation is the same as the operation of the DC converter according to the first embodiment, and the same effect as that of the DC converter according to the first embodiment is obtained. Since the series circuit of the main switch Q1 and the auxiliary switch Q2 is connected in parallel to the DC power supply Vdc1, the maximum voltage applied to the main switch Q1 and the auxiliary switch Q2 becomes the voltage of the DC power supply Vdc1, and the main switch The withstand voltage of Q1 and auxiliary switch Q2 can be small.

本発明の直流変換装置は、DC−DC変換型の電源回路やAC−DC変換型の電源回路に適用可能である。   The DC converter of the present invention can be applied to a DC-DC conversion type power supply circuit and an AC-DC conversion type power supply circuit.

第1の実施の形態に係る直流変換装置を示す回路構成図である。It is a circuit block diagram which shows the DC converter which concerns on 1st Embodiment. 第1の実施の形態に係る直流変換装置に設けられた制御回路の具体的な回路構成図である。It is a specific circuit block diagram of the control circuit provided in the DC converter which concerns on 1st Embodiment. フィードバック信号の電圧に応じて周波数を変化させる発振器の特性を示す図である。It is a figure which shows the characteristic of the oscillator which changes a frequency according to the voltage of a feedback signal. 軽負荷時に負荷率に応じて周波数を低下させたパルス信号のタイミングチャートである。It is a timing chart of the pulse signal which reduced the frequency according to the load factor at the time of light load. 軽負荷時に負荷率に応じて周波数を変化させる特性を示す図である。It is a figure which shows the characteristic which changes a frequency according to a load factor at the time of light load. 第1の実施の形態に係る直流変換装置の軽負荷時での各部における信号のタイミングチャートである。It is a timing chart of the signal in each part at the time of light load of the direct-current converter concerning a 1st embodiment. 負荷率に応じてスイッチング周波数を変化させる第2の例を示す図である。It is a figure which shows the 2nd example which changes a switching frequency according to a load factor. 負荷率に応じてスイッチング周波数を変化させる第2の例のバーストを示す図である。It is a figure which shows the burst of the 2nd example which changes a switching frequency according to a load factor. 第2の実施の形態に係る直流変換装置を示す回路構成図である。It is a circuit block diagram which shows the DC converter which concerns on 2nd Embodiment. 第2の実施の形態に係る直流変換装置の重負荷時での各部における信号のタイミングチャートである。It is a timing chart of the signal in each part at the time of heavy load of the direct-current converter concerning a 2nd embodiment. 第3の実施の形態に係る直流変換装置を示す回路構成図である。It is a circuit block diagram which shows the DC converter which concerns on 3rd Embodiment. 従来の直流変換装置を示す回路構成図である。It is a circuit block diagram which shows the conventional DC converter. 従来の直流変換装置の重負荷時での各部における信号のタイミングチャートである。It is a timing chart of the signal in each part at the time of heavy load of the conventional DC converter. 従来の直流変換装置の軽負荷時での各部における信号のタイミングチャートである。It is a timing chart of the signal in each part at the time of light load of the conventional DC converter.

符号の説明Explanation of symbols

Vdc1 直流電源
10,10a,100 制御回路
Q1 主スイッチ
Q2 補助スイッチ
Q3 トランジスタ
RL 負荷
R1,R4〜R10 抵抗
C1,C5,C7〜C10 コンデンサ
C2 コンデンサ
D1,D2,D5,D7〜D9 ダイオード
T トランス
P 1次巻線(n1)
S 2次巻線(n2)
11,27 比較回路
13 発振器
15 コンパレータ
17 ボトム検出回路
19 オンディレー回路
20 インバータ
21 オフディレー回路
23 ローサイドドライバ
25 ハイサイドドライバ
Vdc1 DC power supply 10, 10a, 100 Control circuit Q1 Main switch Q2 Auxiliary switch Q3 Transistor RL Load
R1, R4 to R10 Resistor C1, C5, C7 to C10 Capacitor C2 Capacitor D1, D2, D5, D7 to D9 Diode T Transformer P Primary winding (n1)
S Secondary winding (n2)
11, 27 Comparison circuit 13 Oscillator 15 Comparator 17 Bottom detection circuit 19 On-delay circuit 20 Inverter 21 Off-delay circuit 23 Low-side driver 25 High-side driver

Claims (8)

直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、
前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、
前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、
前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、
前記制御回路は、軽負荷時に前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする直流変換装置。
A first series circuit connected to both ends of the DC power source, wherein the primary winding of the transformer and the main switch are connected in series;
A second series circuit connected to both ends of the main switch or both ends of the primary winding of the transformer, and an auxiliary switch and a capacitor connected in series;
A rectifying / smoothing circuit that rectifies and smoothes a voltage generated in a secondary winding wound in a phase opposite to the primary winding of the transformer with a rectifying element and a smoothing element;
A control circuit for alternately turning on and off the main switch and the auxiliary switch by a signal having a predetermined switching frequency;
The DC converter according to claim 1, wherein the control circuit turns on the auxiliary switch for a short time immediately before an on time of the main switch at a light load.
直流電源の両端に接続され、トランスの1次巻線とコンデンサと主スイッチとが直列に接続された直列回路と、
前記主スイッチの両端又は前記トランスの1次巻線と前記コンデンサとの直列回路の両端に接続された補助スイッチと、
前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、
前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、
前記制御回路は、軽負荷時に前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする直流変換装置。
A series circuit connected to both ends of the DC power source, in which the primary winding of the transformer, the capacitor, and the main switch are connected in series;
An auxiliary switch connected to both ends of the main switch or to both ends of a series circuit of a primary winding of the transformer and the capacitor;
A rectifying / smoothing circuit that rectifies and smoothes a voltage generated in a secondary winding wound in a phase opposite to the primary winding of the transformer with a rectifying element and a smoothing element;
A control circuit for alternately turning on and off the main switch and the auxiliary switch by a signal having a predetermined switching frequency;
The DC converter according to claim 1, wherein the control circuit turns on the auxiliary switch for a short time immediately before an on time of the main switch at a light load.
直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、
前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、
前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、
前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、
前記制御回路は、前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする直流変換装置。
A first series circuit connected to both ends of the DC power source, wherein the primary winding of the transformer and the main switch are connected in series;
A second series circuit connected to both ends of the main switch or both ends of the primary winding of the transformer, and an auxiliary switch and a capacitor connected in series;
A rectifying / smoothing circuit that rectifies and smoothes a voltage generated in a secondary winding wound in a phase opposite to the primary winding of the transformer with a rectifying element and a smoothing element;
A control circuit for alternately turning on and off the main switch and the auxiliary switch by a signal having a predetermined switching frequency;
The control circuit turns on the auxiliary switch for a short time immediately before an on time of the main switch.
前記主スイッチに流れる電流を検出する電流検出手段を備え、
前記制御回路は、
前記電流検出手段で検出された電流がしきい値以下となったかどうかを判定する判定手段と、
前記電流が前記しきい値以下になった場合に前記補助スイッチのオフ時間を遅延させることにより前記補助スイッチのオン時間を短時間にさせるオフ遅延制御手段と、
を備えることを特徴とする請求項1又は請求項2記載の直流変換装置。
Current detection means for detecting a current flowing through the main switch;
The control circuit includes:
Determination means for determining whether or not the current detected by the current detection means is equal to or less than a threshold;
Off-delay control means for shortening the on-time of the auxiliary switch by delaying the off-time of the auxiliary switch when the current falls below the threshold;
The DC converter according to claim 1, further comprising:
前記制御回路は、軽負荷時に前記スイッチング周波数を低下させることを特徴とする請求項1乃至請求項4のいずれか1項記載の直流変換装置。   5. The DC converter according to claim 1, wherein the control circuit reduces the switching frequency when the load is light. 前記制御回路は、さらに軽負荷時には、前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする請求項5記載の直流変換装置。   6. The DC converter according to claim 5, wherein the control circuit shifts to a burst mode in which the switching frequency is further lowered at a light load. 前記制御回路は、
前記平滑素子の出力電圧と基準電圧との誤差からなる誤差電圧信号を生成する誤差電圧生成手段と、
この誤差電圧生成手段で生成された前記誤差電圧信号の値が第1のしきい値に達したときに前記誤差電圧信号の値に応じて前記スイッチング周波数を低下させる周波数制御信号を生成する周波数制御手段と、
前記出力電圧に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記スイッチング周波数を低下させたパルス信号を生成して前記オフ遅延制御手段に出力するパルス幅制御手段と、
を備えることを特徴とする請求項4記載の直流変換装置。
The control circuit includes:
Error voltage generation means for generating an error voltage signal comprising an error between the output voltage of the smoothing element and a reference voltage;
Frequency control for generating a frequency control signal for lowering the switching frequency in accordance with the value of the error voltage signal when the value of the error voltage signal generated by the error voltage generation means reaches a first threshold value Means,
Pulse width control for controlling a pulse width based on the output voltage and generating a pulse signal having a reduced switching frequency in accordance with the frequency control signal generated by the frequency control means and outputting the pulse signal to the off-delay control means Means,
The DC converter according to claim 4, comprising:
前記周波数制御手段は、前記誤差電圧生成手段で生成された前記誤差電圧信号の値が前記第1のしきい値よりも小さい第2のしきい値に達したときに前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする請求項7記載の直流変換装置。   The frequency control means further reduces the switching frequency when the value of the error voltage signal generated by the error voltage generation means reaches a second threshold value that is smaller than the first threshold value. 8. The DC converter according to claim 7, wherein the DC converter is shifted to a burst mode.
JP2003279165A 2003-07-24 2003-07-24 DC converter Expired - Fee Related JP4370844B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003279165A JP4370844B2 (en) 2003-07-24 2003-07-24 DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279165A JP4370844B2 (en) 2003-07-24 2003-07-24 DC converter

Publications (2)

Publication Number Publication Date
JP2005045961A true JP2005045961A (en) 2005-02-17
JP4370844B2 JP4370844B2 (en) 2009-11-25

Family

ID=34265363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279165A Expired - Fee Related JP4370844B2 (en) 2003-07-24 2003-07-24 DC converter

Country Status (1)

Country Link
JP (1) JP4370844B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296770A (en) * 2008-06-04 2009-12-17 Toyota Industries Corp Insulated dc-dc converter
JP2017017847A (en) * 2015-06-30 2017-01-19 キヤノン株式会社 Power supply device and image forming apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966865B2 (en) * 2015-06-30 2018-05-08 Canon Kabushiki Kaisha Power supply apparatus and image forming apparatus
JP6843696B2 (en) 2017-04-28 2021-03-17 キヤノン株式会社 Power supply device and image forming device
JP6961420B2 (en) 2017-08-15 2021-11-05 キヤノン株式会社 Power supply and image forming equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296770A (en) * 2008-06-04 2009-12-17 Toyota Industries Corp Insulated dc-dc converter
JP2017017847A (en) * 2015-06-30 2017-01-19 キヤノン株式会社 Power supply device and image forming apparatus

Also Published As

Publication number Publication date
JP4370844B2 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
US7339801B2 (en) Switching power supply circuit
JP4127399B2 (en) Switching power supply control semiconductor device
JP4033850B2 (en) Switching power supply control semiconductor device
JP4632023B2 (en) Power converter
EP1317052A2 (en) Switching power supply
US20070086219A1 (en) Switching power supply circuit
JP3548826B2 (en) DC-DC converter
JP2007020391A (en) Highly efficient half-bridge dc/dc converter and its control method
US7251146B2 (en) Direct-current converter having active clamp circuit
US6738266B2 (en) Switching power supply unit
JP2002101655A (en) Switching power supply device
JP2011019371A (en) Dc-dc converter
JP7306316B2 (en) Switching power supply and power supply system
JP6012822B1 (en) Power converter
JP2011050135A (en) Resonant switching power supply device
US20180109173A1 (en) Switching power supply
JP5194600B2 (en) Switching power supply
US7447048B2 (en) Switching power supply circuit
US7075801B2 (en) Dc converter
JP2004242491A (en) Switching power supply circuit
WO2010098486A1 (en) Dc-dc converter
US20050023994A1 (en) DC-DC converter and device for operation of a high pressure discharge lamp using said converter
JP4764980B2 (en) DC-DC converter
JP4370844B2 (en) DC converter
JP4110477B2 (en) DC-DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees