JP2005045118A - Manufacturing method of solid electrolytic capacitor element - Google Patents
Manufacturing method of solid electrolytic capacitor element Download PDFInfo
- Publication number
- JP2005045118A JP2005045118A JP2003279228A JP2003279228A JP2005045118A JP 2005045118 A JP2005045118 A JP 2005045118A JP 2003279228 A JP2003279228 A JP 2003279228A JP 2003279228 A JP2003279228 A JP 2003279228A JP 2005045118 A JP2005045118 A JP 2005045118A
- Authority
- JP
- Japan
- Prior art keywords
- solid electrolytic
- electrolytic capacitor
- semiconductor layer
- capacitor element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、半導体層が簡易に形成できる固体電解コンデンサ素子の製造方法に関する。 The present invention relates to a method for manufacturing a solid electrolytic capacitor element in which a semiconductor layer can be easily formed.
アルミニウム、タンタル等の弁作用金属を陽極とした固体電解コンデンサは、容量が大きく性能が良好であり、パソコン、携帯電話等のデジタル機器に好んで使用されている。このような固体電解コンデンサは、表面をエッチングした弁作用金属または弁作用金属粉の焼結体を陽極体とし、陽極体表面に形成された誘電体層の上に半導体層、導電体層が順次積層された固体電解コンデンサ素子を外部端子に接続した後に外装して完成される。作製された固体電解コンデンサは、他の電子部品と共に、回路基板等に搭載されて実用に供される。 A solid electrolytic capacitor having a valve action metal such as aluminum or tantalum as an anode has a large capacity and good performance, and is preferably used in digital devices such as personal computers and mobile phones. In such a solid electrolytic capacitor, a sintered body of valve action metal or valve action metal powder whose surface is etched is used as an anode body, and a semiconductor layer and a conductor layer are sequentially formed on a dielectric layer formed on the surface of the anode body. After the laminated solid electrolytic capacitor element is connected to the external terminal, it is packaged and completed. The produced solid electrolytic capacitor is mounted on a circuit board or the like together with other electronic components for practical use.
前記誘電体層の上に半導体層を形成する方法として多数の手法が提案されている。
その１つとして、弁作用金属を陽極として、半導体層形成用に設けた反応浴中の外部電極（陰極）との間に通電することにより形成する方法がある。例えば、特許第１８６８７２２号公報（特許文献１）、特許２０５４５０６号公報（特許文献２）には、通電手法によって有機半導体層を形成する方法が記載され、特許第１９８５０５６号公報（特許文献３）には、通電手法によって無機半導体層を形成する方法が記載されている。これらの方法は、誘電体層を形成した弁作用金属から通電するため通電時の電流が微小であり、その結果半導体層形成に時間がかかるという問題があった。
Many methods have been proposed as a method of forming a semiconductor layer on the dielectric layer.
As one of them, there is a method in which the valve action metal is used as an anode, and is formed by energizing an external electrode (cathode) in a reaction bath provided for forming a semiconductor layer. For example, Japanese Patent No. 1868722 (Patent Document 1) and Japanese Patent No. 2054506 (Patent Document 2) describe a method of forming an organic semiconductor layer by an energization method, and Japanese Patent No. 1985056 (Patent Document 3). Describes a method of forming an inorganic semiconductor layer by an energization method. These methods have a problem in that the current during energization is minute because current is supplied from the valve metal having the dielectric layer formed, and as a result, it takes time to form the semiconductor layer.
近年、コンデンサの容量を上げるために、コンデンサ用電極を大きくしたり、コンデンサ用電極内の細孔をより小さくして表面積を増やしたりして対応しようとする動きがある。この場合、前述した通電手法によって半導体層を形成する方法では、通電のトータル時間が、従来のコンデンサ用電極で行っていた時よりもはるかに長くなるというコンデンサ製造上の問題があり、改良が求められていた。 In recent years, in order to increase the capacity of a capacitor, there has been a movement to increase the surface area by increasing the electrode for the capacitor or increasing the surface area by reducing the pores in the capacitor electrode. In this case, the method of forming a semiconductor layer by the above-described energization method has a problem in manufacturing a capacitor in that the total energization time is much longer than that performed by a conventional capacitor electrode, and improvement is required. It was done.
本発明者等は、上記課題を解決するために鋭意検討した結果、酸化物からなる誘電体層を電解酸化により形成する際の電圧（化成電圧と略記する。形成される誘電体層の厚さは、使用する弁作用金属の種類とこの電圧によって決まる。）よりも、通電電圧を高くすることにより大電流を流すことが可能であることを突き止め、この方法を利用することにより半導体層を比較的短時間で形成できることを見出し、本発明を完成するに至った。 As a result of intensive investigations to solve the above-mentioned problems, the inventors have abbreviated as a voltage (formation voltage) when a dielectric layer made of oxide is formed by electrolytic oxidation. The thickness of the formed dielectric layer. Is determined by the type of valve action metal used and this voltage.) It is determined that it is possible to flow a large current by raising the energization voltage, and the semiconductor layers are compared by using this method. As a result, the present invention has been completed.
すなわち、本発明は、以下の固体電解コンデンサ素子の製造方法、その方法により得られる固体電解コンデンサ素子、その固体電解コンデンサ素子を使用した電子回路及び電子機器に関する。 That is, the present invention relates to the following method for producing a solid electrolytic capacitor element, the solid electrolytic capacitor element obtained by the method, an electronic circuit and an electronic device using the solid electrolytic capacitor element.
１．弁作用金属、弁作用金属を主成分とする合金、弁作用金属の導電性酸化物及びこれら２種以上の混合物から選ばれる少なくとも１種を含む材料からなる陽極体、前記陽極体の電解酸化（化成）により形成される酸化物を主成分とする誘電体層、前記誘電体層上に形成される半導体層及び前記半導体層上に積層した導電体層を有する固体電解コンデンサ素子の製造方法において、前記半導体層を化成電圧より高い電圧による通電手法により形成することを特徴とする固体電解コンデンサ素子の製造方法。
２．弁作用金属が、アルミニウム、タンタル、チタン及びニオブから選択される前項１に記載の固体電解コンデンサ素子の製造方法。
３．前項１の方法で作製された固体電解コンデンサ素子。
４．前項３に記載された固体電解コンデンサ素子を使用した電子回路。
５．前項３に記載された固体電解コンデンサ素子を使用した電子機器。
1. An anode body made of a material containing at least one selected from a valve action metal, an alloy containing the valve action metal as a main component, a conductive oxide of the valve action metal, and a mixture of two or more thereof, and electrolytic oxidation of the anode body ( In a method for manufacturing a solid electrolytic capacitor element having a dielectric layer mainly composed of an oxide formed by chemical conversion), a semiconductor layer formed on the dielectric layer, and a conductor layer laminated on the semiconductor layer, A method for producing a solid electrolytic capacitor element, wherein the semiconductor layer is formed by an energization method using a voltage higher than a formation voltage.
2. 2. The method for producing a solid electrolytic capacitor element as described in 1 above, wherein the valve metal is selected from aluminum, tantalum, titanium and niobium.
3. A solid electrolytic capacitor element produced by the method of item 1 above.
4). An electronic circuit using the solid electrolytic capacitor element described in item 3 above.
5. Electronic equipment using the solid electrolytic capacitor element described in the preceding item 3.
本発明のコンデンサ素子の製造方法の一形態を説明する。
本発明のコンデンサ用電極の陽極体は、弁作用金属、弁作用金属を主成分とする合金、弁作用金属の導電性酸化物及びこれら２種以上の混合物から選ばれる少なくとも１種を含む材料からなる。ここで、主成分とは５０質量％以上含まれる成分をいう。
An embodiment of a method for manufacturing a capacitor element of the present invention will be described.
The anode body of the capacitor electrode of the present invention is made of a material containing at least one selected from a valve metal, an alloy containing the valve metal as a main component, a conductive oxide of the valve metal, and a mixture of two or more thereof. Become. Here, a main component means the component contained 50 mass% or more.
本発明において、弁作用金属としては、アルミニウム、タンタル、チタン及びニオブが挙げられ、アルミニウム、タンタル及びニオブ好ましい。弁作用金属を主成分とする合金としては、アルミニウム、タンタル及び／またはニオブを主成分とし周期律表の２族乃至１６族からなる群から選ばれる少なくとも一種の元素を合金成分として含有するものを挙げることができる。弁作用金属の導電性酸化物としては、酸化タンタル、酸化ニオブが挙げられる。代表的なものとして一酸化ニオブがある。また、弁作用金属、合金、弁作用金属の導電性酸化物の一部を、炭化、燐化、ホウ化、窒化、硫化から選ばれた少なくとも１種の処理を行った後に使用してもよい。 In the present invention, examples of the valve action metal include aluminum, tantalum, titanium and niobium, and aluminum, tantalum and niobium are preferable. As an alloy containing a valve action metal as a main component, an alloy containing aluminum, tantalum and / or niobium as a main component and containing at least one element selected from the group consisting of groups 2 to 16 of the periodic table as an alloy component. Can be mentioned. Examples of the conductive oxide of the valve metal include tantalum oxide and niobium oxide. A typical example is niobium monoxide. Further, a part of the valve action metal, alloy, or conductive metal oxide of the valve action metal may be used after at least one treatment selected from carbonization, phosphation, boride, nitridation, and sulfidation is performed. .
コンデンサ用電極の形状は、板状、箔状、棒状、焼結体状のいずれの形状でも使用可能である。該電極は、表面をエッチングして表面積を拡大しておいてもよい。焼結体状の場合、通常これら金属、合金、酸化物または混合物の粉体（原料粉体）をバインダーと共に適当な形状に成形し、バインダーを除去した後にあるいはバインダーを除去しつつ焼結することにより製造することができる。焼結体状の電極（焼結体と略す。）の製造方法は特に限定されないが、一例について説明する。 The shape of the capacitor electrode can be any of plate shape, foil shape, rod shape, and sintered body shape. The surface of the electrode may be enlarged by etching the surface. In the case of a sintered body, the powder (raw material powder) of these metals, alloys, oxides or mixtures is usually formed into an appropriate shape together with a binder, and sintered after removing the binder or while removing the binder. Can be manufactured. Although the manufacturing method of a sintered compact electrode (it abbreviates as a sintered compact) is not specifically limited, an example is demonstrated.
先ず、原料粉体を所定の形状に加圧成形して成形体を得る。この成形体を１０-4〜１０-1Ｐａで、数分〜数時間、５００〜2000℃で加熱して焼結体を得る。成形時に、タンタル、ニオブ、アルミニウム等の弁作用金属を主成分とする金属線（または金属箔）の一部を成形体に埋設しておき、成形体と同時に焼結することにより、焼結体から突出した部分の金属線（または金属箔）を焼結体の陽極引き出し線（箔の場合も引き出し線と略す。以下同じ）として設計することができる。また、焼結後に前記金属線（または金属箔）を溶接等により接続して陽極引き出し線とすることも可能である。このような金属線の線径は、通常１ｍｍ以下であり、金属箔の場合の厚みは通常１ｍｍ以下である。 First, a raw material powder is pressure-molded into a predetermined shape to obtain a molded body. This compact is heated at 10 −4 to 10 −1 Pa for several minutes to several hours at 500 to 2000 ° C. to obtain a sintered body. During molding, a part of the metal wire (or metal foil) whose main component is a valve metal such as tantalum, niobium, aluminum, etc. is embedded in the molded body, and sintered together with the molded body. The metal wire (or metal foil) of the portion protruding from the anode can be designed as an anode lead wire of the sintered body (also abbreviated as a lead wire in the case of foil; the same applies hereinafter). Further, the metal wire (or metal foil) can be connected by welding or the like after sintering to form an anode lead wire. The wire diameter of such a metal wire is usually 1 mm or less, and the thickness in the case of a metal foil is usually 1 mm or less.
また、金属線の代わりに、アルミニウム、タンタル、ニオブなどの弁作用金属箔に前記粉体を付着させておき、焼結することにより、該弁作用金属箔の一部を陽極引き出し部とした焼結体としてもよい。 Further, the powder is attached to a valve action metal foil such as aluminum, tantalum, niobium or the like instead of the metal wire, and sintering is performed to make a part of the valve action metal foil an anode lead portion. It is good also as a ligation.
前述したバインダーとしては、例えば各種アクリル樹脂、ポリビニルアルコール等の各種ビニル樹脂、各種ブチラール樹脂、各種ビニルアセタール樹脂、樟脳、沃化物などが使用できる。バインダーは、固体として使用してもよいし、適当な溶媒に溶解または半溶解させて使用してもよい。バインダーの使用量は、弁作用金属、合金及び／または導電性酸化物１００質量部に対して、通常0.1〜２０質量部である。 Examples of the binder that can be used include various acrylic resins, various vinyl resins such as polyvinyl alcohol, various butyral resins, various vinyl acetal resins, camphor, and iodide. The binder may be used as a solid, or may be used after being dissolved or semi-dissolved in an appropriate solvent. The usage-amount of a binder is 0.1-20 mass parts normally with respect to 100 mass parts of valve action metal, an alloy, and / or a conductive oxide.
本発明においては、前述したようにコンデンサ用電極に引き出し線を接続しておいて陽極引き出し部としておいてもよいし、コンデンサ用電極の一部を後述する半導体層、導電体層を形成しないで残しておき（誘電体層は有ってもよいし無くてもよい）将来の陽極引き出し部として使用してもよい。 In the present invention, as described above, a lead wire may be connected to the capacitor electrode to serve as an anode lead portion, or a part of the capacitor electrode may not be formed with a semiconductor layer and a conductor layer to be described later. It may be left (dielectric layer may or may not be used) as a future anode lead portion.
前記コンデンサ用電極（陽極）の表面に形成される誘電体層としては、三酸化二アルミ、五酸化二タンタル及び五酸化二ニオブを主成分とする誘電体層が挙げられる。例えば、五酸化二タンタルを主成分とする誘電体層は、コンデンサ用電極であるタンタル電極を電解液中で化成することによって得られる。タンタル電極を電解液中で化成するには、通常プロトン酸もしくはプロトン酸塩水溶液、例えば、0.1％酢酸水溶液、0.1％燐酸水溶液、0.01％硫酸水溶液、0.1％珪酸ナトリウム水溶液を用いて行う。アルミ電極を電解液中で化成するには、通常プロトン酸塩水溶液、例えば、酢酸アンモン水溶液、燐酸アンモン水溶液、珪酸アンモン水溶液、アジピン酸アンモン水溶液、安息香酸アンモン水溶液を用いて行う。 Examples of the dielectric layer formed on the surface of the capacitor electrode (anode) include a dielectric layer mainly composed of dialuminum trioxide, ditantalum pentoxide, and niobium pentoxide. For example, a dielectric layer mainly composed of tantalum pentoxide can be obtained by forming a tantalum electrode, which is a capacitor electrode, in an electrolytic solution. In order to form a tantalum electrode in an electrolytic solution, a protonic acid or protonic acid aqueous solution, for example, 0.1% acetic acid aqueous solution, 0.1% phosphoric acid aqueous solution, 0.01% sulfuric acid aqueous solution, or 0.1% sodium silicate aqueous solution is used. In order to form the aluminum electrode in the electrolytic solution, it is usually carried out using an aqueous protonate solution, for example, an ammonium acetate aqueous solution, an ammonium phosphate aqueous solution, an ammonium silicate aqueous solution, an ammonium adipate aqueous solution, or an ammonium benzoate aqueous solution.
一方、本発明の誘電体層上に形成される半導体層の代表例としては、有機半導体および無機半導体から選ばれる少なくとも１種の化合物が挙げられる。有機半導体の具体例としては、下記一般式（１）または（２）で示される繰り返し単位を含む高分子にドーパントをドープした電導性高分子を主成分とする有機半導体が挙げられる。 On the other hand, a typical example of the semiconductor layer formed on the dielectric layer of the present invention includes at least one compound selected from an organic semiconductor and an inorganic semiconductor. Specific examples of the organic semiconductor include an organic semiconductor mainly composed of a conductive polymer obtained by doping a polymer including a repeating unit represented by the following general formula (1) or (2) with a dopant.
式（１）および（２）において，Ｒ1〜Ｒ4は水素原子、炭素数１〜６のアルキル基または炭素数１〜６のアルコキシ基を表わし、これらは互いに同一であっても相違してもよく、Ｘは酸素、イオウまたは窒素原子を表わし、Ｒ5はＸが窒素原子のときのみ存在して水素または炭素数１〜６のアルキル基を表わし、Ｒ1とＲ2およびＲ3とＲ4は、互いに結合して環状になっていてもよい。
さらに、本発明においては、前記一般式（１）で表される繰り返し単位を含む電導性高分子としては、好ましくは下記一般式（３）で示される構造単位を繰り返し単位として含む電導性高分子が挙げられる。
In the formulas (1) and (2), R 1 to R 4 represent a hydrogen atom, an alkyl group having 1 to 6 carbon atoms, or an alkoxy group having 1 to 6 carbon atoms, which may be the same or different from each other. X represents an oxygen, sulfur or nitrogen atom, R 5 represents hydrogen or an alkyl group having 1 to 6 carbon atoms only when X is a nitrogen atom, R 1 and R 2 and R 3 and R 4 may be bonded to each other to form a ring.
Furthermore, in the present invention, the conductive polymer containing a repeating unit represented by the general formula (1) is preferably a conductive polymer containing a structural unit represented by the following general formula (3) as a repeating unit. Is mentioned.
式中、Ｒ6及びＲ7は、各々独立して水素原子、炭素数１〜６の直鎖状もしくは分岐状の飽和もしくは不飽和のアルキル基、または該アルキル基が互いに任意の位置で結合して、２つの酸素元素を含む少なくとも１つ以上の５〜７員環の飽和炭化水素の環状構造を形成する置換基を表わす。また、前記環状構造には置換されていてもよいビニレン結合を有するもの、置換されていてもよいフェニレン構造のものも含まれる。 In the formula, R 6 and R 7 are each independently a hydrogen atom, a linear or branched saturated or unsaturated alkyl group having 1 to 6 carbon atoms, or the alkyl group is bonded to each other at an arbitrary position. And a substituent that forms a cyclic structure of at least one 5- to 7-membered saturated hydrocarbon containing two oxygen elements. The cyclic structure includes those having a vinylene bond which may be substituted and those having a phenylene structure which may be substituted.
このような化学構造を含む電導性高分子は、荷電されており、ドーパントがドープされる。ドーパントには公知のドーパントが制限なく使用できる。
式（１）乃至（３）で示される繰り返し単位を含む高分子としては、例えば、ポリアニリン、ポリオキシフェニレン、ポリフェニレンサルファイド、ポリチオフェン、ポリフラン、ポリピロール、ポリメチルピロール、およびこれらの置換誘導体や共重合体などが挙げられる。中でも、ポリピロール、ポリチオフェン及びこれらの置換誘導体（例えば、ポリ（３，４−エチレンジオキシチオフェン）等）が好ましい。
A conductive polymer containing such a chemical structure is charged and doped with a dopant. A well-known dopant can be used for a dopant without a restriction | limiting.
Examples of the polymer containing a repeating unit represented by the formulas (1) to (3) include polyaniline, polyoxyphenylene, polyphenylene sulfide, polythiophene, polyfuran, polypyrrole, polymethylpyrrole, and substituted derivatives and copolymers thereof. Etc. Among these, polypyrrole, polythiophene, and substituted derivatives thereof (for example, poly (3,4-ethylenedioxythiophene)) are preferable.
無機半導体の具体例としては、二酸化モリブデン、二酸化タングステン、二酸化鉛、二酸化マンガン等から選ばれる少なくとも１種の化合物が挙げられる。 Specific examples of the inorganic semiconductor include at least one compound selected from molybdenum dioxide, tungsten dioxide, lead dioxide, manganese dioxide and the like.
上記有機半導体および無機半導体として、電導度１０-2〜１０3Ｓ／ｃｍの範囲のものを使用すると、作製したコンデンサのＥＳＲ値が小さくなり好ましい。 When the organic semiconductor and the inorganic semiconductor have an electric conductivity in the range of 10 −2 to 10 3 S / cm, the ESR value of the manufactured capacitor is preferably reduced.
本発明においては、表面に誘電体層を形成した弁作用金属を陽極として、半導体層形成用に設けた反応浴（後述する弁作用金属が漬けられる電解液の浴）中の外部電極（陰極）との間で通電することにより前述した半導体層を形成する。電解液としては、前述した高分子作製用のモノマー、または無機半導体作製用の前駆体（酢酸マンガンや酢酸鉛等）が溶解または半溶解した各種アルコール、各種エステル、各種グライコール等の公知の有機溶媒や水の少なくとも１つを主成分とする溶媒が使用される。電解液中にドーパントが含有されていてもよい。外部電極として白金、タンタル、ニオブ、ＳＵＳ（鉄合金）などの板材や箔が使用される。半導体層形成前に、本発明者が特願２００３−３０７６６号に提案した前記誘電体層に電気的な微小欠陥部を作製した後に半導体層を形成してもよい。また半導体層形成前に特許２０５４５０６号公報に提案されている、誘電体層を有する陽極に酸化剤処理を行う方法をとった後に本発明の方法で半導体層を形成してもよい。 In the present invention, an external electrode (cathode) in a reaction bath (electrolyte bath in which a valve metal to be described later is immersed) provided for forming a semiconductor layer with a valve metal having a dielectric layer formed on the surface as an anode. The above-described semiconductor layer is formed by energizing between the two. As the electrolytic solution, known organic materials such as various alcohols, various esters, various glycols, etc. in which the above-mentioned monomers for polymer production or precursors for inorganic semiconductor production (manganese acetate, lead acetate, etc.) are dissolved or semi-dissolved are used. A solvent mainly containing at least one solvent or water is used. A dopant may be contained in the electrolytic solution. As the external electrode, a plate material such as platinum, tantalum, niobium, SUS (iron alloy) or a foil is used. Before forming the semiconductor layer, the semiconductor layer may be formed after an electrical minute defect portion is formed in the dielectric layer proposed by the present inventor in Japanese Patent Application No. 2003-30766. In addition, the semiconductor layer may be formed by the method of the present invention after the method of oxidizing the anode having a dielectric layer, which is proposed in Japanese Patent No. 2054506, before forming the semiconductor layer.
本発明においては、半導体層形成時の通電電圧は、誘電体層形成時の化成電圧より高くしておくことが重要である。化成電圧より高電圧にしておくことにより通電時の電流を大きくすることができ、半導体層形成時間を大きく短縮することが可能になる。化成電圧より大きい電圧で通電電圧を変えることにより、通電時の電流を数１０μＡから数ｍＡまで任意に変えることができる。なお、通電電流は大きいほど半導体層の形成時間が短縮できるが、数ｍＡを超えると、後記する再化成によっても誘電体層の修復が困難になる場合がある。 In the present invention, it is important that the energization voltage when forming the semiconductor layer is higher than the formation voltage when forming the dielectric layer. By setting the voltage higher than the formation voltage, the current during energization can be increased, and the semiconductor layer formation time can be greatly shortened. By changing the energization voltage with a voltage higher than the formation voltage, the current during energization can be arbitrarily changed from several tens of μA to several mA. Note that the larger the energization current, the shorter the formation time of the semiconductor layer. However, when the current exceeds several mA, it may be difficult to repair the dielectric layer even by re-formation described later.
通電時間および通電時の系の温度は使用する陽極の種類、大きさ、質量、半導体層の種類等によって変化するために、予め実験によって決定されるが、通電時間についてはトータルで数十時間以内に入るように設定することが好ましい。 The energization time and the temperature of the system during energization vary depending on the type of anode used, size, mass, type of semiconductor layer, etc., and are determined in advance by experiments, but the energization time is within a few tens of hours in total. It is preferable to set to enter.
通電は、直流電圧を印加する方法が廉価で好ましいが、任意波形の交流またはパルス電流や直流に重畳した交流等の電圧を印加する方法で行うことも可能である。また通電時に特願２００３―１９４８４６号に記載した定電流ダイオードを介して通電することにより、一定の電流を供給することも可能である。通電を途中で止め、再度（または複数回）通電を行ってもよい。通電によって半導体層を途中まで形成し、後記する再化成を行って半導体層が一部形成されることによる誘電体層の劣化を修復した後、再度本発明により通電、または従来の化成電圧以下の通電を行ってもよいが、好ましくは本発明の化成電圧よりも高い電圧で通電を行う方法で通電・再化成を複数回繰り返して半導体層を形成してもよい。１回の繰り返し時に、通電を複数回行うとか、再化成を複数回行うとかする繰り返し手法も本発明の範囲内である。また、半導体層の形成量を制御する等のために、複数回の通電時の電圧を、少なくとも１回は化成電圧より高くしておき、回数ごとに変化させる手法も本願の範囲内である。 Although a method of applying a DC voltage is inexpensive and preferable, energization can also be performed by a method of applying an AC voltage having an arbitrary waveform, a pulse current, or an AC voltage superimposed on the DC voltage. It is also possible to supply a constant current by energizing through a constant current diode described in Japanese Patent Application No. 2003-194846 during energization. The energization may be stopped halfway and energized again (or a plurality of times). After energization, the semiconductor layer is formed halfway, and after re-formation described later to repair the deterioration of the dielectric layer due to partial formation of the semiconductor layer, the present invention is again energized, or less than the conventional formation voltage. Although energization may be performed, the semiconductor layer may be formed by repeating energization / re-formation a plurality of times, preferably by a method of energizing at a voltage higher than the formation voltage of the present invention. It is also within the scope of the present invention to perform an iterative method in which energization is performed a plurality of times or re-formation is performed a plurality of times during one repetition. In addition, a method of changing the voltage at the time of energization a plurality of times at least once higher than the formation voltage and changing it every number of times in order to control the formation amount of the semiconductor layer is within the scope of the present application.
コンデンサ用電極の陽極体に誘電体層を形成せずに、通電手法で大電流を流して直接半導体層を形成することも可能であるが、後に誘電体層を形成するときに、設けられた半導体層が脱離するために好ましくない。 Although it is possible to form a semiconductor layer directly by passing a large current by energizing method without forming a dielectric layer on the anode body of the capacitor electrode, it was provided when the dielectric layer was formed later. This is not preferable because the semiconductor layer is detached.
誘電体層の厚さは、使用する陽極の種類が同一であれば、化成電圧によって決まる一定の厚さとなる。また、コンデンサの容量は、使用する陽極の種類と大きさと表面積が同一であると、誘電体層の厚さに反比例した一定値を示す。つまり、コンデンサの容量は、同一条件では、化成電圧に反比例した数値を示すことになるが、本発明の方法は、通電電圧を化成電圧より高くしても、容量の減少は無いことから、誘電体層に影響を及ぼさないかあっても極わずかであり、半導体層形成のみに影響を与え、大電流を流して半導体層を形成することができるという好都合な方法である。 If the kind of anode to be used is the same, the thickness of the dielectric layer is a constant thickness determined by the formation voltage. Further, the capacitance of the capacitor exhibits a constant value inversely proportional to the thickness of the dielectric layer when the type, size and surface area of the anode used are the same. In other words, the capacitance of the capacitor shows a value that is inversely proportional to the formation voltage under the same conditions, but the method of the present invention does not decrease the capacitance even when the energization voltage is higher than the formation voltage. Even if it does not affect the body layer, it is negligible, it affects only the formation of the semiconductor layer, and it is an advantageous method in which a large current can be passed to form the semiconductor layer.
本発明においては、半導体層形成後または形成途中に再化成を行って、半導体層が一部または全部形成されたことによる誘電体層の劣化を修復することが好ましい。再化成の方法は、前述した化成方法と同様の方法を利用することができるが、再化成電圧は、通常、化成電圧以下に設定される。再化成時間・温度・電圧等の各種条件は、使用する陽極の種類、大きさ、質量、形成した半導体層の種類等によって変化するので予め行う予備実験により決定される。 In the present invention, it is preferable to repair the deterioration of the dielectric layer due to partial or complete formation of the semiconductor layer by performing re-formation after or during the formation of the semiconductor layer. The re-forming method can use the same method as the above-described forming method, but the re-forming voltage is usually set to be equal to or lower than the forming voltage. Various conditions such as re-formation time, temperature, and voltage vary depending on the type, size, mass, type of semiconductor layer formed, and the like, and thus are determined by preliminary experiments.
本発明では、前述した方法で形成された半導体層の上に導電体層を設ける。導電体層は、例えば、導電ペーストの固化、メッキ、金属蒸着、耐熱性の導電樹脂フイルムの付着等により形成することができる。導電ペーストとしては、銀ペースト、銅ペースト、アルミペースト、カーボンペースト、ニッケルペースト等が好ましい。これらは１種を用いても２種以上を用いてもよい。２種以上を用いる場合、混合してもよく、または別々の層として重ねてもよい。導電ペーストを適用した後、空気中に放置するか、または加熱して固化せしめる。メッキとしては、ニッケルメッキ、銅メッキ、銀メッキ、アルミメッキ等が挙げられる。また蒸着金属としては、アルミニウム、ニッケル、銅、銀等が挙げられる。 In the present invention, a conductor layer is provided on the semiconductor layer formed by the above-described method. The conductor layer can be formed, for example, by solidifying a conductive paste, plating, metal deposition, adhesion of a heat-resistant conductive resin film, or the like. As the conductive paste, silver paste, copper paste, aluminum paste, carbon paste, nickel paste and the like are preferable. These may be used alone or in combination of two or more. When using 2 or more types, they may be mixed or may be stacked as separate layers. After applying the conductive paste, it is left in the air or heated to solidify. Examples of plating include nickel plating, copper plating, silver plating, and aluminum plating. Examples of the deposited metal include aluminum, nickel, copper, and silver.
具体的には、例えば半導体層が形成されたコンデンサ用電極の上にカーボンペースト、銀ペーストを順次積層し導電体層が形成される。 Specifically, for example, a conductor layer is formed by sequentially laminating a carbon paste and a silver paste on a capacitor electrode on which a semiconductor layer is formed.
このようにしてコンデンサ用電極に誘電体層、半導体層および導電体層が順次積層された固体電解コンデンサ素子が作製される。 In this manner, a solid electrolytic capacitor element in which a dielectric layer, a semiconductor layer, and a conductor layer are sequentially laminated on the capacitor electrode is manufactured.
以上のような構成の本発明の固体電解コンデンサ素子は、例えば、樹脂モールド、樹脂ケース、金属製の外装ケース、樹脂のディッピング、ラミネートフイルムによる外装などの外装により各種用途のコンデンサ製品とすることができる。
これらの中でも、とりわけ樹脂モールド外装を行ったチップ状固体電解コンデンサが、小型化と低コスト化が簡単に行えるので好ましい。
The solid electrolytic capacitor element of the present invention having the above-described configuration may be made into a capacitor product for various uses by using, for example, a resin mold, a resin case, a metal outer case, a resin dipping, or a laminate film. it can.
Among these, a chip-shaped solid electrolytic capacitor with a resin mold exterior is particularly preferable because it can be easily reduced in size and cost.
樹脂モールド外装の場合について具体的に説明すると、本発明の固体電解コンデンサは、前記固体電解コンデンサ素子の導電体層の一部を、別途用意した一対の対向して配置された先端部を有するリードフレームの一方の先端部に載置し、さらにコンデンサ用電極の陽極引き出し部（寸法を合わすために陽極引き出し部の先端を切断して使用してもよい。）を前記リードフレームの他方の先端部に載置し、例えば、前者は導電ペーストの固化で、後者はスポット溶接で各々電気的・機械的に接合した後、前記リードフレームの先端部の一部を残して樹脂封口し、樹脂封口外の所定部でリードフレームを切断折り曲げ加工して作製される。前記リードフレームは、前述したように切断加工されて最終的には固体電解コンデンサの外部端子となるが、形状は、箔または平板状であり、材質は鉄、銅、アルミニウムまたはこれら金属を主成分とする合金がもっぱら使用される。リードフレームの一部または全部に半田、錫、チタン等のメッキが施されていてもよい。リードフレームとメッキとの間に、ニッケルまたは銅等の下地メッキがあってもよい。リードフレームに一対の対向して配置された先端部が存在し、先端部間に隙間があることにより、各固体電解コンデンサ素子の陽極部と陰極部とが絶縁される。 The solid electrolytic capacitor according to the present invention will be specifically described in the case of a resin mold exterior. The solid electrolytic capacitor according to the present invention is a lead having a pair of oppositely arranged tip portions prepared separately from a part of the conductor layer of the solid electrolytic capacitor element. Mounted on one tip of the frame, and further, the anode lead portion of the capacitor electrode (the tip of the anode lead portion may be cut and used for matching the dimensions) is used on the other tip portion of the lead frame. For example, the former is solidified of the conductive paste, the latter is electrically and mechanically joined by spot welding, and then the resin is sealed by leaving a part of the tip of the lead frame. The lead frame is cut and bent at a predetermined portion. The lead frame is cut as described above and finally becomes an external terminal of the solid electrolytic capacitor, but the shape is foil or flat plate, and the material is iron, copper, aluminum or these metals as the main components. The alloy is used exclusively. A part or the whole of the lead frame may be plated with solder, tin, titanium, or the like. There may be a base plating such as nickel or copper between the lead frame and the plating. There are a pair of opposed tip portions disposed on the lead frame, and a gap is provided between the tip portions, whereby the anode portion and the cathode portion of each solid electrolytic capacitor element are insulated.
本発明の固体電解コンデンサの封口に使用される樹脂の種類としては、エポキシ樹脂、フェノール樹脂、アルキッド樹脂等固体電解コンデンサの封止に使用される公知の樹脂が採用できるが、各樹脂とも低応力樹脂を使用すると、封止時におきるコンデンサ素子への封止応力の発生を緩和することができるために好ましい。また、樹脂封口するための製造機としてトランスファーマシンが好んで使用される。 As the type of resin used for sealing the solid electrolytic capacitor of the present invention, known resins used for sealing solid electrolytic capacitors such as epoxy resin, phenol resin, alkyd resin, etc. can be adopted, but each resin has low stress. Use of a resin is preferable because the generation of sealing stress on the capacitor element that occurs during sealing can be reduced. A transfer machine is preferably used as a manufacturing machine for sealing the resin.
このように作製された固体電解コンデンサは、導電体層形成時や外装時の熱的および／または物理的な誘電体層の劣化を修復するために、エージング処理を行ってもよい。エージング方法は、固体電解コンデンサに所定の電圧（通常、定格電圧の２倍以内）を印加することによって行われる。エージング時間や温度は、コンデンサの種類、容量、定格電圧によって最適値が変化するので予め実験によって決定されるが、通常、時間は数分から数日間、温度は電圧印加冶具の熱劣化を考慮して３００℃以下で行われる。エージングの雰囲気は、空気中でもよいし、Ａｒ、Ｎ、Ｈｅ等のガス中でもよい。また、減圧、常圧、加圧下のいずれの条件で行ってもよいが、水蒸気を供給しながら前記エージングを行うと誘電体層の安定化が進む場合がある。水蒸気の供給方法の１例として、エージングの炉中に置いた水溜めから熱により水蒸気を供給する方法が挙げられる。 The solid electrolytic capacitor thus manufactured may be subjected to an aging treatment in order to repair the deterioration of the thermal and / or physical dielectric layer during the formation of the conductor layer and during the exterior. The aging method is performed by applying a predetermined voltage (usually within twice the rated voltage) to the solid electrolytic capacitor. Aging time and temperature are determined in advance by experiment because optimum values vary depending on the type, capacity, and rated voltage of the capacitor.Normally, the time is several minutes to several days, and the temperature is determined in consideration of thermal degradation of the voltage application jig. It is performed at 300 ° C. or lower. The aging atmosphere may be air or a gas such as Ar, N, or He. Moreover, although it may be performed under any conditions of reduced pressure, normal pressure, and increased pressure, stabilization of the dielectric layer may progress if the aging is performed while supplying water vapor. One example of a method for supplying water vapor is a method for supplying water vapor by heat from a water reservoir placed in an aging furnace.
電圧印加方法として、直流、任意の波形を有する交流、直流に重畳した交流やパルス電流等の任意の電流を流すように設計することができる。エージングの途中に一旦電圧印加を止め、再度電圧印加を行うことも可能である。 As a voltage application method, it can be designed to flow an arbitrary current such as a direct current, an alternating current having an arbitrary waveform, an alternating current superimposed on the direct current, or a pulse current. It is also possible to stop the voltage application once during the aging and apply the voltage again.
本発明で製造される固体電解コンデンサ素子は、例えば、電源回路等の高容量のコンデンサを用いる回路に好ましく用いることができ、これらの回路は、パソコン、サーバー、カメラ、ゲーム機、ＤＶＤ、ＡＶ機器、携帯電話等の各種デジタル機器や、各種電源等の電子機器に利用可能である。本発明で製造された固体電解コンデンサ素子は、容量が期待どおり存在し、また性能がよいことから、これを用いることにより初期不良の少ない電子回路及び電子機器を得ることができる。 The solid electrolytic capacitor element manufactured by the present invention can be preferably used for a circuit using a high-capacitance capacitor such as a power supply circuit, and these circuits are used for personal computers, servers, cameras, game machines, DVDs, AV equipment It can be used for various digital devices such as mobile phones and electronic devices such as various power supplies. Since the solid electrolytic capacitor element manufactured according to the present invention has a capacity as expected and has a good performance, an electronic circuit and an electronic device with few initial defects can be obtained by using this.
半導体層を形成するときに、通電電圧を化成電圧より高くすることを含む本発明の製造方法によれば、半導体層形成時間が短くでき性能が良好な固体電解コンデンサ素子を得ることができる。 According to the manufacturing method of the present invention including making the energization voltage higher than the formation voltage when forming the semiconductor layer, a solid electrolytic capacitor element having a good performance and a short semiconductor layer formation time can be obtained.
以下、本発明を具体例を挙げてさらに詳細に説明するが、以下の例により本発明は限定されるものではない。 Hereinafter, the present invention will be described in more detail with specific examples, but the present invention is not limited to the following examples.
実施例１〜３：
ＣＶ9.2万／ｇのタンタル粉を0.095ｇ使用して、大きさ3.8×3.0×1.5ｍｍの焼結体を多数個作製した（焼結条件：1330℃，３０分、焼結体密度5.6ｇ／ｃｍ3、0.29ｍｍφのＴａリード線を使用）。焼結体を0.1％燐酸水溶液中にリード線の一部を除いて浸漬し、負極のＴａ板電極との間に１０Ｖを印加し、８０度で５時間化成し、Ｔａ2Ｏ5からなる誘電体層を形成した。この焼結体に、３０％硫酸を加熱して得た硫酸蒸気を５時間さらして、誘電体層に電気的な多数の微小欠陥を形成した。
表１に記載した実施例１〜３の３種の電解液を用意した。ついで焼結体とリード線の一部を、実施例１〜３の電解液に各々漬け、焼結体側を陽極として、別途用意した負極の白金電極との間に１２Ｖの電圧を室温（実施例３のみ５℃）で１５分間印加して半導体層を形成するための通電を行った。引き上げ洗浄乾燥した後、0.1％酢酸水溶液中で誘電体層の微小なＬＣの欠陥を修復するための再化成（８０℃、１５分、６Ｖ）を行った。前記通電と再化成を１２回繰り返した後水洗浄乾燥し、陰極である半導体層を形成した。さらにカーボンペースト、銀ペーストを順次積層して固体電解コンデンサ素子を作製した。
Examples 1-3:
A large number of sintered bodies with a size of 3.8 × 3.0 × 1.5 mm were prepared using 0.095 g of CV 92,000 / g tantalum powder (sintering conditions: 1330 ° C., 30 minutes, sintered body density 5.6 g. / Cm 3 , 0.29mmφ Ta lead wire). The sintered body is immersed in a 0.1% phosphoric acid aqueous solution with a part of the lead wire removed, 10 V is applied between the negative electrode and the Ta plate electrode, and the dielectric is composed of Ta 2 O 5 at 80 ° C. for 5 hours. A body layer was formed. The sintered body was exposed to sulfuric acid vapor obtained by heating 30% sulfuric acid for 5 hours to form a large number of electrical micro defects in the dielectric layer.
Three types of electrolyte solutions of Examples 1 to 3 described in Table 1 were prepared. Next, a part of the sintered body and the lead wire are dipped in the electrolytic solutions of Examples 1 to 3, respectively, and the sintered body side is used as an anode, and a voltage of 12 V is set at room temperature (Example) 3 was applied at 5 ° C. for 15 minutes to conduct electricity to form the semiconductor layer. After pulling up, drying and drying, re-formation (80 ° C., 15 minutes, 6 V) was performed in 0.1% acetic acid aqueous solution to repair minute LC defects in the dielectric layer. The energization and re-chemical conversion were repeated 12 times, followed by washing with water and drying to form a semiconductor layer as a cathode. Further, a carbon paste and a silver paste were sequentially laminated to produce a solid electrolytic capacitor element.
別途用意した、表面に錫メッキしたリードフレームの両凸部の陽極側に焼結体のリード線を載置し、陰極側に焼結体の銀ペースト側を載置し、前者は、スポット溶接で、後者は、銀ペーストで接続した。その後、エポキシ樹脂でリードフレームの一部を除いて封口し、リードフレームは封口した樹脂外の所定場所で切断された後折り曲げ加工し、大きさ7.3×4.3×2.8ｍｍの外装をし、さらに１０５℃、４Ｖ、３時間エージングして定格2.5Ｖのチップ状固体電解コンデンサを作製した。作製したコンデンサについて、容量、ＥＳＲ（等価直列抵抗）及びＬＣ（漏れ電流）の性能を以下の方法で測定した。
容量：ヒューレットパッカード社製ＬＣＲ測定器を用い、室温、１２０Ｈｚで容量を測定した。
ＥＳＲ：コンデンサの交流に対する抵抗性を示すインピーダンスの指標となる１００ｋＨＺで測定した。
ＬＣ：室温において、所定の直流電圧を作製したコンデンサの端子間に３０秒間印加し続けた後に測定した。
結果を表２にまとめて示す。
The lead wire of the sintered body is placed on the anode side of both convex parts of the lead frame with tin plating on the surface, and the silver paste side of the sintered body is placed on the cathode side. The latter was connected with silver paste. Thereafter, the lead frame is partially sealed with an epoxy resin, and the lead frame is cut at a predetermined location outside the sealed resin and then bent to form an exterior having a size of 7.3 × 4.3 × 2.8 mm. A chip-shaped solid electrolytic capacitor having a rating of 2.5 V was produced by aging at 4 ° C. for 3 hours. About the produced capacitor | condenser, the capacity | capacitance, ESR (equivalent series resistance), and LC (leakage current) performance were measured with the following method.
Capacity: The capacity was measured at room temperature and 120 Hz using a Hewlett Packard LCR measuring instrument.
ESR: Measured at 100 kHz as an impedance index indicating the resistance of the capacitor to alternating current.
LC: Measured after continuously applying a predetermined DC voltage between terminals of a capacitor having been prepared at room temperature for 30 seconds.
The results are summarized in Table 2.
比較例１：
実施例１で通電電圧を８Ｖにした以外は実施例１と同様にしてチップ状固体電解コンデンサを作製し、同様に性能を測定した。結果を表２に示す。
Comparative Example 1:
A chip-shaped solid electrolytic capacitor was produced in the same manner as in Example 1 except that the energization voltage was changed to 8 V in Example 1, and the performance was measured in the same manner. The results are shown in Table 2.
比較例２：
実施例１で通電電圧を８Ｖにし、通電時間を２０時間とした以外は実施例１と同様にしてチップ状固体電解コンデンサを作製し、性能を測定した。結果を表２に示す。
Comparative Example 2:
A chip-shaped solid electrolytic capacitor was produced in the same manner as in Example 1 except that the energization voltage was 8 V and the energization time was 20 hours in Example 1, and the performance was measured. The results are shown in Table 2.
実施例４〜５：
ＣＶ１５万／ｇの一部窒化したニオブ粉（窒素量１万ｐｐｍ、表面は自然酸化されている。全酸素量は9.6万ｐｐｍ）を0.08ｇ使用して、大きさ4.0×3.4×1.7ｍｍの焼結体を多数個作製した（焼結条件：1300℃、３０分、焼結体密度3.5ｇ／ｃｍ3、0.29ｍｍφのＮｂリード線を使用）。焼結体を0.1％燐酸水溶液中にリード線の一部を除いて浸漬し、負極のＴａ板電極との間に２０Ｖを印加し、８０度で５時間化成し、Ｎｂ2Ｏ5を主成分とする誘電体層を形成した。この焼結体を３％エチレンジオキシチオフェンアルコール溶液と1.5％過硫酸アンモンが溶解した１３％アントラキノンスルホン酸水溶液とに交互に浸漬することを７回繰り返すことにより誘電体層上にエチレンジオキシポリマーを主成分とする複数の微小接触物を付着させ、誘電体層に電気的な微小欠陥部分を複数個作製した。走査型電子顕微鏡（ＳＥＭ）観察によると微小接触物は誘電体層のおおよそ１０％を点状に覆っていた。ついで焼結体を表１の実施例４に記載した電解液（５％酢酸鉛）（実施例５では実施例２と同様の電解液）に漬け、焼結体側を陽極として、電解液中に配置した負極の白金電極との間に室温で２４Ｖの直流電圧を１０分間印加し、半導体層を形成するための通電を行った。引き上げ洗浄乾燥した後、0.1％酢酸水溶液中で誘電体層の微小なＬＣの欠陥を修復するための再化成（８０℃、３０分、１４Ｖ）を行った。前記通電と再化成を１０回繰り返した後水洗浄乾燥し、陰極の半導体層を形成した。さらにカーボンペースト、銀ペーストを順次積層して固体電解コンデンサ素子を作製した。その後エージング温度のみ８５℃にした以外は実施例１と同様にして定格４Ｖのチップ状固体電解コンデンサを作製した。作製したコンデンサの性能を表２に示す。
Examples 4-5:
CV 150,000 / g partially nitrided niobium powder (the amount of nitrogen is 10,000ppm, the surface is naturally oxidized. The total oxygen amount is 96,000ppm) is 0.08g, and the size is 4.0 × 3.4 × 1.7mm A large number of sintered bodies were produced (sintering conditions: 1300 ° C., 30 minutes, sintered body density 3.5 g / cm 3 , Nb lead wire of 0.29 mmφ was used). The sintered body is immersed in a 0.1% phosphoric acid aqueous solution except for a part of the lead wire, 20V is applied between the negative electrode and the Ta plate electrode, and the resultant is formed at 80 ° C. for 5 hours, and Nb 2 O 5 as a main component. A dielectric layer was formed. By alternately immersing this sintered body in a 3% ethylenedioxythiophene alcohol solution and a 13% anthraquinone sulfonic acid aqueous solution in which 1.5% ammonium persulfate is dissolved, the ethylenedioxypolymer is formed on the dielectric layer by repeating 7 times. A plurality of microcontacts mainly composed of the above were adhered to produce a plurality of electrical microdefects in the dielectric layer. According to observation with a scanning electron microscope (SEM), the fine contact material covered approximately 10% of the dielectric layer in the form of dots. Next, the sintered body was immersed in the electrolytic solution (5% lead acetate) described in Example 4 of Table 1 (in Example 5, the same electrolytic solution as in Example 2), and the sintered body side was used as an anode in the electrolytic solution. A DC voltage of 24 V was applied at room temperature for 10 minutes between the placed platinum electrode of the negative electrode and energization was performed to form a semiconductor layer. After pulling up, drying and drying, re-formation (80 ° C., 30 minutes, 14 V) was performed in 0.1% acetic acid aqueous solution to repair minute LC defects in the dielectric layer. The energization and re-chemical conversion were repeated 10 times, followed by washing with water and drying to form a cathode semiconductor layer. Further, a carbon paste and a silver paste were sequentially laminated to produce a solid electrolytic capacitor element. Thereafter, a chip-shaped solid electrolytic capacitor having a rating of 4 V was produced in the same manner as in Example 1 except that only the aging temperature was 85 ° C. Table 2 shows the performance of the manufactured capacitor.
実施例６：
実施例５で誘電体層に電気的な微小欠陥部分を作製する代わりに、誘電体層を形成した焼結体を、１０％過硫酸アンモン水溶液に浸漬して乾燥させたこと以外は、実施例５と同様にしてチップ状固体電解コンデンサを作製した。作製したコンデンサの性能を表２に示す。
Example 6:
Example 5 except that in Example 5, the sintered body on which the dielectric layer was formed was dipped in 10% ammonium persulfate aqueous solution and dried instead of producing the electrical minute defect portion in the dielectric layer. In the same manner as in 5, a chip-shaped solid electrolytic capacitor was produced. Table 2 shows the performance of the manufactured capacitor.
比較例３：
実施例５で通電電圧を６Ｖにした以外は、実施例５と同様にしてチップ状固体電解コンデンサを作製した。測定したコンデンサの性能を表２に示す。
Comparative Example 3:
A chip-shaped solid electrolytic capacitor was produced in the same manner as in Example 5 except that the energizing voltage was changed to 6 V in Example 5. Table 2 shows the measured capacitor performance.
比較例４：
実施例５で通電電圧を６Ｖにし、通電時間を２４時間にした以外は、実施例５と同様にしてチップ状固体電解コンデンサを作製した。コンデンサの性能を表２に示す。
Comparative Example 4:
A chip-shaped solid electrolytic capacitor was produced in the same manner as in Example 5 except that the energization voltage was 6 V and the energization time was 24 hours in Example 5. Table 2 shows the performance of the capacitor.
実施例１〜３と比較例１〜２、実施例４〜６と比較例３〜４を各々比べると、半導体層形成時の通電電圧を化成電圧より高くすることにより短時間で半導体層が形成され、性能が良好な固体電解コンデンサが作製されることがわかる。 When Examples 1 to 3 and Comparative Examples 1 to 2 and Examples 4 to 6 and Comparative Examples 3 to 4 are respectively compared, a semiconductor layer can be formed in a short time by making the energization voltage at the time of forming the semiconductor layer higher than the conversion voltage. Thus, it can be seen that a solid electrolytic capacitor with good performance is produced.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003279228A JP4367752B2 (en) | 2003-07-24 | 2003-07-24 | Method for manufacturing solid electrolytic capacitor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003279228A JP4367752B2 (en) | 2003-07-24 | 2003-07-24 | Method for manufacturing solid electrolytic capacitor element |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005045118A true JP2005045118A (en) | 2005-02-17 |
| JP2005045118A5 JP2005045118A5 (en) | 2006-08-31 |
| JP4367752B2 JP4367752B2 (en) | 2009-11-18 |
Family
ID=34265402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003279228A Expired - Fee Related JP4367752B2 (en) | 2003-07-24 | 2003-07-24 | Method for manufacturing solid electrolytic capacitor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4367752B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142070A (en) * | 2005-11-17 | 2007-06-07 | Tayca Corp | Dopant solution for conductive polymer, oxidizing agent also serving as dopant for conductive polymer, conductive composition, solid electrolytic capacitor, and method of manufacturing same |
-
2003
- 2003-07-24 JP JP2003279228A patent/JP4367752B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142070A (en) * | 2005-11-17 | 2007-06-07 | Tayca Corp | Dopant solution for conductive polymer, oxidizing agent also serving as dopant for conductive polymer, conductive composition, solid electrolytic capacitor, and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4367752B2 (en) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974645B2 (en) | Solid electrolytic capacitor element, manufacturing method thereof, and solid electrolytic capacitor | |
| JP4299297B2 (en) | Capacitor and method for manufacturing the capacitor | |
| JP4596543B2 (en) | Manufacturing method of solid electrolytic capacitor | |
| JP4701940B2 (en) | Solid electrolytic capacitor element, solid electrolytic capacitor and manufacturing method thereof | |
| JP4614269B2 (en) | Solid electrolytic capacitor | |
| JPWO2007004554A1 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
| KR101093502B1 (en) | Solid electrolytic capacitor and the use thereof | |
| JP4827195B2 (en) | Method for manufacturing solid electrolytic capacitor element | |
| JP2005101562A (en) | Chip solid electrolytic capacitor and its manufacturing method | |
| US7355842B2 (en) | Chip solid electrolyte capacitor and production method of the same | |
| JP4404730B2 (en) | Solid electrolytic capacitor | |
| JP4689381B2 (en) | Capacitor element manufacturing method | |
| JP4367752B2 (en) | Method for manufacturing solid electrolytic capacitor element | |
| JP4488303B2 (en) | Capacitor manufacturing method | |
| JP3992706B2 (en) | Capacitor manufacturing method | |
| WO2007004555A1 (en) | Solid electrolytic capacitor element and production method thereof | |
| JP4451235B2 (en) | Manufacturing method of solid electrolytic capacitor | |
| JP4699082B2 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
| TWI399773B (en) | Chip solid electrolytic capacitor and its manufacturing method | |
| JP5099831B2 (en) | Manufacturing method of solid electrolytic capacitor | |
| TWI469163B (en) | Solid electrolytic capacitor element, solid electrolytic capacitor and manufacturing method thereof | |
| JP2005101592A (en) | Sintered compact and chip solid electrolytic capacitor using the same | |
| JP2005109466A (en) | Capacitor and method of manufacturing same | |
| WO2005008701A1 (en) | Method for producing solid electrolytic capacitor | |
| JP2007036091A (en) | Method of manufacturing solid electrolytic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060711 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090820 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4367752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |