JP2005042158A - Method and apparatus for plating - Google Patents
Method and apparatus for plating Download PDFInfo
- Publication number
- JP2005042158A JP2005042158A JP2003202515A JP2003202515A JP2005042158A JP 2005042158 A JP2005042158 A JP 2005042158A JP 2003202515 A JP2003202515 A JP 2003202515A JP 2003202515 A JP2003202515 A JP 2003202515A JP 2005042158 A JP2005042158 A JP 2005042158A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- seed layer
- diaphragm
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000007747 plating Methods 0.000 title claims abstract description 162
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 239000010949 copper Substances 0.000 claims abstract description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052802 copper Inorganic materials 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 15
- -1 hydrogen ions Chemical class 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 10
- 238000009713 electroplating Methods 0.000 claims abstract description 7
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 5
- 150000001768 cations Chemical class 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 10
- 230000035699 permeability Effects 0.000 claims description 8
- 239000011148 porous material Substances 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 description 13
- 239000012466 permeate Substances 0.000 description 8
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 7
- 229910001431 copper ion Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920001817 Agar Polymers 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000008272 agar Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板などの基板の表面に回路パターン配線や接点用のバンプ(導電性突起媒体)などを銅めっきなどの金属めっきを用いて形成するためのめっき方法およびこれに用いるめっき装置に関するものである。
【0002】
【従来の技術】
近年、半導体装置にあっては、微細化による高性能化に加え、配線抵抗の低減、配線不良の原因となるエレクトロマイグレーション耐性の向上を目的として、配線材料を従来一般に用いられていたアルミニウムから銅に置き換えることが行われている。この種の銅配線を形成するにあたっては、銅はアルミニウムのようにRIE(反応性イオンエッチング)による加工が困難であることから、絶縁膜中に予め配線溝(トレンチ)や微孔(ビアホール)等の配線用の微細凹部を形成しておき、この微細凹部内に銅を埋込み、しかる後、CMP(化学的機械的研磨)で余分な銅(配線材料)を除去し平坦化して配線とする、いわゆるダマシン法が一般に採用されている。この銅の埋め込みには、主にめっき法が用いられている。このめっき工程においては、回路形状の配線用の微細凹部の中に選択的に銅めっき膜が析出し、それ以外の部分では、銅めっき膜の析出が少ないことが望ましい。
【0003】
銅めっき工程においては、微細構造の配線用の微細凹部の内部に銅をボイド(空隙)無く埋め込むために様々な努力がなされている。例えば、微細部分にめっきが優先的に起こるような添加剤をめっき液中に含ませることにより、配線溝や微孔といったパターン部の底からめっき膜を成長させる、いわゆるボトムアップ成長を実現している。
【0004】
一方、回路形状の配線溝等の中に選択的に銅めっき膜を析出させるための技術としては、含浸体を半導体ウェハ等の基板に接触させ、また接触方向に相対的に動かしながらめっきを行うという方法が知られている(例えば、特許文献1参照)。この技術で用いる含浸体としては、PVA、多孔質テフロン(登録商標)、ポリプロピレン等を繊維状に編んだり、漉いて紙状に加工したりしたもの、あるいはゲル化シリコン酸化物や寒天質等の不定形物などが一般に使用される。
【0005】
【特許文献1】
特開2000−232078
【0006】
【発明が解決しようとする課題】
しかし、配線溝等のパターン部の内部に銅等の配線材料を完全に埋め込んで銅配線を形成するためには、パターン部以外にもかなりの厚さの銅膜を形成し、パターン部以外に成膜された余剰の銅膜をCMP法により除去する必要がある。このため、除去すべき銅の量が多い場合には、CMP時間が長くなり、コストアップに繋がってしまうばかりでなく、CMP後の基板の研磨面に面内不均一性があると、研磨後に残存する配線の深さが基板内で異なり、この結果、研磨時間が長くなればなる程、配線性能のCMPの性能に対する依存度が大きくなってしまう。
【0007】
このような問題を解決するため、めっき液の浴組成や、使用する光沢剤等、めっき液での工夫が行われており、これらによってある程度は目的が達成されるが、一定の限界があった。
【0008】
一方、含浸体を基板に接触させ、また接触方向に相対的に動かしながらめっきを行うという方法にあっては、この含浸体の表面粗さは、一般に数ミクロンから数百ミクロンであり、このような表面粗さを有する含浸材は、表面粗さがサブミクロンから数ミクロンである半導体基板上の凹凸面を平坦化するには問題があるものであった。
【0009】
また、この技術では、含浸体を接触させながら接触面に対して水平方向に相対的に移動(擦り)させることにより、めっき液の供給量を凹凸部で変え、平坦性の向上を試みているが、上述したような表面粗さにより思うような効果が得られ難いと言う問題があった。
【0010】
更に、含浸材を接触させるための荷重を大きくし多孔質の空間部を押し潰すことにより、平坦性は向上すると考えられるが、その場合には、基板に非常に大きな荷重を掛ける必要があり、このため、lowーk材などの柔らかい絶縁膜を対象とした場合には、膜が破壊されたり、まためっき表面にも傷が入りやすくなるなど実現化が困難であった。
【0011】
本発明は、上記事情に鑑みて為されたもので、回路形状の配線溝や微孔等の配線用の微細凹部の内部に選択的に銅膜等の金属めっき膜を析出させることができるようにしためっき方法及びめっき装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
請求項1に記載の発明は、配線用の微細凹部を有する基板上にシード層を形成し、このシード層とアノードとの間にめっき液を満たしつつ通電して金属めっきを行い、前記微細凹部内に配線材料を充填する電気めっき方法であって、めっき液中の水素イオンの透過を阻害することなく、金属イオンの透過を阻害する隔膜を前記シード層に接触乃至近接させつつ、前記シード層と前記アノードとの間に通電して金属めっきを行うことを特徴とするめっき方法である。
【0013】
これにより、主にシード層と隔膜に挟まれた領域に存在するめっき液に含まれる金属イオンのみをめっきに寄与させることで、基板上面の平面部と隔膜で挟まれた領域に存在して、めっきに寄与する金属イオンを含むめっき液の液量が、基板に設けた配線溝等の配線用の微細凹部と隔膜で挟まれた(区画された)領域に存在して、めっきに寄与する金属イオンを含むめっき液の液量よりも少なくなるように制限して、配線用の微細凹部内にめっきされる金属めっき量に比べて、配線用の微細凹部以外の平面部にめっきされる金属めっき量を少なくすることができる。
【0014】
請求項2に記載の発明は、前記シード層と前記アノードとの間の通電を解き、前記隔膜を前記シード層から離して、前記隔膜と前記シード層との間に新たなめっき液を導入することを特徴とする請求項1記載のめっき方法である。
これにより、シード層と隔膜で挟まれた領域に存在するめっき液に含まれて、めっきに寄与する金属イオンが枯渇する前に、シード層と隔膜で挟まれた領域に新たなめっき液を導入し、これを繰り返すことで、所望の膜厚のめっき膜を得ることができる。
【0015】
請求項3に記載の発明は、前記配線材料は、銅であることを特徴とする請求項1または2記載のめっき方法である。
請求項4に記載の発明は、前記隔膜は、1価の陽イオンを選択的に透過させる1価陽イオン選択透過性を有するイオン交換体からなることを特徴とする請求項3記載のめっき方法である。
これにより、1価の陽イオンである水素イオン(H+)は隔膜を透過するが、2価の陽イオンである銅イオン(Cu2+)は隔膜を透過しないか、または透過し難くすることができる。
【0016】
請求項5に記載の発明は、表面にシード層を形成した配線用の微細凹部を有する基板を保持する基板ホルダと、前記基板ホルダで保持した基板の表面に対峙して配置されるアノードと、前記基板ホルダと前記アノードとの間に該基板ホルダで保持した基板に接触乃至近接自在に配置され、めっき液中の水素イオンの透過を阻害することなく、金属イオンの透過を阻害する隔膜と、前記基板ホルダで保持した基板と前記アノードとの間にめっき液を満たしてめっき電圧を印加する電源とを有することを特徴とするめっき装置である。
【0017】
請求項6に記載の発明は、前記隔膜は、1価の陽イオンを選択的に透過させる1価陽イオン選択透過性を有するイオン交換体からなることを特徴とする請求項5記載のめっき装置である。
請求項7に記載の発明は、前記アノード及び前記隔膜は、上下動自在な基板ヘッドに一体に組み込まれていることを特徴とする請求項5または6記載のめっき装置である。このように、アノードと隔膜を上下動自在な基板ヘッドに一体に組み込むことで、構造の簡素化を図ることができる。
【0018】
請求項8に記載の発明は、前記基板ホルダと前記基板ヘッドは、相対的に移動自在に構成されていることを特徴とする請求項7記載のめっき装置である。この相対的な移動としては、例えば基板ホルダと基板ヘッドの少なくとも一方の、自転運動、公転運動、往復運動、スクロール運動等が挙げられる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明の実施の形態におけるめっき装置の要部を模式的に示す。図1に示すように、このめっき装置は、上下動自在で、表面を上向き(フェースアップ)にして基板Wを着脱自在に保持する基板ホルダ10と、この基板ホルダ10の上方に上下動自在に配置された電極ヘッド12とを有している。
【0020】
基板ホルダ10の上方には、該基板ホルダ10の周縁部を囲繞するように、リング状で弾性体からなるリップシール14と該リップシール14の周囲を囲繞する板ばね状の電気接点16とが同心状に配置されている。これにより、基板Wを保持して基板ホルダ10を上昇させると、基板ホルダ10で保持した基板Wの周縁部にリップシール14が当接し、更に上昇させて、基板Wの周縁部にリップシール14を圧接させることで、ここを水密的にシールし、これによって、基板Wの上面とリップシール14でめっき槽18が区画形成される。同時に、基板Wの周縁部に電気接点16が押付けられて通電し、この基板Wの表面に設けたシード層48が、電源19の陰極に接続されてカソードとなるように構成されている。
【0021】
更に、リップシール14の側上方に位置して、前述のようにして、基板Wの上面とリップシール14で区画形成しためっき槽18の内部にめっき液20を供給するめっき液供給ノズル22が配置されている。また、図示しないが、リップシール14の側上方に位置して、上下動自在で、めっき槽18内のめっき液を吸引して回収するめっき液回収ノズルが配置されている。
ここで、電気接点16をリップシール14の外側に配置することで、電気接点16がめっき槽18内に導入しためっき液20で汚染されることを防止することができる。
【0022】
電極ヘッド12は、下方に開口した有底円筒状のハウジング24と、このハウジング24の下端開口部を塞ぐように配置された高抵抗構造体26とを有している。すなわち、このハウジング24の下部には、内方に突出した内方突出部24aが、高抵抗構造体26の上部にはフランジ部26aがそれぞれ設けられ、このフランジ部26aを内方突出部24aに引っ掛けることで、ハウジング24に高抵抗構造体26が保持されている。
【0023】
この高抵抗構造体26は、アルミナ,SiC,ムライト,ジルコニア,チタニア,コージライト等の多孔質セラミックスまたはポリプロピレンやポリエチレンの焼結体等の硬質多孔質体、あるいはこれらの複合体、更には織布や不織布で構成される。例えば、アルミナ系セラミックスにあっては、ポア径30〜200μm、SiCにあっては、ポア径30μm以下、気孔率20〜95%、厚み1〜20mm、好ましくは5〜20mm、更に好ましくは8〜15mm程度のものが使用される。この例では、例えば気孔率30%、平均ポア径100μmでアルミナ製の多孔質セラミックス板から構成されている。そして、この内部にめっき液を含有させることで、つまり多孔質セラミックス板自体は絶縁体であるが、この内部にめっき液を複雑に入り込ませ、厚さ方向にかなり長い経路を辿らせることで、めっき液の電気伝導率より小さい電気伝導率を有するように構成されている。
【0024】
このように高抵抗構造体26をハウジング24内に配置し、この高抵抗構造体26によって大きな抵抗を発生させることで、シード層48や銅膜50(図2参照)の抵抗の影響を無視できる程度となし、基板Wの表面の電気抵抗による電流密度の面内差を小さくして、めっき膜の面内均一性を向上させることができる。
【0025】
ハウジング24の内部には、高抵抗構造体26の上部に位置して、電源19の陽極に接続されるアノード28が配置され、このアノード28の上面には、めっき液導入管30が取付けられている。なお、図示していないが、ハウジング24には、この内部のめっき液を吸引して排出するめっき液排出管が接続されている。
【0026】
めっき液導入管30は、高抵抗構造体26に均一にめっき液を供給できるように、マニホールド構造が採用されている。即ち、その長手方向に沿った所定の位置に、この内部に連通する多数の細管32を連結している。そして、アノード28のこの細管32に対応する位置には細孔が設けられ、細管32は、これらの細孔内を下方に延びて、高抵抗構造体26の上面に達するように構成されている。
【0027】
これにより、めっき液導入管30に導入されためっき液は、細管32を通過して高抵抗構造体26の上面に達し、この高抵抗構造体26の内部に含有されて、アノード28と下記の隔膜34との間を満たし、めっき液排出管(図示せず)を吸引することで、外部に排出されるようになっている。
ここで、アノード28は、スライムの生成を抑制するため、含有量が0.03〜0.05%のリンを含む銅(含リン銅)で構成されているが、不溶解のものを使用してもよい。
【0028】
高抵抗構造体26の下面には、めっき液中の水素イオンの透過を阻害することなく、銅イオンの透過を阻害する隔膜34が、貼着等により取付けられている。この隔膜34は、この例では、一価の陽イオンのみを選択的に透過する一価陽イオン選択透過性を有するイオン交換体で構成されており、これによって、1価の陽イオンである水素イオン(H+)は隔膜34を透過するが、2価の陽イオンである銅イオン(Cu2+)は隔膜34を透過しないか、または透過し難くなるようになっている。この一価陽イオン選択透過性を有するイオン交換体としては、例えば、ネオセプラー(商品名、(株)トクヤマ製)や、セレミオン(商品名、旭硝子(株)製)等が挙げられる。
【0029】
このように、高抵抗構造体26の下面に一価陽イオン選択透過性を有するイオン交換体からなる隔膜34を取付けることで、電極ヘッド12のハウジング24の内部に供給されるめっき液に含まれる水素イオンは、前述のように、基板Wの上面とリップシール14で区画形成されるめっき槽18内に供給されるめっき液20内に流入するが、銅イオンは流入しないか、または流入し難くすることができる。これにより、めっき電流を流しながら、めっき槽18内に供給されるめっき液20に含まれる銅イオンをめっきに寄与させ、ハウジング24の内部に供給されるめっき液に含まれる銅イオンは、めっきに寄与しないか、または殆ど寄与しないようにすることができる。
【0030】
この実施の形態においては、高抵抗構造体26の外周側面にこれを囲むようにバンド状の絶縁性部材36を巻きつけており、電流が高抵抗構造体26の外周側面から流れることを防いでいる。この絶縁性部材36の材質としては、例えばフッ素ゴムのような伸縮性材料が挙げられる。
【0031】
次に、この実施の形態のめっき装置でめっきを行うときの動作を、図2を更に参照して説明する。なお、この例では、図2に示すように、表面に堆積させた、例えばSiO2からなる酸化膜やlow−k材膜等の絶縁膜40の内部に、例えばリソグラフィ・エッチング技術により、配線用の微細凹部としての微孔(ビアホール)42と配線溝(トレンチ)44を形成し、その上にTaN等からなるバリア層46、更にその上に電解めっきの給電層としてのシード層48をスパッタリング等により形成した基板Wを用意し、この基板の表面に電解銅めっきを施して、配線用の微細凹部としての微孔(ビアホール)42と配線溝(トレンチ)44の内部に銅を埋込む場合について説明する。
【0032】
先ず、シード層48を形成した基板Wを保持した基板ホルダ10を上昇させ、この基板Wの周縁部をリップシール14に圧接させて、基板Wの上面とリップシール14との間でめっき槽18を区画形成し、同時に電気接点16をシード層48に接触させておく。一方、電極ヘッド12にあっては、ハウジング24の内部にめっき液を供給し、高抵抗構造体26の内部にめっき液を保持させておく。そして、めっき槽18の内部にめっき液を供給する。この時の概要を図2(a)に示す。
【0033】
次に、電極ヘッド12を下降させ、隔膜34の下面を、基板ホルダ10で保持した基板Wの表面(上面)に近接させる。なお、隔膜34の下面を基板Wの表面に接触させても良いが、接触させることなく、近接させることで、基板の表面に形成されたシード層48や、下記の成膜した銅膜50の表面にスクラッチが発生することを防止することができる。この状態で、電源19を介して、アノード28とカソードとしてのシード層48との間にめっき電圧を印加して電解めっきを行う。この時の状態の概要を図2(b)に示す。
【0034】
これにより、一価陽イオン選択透過性を有するイオン交換体からなる隔膜34を介して、電極ヘッド12のハウジング24の内部に供給されるめっき液に含まれる水素イオンは、基板Wの上面とリップシール14で区画形成されるめっき槽18内に供給されためっき液20内に流入するが、銅イオンは流入しないか、または流入し難くすることで、シード層48と隔膜34に挟まれた領域に存在するめっき液20に含まれる金属イオンのみをめっきに寄与させることができる。これによって、基板Wの上面の平面部と隔膜34で挟まれた領域に存在して、めっきに寄与する金属イオンを含むめっき液の液量が、基板Wに設けた配線溝44等の配線用の微細凹部と隔膜34で挟まれた(区画された)領域に存在して、めっきに寄与する金属イオンを含むめっき液の液量よりも少なくなるように制限して、配線用の微細凹部42,44内にめっきされる銅量に比べて、配線用の微細凹部42,44以外の平面部(非配線領域)にめっきされる銅量を少なくすることができる。つまり、図2(c)に示すように、配線用の微細凹部42,44の内部に成膜される銅膜50の膜厚の方が、基板Wの上面の平坦部に成膜される銅膜50の膜厚より厚くなるようにすることができる。
【0035】
そして、シード層48と隔膜34で挟まれた領域に存在するめっき液20に含まれて、めっきに寄与する金属イオンが枯渇する直前となった時に、アノード28とカソードとしてのシード層48との間へのめっき電流の投入を解き、電極ヘッド12を上昇させた後、めっき槽18内に残っためっき液をめっき液吸引ノズルで吸引して除去する。この時の概要を図2(d)に示す。
【0036】
上記の処理を1サイクルとして、銅膜50が所定の膜厚となるように、このサイクルを繰り返す。
また、スループット向上を考えた場合、サイクル数を少なくする必要がある。その場合には1サイクルでめっきをする量が増えるため、めっき液中の銅濃度として30g/L以上であることが望ましい。
そして、銅膜50の膜厚が所定の膜厚となったとき、基板ホルダ10を下降させ、この基板ホルダ10で保持しためっき後の基板Wを次工程に搬送する。
【0037】
なお、基板Wの面内膜厚分布を改善するため、非接触によるめっき時、または非めっき時に、基板ホルダ10で保持した基板Wと電極ヘッド12に取付けた隔膜34との相対的な位置関係をずらすよう、基板ホルダ10または電極ヘッド12の少なくとも一方を、自転運動、公転運動、往復運動またはスクロール運動等、任意に移動させるようにしてもよい。また、銅膜50が所定の膜厚になるまでに、隔膜34を何回でも基板Wに近接または接触させ、前述のめっき処理を繰り返してもよい。
【0038】
図3は、本発明の他の実施の形態におけるめっき装置の概要を示す。この例は、表面を下向き(フェースダウン)で保持した基板Wの該表面にめっきを施すようにしたものである。つまり、内部にめっき液52を保持し上方に開口しためっき槽54の上方に、上下動自在で、表面を下向きにして基板Wを着脱自在に保持する基板ホルダ56が配置されている。
【0039】
この基板ホルダ56は、円筒状で、下端に内方に突出するリング状のリップシール58と該リップシール58の周囲を囲繞する位置に配置された電気接点60を備えたハウジング62と、このハウジング62の内部に上下動自在に配置された押圧体64を有している。そして、このハウジング62内に基板Wを挿入し、しかる後、押圧体64を下降させることで、基板Wの周縁部をリップシール58と押圧体64で挟持して該周縁部をリップシール58で水密的にシールし、同時に、基板Wの周縁部に電気接点60が押付けられて通電し、この基板Wの表面に設けたシード層48(図2参照)が、電源66の陰極に接続されてカソードとなるように構成されている。
【0040】
めっき槽54の内部には、アノード70が水平に配置され、このアノード70の上面に、前述と同様な構成の高抵抗構造体72が積層され、この高抵抗構造体72の表面は、前述と同様な構成の隔膜74で一体に覆われている。そして、このアノード70、高抵抗構造体72及び隔膜74は、めっき槽54内に保持されるめっき液52中に浸漬されるようになっている。
【0041】
この例によれば、先ず、シード層48(図2参照) を形成した基板Wを、該基板Wの周縁部をリップシール58でシールし、電気接点60に接触させて基板ホルダ56で保持する。そして、この基板ホルダ56を下降させ、基板Wの下面(被めっき面)を隔膜34に接触させる。この状態で、電源66を介して、アノード70とカソードとしてのシード層48との間にめっき電圧を印加して電解めっきを行う。これにより、前述の例と同様に、図2(c)に示すように、配線用の微細凹部42,44の内部に成膜される銅膜50の膜厚の方が、基板Wの上面の平坦部に成膜される銅膜50の膜厚より厚くなるようにすることができる。
【0042】
図4は、本発明の更に他の実施の形態におけるめっき装置の概要を示す。この例は、基板Wを竪置きに配置して、基板Wの表面にめっきを施すようにしたものである。つまり、このめっき装置は、内部にめっき液80を保持し上方に開口しためっき槽82と、上下動自在で、基板Wの周縁部をシールし表面(被めっき面)を露出させ通電させた状態で基板Wを鉛直に保持する基板ホルダ84を有している。そして、この基板Wの表面に設けたシード層48(図2参照)が、電源86の陰極に接続されてカソードとなるように構成されている。
【0043】
めっき槽82の内部には、アノード88が鉛直に配置され、このアノード88の表面に高抵抗構造体90が積層され、この高抵抗構造体90の表面は、隔膜92で覆われている。そして、アノード88、高抵抗構造体90及び隔膜92は、めっき槽82内に保持されるめっき液80中に浸漬され、基板ホルダ84で保持した基板Wは、隔膜92及び高抵抗構造体90を挟んで、アノード88と対向する位置に配置されるようになっている。
なお、この例では、溢流堰94が設けられ、この溢流堰94をオーバーフローしためっき液は、オーバーフロー槽96内に流れ込むように構成されている。
【0044】
この例によれば、先ず、シード層48(図2参照) を形成した基板Wを、該基板Wの周縁部をシールし通電させて基板ホルダ84で鉛直に保持する。そして、この基板ホルダ84を下降させて、この基板ホルダ84で保持した基板Wを隔膜92と対面させる。この状態で、基板ホルダ84またはアノード88の一方を、互いに近接する方向に移動させて、基板Wの表面(被めっき面)を隔膜92に接触させる。この状態で、電源86を介して、アノード88とカソードとしてのシード層48との間にめっき電圧を印加して電解めっきを行う。これにより、前述の例と同様に、図2(c)に示すように、配線用の微細凹部42,44の内部に成膜される銅膜50の膜厚の方が、基板Wの上面の平坦部に成膜される銅膜50の膜厚より厚くなるようにすることができる。
【0045】
この図4に示すめっき装置は、めっきの品質に悪影響を与える泡の抜けがよく、フットプリントが小さいという利点を有しており、このため、めっき穴の寸法が比較的大きく、めっきにかなりの時間を要するバンプめっきに適しており、このめっき装置を使用してバンプめっきを行うことで、表面のより平坦な接点用のバンプ(導電性突起媒体)を形成することができる。
【0046】
【発明の効果】
以上説明したように、本発明によれば、例えばダマシン法で銅配線を形成する際にCMPにより除去する銅の膜厚を薄くすることができ、これによって、CMP時間を削減でき、また基板面内での配線性能分布の不均一性を低減することが可能になり、高性能な半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の態様のめっき装置の要部を模式的に示す図である。
【図2】図1に示すめっき装置でめっきを行う時の概要を工程順に示す図である。
【図3】本発明の他の実施の態様のめっき装置の概要を示す図である。
【図4】本発明の更に他の実施の態様のめっき装置の概要を示す図である。
【符号の説明】
10,56,84 基板ホルダ
12 電極ヘッド
14,58 リップシール
16,60 電気接点
18,54,82 めっき槽
19,66,86 電源
20,52,80 めっき液
22 めっき液供給ノズル
26,72,90 高抵抗構造体
28,70,88 アノード
30 めっき液導入管
34,74,92 隔膜
40 絶縁膜
44 配線溝
46 バリア層
48 シード層
50 銅膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plating method for forming a circuit pattern wiring, a contact bump (conductive bump medium) or the like on a surface of a substrate such as a semiconductor substrate by using metal plating such as copper plating, and a plating apparatus used therefor. Is.
[0002]
[Prior art]
In recent years, in semiconductor devices, in order to reduce wiring resistance and improve electromigration resistance, which causes wiring defects, in addition to high performance through miniaturization, wiring materials have been conventionally changed from aluminum to copper. Has been replaced. When forming this kind of copper wiring, copper is difficult to process by RIE (reactive ion etching) like aluminum, so wiring grooves (trench), microholes (via holes), etc. are previously formed in the insulating film. Forming a fine recess for wiring, and embedding copper in the fine recess, and then removing the excess copper (wiring material) by CMP (chemical mechanical polishing) and flattening to form a wiring. A so-called damascene method is generally employed. Plating is mainly used for embedding copper. In this plating step, it is desirable that the copper plating film is selectively deposited in the fine recesses for circuit-shaped wiring, and the copper plating film is less deposited in the other portions.
[0003]
In the copper plating process, various efforts have been made to embed copper without voids in the fine recesses for finely structured wiring. For example, by including an additive in the plating solution that causes plating to occur preferentially in the fine parts, so-called bottom-up growth is realized, in which a plating film is grown from the bottom of the pattern portion such as wiring grooves and microholes. Yes.
[0004]
On the other hand, as a technique for selectively depositing a copper plating film in a circuit-shaped wiring groove or the like, plating is performed while bringing the impregnated body into contact with a substrate such as a semiconductor wafer and moving it relatively in the contact direction. Is known (see, for example, Patent Document 1). As the impregnated material used in this technique, PVA, porous Teflon (registered trademark), polypropylene or the like knitted into a fiber shape or crushed into a paper shape, or gelled silicon oxide, agar or the like An indefinite shape is generally used.
[0005]
[Patent Document 1]
JP 2000-232078
[0006]
[Problems to be solved by the invention]
However, in order to form a copper wiring by completely embedding a wiring material such as copper inside the pattern portion such as a wiring groove, a copper film having a considerable thickness is formed in addition to the pattern portion. It is necessary to remove the excessive copper film formed by the CMP method. For this reason, if the amount of copper to be removed is large, the CMP time becomes long, leading to an increase in cost, and if there is in-plane non-uniformity on the polished surface of the substrate after CMP, As a result, the longer the polishing time, the greater the dependency of the wiring performance on the CMP performance.
[0007]
In order to solve such problems, the plating solution bath composition, the brightener used, etc., have been devised in the plating solution, and the purpose is achieved to some extent by these, but there was a certain limit .
[0008]
On the other hand, in the method in which the impregnated body is brought into contact with the substrate and the plating is performed while relatively moving in the contact direction, the surface roughness of the impregnated body is generally several microns to several hundred microns. The impregnating material having a rough surface has a problem in flattening the uneven surface on the semiconductor substrate having a surface roughness of submicron to several microns.
[0009]
Further, in this technique, the supply amount of the plating solution is changed at the concavo-convex portion by moving (rubbing) in the horizontal direction relative to the contact surface while contacting the impregnated body, thereby trying to improve the flatness. However, there is a problem that it is difficult to obtain the desired effect due to the surface roughness as described above.
[0010]
Furthermore, it is thought that the flatness is improved by increasing the load for contacting the impregnating material and crushing the porous space, but in that case, it is necessary to apply a very large load to the substrate, For this reason, when a soft insulating film such as a low-k material is used as a target, it is difficult to realize the film because the film is broken or the plated surface is easily damaged.
[0011]
The present invention has been made in view of the above circumstances, and allows a metal plating film such as a copper film to be selectively deposited inside a wiring-shaped fine recess such as a circuit-shaped wiring groove or microhole. An object of the present invention is to provide a plating method and a plating apparatus.
[0012]
[Means for Solving the Problems]
According to the first aspect of the present invention, a seed layer is formed on a substrate having fine concave portions for wiring, and metal plating is performed by supplying current while filling a plating solution between the seed layer and the anode. An electroplating method in which a wiring material is filled, wherein the seed layer is formed in contact with or in close proximity to the seed layer that inhibits the permeation of metal ions without inhibiting the permeation of hydrogen ions in the plating solution. A metal plating by energizing between the anode and the anode.
[0013]
By this, by contributing only to the metal ions contained in the plating solution existing mainly in the region sandwiched between the seed layer and the diaphragm, it exists in the region sandwiched between the planar portion of the substrate upper surface and the diaphragm, Metal that contributes to plating when the amount of plating solution containing metal ions that contribute to plating is present in (partitioned) the area between the fine recesses for wiring such as wiring grooves provided on the substrate and the diaphragm Metal plating that is plated on flat portions other than fine recesses for wiring compared to the amount of metal plating that is plated in fine recesses for wiring by limiting the amount to be less than the amount of plating solution containing ions The amount can be reduced.
[0014]
According to a second aspect of the present invention, the energization between the seed layer and the anode is released, the diaphragm is separated from the seed layer, and a new plating solution is introduced between the diaphragm and the seed layer. The plating method according to claim 1, wherein:
As a result, a new plating solution is introduced into the region sandwiched between the seed layer and the diaphragm before the metal ions contributing to the plating are exhausted, which is contained in the plating solution existing in the region sandwiched between the seed layer and the diaphragm. By repeating this, a plating film having a desired film thickness can be obtained.
[0015]
A third aspect of the present invention is the plating method according to the first or second aspect, wherein the wiring material is copper.
According to a fourth aspect of the present invention, in the plating method according to the third aspect, the diaphragm is made of an ion exchanger having a monovalent cation selective permeability that selectively permeates a monovalent cation. It is.
As a result, hydrogen ions (H + ) that are monovalent cations permeate the diaphragm, but copper ions (Cu 2+ ) that are divalent cations do not permeate or are difficult to permeate the diaphragm. it can.
[0016]
According to a fifth aspect of the present invention, there is provided a substrate holder for holding a substrate having a fine concave portion for wiring having a seed layer formed on a surface thereof, an anode disposed to face the surface of the substrate held by the substrate holder, A diaphragm that is disposed between the substrate holder and the anode so as to be in contact with or close to the substrate held by the substrate holder and inhibits permeation of metal ions without inhibiting permeation of hydrogen ions in the plating solution; A plating apparatus comprising: a power source that fills a plating solution and applies a plating voltage between the substrate held by the substrate holder and the anode.
[0017]
According to a sixth aspect of the present invention, in the plating apparatus according to the fifth aspect, the diaphragm comprises an ion exchanger having a monovalent cation selective permeability that selectively permeates a monovalent cation. It is.
A seventh aspect of the present invention is the plating apparatus according to the fifth or sixth aspect, wherein the anode and the diaphragm are integrally incorporated in a vertically movable substrate head. Thus, the structure can be simplified by integrating the anode and the diaphragm into the substrate head that can move up and down.
[0018]
The invention according to claim 8 is the plating apparatus according to claim 7, wherein the substrate holder and the substrate head are configured to be relatively movable. As this relative movement, for example, at least one of the substrate holder and the substrate head may be rotated, revolved, reciprocated, scrolled, or the like.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 schematically shows a main part of a plating apparatus according to an embodiment of the present invention. As shown in FIG. 1, the plating apparatus is movable up and down, and has a
[0020]
Above the
[0021]
Further, a plating
Here, by disposing the
[0022]
The
[0023]
The high-
[0024]
Thus, by arranging the
[0025]
Inside the
[0026]
The plating
[0027]
As a result, the plating solution introduced into the plating
Here, the
[0028]
On the lower surface of the high-
[0029]
In this way, by attaching the
[0030]
In this embodiment, a band-shaped insulating
[0031]
Next, the operation when plating is performed by the plating apparatus of this embodiment will be described with further reference to FIG. In this example, as shown in FIG. 2, an insulating
[0032]
First, the
[0033]
Next, the
[0034]
As a result, the hydrogen ions contained in the plating solution supplied to the inside of the
[0035]
The
[0036]
The above process is set as one cycle, and this cycle is repeated so that the
Also, when considering throughput improvement, it is necessary to reduce the number of cycles. In that case, since the amount to be plated in one cycle increases, the copper concentration in the plating solution is desirably 30 g / L or more.
When the thickness of the
[0037]
In order to improve the in-plane film thickness distribution of the substrate W, the relative positional relationship between the substrate W held by the
[0038]
FIG. 3 shows an outline of a plating apparatus according to another embodiment of the present invention. In this example, plating is performed on the surface of the substrate W held with the surface facing downward (face-down). In other words, a
[0039]
The
[0040]
An
[0041]
According to this example, first, the substrate W on which the seed layer 48 (see FIG. 2) is formed is sealed by the
[0042]
FIG. 4 shows an outline of a plating apparatus according to still another embodiment of the present invention. In this example, the substrate W is placed in a laid position and the surface of the substrate W is plated. That is, this plating apparatus holds the
[0043]
An
In this example, an
[0044]
According to this example, first, the substrate W on which the seed layer 48 (see FIG. 2) is formed is held vertically by the
[0045]
The plating apparatus shown in FIG. 4 has the advantage of good bubble removal that adversely affects the quality of plating and has a small footprint. Therefore, the size of the plating hole is relatively large, and it has a considerable effect on plating. It is suitable for time-consuming bump plating. By performing bump plating using this plating apparatus, bumps for contact (conductive protrusion medium) with a flatter surface can be formed.
[0046]
【The invention's effect】
As described above, according to the present invention, for example, when copper wiring is formed by the damascene method, the thickness of the copper removed by CMP can be reduced, thereby reducing the CMP time and reducing the substrate surface. It is possible to reduce the nonuniformity of the wiring performance distribution in the semiconductor device, and to provide a high-performance semiconductor device.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a main part of a plating apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram showing an outline when performing plating with the plating apparatus shown in FIG. 1 in the order of steps;
FIG. 3 is a diagram showing an outline of a plating apparatus according to another embodiment of the present invention.
FIG. 4 is a diagram showing an outline of a plating apparatus according to still another embodiment of the present invention.
[Explanation of symbols]
10, 56, 84
Claims (8)
めっき液中の水素イオンの透過を阻害することなく、金属イオンの透過を阻害する隔膜を前記シード層に接触乃至近接させつつ、前記シード層と前記アノードとの間に通電して金属めっきを行うことを特徴とするめっき方法。An electroplating method in which a seed layer is formed on a substrate having fine recesses for wiring, and metal plating is performed by energization while filling a plating solution between the seed layer and the anode, and the fine recesses are filled with a wiring material. A method,
Metal plating is performed by energizing between the seed layer and the anode while preventing or preventing the permeation of hydrogen ions in the plating solution without contacting or approaching the seed layer. The plating method characterized by the above-mentioned.
前記基板ホルダで保持した基板の表面に対峙して配置されるアノードと、
前記基板ホルダと前記アノードとの間に該基板ホルダで保持した基板に接触乃至近接自在に配置され、めっき液中の水素イオンの透過を阻害することなく、金属イオンの透過を阻害する隔膜と、
前記基板ホルダで保持した基板と前記アノードとの間にめっき液を満たしてめっき電圧を印加する電源とを有することを特徴とするめっき装置。A substrate holder for holding a substrate having a fine recess for wiring having a seed layer formed on the surface;
An anode disposed opposite to the surface of the substrate held by the substrate holder;
A diaphragm that is disposed between the substrate holder and the anode so as to be in contact with or close to the substrate held by the substrate holder and inhibits permeation of metal ions without inhibiting permeation of hydrogen ions in the plating solution;
A plating apparatus comprising: a power source for applying a plating voltage by filling a plating solution between the substrate held by the substrate holder and the anode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202515A JP2005042158A (en) | 2003-07-28 | 2003-07-28 | Method and apparatus for plating |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202515A JP2005042158A (en) | 2003-07-28 | 2003-07-28 | Method and apparatus for plating |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005042158A true JP2005042158A (en) | 2005-02-17 |
Family
ID=34262213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202515A Withdrawn JP2005042158A (en) | 2003-07-28 | 2003-07-28 | Method and apparatus for plating |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005042158A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015040311A (en) * | 2013-08-20 | 2015-03-02 | トヨタ自動車株式会社 | Film deposition apparatus and film deposition method of metal coating film |
JP2018178140A (en) * | 2017-04-03 | 2018-11-15 | トヨタ自動車株式会社 | Film deposition apparatus of metallic film |
WO2019164920A1 (en) * | 2018-02-23 | 2019-08-29 | Lam Research Corporation | Electroplating system with inert and active anodes |
US10920331B2 (en) | 2013-08-07 | 2021-02-16 | Toyota Jidosha Kabushiki Kaisha | Film deposition device of metal film and metal film deposition method |
JP7474673B2 (en) | 2020-10-01 | 2024-04-25 | 株式会社荏原製作所 | Plating apparatus, bubble removing method, and storage medium storing a program for causing a computer of the plating apparatus to execute the bubble removing method |
-
2003
- 2003-07-28 JP JP2003202515A patent/JP2005042158A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10920331B2 (en) | 2013-08-07 | 2021-02-16 | Toyota Jidosha Kabushiki Kaisha | Film deposition device of metal film and metal film deposition method |
JP2015040311A (en) * | 2013-08-20 | 2015-03-02 | トヨタ自動車株式会社 | Film deposition apparatus and film deposition method of metal coating film |
KR101735254B1 (en) * | 2013-08-20 | 2017-05-12 | 도요타 지도샤(주) | Film formation system and film formation method for forming metal film |
US9909226B2 (en) | 2013-08-20 | 2018-03-06 | Toyota Jidosha Kabushiki Kaisha | Film formation system and film formation method for forming metal film |
JP2018178140A (en) * | 2017-04-03 | 2018-11-15 | トヨタ自動車株式会社 | Film deposition apparatus of metallic film |
WO2019164920A1 (en) * | 2018-02-23 | 2019-08-29 | Lam Research Corporation | Electroplating system with inert and active anodes |
JP7474673B2 (en) | 2020-10-01 | 2024-04-25 | 株式会社荏原製作所 | Plating apparatus, bubble removing method, and storage medium storing a program for causing a computer of the plating apparatus to execute the bubble removing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100780071B1 (en) | Method and apparatus for electrochemical mechanical deposition | |
KR100368099B1 (en) | Plating method and plating apparatus | |
US20050145482A1 (en) | Apparatus and method for processing substrate | |
US20100163408A1 (en) | Plating apparatus and plating method | |
EP1179617A1 (en) | Apparatus for plating substrate, method for plating substrate, electrolytic processing method, and apparatus thereof | |
US20060113192A1 (en) | Plating device and planting method | |
JP2004134734A (en) | Method and apparatus for polishing substrate | |
CN1531028A (en) | Electroplating method | |
KR100687129B1 (en) | Integrated plating and planarization process and apparatus therefor | |
JP2010503216A (en) | Method and apparatus for surface modification of a workpiece to selectively deposit material | |
EP1609181B1 (en) | Method to form a planarized cu interconnect layer using electroless membrane deposition | |
JP2006274369A (en) | Method and apparatus for forming substrate wiring, and plating suppressing substance transfer stamp | |
JP2005042158A (en) | Method and apparatus for plating | |
JP2004263202A (en) | Plating method and plating apparatus | |
JP4212905B2 (en) | Plating method and plating apparatus used therefor | |
US7901550B2 (en) | Plating apparatus | |
JP2004530791A (en) | Anode assembly and method for supplying electrolyte to a flat substrate surface | |
US20070131563A1 (en) | Means to improve center to edge uniformity of electrochemical mechanical processing of workpiece surface | |
US20090095634A1 (en) | Plating method | |
US7141146B2 (en) | Means to improve center to edge uniformity of electrochemical mechanical processing of workpiece surface | |
US7479213B2 (en) | Plating method and plating apparatus | |
JP4624873B2 (en) | Plating method | |
JP2007113082A (en) | Plating device and plating method | |
JP2004214508A (en) | Method and apparatus for forming wiring | |
JP2005264281A (en) | Plating apparatus and plating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060718 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |