JP2005038952A - Slimming manufacturing method and slimming system - Google Patents

Slimming manufacturing method and slimming system Download PDF

Info

Publication number
JP2005038952A
JP2005038952A JP2003198192A JP2003198192A JP2005038952A JP 2005038952 A JP2005038952 A JP 2005038952A JP 2003198192 A JP2003198192 A JP 2003198192A JP 2003198192 A JP2003198192 A JP 2003198192A JP 2005038952 A JP2005038952 A JP 2005038952A
Authority
JP
Japan
Prior art keywords
slimming
ion
wafer
resist
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003198192A
Other languages
Japanese (ja)
Other versions
JP4213533B2 (en
Inventor
Takashi Ito
隆司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003198192A priority Critical patent/JP4213533B2/en
Publication of JP2005038952A publication Critical patent/JP2005038952A/en
Application granted granted Critical
Publication of JP4213533B2 publication Critical patent/JP4213533B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the variations of the line width over the entire surface of a wafer with respect to a slimming manufacturing method and a slimming method for slimming the line width formed on the wafer. <P>SOLUTION: The method has a first exposure step of repeating exposure of the entire part or one part of a region of a pattern to be slimmed on a resist-applied wafer, a first ion slimming step of performing ion slimming after development, a second exposure step of repeating exposure of the entire part or only one part of the region of the pattern of a predetermined shot after removing the resist and applying resist on the entire surface of the wafer, a second ion slimming step of performing ion slimming on the entire surface of the wafer after development, and a step of removing the resist. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、ウェハー上に形成された線幅をスリミングするスリミング製造方法およびスリミングシステムに関するものである。
【0002】
【従来の技術】
従来、ウェハー上に例えば磁気ヘッドの所定幅のライトコアなどを形成するために、ウェハー上にレジストパターンを形成して電着などにより若干広い幅のライトコアなどを形成した後、当該ウェハー上にレジストを塗布してイオンスリミング対象の領域のパターンを露光し現像して全面にイオンスリミング(イオンを斜めから照射してパターン線幅を削る処理)を行った後にレジストを除去し、ウェハー上に所定のパターン線幅を形成することが行なわれている。この際、例えばウェハー上のライトコアなどの幅が許容範囲内に入るように全面をイオンスリミングして全面のライトコアなどの幅を若干狭くして調整して当該許容範囲内に収まるようにしていた。
【0003】
また、イオンミリング対象の微小回路と同じ構造を持つ大きな複数のモニタパターンをウェハー上に形成しておき、イオンミリング時に大きなモニタパターンの色が変化してから所定時間経過時に停止し、ウェハー上の微小領域のイオンミリング量を調整する技術がある(特許文献1)。
【0004】
【特許文献1】特開平09ー282615号広報の〔0006〕および図1を参照。
【0005】
【発明が解決しようとする課題】
しかし、上述した前者および後者のいずれも、ライトコアなどの幅が狭くなりしかも許容範囲が狭くなると、ウェハーの全面をイオンスリミングして全面を許容範囲に収めることが困難となり、所定許容範囲内に収まらないライトコアなどの幅のものが発生してしまうという問題があった。
【0006】
本発明は、これらの問題を解決するため、ウェハー全面を複数のショットに分けてイオンスリミング対象の領域のパターン露光して現像しウェハー全面をイオンスリミングして現像した後、所定のショットのみを再イオンスリミングしてパターン幅を所定許容範囲に調整し、ウェハー全面に渡って線幅バラツキを改善することを目的としている。
【0007】
【課題を解決するための手段】
図1を参照して課題を解決するための手段を説明する。
図1において、コーター1は、レジストをウェハーにコーティングするものである。
【0008】
ステッパ2は、レジスト塗布されたウェハー上の分割した領域(ショット)毎に順次露光したり、線幅の広い領域(ショット)毎に順次露光(再露光)したりするものである。
【0009】
デベロッパ3は、ウェハー上のレジストに露光したものを現像するものである。
イオンミル4は、ここでは、ウェハーの全面に斜めからイオンを照射し、パターンの線幅を削って狭くする(イオンスリミングする)ものである。
【0010】
洗浄機5は、ウェハー上のレジストを洗浄(除去)するものである。
CD−SEM6は、ウェハー上のパターンの線幅を測定するものである。
次に、製造手順を説明する。
【0011】
コーター1によってウェハーの全面にレジストを塗布し、ステッパ2によって当該レジスト塗布したウェハー上に複数のショットに分けて、イオンスリミング対象の領域のパターン露光を繰り返し、デベロッパ3によって現像してレジストパターンをウェハー上に形成し、イオンミル4によってウェハー全面にイオンスリミングして線幅を削って狭くし、洗浄機5によってウェハー上のレジストをリムーブする。更に、コーター1によってレジストをウェハー上に塗布した後、ステッパ2によって所定ショットのイオンスリミング対象の領域のみのパターン露光を繰り返し、デバロッパ3によって現像してレジストパターンをウェハー上に形成し、イオンミル4によってウェハー全面にイオンスリミングして線幅を削って狭くし、洗浄機5によってウェハー上のレジストをリムーブする。
【0012】
この際、所定のショットの部分のみとして、1回目のイオンスリミングした後、あるいは予め測定した1回目のイオンスリミング、のショット毎にイオンスリミングされたパターン線幅が所定値よりも広い線幅のショットの部分とするようにしている。
【0013】
また、ショット毎にイオンスリミングされたパターン線幅として、ショット内の所定代表パターンの線幅とするようにしている。
また、2回目以降の露光ステップおよび2回目以降のイオンスリミングを複数段階行なうようにしている。
【0014】
従って、ウェハー全面を複数のショットに分けてイオンスリミング対象の領域のパターン露光して現像しウェハー全面をイオンスリミングして現像した後、所定のショットのみを再イオンスリミングしてパターン幅を所定許容範囲に調整することにより、ウェハー全面に渡って線幅バラツキを改善することが可能となる。
【0015】
【発明の実施の形態】
次に、図1から図5を用いて本発明の実施の形態および動作を順次詳細に説明する。
【0016】
図1は、本発明の説明図を示す。
図1において、コーター1は、レジストをウェハー上に薄く一様にコーティングするものであって、例えばウェハーを水平方向に高速回転させて液体状のレジストを少量落下させて遠心力で内周から外周に向けて広げて一様なレジスト膜を形成するものである。
【0017】
ステッパ2は、ウェハー上を所定領域(ショット)に分割して順次パターンを露光するものであって、ここでは、分割トリム手段21などから構成されるものである。
【0018】
分割トリム手段21は、ウェハー上の分割領域(ショット)を決定するものであって、例えば後述する図4に示すように、ウェハー上に露光する領域(ショット)を決定するものである。
【0019】
デベロッパ3は、レジスト露光したウェハーを現像し(溶液などに浸して現像し)、不要のレジストを除去(例えば露光した部分を除去)してレジストパターンを形成するものである。
【0020】
イオンミル4は、イオンを照射してイオンエッチングするものであって、分割トリム手段41などから構成されるものであり、ここでは、ウェハー上に既に形成されたパターンに斜めからイオンを照射してパターンの線幅を削って狭くする(イオンスリミングという)ものである。尚、ウェハーの上方向からほぼ垂直にイオン照射すると、全面がイオンエッチングされ、レジストがあると当該レジストの穴の部分をイオンエッチングすることが可能となる。
【0021】
分割トリム手段41は、削り量を決定するものであって、ウェハー上に予め形成された配線パターンの斜めからイオン照射してイオンスリミングを行う削り量を決定(最適なパターンの線幅となるようにイオン加速電圧、イオン電流密度、イオン照射時間、イオン照射方向などを決定)するものである。
【0022】
洗浄機5は、ウェハー上のレジストを洗浄(除去)するものである。
CD−SEM(線幅測定器)6は、ウェハー上のパターンの線幅を測定するものである。
【0023】
次に、図1の構成のもとで、図2のフローチャートの順番に従い、ウェハー上に形成されたパターンの線幅を所定領域(ショット)毎にイオンスリミング量を多段階に調整して各ショット内のパターン線幅を所定範囲内に収めるときの手順を詳細に説明する。
【0024】
図2は、本発明の手順フローチャートを示す。
図2において、S11は、レジストコートする。これは、前工程でウェハー上に形成された若干広い幅の配線パターン(例えば磁気ディスクのライトヘッドを構成するライトコア幅)の上からレジストを塗布(コート)する。尚、前工程で形成する配線パターンは、ウェハー上にレジストパターンを形成して電着(電気メッキ)により当該レジストパターンの穴の部分に所定材料を形成した後、レジストを除去し、ウェハー上に配線パターンを形成する。
【0025】
S12は、露光(全面)を行なう。これは、S11でレジストコートしたウェハー上を、ショット毎にイオンスリミング対象の部分(配線パターンの全部あるいは一部)を露光することをウェハーの全面について繰り返す。
【0026】
S13は、現像する。これは、S12で露光したウェハーを現像し、イオンスリミング対象の領域について穴の開いたレジスト膜を形成する。
S14は、イオンミル(全体の幅をスリミング)する。これは、S13で現像してイオンスリミング対象の領域に穴が開いている(レジスト膜がない)ので、ウェハーの斜め方向からイオンを照射して配線パターンの線幅を削って狭くする(イオンスリミングする)。例えば後述する図3の(a)のように、斜めから配線パターンにイオンを照射して当該配線パターンの線幅を削って狭くする(イオンスリミングする)。
【0027】
S15は、リムーブする。これはS14で1回目のイオンスリミングが終了したので、ウェハー上のレジスト膜を除去(例えば溶剤に浸して除去)する。
S16は、測定(必要なショット毎の代表点を測定)する。これは、S15でレジストをリムーブした後のウェハー上のショット毎の代表点の配線パターンの線幅をそれぞれ測定する。
【0028】
S17は、判定する。これは、S16で測定した結果(ショット毎の代表点の配線パターンの線幅)が、ショット毎に許容値範囲内でOKか、許容値よりも大きくてNGか判定する。
【0029】
S18は、レジストコートする。これは、図1のコーター1によってウェハーの全面にレジストをコート(塗布)する。
S19は、露光(大きなショットのみ露光)する。これは、S17の判定でショット毎の代表点の線幅が許容値よりも大きくてNGとなった当該ショットのみ露光する(ステッパ2の分割トリム手段21がNGのショットのみをイオンスリミングの対象と決定して露光する)。
【0030】
S20は、現像する。これは、図1のデベロッパ3によって、S19でショットの代表点の線幅が許容値よりも大きくてNGとなった当該ショット(領域)の全ての露光(再露光)を終了した後、現像してレジストパターンを形成する(例えば後述する図3の(b)参照)。
【0031】
S21は、イオンミル(広い領域をスリミング)する。これは、図1のイオンミル4によって、ウェハーの全面にイオンスリミングする。これにより、ウェハー上には、ショットの代表点の線幅が許容値よりも大きくてNGのショットのみが再イオンスリミングされ、例えば図3の(b)に示すように、線幅が許容値内の狭いショットの部分はレジストコートされ、一方、線幅の広いショットの部分はレジストが無くてイオンスリミングにより線幅が削られて狭くなり、許容値内に収まるようになる。ここで、まだ、ショットの代表点の線幅が許容値よりも大でNGのときは、S18以降を再度繰り返し、ショットの代表点の線幅が広いショットのみについて再イオンスリミングする。
【0032】
S22は、リムーブする。これは、ウェハー上のレジストを除去する。そして、次の工程に進む。
以上のように、ウェハー上に前工程で形成された配線パターン(例えば磁気ディスクのライトコア)上にレジストコートし、ショット毎に必要なイオンスリミング対象の部分のみを露光して現像しレジスト膜に穴を開け(図3の(a)参照)、イオンスリミングして線幅を削って狭くし、レジストを除去してショット毎の代表点の線幅を測定して許容値よりも大きいショットについて、再度ウェハー上にレジストコートして露光して穴を開けて再イオンスリミングして当該ショットの代表点などの線幅を許容値内に調整することが可能となる。
【0033】
図3は、本発明の多段階分割スリミング説明図を示す。
図3の(a)は、ウェハー上に形成された配線パターン(例えば磁気ディスクのライトコア)について、第1回目のイオンスリミングしてレジストを除去した後の断面図を模式的に示す。ここで、矢印はイオンを配線パターンの斜め方向から照射して配線パターンの線幅を狭く削る(イオンスリミングという)様子を示す。ここでは、中の2つが狭く削られて線幅が許容範囲内と判定(図2のS17のOK)する。両側の2つの広い(大きい)線幅が許容値よりも大きく、NGと判定(図2のS17のNG)する。
【0034】
図3の(b)は、線幅が許容値内の中の2つの配線パターンはレジストコートし、線幅が許容値よりも大の両側の2つの配線パターンは露光してレジストを除去した後の断面図を模式的に示す。ここでは、両側の2つの配線パターンが狭く削られ、図3の(c)のレジストを除去後の両側に示す配線パターンのようになり、許容値内に調整できる。
【0035】
図3の(c)は、図3の(b)の状態でイオンスリミングして両側の配線パターンの線幅を狭く削ってレジストを除去した後の断面図を模式的に示す。ここでは、全ての配線パターンの線幅が許容値内に調整できたこととなる。尚、再イオンスリミングでなおも、線幅が許容値よりも大のときは、再度、図3の(b)のように線幅の広いショットのイオンスリミング対象領域のみを露光して現像しレジスト膜の穴を開けて再イオンスリミングし、配線パターンの線幅を狭く削って許容値内に収まるようにする。
【0036】
以上のように、ショット毎に代表点の配線パターンの線幅を測定し、許容値よりも大のショットの部分のみを再イオンスリミングすることを繰り返す(多段階にショット毎に再イオンスリミングを繰り返す)ことにより、全てのショット内の配線パターンの線幅を許容値内に調整することが可能となる。
【0037】
図4は、本発明の分割領域の例を示す。これは、ウェハー上にステッパで露光を繰り返す領域(ショット)の例を示す。ショットは、矩形であって、任意のサイズに設定することができる。ウェハー上で、第1回目に、全てのショットのイオンスリミング対象の領域に露光して現像しレジスト膜に穴を開けてイオンスリミングし線幅を狭く削ってレジスト膜を除去する。そして、ショット毎に代表点の線幅を測定(あるいは予め実験で測定)して許容値よりも線幅の大のショットのみを再露光してレジストに穴を開け(許容値内の線幅のショットは穴を開けない)て再イオンスリミングして線幅を狭く削って許容値に収まるように調整(1回で不十分のときは更に複数回を繰り返す)することが可能となる。
【0038】
図5は、本発明のライトコア幅分布例を示す。下段の横軸はウェハーの左側の外周、中心、右側の外周を示し、縦軸はコア幅の許容値からのずれを示す。ここでは、0.02μmの範囲内が許容値の範囲である。許容値(ここでは、0.02μm)よりも大の外周のショットについて、既述した図3の(b)の露光して現像しレジストを除去して再イオンスリミングして線幅を狭くして斜線の領域に示すように、それぞれ許容範囲内(±0.02μm)に調整した様子を示す。これにより、実験では、ショットごとに分割スリミングを行なうことでR(コア幅μm)のバラツキを0.06μmから0.03μm以下に改善できた。
【0039】
【発明の効果】
以上説明したように、本発明によれば、ウェハー全面を複数のショットに分けてイオンスリミング対象の領域のパターン露光して現像しウェハー全面をイオンスリミングして現像した後、所定のショットのみを再イオンスリミングしてパターン幅を所定許容範囲に調整する構成を採用しているため、ウェハー全面に渡って線幅バラツキを改善することが可能となる。
【図面の簡単な説明】
【図1】本発明の説明図である。
【図2】本発明の手順フローチャートである。
【図3】本発明の多段階分割スリミング説明図である。
【図4】本発明の分割領域の例である。
【図5】本発明のライトコア線幅分布例である。
【符号の説明】
1:コーター
2:ステッパ
21:分割トリム手段
3:デベロッパ
4:イオンミル
41:分割トリム手段
5:洗浄器
6:CD−SEM(線幅測定器)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a slimming manufacturing method and a slimming system for slimming a line width formed on a wafer.
[0002]
[Prior art]
Conventionally, in order to form, for example, a write core having a predetermined width of a magnetic head on a wafer, a resist pattern is formed on the wafer and a write core having a slightly wider width is formed by electrodeposition or the like. After applying resist and exposing and developing the pattern of the area subject to ion slimming and performing ion slimming on the entire surface (processing to irradiate ions diagonally to reduce the pattern line width), the resist is removed and a predetermined pattern is formed on the wafer. The pattern line width is formed. At this time, for example, the entire surface is ion slimmed so that the width of the light core or the like on the wafer falls within the allowable range, and the width of the entire light core or the like is slightly narrowed and adjusted so as to be within the allowable range. It was.
[0003]
In addition, a large number of large monitor patterns having the same structure as the microcircuit to be ion milled are formed on the wafer and stopped when a predetermined time elapses after the color of the large monitor pattern changes during ion milling. There is a technique for adjusting the amount of ion milling in a minute region (Patent Document 1).
[0004]
[Patent Document 1] [0006] of Japanese Patent Application Laid-Open No. 09-282615 and FIG.
[0005]
[Problems to be solved by the invention]
However, in both of the former and the latter described above, when the width of the light core or the like is narrowed and the allowable range is narrow, it becomes difficult to perform ion slimming on the entire surface of the wafer to fit the entire surface within the allowable range. There was a problem that a light core or the like that could not fit was generated.
[0006]
In order to solve these problems, the present invention divides the entire surface of the wafer into a plurality of shots, pattern exposes and develops the region to be ion slimmed, develops the entire surface of the wafer by ion slimming, and then regenerates only a predetermined shot. The purpose is to adjust the pattern width to a predetermined allowable range by ion slimming and to improve the line width variation over the entire wafer surface.
[0007]
[Means for Solving the Problems]
Means for solving the problem will be described with reference to FIG.
In FIG. 1, a coater 1 coats a resist on a wafer.
[0008]
The stepper 2 sequentially exposes each divided area (shot) on the resist-coated wafer or sequentially exposes (re-exposes) each wide area (shot).
[0009]
The developer 3 develops the resist exposed on the wafer.
Here, the ion mill 4 irradiates the entire surface of the wafer with ions from an oblique direction, and reduces the line width of the pattern to make it narrow (ion slimming).
[0010]
The cleaning machine 5 cleans (removes) the resist on the wafer.
The CD-SEM 6 measures the line width of the pattern on the wafer.
Next, a manufacturing procedure will be described.
[0011]
A coater 1 applies a resist to the entire surface of the wafer, and a stepper 2 divides the resist into a plurality of shots, and repeats pattern exposure of an ion slimming target region, and a developer 3 develops the resist pattern to the wafer. The film is formed on the surface, and ion slimming is performed on the entire surface of the wafer by the ion mill 4 to reduce the line width. The cleaning machine 5 removes the resist on the wafer. Further, after the resist is applied on the wafer by the coater 1, the pattern exposure is repeated only on the area subject to ion slimming of a predetermined shot by the stepper 2, and the resist pattern is developed on the wafer by developing by the deburper 3. Ion slimming is performed on the entire surface of the wafer to reduce the line width, and the cleaning machine 5 removes the resist on the wafer.
[0012]
At this time, as a predetermined shot portion only, after the first ion slimming or after the first ion slimming measured in advance, the shot whose line width is wider than the predetermined value is the shot line width I am trying to make this part.
[0013]
Further, the line width of a predetermined representative pattern in a shot is set as the pattern line width subjected to ion slimming for each shot.
Further, the second and subsequent exposure steps and the second and subsequent ion slimming are performed in a plurality of stages.
[0014]
Therefore, the entire wafer surface is divided into a plurality of shots, and pattern exposure is performed on the area to be ion-slimmed and developed, and the entire wafer surface is ion-slimmed and developed. By adjusting to, it becomes possible to improve the line width variation over the entire wafer surface.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments and operations of the present invention will be sequentially described in detail with reference to FIGS.
[0016]
FIG. 1 is an explanatory diagram of the present invention.
In FIG. 1, a coater 1 is a thin and uniform coating of resist on a wafer. For example, a small amount of liquid resist is dropped by rotating the wafer at a high speed in the horizontal direction and centrifugal force is applied from the inner periphery to the outer periphery. A uniform resist film is formed by spreading toward the surface.
[0017]
The stepper 2 divides the wafer into predetermined regions (shots) and sequentially exposes the pattern. Here, the stepper 2 is composed of a division trim means 21 and the like.
[0018]
The division trim means 21 determines a divided area (shot) on the wafer, and for example, determines an area (shot) to be exposed on the wafer as shown in FIG.
[0019]
The developer 3 develops the resist-exposed wafer (develops in a solution or the like) and removes unnecessary resist (for example, removes the exposed portion) to form a resist pattern.
[0020]
The ion mill 4 performs ion etching by irradiating ions, and is constituted by a division trim unit 41 and the like. Here, a pattern is formed by irradiating ions obliquely to a pattern already formed on a wafer. The line width is reduced by narrowing (referred to as ion slimming). When ion irradiation is performed substantially vertically from above the wafer, the entire surface is ion etched, and if there is a resist, the hole portion of the resist can be ion etched.
[0021]
The division trim means 41 determines the amount of cutting, and determines the amount of cutting to perform ion slimming by irradiating ions from a diagonal of a wiring pattern previously formed on the wafer (so that the line width of the optimum pattern is obtained). The ion acceleration voltage, ion current density, ion irradiation time, ion irradiation direction, etc. are determined.
[0022]
The cleaning machine 5 cleans (removes) the resist on the wafer.
A CD-SEM (line width measuring device) 6 measures the line width of a pattern on a wafer.
[0023]
Next, in the configuration of FIG. 1, according to the order of the flowchart of FIG. 2, the line width of the pattern formed on the wafer is adjusted for each region (shot) by adjusting the ion slimming amount in multiple stages. The procedure for keeping the pattern line width within the predetermined range will be described in detail.
[0024]
FIG. 2 shows a procedure flowchart of the present invention.
In FIG. 2, resist coating is performed in S11. In this process, a resist is applied (coated) on a slightly wide wiring pattern (for example, a width of a write core constituting a write head of a magnetic disk) formed on the wafer in the previous process. The wiring pattern to be formed in the previous step is to form a resist pattern on the wafer and form a predetermined material in the hole portion of the resist pattern by electrodeposition (electroplating), and then remove the resist to form the resist pattern on the wafer. A wiring pattern is formed.
[0025]
In S12, exposure (entire surface) is performed. In this process, the entire surface of the wafer is repeatedly exposed on the wafer subjected to resist coating in S11 for every shot (all or part of the wiring pattern) subjected to ion slimming.
[0026]
In step S13, development is performed. In this process, the wafer exposed in S12 is developed to form a resist film having a hole in an ion slimming target region.
S14 performs ion milling (slimming the entire width). This is because development is carried out in S13 and there is a hole in the region subject to ion slimming (there is no resist film), so that ions are irradiated from an oblique direction of the wafer to reduce the line width of the wiring pattern (narrowing). To do). For example, as shown in FIG. 3A described later, the wiring pattern is irradiated with ions from an oblique direction, and the line width of the wiring pattern is reduced and narrowed (ion slimming).
[0027]
S15 removes. Since the first ion slimming is completed in S14, the resist film on the wafer is removed (for example, removed by immersion in a solvent).
In S16, measurement is performed (representative points for each necessary shot are measured). This measures the line width of the wiring pattern of the representative point for each shot on the wafer after removing the resist in S15.
[0028]
S17 determines. For this, it is determined whether the result measured in S16 (the line width of the wiring pattern of the representative point for each shot) is OK within the allowable value range for each shot, or is NG if greater than the allowable value.
[0029]
In step S18, resist coating is performed. In this process, a resist is coated (applied) on the entire surface of the wafer by the coater 1 shown in FIG.
In S19, exposure (only large shots are exposed). This is because only the shot in which the line width of the representative point for each shot is NG due to the determination in S17 is NG (the trimming means 21 of the stepper 2 sets only the NG shot as the target of the ion slimming. Determine and expose).
[0030]
In step S20, development is performed. The developer 3 in FIG. 1 develops the image after completing exposure (re-exposure) of the shot (region) in which the line width of the representative point of the shot is larger than the allowable value and becomes NG in S19. Then, a resist pattern is formed (see, for example, FIG. 3B described later).
[0031]
S21 performs ion milling (slimming a wide area). This is performed by ion slimming on the entire surface of the wafer by the ion mill 4 of FIG. As a result, the line width of the representative point of the shot is larger than the allowable value on the wafer, and only the NG shot is re-ion slimmed. For example, as shown in FIG. The narrow shot portion is coated with a resist, while the shot portion with a wide line width has no resist, and the line width is reduced by ion slimming to be within an allowable value. Here, when the line width of the representative point of the shot is still larger than the allowable value and NG, S18 and subsequent steps are repeated again, and re-ion slimming is performed only for the shot with the wide line width of the representative point of the shot.
[0032]
S22 removes. This removes the resist on the wafer. Then, the process proceeds to the next step.
As described above, the resist pattern is coated on the wiring pattern (for example, the write core of the magnetic disk) formed in the previous process on the wafer, and only the portion to be subjected to ion slimming necessary for each shot is exposed and developed to form a resist film. For a shot larger than the allowable value by drilling a hole (see FIG. 3A), thinning the line width by ion slimming, removing the resist and measuring the line width of the representative point for each shot, It is possible to adjust the line width of the representative point of the shot within an allowable value by resist coating on the wafer again, exposing it to make a hole, and performing re-ion slimming.
[0033]
FIG. 3 is an explanatory diagram of multi-stage division slimming according to the present invention.
FIG. 3A schematically shows a cross-sectional view of a wiring pattern (for example, a write core of a magnetic disk) formed on a wafer after the first ion slimming and removing the resist. Here, the arrows indicate a state in which ions are irradiated from an oblique direction of the wiring pattern to reduce the line width of the wiring pattern (referred to as ion slimming). Here, it is determined that two of them are narrowly cut and the line width is within the allowable range (OK in S17 in FIG. 2). Two wide (large) line widths on both sides are larger than the allowable value, and it is determined as NG (NG in S17 in FIG. 2).
[0034]
In FIG. 3B, two wiring patterns whose line width is within an allowable value are resist-coated, and two wiring patterns on both sides whose line width is larger than the allowable value are exposed to remove the resist. A sectional view of is schematically shown. Here, the two wiring patterns on both sides are narrowly cut to be the wiring patterns shown on both sides after removing the resist of FIG. 3C, and can be adjusted within an allowable value.
[0035]
FIG. 3C schematically shows a cross-sectional view after the resist is removed by performing ion slimming in the state of FIG. 3B to reduce the line width of the wiring patterns on both sides. Here, the line widths of all the wiring patterns can be adjusted within the allowable value. Even in the case of re-ion slimming, if the line width is larger than the allowable value, only the ion slimming target area of the shot having a wide line width is exposed and developed again as shown in FIG. A hole in the film is made and re-ion slimming is performed, and the line width of the wiring pattern is narrowed so as to be within an allowable value.
[0036]
As described above, the line width of the wiring pattern of the representative point is measured for each shot, and re-ion slimming is repeated only for the shot portion larger than the allowable value (re-ion slimming is repeated for each shot in multiple stages). Thus, the line widths of the wiring patterns in all shots can be adjusted within an allowable value.
[0037]
FIG. 4 shows an example of the divided region of the present invention. This shows an example of a region (shot) where exposure is repeated with a stepper on a wafer. The shot is rectangular and can be set to any size. On the wafer, for the first time, the areas subject to ion slimming of all shots are exposed and developed, holes are formed in the resist film, ion slimming is performed, the line width is narrowed, and the resist film is removed. Then, the line width of the representative point is measured for each shot (or measured in advance by experiment) and only a shot having a line width larger than the allowable value is re-exposed to open a hole in the resist (with a line width within the allowable value). The shot does not make a hole), and re-ion slimming is performed so that the line width is narrowed and adjusted so that it falls within the allowable value (when one time is insufficient, it can be repeated several times).
[0038]
FIG. 5 shows an example of the light core width distribution of the present invention. The lower horizontal axis indicates the outer periphery, the center, and the right outer periphery on the left side of the wafer, and the vertical axis indicates the deviation of the core width from the allowable value. Here, the allowable range is within the range of 0.02 μm. For the outer peripheral shot larger than the permissible value (here, 0.02 μm), the exposure and development of FIG. 3B described above are performed, the resist is removed, and reion slimming is performed to reduce the line width. As shown in the hatched area, each is adjusted within the allowable range (± 0.02 μm). Thus, in the experiment, the variation in R (core width μm) was improved from 0.06 μm to 0.03 μm or less by performing the divided slimming for each shot.
[0039]
【The invention's effect】
As described above, according to the present invention, the entire surface of the wafer is divided into a plurality of shots, and pattern exposure is performed on the region to be ion-slimmed and developed. Since a configuration is adopted in which the pattern width is adjusted to a predetermined allowable range by performing ion slimming, it is possible to improve the line width variation over the entire wafer surface.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of the present invention.
FIG. 2 is a procedure flowchart of the present invention.
FIG. 3 is an explanatory diagram of multi-stage split slimming according to the present invention.
FIG. 4 is an example of divided regions according to the present invention.
FIG. 5 is an example of a light core line width distribution according to the present invention.
[Explanation of symbols]
1: Coater 2: Stepper 21: Divided trim means 3: Developer 4: Ion mill 41: Divided trim means 5: Cleaning device 6: CD-SEM (line width measuring device)

Claims (5)

ウェハー上に形成された線幅をスリミングするスリミング製造方法において、
パターンが形成されてその上からレジスト塗布されたウェハー上に、複数のショットに分けてスリミング対象の当該パターンの全部あるいは一部の領域の露光を繰り返す第1の露光ステップと、
前記第1の露光ステップを終了して現像した後に、前記ウェハー全面にイオンスリミングする第1のイオンスリミングステップと、
前記第1のイオンスリミングを終了してレジストをリムーブ、更に、ウェハー全面にレジストを塗布した後に、所定のショットのイオンスリミング対象の当該パターンの全部あるいは一部の領域のみの露光を繰り返す第2の露光ステップと、
前記第2の露光ステップを終了して現像した後に、前記ウェハー全面にイオンスリミングする第2のイオンスリミングステップと、
前記第2のイオンスリミングを終了してレジストをリムーブするステップと
を有するスリミング製造方法。
In a slimming manufacturing method for slimming a line width formed on a wafer,
A first exposure step of repeating exposure of all or a part of the pattern to be slimmed into a plurality of shots on a wafer on which a pattern has been formed and resist-coated,
After completing the first exposure step and developing, a first ion slimming step of ion slimming over the entire wafer surface;
After the first ion slimming is completed, the resist is removed, and after the resist is applied to the entire surface of the wafer, the exposure of only the whole or a part of the pattern of the ion slimming target of a predetermined shot is repeated. An exposure step;
A second ion slimming step for performing ion slimming on the entire surface of the wafer after the second exposure step is completed and developed;
And a step of removing the resist after finishing the second ion slimming.
前記所定のショットのパターンの全部あるいは一部の領域のみとして、前記第1のイオンスリミングした後、あるいは予め測定した第1のイオンスリミング、のショット毎にイオンスリミングされたパターン線幅が所定値よりも広い線幅の部分のみとしたことを特徴とする請求項1記載のスリミング製造方法。The pattern line width obtained by performing ion slimming for each shot of the first ion slimming after the first ion slimming or the previously measured first ion slimming as a whole or a part of the predetermined shot pattern is more than a predetermined value. The slimming manufacturing method according to claim 1, wherein only a portion having a wider line width is used. 前記ショット毎にイオンスリミングされたパターン線幅として、当該ショット内の所定代表パターンの線幅としたことを特徴とする請求項2記載のスリミング製造方法。The slimming manufacturing method according to claim 2, wherein the pattern line width subjected to ion slimming for each shot is a line width of a predetermined representative pattern in the shot. 前記第2の露光ステップおよび前記第2のイオンスリミングを複数段階行なったことを特徴する請求項1から請求項3のいずれかに記載のスリミング製造方法。The slimming manufacturing method according to any one of claims 1 to 3, wherein the second exposure step and the second ion slimming are performed in a plurality of stages. ウェハー上に形成された線幅をスリミングするスリミングシステムにおいて、
パターンが形成されてその上からレジスト塗布されたウェハー上に、複数のショットに分けてスリミング対象の当該パターンの全部あるいは一部の領域の露光を繰り返す第1の露光手段と、
前記第1の露光ステップを終了して現像した後に、前記ウェハー全面にイオンスリミングする第1のイオンスリミング手段と、
前記第1のイオンスリミングを終了してレジストをリムーブ、更に、ウェハー全面にレジストを塗布した後に、所定のショットのイオンスリミング対象の当該パターンの全部あるいは一部の領域のみの露光を繰り返す第2の露光手段と、
前記第2の露光ステップを終了して現像した後に、前記ウェハー全面にイオンスリミングする第2のイオンスリミング手段と、
前記第2のイオンスリミングを終了してレジストをリムーブする手段と
を備えたことを特徴とするスリミングシステム。
In a slimming system for slimming a line width formed on a wafer,
A first exposure unit that repeats exposure of all or part of the pattern to be slimmed in a plurality of shots on a wafer on which a pattern has been formed and resist-coated,
First ion slimming means for performing ion slimming on the entire surface of the wafer after completing the first exposure step and developing;
After the first ion slimming is completed, the resist is removed, and after the resist is applied to the entire surface of the wafer, the exposure of only the whole or a part of the pattern of the ion slimming target of a predetermined shot is repeated. Exposure means;
A second ion slimming means for performing ion slimming on the entire surface of the wafer after completing the second exposure step and developing;
And a means for removing the resist after finishing the second ion slimming.
JP2003198192A 2003-07-17 2003-07-17 Slimming manufacturing method and slimming system Expired - Fee Related JP4213533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003198192A JP4213533B2 (en) 2003-07-17 2003-07-17 Slimming manufacturing method and slimming system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003198192A JP4213533B2 (en) 2003-07-17 2003-07-17 Slimming manufacturing method and slimming system

Publications (2)

Publication Number Publication Date
JP2005038952A true JP2005038952A (en) 2005-02-10
JP4213533B2 JP4213533B2 (en) 2009-01-21

Family

ID=34208044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003198192A Expired - Fee Related JP4213533B2 (en) 2003-07-17 2003-07-17 Slimming manufacturing method and slimming system

Country Status (1)

Country Link
JP (1) JP4213533B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013541845A (en) * 2010-10-01 2013-11-14 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド Method and system for modifying a patterned photoresist using multi-step ion implantation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013541845A (en) * 2010-10-01 2013-11-14 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド Method and system for modifying a patterned photoresist using multi-step ion implantation
KR20130138786A (en) * 2010-10-01 2013-12-19 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. Method and system for modifying patterned photoresist using multi-step ion implantion
KR101872708B1 (en) * 2010-10-01 2018-06-29 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. Method and system for modifying patterned photoresist using multi-step ion implantion

Also Published As

Publication number Publication date
JP4213533B2 (en) 2009-01-21

Similar Documents

Publication Publication Date Title
US5468595A (en) Method for three-dimensional control of solubility properties of resist layers
JP6022469B2 (en) Substrate double patterning method
EP0400780A1 (en) Microlithographic method for producing thick, vertically-walled photoresist patterns
KR102634069B1 (en) Method for patterning a substrate using extreme ultraviolet lithography
JP2000516355A (en) Method for forming a photoresist feature having a re-entrant profile using a basic agent
JPH05281752A (en) Processing method by convergent ion beam
TW201510641A (en) Producing resist layers using fine segmentation
JP4213533B2 (en) Slimming manufacturing method and slimming system
JP3353740B2 (en) Method for manufacturing semiconductor device
US9613813B2 (en) Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask
US6566274B1 (en) Lithography process for transparent substrates
US5863411A (en) Method for forming a minute pattern in a metal workpiece
JP2023513667A (en) Multi-step process inspection method
JP2506967B2 (en) Optical disc master manufacturing method
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
US8163466B2 (en) Method for selectively adjusting local resist pattern dimension with chemical treatment
JP2000294477A (en) Manufacture of semiconductor device
JP2002237440A (en) Resist pattern forming method and fine pattern forming method
JP4292745B2 (en) Multilayer chip component and manufacturing method thereof
JPH01239928A (en) Formation of pattern
JPH11340133A (en) Method for measuring overlay accuracy and semiconductor manufacturing device
KR20050064344A (en) Whole exposure system of wafer edge and method for exposure of wafer edge
JPS59155929A (en) Forming method of minute pattern
JPH05241350A (en) Resist pattern forming method
JPH02103054A (en) Pattern forming method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060627

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20071220

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20080401

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080529

A131 Notification of reasons for refusal

Effective date: 20080722

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080919

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081030

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees